KR20200074196A - 보호 물질을 사용한 관통 유리 비아 제조방법 - Google Patents

보호 물질을 사용한 관통 유리 비아 제조방법 Download PDF

Info

Publication number
KR20200074196A
KR20200074196A KR1020207014814A KR20207014814A KR20200074196A KR 20200074196 A KR20200074196 A KR 20200074196A KR 1020207014814 A KR1020207014814 A KR 1020207014814A KR 20207014814 A KR20207014814 A KR 20207014814A KR 20200074196 A KR20200074196 A KR 20200074196A
Authority
KR
South Korea
Prior art keywords
glass substrate
laser
glass
laser damage
extending
Prior art date
Application number
KR1020207014814A
Other languages
English (en)
Other versions
KR102487611B1 (ko
Inventor
로버트 조지 맨리
라제시 바디
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20200074196A publication Critical patent/KR20200074196A/ko
Application granted granted Critical
Publication of KR102487611B1 publication Critical patent/KR102487611B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/308—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising acrylic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/06—Surface treatment of glass, not in the form of fibres or filaments, by coating with metals
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/28—Surface treatment of glass, not in the form of fibres or filaments, by coating with organic material
    • C03C17/32—Surface treatment of glass, not in the form of fibres or filaments, by coating with organic material with synthetic or natural resins
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/0025—Other surface treatment of glass not in the form of fibres or filaments by irradiation by a laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/54—Glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/001—General methods for coating; Devices therefor
    • C03C17/002—General methods for coating; Devices therefor for flat glass, e.g. float glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2203/00—Production processes
    • C03C2203/10—Melting processes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/365—Coating different sides of a glass substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Glass Compositions (AREA)
  • Surface Treatment Of Glass (AREA)
  • Thin Film Transistor (AREA)

Abstract

서브-어셈블리는 유리 기판, 복수의 전자 소자, 및 패시베이션 층을 포함한다. 상기 유리 기판은 제1의 표면, 상기 제1의 표면과 마주보는 제2의 표면, 및 상기 제1의 표면 및 제2의 표면 사이에 연장하는 제3의 표면을 포함한다. 상기 유리 기판은 상기 제1의 표면에서부터 제2의 표면까지 연장하는 복수의 레이저 손상 영역을 포함한다. 상기 복수의 전자 소자는 상기 유리 기판의 제1의 표면 상에 있다. 상기 패시베이션 층은 복수의 전자 소자 및 상기 유리 기판의 제3의 표면 상에 있다. 상기 패시베이션 층은 상기 복수의 레이저 손상 영역의 각 레이저 손상 영역에 오프닝을 포함한다.

Description

보호 물질을 사용한 관통 유리 비아 제조방법
본 출원은 35 U.S.C. §119 하에 2018년 10월 27일자로 출원된 미국 가출원 제62/578,109호의 우선권을 청구하며, 그 내용은 전체로서 본원에 포함된다.
본 기재는 관통 유리 비아(TGV)에 관한 것이다. 좀 더 구체적으로, 본 기재는 디스플레이와 같은, 소자 내에서 전기 신호 경로를 형성하기 위하여 보호 물질을 사용하여 TGV를 형성하는 방법에 관한 것이다.
유리는 디스플레이, 인터포저, 센서, 등과 같은 다중 전자 적용에 널리 사용되는 물질이다. 전자 디스플레이는 스마트폰, 태블릿 컴퓨터, 자동차 전장품, 증강현실 장치, 및 그 유사품과 같은 수 개의 소자에서 사용될 수 있다. 전자 소자는 유리 기판의 하나의 주 표면에서부터 유리 기판의 다른 주 표면까지 전기 신호를 전송하기 위하여 유리 기판의 두께를 관통하여 연장하는 비아를 포함할 수 있다. 상기 비아는 상기 유리 기판의 탑 상에 위치된 회로망 및 상기 유리 기판 아래에 위치된 회로망 사이에 전기 신호 및 파워를 운반할 수 있다.
관통 유리 비아(TGV) 기판의 표면 상에 회로망을 형성하기 위한 전자 패턴의 제조는 TGV에서 포토레지스트 엔트랩(entrapment)으로 귀결될 수 있는 포토리소그라피 단계를 포함할 수 있다. 상기 TGV에서 포토레지스트 엔트랩은 TGV 기판의 표면 상에 형성된 전자 패턴의 품질에 손상이 될 수 있다. 따라서, TGV를 포함하는 유리 기판 상의 전자 패턴을 형성하고 TGV 내의 포토레지스트 엔트랩을 방지하는 방법이 본원에서 개시된다.
본 기재의 일부 구현예는 서브-어셈블리에 관한 것이다. 상기 서브-어셈블리는 유리 기판, 복수의 전자 소자, 및 패시베이션 층을 포함한다. 상기 유리 기판은 제1의 표면, 상기 제1의 표면과 마주보는 제2의 표면, 상기 제1의 표면 및 제2의 표면 사이에 연장하는 제3의 표면을 포함한다. 상기 유리 기판은 상기 제1의 표면에서부터 제2의 표면까지 연장하는 복수의 레이저 손상 영역을 포함한다. 상기 복수의 전자 소자는 상기 유리 기판의 제1의 표면 상에 있다. 상기 패시베이션 층은 상기 복수의 전자 소자 및 상기 유리 기판의 제3의 표면 상에 있다. 상기 패시베이션 층은 상기 복수의 레이저 손상 영역의 각 레이저 손상 영역에 오프닝을 포함한다.
본 기재의 또 다른 구현예는 유리 부품의 형성방법에 관한 것이다. 상기 방법은 유리 기판을 레이저 손상시켜 상기 유리 기판의 제1의 표면에서부터 상기 제1의 표면과 마주보는 상기 유리 기판의 제2의 표면까지 연장하는 복수의 레이저 손상 영역을 생성하는 단계를 포함한다. 상기 방법은 상기 유리 기판의 제1의 표면 상에 복수의 전자 소자를 형성하는 단계를 더욱 포함한다. 상기 방법은 상기 복수의 전자 소자 및 상기 유리 기판의 제1의 표면 및 제2의 표면 사이에 연장하는 상기 유리 기판의 제3의 표면 위에 보호 물질을 적용하는 단계를 더욱 포함한다. 상기 방법은 상기 복수의 레이저 손상 영역을 에칭하여 대응하는 복수의 관통 유리 비아를 제공하는 단계를 포함한다.
본 기재의 또 다른 구현예는 디스플레이의 형성방법에 관한 것이다. 상기 방법은 유리 기판을 레이저 손상시켜 유리 기판의 제1의 표면에서 상기 제1의 표면과 마주보는 상기 유리 기판의 제2의 표면까지 연장하는 복수의 레이저 손상 영역을 생성하는 단계를 포함한다. 상기 방법은 상기 유리 기판의 제1의 표면 상에 박-막 트랜지스터 어레이를 형성하는 단계를 더욱 포함한다. 상기 방법은 상기 박-막 트랜지스터의 어레이 위 및 상기 유리 기판의 제1의 표면 및 제2의 표면 사이에 연장하는 유리 기판의 제3의 표면 위에 보호 물질을 적용하는 단계를 더욱 포함한다. 상기 방법은 상기 복수의 레이저 손상 영역을 에칭하여 대응하는 복수의 관통 유리 비아를 제공하는 단계를 더욱 포함한다. 상기 방법은 상기 복수의 관통 유리 비아를 금속화하여 상기 유리 기판을 관통하여 연장하며 박-막 트랜지스터의 어레이에 연결된 대응하는 복수의 전기 접점을 생성하는 단계를 더욱 포함한다. 상기 방법은 상기 보호 물질을 제거하는 단계를 더욱 포함한다.
본원에 개시된 서브-어셈블리 및 방법은 TGV에서의 포토레지스트 엔트랩을 방지하는 한편 유기 기판의 일 면 상에 위치된 회로망으로부터 상기 유리 기판의 다른 면 상에 위치된 회로망까지 전기 신호 및/또는 파워를 운반하기 위하여 유리 전기 신호 경로를 통한 사용을 가능하게 한다.
추가적인 특징 및 이점은 이어지는 상세한 설명에서 기술될 것이며, 부분적으로는 통상의 기술자가 후술되는 상세한 설명, 청구항 및 첨부된 도면을 포함하여 본원에 개시된 구현예를 실시함으로써 인식되거나 또는 설명으로부터 명백할 것이다.
전술한 일반적인 설명 및 후술되는 상세한 설명은 다양한 구현예를 기술하는 것으로서 청구된 주제의 성질 및 특성을 이해하기 위한 개관 또는 틀을 제공하고자 의도되는 것으로 이해되어야 한다. 첨부된 도면은 다양한 구현예를 더욱 이해하기 위하여 제공되며, 본 명세서에 포함되어 그 일부를 구성한다. 본 도면은 청구된 주제의 원리 및 작동을 설명하기 위하여 주어지는 설명과 함께 본원에 개시된 다양한 구현예를 예시한다.
도 1a-1b는 디스플레이의 일 실시예를 개략적으로 나타내며;
도 2는 유리 기판의 일 실시예를 개략적으로 나타내며;
도 3은 도 2의 유리 기판의 레이저 손상의 일 실시예를 개략적으로 나타내며;
도 4는 도 3의 유리 기판의 탑 표면 상에 전자 소자를 형성하는 일 실시예를 개략적으로 나타내며;
도 5a-5b는 도 4의 유리 기판 및 전자 소자 위에 보호 물질층을 적용한 후 서브-어셈블리의 실시예를 개략적으로 나타내며;
도 6은 관통 유리 비아(TGVs)를 형성한 후 도 5a의 서브-어셈블리의 일 실시예를 개략적으로 나타내며;
도 7은 TGVs을 금속화한 후 도 6의 서브-어셈블리의 일 실시예를 개략적으로 나타내며;
도 8은 유리 기판의 바텀 표면 상에 전자 소자를 형성한 후 도 7의 서브-어셈블리의 일 실시예를 개략적으로 나타내며; 그리고
도 9는 보호 물질층을 제거한 후 도 8의 서브-어셈블리의 일 실시예를 개략적으로 나타낸다.
본 기재의 구현예를 좀 더 상세히 기술하기 위하여 첨부된 도면에서 기술되는 실시예에 대한 참고가 이루어질 것이다. 가능하다면, 동일한 참조 부호가 동일하거나 유사한 부분을 나타내기 위하여 도면을 통해서 사용될 것이다. 그러나, 본 기재는 많은 다른 형태로 구현될 수 있으며, 본원에서 설명된 구현예에 한정되는 것으로 고려되어서는 안된다.
범위들은 "약" 하나의 특정 값으로부터 및/또는 "약" 또 하나의 특정 값까지로서 본원에서 표현될 수 있다. 이러한 범위가 표현되는 경우, 또 다른 구현예는 상기 하나의 특정 값에서부터 및/또는 다른 특정 값까지를 포함한다. 유사하게, 값이 선행사 "약"을 사용하여 대략적으로 표현되는 경우, 이는 상기 특정 값이 또 다른 구현예를 형성하는 것으로 이해될 것이다. 각 범위의 끝점은 다른 끝점과 관련하여, 그리고 다른 끝점과 독립하여 모두 중요하다.
본원에서 사용되는 방향 용어 - 예를 들어, 위, 아래, 우측, 좌측, 전면, 후면, 탑, 바텀, 수직, 수평 - 은 도시된 도면을 참고로 해서만 이루어지며, 절대적인 배향을 의미하는 것으로 의도되지 않는다.
다르게 명시되지 않는 한, 본원에 설명된 임의의 방법은 단계가 특정 순서로 수행되거나, 임의의 장치가 특정 배향으로 요구되는 것을 요구하는 것으로 의도되지 않는다. 따라서, 방법 청구항이 단계에 의해 이어질 순서를 실제 개시하지 않거나, 임의의 장치는 개별 부품에 대해 배향 또는 순서를 실제 개시하지 않거나, 또는 청구항 또는 상세한 설명에서 단계가 특정 순서로 한정되도록 개시되지 않거나, 또는 장치의 부품의 특정 배향 또는 순서가 개시되지 않는 경우, 순서 또는 배향이 고려되는 것으로 의도되지 않는다. 이는 다음을 포함하는 해석에 있어서 임의의 가능한 비 표현적 기반을 유지한다: 단계의 배열, 작업 흐름, 부품의 순서, 또는 부품의 배향; 문장 구조 또는 구두법에서 유래되는 평이한 의미; 및 명세서에 기술된 구현예의 유형의 수.
본원에서 사용되는 바에 따라, 단수 형태 "일", "하나의" 및 "상기"는 다르게 명시되지 않는 한 복수의 참조를 포함한다. 따라서, 예를 들어, "일" 부품에 대한 참고는 다르게 명시되지 않는 한, 둘 이상의 이러한 부품을 갖는 관점을 포함한다.
도 1a-1b를 참조하면, 예시적인 디스플레이(100)가 도시된다. 도 1a는 디스플레이(100)의 상면도를 나타내며, 도 1b는 디스플레이(100)의 단면도를 나타낸다. 디스플레이(100)는 유리 기판(102), 제1의 금속화된 관통 유리 비아(TGVs)(104), 제2의 금속화된 TGVs(106), 제1의 전도성 라인(108), 제2의 전도성 라인(110), 박-막 전자(111), 광원(112), 제어반(130), 및 전극(132)을 포함한다. 유리 기판(102)은 제1의 표면(114) 및 제1의 표면(114)과 마주보는 제2의 표면(116)을 포함한다. 유리 기판(102)은 또한 유리 기판(102)의 제1의 표면(114) 및 제2의 표면(116)을 연장하는 측면(117, 118, 119, 및 120)을 포함한다. 일 실시예에서, 제1의 표면(114)은 제2의 표면(116)에 평행하며, 측면들(117, 118, 119, 및 120)은 유리 기판(102)의 제1의 표면(114) 및 제2의 표면(116)에 수직이다.
박-막 전자(111)는 박-막 트랜지스터(TFTs)일 수 있다. TFTs(111)는 줄 및 컬럼의 어레이로 배열된다. 각각의 TFT(111)는 광원(112)에 전기적으로 연결된다. 각 광원(112)은 마이크로LED와 같은 발광 다이오드 (LED)일 수 있다. 마이크로LEDs는 작은(예를 들어, 통상적으로 약 100 ㎛ x 100 ㎛ 미만) 발광 부품이다. 이들은 약 50 million nits까지 높은 휘도를 생산하는 무기질 반도체 부품이다. 따라서, 마이크로LEDs는 고해상도 디스플레이에 특히 적합하다. 각 TFT(111)는 제1의 제1의 전도성 라인(108) (예를 들어, 상기 TFT의 소스 또는 드레인을 통해서) 및 제2의 전도성 라인(110) (예를 들어, TFT의 게이트를 통해서)에 전기적으로 결합된다. 제2의 전도성 라인(110)은 제1의 전도성 라인(108)으로부터 전기적으로 절연되어 그 위에 배열된다. 본 실시예에서, 제2의 전도성 라인(110)은 유리 기판(102)의 측면들(117 및 119) 사이를 연장하는 제1의 전도성 라인(108)을 갖는 제1의 전도성 라인(108) 및 유리 기판(102)의 측면들(118 및 120) 사이를 연장하는 제2의 전도성 라인(110)에 수직이다. TFTs(111), 제1의 전도성 라인(108), 및 제2의 전도성 라인(110)은 유리 기판(102)의 제1의 표면(114) 상에 형성된다. 각 광원(112)은 TFT(111)(예를 들어, TFT의 드레인 또는 소스를 통해서)와 전기 접점에서 유리 기판(102)의 제1의 표면(114) 상에 배열된다. 도시되지는 않았으나, 평탄 전극은 공통 전극을 제공하기 위하여 각 광원(112)에 전기적으로 연결되며 그 위에 적용될 수 있다.
각 제1의 전도성 라인(108)은 제1의 금속화된 TGV(104)에 전기적으로 연결된다. 본 실시예에서, 금속화된 TGVs(104)는 유리 기판(102)의 측면(117)에 인접한 줄(row)에서 유리 기판(102)을 통해서 연장한다. 각 제2의 전도성 라인(110)은 제2의 금속화된 TGV(106)에 전기적으로 연결된다. 본 실시예에서, 금속화된 TGVs(106)는 유리 기판(102의 중심에서 컬럼으로 유리 기판(102)을 통해서 연장한다. 각 제1의 금속화된 TGV(104) 및 각 제2의 금속화된 TGV(106)는 유리 기판(102)을 통해서 연장하는 전기 신호 경로 (예를 들어, 전기 접점)를 제공한다. 각 제1의 금속화된 TGV(104) 및 각 제2의 금속화된 TGV(106)는 제어반(130)의 전극(132)을 통해서 제어반(130)에 전기적으로 연결된다. 작업에서, 제어반(130)은 각 광원(112)을 개별적으로 제어하기 위하여 TFT(111)를 개별적으로 제어할 수 있다.
도 2는 예시적인 유리 기판(200)을 개략적으로 나타낸다. 유리 기판(200)은 제1의 표면(202), 제1의 표면(202)과 마주보는 제2의 표면(204), 및 제1의 표면(202) 및 제2의 표면(204) 사이를 연장하는 제3의 표면(206)을 포함한다. 유리 기판(200)은 또한 제1의 표면(202) 및 제2의 표면(204) 사이를 연장하는 제4의 표면(208)을 포함할 수 있다. 일 실시예에서, 제1의 표면(202)은 제2의 표면(204)에 평행하고, 제3의 표면(206) 및 제4의 표면(208)은 제1의 표면(202) 및 제2의 표면(204)에 수직이다. 유리 기판(200)은 제1의 표면(202) 및 제2의 표면(204) 사이에 연장하는 추가적인 측면을 포함할 수 있다. 예를 들어, 직사각형 형상의 유리 기판에 대해서, 유리 기판(200)은 제3의 표면(206) 및 제4의 표면(208)에 수직인 제1의 표면(202) 및 제2의 표면(204) 사이에 연장하는 제5의 표면 및 제6의 표면을 포함할 수 있다. 다른 실시예에서, 유리 기판(200)은 원형, 삼각형, 육각형 등과 같은 측면의 대응되는 수를 갖는 기타 적합한 형상을 가질 수 있다. 유리 기판(200)은 약 0.1 mm 및 0.63 mm 사이 또는 다른 적합한 두께의 제1의 표면(202) 및 제2의 표면(204) 사이의 두께를 가질 수 있다.
도 3은 도 2의 레이저 손상 유리 기판(200)의 일 실시예를 개략적으로 나타낸다. 유리 기판(200)은 레이저(211)에 의해 생성된 레이저 빔(212)을 통해서 손상되어 복수의 레이저 손상 영역(210)을 생성한다. 각 레이저 손상 영역(210)은 유리 기판(200)의 제1의 표면(202)에서부터 유리 기판(200)의 제2의 표면(204)까지 연장한다. 일 실시예에서, 레이저 손상 영역(210)은 약 7 ㎛ 및 9 ㎛ 사이의 직경을 갖는 오픈 또는 할로우 마이크로-채널을 포함한다. 다른 실시예에서, 레이저 손상 영역(210)은 유리 기판(200)의 결정성 구조를 파괴하거나 또는 분열시키는 다른 구조를 포함한다. 임의의 경우, 유리 기판(200)의 레이저 손상 영역(210)은 유리 기판(200)의 비-손상 영역보다 빠른 속도에서 에칭한다.
레이저 손상 영역(210)은 레이저(211)에 의해 발생되는 레이저 빔(212)으로 유리 기판(200)의 제1의 표면(202)을 조사함으로써 형성된다. 레이저 빔(212)은 유리 기판(200)의 제1의 표면(202)의 약 +/- 100 ㎛ 내에서 초점에 렌즈(213)에 의해 예를 들어 집속될 수 있다. 소정의 예시적인 구현예에서, 렌즈(213)는 약 0.1 mm 및 0.63 mm 사이의 범위 내에서 유리 기판(200)에 대해서 약 0.1 및 0.4 사이의 범위 내에서 개구수를 갖는다. 레이저(211)는 유리 기판(200)의 제2의 표면(204)까지 레이저 손상 영역(210)을 연장하기 위하여 충분한 조사 기간 및 약 50 kHz 이하의 반복률에서 작업될 수 있다.
소정의 예시적인 구현예에서, 레이저(211)는 약 9 ㎛ 및 10.2 ㎛ 사이의 파장을 갖는 레이저 빔(212)을 발생시키는 이산화탄소 레이저이다. 다른 실시예에서, 레이저(211)는 약 355 nm (예를 들어, 네오디뮴 도핑 칼륨-가돌리늄 텅스텐산염 또는 또 다른 Nd-도핑 레이저)와 같이 약 300 nm 및 400 nm 사이의 파장을 갖는 UV 레이저 빔(212)을 발생시키는 자외선 (UV) 레이저이다. 레이저(211)는 레이저 손상 영역(210) 당 약 8 내지 150 milliseconds 범위 내에서의 기간 동안 유리 기판(200)의 제1의 표면(202)을 조사할 수 있다. 레이저 손상 영역(210) 당 조사의 구체적인 기간은 유리 기판(200)의 두께에 좌우된다.
레이저 손상 영역(210)은 유리 기판(200) 상에 전자 소자를 형성하기 위하여 유리 기판(200)의 치수 안정성을 유지하는 한편 후술될 바와 같은 레이저 에칭 공정을 위한 유리 기판(200)을 준비한다. 동시에, TGVs는 전자 소자를 형성하기 전에 완전히 형성되지 않으므로, 포토리소그라피 공정에 기인한 TGVs 내의 포토레지스트 엔트랩이 방지된다.
도 4는 도 3의 유리 기판(200)의 표면 상에 전자 소자(214)를 형성하는 일 실시예를 개략적으로 나타낸다. 전자 소자(214)는 유리 기판(200)의 제1의 표면(202) 상에 형성된다. 소정의 예시적인 구현예에서, 전자 소자(214)는 TFTs와 같은 박-막 전자 소자를 포함한다. 전자 소자(214)는 전자 소자의 전도성 및/또는 유전 부분을 형성하기 위하여 포토리소그라피 공정을 사용하여 형성될 수 있다. 예를 들어, 전자 소자(214)는 도 1a-1b를 참조하여 전술하고 예시된, 제1의 전도성 라인(108), 제2의 전도성 라인(110), 및 TFT(111)를 포함할 수 있다. 전자 소자(214)는 오프닝(216)이 레이저 손상 영역(210)을 노출시키는 전자 소자들(214) 사이에 남도록 레이저 손상 영역(210)을 참고로한다. 또 다른 실시예에서, 전자 소자(214)는 도 3을 참고하여 기술된 바와 같이, 레이저 손상 영역(210)의 형성 전에 도 2의 유리 기판(200) 상에 형성될 수 있다.
도 5a는 전자 소자(214) 및 유리 기판(200) 위에 보호 물질층(218)(예를 들어, 패시베이션 층)을 적용한 후 예시적인 서브-어셈블리를 개략적으로 나타낸다. 보호 물질층(218)이 전자 소자(214), 유리 기판(200)의 제1의 표면(202), 및 유리 기판(200)의 제3의 표면(206) 및 제4의 표면(208)을 포함하는 유리 기판(200)의 측면 위에 적용된다. 보호 물질층(218)은 물리 기상 증착(PVD) 또는 다른 적합한 증착 공정을 사용하여 전자 소자(214) 및 유리 기판(200) 상에 증착된다. 소정의 예시적인 구현예에서, 마스킹 공정이 레이저 손상 영역(210)을 노출시키는 오프닝(216)을 유지하기 위하여 증착 공정 동안 사용된다. 또 다른 실시예에서, 상기 레이저 손상 영역(210) 위의 보호 물질은 오프닝(216)을 생성하기 위하여 증착 공정 후 제거된다. 보호 물질층(218)은 예를 들어, 수지 물질, 폴리이미드 물질, 아크릴 물질, 무기질 물질, 또는 또 다른 적합한 패시베이션 물질을 포함할 수 있다. 보호 물질층(218)은 약 1 ㎛ 및 50 ㎛ 사이의 범위 내의 두께를 가질 수 있다. 보호 물질층(218)은 약 100 ℃ 내지 300 ℃ 범위 내에서 적합한 열적 안정성 및 적합한 산 내구성을 갖는다.
보호 물질층(218)은 후술될 바와 같이 레이저 손상 영역(210)의 레이저의 에칭 동안 제3의 표면(206) 및 제4의 표면(208)을 포함하는 유리 기판(200)의 측면 및 전자 소자(214)를 보호한다. 예를 들어, 도 1a-1b를 참고로 상술하고 예시된 디스플레이 소자(100)의 형성 동안, 유리 기판(102)의 제1의 전도성 라인(108), 제2의 전도성 라인(110), TFTs(111), 및 측면들(117, 118, 119, 및 120)은 제1의 금속화된 TGVs(104) 및 제2의 금속화된 TGVs(106)을 제공하기 위하여 충전되는 TGVs를 제공하기 위하여 레이저 손상 영역을 에칭하기 전에 보호 물질층에 의해 커버될 수 있다. 유리 기판(200)의 측면들을 보호함으로써, 측면들의 측면 에칭이 방지되므로, 측면 부근의 전자 소자(214)의 품질이 마이크로LEDs를 사용하는 디스플레이와 같은, 베젤-미만 디스플레이에 대해 유지된다.
도 5b는 전자 소자(214) 및 유리 기판(200) 위에 보호층(218) 적용 후 서브-어셈블리의 또 다른 실시예를 개략적으로 나타낸다. 상기 실시예는 본 실시예에서 상기 보호 물질층(214)이 또한 유리 기판(200)의 제2의 표면(204) 위에 증착되는 점을 제외하고는 도 5a에서 예시된 실시예와 유사하다. 소정의 예시적인 구현예에서, 마스킹 공정은 유리 기판(200)의 제2의 표면(204)에서 레이저 손상 영역(210)을 노출시키는 오프닝(220)을 생성하도록 증착 공정 동안 사용된다. 또 다른 실시예에서, 레이저 손상 영역(210) 아래의 보호 물질은 증착 공정 후 제거되어 오프닝(220)을 생성한다.
도 6은 TGVs(222) 형성 후 도 5a의 서브-어셈블리의 예시적인 구현예를 개략적으로 나타낸다. 레이저 손상 영역(210)은 에칭되어 TGVs(222)를 제공한다. 소정의 예시적인 구현예에서, 습식 에칭(예를 들어, 산 욕)은 레이저 손상 영역(210)을 에칭하는데 사용된다. 습식 에칭은 예를 들어 불화 수소 및 질산의 용액(예를 들어, 물 내 부피에 의해 20% HF+10% HNO3인 용액)을 포함할 수 있다. 에칭 속도는 에칭 욕의 온도 및 농도에 기반하여 조정될 수 있다. 에칭 파라미터(예를 들어, 산 농도, 에칭 레시피, 에칭 기간, 용액의 온도)는 TGVs(222)의 직경 및 형상을 결정한다. 본 실시예에서, 상기 에칭 파라미터는 실질적으로 원기둥형 TGVs(222)를 제공하도록 선택된다. TGVs(222)는 예를 들어, 약 25 ㎛ 및 100 ㎛ 사이의 직경을 가질 수 있다. 다른 실시예에서, 스프레이 에칭 또는 건식 에칭이 레이저 손상 영역(210)을 에칭하는데 사용될 수 있다.
도 7은 TGVs(222)를 금속화한 후 도 6의 서브-어셈블리의 예시적인 구현예를 개략적으로 나타낸다. TGVs(222)는 유리 기판(200)의 제1의 표면(202)에서부터 유리 기판(200)의 제2의 표면(204)까지 연장하는 금속화된 TGVs(224)를 제공하도록 금속화된다. 금속화된 TGVs(224)는 전자 소자(214)에 연결되는 전기 신호 경로(예를 들어, 전기 접점)를 제공한다. 소정의 예시적인 구현예에서, TGVs(222)는 TGV 도금의 제조에서 금속-유기질 화학 기상 증착(MOCVD)을 사용하여 등각의 구리 시드층을 증착함으로써 금속화된다. 상기 시드층은 예를 들어 TGVs(222)를 통해서 약 0.75 ㎛의 두께로 증착될 수 있다. Cu의 전기도금이 다음으로 금속화된 TGVs(224)를 제공하기 위하여 TGVs(222)를 완전하게 충전하는데 사용될 수 있다. 다른 실시예에서, TGVs(222)는 전기도금 또는 또 다른 적합한 공정을 통해서 Cu 외의 전도성 물질로 충전될 수 있다.
도 8은 유리 기판(200)의 제2의 표면(204) 상에 전자 소자(226)를 형성한 후 도 7의 서브-어셈블리의 예시적인 구현예를 개략적으로 나타낸다. 전자 소자(226)는 예를 들어 박-막 전자들 또는 기타 적합한 전자 소자들에 서로 금속화된 TGVs(224)를 전기적으로 연결하는 전도성 라인을 포함할 수 있다. 다른 실시예에서, 전자 소자(226)는 배제될 수 있다.
도 9는 보호 물질층(218)을 제거한 후 도 8의 서브-어셈블리의 예시적인 구현예를 개략적으로 나타낸다. 보호 물질층(218)은 예를 들어, 유리 기판(200)의 제3의 표면(206) 및 제4의 표면(208)을 포함하는 유리 기판(200)의 측면들 및 전자 소자(214)를 노출시키기 위하여 에칭 공정 또는 또 다른 적합한 공정을 사용하여 제거될 수 있다. 소정의 예시적인 구현예에서, 도 9의 서브-어셈블리는 전자 소자의 인터포저와 같은 유리 부품으로서 사용될 수 있다. 또 다른 실시예에서, 광원은 각 전자 소자(214)에 전기적으로 연결될 수 있고, 각 금속화된 TGV(224)는 도 1a-1b의 디스플레이 소자(100)와 같은 디스플레이 소자를 제공하도록 제어반에 전기적으로 연결될 수 있다.
통상의 기술자에게 다양한 변화 및 변형이 본 기재의 사상 및 범위를 벗어나지 않고 본 기재의 구현예에 이루어질 수 있음이 명백할 것이다. 따라서, 본 기재는 이러한 변형 및 변화가 첨부된 청구항 및 그 균등물의 범위 내에서 이루어는 경우 이러한 변형 및 변화를 커버하도록 의도된다.

Claims (20)

  1. 서브-어셈블리로서,
    제1의 표면, 상기 제1의 표면과 마주보는 제2의 표면, 상기 제1의 표면 및 제2의 표면 사이에 연장하는 제3의 표면을 포함하는 유리 기판, 상기 유리 기판은 상기 제1의 표면에서부터 제2의 표면까지 연장하는 복수의 레이저 손상 영역을 포함함;
    상기 유리 기판의 제1의 표면 상의 복수의 전자 소자; 및
    상기 복수의 전자 소자 및 상기 유리 기판의 제3의 표면 상의 패시베이션 층을 포함하며, 상기 패시베이션 층은 상기 복수의 레이저 손상 영역의 각 레이저 손상 영역에 오프닝을 포함하는, 서브-어셈블리.
  2. 청구항 1에 있어서,
    상기 패시베이션 층은 유리 기판의 제2의 표면 상에 있는, 서브-어셈블리.
  3. 청구항 1에 있어서,
    상기 복수의 레이저 손상 영역은 복수의 대응 관통 유리 비아를 제공하기 위하여 에칭되도록 구성되는, 서브-어셈블리.
  4. 청구항 1에 있어서,
    상기 패시베이션 층은 수지 물질, 폴리이미드 물질, 아크릴 물질, 및 무기질 물질 중 하나를 포함하는, 서브-어셈블리.
  5. 청구항 1에 있어서,
    상기 패시베이션 층은 1 ㎛ 및 50 ㎛ 사이의 두께를 갖는, 서브-어셈블리.
  6. 청구항 1에 있어서,
    상기 복수의 전자 소자는 복수의 박-막(thin-film) 전자 소자를 포함하는, 서브-어셈블리.
  7. 청구항 1에 있어서,
    상기 유리 기판의 제2의 표면 상의 복수의 전자 소자를 더욱 포함하는, 서브-어셈블리.
  8. 유리 부품의 제조방법으로서, 상기 방법은:
    유리 기판을 레이저 손상시켜 상기 유리 기판의 제1의 표면에서부터 상기 제1의 표면과 마주보는 상기 유리 기판의 제2의 표면까지 연장하는 복수의 레이저 손상 영역을 생성하는 단계;
    상기 유리 기판의 제1의 표면 상에 복수의 전자 소자를 형성하는 단계;
    상기 복수의 전자 소자 및 상기 유리 기판의 제1의 표면 및 제2의 표면 사이에 연장하는 상기 유리 기판의 제3의 표면 위에 보호 물질을 적용하는 단계; 및
    상기 복수의 레이저 손상 영역을 에칭하여 대응하는 복수의 관통 유리 비아를 제공하는 단계를 포함하는, 유리 부품의 제조방법.
  9. 청구항 8에 있어서,
    상기 복수의 관통 유리 비아를 금속화하여 상기 유리 기판의 제1의 표면에서부터 제2의 표면까지 연장하는 대응하는 복수의 전기 신호 경로를 생성하는 단계를 더욱 포함하는, 유리 부품의 제조방법.
  10. 청구항 9에 있어서,
    상기 보호 물질을 제거하는 단계를 더욱 포함하는, 유리 부품의 제조방법.
  11. 청구항 8에 있어서,
    상기 복수의 레이저 손상 영역을 에칭하는 단계는 상기 복수의 레이저 손상 영역을 습식 에칭하는 단계를 포함하는, 유리 부품의 제조방법.
  12. 청구항 8에 있어서,
    상기 유리 기판의 제2의 표면 상에 복수의 전자 소자를 형성하는 단계를 더욱 포함하는, 유리 부품의 제조방법.
  13. 청구항 8에 있어서,
    상기 유리 기판을 레이저 손상시키는 단계는 상기 유리 기판의 제1의 표면 상에 복수의 전자 소자를 형성하는 단계에 선행하는, 유리 부품의 제조방법.
  14. 청구항 8에 있어서,
    상기 보호 물질을 적용하는 단계는 수지 물질, 폴리이미드 물질, 아크릴 물질, 및 무기질 물질 중 하나를 적용하는 단계를 포함하는, 유리 부품의 제조방법.
  15. 청구항 8에 있어서,
    상기 보호 물질을 적용하는 단계는 1 ㎛ 및 50 ㎛ 사이의 두께에 보호 물질을 적용하는 단계를 포함하는, 유리 부품의 제조방법.
  16. 청구항 8에 있어서,
    상기 유리 기판을 레이저 손상시키는 단계는 9 ㎛ 및 10.2 ㎛ 사이의 파장을 갖는 이산화탄소 레이저로 상기 유리 기판을 조사하는 단계를 포함하는, 유리 부품의 제조방법.
  17. 청구항 8에 있어서,
    상기 유리 기판을 레이저 손상시키는 단계는 300 nm 및 400 nm 사이의 파장을 갖는 자외선 레이저로 상기 유리 기판을 조사하는 단계를 포함하는, 유리 부품의 제조방법.
  18. 디스플레이의 제조방법으로서, 상기 방법은:
    유리 기판을 레이저 손상시켜 유리 기판의 제1의 표면에서 상기 제1의 표면과 마주보는 상기 유리 기판의 제2의 표면까지 연장하는 복수의 레이저 손상 영역을 생성하는 단계;
    상기 유리 기판의 제1의 표면 상에 박-막 트랜지스터 어레이를 형성하는 단계;
    상기 박-막 트랜지스터의 어레이 위 및 상기 유리 기판의 제1의 표면 및 제2의 표면 사이에 연장하는 유리 기판의 제3의 표면 위에 보호 물질을 적용하는 단계;
    상기 복수의 레이저 손상 영역을 에칭하여 대응하는 복수의 관통 유리 비아를 제공하는 단계;
    상기 복수의 관통 유리 비아를 금속화하여 상기 유리 기판을 관통하여 연장하며 박-막 트랜지스터의 어레이에 연결된 대응하는 복수의 전기 접점을 생성하는 단계; 및
    상기 보호 물질을 제거하는 단계를 포함하는, 디스플레이의 제조방법.
  19. 청구항 18에 있어서,
    각 전기 접점을 제어반(control board)에 전기적으로 연결하는 단계를 더욱 포함하는, 디스플레이의 제조방법.
  20. 청구항 18에 있어서,
    상기 박-막 트랜지스터의 어레이의 각 박-막 트랜지스터에 광원을 전기적으로 연결하는 단계를 더욱 포함하는, 디스플레이의 제조방법.
KR1020207014814A 2017-10-27 2018-10-24 보호 물질을 사용한 관통 유리 비아 제조방법 KR102487611B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762578109P 2017-10-27 2017-10-27
US62/578,109 2017-10-27
PCT/US2018/057203 WO2019084077A1 (en) 2017-10-27 2018-10-24 PASSING GLASS BY MANUFACTURING USING PROTECTIVE MATERIAL

Publications (2)

Publication Number Publication Date
KR20200074196A true KR20200074196A (ko) 2020-06-24
KR102487611B1 KR102487611B1 (ko) 2023-01-11

Family

ID=66247633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014814A KR102487611B1 (ko) 2017-10-27 2018-10-24 보호 물질을 사용한 관통 유리 비아 제조방법

Country Status (6)

Country Link
US (1) US11654657B2 (ko)
JP (1) JP7210573B2 (ko)
KR (1) KR102487611B1 (ko)
CN (1) CN111356664B (ko)
TW (1) TWI798279B (ko)
WO (1) WO2019084077A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799169B (zh) * 2020-07-17 2024-05-28 绍兴同芯成集成电路有限公司 一种飞秒激光结合hf湿蚀刻加工tgv的工艺
CN114267683A (zh) * 2020-09-15 2022-04-01 京东方科技集团股份有限公司 一种显示背板及其制备方法、显示装置
KR20230098828A (ko) * 2020-11-16 2023-07-04 니폰 덴키 가라스 가부시키가이샤 유리 기판
KR20220090662A (ko) * 2020-12-22 2022-06-30 삼성디스플레이 주식회사 표시 장치의 제조 방법
WO2023287569A1 (en) * 2021-07-13 2023-01-19 Corning Incorporated Vias including a plurality of traces, devices including the vias, and methods for fabricating the vias

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170358447A1 (en) * 2014-10-03 2017-12-14 Nippon Sheet Glass Company, Limited Method for producing glass substrate with through glass vias and glass substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499605B (en) 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
JP4075042B2 (ja) * 2001-07-10 2008-04-16 セイコーエプソン株式会社 半導体装置の製造方法およびこの方法で得られる半導体装置
KR100558985B1 (ko) * 2003-06-27 2006-03-10 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
US6990285B2 (en) 2003-07-31 2006-01-24 Corning Incorporated Method of making at least one hole in a transparent body and devices made by this method
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
JP4775829B2 (ja) 2009-04-03 2011-09-21 株式会社Ｎｓｃ 電子装置用ガラス基板及び電子装置の製造方法
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
CN103119703B (zh) 2010-09-23 2016-01-20 高通Mems科技公司 集成的无源器件和功率放大器
CN106425129B (zh) 2010-11-30 2018-07-17 康宁股份有限公司 在玻璃中形成高密度孔阵列的方法
US20130050228A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US20130050227A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US20130050226A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Die-cut through-glass via and methods for forming same
KR101391774B1 (ko) 2012-03-13 2014-05-07 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 유기전계발광표시장치의 제조방법
US20140035935A1 (en) 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Passives via bar
KR102157750B1 (ko) 2012-11-29 2020-09-21 코닝 인코포레이티드 레이저 손상 및 에칭에 의한 유리 제품의 제조방법
US9130016B2 (en) 2013-04-15 2015-09-08 Schott Corporation Method of manufacturing through-glass vias
KR102089074B1 (ko) * 2013-11-07 2020-03-13 엘지디스플레이 주식회사 표시패널용 어레이 기판 및 그 제조방법
US9530801B2 (en) * 2014-01-13 2016-12-27 Apple Inc. Display circuitry with improved transmittance and reduced coupling capacitance
JP2015211162A (ja) 2014-04-28 2015-11-24 旭硝子株式会社 ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ
US9105615B1 (en) 2014-06-12 2015-08-11 Amazon Technologies, Inc. Substrate vias for a display device
JP2018509365A (ja) * 2015-02-27 2018-04-05 コーニング インコーポレイテッド レーザ損傷及びエッチングによってガラス物品にチャネルを製造する方法並びにそれによって作製される物品
US20180105455A1 (en) 2016-10-17 2018-04-19 Corning Incorporated Silica test probe and other such devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170358447A1 (en) * 2014-10-03 2017-12-14 Nippon Sheet Glass Company, Limited Method for producing glass substrate with through glass vias and glass substrate

Also Published As

Publication number Publication date
US20210187910A1 (en) 2021-06-24
CN111356664A (zh) 2020-06-30
US11654657B2 (en) 2023-05-23
JP2021501990A (ja) 2021-01-21
TWI798279B (zh) 2023-04-11
TW201940449A (zh) 2019-10-16
WO2019084077A1 (en) 2019-05-02
JP7210573B2 (ja) 2023-01-23
CN111356664B (zh) 2022-09-27
KR102487611B1 (ko) 2023-01-11

Similar Documents

Publication Publication Date Title
KR102487611B1 (ko) 보호 물질을 사용한 관통 유리 비아 제조방법
US7276453B2 (en) Methods for forming an undercut region and electronic devices incorporating the same
US11756938B2 (en) Display device having light emitting element on pair of electrodes
KR20120125280A (ko) 마스크 없이 ｏｌｅｄ 소자를 제조하는 방법
US20170186879A1 (en) Thin Film Transistor, Array Substrate and Manufacturing Processes of Them
US10287669B2 (en) Mask and method of manufacturing the mask
US20140291306A1 (en) Method of manufacturing mask
KR20130112294A (ko) 레이저 커팅 방법
US8816335B2 (en) Method for creating serially-connected OLED devices
US8994044B2 (en) Electro-optical device, electrode therefore, and method and apparatus of manufacturing an electrode and the electro-optical device provided therewith
US11416043B2 (en) Display motherboard, manufacturing and cutting methods thereof
KR20110042899A (ko) 플렉서블 표시장치의 제조방법
JP7028418B2 (ja) 貫通孔を有するガラス基板製造方法および表示装置製造方法
CN106848086B (zh) 有机发光二极管及其制备方法、显示装置
CN114551559B (zh) 一种显示面板及其制备方法、显示装置
TW201445633A (zh) 用於蝕刻有機層之裝置及方法
KR20140002146A (ko) 플렉서블 표시장치의 제조 방법
US20200176697A1 (en) Method of manufacturing organic semiconductor device
US20180315911A1 (en) Electrical-Contact Assemblies
US9384965B2 (en) Polycrystallization method
CN111192906A (zh) 显示面板及其制备方法
CN112086580A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right