KR20200073237A - 에칭 조성물 - Google Patents

에칭 조성물 Download PDF

Info

Publication number
KR20200073237A
KR20200073237A KR1020207012885A KR20207012885A KR20200073237A KR 20200073237 A KR20200073237 A KR 20200073237A KR 1020207012885 A KR1020207012885 A KR 1020207012885A KR 20207012885 A KR20207012885 A KR 20207012885A KR 20200073237 A KR20200073237 A KR 20200073237A
Authority
KR
South Korea
Prior art keywords
composition
acid
weight
etching
etching composition
Prior art date
Application number
KR1020207012885A
Other languages
English (en)
Inventor
아츠시 미즈타니
Original Assignee
후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. filed Critical 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Publication of KR20200073237A publication Critical patent/KR20200073237A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)

Abstract

본 개시내용은, 예를 들어, 다단계 반도체 제조 공정에서 중간 단계로서 반도체 기판으로부터 탄탈럼(Ta) 및/또는 탄탈럼 질화물(TaN)을 선택적으로 제거하는 데 유용한 에칭 조성물(etching composition)에 관한 것이다.

Description

에칭 조성물
관련 출원에 대한 상호 참조
본 출원은 2017년 10월 19일에 출원된 미국 가출원 일련번호 제62/574,279호에 대한 우선권을 주장하며, 그 내용은 그 전체가 본원에 참조로 포함된다.
개시내용의 분야
본 개시내용은 금속 전도체(예를 들어, 구리), 배리어 물질, 절연체 물질(예를 들어, 저-k 유전체 물질)과 같은 다른 노출되거나 하부에 위치한 물질의 존재 하에 탄탈럼 및/또는 탄탈럼 질화물을 선택적으로 에칭하기 위한 조성물 및 공정에 관한 것이다.
반도체 산업은 마이크로 전자 디바이스, 실리콘 칩, 액정 디스플레이, 미세 전자 기계 시스템(Micro Electro Mechanical Systems, MEMS), 인쇄 배선 기판(printed wiring board) 등에서 전자 회로 및 전자 부품의 크기는 급격히 감소시키고 밀도는 증가시키고 있다. 이들 내의 집적 회로는 각각의 회로 층 사이에 계속적으로 감소하는 두께의 절연 층으로 적층되거나 쌓아 올려지며, 점점 더 작은 피처 크기(feature size)를 가진다. 피처 크기가 감소함에 따라, 패턴은 점점 더 작아지고, 장치 성능 파라미터는 더 엄격해지며 보다 견실하게 되었다. 결과적으로, 지금까지 허용될 수 있었던 다양한 문제가 더 이상 허용되지 않거나, 더 작은 피처 크기로 인하여 더 많은 문제가 되었다.
첨단 집적 회로의 생산에서, 더 높은 밀도와 관련된 문제를 최소화하고 성능을 최적화하기 위해, 높은 유전상수(high k)와 낮은 유전상수(low k)의 절연체 둘 다와 여러 배리어 층 물질이 사용되었다.
탄탈럼(Ta) 및 탄탈럼 질화물(TaN)은 반도체 디바이스, 액정 디스플레이, MEMS(미세 전자 기계 시스템), 인쇄 배선 기판 등을 위해 활용되고, 귀금속, 알루미늄(Al) 및 구리(Cu) 배선을 위한 그라운드 층(ground layer)과 캡 층(cap layer)으로서 활용된다. 반도체 디바이스에서, 이는 배리어 금속, 하드 마스크, 또는 게이트 물질로서 사용될 수 있다.
이러한 응용을 위한 디바이스의 구성에서, Ta와 TaN은 흔히 에칭될 필요가 있다. Ta와 TaN의 다양한 유형의 용도 및 디바이스 환경에서, 다른 층은 접촉하고 있거나 그렇지 않으면 이들 두 물질이 에칭되는 것과 동시에 노출된다. 디바이스 양품률(device yield)과 긴 수명을 위해서는, 이러한 다른 물질(예를 들어, 금속 도체, 유전체, 및 하드 마크)의 존재하에 Ta와 TaN의 매우 선택적인 에칭이 필요하다. Ta와 TaN에 대한 에칭 공정은 플라스마 에칭 공정일 수 있다. 그러나, Ta 또는 TaN 층 상에 플라스마 에칭 공정을 사용하는 것은 게이트 절연 층과 반도체 기판 중 하나 또는 양쪽 모두에 손상을 일으킬 수 있다. 또한, 에칭 공정은 게이트 전극에 의해 노출된 게이트 절연 층을 에칭함으로써 반도체 기판의 일부분을 제거할 수 있다. 트랜지스터의 전기적인 특징은 부정적으로 영향을 받을 수 있다. 이러한 에칭 손상을 피하기 위해, 추가적인 보호 디바이스 제조 단계가 사용될 수 있지만, 상당한 비용이 든다.
Ta와 TaN에 대한 습식 에칭 방법이 알려져 있다. 이러한 방법은 다른 시약과 함께 에칭액(etchant)을 사용하는 것을 포함할 수 있다. 그러나, 실리콘 기반 유전체 및 금속(예를 들어, Cu)과의 선택성(selectivity)은 충분하지 않고, 디바이스 내의 다른 노출된 금속 또한 부식 또는 에칭을 거칠 수 있다.
따라서, 높은 Ta 또는 TaN 에칭 속도(etch rate)를 갖지만, 에칭 공정 동안 Ta 또는 TaN과 노출되거나 접촉하는 다른 반도체 물질에 대해서는 낮은 에칭 및 부식 속도를 갖는 에칭 용액이 필요하다.
본 개시내용은, 반도체 디바이스에 존재하는 금속 도체 층, 하드 마스크 층 및 저 유전상수 유전체 층에 관하여 Ta 및/또는 TaN을 선택적으로 에칭하기 위한 조성물 및 공정에 관한 것이다. 보다 구체적으로, 본 개시내용은 구리 및 저 유전상수 유전체 층에 관하여 Ta 및/또는 TaN을 선택적으로 에칭하기 위한 조성물 및 공정에 관한 것이다.
일 양상에서, 본 개시내용은, a) 플루오린화수소산(hydrofluoric acid); b) 카르복시산을 포함하는 적어도 하나의 제1 용매; c) 적어도 하나의 산화제; 및 d) 폴리카르복시산과 히드록시카르복시산으로 이루어지는 군으로부터 선택되는 적어도 하나의 착화제(complexing agent)를 포함하는 에칭 조성물을 특징으로 한다.
다른 양상에서, 본 개시내용은, a) 플루오린화수소산; b) 카르복시산을 포함하는 적어도 하나의 제1 용매; 및 c) 폴리카르복시산과 히드록시카르복시산으로 이루어지는 군으로부터 선택되는 적어도 하나의 착화제를 포함하는 에칭 조성물을 특징으로 한다.
다른 양상에서, 본 개시내용은, Ta 및/또는 TaN을 함유하는 반도체 기판을 본원에 기술된 에칭 조성물과 접촉시켜 Ta 및/또는 TaN을 제거하는 단계를 포함하는 방법을 특징으로 한다.
또 다른 양상에서, 본 개시내용은 상기 기술된 방법에 의해 형성된 물품을 특징으로 하며, 이 물품은 반도체 디바이스(예를 들어, 집적 회로)이다.
본원에 정의된 바와 같이, 달리 언급되지 않는 한, 표시된 모든 백분율은 조성물의 총 중량에 대한 중량 백분율로 이해되어야 한다. 달리 언급되지 않는 한, 주위 온도는 약 16 내지 약 27 섭씨 온도(℃)로 정의된다.
일반적으로, 본 개시내용은, a) 플루오린화수소산(HF); b) 카르복시산인 적어도 하나의 제1 용매; c) 적어도 하나의 산화제; 및 d) 폴리카르복시산과 히드록시카르복시산으로 이루어지는 군으로부터 선택되는 적어도 하나의 착화제를 포함하는 에칭 조성물(예를 들어, 탄탈럼 및/또는 탄탈럼 질화물을 선택적으로 제거하기 위한 에칭 조성물)을 특징으로 한다.
일부 구현예에서, 플루오린화수소산은, 이 개시내용의 에칭 조성물 중, 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.4 중량%, 적어도 약 0.5 중량%, 적어도 약 0.6 중량%, 적어도 약 0.8 중량%, 적어도 약 1 중량%, 적어도 약 1.2 중량%, 적어도 약 1.4 중량%, 또는 적어도 약 1.5 중량%) 내지 최대 약 5 중량%(예를 들어, 최대 약 4.5 중량%, 최대 약 4 중량%, 최대 약 3.5 중량%, 최대 약 3 중량%, 최대 약 2.5 중량%, 또는 최대 약 2 중량%)의 양으로 존재한다. 이론에 얽매이기를 원하는 것은 아니지만, 플루오린화수소산은 에칭 공정 동안 반도체 기판 상의 Ta 및/또는 TaN의 제거를 용이하게 하고 향상시킬 수 있는 것으로 여겨진다.
이 개시내용의 에칭 조성물은 선택적으로 마이크로 전자 응용에 사용하기 적합한 임의의 산화제를 포함할 수 있다. 적합한 산화제의 예는, 산화 산(oxidizing acid) 또는 이들의 염(예를 들어, 질산, 과망간산, 또는 과망간산 칼륨), 과산화물(예를 들어, 과산화수소, 디알킬 과산화물, 요소 과산화수소), 과설폰산(persulfonic acid)(예를 들어, 헥사플루오로프로판과설폰산, 메탄과설폰산, 트리플루오로메탄과설폰산, 또는 p-톨루엔과설폰산) 및 이들의 염, 오존, 과탄산(percarbonic acid)(예를 들어, 과아세트산) 및 이들의 염, 과인산 및 이들의 염, 과황산(persulfuric acid) 및 이들의 염(예를 들어, 과황산 암모늄 또는 과황산 테트라메틸암모늄), 과염소산 및 이들의 염(예를 들어, 과염소산 암모늄, 과염소산 나트륨, 또는 과염소산 테트라메틸암모늄), 및 과요오드산 및 이들의 염(예를 들어, 과요오드산, 과요오드산 암모늄, 또는 과요오드산 테트라메틸암모늄)을 포함하지만, 이에 한정되지 않는다. 이들 산화제는 단독으로 사용되거나 조합하여 사용될 수 있다.
일부 구현예에서, 산화제는, 이 개시내용의 에칭 조성물 중, 적어도 약 0.01 중량%(예를 들어, 적어도 약 0.02 중량%, 적어도 약 0.04 중량%, 적어도 약 0.05 중량%, 적어도 약 0.06 중량%, 적어도 약 0.08 중량%, 적어도 약 0.1 중량%, 적어도 약 0.15 중량%, 또는 적어도 약 0.2 중량%) 내지 최대 약 0.5 중량%(예를 들어, 최대 약 0.45 중량%, 최대 약 0.4 중량%, 최대 약 0.35 중량%, 최대 약 0.3 중량%, 최대 약 0.25 중량%, 또는 최대 약 0.2 중량%)일 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 산화제는 반도체 기판 상의 Ta 및/또는 TaN의 제거를 용이하게 하고 향상시킬 수 있는 것으로 여겨진다.
일부 구현예에서, 이 개시내용의 에칭 조성물은 산화제(예를 들어, 질산)를 배제할 수 있다. 이러한 구현예에서, 에칭 조성물은 패턴화된 반도체 기판(예를 들어, 패턴화된 웨이퍼)의 다른 물질(예를 들어, 금속 도체 층, 하드 마스크 층 및 저 유전상수 유전체 층)에 관하여 Ta 및/또는 TaN을 여전히 선택적으로 에칭할 수 있다.
일반적으로, 이 개시내용의 에칭 조성물은 임의의 적합한 착화제를 포함할 수 있다. 일부 구현예에서, 착화제는 폴리카르복시산과 히드록시카르복시산으로 이루어지는 군으로부터 선택될 수 있다. 본원에 사용된 바와 같이, "폴리카르복시산"이라는 용어는 둘 이상(예를 들어, 2개, 3개, 또는 4개)의 카르복실기(COOH)를 함유하는 화합물을 지칭낸다. 적합한 폴리카르복시산의 예는 옥살산, 말론산, 숙신산, 글루타르산, 및 아디프산을 포함한다. 본원에 사용된 바와 같이, "히드록시카르복시산"이라는 용어는 적어도 하나(예를 들어, 2개, 3개, 또는 4개)의 히드록실기(OH)와 적어도 하나(예를 들어, 2개, 3개, 또는 4개)의 카르복실기(COOH)를 함유하는 화합물을 지칭한다. 적합한 히드록시카르복시산의 예는 시트르산과 2-히드록시벤조산을 포함한다. 일부 구현예에서, 폴리카르복시산은 히드록실기를 포함하지 않는다. 일부 구현예에서, 히드록시카르복시산은 단지 하나의 히드록실기를 포함한다.
일부 구현예에서, 착화제는, 이 개시내용의 에칭 조성물 중, 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.4 중량%, 적어도 약 0.5 중량%, 적어도 약 0.6 중량%, 적어도 약 0.8 중량%, 적어도 약 1 중량%, 적어도 약 1.5 중량%, 적어도 약 2 중량%, 적어도 약 2.5 중량%, 또는 적어도 약 5 중량%) 내지 최대 약 10 중량%(예를 들어, 최대 약 9.5 중량%, 최대 약 9 중량%, 최대 약 8.5 중량%, 최대 약 8 중량%, 최대 약 7.5 중량%, 최대 약 7 중량%, 최대 약 6.5 중량%, 최대 약 6 중량%, 최대 약 5.5 중량%, 또는 최대 약 5 중량%)일 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 착화제는 에칭 공정 동안 에칭 조성물에 노출된 Cu의 제거는 억제하면서, 반도체 기판 상의 Ta 및/또는 TaN의 제거를 용이하게 하고 향상시킬 수 있는 것으로 여겨진다.
일반적으로, 이 개시내용의 에칭 조성물은 적어도 1종(예를 들어, 2종, 3종, 또는 4종)의 용매를 포함할 수 있다. 일부 구현예에서, 에칭 조성물은 카르복시산인 제1 용매를 포함할 수 있다. 이러한 구현예에서, 제1 용매는 식: R-COOH의 카르복시산일 수 있고, 이 식에서 R은 H 또는 C1-C6 알킬이다. 이러한 카르복시산의 예는 포름산, 아세트산, 트리플루오로아세트산, 프로피온산, 락트산, 부티르산, 발레르산, 및 카프로산을 포함한다.
일부 구현예에서, 제1 용매는 이 개시내용의 에칭 조성물 중 대부분의 성분일 수 있다. 예를 들어, 제1 용매는, 에칭 조성물 중, 적어도 약 70 중량%(예를 들어, 적어도 약 75 중량%, 적어도 약 80 중량%, 적어도 약 85 중량%, 적어도 약 90 중량%, 또는 적어도 약 95 중량%) 내지 최대 약 99.9 중량%(예를 들어, 최대 약 99 중량%, 최대 약 98 중량%, 최대 약 97 중량%, 최대 약 96 중량%, 최대 약 95 중량%, 최대 약 90 중량%, 또는 최대 약 85 중량%)일 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 본원에 기술된 바와 같은 제1 용매로서 사용되는 카르복시산은 에칭 공정 동안 반도체 기판 상의 Ta 및/또는 TaN의 제거를 용이하게 하고 향상시킬 수 있는 것으로 여겨진다.
일부 구현예에서, 이 개시내용의 에칭 조성물은 2종 이상(예를 들어, 2종, 3종, 또는 4종)의 용매를 포함할 수 있다. 예를 들어, 에칭 조성물은 유기 용매(카르복시산이 아님)와 무기 용매로 이루어지는 군으로부터 선택되는 적어도 하나의 제2 용매를 포함할 수 있다. 적합한 무기 용매의 예는 물과 수용액을 포함한다. 일부 구현예에서, 물은 탈이온화되고 초순수일 수 있으며, 유기 오염물을 함유하지 않고, 약 4 내지 약 17 메가 옴, 또는 적어도 약 17 메가 옴의 최소 비저항(resistivity)을 갖는다. 일부 구현예에서, 적어도 하나의 제2 용매(예를 들어, 물)는, 에칭 조성물 중, 적어도 약 0.01 중량%(예를 들어, 적어도 약 0.05 중량%, 적어도 약 0.1 중량%, 적어도 약 0.5 중량%, 적어도 약 1 중량%, 적어도 약 2 중량%, 적어도 약 3 중량%, 적어도 약 4 중량%, 또는 적어도 약 5 중량%) 내지 최대 약 10 중량%(예를 들어, 최대 약 9 중량%, 최대 약 8 중량%, 최대 약 7 중량%, 최대 약 6 중량%, 최대 약 5 중량%, 또는 최대 약 4 중량%)의 양으로 존재한다. 이론에 얽매이기를 원하는 것은 아니지만, 물의 양이 조성물 중 10 중량%를 초과하는 경우, Ta 및/또는 TaN 에칭 속도에 불리하게 영향을 미칠 수 있고, 에칭 공정 동안 이들의 제거를 감소시킬 수 있는 것으로 여겨진다. 한편, 이론에 얽매이기를 원하는 것은 아니지만, 물의 양이 0.01 중량% 미만인 경우, 조성물의 산화 능력을 감소시켜서, Ta 및/또는 TaN 에칭 속도를 감소시킬 것으로 여겨진다.
일부 구현예에서, 제2 용매는 카르복시산이 아닌 유기 용매일 수 있다. 예를 들어, 유기 용매는 분배 계수(partition coefficient)(logP)가 0보다 크고(예를 들어, 적어도 약 0.1, 적어도 약 0.2, 적어도 약 0.3, 적어도 약 0.5, 적어도 약 1, 적어도 약 1.5, 또는 적어도 약 2) 최대 약 5인 소수성 유기 용매일 수 있다. 본원에 사용된 바와 같이, 분배 계수 logP는 n-옥탄올과 물의 2상 시스템(biphasic system)으로부터 얻어진다. 일부 구현예에서, 유기 용매는 알코올 또는 에테르일 수 있다. 에테르는 알킬렌 글리콜 에테르(예를 들어, 디알킬렌 글리콜 에테르, 트리알킬렌 글리콜 에테르, 및 테트라알킬렌 글리콜 에테르)일 수 있다. 이러한 유기 용매의 예는 벤질 알코올, 디에틸렌 글리콜 부틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디프로필렌 글리콜 디에틸 에테르, 테트라에틸렌 글리콜 디메틸 에테르, 및 디프로필렌 글리콜 디메틸 에테르를 포함한다. 이론에 얽매이기를 원하는 것은 아니지만, 소수성 유기 용매를 사용하는 것은 에칭 공정 동안 Ta 또는 TaN의 제거를 감소시키지 않으면서 Cu의 제거를 억제할 수 있는 것으로 여겨진다.
일부 구현예에서, 적어도 하나의 제2 용매(예를 들어, 유기 용매)는, 이 개시내용의 에칭 조성물 중, 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.4 중량%, 적어도 약 0.5 중량%, 적어도 약 0.6 중량%, 적어도 약 0.8 중량%, 적어도 약 1 중량%, 적어도 약 1.5 중량%, 적어도 약 2 중량%, 적어도 약 2.5 중량%, 또는 적어도 약 5 중량%) 내지 최대 약 20 중량%(예를 들어, 최대 약 15 중량%, 최대 약 10 중량%, 최대 약 8 중량%, 최대 약 6 중량%, 최대 약 5 중량%, 또는 최대 약 4 중량%)의 양으로 존재한다.
일부 구현예에서, 이 개시내용의 에칭 조성물은 적어도 1종(예를 들어, 1종, 3종, 또는 4종)의 헥사플루오로규산염 화합물을 추가로 포함할 수 있다. 적합한 헥사플루오로규산염 화합물의 예는 헥사플루오로규산(H2SiF6) 및 이들의 염을 포함한다. 헥사플루오로규산염 화합물의 구체적인 예는 H2SiF6, Na2SiF6, K2SiF6, 및 (NH4)2SiF6을 포함한다. 일부 구현예에서, 헥사플루오로규산염 화합물은, 에칭 조성물 중, 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.4 중량%, 적어도 약 0.5 중량%, 적어도 약 0.6 중량%, 적어도 약 0.8 중량%, 적어도 약 1 중량%, 적어도 약 1.5 중량%, 적어도 약 2 중량%, 또는 적어도 약 2.5 중량%) 내지 최대 약 5 중량%(예를 들어, 최대 약 4.5 중량%, 최대 약 4 중량%, 최대 약 3.5 중량%, 최대 약 3 중량%, 최대 약 2.5 중량%, 또는 최대 약 2 중량%)의 양으로 존재한다. 이론에 얽매이기를 원하는 것은 아니지만, 상기 기술된 헥사플루오로규산염 화합물은 에칭 공정 동안 에칭 조성물에 노출된 유전체 물질(SiO2)의 제거를 억제하면서, 반도체 기판 상의 Ta 및/또는 TaN의 제거를 용이하게 하고 향상시킬 수 있는 것으로 여겨진다.
일부 구현예에서, 이 개시내용의 에칭 조성물은 적어도 1종(예를 들어, 2종, 3종, 또는 4종)의 설폰산을 추가로 포함할 수 있다. 적합한 설폰산의 예는 p-톨루엔 설폰산, 메탄설폰산, 또는 도데실벤젠 설폰산을 포함한다. 일부 구현예에서, 설폰산은, 에칭 조성물 중, 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.4 중량%, 적어도 약 0.5 중량%, 적어도 약 0.6 중량%, 적어도 약 0.8 중량%, 적어도 약 1 중량%, 적어도 약 1.5 중량%, 적어도 약 2 중량%, 적어도 약 2.5 중량%, 또는 적어도 약 5 중량%) 내지 최대 약 10 중량%(예를 들어, 최대 약 9 중량%, 최대 약 8 중량%, 최대 약 7 중량%, 최대 약 6 중량%, 최대 약 5 중량%, 또는 최대 약 4.5 중량%, 최대 약 4 중량%, 최대 약 3.5 중량%, 최대 약 3 중량%, 최대 약 2.5 중량%, 또는 최대 약 2 중량%)의 양으로 존재한다. 이론에 얽매이기를 원하는 것은 아니지만, 상기 기술된 설폰산은 에칭 공정 동안 반도체 기판 상의 Ta 및/또는 TaN의 제거를 용이하게 하고 향상시킬 수 있는 것으로 여겨진다.
일부 구현예에서, 이 개시내용의 에칭 조성물은 적어도 1종(예를 들어, 2종, 3종, 또는 4종)의 계면활성제를 추가로 포함할 수 있다. 적합한 계면활성제의 예는 비이온성 계면활성제를 포함한다. 일부 구현예에서, 계면활성제는, 에칭 조성물 중, 적어도 약 0.0001 중량%(예를 들어, 적어도 약 0.001 중량%, 적어도 약 0.01 중량%, 적어도 약 0.1 중량%, 적어도 약 0.2 중량%, 적어도 약 0.3 중량%, 적어도 약 0.4 중량%, 또는 적어도 약 0.5 중량%) 내지 최대 약 1 중량%(예를 들어, 최대 약 0.9 중량%, 최대 약 0.8 중량%, 최대 약 0.7 중량%, 최대 약 0.6 중량%, 또는 최대 약 0.5 중량%)의 양으로 존재한다. 이론에 얽매이기를 원하는 것은 아니지만, 계면활성제는 에칭 조성물의 균질성(homogeneity)을 촉진할 수 있고 폴리카르복시산 용매에 성분(예를 들어, 설폰산)을 용해시키는 것을 도울 수 있는 것으로 여겨진다.
일부 구현예에서, 이 개시내용의 에칭 조성물은 최대 약 1(예를 들어, 최대 약 0.9, 최대 약 0.8, 최대 약 0.7, 최대 약 0.6, 또는 최대 약 0.5) 및/또는 적어도 약 0(예를 들어, 적어도 약 0.1, 적어도 약 0.2, 적어도 약 0.3, 적어도 약 0.4, 또는 적어도 약 0.5)의 pH를 가질 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 1보다 더 높은 pH를 갖는 에칭 조성물은 이들 물질을 제거하기 위해 충분히 높은 산도(acidity)가 필요하기 때문에 충분한 Ta 및/또는 Ta/N 에칭 속도를 갖지 않을 것이고, 0보다 더 낮은 pH를 갖는 에칭 조성물은 강한 산도로 인해서 조성물 중 특정 성분을 분해시킬 수 있는 것으로 여겨진다.
또한, 일부 구현예에서, 본 개시내용의 에칭 조성물은 선택적 성분으로서 pH 조절제, 부식 억제제, 추가 계면활성제, 추가 유기 용매, 살생물제, 및 소포제와 같은 첨가제를 함유할 수 있다. 적합한 소포제의 예는 폴리실록산 소포제(예를 들어, 폴리디메틸실록산), 폴리에틸렌 글리콜 메틸 에테르 중합체, 에틸렌 산화물/프로필렌 산화물 공중합체, 및 글리시딜 에테르 캡핑된 아세틸렌계 디올 에톡실레이트(본원에 참조로 포함된 미국 특허 제6,717,019호에 기술된 것과 같음)를 포함한다. 적합한 계면활성제의 예는 양이온성, 음이온성, 비이온성 또는 양쪽성일 수 있다.
일반적으로, 본 개시내용의 에칭 조성물은 비교적 높은 Ta/Cu 및/또는 TaN/Cu 에칭 선택성(etch selectivity)(즉, Cu 에칭 속도에 대한 Ta 에칭 속도의 높은 비 및/또는 Cu 에칭 속도에 대한 TaN 에칭 속도의 높은 비)를 가질 수 있다. 일부 구현예에서, 에칭 조성물은 적어도 약 2(예를 들어, 적어도 약 3, 적어도 약 4, 적어도 약 5, 적어도 약 6, 적어도 약 7, 적어도 약 8, 적어도 약 9, 적어도 약 10, 적어도 약 15, 적어도 약 20, 적어도 약 30, 적어도 약 40, 또는 적어도 약 50) 및/또는 최대 약 500(예를 들어, 최대 약 100)의 Ta/Cu 및/또는 TaN/Cu 에칭 선택성을 가질 수 있다.
일반적으로, 본 개시내용의 에칭 조성물은 비교적 높은 Ta/유전체 물질(예를 들어, SiO2 또는 저 유전상수 물질) 및/또는 TaN/유전체 물질 에칭 선택성(즉, 유전체 물질 에칭 속도에 대한 Ta 에칭 속도의 높은 비 및/또는 유전체 물질 에칭 속도에 대한 TaN 에칭 속도의 높은 비)를 가질 수 있다. 일부 구현예에서, 에칭 조성물은 적어도 약 2(예를 들어, 적어도 약 3, 적어도 약 4, 적어도 약 5, 적어도 약 6, 적어도 약 7, 적어도 약 8, 적어도 약 9, 적어도 약 10, 적어도 약 15, 적어도 약 20, 적어도 약 30, 적어도 약 40, 또는 적어도 약 50) 및/또는 최대 약 500(예를 들어, 최대 약 100)의 Ta/유전체 물질 및/또는 TaN/유전체 물질 에칭 선택성을 가질 수 있다.
일부 구현예에서, 본 개시내용의 에칭 조성물은 첨가제 성분 중 하나 이상을 (하나를 초과할 경우) 임의의 조합으로 구체적으로 배제할 수 있다. 이러한 성분은 산화제(본원에 기술된 것과 같음), 중합체, 산소 제거제, 4차 암모늄염(4차 수산화암모늄을 포함함), 아민, 알칼리성 염기(예컨대, NaOH, KOH, 및 LiOH), 소포제 이외의 계면활성제, 소포제, 플루오르화물 함유 화합물, 연마제, 규산염, 2개를 초과하는 히드록실기를 함유하는 히드록시카르복시산, 아미노기가 없는 카르복시산과 폴리카르복시산, 실란(예를 들어, 알콕시실란), 고리형 화합물(예를 들어, 아졸(예컨대, 디아졸, 트리아졸, 또는 테트라졸), 트리아진, 및 치환 또는 비치환된 나프탈렌, 또는 치환 또는 비치환된 비페닐에테르와 같이 적어도 2개의 고리를 함유하는 고리형 화합물), 완충제, 비-아졸 부식 억제제, 및 금속 할로겐화물로 이루어지는 군으로부터 선택된다.
이 개시내용의 에칭 조성물은 성분을 단순히 함께 혼합함으로써 제조될 수 있거나, 또는 키트 내의 2개의 조성물을 블렌딩함으로써 제조될 수 있다. 키트 내의 제1 조성물은 산화제(예를 들어, 질산)의 수용액일 수 있다. 키트 내의 제2 조성물은 이 개시내용의 에칭 조성물의 나머지 성분을 소정의(predetermined) 비율로 농축 형태로 함유하여 두 조성물의 블렌딩이 본 개시내용의 원하는 에칭 조성물을 생성할 수 있다.
일부 구현예에서, 본 개시내용은 Ta 및/또는 TaN을 함유하는 반도체 기판(예를 들어, Ta 및/또는 TaN을 함유하는 피처(feature))을 에칭하는 방법을 특징으로 한다. 이 방법은 Ta 및/또는 TaN을 함유하는 반도체 기판을 이 개시내용의 에칭 조성물과 접촉시켜 Ta 및/또는 TaN을 제거하는 단계를 포함한다. 이 방법은 접촉 단계 후에 반도체 기판을 헹굼 용매로 헹구는 단계 및/또는 헹굼 단계 후에 반도체 기판을 건조시키는 단계를 추가로 포함할 수 있다. 일부 구현예에서, 이 방법은 반도체 기판에서 Cu 또는 유전체 물질(예를 들어, SiO2)을 실질적으로 제거하지 않는다. 예를 들어, 이 방법은 반도체 기판에서 약 5 중량%를 초과하는(예를 들어, 약 3 중량%를 초과하거나, 또는 약 1 중량%를 초과) Cu 또는 유전체 물질을 제거하지는 않는다.
일부 구현예에서, 에칭 방법은:
(A) Ta 및/또는 TaN을 함유하는 반도체 기판을 제공하는 단계;
(B) 반도체 기판을 본원에 기술된 에칭 조성물과 접촉시키는 단계;
(C) 반도체 기판을 하나 이상의 적합한 헹굼 용매로 헹구는 단계; 및
(D) 선택적으로, 반도체 기판을 건조시키는 단계(예를 들어, 헹굼 용매를 제거하고 반도체 기판의 무결성(integrity)을 손상시키지 않는 임의의 적합한 수단에 의함)를 포함한다.
이 방법에서 에칭될 Ta 및/또는 TaN을 함유하는 반도체 기판은 유기 및 유기금속 잔류물, 및 추가적으로, 에칭 공정 동안 또한 제거될 수 있는 다양한 금속 산화물을 함유할 수 있다.
반도체 기판(예를 들어, 웨이퍼)은 전형적으로 실리콘, 실리콘 게르마늄, GaAs와 같은 III-V 족 화합물, 또는 이들의 임의의 조합으로 구성된다. 반도체 기판은 인터커넥트 피처(interconnect feature)와 같은 노출된 집적 회로 구조물(예를 들어, 메탈 라인과 유전체 물질)을 추가적으로 함유할 수 있다. 인터커넥트 피처에 사용되는 금속 및 금속 합금은 알루미늄, 구리와 합금된 알루미늄, 구리, 티타늄, 탄탈럼, 코발트, 실리콘, 티타늄 질화물, 탄탈럼 질화물, 및 텅스텐을 포함하지만, 이에 한정되지 않는다. 반도체 기판은 층간 유전체, 실리콘 산화물, 실리콘 질화물, 실리콘 카바이드, 티타늄 산화물, 및 탄소 도핑된 실리콘 산화물의 층을 또한 함유할 수 있다.
반도체 기판은, 에칭 조성물을 탱크 안에 넣는 단계, 반도체 기판을 에칭 조성물 내로 액침(immersing) 및/또는 침지(submerging)시키는 단계, 에칭 조성물을 반도체 기판 위에 분무하는 단계, 에칭 조성물을 반도체 기판 위에 스트리밍(streaming)하는 단계, 또는 이들의 임의의 조합과 같은, 임의의 적합한 방법에 의해 에칭 조성물과 접촉될 수 있다.
본 개시내용의 에칭 조성물은 약 85℃의 온도까지(예를 들어, 약 20℃ 내지 약 80℃, 약 55℃ 내지 약 65℃, 또는 약 60℃ 내지 약 65℃) 효과적으로 사용될 수 있다. Ta 및/또는 TaN의 에칭 속도는 이 범위에서 온도에 따라 증가하므로, 더 높은 온도를 사용한 공정은 더 짧은 시간 동안 실행될 수 있다. 반대로, 더 낮은 에칭 온도는 전형적으로 더 긴 에칭 시간을 요구한다.
에칭 시간은 사용되는 특정 에칭 방법, 두께, 및 온도에 따라 넓은 범위에 걸쳐 변할 수 있다. 액침 배치 타입(immersion batch type) 공정에서 에칭할 때, 적합한 시간 범위는 예를 들어, 최대 약 10분(예를 들어, 약 1분 내지 약 7분, 약 1분 내지 약 5분, 또는 약 2분 내지 약 4분)이다. 단일 웨이퍼 공정에 대한 에칭 시간은 약 30초 내지 약 5분(예를 들어, 약 30초 내지 약 4분, 약 1분 내지 약 3분, 또는 약 1분 내지 약 2분)의 범위일 수 있다.
본 개시내용의 에칭 조성물의 에칭 능력을 추가로 촉진시키기 위해, 기계적인 교반 수단이 사용될 수 있다. 적합한 교반 수단의 예는, 기판 위에서 에칭 조성물의 순환, 기판 위에서 에칭 조성물의 스트리밍 또는 분무, 및 에칭 공정 동안 초음파 또는 메가소닉(megasonic) 교반을 포함한다. 그라운드(ground)에 대한 반도체 기판의 배향(orientation)은 임의의 각도일 수 있다. 수평 또는 수직 배향이 바람직하다.
에칭 후에, 반도체 기판은 교반 수단을 사용하거나 또는 사용하지 않고 약 5초 내지 최대 약 5분 동안 적합한 헹굼 용매로 헹궈질 수 있다. 상이한 헹굼 용매를 사용하는 다수의 헹굼 단계가 사용될 수 있다. 적합한 헹굼 용매의 예는 탈이온(DI) 수, 메탄올, 에탄올, 이소프로필 알코올, N-메틸피롤리디논, 감마-부티로락톤, 디메틸 설폭시드, 에틸 락테이트, 및 프로필렌 글리콜 모노메틸 에테르 아세테이트를 포함하지만, 이에 한정되지 않는다. 대안적으로 또는 추가로, pH>8인 수성 헹굼액(aqueous rinses)(예컨대, 묽은 수성 수산화암모늄)이 사용될 수 있다. 헹굼 용매의 예는 묽은 수성 수산화암모늄, 탈이온수, 메탄올, 에탄올, 및 이소프로필 알코올을 포함하지만, 이에 한정되지 않는다. 헹굼 용매는 본원에 기술된 에칭 조성물을 적용하는 데 사용된 것과 유사한 수단을 사용하여 적용될 수 있다. 에칭 조성물은 헹굼 단계가 시작되기 전에 반도체 기판으로부터 제거되었거나, 또는 헹굼 단계가 시작될 때 반도체 기판과 여전히 접촉되어 있을 수 있다. 일부 구현예에서, 헹굼 단계에서 사용된 온도는 16℃ 내지 27℃이다.
선택적으로, 반도체 기판은 헹굼 단계 후에 건조된다. 당해 기술분야에 알려진 임의의 적합한 건조 수단이 사용될 수 있다. 적합한 건조 수단의 예는 스핀 건조, 반도체 기판을 가로질러 건성 가스(dry gas)를 유동시키거나, 핫플레이트 또는 적외선 램프와 같은 가열 수단으로 반도체 기판을 가열시키는 것, 마라고니 건조(Maragoni drying), 로타고니 건조(rotagoni drying), IPA 건조 또는 이들의 임의의 조합을 포함한다. 건조 시간은 사용되는 특정 방법에 의존하지만, 전형적으로 약 30초 내지 수 분일 것이다.
일부 구현예에서, 본원에 기술된 에칭 방법은 상기 기술된 방법에 의해 수득된 반도체 기판으로부터 반도체 디바이스(예를 들어, 반도체 칩과 같은 집적 회로 디바이스)를 형성하는 단계를 추가로 포함한다.
본 개시내용은, 예시적인 목적을 위한 것이며, 본 개시내용의 범위를 제한하는 것으로는 해석되어서는 안되는 다음 실시예를 참조하여 보다 상세하게 예시된다.
실시예
달리 명시되지 않는 한, 열거된 임의의 백분율은 중량을 기준으로 한다(중량%).
달리 언급되지 않는 한, 시험하는 동안 제어된 교반은 300 rpm에서 1 인치 교반 막대로 수행하였다.
일반적인 절차 1
제형 혼합(Formulation blending)
에칭 조성물의 샘플을 계산된 양의 용매에 제형의 나머지 성분을 교반하면서 첨가함으로써 제조하였다. 균일 용액을 얻은 후, 선택적 첨가제를 (사용될 경우) 첨가하였다.
일반적인 절차 2
재료 및 방법
평가를 위해 0.5"×0.5" 시험 쿠폰(test coupon)으로 절단된 상업적으로 입수 가능한 패턴화되지 않은 300 mm 직경 웨이퍼를 사용하여, 필름에 대한 블랭킷 필름(blanket film) 에칭 속도 측정을 실행하였다. 시험에 사용된 일차적인 블랭킷 필름 재료는, 1) 실리콘 기판 위에 증착된 약 1000 Å 두께의 저 유전상수 필름(2.55의 k 값을 가짐); 2) 실리콘 기판 위에 증착된 약 1000 Å 두께의 비합금 구리 금속 필름; 3) 실리콘 기판 상의 1000 Å SiO2 위에 증착된 약 250 Å 두께의 탄탈럼 필름; 4) 실리콘 기판 상의 1000 Å SiO2 위에 증착된 약 250 Å 두께의 탄탈럼 질화물 필름; 및 5) 실리콘 기판 위에 증착된 약 1000 Å 두께의 블랭킷 CVD SiO2 및/또는 열 산화물(SiO2) 필름을 포함한다.
블랭킷 필름 에칭 속도를 결정하기 위해, 전처리 및 후처리 두께에 대해 블랭킷 필름 시험 쿠폰을 측정하였다. 구리 및 탄탈럼 금속 블랭킷 필름에 대해서는, 키슬리 모델(Keithley Model) 8009 비저항 시험 고정부 4-포인트 프로브(4-point probe)를 사용하여 시트 저항에 의해 필름 두께를 측정하였다. TaN, SiO2 및 저 유전상수 필름에 대해서는, Woollam VASE를 사용하여 타원편광 분석법(Ellipsometry)에 의해 전처리 및 후처리 필름 두께를 측정하였다.
일반적인 절차 3에 기술된 절차에 따라 일반적인 절차 1에 의해 제조된 시험 용액에서 에칭 및 물질 적합성(compatibility)에 대해 패턴화된 시험 쿠폰을 평가하였다.
물질 적합성 및/또는 에칭 반응(etching responses)에 대해 패턴화된 시험 쿠폰 Cu/Ta(3 nm)/TaN(3 nm)/ILD를 평가하였다. 그 다음에, 주사 전자 현미경법(SEM)에 의해 후처리 시험 쿠폰을 평가하였다. 패턴화된 시험 디바이스 피처와 각각의 시험 제형의 물질 적합성 및 에칭 반응을 평가하기 위해, 후처리 쿠폰으로부터의 SEM 이미지를 이전에 촬영된 전처리 SEM 이미지 세트와 비교하였다.
일반적인 절차 3
비커 시험(beaker test)을 통한 에칭 평가
모든 블랭킷 필름 에칭 시험은, 증발 손실을 최소화하기 위해 Parafilm® 커버를 항상 제 위치에 두고, 250 rpm으로 계속 교반하면서 200 g의 샘플 용액을 함유하는 600 mL 유리 비커에서 실온(21 - 23℃)에서 실행하였다. 샘플 용액에 한 면이 노출된 블랭킷 금속 또는 유전체 필름을 갖는 모든 블랭킷 시험 쿠폰을 다이아몬드 스크라이브(diamond scribe)에 의해 비커 스케일 시험(beaker scale testing)을 위한 0.5"×0.5" 정사각형 시험 쿠폰 크기로 절단하였다. 하나의 4" 길이의 플라스틱 잠금 핀셋 클립을 사용하여 각각의 개별 시험 쿠폰을 제 위치에 고정하였다. 잠금 핀셋 클립에 의해 한쪽 가장자리가 고정된 시험 쿠폰을 600 mL 유리 비커 안에 매달고, 용액을 실온에서 250 rpm으로 계속 교반하면서 200 g 시험 용액 안으로 액침시켰다. 각각의 샘플 쿠폰을 교반된 용액 안으로 넣은 직후, 600 mL 유리 비커의 상단을 덮고 Parafilm®으로 다시 밀봉하였다. 처리 시간(일반적인 절차 3A에 기술된 바와 같음)이 경과할 때까지, 시험 쿠폰을 교반된 용액에 정치하였다. 시험 용액에서 처리 시간이 경과한 후, 샘플 쿠폰을 600 mL 유리 비커에서 즉시 꺼내고 일반적인 절차 3A에 따라 헹구었다. 최종 DI 헹굼 단계 후, 모든 미량의 탈이온수를 강제적으로 제거하여 시험 측정을 위한 최종 건조 샘플을 생성하는 핸드 헬드 질소 가스 블로어(hand held nitrogen gas blower)를 사용하여, 모든 시험 쿠폰을 여과된 질소 가스 분출(blow off) 단계를 거치게 하였다.
일반적인 절차 3A(블랭킷 시험 쿠폰)
일반적인 절차 3에 따라 10분의 처리 시간 직후에, 20℃에서 30초 동안 - 1 리터/분 오버플로우(overflow) 속도로 1000 mL 부피의 초고순도 탈이온(DI)수에 쿠폰을 액침시킨 다음, 30초 동안 더 가볍게 교반하였다. 일반적인 절차 3에 따라 가공처리를 완료하였다.
일반적인 절차 3B(패턴화된 시험 쿠폰)
2.5 - 3분(실험에 따라)의 처리 시간 직후, 후처리 헹굼에 영향을 주기 위해 패턴화된 시험 쿠폰을 이소프로필 알코올(IPA) 또는 초고순도 탈이온수에 20℃에서 20초 동안 가볍게 교반하면서 액침시켰다. IPA 또는 탈이온수에서 패턴화된 시험 쿠폰을 꺼내고, 가볍게 교반하면서 30초 동안 1 중량% 시트르산 용액 안에 즉시 넣은 다음, 1000 mL 탈이온수 오버플로우 헹굼으로 최종 30초 헹굼하였다. 일반적인 절차 3에 따라 가공처리를 완료하였다.
실시예 1
일반적인 절차 1에 따라 제형예 1-4(FE-1 내지 FE-4)를 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 1에 요약되어 있다.
Figure pct00001
표 1에 나타난 바와 같이, FE-1(착화제를 함유하지 않음)과 FE-2(착화제로서 시트르산을 함유함)는 비교적 높은 Cu 에칭 속도와 비교적 낮은 TaN/Cu 에칭 선택성(즉, TaN과 Cu 에칭 속도 사이의 비)를 나타내었다. 또한, FE-4(착화제로서 벤조구아나민을 함유함)는 TaN 에칭 속도를 나타내지 않았다. 대조적으로, FE-3(착화제로서 옥살산(폴리카르복시산)을 함유함)은 놀랍게도 높은 TaN 에칭 속도 및 낮은 Cu 에칭 속도를 나타내어, 높은 TaN/Cu 에칭 선택성을 나타내었다. 즉, FE-3은 에칭 공정 동안 반도체 기판 상의 노출된 Cu의 제거를 최소화하면서 TaN을 효과적으로 제거할 수 있었다.
실시예 2
일반적인 절차 1에 따라 제형예 5-11(FE-5 내지 FE-11)을 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 2에 요약되어 있다.
Figure pct00002
표 2에 나타난 바와 같이, FE-9(착화제로서 글리세롤을 함유함)와 FE-10(착화제로서 타르타르산 디암모늄염을 함유함)은 낮은 Ta 및 TaN 에칭 속도와, 낮은 Ta/Cu 및 TaN/Cu 에칭 선택성을 나타내었다. 대조적으로, FE-5 내지 FE-7(착화제로서 옥살산을 함유함), FE-8(착화제로서 시트르산을 함유함), 및 FE-11(착화제로서 2-히드록시벤조산을 함유함)은 놀랍게도 높은 Ta 및 TaN 에칭 속도와 낮은 Cu 에칭 속도를 나타내어, 높은 Ta/Cu 및 TaN/Cu 에칭 선택성을 나타내었였다. 즉, 이들 3가지 제제는 에칭 공정 동안 반도체 기판 상의 노출된 Cu의 제거를 최소화하면서 Ta 및 TaN을 효과적으로 제거할 수 있었다.
실시예 3
일반적인 절차 1에 따라 제형예 12-16(FE-12 내지 FE-16)을 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 3에 요약되어 있다.
Figure pct00003
표 3에 나타난 바와 같이, FE-12 내지 FE-16(logP가 0보다 큰 소수성 용매(즉, 디프로필렌 글리콜 디메틸 에테르 또는 벤질 알코올)를 함유함)은 Cu에 대한 낮은 에칭 속도와, 허용 가능한 Ta/Cu 및/또는 TaN/Cu 에칭 선택성을 나타내었다. 즉, 이들 데이터는 소수성 용매가 에칭 공정 동안 Cu 부식을 억제할 수 있음을 시사한다.
실시예 4
일반적인 절차 1에 따라 제형예 17-19(FE-17 내지 FE-19)를 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 4에 요약되어 있다.
Figure pct00004
표 4에 나타난 바와 같이, FE-17 내지 FE-18(설폰산을 함유함)은 FE-19(설폰산을 함유하지 않음)에 비해 비교적 높은 TaN 에칭 속도를 나타내었다.
실시예 5
일반적인 절차 1에 따라 제형예 20-24(FE-20 내지 FE-24)를 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 5에 요약되어 있다.
Figure pct00005
표 5에 나타난 바와 같이, FE-20 내지 FE-24(설폰산을 함유함)는 비교적 높은 TaN 에칭 속도, 비교적 낮은 Cu 에칭 속도, 및 비교적 높은 TaN/Cu 에칭 선택성을 나타내었다.
실시예 6
일반적인 절차 1에 따라 제형예 25-27(FE-25 내지 FE-27)을 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 6에 요약되어 있다.
Figure pct00006
표 6에 나타난 바와 같이, FE-25 내지 FE-27에서 벤질 알코올의 양을 증가시키는 것은 이들의 Cu 에칭 속도를 감소시켰다.
실시예 7
일반적인 절차 1에 따라 제형예 28-34(FE-28 내지 FE-34)를 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 7에 요약되어 있다.
Figure pct00007
표 7에 나타난 바와 같이, FE-28 내지 FE-30과 FE-32(이들 각각은 logP 값이 0 미만인 용매를 함유함)는 비교적 낮은 Cu 에칭 속도를 나타내었지만, 비교적 낮은 TaN 에칭 속도를 또한 나타내었다. 한편, FE-31과 FE-33(이들 각각은 logP 값이 0보다 큰 용매를 함유함)은 비교적 낮은 Cu 에칭 속도를 나타내었지만 비교적 높은 TaN 에칭 속도를 나타내어, 비교적 높은 TaN/Cu 에칭 선택성을 나타내었다.
또한, 결과는 FE-28 내지 FE-33(이들 각각은 알코올 용매를 함유함)이 FE-34(알코올 용매를 함유하지 않음)보다 더 낮은 TaN 에칭 속도를 나타내었음을 보여준다. 이론에 얽매이기를 원하는 것은 아니지만, 알코올의 존재는 에칭 조성물의 TaN 에칭 속도를 감소시킬 수 있는 것으로 여겨진다.
실시예 8
일반적인 절차 1에 따라 제형예 35-39(FE-35 내지 FE-39)를 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 8에 요약되어 있다.
Figure pct00008
표 8에 나타난 바와 같이, FE-35와 FE-37(이들 각각은 logP 값이 0 미만인 용매를 함유함)은 비교적 낮은 TaN/Cu 에칭 선택성을 나타내었다. 한편, FE-36(logP 값이 0보다 큰 용매를 함유함)은 비교적 낮은 Cu 에칭 속도를 나타내었지만 비교적 높은 TaN 에칭 속도를 나타내어, 비교적 높은 TaN/Cu 에칭 선택성을 나타내었다. 또한, FE-38과 FE-39(이들 각각은 아세트산 이외의 유기 용매를 함유하지 않음)는 또한 비교적 높은 TaN/Cu 에칭 선택성을 나타내었다.
실시예 9
일반적인 절차 1에 따라 제형예 40-43(FE-40 내지 FE-43)을 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 9에 요약되어 있다.
Figure pct00009
표 9에 나타난 바와 같이, FE-40 내지 FE-43 모두는 높은 Ta/Cu 및 TaN/Cu 에칭 선택성을 나타내었다. 그러나, 4가지 제형 모두 SiO2(유전체 물질)에 대해 비교적 높은 에칭 속도를 나타내었다. 한편, FE-42와 FE-43에 H2SiF6을 포함시키는 것은 이들의 SiO2 에칭 속도를 크게 증가시키지 않으면서 이들의 TaN 에칭 속도를 크게 향상시켜, 향상된 TaN/SiO2 에칭 선택성을 나타내었다.
실시예 10
일반적인 절차 1에 따라 제형예 44-45(FE-44 내지 FE-45)를 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 10에 요약되어 있다.
Figure pct00010
표 10에 나타난 바와 같이, FE-45는 비교적 높은 Ta/Cu 및 TaN/Cu 에칭 선택성을 나타내었다. 또한, FE-45는 임의의 산화제(즉, 질산)를 포함하지 않았지만, 여전히 비교적 높은 TaN/Cu 에칭 선택성을 나타내었다.
실시예 11
일반적인 절차 1에 따라 제형예 46-49(FE-46 내지 FE-49)를 제조하고, 일반적인 절차 2와 3a에 따라 평가하였다. 제형 및 시험 결과는 표 11에 요약되어 있다.
Figure pct00011
표 11에 나타난 바와 같이, FE-46 내지 FE-49는 임의의 산화제(즉, 질산)를 포함하지 않았지만, 여전히 비교적 높은 TaN/Cu 에칭 선택성을 나타내었고, 패턴화된 웨이퍼에서 TaN 층을 제거할 수 있었다.
본 발명은 그 특정 구현예를 참조하여 상세하게 기술되었지만, 수정 및 변형은 기술 및 청구된 것의 사상과 범위 내에 있는 것으로 이해될 것이다.

Claims (34)

  1. 에칭 조성물(etching composition)로서,
    a) 플루오린화수소산(hydrofluoric acid);
    b) 카르복시산을 포함하는 적어도 하나의 제1 용매;
    c) 적어도 하나의 산화제(oxidizing agent); 및
    d) 폴리카르복시산(polycarboxylic acid)과 히드록시카르복시산(hydroxycarboxylic acid)으로 이루어지는 군으로부터 선택되는 적어도 하나의 착화제(complexing agent)
    를 포함하는, 에칭 조성물.
  2. 제1항에 있어서,
    플루오린화수소산은 조성물 중 약 0.1 중량% 내지 약 5 중량%의 양으로 존재하는 것인, 에칭 조성물.
  3. 제1항에 있어서,
    적어도 하나의 제1 용매는 R-COOH를 포함하고, 이 식에서 R은 H 또는 C1-C6 알킬인 것인, 에칭 조성물.
  4. 제1항에 있어서,
    적어도 하나의 제1 용매는 포름산, 아세트산, 트리플루오로아세트산, 프로피온산, 락트산, 부티르산, 발레르산 또는 카프로산을 포함하는 것인, 에칭 조성물.
  5. 제1항에 있어서,
    적어도 하나의 제1 용매는 조성물 중 약 70 중량% 내지 약 99.9 중량%의 양으로 존재하는 것인, 에칭 조성물.
  6. 제1항에 있어서,
    적어도 하나의 산화제는 질산, KMnO4, H2O2, H5IO5 또는 NaClO4를 포함하는 것인, 에칭 조성물.
  7. 제1항에 있어서,
    적어도 하나의 산화제는 조성물 중 약 0.01 중량% 내지 약 0.5 중량%의 양으로 존재하는 것인, 에칭 조성물.
  8. 제1항에 있어서,
    적어도 하나의 착화제는 옥살산, 시트르산 또는 2-히드록시벤조산을 포함하는 것인, 에칭 조성물.
  9. 제1항에 있어서,
    적어도 하나의 착화제는 조성물 중 약 0.1 중량% 내지 약 10 중량%의 양으로 존재하는 것인, 에칭 조성물.
  10. 제1항에 있어서,
    적어도 하나의 헥사플루오로규산염 화합물을 추가로 포함하는, 에칭 조성물.
  11. 제10항에 있어서,
    적어도 하나의 헥사플루오로규산염 화합물은 H2SiF6, Na2SiF6, K2SiF6 또는 (NH4)2SiF6을 포함하는 것인, 에칭 조성물.
  12. 제10항에 있어서,
    적어도 하나의 헥사플루오로규산염 화합물은 조성물 중 약 0.1 중량% 내지 약 5 중량%의 양으로 존재하는 것인, 에칭 조성물.
  13. 제1항에 있어서,
    적어도 하나의 설폰산을 추가로 포함하는, 에칭 조성물.
  14. 제13항에 있어서,
    적어도 하나의 설폰산은 p-톨루엔 설폰산, 메탄설폰산 또는 도데실벤젠 설폰산을 포함하는 것인, 에칭 조성물.
  15. 제13항에 있어서,
    적어도 하나의 설폰산은 조성물 중 약 0.1 중량% 내지 약 10 중량%의 양으로 존재하는 것인, 에칭 조성물.
  16. 제1항에 있어서,
    유기 용매와 무기 용매로 이루어지는 군으로부터 선택되는 적어도 하나의 제2 용매를 추가로 포함하는, 에칭 조성물.
  17. 제16항에 있어서,
    적어도 하나의 제2 용매는 물을 포함하는 것인, 에칭 조성물.
  18. 제17항에 있어서,
    물은 조성물 중 약 0.01 중량% 내지 약 10 중량%의 양으로 존재하는 것인, 에칭 조성물.
  19. 제16항에 있어서,
    적어도 하나의 제2 용매는 분배 계수(partition coefficient, logP)가 0보다 큰 유기 용매를 포함하는 것인, 에칭 조성물.
  20. 제19항에 있어서,
    유기 용매는 알코올 또는 에테르를 포함하는 것인, 에칭 조성물.
  21. 제19항에 있어서,
    유기 용매는 알코올 또는 알킬렌 글리콜 에테르를 포함하는 것인, 에칭 조성물.
  22. 제19항에 있어서,
    유기 용매는 벤질 알코올, 디에틸렌 글리콜 부틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디프로필렌 글리콜 디에틸 에테르, 테트라에틸렌 글리콜 디메틸 에테르 또는 디프로필렌 글리콜 디메틸 에테르를 포함하는 것인, 에칭 조성물.
  23. 제16항에 있어서,
    유기 용매는 조성물 중 약 0.1 중량% 내지 약 20 중량%의 양으로 존재하는 것인, 에칭 조성물.
  24. 제1항에 있어서,
    적어도 하나의 계면활성제를 추가로 포함하는, 에칭 조성물.
  25. 제24항에 있어서,
    적어도 하나의 계면활성제는 비이온성 계면활성제를 포함하는 것인, 에칭 조성물.
  26. 제24항에 있어서,
    적어도 하나의 계면활성제는 조성물 중 약 0.0001 중량% 내지 약 1 중량%의 양으로 존재하는 것인, 에칭 조성물.
  27. 제1항에 있어서,
    조성물은 최대 약 1의 pH를 갖는 것인, 에칭 조성물.
  28. Ta 또는 TaN을 함유하는 반도체 기판을 제1항의 조성물과 접촉시켜 Ta 또는 TaN을 제거하는 단계를 포함하는 방법.
  29. 제28항에 있어서,
    접촉 단계 후에 반도체 기판을 헹굼 용매(rinse solvent)로 헹구는(rinsing) 단계를 추가로 포함하는, 방법.
  30. 제29항에 있어서,
    헹굼 단계 후에 반도체 기판을 건조시키는 단계를 추가로 포함하는, 방법.
  31. 제28항에 있어서,
    반도체 기판 상의 Cu 또는 유전체 물질을 실질적으로 제거하지 않는, 방법.
  32. 반도체 디바이스인, 제28항의 방법에 의해 형성된 물품.
  33. 제32항에 있어서,
    반도체 디바이스는 집적 회로인 것인, 물품.
  34. 에칭 조성물로서,
    a) 플루오린화수소산;
    b) 카르복시산을 포함하는 적어도 하나의 제1 용매; 및
    c) 폴리카르복시산과 히드록시카르복시산으로 이루어지는 군으로부터 선택되는 적어도 하나의 착화제
    를 포함하는, 에칭 조성물.
KR1020207012885A 2017-10-19 2018-10-18 에칭 조성물 KR20200073237A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762574279P 2017-10-19 2017-10-19
US62/574,279 2017-10-19
PCT/US2018/056439 WO2019079547A1 (en) 2017-10-19 2018-10-18 ETCHING COMPOSITIONS

Publications (1)

Publication Number Publication Date
KR20200073237A true KR20200073237A (ko) 2020-06-23

Family

ID=66169758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207012885A KR20200073237A (ko) 2017-10-19 2018-10-18 에칭 조성물

Country Status (8)

Country Link
US (2) US10889757B2 (ko)
EP (1) EP3697866B1 (ko)
JP (2) JP2021500748A (ko)
KR (1) KR20200073237A (ko)
CN (1) CN111225965B (ko)
SG (1) SG11202003348YA (ko)
TW (1) TWI804519B (ko)
WO (1) WO2019079547A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10889757B2 (en) 2017-10-19 2021-01-12 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
EP4045978A4 (en) * 2019-10-17 2023-11-15 Versum Materials US, LLC ETCHING COMPOSITION AND METHOD FOR AN EUV MASK PROTECTION STRUCTURE
CN111809182A (zh) * 2020-07-08 2020-10-23 江苏和达电子科技有限公司 一种用于铜/钼（铌）/igzo膜层的刻蚀液及其制备方法和应用
CN112795923B (zh) * 2020-12-24 2023-01-24 江苏和达电子科技有限公司 一种铜蚀刻液组合物及其制备方法和应用
JP2024536512A (ja) * 2021-10-12 2024-10-04 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド エッチング組成物
CN118562505A (zh) * 2024-07-31 2024-08-30 浙江奥首材料科技有限公司 一种高润湿性缓冲氧化物蚀刻液、其制备方法及应用

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2141235C3 (de) 1971-08-17 1980-08-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Ätzmittel für metallbeschichtete SUiciumhalbleiterscheiben
JPH07286172A (ja) 1994-04-20 1995-10-31 Asahi Glass Co Ltd エッチング液およびエッチング方法
US6630433B2 (en) * 1999-07-19 2003-10-07 Honeywell International Inc. Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
US6717019B2 (en) 2002-01-30 2004-04-06 Air Products And Chemicals, Inc. Glycidyl ether-capped acetylenic diol ethoxylate surfactants
TW200505975A (en) * 2003-04-18 2005-02-16 Ekc Technology Inc Aqueous fluoride compositions for cleaning semiconductor devices
WO2004100245A1 (en) * 2003-05-02 2004-11-18 Ekc Technology, Inc. Removal of post-etch residues in semiconductor processing
WO2005019499A1 (ja) * 2003-08-20 2005-03-03 Daikin Industries, Ltd. 金属変質層の除去液及び金属変質層の除去方法
WO2007111694A2 (en) * 2005-11-09 2007-10-04 Advanced Technology Materials, Inc. Composition and method for recycling semiconductor wafers having low-k dielectric materials thereon
KR100860367B1 (ko) 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
US20100015807A1 (en) * 2006-12-22 2010-01-21 Techno Semichem Co., Ltd. Chemical Mechanical Polishing Composition for Copper Comprising Zeolite
TW200918664A (en) 2007-06-13 2009-05-01 Advanced Tech Materials Wafer reclamation compositions and methods
JP4941335B2 (ja) * 2008-01-31 2012-05-30 三菱化学株式会社 エッチング液及びエッチング方法
US7790624B2 (en) * 2008-07-16 2010-09-07 Global Foundries Inc. Methods for removing a metal-comprising material from a semiconductor substrate
SG187551A1 (en) * 2010-07-16 2013-03-28 Advanced Tech Materials Aqueous cleaner for the removal of post-etch residues
SG10201508015RA (en) 2010-10-06 2015-10-29 Entegris Inc Composition and process for selectively etching metal nitrides
WO2012154498A2 (en) 2011-05-06 2012-11-15 Advanced Technology Materials, Inc. Removal of metal impurities from silicon surfaces for solar cell and semiconductor applications
JP5913869B2 (ja) * 2011-08-31 2016-04-27 林純薬工業株式会社 エッチング液組成物およびエッチング方法
JP2014103179A (ja) * 2012-11-16 2014-06-05 Fujifilm Corp 半導体基板のエッチング液、これを用いたエッチング方法及び半導体素子の製造方法
KR101790090B1 (ko) * 2013-05-02 2017-10-25 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
CN105431506A (zh) 2013-07-31 2016-03-23 高级技术材料公司 用于去除金属硬掩模和蚀刻后残余物的具有Cu/W相容性的水性制剂
ITMI20131322A1 (it) * 2013-08-02 2015-02-03 Milano Politecnico Processo di riduzione di co2 per produzione di gas di sintesi.
JP6550123B2 (ja) 2014-03-18 2019-07-24 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド エッチング組成物
JP6121959B2 (ja) 2014-09-11 2017-04-26 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
US10400167B2 (en) * 2015-11-25 2019-09-03 Versum Materials Us, Llc Etching compositions and methods for using same
CN105633170A (zh) * 2016-02-23 2016-06-01 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
US10889757B2 (en) 2017-10-19 2021-01-12 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions

Also Published As

Publication number Publication date
TWI804519B (zh) 2023-06-11
TW201923040A (zh) 2019-06-16
US11198816B2 (en) 2021-12-14
US20210087467A1 (en) 2021-03-25
EP3697866B1 (en) 2023-09-27
CN111225965A (zh) 2020-06-02
EP3697866A4 (en) 2020-11-18
EP3697866A1 (en) 2020-08-26
US20190119571A1 (en) 2019-04-25
JP2021500748A (ja) 2021-01-07
WO2019079547A1 (en) 2019-04-25
SG11202003348YA (en) 2020-05-28
CN111225965B (zh) 2021-12-03
JP2023182750A (ja) 2023-12-26
US10889757B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
US11198816B2 (en) Etching compositions
TWI845529B (zh) 蝕刻組成物
JP2017513238A (ja) エッチング組成物
JP2023541278A (ja) エッチング組成物
US10961453B2 (en) Etching compositions
US12074020B2 (en) Etching compositions
WO2024039698A1 (en) Etching compositions
US20240336840A1 (en) Etching Compositions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal