KR20200067729A - 복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법 - Google Patents

복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR20200067729A
KR20200067729A KR1020190075443A KR20190075443A KR20200067729A KR 20200067729 A KR20200067729 A KR 20200067729A KR 1020190075443 A KR1020190075443 A KR 1020190075443A KR 20190075443 A KR20190075443 A KR 20190075443A KR 20200067729 A KR20200067729 A KR 20200067729A
Authority
KR
South Korea
Prior art keywords
clip
tie
main
sub
semiconductor chip
Prior art date
Application number
KR1020190075443A
Other languages
English (en)
Other versions
KR102264606B1 (ko
Inventor
최윤화
최순성
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Publication of KR20200067729A publication Critical patent/KR20200067729A/ko
Application granted granted Critical
Publication of KR102264606B1 publication Critical patent/KR102264606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법에 관한 것으로, 더욱 구체적으로는 반도체 칩의 소스 및 드레인 영역에 연결되는 메인클립이 연결되고 게이트 영역에는 서브클립이 연결되어 방열성능 및 전기적 연결성능을 향상시키며, 메인클립에 비해 비교적 작은 크기를 갖는 서브클립의 결합이 용이하게 이루어질 수 있도록 한 기술이다.
즉, 본 발명은 리드와 패드로 구성되는 리드프레임과, 상기 패드의 상부에 접합되며 상부에는 소스 또는 드레인 단자가 형성된 메인영역과 게이트 단자가 형성된 서브영역으로 이루어지는 반도체 칩과, 상기 반도체 칩의 메인영역과 리드프레임의 리드와 연결되는 메인클립과, 상기 반도체 칩의 서브영역과 리드프레임의 리드와 연결되는 서브클립과, 상기 반도체 칩을 보호하기 위해 몰딩으로 감싸는 패키지 몸체;로 구성되며, 상기 메인클립의 일측에는 제1타이바가 연장되고 서브클립의 일측에는 제2타이바가 연장되되, 상기 제1타이바와 제2타이바는 패키지 몸체의 바깥방향으로 연장되어 단부가 각각 노출된 형태인 것을 특징으로 한다.

Description

복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법{Semiconductor package with clip structure and fabricating method for the same}
본 발명은 복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법에 관한 것으로, 더욱 구체적으로는 반도체 칩의 소스 및 드레인 영역에 연결되는 메인클립이 연결되고 게이트 영역에는 서브클립이 연결되어 방열성능 및 전기적 연결성능을 향상시키며, 메인클립에 비해 비교적 작은 크기를 갖는 서브클립의 결합이 용이하게 이루어질 수 있도록 한 기술이다.
일반적으로 반도체 칩 패키지는 반도체 칩, 리드 프레임, 패키지 몸체를 포함하여 구성되며, 반도체 칩은 리드 프레임의 패드 상에 부착되고, 리드 프레임의 리드와는 본딩 와이어(B-W)에 의하여 전기적으로 연결된다.
그러나 본딩 와이어에 의한 반도체 칩 패키지보다 제조공정을 단순화하고 방열성능 및 전기적 특성을 좋게 하기 위해 본딩 와이어를 사용하지 않고 클립 구조체로 대체하는 기술이 최근에 개발되어 왔다. 이뿐만 아니라 하나의 반도체 패키지의 몸체 내부에 2개 이상의 반도체 칩과 클립을 적층시켜 반도체 패키지의 용량을 높일 수 있도록 요구하고 있다.
따라서, 본 발명자에 의해 개시된 특허 제10-1906470호(적층식 클립 본딩 반도체 패키지), 특허 제10-1652423호(핑거 클립 본딩 반도체 패키지)를 살펴보면 복수개의 클립을 결합하는 기술이 개시되어 있다.
그러나 상기 선행기술은 반도체 칩의 게이트 영역이 어느 정도 넓게 형성되어 있어서, 제조과정에서 이 부분에 독립적으로 연결되는 클립 구조체를 마운트 장치를 통해 올리는 것이 가능하지만, 작은 크기의 게이트 영역을 갖는 반도체 칩의 경우, 이 부분에 연결되는 클립 구조체 역시 매우 작기 때문에 제조과정에서 마운트 장치를 통해 클립 구조체를 집어서 올리는 것이 기술적으로 어려운 문제점이 있었다.
따라서, 소형 반도체 칩의 게이트 영역에는 클립 구조체를 적용할 수 없으며, 어쩔수 없이 본딩 와이어를 통해 전기적 연결을 해야만 하는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 소형 반도체 칩의 게이트 영역에도 다른 소스 또는 드레인영역과 마찬가지로 클립 구조체를 적용할 수 있도록 하여, 전기적 연결특성을 향상시키고 클립 구조체를 통한 방열성능을 더욱 높일 수 있도록 한 복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법을 제공함에 목적이 있다.
본 발명은 리드와 패드로 구성되는 리드프레임과, 상기 패드의 상부에 접합되며 상부에는 소스 또는 드레인 단자가 형성된 메인영역과 게이트 단자가 형성된 서브영역으로 이루어지는 반도체 칩과, 상기 반도체 칩의 메인영역과 리드프레임의 리드와 연결되는 메인클립과, 상기 반도체 칩의 서브영역과 리드프레임의 리드와 연결되는 서브클립과, 상기 반도체 칩을 보호하기 위해 몰딩으로 감싸는 패키지 몸체;로 구성되며, 상기 메인클립의 일측에는 제1타이바가 연장되고 서브클립의 일측에는 제2타이바가 연장되되, 상기 제1타이바와 제2타이바는 패키지 몸체의 바깥방향으로 연장되어 단부가 각각 노출된 형태인 것을 특징으로 한다.
또한 상기 메인클립 및 서브클립은; 상기 반도체 칩의 상면과 접합되는 칩 접촉부와, 상기 리드프레임의 리드에 접합되는 다운셋부와, 상기 칩 접촉부와 다운셋부를 연결하는 연결부;로 구성되는 것을 특징으로 한다.
또한 상기 메인클립 및 서브클립은 상기 다운셋부 끝단부에 형성된 하나의 모서리부가 리드의 표면에 대향될 수 있도록 다운셋부가 연결부에 대해 벤딩된 형태로 이루어지고, 상기 다운셋부와 연결부 사이의 벤딩된 부분에는 외측에 오목한 형태의 노치를 형성하여 스프링백 현상을 방지하는 것을 특징으로 한다.
또한 상기 메인클립 및 서브클립은; 다운셋부의 접촉부분이 평평한 면으로 이루어질 수 있도록 형성되고, 상기 다운셋부의 상부에는 이와 대응되는 오목한 형태의 노치가 형성되며, 제1타이바 및 제2타이바는 다운셋부에서 연장형성되는 것을 특징으로 한다.
그리고 복수의 클립구조체를 이용한 반도체 패키지의 제조방법에 있어서, 메인클립과 서브클립이 일체로 연결된 상태의 클립재료를 준비하는 단계와, 리드프레임의 패드에 반도체 칩을 접합하는 단계와, 상기 접합된 반도체 칩의 상부에 클립재료의 메인클립과 서브클립이 각 영역에 맞게 전도성 접착제를 통해 부착하는 단계와, 상기 클립재료를 부착한 상태에서 몰딩하여 패키지 몸체를 형성하는 단계와, 상기 패키지 몸체의 일측을 클립재료와 함께 절단하여 메인클립과 서브클립의 연결부분을 제거하고 개별화하는 단계;로 이루어지는 것을 특징으로 한다.
또한 상기 클립재료를 준비하는 단계;에서 클립재료는 메인클립의 일측에는 제1타이바가 연장되고, 서브클립의 일측에는 제2타이바가 연장되며, 상기 제1타이바와 제2타이바를 연결하는 제3타이바로 구성되는 것을 특징으로 한다.
또한 상기 클립재료는 복수개로 이루어져 사이드레일 내부에 일정간격으로 배열된 형태로 이루어지되, 상기 클립재료와 사이드레일은 제4타이바에 의해 연결된 것을 특징으로 한다.
본 발명은 소형 반도체 칩의 게이트 영역에 적용될 수 없었던 클립 구조체를 적용함으로써, 전기적 연결특성을 향상시키고 클립 구조체를 통한 방열성능을 더욱 높일 수 있도록 하여 제품의 신뢰도를 높일 수 있는 효과가 있다.
도 1은 본 발명에 따른 복수의 클립구조체를 이용한 반도체 패키지의 내부구성을 나타낸 평단면도
도 2는 도 1의 A-A'선 을 절개하여 나타낸 단면도
도 3은 도 1의 B-B'선 을 절개하여 나타낸 단면도
도 4는 본 발명의 메인클립과 서브클립의 초기상태를 나타낸 도면
도 5는 본 발명에 따른 복수의 클립구조체를 이용한 반도체 패키지의 또 다른 실시예를 나타낸 도면
도 6은 도 5의 C-C'선 을 절개하여 나타낸 단면도
도 7은 도 5의 실시예에 적용되는 메인클립과 서브클립의 초기상태를 나타낸 도면
도 8 내지 12는 본 발명의 제조방법을 (가),(나),(다),(라),(마)의 순서로 나타낸 도면
도 13은 본 발명의 제조방법에 사용되는 클립재료가 사이드레일 내부에 연결된 형태의 실시예를 나타낸 도면
도 14 내지 15는 본 발명의 반도체 패키지에서 추가적인 반도체 칩을 통해 적층구조로 이루어지는 또 다른 실시예를 나타낸 도면
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명은 복수의 클립구조체를 이용한 반도체 패키지에 관한 것으로서, 그 구성은 도 1 내지 3에 도시한 바와 같이 리드(110)와 패드(120)로 구성되는 리드프레임(100)과, 상기 패드(120)의 상부에 접합되며 상부에는 소스 또는 드레인 단자가 형성된 메인영역(210)과 게이트 단자가 형성된 서브영역(220)으로 이루어지는 반도체 칩(200)과, 상기 반도체 칩(200)의 메인영역(210)과 리드프레임(100)의 리드(110)와 연결되는 메인클립(300)과, 상기 반도체 칩(200)의 서브영역(220)과 리드프레임(100)의 리드(110)와 연결되는 서브클립(400)과, 상기 반도체 칩(200)을 보호하기 위해 몰딩으로 감싸는 패키지몸체(500);로 구성된다. 그리고 상기 메인클립(300)의 일측에는 제1타이바(600)가 연장되고 서브클립(400)의 일측에는 제2타이바(700)가 연장되되, 상기 제1타이바(600)와 제2타이바(700)는 패키지몸체(500)의 바깥방향으로 연장되어 단부가 각각 노출된 형태인 것을 특징으로 한다.
본 발명의 반도체 칩(200)을 비롯한 각 구성의 전기적 연결은 전도성 접착제로 이루어진 접착층으로 접합 되며, 이는 공지의 기술이므로 구체적인 설명은 생략하고자 한다.
본 발명의 반도체 칩(200)은 메인영역(210)과 서브영역(220)으로 나뉠 수 있다. 메인영역(210)은 소스 또는 드레인 단자 중에서 하나 이상의 단자로 구성된 영역에 해당하며 반도체 칩(200)의 많은 영역을 차지하고 있는 부분이다. 그리고 서브영역(220)은 게이트 단자가 형성된 영역으로서, 메인영역(210)에 비해 일부분이라 할 수 있다.
상기 반도체 칩(200)에 연결되는 클립 구조체는 메인클립(300)과 서브클립(400)으로 이루어진다. 상기 메인클립(300)은 반도체 칩(200)의 메인영역(210)과 소스 또는 드레인 리드(110)와 전기적으로 연결하는 구성이고, 서브클립(400)은 서브영역(220)과 게이트 리드(110)와 전기적으로 연결하는 구성이다. 서브클립(400)의 크기는 메인클립(300)의 크기에 비해 상대적으로 작은 크기로 이루어져 있다.
본 발명의 특징은 이러한 메인클립(300)과 서브클립(400)에 각각 타이바(Tie bar)가 더 형성된다는 점에 있다. 즉, 상기 메인클립(300)의 일측에는 제1타이바(600)가 더 연장형성되고, 서브클립(400)의 일측에는 제2타이바(700)가 연장형성된다. 이렇게 형성된 제1타이바(600)와 제2타이바(700)는 각각 패키지몸체(500)의 바깥방향으로 연장되며, 제1타이바(600) 및 제2타이바(700)의 단부는 패키지몸체(500) 외부로 노출된 형태가 된다.
이와 같이 제1타이바(600) 및 제2타이바(700)의 단부가 패키지몸체(500)의 외부로 노출됨으로써, 메인클립(300)과 서브클립(400)의 열방출이 용이하게 이루어질 수 있는 것이다.
그리고 상기 메인클립(300) 및 서브클립(400)은; 상기 반도체 칩(200)의 상면과 접합되는 칩 접촉부(310),(410)와, 상기 리드프레임(100)의 리드(110)에 접합되는 다운셋부(320)(420)와, 상기 칩 접촉부(310),(410)와 다운셋부(320)(420)를 연결하는 연결부(330),(430);로 구성된다.
본 발명의 메인클립(300)과 서브클립(400)은 크게 2가지 형태의 실시예로 이루어질 수 있다. 먼저 제1실시예는 도 1 내지 4에 도시한 바와 같이 은 상기 다운셋부(320)(420) 끝단부에 형성된 하나의 모서리부가 리드(110)의 표면에 대향될 수 있도록 다운셋부(320)(420)가 연결부(330),(430)에 대해 벤딩(bending)된 형태로 이루어질 수 있다. 이때 다운셋부(320)(420)의 구부러지는 벤딩각도는 다양하게 이루어질 수 있으며, 바람직하게는 30 내지 90도의 각도범위 안에서 이루어질 수 있다.
그리고 상기 다운셋부(320)(420)와 연결부(330),(430) 사이의 벤딩된 부분에는 외측에 오목한 형태의 노치(340),(440)를 형성함으로써, 다운셋부(320)(420)를 벤딩하는 과정에서 자체 탄성에 의해 구부린 정도가 회복되는 스프링백(spring back) 현상을 방지할 수 있게 된다.
상기 메인클립(300)과 서브클립(400)의 제2실시예는 도 5 내지 7에 도시한 바와 같이 다운셋부(320)(420)의 접촉부분이 평평한 면으로 이루어질 수 있도록 형성되고, 상기 다운셋부(320)(420)의 상부에는 이와 대응되는 오목한 형태의 노치(340),(440)가 형성되며, 제1타이바(600) 및 제2타이바(700)는 다운셋부(320)(420)에서 연장형성되는 형태로 되어 있다. 상기 제2실시예의 노치(340),(440)는 다운셋부(320)(420)를 형성하기 위한 구성에 해당한다.
그리고 제2실시예와 제1실시예의 차이점은 다운셋부(320)(420)의 형상이 다른 점도 있지만, 제1실시예의 제1타이바(600) 및 제2타이바(700)는 클립의 칩 접촉부(310),(410)에서만 연장되는 한편, 제2실시예는 제1타이바(600) 및 제2타이바(700)는 다운셋부(320)(420)에서 연장되는 구조로 되어 있다.
아울러 도 14 내지 15는 본 발명에 따른 복수의 클립구조체를 이용한 반도체 패키지의 또 다른 실시예를 나타낸 것으로서, 적층구조가 될 수 있도록 메인클립(300)의 상부에 제2반도체 칩(250)이 실장되고 제2반도체 칩(250)의 상부에는 별도의 클립구조체를 통해 또 다른 리드(110)와 연결되는 것이다.
아래에는 이와 같이 이루어진 본 발명의 제조방법에 대해서 설명하고자 한다. 본 발명의 제조방법은 도 8 내지 12에 도시한 바와 같이 메인클립과 서브클립이 일체로 연결된 상태의 클립재료를 준비하는 단계(S-1)와, 리드프레임의 패드에 반도체 칩을 접합하는 단계(S-2)와, 상기 접합된 반도체 칩의 상부에 클립재료의 메인클립과 서브클립이 각 영역에 맞게 전도성 접착제를 통해 부착하는 단계(S-3)와, 상기 클립재료를 부착한 상태에서 몰딩하여 패키지 몸체를 형성하는 단계(S-4)와, 상기 패키지 몸체의 일측을 클립재료와 함께 절단하여 메인클립과 서브클립의 연결부분을 제거하고 개별화하는 단계(S-5);로 이루어지는 것을 특징으로 한다.
상기 클립재료를 준비하는 단계(S-1);는 도 8의 (가)에 도시한 바와 같이 메인클립(300)과 서브클립(400)이 일체로 연결된 상태의 클립재료를 준비하는 과정이다. 서브클립(400)은 메인클립(300)에 비해 매우 작은 크기로 되어 있기 때문에 개별적으로 준비될 경우 제조과정에서 서브클립(400)을 집어서 옴길 수 없는 문제점이 발생한다.
그리고 상기 클립재료를 준비하는 단계(S-1);에서 클립재료는 도면과 같이 메인클립(300)의 일측에는 제1타이바(600)가 연장되고, 서브클립(400)의 일측에는 제2타이바(700)가 연장되며, 상기 제1타이바(600)와 제2타이바(700)를 연결하는 제3타이바(800)로 구성된다.
아울러, 상기 클립재료를 이용하여 반도체 패키지를 대량으로 생산할 경우, 도 13과 같은 형태의 실시예로 이루어질 수 있다. 즉, 클립재료는 복수개로 이루어져 사이드레일(999) 내부에 일정간격으로 배열된 형태로 이루어지며, 상기 클립재료와 사이드레일(999)은 제4타이바(900)에 의해 연결된 형태가 되는 것이다.
그리고 나서 도 9의 (나)와 같이 리드프레임(100)의 패드(120)에 반도체 칩(200)을 접합하는 단계(S-2);를 통해 반도체 칩(200)이 접합된 상태의 리드프레임(100)을 준비하게 된다. 이렇게 접합된 반도체 칩(200)은 소스 또는 드레인 단자가 형성된 메인영역(210)과 게이트 단자가 형성된 서브영역(220)으로 이루어진다.
그런 다음에는 도 10의 (다)와 같이 접합된 반도체 칩(200)의 상부에 클립재료의 메인클립(300)과 서브클립(400)이 각 영역에 맞게 전도성 접착제를 통해 부착하는 단계(S-3);를 거치게 된다. 이 과정에서는 메인클립(300)과 서브클립(400)은 서로 연결된 형태로 되어 있기 때문에 함께 올려져 부착되는 것이다.
도 11에 도시된 (라)는 클립재료를 부착한 상태에서 몰딩하여 패키지몸체(500)를 형성하는 단계(S-4);를 나타낸 것으로서, 이 과정에서 전반적인 반도체 패키지의 형상을 이루어게 된다. 일반적인 반도체 패키지의 제조공정이라면 이 과정에서 마무리가 되겠지만, 본 발명에서는 도 12의 (마)와 같이 상기 패키지몸체(500)의 일측을 클립재료와 함께 절단하여 메인클립(300)과 서브클립(400)의 연결부(330),(430)분을 제거하고 개별화하는 단계(S-5);를 더 거치게 된다. 이 과정은 커팅장치를 통해 이루어지며 메인클립(300)과 서브클립(400)의 연결부(330),(430)분 즉, 제3타이바(800)가 절단되며 제1타이바(600)와 제2타이바(700)의 단부는 패키지몸체(500)의 외부로 노출되는 것이다.
이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상범위 내에서 다양한 변형실시가 가능함은 물론이다.
S : 접착층
100 : 리드프레임 110 : 리드
120 : 패드 200 : 반도체 칩
210 : 메인영역 220 : 서브영역
250 : 제2반도체 칩 300 : 메인클립
400 : 서브클립 310,410 : 칩 접촉부
320,420 : 다운셋부 330,430 : 연결부
340,440 : 노치 500 : 패키지몸체
600 : 제1타이바 700 : 제2타이바
800 : 제3타이바 900 : 제4타이바
999 : 사이드레일

Claims (7)

  1. 리드(110)와 패드(120)로 구성되는 리드프레임(100);
    상기 패드(120)의 상부에 접합되며 상부에는 소스 또는 드레인 단자가 형성된 메인영역(210)과 게이트 단자가 형성된 서브영역(220)으로 이루어지는 반도체 칩(200);
    상기 반도체 칩(200)의 메인영역(210)과 리드프레임(100)의 리드(110)와 연결되는 메인클립(300);
    상기 반도체 칩(200)의 서브영역(220)과 리드프레임(100)의 리드(110)와 연결되는 서브클립(400);
    상기 반도체 칩(200)을 보호하기 위해 몰딩으로 감싸는 패키지몸체(500);로 구성되며,
    상기 메인클립(300)의 일측에는 제1타이바(600)가 연장되고 서브클립(400)의 일측에는 제2타이바(700)가 연장되되, 상기 제1타이바(600)와 제2타이바(700)는 패키지몸체(500)의 바깥방향으로 연장되어 단부가 각각 노출된 형태인 것을 특징으로 하는 복수의 클립구조체를 이용한 반도체 패키지
  2. 제 1항에 있어서,
    상기 메인클립(300) 및 서브클립(400)은;
    상기 반도체 칩(200)의 상면과 접합되는 칩 접촉부(310),(410)와, 상기 리드프레임(100)의 리드(110)에 접합되는 다운셋부(320)(420)와, 상기 칩 접촉부(310),(410)와 다운셋부(320)(420)를 연결하는 연결부(330),(430);로 구성되는 것을 특징으로 하는 복수의 클립구조체를 이용한 반도체 패키지
  3. 제 2항에 있어서,
    상기 메인클립(300) 및 서브클립(400)은 상기 다운셋부(320)(420) 끝단부에 형성된 하나의 모서리부가 리드(110)의 표면에 대향될 수 있도록 다운셋부(320)(420)가 연결부(330),(430)에 대해 벤딩된 형태로 이루어지고, 상기 다운셋부(320)(420)와 연결부(330),(430) 사이의 벤딩된 부분에는 외측에 오목한 형태의 노치(340),(440)를 형성하여 스프링백 현상을 방지하는 것을 특징으로 하는 복수의 클립구조체를 이용한 반도체 패키지
  4. 제 2항에 있어서,
    상기 메인클립(300) 및 서브클립(400)은;
    다운셋부(320)(420)의 접촉부분이 평평한 면으로 이루어질 수 있도록 형성되고, 상기 다운셋부(320)(420)의 상부에는 이와 대응되는 오목한 형태의 노치(340),(440)가 형성되며, 제1타이바(600) 및 제2타이바(700)는 다운셋부(320)(420)에서 연장형성되는 것을 특징으로 하는 복수의 클립구조체를 이용한 반도체 패키지
  5. 복수의 클립구조체를 이용한 반도체 패키지의 제조방법에 있어서,
    메인클립과 서브클립이 일체로 연결된 상태의 클립재료를 준비하는 단계(S-1);
    리드프레임의 패드에 반도체 칩을 접합하는 단계(S-2);
    상기 접합된 반도체 칩의 상부에 클립재료의 메인클립과 서브클립이 각 영역에 맞게 전도성 접착제를 통해 부착하는 단계(S-3);
    상기 클립재료를 부착한 상태에서 몰딩하여 패키지 몸체를 형성하는 단계(S-4);
    상기 패키지 몸체의 일측을 클립재료와 함께 절단하여 메인클립과 서브클립의 연결부분을 제거하고 개별화하는 단계(S-5);로 이루어지는 것을 특징으로 하는 복수의 클립구조체를 이용한 반도체 패키지의 제조방법
  6. 제 5항에 있어서,
    상기 클립재료를 준비하는 단계(S-1);에서 클립재료는 메인클립(300)의 일측에는 제1타이바(600)가 연장되고, 서브클립(400)의 일측에는 제2타이바(700)가 연장되며, 상기 제1타이바(600)와 제2타이바(700)를 연결하는 제3타이바(800)로 구성되는 것을 특징으로 하는 복수의 클립구조체를 이용한 반도체 패키지의 제조방법
  7. 제 6항에 있어서,
    상기 클립재료는 복수개로 이루어져 사이드레일(999) 내부에 일정간격으로 배열된 형태로 이루어지되, 상기 클립재료와 사이드레일(999)은 제4타이바(900)에 의해 연결된 것을 특징으로 하는 복수의 클립구조체를 이용한 반도체 패키지의 제조방법
KR1020190075443A 2018-12-03 2019-06-25 복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법 KR102264606B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811466298.XA CN111261596A (zh) 2018-12-03 2018-12-03 利用多个夹件结构的半导体封装及其制造方法
CN201811466298.X 2018-12-03

Publications (2)

Publication Number Publication Date
KR20200067729A true KR20200067729A (ko) 2020-06-12
KR102264606B1 KR102264606B1 (ko) 2021-06-15

Family

ID=70924042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190075443A KR102264606B1 (ko) 2018-12-03 2019-06-25 복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR102264606B1 (ko)
CN (1) CN111261596A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827014B (zh) * 2022-04-21 2023-12-21 先豐通訊股份有限公司 封裝結構及內埋功率晶片的電路板組件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223016A (ja) * 2005-11-18 2011-11-04 Fairchild Semiconductor Corp リードフレーム及びクリップを使用する半導体ダイ・パッケージ、並びに製造方法
KR20120128038A (ko) * 2011-05-16 2012-11-26 제엠제코(주) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
KR20150129740A (ko) * 2013-03-14 2015-11-20 비쉐이-실리코닉스 스택 다이 패키지의 제조 방법
KR20180006839A (ko) * 2016-07-11 2018-01-19 앰코 테크놀로지 인코포레이티드 클립 정렬 노치를 갖는 반도체 패키지 및 관련 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US9054091B2 (en) * 2013-06-10 2015-06-09 Alpha & Omega Semiconductor, Inc. Hybrid packaged lead frame based multi-chip semiconductor device with multiple semiconductor chips and multiple interconnecting structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223016A (ja) * 2005-11-18 2011-11-04 Fairchild Semiconductor Corp リードフレーム及びクリップを使用する半導体ダイ・パッケージ、並びに製造方法
KR20120128038A (ko) * 2011-05-16 2012-11-26 제엠제코(주) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
KR20150129740A (ko) * 2013-03-14 2015-11-20 비쉐이-실리코닉스 스택 다이 패키지의 제조 방법
KR20180006839A (ko) * 2016-07-11 2018-01-19 앰코 테크놀로지 인코포레이티드 클립 정렬 노치를 갖는 반도체 패키지 및 관련 방법

Also Published As

Publication number Publication date
KR102264606B1 (ko) 2021-06-15
CN111261596A (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
US7671382B2 (en) Semiconductor device with thermoplastic resin to reduce warpage
JP2599748Y2 (ja) リード露出型半導体パッケージ
KR100242393B1 (ko) 반도체 패키지 및 제조방법
US5391916A (en) Resin sealed type semiconductor device
CA2039417C (en) Molded hybrid ic package and lead frame therefore
US8810021B2 (en) Semiconductor device including a recess formed above a semiconductor chip
KR20140131959A (ko) 반도체 장치 및 그 제조 방법
KR20010090489A (ko) 플라스틱 캡슐화를 위해 스트레스를 줄인 리드 프레임
US9536798B2 (en) Package structure and the method to fabricate thereof
CN107808868B (zh) 芯片封装结构及其制造方法
US20130093069A1 (en) Package structure and the method to fabricate thereof
KR102264606B1 (ko) 복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법
US6002170A (en) Chip carrier with embedded leads and chip package using same
KR970701430A (ko) 교차하는 본딩 와이어의 취급용 리드 프레임(lead frame for handling crossing bonding wires)
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
US6541856B2 (en) Thermally enhanced high density semiconductor package
US7414303B2 (en) Lead on chip semiconductor package
KR20080089041A (ko) 외부리드 없는 리드프레임을 갖는 ｌｅｄ 패키지 및 그제조방법
JP3286196B2 (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
CN106158810B (zh) 用于ic封装的具有偏转的连接杆的引线框架
JP2004515064A (ja) チップカードを製造するためのチップモジュール及びチップカードモジュール
KR102327950B1 (ko) 반도체 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR20020045495A (ko) 봉지형 반도체 장치 및 이에 사용되는 리드 프레임

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant