KR20200066373A - 신호 전송 시스템 - Google Patents

신호 전송 시스템 Download PDF

Info

Publication number
KR20200066373A
KR20200066373A KR1020207015136A KR20207015136A KR20200066373A KR 20200066373 A KR20200066373 A KR 20200066373A KR 1020207015136 A KR1020207015136 A KR 1020207015136A KR 20207015136 A KR20207015136 A KR 20207015136A KR 20200066373 A KR20200066373 A KR 20200066373A
Authority
KR
South Korea
Prior art keywords
signal
stub
square wave
pulse
time
Prior art date
Application number
KR1020207015136A
Other languages
English (en)
Other versions
KR102165986B1 (ko
Inventor
다카시 구와하라
데츠 오와다
히로시 이타쿠라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20200066373A publication Critical patent/KR20200066373A/ko
Application granted granted Critical
Publication of KR102165986B1 publication Critical patent/KR102165986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H04L25/0384—Design of pulse shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/2039—Galvanic coupling between Input/Output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

송신부(10)는, 디지털 신호원(11)과 펄스 생성 회로(14)를 구비한다. 디지털 신호원(11)은 구형파 신호를 발생한다. 펄스 생성 회로(14)는 쇼트 스터브(141)와 오픈 스터브(142)로 이루어지고, 구형파 신호에 대응한 펄스 신호를 생성한다. 수신부(30)에서는, 송신부(10)로부터의 펄스 신호를 손실성 전송로(20)를 통해서 수신한다. 히스테리시스 기능을 가진 비교 회로(32)는, 수신한 펄스 신호를 구형파 신호로 변환한다.

Description

신호 전송 시스템
이 발명은, 메탈선과 같은 손실성 전송로를 이용한 신호 전송 시스템에 관한것이며, 특히, 그 통신 특성을 개선하도록 한 것이다.
케이블이나 프린트 기판 배선 등 손실성의 전송로를 이용한 신호 전송에서는, 고주파수 영역의 전송로 손실이 현저해지기 때문에, 수신단(受信端)에 있어서의 파형 진폭이 감소하거나, 또는 수신 파형이 왜곡되는 등의 특성 열화가 과제가 된다. 이와 같은 문제가 발생한 경우, 송신된 데이터의 1/0(예를 들면 전압의 High 레벨/Low 레벨)을 수신측에서 판정할 때에, 전송로의 손실의 영향을 받아서 수신단에서 판별할 수 없게 되거나, 판별 오류(비트 에러)가 일어나는 것에 의해 신호 전송의 신뢰성이 저하된다.
전송로의 표피 효과 및 유전 손실은 전송 신호의 주파수에 의존한 손실량을 가지기 때문에, 수신단에서의 파형 왜곡과 지터(시간축 오차)의 증가를 초래하여, 통신 품질 열화의 요인이 된다. 표피 효과는 주파수가 비교적 높은 교류 전류가 도체를 흐를 때에, 전류 밀도가 도체의 표면에서 높고, 표면으로부터 내부를 향해 낮아지는 현상이고, 주파수가 높아질수록 표피 효과의 영향은 증가하여, 도체 손실의 한 요인이다. 또한, 유전 손실이란 유전체에 교류 전기장을 가했을 때, 유전체 중에서 전기 에너지가 열 에너지로서 없어지는 현상이고, 고주파 영역에서 커지는 경향을 가진다. 이러한 주파수 의존의 손실에 수반하는 지터는, 통신에 이용되는 디지털 신호의 비트열에 의존하기 때문에, 데이터 의존 지터(DDJ: Data Dependent Jitter)라고 칭해진다.
이러한 데이터 의존 지터를 억제하기 위해서 이용되는 종래 기술로서, 수신부에 배치되는 이퀄라이저나 송신부에 배치되는 프리엠퍼시스가 알려져 있다. 이퀄라이저(equalizer)란, 데이터 전송에서 사용되는 시그널 컨디셔닝(신호 조정) 기술의 하나로, 전송 신호의 주파수 특성을 최적화하기 위해, 필터 회로 등을 사용해서 그 특성을 조정하는 보상 회로이다(예를 들면, 특허문헌 1 참조). 또한, 프리엠퍼시스(pre-emphasis)란, 이것도 시그널 컨디셔닝 기술의 하나로, 전송로 고유의 고주파수에 있어서의 감쇠 특성에 따라서, 전송 신호의 고주파 영역측을 증폭해서 송신측으로부터 송출하고, 수신측에서 받는 신호의 주파수 특성을 개선하는 변조 회로이다. 어느 종래 기술도, 전송로 손실의 주파수 특성에 대해서, 역(逆) 특성(고역(高域) 통과 필터와 등가)의 파형 보상의 처리를 실시해서 주파수 특성의 평탄화를 얻음으로써, 진폭의 감소나 지터를 억제하는 것이다.
일본 특허공표 평9-507978호 공보
그러나, 종래의 이퀄라이저나 프리엠퍼시스를 이용한 시스템에서는, 파형 보상을 위한 추가 회로가 필요해져, 회로 규모나 비용이 증가한다는 문제가 있었다. 또한, 전송로의 주파수 특성에 대하여 정확한 역 특성을 얻을 수 없는 경우는, 데이터 의존 지터의 억제 효과가 낮아, 통신 성능이 개선되지 않는다는 문제가 있었다.
이 발명은, 이러한 문제를 해결하기 위해서 이루어진 것으로, 전송로 손실의 주파수 특성에 강하게 의존하지 않고, 데이터 의존 지터를 억제할 수 있는 신호 전송 시스템을 제공하는 것을 목적으로 한다.
이 발명에 따른 신호 전송 시스템은, 신호를 송출하는 송신부와, 송신부로부터의 신호를 손실성 전송로를 통해서 수신하는 수신부를 갖고, 송신부는, 구형파 신호(rectangular wave signal)를 발생하는 신호원과, 전파 시간(propagation time)이 구형파 신호의 천이 시간의 1/4에 상당하는 쇼트 스터브와 오픈 스터브로 이루어지고, 구형파 신호에 대응한 펄스 신호를 생성해서 손실성 전송로에 출력하는 펄스 생성 회로를 구비하고, 수신부는, 히스테리시스 기능을 갖고, 손실성 전송로를 통해서 수신한 펄스 신호를 구형파 신호로 변환하는 비교기(comparator)를 구비한 것이다.
이 발명에 따른 신호 전송 시스템은, 전파 시간이 구형파 신호의 천이 시간의 1/4에 상당하는 쇼트 스터브와 오픈 스터브로 이루어지고, 구형파 신호에 대응한 펄스 신호를 생성해서 손실성 전송로에 출력하는 펄스 생성 회로를 구비했으므로, 전송로 손실의 주파수 특성에 강하게 의존하지 않고, 데이터 의존 지터를 억제할 수 있다.
도 1은 이 발명의 실시형태 1의 신호 전송 시스템의 구성도이다.
도 2는 이 발명의 실시형태 1의 신호 전송 시스템에 있어서의 구형파 신호와 펄스 신호를 나타내는 설명도이다.
도 3a는, 이 발명의 실시형태 1의 신호 전송 시스템에 있어서의 송신부의 출력 파형, 도 3b는 수신부의 입력 신호와 파형 재생 신호를 나타내는 설명도이다.
도 4는 이 발명의 실시형태 2의 신호 전송 시스템을 나타내는 구성도이다.
도 5는 이 발명의 실시형태 3의 신호 전송 시스템에 있어서의 펄스 생성 회로를 나타내는 사시도이다.
도 6은 이 발명의 실시형태 4의 신호 전송 시스템에 있어서의 펄스 생성 회로를 나타내는 단면도이다.
도 7은 이 발명의 실시형태 5의 신호 전송 시스템을 나타내는 구성도이다.
이하, 이 발명을 보다 상세하게 설명하기 위해서, 이 발명을 실시하기 위한 형태에 대해서, 첨부의 도면에 따라서 설명한다.
실시형태 1.
도 1은, 본 실시형태에 의한 신호 전송 시스템을 나타내는 구성도이다.
도시의 신호 전송 시스템은, 송신부(10), 손실성 전송로(20), 수신부(30)를 구비한다. 송신부(10)는 디지털 신호를 송출하고, 이 디지털 신호가 손실성 전송로(20)를 통해서 수신부(30)로 수신되도록 구성되어 있다. 송신부(10)는, 디지털 신호원(11), 버퍼 회로(12), 출력 저항(13), 펄스 생성 회로(14), 주선로(15)를 구비하고 있다. 디지털 신호원(11)은 디지털 신호에 대응한 구형파 신호를 발생하는 것이다. 버퍼 회로(12)는, 디지털 신호원(11)으로부터의 구형파 신호를 필요에 따라서 증폭하여 버퍼링하기 위한 회로이다. 출력 저항(13)은 버퍼 회로(12)의 출력측의 저항으로, 펄스 생성 회로(14)의 입력측의 선로의 저항에 상당한다. 펄스 생성 회로(14)는 쇼트 스터브(141)와 오픈 스터브(142)로 이루어지고, 접속점(140)에서 주선로(15)에 접속되어 있다. 이들 쇼트 스터브(141) 및 오픈 스터브(142)는, 전파 시간이 펄스 생성 회로(14)에 입력되는 구형파 신호의 천이 시간의 1/4이 되도록 구성되고, 구형파 신호에 대응한 펄스 신호를 생성하고, 주선로(15)를 통해서 손실성 전송로(20)에 송출한다. 주선로(15)는 버퍼 회로(12)의 출력으로부터 펄스 생성 회로(14)를 통해서 송신부(10)의 출력까지의 선로를 구성하는 선로이다.
손실성 전송로(20)는, 송신부(10)와 수신부(30) 사이에서 데이터 통신을 행하기 위한 메탈선 등으로 이루어지는 전송로이다. 또한, 수신부(30)는, 종단 저항(31), 비교 회로(32), 증폭기(33)로 이루어진다. 종단 저항(31)은, 일단이 손실성 전송로(20)와 비교 회로(32)의 입력 단자 사이에 접속되고, 타단이 접지된 저항으로, 손실성 전송로(20)의 특성 임피던스와 동일한 값을 갖고, 수신부(30)에 있어서의 종단 처리를 행하기 위한 저항이다. 비교 회로(32)는 히스테리시스 기능을 갖고, 수신한 펄스 신호로부터 디지털 구형파 신호를 생성하는 회로이다. 증폭기(33)는, 비교 회로(32)에 의해 변환된 구형파 신호를 증폭하는 회로이다.
다음으로, 실시형태 1의 신호 전송 시스템의 동작에 대해서 설명한다.
도 2는, 디지털 신호원(11)으로부터 출력되고, 펄스 생성 회로(14)에 입력되는 구형파 신호와 펄스 생성 회로(14)로부터 출력되는 펄스 신호를 나타내는 설명도이다.
디지털 신호원(11)은, 디지털 신호에 대응한 구형파 신호를 발생하고, 이 구형파 신호는 버퍼 회로(12)를 통해서 펄스 생성 회로(14)에 입력된다. 이것을 도 2에서는 입력 신호(101)로서 나타낸다. 도 2에 나타내는 입력 신호(101)는, 디지털값: 101001…에 대응한 구형파 신호이다. 펄스 생성 회로(14)는, 입력되는 구형파 신호에 대하여, 구형파 신호가 상승할 때에는 양극의 협(狹)펄스 신호를 출력하고, 입력되는 구형파 신호가 하강할 때에는 음극의 협펄스 신호를 출력한다. 이것을 도 2에서는 펄스 신호(102)로서 나타낸다. 그 후, 이 펄스 신호(102)는 주선로(15)로부터 손실성 전송로(20)에 출력된다.
펄스 생성 회로(14)의 구체적인 동작에 대해서 더 설명한다.
여기에서는 구형파 신호의 천이 Low로부터 High로 상승할 때에 대해서 기재한다. 펄스 생성 회로(14)는, 도 2에서 나타나는 입력 신호(101)가, 쇼트 스터브(141)와 오픈 스터브(142)의 접속점(140)에서, 주선로(15)와 쇼트 스터브(141)와 오픈 스터브(142)에 3방향으로 분기되어서 전파한다. 이때, 배선이 3분기되어 있기 때문에, 병렬 저항의 원리로, 쇼트 스터브(141)와 오픈 스터브(142)와 주선로(15)를 향하는 신호 전압은 그 만큼 내려간다. 쇼트 스터브(141)와 오픈 스터브(142)는 동일한 길이이고 전파 시간이 구형파 신호의 상승 시간(천이 시간) Tr의 1/4이다. 구형파 신호가 접속점(140)에 도달하고 구형 신호가 3방향으로 분기하는 시각을 0으로 한 경우, 시각 Tr/4에, 양(兩) 스터브의 선단에 도달한다. 이때 쇼트 스터브(141)의 선단에서는, 스터브가 접지(ground)에 접속되어 있기 때문에, 쇼트 스터브(141)의 특성 임피던스를 Z1[Ω]로 한 경우, 반사 계수 Γ=(0-Z1)/(0+Z1)=-1의, 음의 반사(역상(逆相) 반사)파가 발생한다. 한편, 오픈 스터브(142)의 선단에서는, 오픈 스터브의 특성 임피던스를 쇼트 스터브와 동일하게 Z1[Ω]로 한 경우, 반사 계수 Γ=(∞-Z1)/∞+Z1)≒+1의 양의 반사(동상(同相) 반사)파가 발생한다.
시각 Tr/4*2이 되면, 양 스터브로부터의 반사파가 접속점(140)으로 되돌아온다. 이때 접속점(140)에서는, 주선로(15)와 스터브 2개가 부여되어 있는 것에 의해 임피던스 부정합에 의한 반사와 투과가 발생한다. 단, 오픈 스터브(142)로부터의 양의 반사파와, 쇼트 스터브(141)로부터의 음의 반사파가 동일 시각에 접속점(140)에 도래하기 때문에, 양 스터브 선단으로부터의 반사는 서로 캔슬되는 것에 의해, 접속점(140)의 전압은 시각 0부터 Tr/2까지의 상승 방식을 계속한다.
시각 Tr/2 이후는, 최초로 양 스터브 선단에서 발생한 반사파는 접속점(140)을 통과해서 반대측의 스터브로 전파하고, 시각 Tr/4*3일 때에, 반대측의 스터브 선단에 도달한다. 이때, 최초로 오픈 스터브(142) 선단에서 반사한 신호가 접속점(140)을 통과해서 쇼트 스터브(141) 선단에 도달하고, 한편, 최초로 쇼트 스터브(141) 선단에서 반사한 신호가 접속점(140)을 통과해서 오픈 스터브(142) 선단에 도달하게 된다.
시각 Tr/4*4일 때, 즉 디지털 신호원(11)으로부터의 구형파가 완전히 상승한 시각 Tr일 때에, 오픈 스터브(142) 선단→쇼트 스터브(141) 선단의 경로를 전파해 온 신호와, 쇼트 스터브(141) 선단→오픈 스터브(142) 선단의 경로를 전파해 온 신호가 접속점(140)에 2회째로 되돌아감으로써, 2경로를 전파해 온 신호 각각이 음의 반사와 양의 반사의 영향을 받고 있기 때문에, 펄스 생성 회로(14)로부터의 출력 신호는 이 시각부터 하강하기 시작한다. 즉, 펄스 생성 회로(14)로부터 출력되는 협펄스 신호는 시각 Tr일 때가 전압의 피크가 되고, 펄스 생성 회로(14)로부터 출력되는 협펄스 신호의 상승 시간도 동일한 Tr이 된다. 이때, 하강할 때의 전압 강하의 기울기는, 상승 시의 전압 상승의 기울기와 역 부호이긴 하지만 각도(전압 변화량/시간)의 절대량은 동일하다.
한편, 시각 2Tr일 때에, 양 스터브의 특성 임피던스와, 출력 저항(13)과 손실성 전송로(20)의 특성 임피던스가 동일하지 않은 경우는, 접속점(140)에서 부정합에 의한 반사와 투과가 다시 발생하기 때문에, 시각 2Tr에서 펄스 생성 회로(14)로부터의 출력되는 협펄스 신호는 0V로 수속(收束)되지 않고, 양 스터브 선단에의 왕복을 반복해서 점차 0V로 수속된다. 양 스터브의 특성 임피던스가 출력 저항(13)과 손실성 전송로(20)의 특성 임피던스와 동일한 경우는, 실시형태 2에서 후술한다.
또한, 구형파 신호가 하강하는 경우도 원리는 마찬가지이고, 전술의 상승 시와의 차이는, 펄스 생성 회로(14)의 출력이 음극(음의 전압 피크)이 되는 것이다. 한편, 통상, 구형파 신호의 천이 시간, 즉, 상승 시간 Tr과 하강 시간 Tf의 관계는 Tr=Tf이다. 그 후에는, 구형파 신호가 다음의 천이를 행하기까지, 펄스 생성 회로(14)의 출력 전압은 0V이다.
쇼트 스터브(141)와 오픈 스터브(142)를 이용한 본 실시형태의 펄스 생성 회로(14)는, 1/4λ(λ는 기본 주파수 f0=전송 레이트 절반의 주파수에 대응하는 파장) 스터브를 이용한 BPF(Band Pass Filter: 대역 통과 필터)나 BSF(Band Stop Filter: 대역 제거 필터)에 의한 주파수 영역을 고려한 필터 설계 수법과는 상이하다. 본 실시형태에 있어서의 설계 파라미터는, 구형파 신호의 천이 시간에 종속되기 때문에, 전송 레이트의 속도에는 의존하지 않는다. 즉, λ가 설계 파라미터가 되지는 않는다. 가령 구형파 신호의 전송 레이트가 아무리 낮아도(f0이 낮거나, 또는 λ가 길어져도), 구형파 신호의 천이 시간(상승/하강) 시간이 전송 레이트와 비교해서 짧은 경우, 본 실시형태에서 이용하는 쇼트 스터브(141)와 오픈 스터브(142)의 길이도 그에 따라서 짧아진다.
또한, 본 실시형태는, 마이크로파의 세계에서 이용되는 목적의 필터는 아니고, 커패시터를 직렬로 접속한 미분 회로도 아니기 때문에, 펄스 생성 회로(14)의 출력 신호는 미분 파형이 되지는 않는다. 즉 미분 회로에 필요한 R 소자나 C 소자가 불필요하다. 만약 구형파 신호의 상승/하강 시의 전압 천이가 선형이라면, 펄스 생성 회로(14)의 출력 파형의 Low→High 및 High→Low로의 전압 천이도 선형이다.
다음으로, 신호 전송 시스템에 있어서의 수신부(30)의 동작에 대해서 설명한다. 수신부(30)는, 송신부(10)로부터 출력된 협펄스 신호를 수신하고, 히스테리시스가 부여된 비교 회로(32)에 의해서 구형의 디지털 신호를 성형한다. 비교 회로란, 입력되는 2개의 전압(또는 전류)을 비교하고, 그 결과에 따라서 출력이 전환되는 회로이다. 히스테리시스의 부여란, 예를 들면 전압에 관해서 High측과 Low측에 임계값을 설정하는 것이다. 즉, 입력 신호가 High측의 임계값을 상회하면 High 판정으로서 설정한 전압을 출력하고, Low측의 임계값을 하회하면 Low 판정으로서 설정한 전압을 출력한다. 이 기능은 디지털 파형의 성형에 일반적으로 이용된다. 한편, 수신부(30)에는, 손실성 전송로(20)의 특성 임피던스와 동일한 값이 되는 종단 저항(31)이 접속되어 있기 때문에, 수신단에 있어서의 신호 반사는 발생하지 않는다.
도 3a는 송신부(10)로부터의 출력 파형, 도 3b는 수신부(30)에 있어서의 비교 회로(32)의 입력 신호와 출력 신호를 나타내는 설명도이다.
수신부(30)에 있어서의 비교 회로(32)는, 도 3a에 나타내는 협펄스 신호가 송신부(10)로부터 출력된 경우, 손실성 전송로(20)를 통해서 전송된 협펄스 신호(301)를 수신하고, 그 신호의 전압 레벨이 미리 설정된 High측의 전압 임계값 VTH를 상회하면 VH를 계속 출력하고, Low측의 전압 임계값 VTL을 하회하면 VL을 출력한다(출력 신호(302) 참조).
즉, 펄스 생성 회로(14)로부터 출력되는 협펄스 신호는 양극 펄스 또는 음극 펄스가 되기 때문에, 수신부(30)에서는, 양극 펄스 또는 음극의 펄스의 전압이 비교 회로(32)의 콤퍼레이터 임계값을 넘으면, 펄스 신호의 수신을 인식한다.
이에 의해, 송신부(10)에 있어서의 원래 신호의 전송 레이트를 재현한 구형 디지털 신호가 수신부(30)의 비교 회로(32)로부터 출력된다.
이상과 같은 구성을 이용한 것에 의해, 실시형태 1에서는 다음과 같은 효과가 얻어진다. 즉, 종래의 전송 시스템에서는, 구형 디지털 신호를 송신하기 때문에, 케이블 전송계 등의 손실성 전송로에 접속되었을 때에 인접 비트로부터의 영향을 받기 쉽고, 전송 레이트가 높아질수록 주파수 대역도 넓어지고, 또 사용 주파수 상한도 높아지기 때문에, 지터가 증가해 버린다는 문제점을 갖고 있었다. 이에 비하여, 본 실시형태에서는, 송신부(10)에 펄스 생성 회로(14)를 구비하고, 손실성 전송로(20)에 출력되는 송신 파형을 협펄스 신호로 하는 것에 의해, 손실성 전송로(20)에 기인한 전송 손실에 주파수 특성이 있더라도, 인접 비트로부터의 영향을 받지 않는다. 이 이유는, 인접하는 협펄스 신호에 시간적인 간격이 생기게 되기 때문이다. 결과적으로, 수신단에서의 파형 왜곡이 생기지 않고, 데이터 배열에 의존한 지터의 열화를 억제할 수 있는 협펄스 신호 생성이, 2개의 스터브 구조에 의해 얻어진다.
또한, 펄스 생성 회로(14)로부터 출력되는 협펄스 신호는 구형파 신호의 전송 레이트에 의존하지 않고, 구형파 신호의 천이 시간(Tr 또는 Tf)에만 의존한다.
또, 펄스 생성 회로(14) 내에 있어서, 쇼트 스터브(141)와 오픈 스터브(142)를 갖는 구조이기 때문에, 지연 소자나 부호 반전 소자 등의 부품을 이용하지 않는다. 따라서, 회로 규모나 비용의 증가, 또한 소자마다의 특성 편차 등의 문제도 해소할 수 있다.
또한, 펄스 생성 회로(14) 내에 있어서, 버퍼 회로(12)로부터 출력된 신호는 쇼트 스터브(141)에 의해 접지에 접속되어 있기 때문에, DC(직류)적으로는, 또는 집중 상수적으로는 접지 단락(短絡)되어 있게 된다. 이 때문에, 신호 전송로에서 DC 오프셋이 생기지 않기 때문에, 수신부(30)의 입구에 직렬로 DC 컷용 콘덴서를 구비할 필요도 없다는 효과가 있다.
이상 설명한 바와 같이, 실시형태 1의 신호 전송 시스템에 의하면, 신호를 송출하는 송신부와, 송신부로부터의 신호를 손실성 전송로를 통해서 수신하는 수신부를 갖고, 송신부는, 구형파 신호를 발생하는 신호원과, 전파 시간이 구형파 신호의 천이 시간의 1/4에 상당하는 쇼트 스터브와 오픈 스터브로 이루어지고, 구형파 신호에 대응한 펄스 신호를 생성해서 손실성 전송로에 출력하는 펄스 생성 회로를 구비하고, 수신부는, 히스테리시스 기능을 갖고, 손실성 전송로를 통해서 수신한 펄스 신호를 구형파 신호로 변환하는 비교기를 구비했으므로, 전송로 손실의 주파수 특성에 강하게 의존하지 않고, 데이터 의존 지터를 억제할 수 있다.
실시형태 2.
실시형태 2는, 쇼트 스터브와 오픈 스터브의 특성 임피던스를, 출력 저항의 저항값과 손실성 전송로의 특성 임피던스와 동일한 값으로 하도록 한 것이다.
도 4는, 실시형태 2의 신호 전송 시스템의 구성도이다.
도시의 신호 전송 시스템은, 송신부(10a)와 수신부(30)가 손실성 전송로(20)를 통해서 접속되어 있다. 실시형태 2의 송신부(10a)에서는 펄스 생성 회로(14a)를 구성하는 쇼트 스터브(141a)와 오픈 스터브(142a)의 특성 임피던스가, 출력 저항(13)의 저항값(Z0)과 손실성 전송로(20)의 특성 임피던스(Z0)와 동일해지도록 구성되어 있다. 그 밖의 구성은 도 1에 나타낸 실시형태 1과 마찬가지이기 때문에, 대응하는 부분에 동일 부호를 붙여서 그 설명을 생략한다.
다음으로, 실시형태 2에 있어서의 펄스 생성 회로(14a)의 동작에 대해서 설명한다.
실시형태 2의 펄스 생성 회로(14a)에서는, 쇼트 스터브(141a)와 오픈 스터브(142a)의 선단에서 발생하는 반사파는, 접속점(140)에 각각이 되돌아갔을 때에(시각 Tr/2), 출력 저항(13) 방향, 손실성 전송로(20) 방향, 반대측의 스터브 방향의 3방향으로 분기하는 것에 기인하는 임피던스 부정합에 의한 반사가 생긴다. 즉, 반사 계수 Γ=(Z0/3-Z0)/(Z0/3+Z0)=-0.5의 반사가 생긴다. 그때, 절반은 지금까지 전파해 온 스터브의 선단으로 되돌아가는 반사 성분이고, 나머지의 절반은 상기의 3방향으로 투과한다. 여기에서, 실시형태 1과는 상이한 것은, 접속점(140)에서의 반사 계수 Γ가 -0.5라고 하는 점이고, 투과하는 양과 반사로 되돌아가는 양이 동일하기 때문에, 쇼트 스터브(141a) 선단에 기인하는 음의 반사와 오픈 스터브(142a) 선단에 기인하는 양의 반사가 동일하고, 접속점(140)에서는 정확히 상쇄되어, 접속점(140)의 전압은 시각 0부터 Tr/2까지의 상승 방식 그대로 시각 Tr까지 계속한다.
시각 Tr/2 이후는, 최초로 양 스터브 선단에서 발생한 반사파는 접속점(140)을 통과해서 반대측의 스터브로 전파하고, 시각 Tr/4*3에 반대측의 스터브 선단에 도달한다. 이때, 최초로 오픈 스터브(142a)의 선단에서 반사한 신호가 접속점(140)을 통과해서 쇼트 스터브(141a)의 선단에 도달하고, 한편, 최초로 쇼트 스터브(141a)의 선단에서 반사한 신호가 접속점(140)을 통과해서 오픈 스터브(142a)의 선단에 도달하게 된다.
시각 Tr/4*4일 때, 즉 디지털 신호원(11)으로부터의 구형파 신호가 완전히 상승한 시각 Tr일 때에, 오픈 스터브(142a) 선단→접속점(140) 지점 통과→쇼트 스터브(141a) 선단의 경로를 전파해 온 신호와, 쇼트 스터브(141a) 선단→접속점(140) 지점→오픈 스터브(142a) 선단의 경로를 전파해 온 신호가 접속점(140) 지점에 2회째로 되돌아감으로써, 2경로를 전파해 온 신호 각각이 음의 반사와 양의 반사의 영향을 받고 있기 때문에, 펄스 생성 회로(14a)로부터의 출력 신호는 이 시각부터 시간 Tr을 걸쳐서 하강하기 시작한다. 즉, 펄스 생성 회로(14a)로부터 출력되는 협펄스 신호는 시각 Tr일 때가 전압의 피크가 되고, 펄스 생성 회로(14a)로부터 출력되는 협펄스 신호의 상승 시간도 동일한 Tr이 된다.
여기에서, 실시형태 2에서는, 양 스터브의 특성 임피던스=출력 저항(13)의 저항값=손실성 전송로(20)의 특성 임피던스이기 때문에, 전술한 바와 같이, 반사 계수 Γ=-0.5가 되고, 협펄스 신호의 하강은 Tr에서 0V가 된다. 따라서, 펄스 생성 회로(14a)로부터의 협펄스 출력 시간은, 상승 시간 Tr+하강 시간 Tr=2Tr가 되는 특징이 있다. 이때, 펄스 생성 회로(14)로부터 출력되는 협펄스 신호는, 펄스 생성 회로(14a)에 대한 입력 신호의 상승/하강 시의 기울기가 직선인 경우, 펄스 생성 회로(14a)의 출력 신호의 상승/하강 시의 기울기도 직선이 되고, 이등변 삼각형과 같이 피크 전압 시각을 경계로 선대칭과 같은 파형이 된다. 한편, 구형파 신호가 하강하는 경우도 원리는 마찬가지이고, 전술의 상승 시와의 차이는, 펄스 생성 회로(14a)의 출력이 음극(음의 전압 피크)이 되는 것이다.
이와 같이, 실시형태 2에서는, 펄스 생성 회로(14a)로부터의 출력되는 협펄스 신호의 시간폭은, 구형파 신호의 전송 레이트에 상관없이, 구형파 신호의 천이 시간(Tr 또는 Tf)의 2배로 끝나고, 그 이후는 입력 신호에 있어서의 다음의 천이까지는 0V가 된다. 이에 의해, 펄스 신호에 시간적인 간격이 생긴다. 구형파 신호의 TrTf와, 펄스 생성 회로(14a)로부터 출력되는 협펄스 신호의 피크값까지의 천이 시간도 TrTf가 되기 때문에, 본 협펄스 신호의 주파수 성분이 구형파 신호보다도 높아지는 것은 아니다. 즉, 협펄스 신호를 생성하기 위해서, 보다 고속이면서 광대역인 구형 디지털 신호원이나 수동 소자를 준비할 필요가 없다는 효과가 있다.
이상 설명한 바와 같이, 실시형태 2의 신호 전송 시스템에 의하면, 쇼트 스터브와 오픈 스터브의 특성 임피던스를, 쇼트 스터브와 오픈 스터브의 접속점과 신호원 사이의 저항값과 손실성 전송로의 특성 임피던스와 동일한 값으로 했으므로, 실시형태 1의 효과에 더하여, 고속이면서 광대역인 구형 디지털 신호원이나 수동 소자를 필요로 하지 않고, 저비용화를 도모할 수 있다.
실시형태 3.
실시형태 3은, 펄스 생성 회로의 쇼트 스터브(141)와 오픈 스터브(142)를 기판 내의 마이크로 스트립 라인(MSL: Micro Strip Line)이나 스트립 라인(SL: Strip Line)으로 구성한 것이다.
도 5는, 실시형태 3의 신호 전송 시스템에 있어서의 펄스 생성 회로를 나타내는 사시도이다. 도시의 펄스 생성 회로는, 기판(40)의 표면에 주선로(15)와 쇼트 스터브(141)와 오픈 스터브(142)와 접지 영역(41)이 마련되어 있다. 또한, 주선로(15)는, 기판(40)의 양단에서, 예를 들면 동축 커넥터(42)가 실장되어, 출력 저항(13)과 손실성 전송로(20)를 접속한다. 실시형태 3에서는, 실시형태 1과 마찬가지로 펄스 생성 회로 내에 쇼트 스터브(141)와 오픈 스터브(142)를 구비하고, 쇼트 스터브(141)와 오픈 스터브(142)는, 예를 들면, MSL(Micro Strip Line)이나 SL(Strip Line)과 같은 기판 배선으로 실현할 수 있기 때문에, 고가인 지연 소자나 지연 회로가 불필요하여, 저비용화를 도모할 수 있다.
한편, 실시형태 3의 펄스 생성 회로를 구성하는 쇼트 스터브(141)와 오픈 스터브(142)는, 동축 케이블을 이용해도 실현할 수 있다. 예를 들면, 동축 케이블의 전파 지연 시간이 5ns/m인 것으로 한 경우, 구형파 신호의 천이 시간이 20ns인 경우, 그 1/4 스터브에 상당하는 동축 케이블 길이는 1m=100cm가 된다. 마찬가지로, 구형파 신호의 천이 시간이 30ns인 경우의 동축 케이블 길이는 150cm, 구형파 신호의 천이 시간이 50ns인 경우의 동축 케이블 길이는 250cm가 된다. 또한, 쇼트 스터브(141)에 해당하는 동축 케이블의 선단에, 예를 들면 GND 단락 단자를 접속하면 된다. 오픈 스터브(142)에 해당하는 동축 케이블의 선단은, 그대로 두고 아무것도 접속하지 않으면 선단 개방이 된다.
한편, 상기 예에서는 실시형태 1의 펄스 생성 회로(14)에 적용한 예를 설명했지만, 실시형태 2의 펄스 생성 회로(14a)에 적용해도 된다.
이상 설명한 바와 같이, 실시형태 3의 신호 전송 시스템에 의하면, 펄스 생성 회로는, 쇼트 스터브 및 오픈 스터브 중, 적어도 어느 하나를, 기판 내의 배선, 마이크로 스트립 라인, 스트립 라인 중 어느 하나로 구성하도록 했으므로, 고가인 지연 소자나 지연 회로가 불필요하기 때문에, 저비용화를 도모할 수 있다.
실시형태 4.
실시형태 4는, 펄스 생성 회로의 쇼트 스터브와 오픈 스터브를 기판 내의 비아(via)(스루홀)로 구성한 것이다.
도 6은 실시형태 4의 신호 전송 시스템에 있어서의 펄스 생성 회로를 나타내는 단면도이다.
실시형태 4에서는, 쇼트 스터브(51a)와 오픈 스터브(51b)를 기판(50)의 비아(스루홀)를 이용해서 구성한다. 쇼트 스터브(51a)는 주선로(15)를 구성하는 신호선과 접지 영역(52)을 접속하는 비아로 실현되고, 오픈 스터브(51b)는 주선로(15)를 구성하는 신호선에 접속되고, 또한, 접지 영역(52)과는 접속되지 않는 비아로 실현된다. 한편, 스터브 길이가 기판(50)의 두께보다도 짧은 경우는 백 드릴 등을 행하면 실현 가능하다.
이상 설명한 바와 같이, 실시형태 4의 신호 전송 시스템에 의하면, 펄스 생성 회로는, 쇼트 스터브 및 오픈 스터브 중, 적어도 어느 하나를, 기판의 비아로 구성하도록 했으므로, 스터브 배선의 실장 면적을 삭감할 수 있다.
실시형태 5.
실시형태 5는, 구형파 신호의 천이 시간을 조정하기 위한 천이 시간 조정용 버퍼를 마련한 것이다.
도 7은, 실시형태 5의 신호 전송 시스템의 구성도이다.
실시형태 5의 신호 전송 시스템에서는, 송신부(10b)에 천이 시간 조정용 버퍼(16)를 구비하고 있다. 이 천이 시간 조정용 버퍼(16)는 버퍼 회로(12)와 출력 저항(13) 사이에 접속되어 있고, 구형파 신호의 천이 시간 즉 상승 시간과 하강 시간을 변화시키는 기능을 갖고 있다. 그 이외의 구성은 도 1에 나타낸 실시형태 1의 구성과 마찬가지이기 때문에, 대응하는 부분에 동일 부호를 붙여서 그 설명을 생략한다.
실시형태 5에서는, 예를 들면, 디지털 신호원(11)으로부터 송출되는 구형파 신호의 상승/하강 시간이 쇼트 스터브(141)나 오픈 스터브(142)의 길이보다도 짧은(매우 고속인 상승/하강인) 경우, 천이 시간 조정용 버퍼(16)에 의해서, 그 상승/하강 시간을 길게 하도록 조정한다. 혹은, 쇼트 스터브(141)와 오픈 스터브(142)의 길이에 맞춘 천이 시간 조정용 버퍼(16)를 선정한다. 그 밖의 동작에 대해서는 실시형태 1과 마찬가지이다.
한편, 상기 예에서는 실시형태 1의 신호 전송 시스템에 적용한 예를 설명했지만, 실시형태 2의 신호 전송 시스템에 적용해도 된다.
이상 설명한 바와 같이, 실시형태 5의 신호 전송 시스템에 의하면, 송신부는, 신호원과 펄스 생성 회로 사이에, 구형파 신호의 천이 시간을 변화시키는 천이 시간 조정용 버퍼를 마련했으므로, 예를 들면 구형파 신호의 천이 시간이 매우 짧은 경우에도 펄스 생성 회로로부터 출력되는 펄스 신호의 전압이 작아지는 것을 피할 수 있다. 또는, 쇼트 스터브와 오픈 스터브의 길이에 맞춘 천이 시간 조정용 버퍼를 선정하는 것에 의해, 펄스폭이나 진폭의 조정이 가능하게 된다.
한편, 본원 발명은 그 발명의 범위 내에 있어서, 각 실시형태의 자유로운 조합, 혹은 각 실시형태의 임의의 구성 요소의 변형, 또는 각 실시형태에 있어서 임의의 구성 요소의 생략이 가능하다.
이상과 같이, 이 발명에 따른 신호 전송 시스템은, 구형파 신호를 펄스 신호로 변환해서 손실성 전송로에 송출하고, 수신부에서 펄스 신호를 구형파 신호로 변환하는 구성에 관한 것으로, 케이블이나 프린트 기판 배선 등의 손실성 전송로를 이용한 신호 전송에 있어서의 통신 특성을 개선하는 데 적합하다.
10, 10a, 10b: 송신부, 11: 디지털 신호원, 12: 버퍼 회로, 13: 출력 저항, 14, 14a: 펄스 생성 회로, 15: 주선로, 16: 천이 시간 조정용 버퍼, 20: 손실성 전송로, 30: 수신부, 31: 종단 저항, 32: 비교 회로, 33: 증폭기, 40, 50: 기판, 41, 52: 접지 영역, 42 동축 커넥터, 140: 접속점, 51a, 141, 141a: 쇼트 스터브, 51b, 142, 142a: 오픈 스터브.

Claims (5)

  1. 신호를 송출하는 송신부와, 당해 송신부로부터의 신호를 손실성 전송로를 통해서 수신하는 수신부를 갖고,
    상기 송신부는,
    구형파 신호(rectangular wave signal)를 발생하는 신호원과,
    전파 시간(propagation time)이 상기 구형파 신호의 천이 시간의 1/4에 상당하는 쇼트 스터브와 오픈 스터브로 이루어지고, 상기 구형파 신호에 대응한 펄스 신호를 생성해서 상기 손실성 전송로에 출력하는 펄스 생성 회로를 구비하고,
    상기 수신부는,
    히스테리시스 기능을 갖고, 상기 손실성 전송로를 통해서 수신한 펄스 신호를 상기 구형파 신호로 변환하는 비교기(comparator)를 구비한 것을 특징으로 하는 신호 전송 시스템.
  2. 제 1 항에 있어서,
    상기 쇼트 스터브와 상기 오픈 스터브의 특성 임피던스는, 당해 쇼트 스터브와 오픈 스터브의 접속점과 상기 신호원 사이의 저항값과 상기 손실성 전송로의 특성 임피던스와 동일한 값인 것을 특징으로 하는 신호 전송 시스템.
  3. 제 1 항에 있어서,
    상기 펄스 생성 회로는,
    상기 쇼트 스터브 및 상기 오픈 스터브 중, 적어도 어느 하나를, 기판 내의 배선, 마이크로 스트립 라인, 스트립 라인 중 어느 하나로 구성하는 것을 특징으로 하는 신호 전송 시스템.
  4. 제 1 항에 있어서,
    상기 펄스 생성 회로는,
    상기 쇼트 스터브 및 상기 오픈 스터브 중, 적어도 어느 하나를, 기판의 비아(via)로 구성하는 것을 특징으로 하는 신호 전송 시스템.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 송신부는,
    상기 신호원과 상기 펄스 생성 회로 사이에, 상기 구형파 신호의 천이 시간을 변화시키는 천이 시간 조정용 버퍼를 마련한 것을 특징으로 하는 신호 전송 시스템.
KR1020207015136A 2017-12-06 2017-12-06 신호 전송 시스템 KR102165986B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/043834 WO2019111354A1 (ja) 2017-12-06 2017-12-06 信号伝送システム

Publications (2)

Publication Number Publication Date
KR20200066373A true KR20200066373A (ko) 2020-06-09
KR102165986B1 KR102165986B1 (ko) 2020-10-15

Family

ID=66750162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207015136A KR102165986B1 (ko) 2017-12-06 2017-12-06 신호 전송 시스템

Country Status (5)

Country Link
US (1) US10855332B2 (ko)
JP (1) JP6656494B2 (ko)
KR (1) KR102165986B1 (ko)
CN (1) CN111418193B (ko)
WO (1) WO2019111354A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135453A (ja) * 1993-11-12 1995-05-23 Sharp Corp 信号変換装置
JPH07283699A (ja) * 1994-04-11 1995-10-27 Nec Eng Ltd 周波数逓倍回路及びこれを用いた周波数逓倍装置
JPH09507978A (ja) 1994-06-03 1997-08-12 ディーエスシー、カミューニケイシャンズ、コーパレイシャン 高速度伝送システム
JP2011097552A (ja) * 2009-10-02 2011-05-12 Fujitsu Ltd フィルタ、送受信装置及び増幅回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537041A (en) * 1989-03-29 1996-07-16 Bhc Consulting Pty Ltd Discriminating time domain conducting metal detector utilizing multi-period rectangular transmitted pulses
JP3815423B2 (ja) * 2002-11-07 2006-08-30 ソニー株式会社 送信装置及び送信方法、受信装置及び受信方法、パルス位置検出方法、並びにトラッキング方法
CN101043096A (zh) * 2006-03-22 2007-09-26 鸿富锦精密工业（深圳）有限公司 宽截止带宽低通滤波器
JPWO2008133010A1 (ja) * 2007-04-12 2010-07-22 日本電気株式会社 フィルタ回路素子及び電子回路装置
JP2008301257A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 高周波回路基板、及び高周波回路基板のバイアス回路インピーダンス制御方法
JP5187310B2 (ja) * 2007-09-12 2013-04-24 日本電気株式会社 データ伝送装置およびデータ伝送方法
US8179957B2 (en) * 2007-12-11 2012-05-15 Telefonaktiebolaget L M Ericsson (Publ) Quadrature pulse-width modulation methods and apparatus
JP5227837B2 (ja) * 2009-02-24 2013-07-03 古河電気工業株式会社 フィルタ回路
JP5223008B2 (ja) * 2009-07-14 2013-06-26 パナソニック株式会社 高周波電力増幅器
JP5750031B2 (ja) * 2010-11-19 2015-07-15 株式会社半導体エネルギー研究所 電子回路及び半導体装置
JP6067976B2 (ja) * 2012-03-09 2017-01-25 三菱電機株式会社 マイクロ波終端器
US9319255B2 (en) * 2012-09-14 2016-04-19 Nec Corporation Transmitter, signal-synthesizing circuit, and signal-synthesizing method
JP2015008354A (ja) * 2013-06-24 2015-01-15 富士通株式会社 伝送装置および高周波フィルタ
US9426005B1 (en) * 2015-07-09 2016-08-23 Infineon Technologies Ag Method for indirect measurement of the phase delay of a RF-PWM modulator
CN110447146A (zh) * 2016-12-21 2019-11-12 英特尔公司 无线通信技术、装置和方法
US10109447B1 (en) * 2018-05-31 2018-10-23 The United States Of America As Represented By The Secretary Of The Air Force Electron beam modulator based on a nonlinear transmission line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135453A (ja) * 1993-11-12 1995-05-23 Sharp Corp 信号変換装置
JPH07283699A (ja) * 1994-04-11 1995-10-27 Nec Eng Ltd 周波数逓倍回路及びこれを用いた周波数逓倍装置
JPH09507978A (ja) 1994-06-03 1997-08-12 ディーエスシー、カミューニケイシャンズ、コーパレイシャン 高速度伝送システム
JP2011097552A (ja) * 2009-10-02 2011-05-12 Fujitsu Ltd フィルタ、送受信装置及び増幅回路

Also Published As

Publication number Publication date
KR102165986B1 (ko) 2020-10-15
JPWO2019111354A1 (ja) 2020-04-09
US10855332B2 (en) 2020-12-01
CN111418193A (zh) 2020-07-14
JP6656494B2 (ja) 2020-03-04
US20200244307A1 (en) 2020-07-30
WO2019111354A1 (ja) 2019-06-13
CN111418193B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
US7446624B2 (en) Transmission line and wiring forming method
US7969256B2 (en) Signal transmission circuit and signal transmission system with reduced reflection
US6570406B2 (en) Method and circuit for pre-emphasis equalization in high speed data communications
US8428155B2 (en) Printed circuit board
US8358156B1 (en) Voltage mode line driver and pre-emphasis circuit
WO2011004453A1 (ja) コモンモードフィルタ
CN102683784A (zh) 差动传送电路、光收发模块以及信息处理装置
US11294129B2 (en) Optical module and optical transmission device
US8488685B2 (en) Active bidirectional splitter for single ended media
JPWO2012133755A1 (ja) 伝送システムとバックプレーンシステム構築方法
KR20140125936A (ko) 수동 이퀄라이저 및 이를 이용한 고속 디지털 신호 전송 시스템
KR102165986B1 (ko) 신호 전송 시스템
JP4739178B2 (ja) 信号等化器
Gazda et al. Time domain analysis of a wideband common-mode suppression filter for bent interconnects
JP2010267484A (ja) 信号等化器
JP5300584B2 (ja) 信号等化器
JP6649195B2 (ja) 差動信号伝送装置
US6570463B1 (en) Signal transmission system
JP5024969B2 (ja) 反射特性利用による高速・長距離伝送システムおよびイコライザ
JP2005252783A (ja) 光送信機
Peddada Signal Integrity Analysis of Transmission lines in Anisotropic Substrate for High-Speed Data Transmission
US20030190849A1 (en) Line termination incorporating compensation for device and package parasitics
CN110383782B (zh) 信号传输装置
Norte The impact of high-speed de-emphasis and multi-stage passive rc equalization on the radiated EMI and signal integrity performances of a 5Gbs microstrip channel
Deroo et al. Reduction of common-mode noise in bent differential interconnects for PAM4 signaling

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right