JP5300584B2 - 信号等化器 - Google Patents

信号等化器 Download PDF

Info

Publication number
JP5300584B2
JP5300584B2 JP2009116963A JP2009116963A JP5300584B2 JP 5300584 B2 JP5300584 B2 JP 5300584B2 JP 2009116963 A JP2009116963 A JP 2009116963A JP 2009116963 A JP2009116963 A JP 2009116963A JP 5300584 B2 JP5300584 B2 JP 5300584B2
Authority
JP
Japan
Prior art keywords
transmission line
signal
impedance
termination resistor
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009116963A
Other languages
English (en)
Other versions
JP2010268154A (ja
Inventor
雄将 鈴木
成一 斉藤
圭太郎 山岸
幸司 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009116963A priority Critical patent/JP5300584B2/ja
Publication of JP2010268154A publication Critical patent/JP2010268154A/ja
Application granted granted Critical
Publication of JP5300584B2 publication Critical patent/JP5300584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Filters And Equalizers (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

この発明は、送信側と受信側との間を接続して信号を伝送する主伝送線路を含む信号等化器に関する。
従来の信号等化器は、送信端と受信端との間を接続して信号を伝送する主伝送線路(第1伝送線路)と、主伝送線路の受信端側に、受信端と並列に接続された受信側終端抵抗(第1終端抵抗)と、受信側終端抵抗と並列に接続され、伝送線路(第2伝送線路)および伝送線路とインピーダンスが異なる終端抵抗(第2終端抵抗)の直列回路からなる周波数特性調整用回路とを備えている。周波数特性調整用回路は、主伝送線路の受信端側に、所望の特定周波数帯域での電圧振幅を、他の周波数帯域よりも大きくする周波数特性を与える(例えば、特許文献1参照)。
これにより、高周波信号を伝送する場合に問題となる伝送線路の導体損失および誘電体損失による電圧損失を良好に補償している。
特開2008−160389号公報
しかしながら、従来技術には、以下のような課題がある。
従来の信号等化器では、高周波信号を伝送する場合には、伝送線路における電圧損失(導体損失および誘電体損失)が大きくなるので、信号等化器で発生する反射の影響は小さい。一方、従来の信号等化器で低周波信号を伝送する場合には、信号等化器自身の入力インピーダンスと主伝送線路の特性インピーダンスとの不整合によって発生する反射が大きな影響を及ぼし、伝送特性が劣化するという問題がある。
この発明は、上記のような課題を解決するためになされたものであり、インピーダンス不整合によって発生する反射を抑制して伝送特性の劣化を防止することで、広い周波数帯域で使用可能な信号等化器を得ることを目的とする。
この発明に係る信号等化器は、送信端と受信端との間を接続して信号を伝送する第1伝送線路と、第1伝送線路の受信端側に、受信端と並列に接続された第1終端抵抗と、第1終端抵抗と並列に接続され、第2伝送線路および第2伝送線路とインピーダンスが異なる第2終端抵抗の直列回路からなり、所望の周波数帯域以外の帯域の信号を減衰させる周波数特性調整回路と、第1伝送線路と受信端との間に直列に接続され、自身の入力インピーダンスと第1伝送線路の特性インピーダンスとを整合させる整合抵抗とを備え、整合抵抗の抵抗値R2は、第1伝送線路の特性インピーダンスをZ0、第1終端抵抗の抵抗値をR3、第2終端抵抗の抵抗値をR4とすると、R2=Z0−(R3×R4)/(R3+R4)で表される値に設定されるものである。
この発明に係る信号等化器によれば、第1伝送線路と受信端との間に直列に接続された整合抵抗は、信号等化器自身の入力インピーダンスと第1伝送線路の特性インピーダンスとを整合させる。
そのため、信号等化器の入力インピーダンスと第1伝送線路の特性インピーダンスとを整合させて、インピーダンス不整合によって発生する反射を抑制することができる。
したがって、インピーダンス不整合によって発生する反射を抑制して伝送特性の劣化を防止することで、広い周波数帯域で使用可能な信号等化器を得ることができる。
この発明の実施の形態1に係る信号等化器を模式的に示す回路図である。 この発明の実施の形態1に係る信号等化器の通過特性を示す説明図である。 この発明の実施の形態1に係る信号等化器の反射特性を示す説明図である。 従来の信号等化器のアイパターン特性を例示する説明図である。 従来の信号等化器のアイパターン特性を例示する説明図である。 この発明の実施の形態1に係る信号等化器のアイパターン特性を例示する説明図である。 この発明の実施の形態1に係る信号等化器のアイパターン特性を例示する説明図である。 この発明の実施の形態1に係る信号等化器が形成されたプリント基板を示す説明図である。 この発明の実施の形態1に係る信号等化器が形成された別のプリント基板を示す説明図である。
以下、この発明の信号等化器の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
この発明の信号等化器は、ケーブルによる伝送やバックプレーンによる伝送等の運用における伝送波形の改善に用いられる。
なお、高周波および低周波の定義については、信号等化器が適用されるシステムによって適宜変化する。例えば、信号速度が3Gbit/secのシステムであれば、500MHz以上を高周波とし、500MHz以下を低周波とすることができる。
実施の形態1.
図1は、この発明の実施の形態1に係る信号等化器を模式的に示す回路図である。
図1において、送信端1と受信端2との間には、送信側集積回路(送信機)10と、主伝送線路(第1伝送線路)20と、整合抵抗30と、受信側集積回路(受信機)40とが、直列に接続されている。
また、整合抵抗30と受信側集積回路40との間には、受信側終端抵抗(第1終端抵抗)50が、受信側集積回路40と並列に接続されている。さらに、整合抵抗30と受信側終端抵抗50との接続点には、周波数特性調整回路60が、受信側終端抵抗50と並列に接続されている。
送信側集積回路10は、送信端1に接続された信号源であり、送信側信号源11と内部インピーダンスである直列抵抗12とを有している。
主伝送線路20は、送信側集積回路10の出力側(受信端2側)に接続され、送信端1と受信端2との間を接続して信号を伝送する。
なお、通常は、主伝送線路20の特性インピーダンスZ0と、直列抵抗12の抵抗値R1とは、互いに等しい。
整合抵抗30は、主伝送線路20と受信側集積回路40との間に直列に接続され、信号等化器の入力インピーダンスと主伝送線路20の特性インピーダンスとを整合させる。整合抵抗30の抵抗値をR2とする。
受信側集積回路40は、受信端2に接続され、入力容量成分41を有している。入力容量成分41は、微小容量であるが、どの集積回路においても存在するものである。
受信側終端抵抗50は、主伝送線路20の受信端2側に一端が接続され、他端が接地されている。なお、受信側終端抵抗50は、受信側集積回路40の入力部に接続されるが、受信側集積回路40に終端抵抗が内蔵されている場合には、この受信側終端抵抗50を設ける必要はない。受信側終端抵抗50の抵抗値をR3とする。
周波数特性調整回路60は、伝送線路(第2伝送線路)61および伝送線路61とインピーダンスが異なる終端抵抗(第2終端抵抗)62が直列接続されて構成されている。伝送線路61の一端は、整合抵抗30と受信側終端抵抗50との接続点に接続され、他端は、終端抵抗62の一端に接続されている。終端抵抗62の他端は、接地されている。
また、周波数特性調整回路60は、伝送線路61の特性インピーダンスZ1または長さ、もしくは終端抵抗62の抵抗値R4を変化させることにより、所望の周波数帯域以外の帯域の信号を減衰させ、主伝送線路20の受信端2側に、所望の周波数帯域での電圧振幅を他の周波数帯域よりも大きくする周波数特性を与える。なお、伝送線路61の特性インピーダンスZ1は、主伝送線路20の特性インピーダンスZ0よりも高い値に設定されている。
ここで、信号等化器の低周波数帯域における挿入損失は、次式(1)で表される。式(1)において、Lは低周波数帯域における真値の挿入損失を示し、Zはポート基準インピーダンス値を示す。
L=(2×R4×Z)/(2×R4×Z+R2×Z+R2×R4+Z×Z)・・・(1)
また、伝送線路61の長さと、挿入損失Lが最小となるピーク周波数との関係は、次式(2)で表される。式(2)において、dは伝送線路61の長さを示し、λはピーク周波数における波長を示している。
d=λ/4・・・(2)
以下、上記構成の信号等化器の動作について説明する。
送信側集積回路10からの信号は、主伝送線路20で伝送されて、受信側終端抵抗50に到達する。このとき、主伝送線路20における導体損失および誘電体損失によって、高周波になるほど、また伝送距離が長くなるほど信号の減衰が大きくなる。高周波成分が減衰すると、伝送波形に歪みが生じて正しいデータを伝送することができなくなるが、伝送線路61およびその出力部に接続された終端抵抗62による周波数特性調整回路60の作用により、低周波成分が抑制され、平坦な周波数特性を実現することができる。
主伝送線路20で伝送された信号は、受信側終端抵抗50に入力されるとともに、周波数特性調整回路60にも入力される。周波数特性調整回路60に入力された信号は、伝送線路61で伝送されて終端抵抗62に到達し、負の反射となって再び伝送線路61で伝送されて、受信側終端抵抗50に入力される。
ここで、受信側終端抵抗50と伝送線路61との分岐点からみた伝送線路61側の入力インピーダンスZは、次式(3)で表される。式(3)において、jは虚数単位を示し、βLは伝送線路61の電気長を示しており、電気長βLは、周波数に応じて変化する。
Z=Z1×(R4+j×Z1×tanβL)/(Z1+j×R4×tanβL)・・・(3)
式(3)から、低周波信号については、入力インピーダンスZ=R4となり、終端抵抗62により減衰が生じる。これに対して、高周波信号については、入力インピーダンスZが大きな値になるので、終端抵抗62による減衰が減少する。
特に、電気長βL=π/2の場合には、入力インピーダンスZがZ=Z1×Z1/R4となり、伝送線路61の特性インピーダンスZ1をZ1≧R4とすれば、伝送線路61がハイインピーダンスに見えるので、終端抵抗62による減衰が大きく減少する。
この発明の実施の形態1に係る信号等化器の通過特性を図2に例示する。図2において、横軸は周波数を示し、縦軸は通過特性を示している。
図2より、伝送線路61の特性インピーダンスZ1および長さd、並びに終端抵抗62の抵抗値R4を適切に設定することにより、主伝送線路20の特性に応じた周波数特性に適合させることができる。すなわち、主伝送線路20の周波数特性の高周波における信号強度の低下を補償することができる。
続いて、この信号等化器の反射特性について説明する。
主伝送線路20と整合抵抗30との間からみた受信端2側のインピーダンスは、低周波信号については、整合抵抗30、受信側終端抵抗50および終端抵抗62の合成インピーダンスZnであり、次式(4)で表される。
Zn=R2+(R3×R4)/(R3+R4)・・・(4)
上述したように、送信側集積回路10の直列抵抗12の抵抗値R1、主伝送線路20の特性インピーダンスZ0および合成インピーダンスZnの関係が、R1≠Z0≠Znとなった場合に、インピーダンスが不整合となり、反射が発生する。
そこで、式(4)において、合成インピーダンスZnが主伝送線路20の特性インピーダンスZ0と一致する(Zn=Z0)ように、整合抵抗30の抵抗値R2を、終端抵抗50の抵抗値R3および終端抵抗62の抵抗値R4に合わせて設定することにより、インピーダンスを整合させることができる。
この発明の実施の形態1に係る信号等化器の反射特性を図3に例示する。図3において、横軸は周波数を示し、縦軸は反射特性を示している。また、図中の実線は実施の形態1に係る信号等化器の反射特性を示し、破線は従来の信号等化器の反射特性を示している。
図3より、整合抵抗30によって、低周波数帯域における反射特性が改善されている。なお、上述したように、高周波数帯域においては、伝送線路61での電圧損失(導体損失および誘電体損失)が大きくなるので、信号等化器で発生する反射の影響は小さい。
次に、この信号等化器のアイパターン特性について、従来の信号等化器のものと比較しながら説明する。
図4および図5は、従来の信号等化器のアイパターン特性を例示する説明図である。図4および図5において、横軸は時間を示し、縦軸は電圧を示している。なお、図4は、直列抵抗の抵抗値R1(例えば、50Ω)、主伝送線路の特性インピーダンスZ0および合成インピーダンスZnの関係が、R1=Z0≠Znである場合のアイパターン特性を示している。また、図5は、直列抵抗の抵抗値R1(例えば、10Ω)、主伝送線路の特性インピーダンスZ0および合成インピーダンスZnの関係が、R1≠Z0≠Znである場合のアイパターン特性を示している。
図4と図5とを比較すると、図5のアイパターン特性では、インピーダンス不整合によってアイパターンが閉じ、伝送特性が劣化している。
図6および図7は、この発明の実施の形態1に係る信号等化器のアイパターン特性を例示する説明図である。図6および図7において、横軸は時間を示し、縦軸は電圧を示している。なお、図6は、直列抵抗12の抵抗値R1(例えば、50Ω)、主伝送線路20の特性インピーダンスZ0および合成インピーダンスZnの関係が、R1=Z0=Znである場合のアイパターン特性を示している。また、図7は、直列抵抗12の抵抗値R1(例えば、10Ω)、主伝送線路20の特性インピーダンスZ0および合成インピーダンスZnの関係が、R1≠Z0=Znである場合のアイパターン特性を示している。
図6と図7とを比較すると、主伝送線路20の特性インピーダンスZ0と、合成インピーダンスZnとの整合がとれており、反射の発生が抑制されているので、両者ともアイパターンが開き、良好な伝送特性が得られている。
続いて、この信号等化器が適用される機器について説明する。
この発明の実施の形態1に係る信号等化器は、特に高周波回路機器に適用され、信号等化器は、プリント基板上に形成されたストリップ線路やマイクロストリップ線路、または同軸ケーブルにより分布定数回路で形成される。また、少なくとも主伝送線路20および伝送線路61は、プリント基板上に形成されたストリップ線路やマイクロストリップ線路、または同軸ケーブルで構成されうる。
図8は、この発明の実施の形態1に係る信号等化器が形成されたプリント基板100を示す説明図である。
図8において、主伝送線路20および伝送線路61は、プリント基板(PCB)100上の配線パターンで構成されている。なお、図8では、主伝送線路20および伝送線路61をプリント基板100の配線パターンによる伝送線路として具体例を示したが、同軸線路やケーブルを用いてもよい。
図9は、この発明の実施の形態1に係る信号等化器が形成された別のプリント基板100Aを示す説明図である。図9は、この信号等化器を差動伝送方式に適用した例を示している。
図9において、送信端1と受信端2との間には、差動信号源10Aと、主伝送線路(第1伝送線路)20Aと、整合抵抗30a、30bと、差動受信レシーバ40Aとが、直列に接続されている。
また、整合抵抗30a、30bと差動受信レシーバ40Aとの間には、受信側終端抵抗(第1終端抵抗)50a、50bが、それぞれ差動受信レシーバ40Aと並列に接続されている。さらに、整合抵抗30aと受信側終端抵抗50aとの接続点には、伝送線路(第2伝送線路)61aおよび終端抵抗(第2終端抵抗)62aが直列接続された周波数特性調整回路60aが接続されている。また、整合抵抗30bと受信側終端抵抗50bとの接続点には、伝送線路(第2伝送線路)61bおよび終端抵抗(第2終端抵抗)62bが直列接続された周波数特性調整回路60bが接続されている。
また、図9において、主伝送線路20Aは、プリント基板(PCB)100A上の配線パターンで構成された差動伝送線路である。また、伝送線路61a、61bは、プリント基板100A上の配線パターンで構成されている。なお、差動伝送方式の場合には、この信号等化器は、主伝送線路20Aの正極性信号側および負極性信号側の両方に接続される。また、図9では、主伝送線路20Aおよび伝送線路61a、61bをプリント基板100Aの配線パターンによる伝送線路として具体例を示したが、差動伝送用ケーブルを用いてもよい。
以上のように、実施の形態1によれば、第1伝送線路と受信端との間に直列に接続された整合抵抗は、信号等化器自身の入力インピーダンスと第1伝送線路の特性インピーダンスとを整合させる。
そのため、信号等化器の入力インピーダンスと第1伝送線路の特性インピーダンスとを整合させて、インピーダンス不整合によって発生する反射を抑制することができる。
したがって、インピーダンス不整合によって発生する反射を抑制して伝送特性の劣化を防止することで、広い周波数帯域で使用可能な信号等化器を得ることができる。
1 送信端、2 受信端、20、20A 主伝送線路(第1伝送線路)、30、30a、30b 整合抵抗、50、50a、50b 受信側終端抵抗(第1終端抵抗)、60、60a、60b 周波数特性調整回路、61、61a 伝送線路(第2伝送線路)、62、62a、62b 終端抵抗(第2終端抵抗)。

Claims (2)

  1. 送信端と受信端との間を接続して信号を伝送する第1伝送線路と、
    前記第1伝送線路の前記受信端側に、前記受信端と並列に接続された第1終端抵抗と、
    前記第1終端抵抗と並列に接続され、第2伝送線路および前記第2伝送線路とインピーダンスが異なる第2終端抵抗の直列回路からなり、所望の周波数帯域以外の帯域の信号を減衰させる周波数特性調整回路と、
    前記第1伝送線路と前記受信端との間に直列に接続され、自身の入力インピーダンスと前記第1伝送線路の特性インピーダンスとを整合させる整合抵抗と、
    を備え
    前記整合抵抗の抵抗値R2は、前記第1伝送線路の特性インピーダンスをZ0、前記第1終端抵抗の抵抗値をR3、前記第2終端抵抗の抵抗値をR4とすると、次式
    R2=Z0−(R3×R4)/(R3+R4)
    で表される値に設定される
    ことを特徴とする信号等化器。
  2. 前記第2終端抵抗の抵抗値R4は、前記第2伝送線路の特性インピーダンスをZ1とすると、次式
    R4≦Z1
    で表される値に設定される
    ことを特徴とする請求項1に記載の信号等化器。
JP2009116963A 2009-05-13 2009-05-13 信号等化器 Active JP5300584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009116963A JP5300584B2 (ja) 2009-05-13 2009-05-13 信号等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116963A JP5300584B2 (ja) 2009-05-13 2009-05-13 信号等化器

Publications (2)

Publication Number Publication Date
JP2010268154A JP2010268154A (ja) 2010-11-25
JP5300584B2 true JP5300584B2 (ja) 2013-09-25

Family

ID=43364788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116963A Active JP5300584B2 (ja) 2009-05-13 2009-05-13 信号等化器

Country Status (1)

Country Link
JP (1) JP5300584B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483018B1 (ko) * 2013-11-20 2015-01-19 스마트파이 주식회사 고속 인터페이스 시스템에서의 장치 및 고속 인터페이스 시스템

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013007407A1 (en) 2011-07-13 2013-01-17 Asml Netherlands B.V. Power supply for a discharge produced plasma euv source
JP6227391B2 (ja) * 2013-12-12 2017-11-08 松江エルメック株式会社 受動イコライザ
US9614703B2 (en) 2015-03-30 2017-04-04 Qualcomm Incorporated Circuits and methods providing high-speed data link with equalizer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05111063A (ja) * 1991-10-14 1993-04-30 Fujitsu Ltd 交換機インタフエイス回路
JP2005286622A (ja) * 2004-03-29 2005-10-13 Nec Engineering Ltd 伝送線路インピーダンス整合回路
JP2007081821A (ja) * 2005-09-14 2007-03-29 Toshiba Corp 伝送線路装置とその終端処理方法
JP4739178B2 (ja) * 2006-12-22 2011-08-03 三菱電機株式会社 信号等化器
JP2009194685A (ja) * 2008-02-15 2009-08-27 Hitachi Ulsi Systems Co Ltd 信号伝送システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483018B1 (ko) * 2013-11-20 2015-01-19 스마트파이 주식회사 고속 인터페이스 시스템에서의 장치 및 고속 인터페이스 시스템

Also Published As

Publication number Publication date
JP2010268154A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
US8724678B2 (en) Electromagnetic interference reduction in wireline applications using differential signal compensation
US6886065B2 (en) Improving signal integrity in differential signal systems
US7969256B2 (en) Signal transmission circuit and signal transmission system with reduced reflection
US8258892B2 (en) High-speed bandpass serial data link
JP5300584B2 (ja) 信号等化器
JP5582248B2 (ja) 伝送システムとバックプレーンシステム構築方法
US9094240B2 (en) Passive equalizer and high-speed digital signal transmission system using the same
JP2008072434A (ja) 送受信装置とこれを用いた電子機器
JP2017059517A (ja) 電子機器、およびプリンター
JP4739178B2 (ja) 信号等化器
JPWO2006098076A1 (ja) 回路基板
JP2010267484A (ja) 信号等化器
US9888560B2 (en) Differential transmission line having quarter wavelength differential coupler to reduce common mode noise
EP2487749B1 (en) Printed circuit board with bandstop filter
US11949536B2 (en) Transferring digital subscriber connection signals via a coaxial cable
CN112929055B (zh) 一种回波消除电路
KR101010596B1 (ko) 등화기 및 통신 장치
US10148464B1 (en) Systems and methods for equalizing a laser drive signal
KR20080081688A (ko) 고속신호 전달을 위한 개선된 신호수신회로
CN115413117B (zh) 一种用于电子系统设备中差分信号高速板间互联装置
KR102165986B1 (ko) 신호 전송 시스템
US8872597B2 (en) Equalizer for loss-compensation of high-frequency signals generated in transmission channels
CN112311419B (zh) 能够消除回音的通信装置
US20080094151A1 (en) Equalization Network For Balanced Cabling
JP2010239326A (ja) 反射特性利用による高速・長距離伝送システムおよびイコライザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130618

R150 Certificate of patent or registration of utility model

Ref document number: 5300584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250