JP2005286622A - 伝送線路インピーダンス整合回路 - Google Patents
伝送線路インピーダンス整合回路 Download PDFInfo
- Publication number
- JP2005286622A JP2005286622A JP2004096562A JP2004096562A JP2005286622A JP 2005286622 A JP2005286622 A JP 2005286622A JP 2004096562 A JP2004096562 A JP 2004096562A JP 2004096562 A JP2004096562 A JP 2004096562A JP 2005286622 A JP2005286622 A JP 2005286622A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output voltage
- detection result
- transmission line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
【課題】 短時間で簡潔に線路インピーダンスの整合がとれる伝送線路インピーダンス整合回路を提供する。
【解決手段】 電圧検出部11は、出力電圧Vのオーバシュートのピーク値とディジタル信号の高レベルとの差または出力電圧のアンダシュートのピーク値とディジタル信号の高レベルとの差が最大動作範囲を超えるときは正の検出結果信号Kpを出力する。また、立上り部の出力電圧がディジタル信号の高レベルに未到達であるときのその差、または立下り部の出力電圧がディジタル信号の低レベルに未到達であるときのその差が最小動作範囲未満のときは負の検出結果信号Knを出力する。制御部12は、正の検出結果信号が入力すると可変抵抗部13の抵抗値を増加側に制御する制御値信号Cpを出力し、負の検出結果信号Bが入力すると可変抵抗部の抵抗値を減少側に制御する制御値信号Cnを出力する。可変抵抗部13は制御値信号Cによりその抵抗値をリニアに変化させる。
【選択図】 図1
【解決手段】 電圧検出部11は、出力電圧Vのオーバシュートのピーク値とディジタル信号の高レベルとの差または出力電圧のアンダシュートのピーク値とディジタル信号の高レベルとの差が最大動作範囲を超えるときは正の検出結果信号Kpを出力する。また、立上り部の出力電圧がディジタル信号の高レベルに未到達であるときのその差、または立下り部の出力電圧がディジタル信号の低レベルに未到達であるときのその差が最小動作範囲未満のときは負の検出結果信号Knを出力する。制御部12は、正の検出結果信号が入力すると可変抵抗部13の抵抗値を増加側に制御する制御値信号Cpを出力し、負の検出結果信号Bが入力すると可変抵抗部の抵抗値を減少側に制御する制御値信号Cnを出力する。可変抵抗部13は制御値信号Cによりその抵抗値をリニアに変化させる。
【選択図】 図1
Description
本発明は、伝送線路を介して回路間でディジタル信号を伝送する場合の伝送線路インピーダンス整合回路に関する。
伝送線路を介して回路間でディジタル信号を伝送する場合、回路のインピーダンスが伝送線路のインピーダンスと不整合であると波形が劣化する。そこで、回路設計時に波形シミュレーションを実施することにより双方のインピーダンスを整合させることが多い。しかし、波形シミュレーションするためには時間がかかり、これにより設計時間が増加するため、波形シミュレーションに置き換わる手段が望まれる。
このような要請に対して線路インピーダンスを自動調整する技術が提案されている(例えば、特許文献1参照)。この技術は、図7に示すように、LSIの間で信号伝送を行うLSIシステムにおいて、パワーオンリセット中、あるいはパワーオンリセットを解除した一定時間後、あるいは一定時間間隔で、あるいは対象LSIの温度変動が所定幅を超えたときに、出力抵抗値調整要求信号を発行する調整要求信号発行手段と、出力抵抗値調整要求信号が発行されたことを契機にして対象LSIにかかる信号伝送を停止し当該対象LSIの出力抵抗値を調整する出力抵抗値調整手段とを備えたものである。
また、出力電圧の過渡的電圧を検出し、基準電圧と比較することにより、出力インピーダンスを特性インピーダンスに整合する技術が知られている(例えば、特許文献2参照)。この技術は、LSI内のデータ出力回路と、終端抵抗が接続されていない伝送線路を用いて、データ出力回路の出力インピーダンスを調整する。
上述の特許文献1記載の技術によると、出力抵抗値調整要求信号を発行する契機が列挙のいずれであっても、LSI内部の出力抵抗値が温度変化により変化する特性を持っているため温度変化が生じたときにLSI内部の出力抵抗値を調整するという動作になる。しかし、この動作では、回路設計時に、LSIが通常温度で動作しLSI内部の出力抵抗値が特定の値を持っていることを考慮して、予め線路インピーダンス整合をとるように設計する必要がある。
さらには、LSI間の接続がn:1になった場合、パターン設計条件により線路インピーダンス整合をとる必要があり、温度変化に対応した出力抵抗値の調整だけでは線路インピーダンス整合をとることは非常に困難であるため、従来通り回路設計時における波形シミュレーションが必要となる。
また、特許文献2記載の技術では、抵抗値を変化させるためには複数経路の信号を合成させる必要があり、更に各々の経路の出力端で信号の変化は同時に起こることが前提となるが、このような要件を満足させるのは困難である。
そこで、本発明の目的は、回路設計時に波形シミュレーションが不要であり、かつ単純な構成の伝送線路インピーダンス整合回路を提供することにある。
本発明の伝送線路インピーダンス整合回路は、伝送線路を介して回路間でディジタル信号を伝送する場合の伝送線路インピーダンス整合回路であって、伝送線路に直列に接続されている可変抵抗部と、可変抵抗部による降下後の出力電圧を入力し、内蔵している基準電圧と比較して検出結果信号を出力する電圧検出部(図1の11)と、検出結果信号に基づいて出力電圧の変化を抑制するための制御値信号を作り出す制御部(図1の12)と、制御値信号によりその抵抗値をリニアに変化させる可変抵抗部(図1の13)とを備えたものである。
より詳しくは、前記電圧検出部は、出力電圧のオーバシュートのピーク値とディジタル信号の高レベルとの差またはディジタル信号の低レベルと出力電圧のアンダシュートのピーク値との差が最大動作範囲を超えるときは正の検出結果信号を出力する。また、立下り部における出力電圧がディジタル信号の高レベルまたは立上り部における出力電圧が低レベルに未到達であるときのそれらの差が最小動作範囲未満のときは負の検出結果信号を出力する。
前記制御部は、正の検出結果信号が入力すると可変抵抗部の抵抗値を増加側に制御する制御値信号を出力し、負の検出結果信号が入力すると可変抵抗部の抵抗値を減少側に制御する制御値信号を出力する。
線路インピーダンスが不整合の場合、伝送路上に、図5に示すようなディジタル回路の出力電圧の上下限を超過するスパイク波形が発生したり、出力電圧の上下限未到達の波形が発生する。電圧検出部は、伝送線路上の電圧レベルを測定し、このようなスパイク波形や上下限未到達の有無を判断し線路上のインピーダンス不整合を検知する。そして、その結果により線路インピーダンス整合用の可変抵抗の値を変化させ、線路インピーダンスを整合させるという動作を実行する。従って、回路設計時における波形シミュレーションを省略しても、線路インピーダンスを整合できるという効果が得られる。
また、このような伝送線路インピーダンス整合回路は構成が単純であり、容易に実現できるという効果も有する。
本発明の伝送線路インピーダンス整合回路は、伝送線路に直列に接続されている可変抵抗部と、可変抵抗部による降下後の出力電圧を入力し、内蔵している基準電圧と比較して検出結果信号を出力する電圧検出部と、検出結果信号に基づいて出力電圧の変化を抑制するための制御値信号を作り出す制御部と、制御値信号によりその抵抗値をリニアに変化させる可変抵抗部とを備える。
電圧検出部は、出力電圧のオーバシュートのピーク値とディジタル信号の高レベルとの差、またはディジタル信号の低レベルと出力電圧のアンダシュートのピーク値との差が最大動作範囲を超えるときは正の検出結果信号を出力する。また、出力電圧が立下り部においてディジタル信号の高レベルに未到達、または立上り部において低レベルに未到達であるときのその差が最小動作範囲未満のときは負の検出結果信号を出力する。
制御部は、正の検出結果信号が入力すると可変抵抗部の抵抗値を増加側に制御する制御値信号を出力し、負の検出結果信号が入力すると可変抵抗部の抵抗値を減少側に制御する制御値信号を出力する。
図2は本発明が適用される回路を示す。図2において、本発明の伝送線路インピーダンス整合回路1は、ドライバIC2とレシーバIC3の間を接続する伝送線路4に挿入されている。ドライバIC2から出力される信号は、伝送線路4を伝わってレシーバIC3に供給される。伝送線路インピーダンス整合回路1は、ドライバIC2から出力された信号がレシーバIC3に入力される際の線路インピーダンスの不整合から発生する波形歪みを抑える働きをする。
伝送線路4を伝わる信号は、図5に示すように、使用環境の変動やドライバIC2,レシーバIC,伝送線路4の品質の変化により、オーバーシュートやアンダーシュートが発生し得る。また、図6に示すように、使用環境の変動やドライバIC2,レシーバIC,伝送線路4の品質の変化により、ディジタル信号の高レベルや低レベルに未到達となることがある。線路インピーダンス整合回路1の電圧検出部11は伝送線路4上の電圧を常時監視して、このような波形歪みを補償することにより正常な波形にするよう作動する。
そのため、高レベル側の波形歪みを補償することを目的としてディジタル信号の高レベルVccを第1の基準電圧Vhとし、ディジタル信号の低レベルGNDを第2の基準電圧Vlとする。更に、オーバシュートまたはアンダシュートを抑制することを目的として正極性の最大動作範囲、レベル未到達をすることを目的として負極性の最小動作範囲を定義する。
図1は、線路インピーダンス整合回路1の詳細を示し、電圧検出部11,制御部12および可変抵抗部13から構成されている。可変抵抗部13は伝送線路4に直列に接続されている。電圧検出部11は、ドライバIC2からの出力電圧の可変抵抗部13に降下後の電圧(以下、「出力電圧」と記す)Vを入力し、内蔵している基準電圧と比較する。そして、その結果によって検出結果信号Bを制御部12に出力する。
制御部12は、検出結果信号Bに基づいて制御値信号Cを作り出して、可変抵抗部13に供給する。可変抵抗部13では、制御値信号Cによりその抵抗値をリニアに変化させる。なお、出力電圧Vについて、ディジタル信号波形の立上り部の出力電圧Vrとし、ディジタル信号波形の立下り部の出力電圧Vfとする。
電圧検出部11は、図3に示すフローチャートに従って動作する。電圧検出部11では、先ず、出力電圧Vのピーク値と中間電圧Vm(基準電圧Vhと基準電圧Vlの平均電圧)を比較する(ステップS1)。その結果、出力電圧Vのピーク値が中間電圧Vm以上の場合は、出力電圧Vのピーク値と基準電圧Vhとの差が動作範囲内であるかが問われる。
この場合、ディジタル信号の立上り部では出力電圧Vrのピーク値と基準電圧Vhとの差が最大動作範囲と比較され(ステップS2)、ディジタル信号の立下り部では出力電圧Vfのピーク値と基準電圧Vhとの差が最小動作範囲と比較される(ステップS3)。比較は前者から後者を減算する方法で行われる。
ステップS2およびステップS3におけるいずれの比較の結果おいても、出力電圧Vのピーク値と基準電圧Vhの差が動作範囲内である場合(ステップS4)は、電圧検出部11から検出結果信号Kを出力することはない。これに対して、出力電圧Vrのピーク値と基準電圧Vhとの差が最大動作範囲を超えている場合は、電圧検出部11は過大を意味する正極性の検出結果信号Kpを制御部12へ出力する(ステップS5)。また、出力電圧Vfのピーク値と基準電圧Vhとの差が最小動作範囲未満である場合は、電圧検出部11は過小を意味する負極性の検出結果信号Knを制御部12へ出力する(ステップS6)。
次に、ステップS1において、出力電圧Vのピーク値が中間電圧Vm未満の場合は、出力電圧Vのピーク値と基準電圧Vlの差が動作範囲内であるかが問われる。この場合、ディジタル信号の立下り部では、基準電圧Vlと出力電圧Vfのピーク値との差が最大動作範囲と比較され(ステップS7)、ディジタル信号の立上り部では、基準電圧Vlと出力電圧Vrのピーク値との差が最小動作範囲と比較される(ステップS8)。
ステップS7およびステップS8におけるいずれの比較の結果おいても、出力電圧Vのピーク値と基準電圧Vlの差が動作範囲内である場合(ステップS9)は、電圧検出部11から検出結果信号Kを出力することはない。これに対して、基準電圧Vlと出力電圧Vfのピーク値との差が最大動作範囲を超えている場合は、電圧検出部11は過大を意味する正極性の検出結果信号Kpを制御部12へ出力する(ステップS5)。また、基準電圧Vlと出力電圧Vrのピーク値との差が最小動作範囲未満の場合は、電圧検出部11は過小を意味する負極性の検出結果信号Knを制御部12へ出力する(ステップS6)。
制御部12は、図4に示すフローチャートに従って動作する。制御部12は、検出結果信号Kの極性を判定する(ステップT1)。その結果、正極性の検出結果信号Kpが入力している場合は、可変抵抗部13の抵抗値を増加させる方向に制御するための制御信号Cpを可変抵抗部13へ出力する(ステップT2)。一方、制御部12は、負極性の検出結果信号Knが入力している場合は、可変抵抗部13の抵抗値を減衰させる方向に制御するための制御信号Cnを可変抵抗部13へ出力する(ステップT3)。
ドライバIC2から伝送線路4を介してレシーバIC3に信号を送る回路を設計した場合、伝送線路4に本線路インピーダンス整合回路1を挿入して、この回路を使用に供する。このとき、従来のように、予め波形シミュレーションをして、ドライバIC2またはレシーバICと伝送線路4のインピーダンスの整合を図る必要はない。
以上のように構成された本実施例の動作について説明する。最初に、図5に示したように、オーバシュート,アンダシュートが発生した波形歪の補償について説明する。
いま、中間電圧Vm以上のディジタル信号の立上り部で何らかの原因によりオーバシュートが発生して、出力電圧Vrのピーク値と基準電圧Vhとの差が最大動作範囲を超えたとする(ステップS2でY)。電圧検出部11は正の検出結果信号Kpを制御部12へ出力する(ステップS5)。すると、制御部12は抵抗値を増加側に制御する制御値信号Cpを可変抵抗部13へ出力する(ステップT2)。
これにより、可変抵抗部13の抵抗値は増加し、伝送線路4へ供給される電流が抑制される。その結果、伝送線路4における反射が抑制され、可変抵抗部13における出力電圧Vrは基準電圧Vhとの差が最大動作範囲内に収まる(ステップS2でN)程度に降下する。当然、オーバシュートに続くリギングも動作範囲内に収まる。
一方、中間電圧Vm未満のディジタル信号の立下り部で何らかの原因によりアンダシュートが発生して、基準電圧Vlと出力電圧Vfのピーク値との差が最大動作範囲を超えたとする(ステップS7でY)。電圧検出部11は正の検出結果信号Kpを制御部12へ出力する(ステップS5)。すると、制御部12は抵抗値を増加側に制御する制御値信号Cpを可変抵抗部13へ出力する(ステップT2)。
これにより、可変抵抗部13の抵抗値は増加し、伝送線路4へ供給される電流が抑制される。その結果、伝送線路4における反射が抑制され、可変抵抗部13における出力電圧Vfは基準電圧Vlとの差が最大動作範囲内に収まる(ステップS7でN)程度に上昇する。当然、アンダーシュートに続くリギングも動作範囲内に収まる。
次に、図6に示したように、レベル未到達の波形歪の補償について説明する。
いま、中間電圧Vm以上のディジタル信号の立下り部で何らかの原因により出力電圧Vfのピーク値と基準電圧Vhとの差が最小動作範囲未満になったとする(ステップS3でY)。電圧検出部11は負の検出結果信号Knを制御部12へ出力する(ステップS6)。すると、制御部12は抵抗値を減少側に制御する制御値信号Cnを可変抵抗部13へ出力する(ステップT3)。
これにより、可変抵抗部13の抵抗値は減少し、伝送線路4へ供給される電流が増加される。その結果、可変抵抗部13における出力電圧Vfは基準電圧Vhとの差が最小動作範囲内に収まる(ステップS3でN)程度に上昇する。その結果、出力電圧Vfは高レベルVhに近づく。
一方、中間電圧Vm未満のディジタル信号の立上り部で何らかの原因により基準電圧Vlと出力電圧Vrのピーク値との差が最小動作範囲未満になったとする(ステップS8でY)。電圧検出部11は負の検出結果信号Knを制御部12へ出力する(ステップS6)。すると、制御部12は抵抗値を減少側に制御する制御値信号Cnを可変抵抗部13へ出力する(ステップT3)。
これにより、可変抵抗部13の抵抗値は減少し、伝送線路4へ供給される電流が抑制される。その結果、可変抵抗部13における出力電圧Vrは基準電圧Vlとの差が最小動作範囲内に収まる(ステップS8でN)程度に下降する。その結果、出力電圧Vは低レベルVlに近づく。
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
1 線路インピーダンス整合回路
2 ドライバIC
3 レシーバIC
4 伝送線路
11 電圧検出部
12 制御部
13 可変抵抗部
2 ドライバIC
3 レシーバIC
4 伝送線路
11 電圧検出部
12 制御部
13 可変抵抗部
Claims (2)
- 伝送線路を介して回路間でディジタル信号を伝送する場合の伝送線路インピーダンス整合回路において、
伝送線路に直列に接続されている可変抵抗部と、
前記可変抵抗部による降下後の出力電圧を入力し、内蔵している基準電圧と比較して検出結果信号を出力する電圧検出部と、
前記検出結果信号に基づいて前記出力電圧の変化を抑制するための制御値信号を作り出す制御部と、
制御値信号によりその抵抗値をリニアに変化させる可変抵抗部とを備えたことを特徴とする伝送線路インピーダンス整合回路。 - 前記電圧検出部は、前記出力電圧のオーバシュートのピーク値とディジタル信号の高レベルとの差または前記ディジタル信号の低レベルと出力電圧のアンダシュートのピーク値との差が最大動作範囲以上のときは正の検出結果信号を出力し、出力電圧がディジタル信号の高レベルまたはディジタル信号の低レベルに未到達であるときのその差が最小動作範囲未満のときは負の検出結果信号を出力することと、
前記制御部は、正の検出結果信号が入力すると前記可変抵抗部の抵抗値を増加側に制御する制御値信号を出力し、負の検出結果信号が入力すると前記可変抵抗部の抵抗値を減少側に制御する制御値信号を出力することとを特徴とする請求項1に記載の伝送線路インピーダンス整合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004096562A JP2005286622A (ja) | 2004-03-29 | 2004-03-29 | 伝送線路インピーダンス整合回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004096562A JP2005286622A (ja) | 2004-03-29 | 2004-03-29 | 伝送線路インピーダンス整合回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005286622A true JP2005286622A (ja) | 2005-10-13 |
Family
ID=35184552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004096562A Pending JP2005286622A (ja) | 2004-03-29 | 2004-03-29 | 伝送線路インピーダンス整合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005286622A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010268154A (ja) * | 2009-05-13 | 2010-11-25 | Mitsubishi Electric Corp | 信号等化器 |
JP2012212957A (ja) * | 2011-03-30 | 2012-11-01 | Yamaha Corp | オーディオ機器 |
JP2015097420A (ja) * | 2015-01-19 | 2015-05-21 | ヤマハ株式会社 | オーディオ機器 |
CN117554689A (zh) * | 2024-01-08 | 2024-02-13 | 深圳市瀚强科技股份有限公司 | 射频功率检测装置、方法、设备、介质及供电系统 |
-
2004
- 2004-03-29 JP JP2004096562A patent/JP2005286622A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010268154A (ja) * | 2009-05-13 | 2010-11-25 | Mitsubishi Electric Corp | 信号等化器 |
JP2012212957A (ja) * | 2011-03-30 | 2012-11-01 | Yamaha Corp | オーディオ機器 |
JP2015097420A (ja) * | 2015-01-19 | 2015-05-21 | ヤマハ株式会社 | オーディオ機器 |
CN117554689A (zh) * | 2024-01-08 | 2024-02-13 | 深圳市瀚强科技股份有限公司 | 射频功率检测装置、方法、设备、介质及供电系统 |
CN117554689B (zh) * | 2024-01-08 | 2024-04-19 | 深圳市瀚强科技股份有限公司 | 射频功率检测装置、方法、设备、介质及供电系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7420387B2 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
EP3149601B1 (en) | Systems for setting the address of a module | |
US20020079923A1 (en) | Output slew rate control for a differential transmission line driver | |
US10666320B2 (en) | Ringing suppression circuit | |
US20100188917A1 (en) | Setting Memory Device Termination in a Memory Device and Memory Controller Interface in a Communication Bus | |
JP6892357B2 (ja) | スイッチングレギュレータ | |
TWI444626B (zh) | 參考電壓提供電路以及相關方法 | |
JP2004343997A (ja) | アクティブ電圧ポジショニング方法および実施 | |
JP2008227696A (ja) | インタフェース回路および信号出力調整方法 | |
JP2005286622A (ja) | 伝送線路インピーダンス整合回路 | |
US7711971B1 (en) | Multi-input power supply supervisor | |
US11245336B2 (en) | Over-current protection module and related over-current protection method | |
CN107482612B (zh) | 一种电子设备和供电方法 | |
US20230344357A1 (en) | Device and method for voltage drop compensation | |
TWI612771B (zh) | 具有用於傳輸信號之可組態可變供應電壓之介面電路 | |
US6930521B2 (en) | Circuit for controlling the performance of an integrated circuit | |
US10719111B2 (en) | Multiport connector and power control method | |
US20180198443A1 (en) | Communication node | |
CN104283548B (zh) | 具有隔离反馈的单向输出级 | |
US8788610B2 (en) | Communication circuit and method utilizing a single communication line | |
US11515876B2 (en) | Driver for a shared bus, in particular a LIN bus | |
US11095112B2 (en) | Driving protection circuit, operating circuit and control method | |
US20200412348A1 (en) | Cable voltage drop compensation | |
US7148699B1 (en) | Technique for calibrating electronic devices | |
US7791368B2 (en) | Method and apparatus for regulating a power supply of an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |