KR20200066122A - 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법 - Google Patents

실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법 Download PDF

Info

Publication number
KR20200066122A
KR20200066122A KR1020190011855A KR20190011855A KR20200066122A KR 20200066122 A KR20200066122 A KR 20200066122A KR 1020190011855 A KR1020190011855 A KR 1020190011855A KR 20190011855 A KR20190011855 A KR 20190011855A KR 20200066122 A KR20200066122 A KR 20200066122A
Authority
KR
South Korea
Prior art keywords
group
precursor
thin film
formula
silicon
Prior art date
Application number
KR1020190011855A
Other languages
English (en)
Other versions
KR102157137B1 (ko
Inventor
안재석
박종률
임민혁
석장현
박정우
Original Assignee
주식회사 한솔케미칼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 한솔케미칼 filed Critical 주식회사 한솔케미칼
Priority to EP19769976.2A priority Critical patent/EP3680245A4/en
Priority to PCT/KR2019/004960 priority patent/WO2020111405A1/ko
Priority to CN201980001784.0A priority patent/CN111511752A/zh
Priority to EP20195535.8A priority patent/EP3766888A1/en
Priority to US16/497,973 priority patent/US11267828B2/en
Priority to JP2019554557A priority patent/JP6941181B2/ja
Priority to TW108121644A priority patent/TWI700385B/zh
Publication of KR20200066122A publication Critical patent/KR20200066122A/ko
Application granted granted Critical
Publication of KR102157137B1 publication Critical patent/KR102157137B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/12—Organo silicon halides
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/10—Compounds having one or more C—Si linkages containing nitrogen having a Si-N linkage
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기상 증착을 통하여 박막 증착이 가능한 기상 증착 화합물에 관한 것으로서, 구체적으로는 원자층 증착법(Atomic Layer Deposition, ALD) 또는 화학 기상 증착법(Chemical Vapor Deposition, CVD)에 적용가능하고, 특히 고온 증착이 가능한 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법에 관한 것이다.

Description

실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법{SILICON PRECURSOR AND FABRICATION METHOD OF SILICON-CONTAINING THIN FILM USING THE SAME}
본 발명은 기상 증착을 통하여 박막 증착이 가능한 기상 증착 화합물에 관한 것으로서, 구체적으로는 원자층 증착법(Atomic Layer Deposition, ALD) 또는 화학 기상 증착법(Chemical Vapor Deposition, CVD)에 적용 가능하고, 특히 고온의 공정온도에서 우수한 품질의 박막 제조에 사용될 수 있는 신규 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법에 관한 것이다.
실리콘-함유 박막은 램(메모리 및 로직 칩)과 같은 마이크로일렉트로닉 소자, 박막 트랜지스터(Thin Film Transistor, TFT) 등을 포함하는 평판 디스플레이(Flat panel display) 및 태양열 분야와 같은 반도체 기술에서 반도체기판, 확산 마스크, 산화 방지막 및 유전체막 등으로 이용되고 있다.
특히 반도체 소자의 고직접화에 따른 다양한 성능을 가지는 실리콘-함유 박막이 요구되고 있으며, 반도체 소자의 고직접화에 따라 종횡비가 증가하는바, 종래의 전구체를 이용한 실리콘-함유 박막 증착에 의해서는 요구되는 성능에 미치지 못하는 문제가 발생하고 있다.
기존 전구체를 이용한 박막 증착은 고직접화된 반도체 소자에 우수한 단차 피복성 및 두께 제어가 힘들며, 박막 내 불순물이 함유되는 문제가 발생하고 있다.
따라서 고품질의 실리콘-함유 박막의 증착을 위해서 실란, 디실란, 할로겐화실란 등의 기존 실리콘 전구체를 비롯하여, 아미노실란 등 다양한 실리콘 전구체가 연구 개발되고 있다.
일반적으로 아미노실란 전구체로는 BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), 3-DMAS (트리스디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란) 및 DIPAS(디이소프로필아미노실란) 등이 널리 사용되고 있다.
실리콘-함유 박막의 제조에는 원자층 증착법(Atomic Layer Deposition, ALD) 또는 화학 기상 증착법(Chemical Vapor Deposition, CVD)이 널리 이용되고 있다.
이 중 특히 실리콘-함유 박막을 형성하기 위해 ALD를 적용하면 박막의 두께 균일도 및 물성이 향상되어 반도체 소자의 특성을 향상시킬 수 있는 이점이 있어서, 최근 ALD의 활용이 크게 늘어나고 있으나, CVD와 ALD는 반응 메커니즘이 상이하여 CVD에 적합한 전구체는 ALD에서는 원하는 품질의 박막을 제조할 수 없어 CVD 및 ALD에 혼용으로 적용 가능한 전구체의 연구 개발이 증가하고 있다.
한편, 아미노실란 전구체 중 하나인 트리스(디메틸아미노)실란 (Tris(demethylamino)silane, 3-DMAS) 등을 전구체로 활용한 특허로는 미국 등록특허공보 제5593741호가 있으나, 3-DMAS를 전구체로 사용하여도 고온의 공정 온도에서는 여전히 고품질의 박막을 얻을 수 없었다. 또한, 할로겐 원소가 치환된 실리콘 전구체를 사용한 경우에도, 저온 증착에 있어서는 효과가 있었으나, 고온의 공정온도에서는 여전히 고품질의 박막을 얻을 수 없었다.
대한민국 공개특허공보 제2011-0017404호 미국 등록특허공보 제5593741호
이에 본 발명은 원자층 증착법(Atomic Layer Deposition, ALD) 또는 화학 기상 증착법(Chemical Vapor Deposition, CVD)에 혼용으로 적용 가능한 신규 실리콘 화합물을 제공하고자 한다.
특히 600℃ 이상의 고온의 공정온도에 적용 가능하여 고온에서 ALD의 거동 확보가 가능하고, 실리콘 산화막 내에서 불순물의 농도가 낮으며(특히 Cl, H, C, N 등의 불순물이 검출되지 않는), 우수한 단차 피복 특성과 표면 특성(결정 특성 및 조도(거칠기))의 확보가 가능하여 계면특성이 우수한 동시에 내식성이 뛰어난 신규 실리콘 화합물을 포함하는 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법을 제공하는 것을 목적으로 한다.
그러나 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본원의 일 측면은, 하기 화학식 1 또는 하기 화학식 2로 표시되는 화합물로 이루어진 군에서 선택되는 어느 하나 이상의 화합물을 포함하는 기상 증착 전구체를 챔버에 도입하는 단계를 포함하는, 박막의 제조방법을 제공한다:
[화학식 1] SiR1 a(NR2R3)(4-a)
상기 화학식 1에서, a는 1 내지 3의 정수이고, R1은 치환 또는 비치환된 탄소수 1 내지 4의 탄화수소, 보다 상세하게는 선형 또는 분지형, 포화 또는 불포화된 알킬기 또는 이들의 이성질체이며, R2 및 R3는 각각 독립적으로 수소, 치환 또는 비치환된 탄소수 1 내지 4의 탄화수소, 보다 상세하게는 선형 또는 분지형, 포화 또는 불포화된 알킬기 또는 이들의 이성질체이다.
[화학식 2] SiR4 b R5 c(X1)(4-b-c)
상기 화학식 2에서, b 및 c는 각각 0 내지 3의 정수이고, b와 c의 합은 1 내지 3의 정수이고, X1은 Cl, Br, I으로 이루어진 군에서 선택되는 할로겐기이며, R4 및 R5는 각각 독립적으로 치환 또는 비치환된 탄소수 1 내지 4의 탄화수소, 보다 상세하게는 선형 또는 분지형, 포화 또는 불포화된 알킬기, 또는 비치환된 탄소수 6 내지 12의 고리형 탄화수소 또는 이들의 이성질체이다.
본원의 다른 측면은, R1이 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나이고, R2 및 R3은 각각 독립적으로 수소, 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나이며, R4 및 R5는 각각 독립적으로 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기, 비치환된 페닐기, 비치환된 벤질기, 비치환된 자일렌기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나를 포함하는 박막의 제조방법을 제공한다.
본원의 다른 측면은, 화학식 1에서 a는 1이고, R1, R2 및 R3가 메틸기인 기상 증착 전구체 및 하기 화학식 2-1 내지 화학식 2-4로 나타내어지는 기상 증착 전구체로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 박막의 제조방법을 제공한다.
[화학식 2-1]
Figure pat00001
[화학식 2-2]
Figure pat00002
[화학식 2-3]
Figure pat00003
[화학식 2-4]
Figure pat00004
본원의 다른 측면은, 원자층 증착법(Atomic Layer Deposition, ALD) 또는 화학 기상 증착법(Chemical Vapor Deposition, CVD)에서 선택되는 박막의 제조방법을 제공한다.
본원의 다른 측면은, 반응가스로 산소(O2), 물(H2O), 오존(O3), 산소(O2) 및 수소(H2)의 혼합물, 질소(N2), 암모니아(NH3), 아산화질소(N2O), 과산화수소(H2O2)로 이루어진 군에서 선택된 어느 하나 이상이 주입되는 단계를 더 포함하는 박막의 제조방법을 제공한다.
본원의 다른 측면은, 600℃ 이상의 공정온도로 증착하는 단계를 더 포함하는 박막의 제조방법을 제공한다.
본원의 제조방법에 의해서 제조된 박막의 표면 조도는 0.3nm 이하이고, 밀도는 2.1g/cm3이상이다.
본원의 또 다른 측면은, 본 발명에서 제조된 박막을 포함하는 전자 장치를 제공할 수 있으며, 전자 장치는 반도체, 디스플레이 및 태양 전지로 이루어진 군에서 선택되는 어느 하나이다.
본 발명에 따른 신규 실리콘 전구체는 600℃ 이상의 고온에서도 열분해(Thermal decomposition)되지 않는 특성을 보유하고 있고, 특히 고온 ALD에 적용 가능하며, 낮은 박막 성장 속도와 균일한 증착율을 가져 정확한 두께 제어가 가능하고, 우수한 단차 피복 특성을 갖는 효과가 있다.
또한, 본 발명에 따른 신규 실리콘 전구체의 증착을 통하여 우수한 품질의 실리콘 함유 박막을 제조할 수 있다.
이러한 우수한 특성들로 인하여 향후 3D-NAND 메모리 소자의 터널링 산화막(Tunneling oxide)으로의 활용이 기대되고 또한, 이러한 고품위 실리콘 박막은 나노 장치 및 나노 구조 제조, 반도체, 디스플레이, 태양전지 등 다양한 분야에 응용될 수 있다. 이 외에도 비메모리 반도체의 절연막 등으로도 사용될 수 있다.
이와 같은 물성은 원자층 증착법(Atomic Layer Deposition, ALD) 및 화학 기상 증착법(Chemical Vapor Deposition, CVD)에 적합한 전구체를 제공하며, 이를 증착한 박막의 제조방법을 통해 반도체 소자의 유전체 물질로의 적용을 기대 할 수 있다.
도 1은 실시예 1의 전구체와 반응물(반응가스)로 오존(O3)을 사용하여 공정 온도 600℃에서 증착하였을 때, 전구체의 주입 시간에 따른 증착률을 나타낸 그래프이다(제조예 1-1 내지 1-5).
도 2는 실시예 1의 전구체와 반응물(반응가스)로 수소(H2)와 산소(O2)의 혼합물(H2+O2)을 사용하여 공정 온도 600℃에서 증착하였을 때, 전구체의 주입 시간에 따른 증착률 및 형성된 박막의 굴절율을 나타낸 그래프이다(제조예 2-1 내지 2-5).
도 3는 실시예 1의 전구체와 반응가스로 수소와 산소의 혼합물(H2+O2)을 사용하여 공정 온도 650℃에서 증착하였을 때, 전구체의 주입 시간에 따른 증착률 및 형성된 박막의 굴절율을 나타낸 그래프이다(제조예 3-1 내지 3-5).
도 4는 CH3SiCl3 전구체와 반응가스로 수소와 산소의 혼합물(H2+O2)을 사용하여 600℃, 700℃, 750℃, 800℃의 공정온도에서 증착하였을 때, 전구체의 주입시간에 따른 증착률(Å/사이클)을 나타낸 그래프이다(제조예 4 내지 7).
도 5는 실시예 1의 전구체를 사용하여 650℃, 700℃, 800℃의 공정 온도에서 실리콘 웨이퍼에 산화막을 증착한 후, 증착된 상태를 확인한 사진이다(실험예 1).
도 6은 CH3SiCl3 전구체를 사용하여 850℃ 및 950℃의 공정온도에서 실리콘 웨이퍼에 산화막을 증착한 후, 증착된 상태를 확인한 사진이다(실험예 2).
도 7은 실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 수소와 산소의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막의 조성을 X선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)으로 측정한 그래프이다(실험예 3).
도 8은 CH3SiCl3 전구체와 반응가스로 수소와 산소의 혼합물(H2+O2)을 사용하여 600℃, 750℃, 800℃의 공정온도에서 각각 증착한 실리콘 산화막의 XPS 측정결과 그래프이다(실험예 4).
도 9는 실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 수소와 산소의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막의 조성을 푸리에 변환 적외 분광법(Fourier-transform infrared spectroscopy, FT-IR)으로 분석한 그래프이다(실험예 3).
도 10은 CH3SiCl3 전구체와 반응가스로 수소와 산소의 혼합물(H2+O2)을 사용하여 600℃, 750℃, 800℃의 공정온도에서 각각 증착한 실리콘 산화막의 FT-IR 분석결과 그래프이다(실험예 4).
도 11은 실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 수소와 산소의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막의 원자현미경(Atomic Force Microscopy, AFM) 분석 사진 및 이를 통해 표면 조도(roughness, Ra)를 분석한 결과이다(실험예 5).
도 12는 CH3SiCl3 전구체와 반응가스로 수소와 산소의 혼합물(H2+O2)을 사용하여 600℃, 750℃, 800℃의 공정온도에서 각각 증착한 실리콘 산화막의 AFM 이미지와 이를 통해 표면 조도(Ra)를 분석한 결과이다(실험예 6).
도 13은 실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 수소와 산소의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막의 X선 반사 측정(X-Ray Reflectometry, XRR) 결과 및 이를 통해서 측정한 실리콘 산화막의 밀도값이다(실험예 7).
도 14는 CH3SiCl3 전구체와 반응가스로 수소와 산소의 혼합물(H2+O2)을 사용하여 600℃, 750℃, 800℃의 공정온도에서 각각 증착한 실리콘 산화막의 XRR 결과와 이를 통해서 측정한 실리콘 산화막의 밀도값이다(실험예 8).
도 15는 실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 수소와 산소의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막의 투과 전자현미경(Transmission Electron Microscopy, TEM) 이미지이다(실험예 9).
이하, 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현예 및 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예, 실시예 및 도면에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다.
본원의 일 측면은, 하기 화학식 1 또는 하기 화학식 2로 표시되는 화합물로 이루어진 군에서 선택되는 어느 하나 이상의 화합물을 포함하는 기상 증착 전구체를 챔버에 도입하는 단계를 포함하는, 박막의 제조방법을 제공한다:
[화학식 1]
SiR1 a(NR2R3)(4-a)
상기 화학식 1에서,
a는 1 내지 3의 정수이고,
R1은 치환 또는 비치환된 탄소수 1 내지 4의 탄화수소, 보다 상세하게는 선형 또는 분지형, 포화 또는 불포화된 알킬기 또는 이들의 이성질체이며,
R2 및 R3는 각각 독립적으로 수소, 치환 또는 비치환된 탄소수 1 내지 4의 탄화수소, 보다 상세하게는 선형 또는 분지형, 포화 또는 불포화된 알킬기 또는 이들의 이성질체이다.
[화학식 2]
SiR4 b R5 c (X1 ) (4-b-c)
상기 화학식 2에서,
b 및 c는 각각 0 내지 3의 정수이고,
b와 c의 합은 1 내지 3의 정수이고,
X1은 Cl, Br, I으로 이루어진 군에서 선택되는 할로겐기이며,
R4 및 R5는 각각 독립적으로 치환 또는 비치환된 탄소수 1 내지 4의 탄화수소, 보다 상세하게는 선형 또는 분지형, 포화 또는 불포화된 알킬기, 또는 비치환된 탄소수 6 내지 12의 고리형 탄화수소 또는 이들의 이성질체이다.
바람직하게는, 상기 화학식 1에서 R1이 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나이고, R2 및 R3은 각각 독립적으로 수소, 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나일 수 있다.
더욱 바람직하게는, 상기 화학식 1에서 a는 1이고, R1, R2 및 R3 은 메틸기일 수 있지만, 이에 제한되는 것은 아니다.
바람직하게는, 상기 화학식 2에서 R4 및 R5는 각각 독립적으로 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기, 비치환된 페닐기, 비치환된 벤질기, 비치환된 자일렌기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나일 수 있다.
더욱 바람직하게는, 상기 화학식 2로 표시되는 화합물은 하기 화학식 2-1 내지 화학식 2-4로 나타내어지는 화합물일 수 있지만, 이에 제한되는 것은 아니다.
[화학식 2-1]
Figure pat00005
[화학식 2-2]
Figure pat00006
[화학식 2-3]
Figure pat00007
[화학식 2-4]
Figure pat00008
상기 화학식 2-1 내지 2-4의 화합물의 특성은 하기의 표1과 같다.
구조식
Figure pat00009
Figure pat00010
Figure pat00011
Figure pat00012
분자량 149.48 129.06 211.55 191.13
끓는 점 66℃ 70℃ 201℃ 205℃
증기압 167mmHg @ 25℃ 100mmHg @ 17.5℃ 0.426mmHg @ 25℃ 0.49mmHg @ 25℃
상온에서의 상태 무색의 액체 무색의 액체 무색의 액체 무색의 액체
분해 온도 800~1400℃ ~ 1000℃ > 250; 530℃
(N2)
본원의 다른 측면은, 상기 화학식 1로 표시되는 화합물과 상기 화합물 2로 표시되는 화합물을 d:e의 비율로 포함하는 기상 증착 전구체를 챔버에 도입하는 단계를 포함하는 박막의 제조방법을 제공한다. d 및 e는 각각 0 내지 1의 실수이고, d와 e의 합은 1 내지 2의 실수이다. 바람직하게는 d 및 e가 모두 0을 초과할 수 있으며, 이로 인해 고온 안정성, 박막 두께 제어성 및 단차 피복성이 향상될 수 있다.
기상 증착 전구체를 챔버에 도입하는 단계는 물리흡착, 화학흡착, 또는 물리 및 화학 흡착하는 단계를 포함할 수 있으나 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 기상 증착은 원자층 증착법(Atomic Layer Deposition, ALD) 또는 화학 기상 증착법(Chemical Vapor Deposition, CVD)을 포함할 수 있고, 화학 기상 증착은 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 저압 화학기상증착(Low Pressure Chemical Vapor Deposition, LPCVD)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 박막의 제조방법에서 반응가스로 산소(O2), 물(H2O), 오존(O3), 수소(H2)와 산소(O2)의 혼합물(H2+O2), 질소(N2), 아산화질소(N2O), 암모니아(NH3), 과산화수소(H2O2)로 이루어진 군에서 선택된 어느 하나 이상이 주입되는 단계를 더 포함할 수 있다. 또한 필요로 하는 박막의 특성에 따라 다양한 산소 포함 반응물, 질소 포함 반응물, 탄소 포함 반응물을 함께 사용할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 박막의 제조방법은 고온에서 이루어 질 수 있으며, 바람직하게는 300℃ 내지 1100℃의 공정 온도에서 증착될 수 있고, 더욱 바람직하게는 500℃ 내지 900℃의 공정 온도에서, 보다 더 바람직하게는 600℃ 내지 800℃의 공정 온도에서 증착될 수 있다.
기존의 실리콘 전구체들은 600℃ 이상의 고온 공정 온도에서는 두께 제어가 어렵고, 원하는 특성을 가지는 고품질의 박막을 제공하지 못하고 있지만, 본원의 신규 고온 실리콘 전구체는 600℃ 이상에서도 열적으로 안정하여 고온 공정에서도 우수한 품질의 박막을 제공할 수 있다.
본원의 또 다른 측면은 박막의 제조 방법에 의해서 제조된 표면 조도가 0.3nm이하, 바람직하게는 0.2nm 이하이고, 밀도가 2.1g/cm3이상, 바람직하게는 2.15g/cm3이상, 보다 더 바람직하게는 밀도가 2.2g/cm3이상인 고순도의 비정질 실리콘 산화막을 제공한다. 상기 박막은 반응물의 선택에 따라서 산화물, 질화물, 탄화물, 탄질화막, 산화질화막 등 다양한 박막이 제공될 수 있다. 또한, 상기 박막의 표면 특성 및 밀도에 의하여 우수한 계면 특성 및 내식성을 가질 것으로 기대된다.
본원의 또 다른 측면은 본 발명에서 제조된 박막을 포함하는 다층 박막을 제공한다.
본원의 또 다른 측면은 본 발명에서 제조된 박막을 포함하는 전자 장치를 제공한다. 전자 장치는 반도체, 디스플레이 및 태양 전지로 이루어진 군에서 선택되는 어느 하나일 수 있고, 특히, 3D-NAND 메모리 소자의 터널링 산화막으로 우수한 특성을 구현 할 수 있다.
이하, 실시예를 이용하여 본원을 좀 더 구체적으로 설명하지만, 본원이 이에 제한되는 것은 아니다.
[실시예 1] Si(CH 3 )(N(CH 3 ) 2 ) 3 (메틸 트리스(디메틸아미노)실란, methyl tris(dimethylamino)silane)의 제조
플라스크에 MeSiCl3 150g을 담고 헥산(hexane) 7L를 넣어 용해시키고, 아세톤(acetone)과 드라이 아이스(dry ice)를 이용하여 온도를 낮추었다. 낮은 온도를 유지하며, 상기 용액에 디메틸아민 가스(dimethylamine gas) 360g을 첨가하였다. 첨가 완료 후에 혼합물을 상온에서 20시간 교반하였다. 반응 종료 후 필터로 여과하여 얻은 용액을 상압에서 끓여 용매를 제거하여 무색의 투명한 액체를 얻었다. 상기 얻어진 액체를 감압 정제하여 무색의 투명한 액체 123g (수율 70%)를 얻었다.
수득된 Si(CH3)(N(CH3)2)3의 구조는 하기 화학 구조식과 같고, 화학 구조는 하기 1H-NMR에 의해서 검증되었다.
Figure pat00013
[실시예1 화합물의 화학 구조식]
1H-NMR (C6D6) :
δ 2.46 ((CH3)Si(N(C H 3)2)3, s, 18H);
δ 0.13 ((C H 3)Si(N(CH3)2)3, s, 3H)
또한, 수득된 상기 화합물의 분자량은 161.32 g/mol이고, 상온에서의 상태는 무색의 액체였으며, 끓는 점(boiling point)는 142℃였다. 상기 화합물은 높은 증기압으로 공정 챔버로의 유입이 용이하고, 짧은 시간에 충분한 전구체의 공급이 가능하다.
[제조예 1]
원자층 증착(ALD) 장비를 사용하여 상기 실시예 1에 의해 제조된 화합물을 착하여 실리콘 산화막을 제조하였다. 본 실험에 사용된 기판은 bare Si 웨이퍼이며, 증착에 앞서 아세톤-에탄올-탈이온수(DI water)에 각각 10분씩 초음파 처리(ultrasonic)후 상기 bare Si 웨이퍼 상의 자연 산화막은 HF 10%(HF:H2O=1:9)의 용액에 10초 동안 담궈 제거하였다.
[실시예 1의 실리콘 전구체 주입](X초)-[전구체 퍼지(아르곤, Ar)](7초)-[반응가스(오존, O3)](5초)-[반응가스 퍼지(Ar)](7초)의 순서로 공급하였으며, 상기 순서를 한 사이클(cycle)로 하여 증착하였다.
실시예 1(X초)의 실리콘 전구체의 공급에 있어서, X는 5초 내지 15초로 하였고 전구체 운송 기체인 아르곤을 500sccm으로 주입하였으며 600℃ 내지 800℃의 공정 온도 범위에서 증착하였다.
캐니스터 온도는 모두 상온이었고, Purge용 Ar은 1500sccm을 주입 하였다.
하기 표 2는 실시예 1의 전구체 화합물과 반응가스(O3)를 이용한 제조예 1의 각 공정 조건 및 증착 결과(두께 및 증착률)을 나타낸 것이다.
제조예 반응가스 전구체 주입 시간
(초)		 전구체 퍼지 시간
(초)		 반응가스 주입시간
(초)		 반응가스 퍼지시간
(초)		 공정온도(℃) 사이클
(cycle)		 두께
(Å)		 증착률
(Å/cycle)
1-1 O3 5 7 5 7 600 100 36.77 0.367
1-2 O3 7.5 7 5 7 600 100 46.56 0.465
1-3 O3 10 7 5 7 600 100 58.01 0.580
1-4 O3 12.5 7 5 7 600 100 58.84 0.588
1-5 O3 15 7 5 7 600 100 68.14 0.6813
1-6 O3 5 7 5 7 700 100 367.8 3.678
1-7 O3 7 7 5 7 700 100 665.9 6.659
600℃의 공정 온도에서 전구체의 주입시간이 5초에서 15초로 증가함에 따라서 0.367 에서 0.681 Å/cycle로 증착률 증가가 관찰되었고, 7.5초 이후 Self-Limited Reaction 이 확인 되었다.
전구체의 주입 시간이 늘어남(5초에서 7초)에 따른 증착률의 증가(3.678 에서 6.659 Å/cycle)는 공정 온도를 700℃로 상승한 경우에도 관찰되었다.
또한, 공정 온도를 600℃에서 700℃로 상승시킨 경우, 전구체의 주입시간이 동일한 경우(5초), 공정 온도가 높을 때, 증착률이 크게 증가하였다(0.367 에서 3.678 Å/cycle로 약 10배 증가함).
도 1에 공정 온도 600℃에서의 전구체의 주입 시간에 따른 증착률을 나타내었다(제조예 1-1 내지 1-5).
실시예 1의 신규 실리콘 전구체 화합물은 600℃ 이상의 고온의 공정 온도에서도 우수한 증착 결과를 보였으며, 이를 통해 증착한 박막의 두께 및 물성 제어가 매우 용이함을 확인할 수 있었다.
[ 제조예 2, 3]
제조예 1과 전구체(소스가스), 전구체 주입시간, 전구체 퍼지 시간, 반응가스 주입시간, 반응가스 퍼지 시간, 사이클 조건 등은 동일하게 유지하고, 반응가스를 수소(H2)와 산소(O2)의 혼합물(H2+O2)로 하고 공정 온도를 600℃(제조예 2-1 내지 2-5) 및 650℃(제조예 3-1 내지 3-5)로 하여 실리콘 산화물 박막을 제조하였다.
산소(O2)와 수소(H2)는 각각 1000 sccm 및 320 sccm의 양을 반응 챔버 내로 공급하였다.
표 3은 실시예 1의 전구체 화합물과 반응가스(H2+O2)를 이용한 공정 조건 및 결과(600 ℃)를 나타낸 것이다.
제조예 반응가스 전구체 주입 시간
(초)		 전구체 퍼지 시간
(초)		 반응가스 주입시간
(초)		 반응가스 퍼지시간
(초)		 공정온도(℃) 사이클
(cycle)		 두께
(Å)		 증착률
(Å/cycle)
2-1 H2+O2 5 7 5 7 600 100 65.1 0.651
2-2 H2+O2 7.5 7 5 7 600 100 84.58 0.845
2-3 H2+O2 10 7 5 7 600 100 83.5 0.835
2-4 H2+O2 12.5 7 5 7 600 100 90.6 0.906
2-5 H2+O2 15 7 5 7 600 100 88.8 0.888
도 2는 공정 온도를 600℃로 하였을 때의 증착 결과로 전구체의 주입시간이 5초에서 15초로 증가함에 따라서, 0.65에서 0.89 Å/cycle로 증착률이 증가하였고, 7.5초에서 Self-Limited Reaction이 확인되었다. 생성된 박막의 굴절율(reflective index, R.I.)은 1.594에서 1.545로 감소하였다.
반응가스로 오존(O3)을 사용할 때와 비교하여 산소(O2)와 수소(H2)의 혼합물을 사용할 때, 동일한 반응 조건에서 증착율이 높아짐을 확인할 수 있었다.
표 4는 실시예 1의 전구체 화합물과 반응가스(H2+O2)를 이용한 공정 조건 및 결과(650℃)를 나타낸 것이다.
제조예 반응가스 전구체 주입 시간
(초)		 전구체 퍼지 시간
(초)		 반응가스 주입시간
(초)		 반응가스 퍼지시간
(초)		 공정온도(℃) 사이클
(cycle)		 두께
(Å)		 증착률
(Å/cycle)
3-1 H2+O2 5 7 5 7 650 100 122.2 0.367
3-2 H2+O2 7.5 7 5 7 650 100 134.9 0.465
3-3 H2+O2 10 7 5 7 650 100 147.5 0.580
3-4 H2+O2 12.5 7 5 7 650 100 161.1 0.588
3-5 H2+O2 15 7 5 7 650 100 159.2 0.681
도 3은 공정온도를 650℃로 하였을 때의 증착 결과로 전구체의 주입시간이 5초에서 20초로 증가함에 따라서 1.22에서 1.85 Å/cycle로 증착률이 증가하였고, 10초 이후부터 Self-Limited Reaction이 확인되었다. 생성된 박막의 굴절율(reflective index, R.I.)은 1.506에서 1.485로 감소하였다.
[ 제조예 4]
원자층 증착(ALD) 장비를 사용하고 CH3SiCl3를 전구체로 이용하여 실리콘 산화막을 제조하였다. 본 실험에 사용된 기판은 bare Si 웨이퍼이며, 증착에 앞서 아세톤-에탄올-탈이온수(DI water)에 각각 10분씩 초음파 처리(ultrasonic) 후 bare Si 웨이퍼 상의 자연 산화막은 HF 10%(HF:H2O=1:9)의 용액에 10초 동안 담궈 제거하였다.
전구체인 CH3SiCl3는 공정 온도에 따른 열분해 실험 결과인 도 6에 나타낸 바와 같이, 850℃의 고온에서도 열분해가 일어나지 않고 우수한 열적 안정성을 보유하고 있음을 확인하였다.
[전구체(CH3SiCl3) 주입](X초)-[전구체 퍼지(Ar)](10초)-[반응가스(H2+ O2)](5초)-[반응가스 퍼지(Ar)](10초)의 순서로 공급하였으며, 상기 순서를 한 사이클(cycle)로 하여 증착하였다.
전구체의 공급에 있어서, 전구체 주입시간(X)은 1초 내지 12초로 하였고, 전구체 운송 기체인 아르곤을 50 sccm으로 주입하였으며, 600℃의 공정온도에서 증착하였다.
반응 가스인 H2와 O2의 혼합물은 H2 및 O2 를 각각 325 sccm 및 1000sccm으로 주입하였다.
하기 표 5는 제조예 4의 각 공정 조건 및 증착 결과(두께 및 증착률)를 나타내며, 상세하게는 CH3SiCl3 전구체 화합물과 반응가스(H2+O2)를 이용한 공정 조건 및 결과(600℃)를 나타낸 것이다.
제조예 전구체 주입시간
(초)		 전구체 퍼지시간
(초)		 반응가스 주입시간
(초)		 반응가스 퍼지시간
(초)		 공정온도
(℃)		 사이클
(cycle)		 두께
(Å)		 증착률
(Å/cycle)
4-1 1 10 5 10 600 100 30.8 0.31
4-2 3 10 5 10 600 100 32.1 0.32
4-3 6 10 5 10 600 100 31.0 0.30
4-4 12 10 5 10 600 100 31.6 0.31
[ 제조예 5]
제조예 4에서 공정온도를 700℃로 변경한 것을 제외하고는 동일한 공정 조건에서 증착하였다.
하기 표 6은 제조예 5의 각 공정 조건 및 증착 결과(두께 및 증착률)를 나타내며, 상세하게는 CH3SiCl3 전구체 화합물과 반응가스(H2+O2)를 이용한 공정 조건 및 결과(700℃)를 나타낸 것이다.
제조예 전구체 주입시간
(초)		 전구체 퍼지시간
(초)		 반응가스 주입시간
(초)		 반응가스 퍼지시간
(초)		 공정온도
(℃)		 사이클
(cycle)		 두께
(Å)		 증착률
(Å/cycle)
5-1 1 10 5 10 700 100 48.2 0.48
5-2 3 10 5 10 700 100 56.4 0.56
5-3 6 10 5 10 700 100 56.2 0.56
5-4 12 10 5 10 700 100 56.4 0.56
[ 제조예 6]
제조예 4에서 공정온도를 750℃로 변경한 것을 제외하고는 동일한 공정 조건에서 증착하였다.
하기 표 7은 제조예 6의 각 공정 조건 및 증착 결과(두께 및 증착률)를 나타내며, 상세하게는 CH3SiCl3 전구체 화합물과 반응가스(H2+O2)를 이용한 공정 조건 및 결과(750℃)를 나타낸 것이다.
제조예 전구체 주입시간
(초)		 전구체 퍼지시간
(초)		 반응가스 주입시간
(초)		 반응가스 퍼지시간
(초)		 공정온도
(℃)		 사이클
(cycle)		 두께
(Å)		 증착률
(Å/cycle)
6-1 1 10 5 10 750 100 72.1 0.72
6-2 3 10 5 10 750 100 75.4 0.75
6-3 6 10 5 10 750 100 75.5 0.75
6-4 12 10 5 10 750 100 76.2 0.76
[제조예 7]
제조예 4에서 공정온도를 800℃로 변경한 것을 제외하고는 동일한 공정 조건에서 증착하였다.
하기 표 8은 제조예 7의 각 공정 조건 및 증착 결과(두께 및 증착률)를 나타내며, 상세하게는 CH3SiCl3 전구체 화합물과 반응가스(H2+O2)를 이용한 공정 조건 및 결과(800℃)를 나타낸 것이다.
제조예 전구체 주입시간
(초)		 전구체 퍼지시간
(초)		 반응가스 주입시간
(초)		 반응가스 퍼지시간
(초)		 공정온도
(℃)		 사이클
(cycle)		 두께
(Å)		 증착률
(Å/cycle)
8-1 1 10 5 10 800 100 93.4 0.93
8-2 3 10 5 10 800 100 97.2 0.97
8-3 6 10 5 10 800 100 99.4 0.99
8-4 12 10 5 10 800 100 119.2 1.19
도 4에 나타낸 바와 같이, 실시예 중 가장 낮은 600℃의 공정온도에서 증착한 제조예 4에서 전구체의 주입시간이 1초에서 12초로 변화함에 따라서 증착률이 0.30에서 0.32 Å/cycle로 변화하였지만, 전구체의 주입 시간에 따른 큰 변화가 없었다.
공정 온도가 상승함에 따라서, 700℃의 공정온도(제조예 5)에서는 증착률이 0.48에서 0.56 Å/cycle, 750℃의 공정온도(제조예 6)에서는 증착률이 0.72에서 0.76 Å/cycle, 800℃의 공정온도(제조예 7)에서는 0.93에서 1.19 Å/cycle로 증착률이 증가하는 경향을 나타내었다.
각 공정 온도 조건에서 전구체의 주입 시간에 따른 큰 변화는 없었지만, 전구체의 주입 시간이 길어짐에 따라서 증착률이 소폭 증가하는 경향이 있었다.
또한, 공정온도 600℃~750℃에서 전구체 주입 시간이 3초가 되는 때부터 Self-Saturation이 시작되는 것으로 확인되었다. 800℃부터는 CVD와 유사한 거동을 보이기는 하였으나, 실제 CVD 반응이 확인되지는 않았다.
따라서, 제조예의 전구체는 600℃ 이상의 고온의 공정온도에서 우수한 증착 결과를 보였으며, 비교적 낮은 증착률 거동을 보이므로, 이를 통해 증착 박막의 두께 및 물성 제어가 매우 용이함을 확인할 수 있었다.
[실험예 1 및 실험예 2] 실시예 1의 전구체 및 CH3SiCl3 전구체를 각각 증착하여 제조한 실리콘 산화막(SiO2)의 열적 안정성을 평가하였다.
[실험예 1] 실시예 1의 전구체로 제조한 실리콘 산화막(SiO 2 )의 열적 안정성 평가
실시예 1의 실리콘 전구체 화합물의 분해 특성 및 전구체 화합물과 제조된 산화막의 열적 안정성을 분석하기 위해서, bare Si 웨이퍼에 제조예 1과 동일한 반응조건(전구체 및 반응물의 조성, 전구체 주입시간, 전구체 퍼지 시간, 반응물 주입시간, 반응물 퍼지 시간, 사이클 등) 및 공정 온도를 650℃, 700℃, 800℃로 조절하며 실리콘 산화막을 증착한 후, 증착된 상태를 확인하여 도 5에 도시하였다.
도 5에 나타낸 바와 같이 650℃ 이상의 고온에서도 실시예 1의 실리콘 전구체 화합물의 증착을 통한 박막 형성이 관찰되어, 실시예 1의 실리콘 전구체 화합물 및 이를 증착한 실리콘 산화막이 고온에서도 우수한 열적 안정성을 보유하고 있음을 확인하였다.
[실험예 2] CH 3 SiCl 3 전구체로 제조한 실리콘 산화막(SiO 2 )의 열적 안정성 평가
CH3SiCl3 실리콘 전구체 화합물의 분해 특성 및 전구체 화합물과 제조된 산화막의 열적 안정성을 분석하기 위하여, bare Si 웨이퍼에 제조예 4와 동일한 반응조건(전구체 및 반응물의 조성, 전구체 주입시간, 전구체 퍼지 시간, 반응물 주입시간, 반응물 퍼지 시간, 사이클 등) 및 공정 온도를 850℃, 900℃로 조절하며 실리콘 산화막을 증착한 후, 증착된 상태를 확인하여 도 6에 도시하였다.
도 6에 나타낸 바와 같이 850℃ 이상의 고온에서도 CH3SiCl3 실리콘 전구체 화합물의 증착을 통한 박막 형성이 관찰되어, CH3SiCl3 실리콘 전구체 화합물 및 이를 증착한 실리콘 산화막이 고온에서도 우수한 열적 안정성을 보유하고 있음을 확인하였다.
[실험예 3 및 실험예 4] 실시예 1의 전구체 및 CH3SiCl3 전구체를 각각 증착하여 제조한 실리콘 산화막(SiO2)의 막 조성을 X선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS) 및 푸리에 변환 적외분광법(Fourier-transform infrared spectroscopy, FT-IR)을 사용하여 평가하였다.
[실험예 3] 실시예 1의 전구체로 제조한 실리콘 산화막(SiO 2 )의 조성 분석
XPS와 FT-IR 분석으로 실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 산소와 수소의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막(제조예 1 내지 3)의 조성을 분석하여 각각 도 7 및 도 9에 도시하였다.
도 7에서 반응가스로 오존(O3)을 사용하여 공정 온도를 600℃(도 7a) 및 650℃(도 7b)로 증착한 실리콘 산화막의 XPS 측정 결과와 반응가스로 산소(O2) 가스와 수소(H2) 가스의 혼합물을 사용하여 공정온도를 600℃(도 7c) 및 650℃(도 7d)로 증착한 실리콘 산화막의 XPS 측정 결과를 나타내었다.
실시한 반응가스(O3, H2+O2)과 600 ~ 650 ℃ 공정 온도에서 제조된 모든 박막의 XPS 측정 결과에서 탄소(C) 및 염소(Cl), 질소(N), 수소(H)와 같은 불순물이 검출되지 않아, 불순물이 포함되지 않은 우수한 품질의 실리콘 산화 박막이 형성됨을 확인할 수 있었다.
도 9에 나타낸 바와 같이, FT-IR로 측정한 결과를 통해서도 실시한 반응물(O3, H2+O2)과 600 ~ 650 ℃ 공정 온도에서 모두 불순물 바인딩(impurity binding) 피크가 전혀 나타나지 않는 동일한 결과를 확인할 수 있었다.
[실험예 4] CH 3 SiCl 3 전구체로 제조한 실리콘 산화막(SiO 2 )의 조성 분석
XPS와 FT-IR 분석법을 활용하여 CH3SiCl3 전구체와 반응가스(산소와 수소의 혼합물(H2+O2))를 600℃, 750℃ 및 800℃의 공정온도에서 각각 증착하여 제조한 3가지 실리콘 산화막(제조예 4, 6 및 7)의 조성을 분석하여 각각 도 8 및 도 10에 도시하였다.
도 8은 각 공정 온도 조건에서의 XPS 그래프로, 도 8a는 600℃의 공정온도에서 증착, 도 8b는 750℃의 공정온도에서 증착, 도 8c는 800℃의 공정온도에서 증착된 실리콘 산화막의 XPS 그래프이다.
도 8에 나타난 바와 같이, 증착된 실리콘 산화막 모두 탄소(C), 염소(Cl), 질소(N) 및 수소(H)와 같은 불순물이 검출되지 않아, 불순물이 포함되지 않은 우수한 품질의 실리콘 산화 박막이 형성됨을 확인할 수 있었다.
도 10는 앞서 설명한 바와 같이 각기 다른 공정 온도에서 제조한 실리콘 산화막의 FT-IR 그래프로, 앞서 설명한 XPS 결과에 나타난 바와 같이, FT-IR로 측정된 결과를 통해서도 제조된 실리콘 산화막 모두 불순물 바인딩(impurity binding) 피크가 전혀 나타나지 않는 동일한 결과를 확인할 수 있었다.
[실험예 5 및 실험예 6] 실시예 1의 전구체 및 CH3SiCl3 전구체를 각각 증착하여 제조한 실리콘 산화막(SiO2)의 막 표면 특성을 원자현미경(Atomic Force Microscopy, AFM)으로 평가하였다.
[실험예 5] 실시예 1의 전구체로 제조한 실리콘 산화막(SiO 2 )의 표면특성
실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 산소와 수소의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막(제조예 1 내지 3)을 AFM으로 관찰하고, 이를 통해 실리콘 산화막의 표면 조도(roughness, Ra)를 측정하여 도 11에 도시하였다
도 11에 나타낸 바와 같이, 표면 조도는 0.165nm에서 0.275nm의 범위로 측정되어 모두 3 Å이하의 우수한 조도를 가지고 있었고, 동일한 반응가스를 사용한 경우, 공정 온도가 상승함에 따라 조도가 커짐을 확인할 수 있었다(도11a (반응가스: 오존(O3), 공정 온도: 600℃, Ra: 0.165nm), 도11b (반응가스: 오존(O3), 공정 온도: 650℃, Ra: 0.275nm), 도11c (반응가스: 산소(O2) 와 수소(H2) 의 혼합물, 공정 온도: 600℃, Ra: 0.197nm), 도11d (반응가스: 산소(O2) 와 수소(H2) 의 혼합물, 공정 온도: 650℃, Ra: 0.222nm).
[실험예 6] CH 3 SiCl 3 전구체로 제조한 실리콘 산화막(SiO 2 )의 표면 특성
도 12는 CH3SiCl3 전구체와 반응가스(산소와 수소의 혼합물(H2+O2))를 600℃, 750℃ 및 800℃의 공정온도에서 각각 증착하여 제조한 3가지 실리콘 산화막(제조예 4, 6 및 7)의 AFM 이미지와 이를 통해 표면 조도(Ra)를 분석한 결과이다. 도 12a는 600℃의 공정온도에서 증착, 도 12b는 750℃의 공정온도에서 증착, 도 12c는 800℃의 공정온도에서 증착된 실리콘 산화막의 AFM 이미지이다.
도 12에 나타난 바와 같이, 표면 조도는 0.117nm에서 0.197nm의 범위로 측정되어 제조된 실리콘 산화막 모두 2 Å이하의 우수한 조도를 가지고 있었다. 또한, 공정 온도가 상승함에 따라 표면 조도가 커짐을 확인할 수 있었다.
[실험예 7 및 실험예 8] 실시예 1의 전구체 및 CH3SiCl3 전구체를 각각 증착하여 제조한 실리콘 산화막(SiO2)의 막 밀도 특성을 X선 반사 측정법(X-Ray Reflectometry, XRR)으로 평가하였다.
[실험예 7] 실시예 1의 전구체로 제조한 실리콘 산화막(SiO 2 )의 밀도특성
실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 산소(O2)와 수소(H2)의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막(제조예 1 내지 3)의 XRR 분석결과를 통해서 실리콘 산화막의 밀도를 분석하여 도 13에 도시하였다.
도 13의 측정 결과와 같이, 반응가스로 오존(O3)을 사용하고 공정 온도가 600℃인 경우 밀도가 2.185g/cm3이었고(도 13a), 공정 온도가 650℃인 경우 밀도가 2.1738g/cm3이었다(도 13b).
또한, 반응가스로 산소(O2)와 (H2)의 혼합물을 사용하고 공정 온도가 600℃인 경우 밀도가 2.268g/cm3이었고(도 13c), 공정 온도가 650℃인 경우 밀도가 2.209g/cm3이었다(도 13d).
상기 측정된 바와 같이, 제조된 모든 박막의 밀도는 SiO2 bulk (2.68g/cm3) 박막에 근접한 밀도를 가지고 있어서, 우수한 품질과 우수한 내식성을 가지는 박막이 형성되었음을 확인할 수 있었다.
[실험예 8] CH 3 SiCl 3 전구체로 제조한 실리콘 산화막(SiO 2 )의 밀도 특성
CH3SiCl3 전구체와 반응가스(산소와 수소의 혼합물(H2+O2))를 600℃, 750℃ 및 800℃의 공정온도에서 각각 증착하여 제조한 3가지 실리콘 산화막(제조예 4, 6 및 7)의 XRR 분석결과를 통해 실리콘 산화막의 밀도를 분석하여 도 14에 도시하였다. 도 14a는 600℃의 공정온도에서 증착, 도 14b는 750℃의 공정온도에서 증착, 도 14c는 800℃의 공정온도에서 증착된 실리콘 산화막의 XRR 결과이다.
도 14에 도시된 바와 같이, 다른 공정 온도에서 제조한 실리콘 산화막 모두 2.2g/cm3이상의 밀도를 가지며, SiO2 bulk(2.68g/cm3)와 근접한 밀도를 갖는 것을 확인하였고, 이를 통해 우수한 품질의 박막이 형성되었음을 확인할 수 있었다. 즉, 본 발명의 실리콘 산화막은 SiO2 bulk에 근접한 밀도를 가지므로 우수한 내식성을 기대할 수 있다.
[실험예 9] 실시예 1의 전구체로 제조한 실리콘 산화막(SiO 2 )의 단차 피복(step coverage) 특성
실시예 1의 전구체와 각각의 반응가스(오존(O3) 및 산소(O2)와 수소(H2)의 혼합물(H2+O2))를 600℃ 및 650℃의 공정온도에서 각각 증착하여 제조한 4가지 실리콘 산화막(제조예 1 내지 3)의 단차 피복 특성을 투과전자현미경(Transmission Electron Microscope, TEM)으로 분석하여 도 15에 도시하였다(도 15a (반응가스: 오존(O3), 공정 온도: 600℃), 도 15b (반응가스: 오존(O3), 공정 온도: 650℃), 도 15c (반응가스: 산소와 수소의 혼합물(H2+O2), 공정 온도: 600℃), 도 15d (반응가스: 산소와 수소의 혼합물(H2+O2), 공정 온도: 650℃).
도 15에 나타낸 바와 같이, 실시예 1의 실리콘 전구체 화합물은 미세한 기질에 균일하게 박막을 형성함을 관찰하였고, 이를 통해 단차 피복 특성이 우수함을 확인할 수 있었다.
이상 살펴본 바와 같이, 본 발명의 신규 실리콘 전구체는 600℃ 이상 고온의 공정온도에서도 열에 안정하여 고온 ALD에 적용이 가능하고, 낮은 박막성장 거동과 균일한 증착률을 활용하여 정확한 두께 제어가 가능하며, 우수한 단차 피복 특성 및 우수한 밀도특성을 가짐을 확인하였다. 또한, 본 발명의 신규 실리콘 전구체의 증착을 통해서 우수한 실리콘 박막이 형성됨을 확인하였다.
이러한 우수한 특성들로 인하여 향후 3D-NAND 메모리 소자의 터널링 산화막(Tunneling Oxide)으로의 활용이 기대되고, 그밖에 이러한 고품위 실리콘 박막은 나노 장치 및 나노 구조 제조, 반도체, 디스플레이, 태양 전지 등 다양한 분야에 응용 할 수 있다. 이외에도 비메모리 반도체 제조시 절연막 등으로 사용할 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (9)

  1. 하기 화학식 1 또는 하기 화학식 2로 표시되는 화합물로 이루어진 군에서 선택되는 어느 하나 이상의 화합물을 포함하는 기상 증착 전구체를 챔버에 도입하는 단계를 포함하는, 박막의 제조방법.
    [화학식 1]
    SiR1 a(NR2R3)(4-a)
    상기 화학식 1에서,
    a는 1 내지 3의 정수이고,
    R1은 치환 또는 비치환된 탄소수 1 내지 4의 선형 또는 분지형 탄화수소 또는 이들의 이성질체이며,
    R2 및 R3는 각각 독립적으로 수소, 치환 또는 비치환된 탄소수 1 내지 4의 선형 또는 분지형 탄화수소 또는 이들의 이성질체이다.

    [화학식 2]
    SiR4 b R5 c (X1 ) (4-b-c)
    상기 화학식 2에서,
    b 및 c는 각각 0 내지 3의 정수이고,
    b와 c의 합은 1 내지 3의 정수이고,
    X1은 Cl, Br, I으로 이루어진 군에서 선택되는 할로겐기이며,
    R4 및 R5는 각각 독립적으로 치환 또는 비치환된 탄소수 1 내지 4의 선형 또는 분지형 탄화수소, 또는 비치환된 탄소수 6 내지 12의 고리형 탄화수소 또는 이들의 이성질체이다.
  2. 제1항에 있어서,
    상기 R1은 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나이고,
    상기 R2 및 R3은 각각 독립적으로 수소, 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나이며,
    상기 R4 및 R5는 각각 독립적으로 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기, 비치환된 페닐기, 비치환된 벤질기, 비치환된 자일렌기 및 이들의 이성질체로 이루어진 군에서 선택되는 어느 하나인, 박막의 제조방법.
  3. 제1항에 있어서,
    상기 기상 증착 전구체는
    상기 화학식 1에서 a는 1이고, R1, R2 및 R3가 메틸기인 화합물 및
    하기 화학식 2-1 내지 화학식 2-4로 나타내어지는 화합물로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는, 박막의 제조방법.
    [화학식 2-1]
    Figure pat00014

    [화학식 2-2]
    Figure pat00015

    [화학식 2-3]
    Figure pat00016

    [화학식 2-4]
    Figure pat00017

  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 박막의 제조방법은 원자층 증착법(Atomic Layer Deposition, ALD) 또는 화학 기상 증착법(Chemical Vapor Deposition, CVD)을 포함하는, 박막의 제조방법.
  5. 제1항에 있어서,
    반응가스로 산소(O2), 물(H2O), 오존(O3), 산소(O2) 및 수소(H2)의 혼합물, 질소(N2), 암모니아(NH3), 아산화질소(N2O), 과산화수소(H2O2)로 이루어진 군에서 선택된 어느 하나 이상이 주입되는 단계를 더 포함하는, 박막의 제조방법.
  6. 제1항에 있어서,
    600℃ 이상의 공정온도로 증착하는 단계를 더 포함하는, 박막의 제조방법.
  7. 제1항의 제조방법에 의해서 제조된 박막의 표면 조도가 0.3nm 이하이고, 밀도가 2.1g/cm3이상인, 박막.
  8. 제7항의 박막을 포함하는, 전자 장치.
  9. 제8항에 있어서,
    상기 전자 장치는 반도체, 디스플레이 및 태양 전지로 이루어진 군에서 선택되는 어느 하나인, 전자 장치.
KR1020190011855A 2018-11-30 2019-01-30 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법 KR102157137B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
EP19769976.2A EP3680245A4 (en) 2018-11-30 2019-04-24 SILICON PRECURSOR AND METHOD FOR PRODUCING A THIN FILM CONTAINING SILICON USING THEREOF
PCT/KR2019/004960 WO2020111405A1 (ko) 2018-11-30 2019-04-24 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
CN201980001784.0A CN111511752A (zh) 2018-11-30 2019-04-24 硅前体和使用其制造含硅薄膜的方法
EP20195535.8A EP3766888A1 (en) 2018-11-30 2019-04-24 Silicon precursor and method of manufacturing silicon-containing thin film using the same
US16/497,973 US11267828B2 (en) 2018-11-30 2019-04-24 Silicon precursor and method of manufacturing silicon-containing thin film using the same
JP2019554557A JP6941181B2 (ja) 2018-11-30 2019-04-24 シリコン前駆体およびこれを用いたシリコン含有薄膜の製造方法
TW108121644A TWI700385B (zh) 2018-11-30 2019-06-21 製備薄膜的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180152678 2018-11-30
KR1020180152678 2018-11-30

Publications (2)

Publication Number Publication Date
KR20200066122A true KR20200066122A (ko) 2020-06-09
KR102157137B1 KR102157137B1 (ko) 2020-09-17

Family

ID=71082074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190011855A KR102157137B1 (ko) 2018-11-30 2019-01-30 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법

Country Status (5)

Country Link
US (1) US11267828B2 (ko)
JP (1) JP6941181B2 (ko)
KR (1) KR102157137B1 (ko)
CN (1) CN111511752A (ko)
TW (1) TWI700385B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593741A (en) 1992-11-30 1997-01-14 Nec Corporation Method and apparatus for forming silicon oxide film by chemical vapor deposition
KR20010098415A (ko) * 2000-04-20 2001-11-08 포만 제프리 엘 전구체 소스 혼합물, 필름의 침착 방법 및 구조체의 제조방법
KR20110017404A (ko) 2008-06-03 2011-02-21 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 실리콘 함유 막의 저온 증착
KR20160093093A (ko) * 2011-06-03 2016-08-05 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 탄소-도핑된 규소-함유 막을 증착시키기 위한 조성물 및 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800210B2 (ja) * 1988-12-19 1998-09-21 セイコーエプソン株式会社 電界効果トランジスタの製造方法
US7208427B2 (en) 2003-08-18 2007-04-24 Advanced Technology Materials, Inc. Precursor compositions and processes for MOCVD of barrier materials in semiconductor manufacturing
US7875312B2 (en) * 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
US8080282B2 (en) 2006-08-08 2011-12-20 Asm Japan K.K. Method for forming silicon carbide film containing oxygen
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
US8129555B2 (en) * 2008-08-12 2012-03-06 Air Products And Chemicals, Inc. Precursors for depositing silicon-containing films and methods for making and using same
JP2012151386A (ja) * 2011-01-21 2012-08-09 Hitachi Kokusai Electric Inc ノズル取付方法
US8993072B2 (en) 2011-09-27 2015-03-31 Air Products And Chemicals, Inc. Halogenated organoaminosilane precursors and methods for depositing films comprising same
US9460912B2 (en) 2012-04-12 2016-10-04 Air Products And Chemicals, Inc. High temperature atomic layer deposition of silicon oxide thin films
KR20140067786A (ko) 2012-11-27 2014-06-05 주식회사 유피케미칼 실리콘 전구체 화합물, 및 상기 전구체 화합물을 이용한 실리콘-함유 박막의 증착 방법
CN103058696B (zh) 2012-12-14 2015-04-29 西北工业大学 一种氮化硅基体的制备方法
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
JP2015146416A (ja) 2014-01-06 2015-08-13 住友電気工業株式会社 炭化珪素基板用支持部材、炭化珪素成長装置用部材、および炭化珪素エピタキシャル基板の製造方法
US20150275355A1 (en) 2014-03-26 2015-10-01 Air Products And Chemicals, Inc. Compositions and methods for the deposition of silicon oxide films
JP6387799B2 (ja) 2014-11-14 2018-09-12 株式会社デンソー 半導体基板およびその製造方法
US10421766B2 (en) 2015-02-13 2019-09-24 Versum Materials Us, Llc Bisaminoalkoxysilane compounds and methods for using same to deposit silicon-containing films
CN104911561B (zh) 2015-04-14 2017-12-26 中国计量科学研究院 制备高厚度均匀性纳米/亚微米SiO2薄膜的方法
KR101787204B1 (ko) 2015-11-23 2017-10-18 주식회사 한솔케미칼 원자층 증착용(ald) 유기금속 전구체 화합물 및 이를 이용한 ald 증착법
US10283348B2 (en) * 2016-01-20 2019-05-07 Versum Materials Us, Llc High temperature atomic layer deposition of silicon-containing films
US20180033614A1 (en) * 2016-07-27 2018-02-01 Versum Materials Us, Llc Compositions and Methods Using Same for Carbon Doped Silicon Containing Films
CN108118309A (zh) 2017-12-11 2018-06-05 安徽宝辰机电设备科技有限公司 一种耐高温飞溅物的中频点焊机机壳表面处理方法
CN108411279B (zh) 2018-03-30 2019-07-09 华中科技大学 一种高速钢刀具保护涂层的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593741A (en) 1992-11-30 1997-01-14 Nec Corporation Method and apparatus for forming silicon oxide film by chemical vapor deposition
KR20010098415A (ko) * 2000-04-20 2001-11-08 포만 제프리 엘 전구체 소스 혼합물, 필름의 침착 방법 및 구조체의 제조방법
KR20110017404A (ko) 2008-06-03 2011-02-21 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 실리콘 함유 막의 저온 증착
KR20160093093A (ko) * 2011-06-03 2016-08-05 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 탄소-도핑된 규소-함유 막을 증착시키기 위한 조성물 및 방법

Also Published As

Publication number Publication date
JP6941181B2 (ja) 2021-09-29
JP2021509765A (ja) 2021-04-01
TW202022153A (zh) 2020-06-16
TWI700385B (zh) 2020-08-01
KR102157137B1 (ko) 2020-09-17
US20210277031A1 (en) 2021-09-09
US11267828B2 (en) 2022-03-08
CN111511752A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US11549182B2 (en) Group 6 transition metal-containing compounds for vapor deposition of group 6 transition metal-containing films
KR101787204B1 (ko) 원자층 증착용(ald) 유기금속 전구체 화합물 및 이를 이용한 ald 증착법
US9663547B2 (en) Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films
US9868753B2 (en) Germanium- and zirconium-containing composition for vapor deposition of zirconium-containing films
KR20200056950A (ko) 실리콘 전구체 화합물, 제조 방법, 및 이를 이용하는 실리콘-함유 막 형성 방법
TWI828980B (zh) 製造氧化矽薄膜的方法
KR102157137B1 (ko) 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
CN114929937B (zh) 硅前体化合物、包含该硅前体化合物的用于形成含硅膜的组合物以及用于形成含硅膜的方法
JP7164789B2 (ja) ５５０℃以上の温度でＡＬＤを使用してＳｉ含有膜を堆積させるための前駆体及びプロセス
KR20170089422A (ko) 저온에서의 실리콘-함유 박막 형성방법
EP3680245A1 (en) Silicon precursor and method for manufacturing silicon-containing thin film using same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right