KR20200051863A - 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법 - Google Patents

화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법 Download PDF

Info

Publication number
KR20200051863A
KR20200051863A KR1020180134120A KR20180134120A KR20200051863A KR 20200051863 A KR20200051863 A KR 20200051863A KR 1020180134120 A KR1020180134120 A KR 1020180134120A KR 20180134120 A KR20180134120 A KR 20180134120A KR 20200051863 A KR20200051863 A KR 20200051863A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
light emitting
emitting element
disposed
Prior art date
Application number
KR1020180134120A
Other languages
English (en)
Other versions
KR102645641B1 (ko
Inventor
장종섭
감범수
김현애
허의강
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180134120A priority Critical patent/KR102645641B1/ko
Priority to US16/519,433 priority patent/US10930629B2/en
Priority to CN201911059231.9A priority patent/CN111146228A/zh
Publication of KR20200051863A publication Critical patent/KR20200051863A/ko
Priority to US17/156,454 priority patent/US11195824B2/en
Application granted granted Critical
Publication of KR102645641B1 publication Critical patent/KR102645641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

화소는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고, 상기 제1 전극의 제1 부분을 덮는 격벽 절연층, 상기 격벽 절연층 상에 배치되고 상기 제1 부분에 중첩하는 제2 부분을 포함하는 제2 전극, 및 상기 제1 부분과 상기 제2 부분 사이의 상기 격벽 절연층의 제1 측면에 배치되어 상기 제1 전극과 상기 제2 전극에 연결된 발광 소자를 포함한다.

Description

화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법{PIXEL, DISPLAY DEVICE INCLUDING THE SAME, AND MANUFACTURING METHOD THEREOF}
본 발명은 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 복수 개의 화소들을 포함한다. 액정층을 포함하는 화소, 전기 습윤층을 포함하는 화소, 전기 영동층을 포함하는 화소, 및 발광 소자를 포함하는 화소 등 다양한 화소들이 영상을 표시하기 위해 사용된다. 이중 발광 소자는 자발광 소자로서, 발광 소자를 포함하는 표시 장치는 별도의 광원을 요구하지 않는다.
최근 발광 소자로서, 초소형 엘이디 소자가 개발되고 있다. 초소형 엘이디 소자는 나노 또는 마이크로 단위로 제조되며, 막대형 또는 봉형 형상을 갖는다. 초소형 엘이디 소자는 수평하게 배열되어 서로 반대 극성을 갖는 두 개 전극들에 전기적으로 연결된다.
기술 개발과 함께 표시 장치의 고해상도가 요구되고 있다. 그러나, 초소형 엘이디 소자는 수평하게 배열되므로, 초소형 엘이디 소자를 배치하기 위한 공간이 확보되어야 한다. 따라서, 표시 장치의 고해상도를 구현하는데 한계가 있다.
본 발명의 목적은 고 해상도를 구현할 수 있는 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 화소는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고, 상기 제1 전극의 제1 부분을 덮는 격벽 절연층, 상기 격벽 절연층 상에 배치되고 상기 제1 부분에 중첩하는 제2 부분을 포함하는 제2 전극, 및 상기 제1 부분과 상기 제2 부분 사이의 상기 격벽 절연층의 제1 측면에 배치되어 상기 제1 전극과 상기 제2 전극에 연결된 발광 소자를 포함한다.
본 발명의 실시 예에 따른 표시 장치는 복수 개의 화소들을 포함하고, 상기 화소들 각각은, 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고, 상기 제1 전극의 제1 부분을 덮는 격벽 절연층, 상기 격벽 절연층 상에 배치되고 상기 제1 부분에 중첩하는 제2 부분을 포함하는 제2 전극, 및 상기 제1 부분과 상기 제2 부분 사이의 상기 격벽 절연층의 제1 측면에 배치되어 상기 제1 전극과 상기 제2 전극에 연결된 발광 소자를 포함한다.
본 발명의 실시 예에 따른 화소의 제조 방법은 기판 상에 격벽층을 제공하는 단계, 상기 격벽층을 덮도록 상기 기판 상에 제1 전극을 제공하는 단계, 상기 기판 상에, 상기 격벽층과 이격되어, 상기 제1 전극의 제1 부분을 덮는 격벽 절연층을 제공하는 단계, 상기 격벽 절연층 상에, 상기 제1 부분에 중첩하는 제2 부분을 포함하는 제2 전극을 제공하는 단계, 상기 격벽층과 상기 격벽 절연층 사이에 발광 소자를 제공하는 단계, 및 상기 제1 전극과 상기 제2 전극에 서로 반대 극성의 전압들을 인가하여, 상기 제1 부분과 상기 제2 부분 사이의 상기 격벽 절연층의 제1 측면에 상기 발광 소자를 제공하는 단계를 포함하고, 상기 발광 소자는 상기 제1 전극과 상기 제2 전극에 연결된다.
본 발명의 실시 예에 따르면, 화소의 발광 소자는 수직하게 배열되어 제1 전극 및 제2 전극에 연결되므로, 발광 소자의 배치 면적이 줄어들 수 있다. 따라서, 본 발명의 실시 예에 따른 화소들을 포함하는 표시 장치는 고 해상도를 구현할 수 있다.
도 1은 본 발명의 실시 예에 따른 화소를 포함하는 표시 장치의 평면도이다.
도 2는 도 1에 도시된 한 화소의 등가 회로도이다.
도 3은 도 2에 도시된 발광 소자에 연결된 제1 전극 및 제2 전극의 평면도이다.
도 4는 도 3에 도시된 하나의 발광 소자의 사시도이다.
도 5는 도 2에 도시된 화소의 단면을 예시적으로 보여주는 도면이다.
도 6 내지 도 18은 본 발명의 실시 예에 따른 화소의 제조 방법을 도시한 도면들이다.
도 19는 본 발명의 다른 실시 예에 따른 화소의 단면을 보여주는 도면이다.
도 20은 본 발명의 또 다른 실시 예에 따른 화소의 단면을 보여주는 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 화소를 포함하는 표시 장치의 평면도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 및 데이터 구동부(DDV)(data driver)를 포함할 수 있다. 주사 구동부(SDV) 및 데이터 구동부(DDV)는 표시 패널(DP)에 배치될 수 있다.
표시 패널(DP)은 제1 방향(DR1)으로 단변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 장변들을 갖는 직사각형의 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 패널(DP)의 형상은 원형 및 다각형 등 다양한 형상을 가질 수 있다.
표시 패널(DP)의 평면 영역은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하는 영역이고, 비표시 영역(NDA)은 영상을 표시하지 않는 영역일 수 있다.
표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 및 복수 개의 데이터 라인들(DL1~DLn)을 포함할 수 있다. m 및 n은 자연수이다. 예시적으로 화소들(PX)은 매트릭스 형태로 배열될 수 있으나, 화소들(PX)의 배열 형태는 이에 한정되지 않는다.
화소들(PX)은 표시 영역(DA)에 배치되고, 주사 라인들(SL1~SLm) 및 데이터 라인들(DL1~DLn)에 연결될 수 있다. 화소들(PX) 각각은 영상을 표시하기 위한 발광 소자를 포함할 수 있다.
주사 구동부(SDV) 및 데이터 구동부(DDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV)는 표시 패널(DP)의 장변들 중 어느 한 장변에 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 표시 패널(DP)의 단변들 중 어느 한 단변에 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 표시 패널(DP)에 실장될 수 있다.
주사 라인들(SL1~SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되어 데이터 구동부(DDV)에 연결될 수 있다.
주사 구동부(SDV)는 복수 개의 주사 신호들을 생성하고, 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다. 데이터 구동부(DDV)는 복수 개의 데이터 전압들을 생성하고, 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다.
도시하지 않았으나, 표시 장치(DD)는 주사 구동부(SDV) 및 데이터 구동부(DDV)의 동작을 제어하기 위한 타이밍 컨트롤러를 포함할 수 있다. 타이밍 컨트롤러는 외부로부터 수신된 제어 신호들에 응답하여 주사 제어 신호 및 데이터 제어 신호를 생성할 수 있다. 타이밍 컨트롤러는 외부로부터 영상 신호들을 수신하고, 데이터 구동부(DDV)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 데이터 구동부(DDV)에 제공할 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 주사 신호들을 생성할 수 있다. 데이터 구동부(DDV)는 데이터 포맷이 변환된 영상 신호들을 제공받고, 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 데이터 전압들을 생성할 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다.
도 2는 도 1에 도시된 한 화소의 등가 회로도이다.
도 2에는 도 1에 도시된 화소들(PX) 중 하나의 화소(PX)의 등가 회로도가 도시되었으나, 도 1에 도시된 다른 화소들(PX)도 도 2에 도시된 화소(PX)와 동일한 등가 회로도를 가질 수 있다. 예시적으로 도 2에는 주사 라인(SLi) 및 데이터 라인(DLj)에 연결된 화소(PX)가 도시되었다. i 및 j는 자연수이다.
도 2를 참조하면, 화소(PX)는 발광 소자(ED), 구동 소자(DT), 용량 소자(C), 및 스위칭 소자(ST)를 포함할 수 있다. 발광 소자(ED)는 복수 개로 제공될 수 있다. 복수 개의 발광 소자들(ED)은 이하 도 3에 도시될 것이다.
구동 소자(DT) 및 스위칭 소자(ST)는 P 타입 트랜지스터일 수 있다. 그러나 이에 한정되지 않고 구동 소자(DT) 및 스위칭 소자(ST)는 N 타입 트랜지스터일 수 있다. 용량 소자(C)은 커패시터일 수 있다.
구동 소자(DT)는 용량 소자(C)의 제1 캡 전극 및 제1 전원 라인(PL1)에 연결된 입력 단자, 발광 소자(ED)에 연결된 출력 단자, 및 스위칭 소자(ST)의 출력 단자에 연결된 제어 단자를 포함할 수 있다. 구동 소자(DT)는 제1 전원 라인(PL1)을 통해 제1 전원 전압(ELVDD)를 수신할 수 있다. 용량 소자(C)의 제2 캡 전극은 구동 소자(DT)의 제어 단자에 연결될 수 있다.
스위칭 소자(ST)는 데이터 라인(DLj)에 연결된 입력 단자, 구동 소자(DT)의 제어 단자에 연결된 출력 단자, 및 주사 라인(SLi)에 연결된 제어 단자를 포함할 수 있다.
발광 소자(ED)는 구동 소자(DT)와 제2 전원 라인(PL2)에 연결될 수 있다. 예를 들어, 발광 소자(ED)는 구동 소자(DT)와 전기적으로 연결된 제1 전극(E1) 및 제2 전원 라인(PL2)에 연결된 제2 전극(E2)에 연결될 수 있다. 발광 소자(ED)는 제2 전원 라인(PL2)를 통해 제2 전원 전압(ELVSS)를 수신할 수 있다. 제2 전원 전압(ELVSS)는 제1 전원 전압(ELVDD)보다 낮은 레벨을 갖는 전압일 수 있다.
주사 라인(SLi)을 통해 주사 신호가 스위칭 소자(ST)의 제어 단자에 인가되고, 스위칭 소자(ST)는 주사 신호에 응답하여 턴-온될 수 있다. 턴-온된 스위칭 소자(ST)는 데이터 라인(DLj)를 통해 제공받는 데이터 전압을 제1 노드(N1)에 제공할 수 있다.
용량 소자(C)는 제1 노드(N1)에 제공된 데이터 전압과 제1 전원 전압(ELVDD) 사이의 차이에 대응하는 전하량을 충전하고, 스위칭 소자(ST)가 턴 오프된 뒤에도 이를 유지할 수 있다.
구동 소자(DT)는 용량 소자(C)에 충전된 전하량에 따라 턴-온 될 수 있다. 용량 소자(C)에 충전된 전하량에 따라 구동 소자(DT)의 턴-온 시간이 결정될 수 있다. 턴 온된 구동 소자(DT)를 통해 발광 소자(ED)에 전류가 제공되어 발광 소자(ED)가 발광될 수 있다. 발광 소자(ED)가 발광되어 영상이 생성될 수 있다.
발광 소자(ED)는 초소형 엘이디 소자일 수 있다. 초소형 엘이디 소자는 수 나노 미터 내지 수백 마이크로 미터 사이의 길이를 갖는 엘이디 소자일 수 있다. 초소형 엘이디 소자의 길이는 일 예로 기재한 것일 뿐이며, 초소형 엘이디 소자의 길이가 상기 수치 범위에 한정되는 것은 아니다.
도 3은 도 2에 도시된 발광 소자에 연결된 제1 전극 및 제2 전극의 평면도이다.
도 3을 참조하면, 제1 전극(E1)은 제1 방향(DR1)으로 연장하는 제1 연장부(E1_1) 및 제1 연장부(E1_1)로부터 제2 방향(DR2)으로 분기된 복수 개의 제1 분기부들(E1_2)을 포함할 수 있다. 예시적으로 두 개의 제1 분기부들(E1_2)이 도시되었으나, 제1 분기부들(E1_2)의 개수는 이에 한정되지 않는다. 예를 들어, 한 화소(PX)는 2개 보다 많은 제1 분기부들(E1_2)을 포함할 수 있다.
제2 전극(E2)은 제1 방향으로 연장하는 제2 연장부(E2_1) 및 제2 연장부(E2_1)로부터 제2 방향(DR2)으로 분기된 제2 분기부(E2_2)를 포함할 수 있다. 예시적으로 한 개의 제2 분기부(E2_2)가 도시되었으나, 이에 한정되지 않고, 한 화소(PX)는 2개 이상의 제2 분기부들(E2_2)을 포함할 수 있다.
제2 분기부(E2_2)는 제1 분기부들(E1_2) 사이에 배치될 수 있다. 제2 분기부(E2_2)가 복수 개로 제공될 경우, 제1 분기부들(E1_2)과 복수 개의 제2 분기부들(E2_2)은 제1 방향(DR1)을 따라 1:1 교대로 배치될 수 있다.
제1 전극(E1)과 제2 전극(E2)은 서로 부분적으로 중첩할 수 있다. 제1 전극(E1)은 제2 전극(E2)의 소정의 부분에 중첩하는 제1 부분(PT1)을 포함할 수 있다. 제2 전극(E2)은 제1 전극(E1)의 소정의 부분에 중첩하는 제2 부분(PT2)을 포함할 수 있다.
제1 부분(PT1)은 제1 방향(DR1)으로 서로 대향하는 제2 분기부(E2_2)의 양측들에 인접한 제1 분기부들(1_2)의 일측들과 제1 분기부들(1_2)의 일측들에 인접한 제1 분기부들(1_2)의 소정의 부분들을 포함할 수 있다. 제1 부분(PT1)은 제2 분기부(E2_2)의 소정의 부분에 중첩할 수 있다.
제2 부분(PT2)은 제2 분기부(E2_2)의 양측들 및 제2 분기부(E2_2)의 양측들에 인접한 제2 분기부(E2_2)의 소정의 부분들을 포함할 수 있다. 제2 부분(PT2)은 제1 분기부들(1_2)의 소정의 부분들에 중첩할 수 있다.
화소(PX)는 복수 개의 발광 소자들(ED)을 포함할 수 있다. 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면과 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의될 수 있다. 제3 방향(DR3)에서 바라봤을 때, 발광 소자들(ED)은 제2 분기부(E2_2)의 양측들에 배치될 수 있다.
화소(PX)의 평면 영역은 화소 영역(PA) 및 화소 영역(PA) 주변의 비화소 영역(NPA)을 포함할 수 있다. 발광 소자들(ED)은 화소 영역(PA)에 배치될 수 있다.
도 4는 도 3에 도시된 하나의 발광 소자의 사시도이다.
도 4에는 예시적으로 하나의 발광 소자(ED)가 도시되었으나, 다른 발광 소자들(ED)도 도 4에 도시된 발광 소자(ED)와 동일한 구성을 가질 것이다.
도 4를 참조하면, 발광 소자(ED)는 원기둥 형상을 가질 수 있다. 그러나 이에 한정되지 않고 발광 소자(ED)는 다각형의 기둥 형상을 가질 수도 있다. 발광 소자(ED)는 수직하게 정렬되어 제2 분기부(E2_2)의 양측들에 배치될 수 있다. 따라서 도 3에 도시된 바와 같이, 제3 방향(DR3)에서 바라봤을 때, 발광 소자(ED)는 원형 형상을 가질 수 있다.
발광 소자는 n형 반도체층(NS), P형 반도체층(PS), 및 n형 반도체층(NS)과 P형 반도체층(PS) 사이에 배치된 활성층(AL)을 포함할 수 있다. n형 반도체층(NS)은 반도체층에 n형의 도펀트가 도핑되어 형성될 수 있다. p형 반도체층(PS)은 반도체층에 p형의 도펀트가 도핑되어 형성될 수 있다. 반도체층은 반도체 물질을 포함할 수 있다. 예를 들어, 반도체층은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 또는 AlInN을 포함할 수 있으나, 이에 한정되는 것은 아니다.
n형 도펀트는 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루륨(Te) 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다. p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다.
활성층(AL)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선 구조, 또는 양자점 구조 중 적어도 어느 하나로 형성될 수 있다. 활성층(AL)은 n형 반도체층(NS)을 통해서 주입되는 전자와 p형 반도체층(PS)을 통해서 주입되는 정공이 재결합되는 영역일 수 있다. 활성층(AL)은 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 광을 방출하는 층으로 정의될 수 있다. 활성층(AL)의 위치는 다이오드의 종류에 따라 다양하게 변경될 수 있다.
n형 반도체층(NS)은 제1 전극(E1) 및 제2 전극(E2) 중 어느 하나와 접속될 수 있다. p형 반도체층(PS)은 제1 전극(E1) 및 제2 전극(E2) 중 다른 하나와 접속될 수 있다.
발광 소자(ED)의 길이(LT)는 수 나노 미터 내지 수백 마이크로 미터 사이일 수 있다. 예를 들어, 발광 소자(ED)의 길이(LT)는 1 마이크로 미터 내지 100 마이크로 미터일 수 있다.
도 5는 도 2에 도시된 화소의 단면을 예시적으로 보여주는 도면이다.
도 5를 참조하면, 화소(PX)는 구동 소자(DT), 스위칭 소자(ST), 제1 전극(E1), 제2 전극(E2), 및 발광 소자(ED)를 포함할 수 있다. 구동 소자(DT), 스위칭 소자(ST), 제1 및 제2 전극들(E1,E2), 및 발광 소자(ED)는 제1 베이스 기판(BS1) 상에 배치될 수 있다.
제2 베이스 기판(BS2)은 제1 베이스 기판(BS1)과 마주볼 수 있다. 구동 소자(DT), 스위칭 소자(ST), 제1 및 제2 전극들(E1,E2), 및 발광 소자(ED)는 제1 베이스 기판(BS1)과 제2 베이스 기판(BS2) 사이에 배치될 수 있다. 제1 및 제2 베이스 기판들(BS1,BS2)은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
구동 소자(DT)의 구성 및 스위칭 소자(ST)의 구성은 실질적으로 동일하므로, 이하 구동 소자(DT)의 구성이 주로 설명될 것이며, 스위칭 소자(ST)의 구성은 간략히 설명되거나 생략될 것이다.
제1 베이스 기판(BS1) 상에 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 무기 물질을 포함할 수 있다. 구동 소자(DT) 및 스위칭 소자(ST)는 버퍼층(BFL) 상에 배치될 수 있다.
구동 소자(DT)는 제1 게이트 전극(GE1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 반도체층(SM1)을 포함할 수 있다. 스위칭 소자(ST)는 제2 게이트 전극(GE2), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 및 제2 반도체층(SM2)을 포함할 수 있다.
제2 게이트 전극(GE2), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 및 제2 반도체층(SM2)은 제1 게이트 전극(GE1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 반도체층(SM1)과 각각 동일한 구조를 가지며, 동일한 층에 배치될 수 있다.
버퍼층(BFL) 상에 제1 반도체층(SM1)이 배치될 수 있다. 제1 반도체 층(SM1)은 비정질(Amorphous) 실리콘 또는 결정질(Poly) 실리콘과 같은 무기 재료의 반도체나 유기 반도체를 포함할 수 있다. 또한, 제1 반도체 층(SM1)은 산화물 반도체(oxide semiconductor)를 포함할 수 있다. 도 5에 도시되지 않았으나, 제1 반도체 층(SM1)은 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다.
버퍼층(BFL)은 제1 반도체층(SM1)에 개질된 표면을 제공할 수 있다. 이러한 경우, 제1 반도체층(SM1)은 제1 베이스 기판(BS1) 상에 직접 배치될 때 보다 버퍼층(BFL)에 대해 높은 접착력을 가질 수 있다. 버퍼층(BFL)은 제1 반도체층(SM1)의 하면을 보호하는 배리어층일 수 있다. 이러한 경우, 버퍼층(BFL)은 제1 베이스 기판(BS1) 자체 또는 제1 베이스 기판(BS1)을 통해 유입되는 오염이나 습기 등이 제1 반도체층(SM1)으로 침투되는 것을 차단할 수 있다.
제1 반도체층(SM1)을 덮도록 버퍼층(BFL) 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 절연층(INS1)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드, 또는 알루미늄옥사이드를 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 절연층(INS1) 상에 제1 반도체층(SM1)과 중첩하는 제1 게이트 전극(GE1)이 배치될 수 있다. 제1 게이트 전극(GE1)은 제1 반도체 층(SM1)의 채널 영역과 중첩되도록 배치될 수 있다. 제1 게이트 전극(GE1)을 덮도록 제1 절연층(INS1) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2)은 무기 물질을 포함할 수 있다.
용량 소자(C, 도 2에 도시됨)는 제1 캡 전극(미도시) 및 제2 캡 전극(CPa)을 포함할 수 있다. 제1 캡 전극은 제2 게이트 전극(GE2)으로부터 분기될 수 있고, 제2 캡 전극(CPa)은 제2 절연층(INS2) 상에 배치될 수 있다.
제3 절연층(INS3)은 제2 캡 전극(CPa)을 덮도록 제2 절연층(INS2) 상에 배치될 수 있다. 제3 절연층(INS3)은 층간 절연층으로 정의될 수 있다. 제3 절연층(INS3)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.
제3 절연층(INS3) 상에 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)이 서로 이격되어 배치될 수 있다. 제1 소스 전극(SE1)은 제1, 제2, 및 제3 절연층들(INS1,INS2,INS3)을 관통하여 정의된 제1 컨택 홀(CH1)을 통해 제1 반도체층(SM1)의 소스 영역에 연결될 수 있다. 제1 드레인 전극(DE1)은 제1, 제2, 및 제3 절연층들(INS1,INS2,INS3)을 관통하여 정의된 제2 컨택 홀(CH2)을 통해 제1 반도체층(SM1)의 드레인 영역에 연결될 수 있다.
제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 덮도록 제3 절연층(INS3) 상에 제4 절연층(INS4)이 배치될 수 있다. 제4 절연층(INS4)은 평평한 상면을 제공하는 평탄화막으로 정의될 수 있으며, 유기 물질을 포함할 수 있다.
제1 베이스 기판(BS1), 버퍼층(BFL), 및 제1 내지 제4 절연층들(INS1~INS4)이 배치된 층은 제1 기판(SUB1)으로 정의될 수 있다.
제1 기판(SUB1) 상에 격벽층(BR) 및 격벽 절연층(BRI)이 서로 이격되어 배치될 수 있다. 격벽층(BR)은 유기 물질을 포함할 수 있고, 격벽 절연층(BRI)은 무기 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
격벽층(BR)을 덮도록 제1 기판(SUB1) 상에 제1 전극(E1)이 배치될 수 있다. 예를 들어, 제1 전극(E1)은 격벽층(BR) 상에 배치되고, 격벽층(BR)에 인접한 제1 기판(SUB1)의 부분 상에 배치될 수 있다. 따라서, 격벽층(BR)은 제1 기판(SUB1)과 제1 전극(E1) 사이에 배치될 수 있다.
제1 전극(E1)은 제1 기판(SUB1)의 제4 절연층(INS4)을 관통하여 정의된 제3 컨택홀(CH3)을 통해 제1 드레인 전극(DE1)에 연결될 수 있다. 따라서 제1 전극(E1)은 구동 소자(DT)에 전기적으로 연결될 수 있다.
제1 전극(E1)은 단층 구조 또는 복수개의 적층 구조를 가질 수 있다. 예를 들어, 제1 전극(E1)은 반사 전극을 포함하거나, 반사 전극 및 반사 전극 상에 배치된 투명 전극을 포함할 수 있다.
반사 전극은 광을 반사시킬 수 있는 구리(Cu), 알루미늄(Al), 및 은(Ag) 등을 포함할 수 있다. 투명 전극은 광을 투과시킬 수 있는 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다.
격벽 절연층(BRI)의 단면은 직사각형 형상을 가질 수 있다. 따라서, 격벽 절연층(BRI)의 측면들(SS1,SS2)이 제1 기판(SUB1)의 상면에 수직한 방향으로 연장할 수 있다. 제1 기판(SUB1)의 상면은 제1 및 제2 방향들(DR1,DR2)에 의해 정의되는 평면일 수 있고, 제1 기판(SUB1)의 상면에 수직한 방향은 제3 방향(DR3)일 수 있다.
격벽 절연층(BRI)은 제1 전극(E1)의 제1 부분(PT1)을 덮도록 제1 기판(SUB1) 상에 배치될 수 있다. 전술한 바와 같이, 제1 부분(PT1)은 제2 전극(E2)에 중첩하는 제1 전극(E1)의 부분일 수 있다.
이하 제1 부분(PT1)에 인접하고 제1 부분(PT1)과 제2 부분(PT2) 사이에 배치된 격벽 절연층(BRI)의 측면은 제1 측면(SS1)으로 정의된다. 제1 측면(SS1)을 제외한 격벽 절연층(BRI)의 측면은 제2 측면(SS2)으로 정의된다. 제2 전극(E2)은 격벽 절연층(BRI)의 상면(US) 상에 배치되고 제1 및 제2 측면들(SS1,SS2) 상에는 배치되지 않을 수 있다.
발광 소자(ED)는 제3 방향(DR3)으로 연장하여 제1 측면(SS1)에 배치될 수 있다. 발광 소자(ED)는 제1 측면(SS1)에 접촉할 수 있다. 발광 소자(ED)는 제1 전극(E1)과 제2 전극(E2)에 전기적으로 연결될 수 있다.
발광 소자(ED)의 하단은 제1 전극(E1)에 접촉하여 제1 전극(E1)에 전기적으로 연결될 수 있다. 발광 소자(ED)의 상단에 인접한 발광 소자(ED)의 소정의 부분으로 정의되는 발광 소자(ED)의 상부는 제2 전극(E2)에 접촉하여 제2 전극(E2)에 전기적으로 연결될 수 있다. 제2 전극(E2)의 제2 부분(PT2)이 발광 소자(ED)의 상부의 측면에 접촉할 수 있다.
제5 절연층(INS5)은 제1 기판(SUB1) 상에 배치될 수 있다. 제5 절연층(INS5)은 제1 전극(E1), 제2 전극(E2), 및 발광 소자(ED) 상에 배치될 수 있다. 제5 절연층(INS5)에는 발광 소자(ED)의 상부 및 제2 부분(PT2)을 노출시키는 개구부(OP)가 정의될 수 있다. 제5 절연층(INS5)은 무기 물질을 포함할 수 있다.
개구부(OP) 및 개구부(OP)에 인접한 제5 절연층(INS5) 상에 접촉 전극(CE)이 배치될 수 있다. 그러나, 이에 한정되지 않고, 접촉 전극(CE)은 제5 절연층(INS5) 상에 배치되지 않고, 개구부(OP)에만 배치될 수도 있다. 접촉 전극(CE)은 개구부(OP)를 통해 발광 소자(ED)의 상부와 제2 전극(E2)에 접촉할 수 있다.
접촉 전극(CE)은 투명한 도면성 물질을 포함할 수 있다. 예를 들어, 접촉 전극(CE)은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
발광 소자(ED)의 하단은 원형의 평면을 가지므로, 제1 전극(E1)의 상면에 면 접촉할 수 있다. 그러나, 발광 소자(ED)가 원통형 형상을 가지므로, 발광 소자(ED)의 상부의 측면은 원통형 형상의 측면으로서 제2 부분(PT2)에 선 접촉할 수 있다. 선 접촉은 면 접촉보다 작은 접촉 면적을 가지며, 접촉 면적이 작을수록 접촉 저항이 커질 수 있다. 저항은 전류의 흐름을 방해할 수 있다.
접촉 전극(CE)을 통해 원형의 평면을 갖는 발광 소자(ED)의 상단이 제2 부분(PT2)에 전기적으로 연결될 수 있다. 즉, 실질적으로, 접촉 전극(CE)에 의해 접촉 면적이 증가될 수 있어 발광 소자(ED)와 제2 전극(E2) 사이의 접촉 저항이 작아질 수 있다.
접촉 전극(CE)을 덮도록 제5 절연층(INS5) 상에 제6 절연층(INS6)이 배치될 수 있다. 제6 절연층(INS6)은 봉지층일 수 있다.
제1 베이스 기판(BS1)과 마주하는 제2 베이스 기판(BS2)의 일면 상에는 광 변환층(LCL) 및 블랙 매트릭스(BM)가 배치될 수 있다. 광 변환층(LCL)은 화소 영역(PA)에 배치되고 블랙 매트릭스(BM)는 비화소 영역(NPA)에 배치될 수 있다. 일부 화소들(PX)은 광 변환층(LCL)을 포함하지 않을 수 있다.
광 변환층(LCL)은 발광체를 포함할 수 있다. 예를 들어, 발광체는 발광 소자(ED)에서 제공되는 제1 색 광의 파장을 변환하여 제1 색 광과 상이한 색을 갖는 제2 색 광을 방출할 수 있다. 발광체는 양자점일 수 있다. 제1 색 광은 청색 광일 수 있고, 제2 색 광은 적색 광 또는 녹색 광일 수 있다.
청색 광을 적색 광으로 변환하는 광 변환층(LCL)을 포함하는 화소들(PX), 청색 광을 녹색 광으로 변환하는 광 변환층(LCL)을 포함하는 화소들(PX), 및 광 변환층(LCL)을 포함하지 않는 화소들(PX)이 표시 패널(DP)에 배치될 수 있다. 따라서, 화소들(PX)에 의해 적색, 청색, 및 녹색 광들이 생성될 수 있다.
그러나, 본 발명의 실시 예는 이에 제한되지 않는다. 예를 들어, 광 변환층(LCL)은 컬러 필터로 치환될 수 있다. 또한, 화소들(PX)에서 광 변환층(LCL)이 생략될 수도 있다. 이러한 경우, 발광 소자(ED)는 청색 광, 녹색 광, 또는 적색 광을 방출할 수 있다. 블랙 매트릭스(BM)는 화소들 사이의 빛샘을 방지할 수 있다.
제2 베이스 기판(BS2), 광 변환층(LCL), 및 블랙 매트릭스(BM)가 배치된 층은 제2 기판(SUB2)으로 정의될 수 있다.
제1 기판(SUB1)과 제2 기판(SUB2) 사이에는 제7 절연층(INS7)이 배치될 수 있다. 제7 절연층(INS7)은 광학 투명 접착 필름(Optically Clear Adhesive film), 광학 투명 접착 수지(Optically Clear Adhesive Resin), 또는 감압 접착 필름(Pressure Sensitive Adhesive film)일 수 있다. 다만, 이는 일 예로 도시한 것일 뿐, 본 발명의 다른 일 실시예에서, 제7 절연층(INS7)은 생략될 수도 있다.
본 발명의 실시 예에서 발광 소자(ED)는 수직하게 배열되어 제1 및 제2 전극들(E1,E2)에 연결될 수 있다. 따라서, 발광 소자(ED)가 수평하게 배열될 때보다, 발광 소자(ED)의 배치 면적이 줄어들 수 있다. 발광 소자(ED)의 배치 면적이 줄어들 수 있으므로, 보다 많은 개수의 발광 소자들(ED)이 표시 장치(DD)에 제공될 수 있다. 그 결과 표시 장치(DD)의 고 해상도가 구현될 수 있다.
도 6 내지 도 18은 본 발명의 실시 예에 따른 화소의 제조 방법을 설명하기 위한 도면들이다.
설명의 편의를 위해, 도 6 내지 도 18에는 격벽층(BR)의 일부 및 격벽 절연층(BRI)의 단면이 도시되었다. 또한, 제1 기판(SUB1)은 제1 베이스 기판(BS1), 버퍼층(BFL), 및 제1 내지 제4 절연층들(INS1~INS4)로 구분하지 않고, 단일 층으로 도시하였다. 제2 기판(SUB2) 및 제7 절연층(INS7)은 생략되었다.
도 6을 참조하면, 제1 기판(SUB1) 상에 격벽층(BR)이 제공되고, 격벽층(BR)을 덮도록 제1 기판(SUB1) 상에 제1 전극(E1)이 제공될 수 있다. 제1 전극(E1)을 덮도록 제1 기판(SUB1) 상에 절연층(IL)이 제공될 수 있다. 절연층(IL) 상에 도전층(CL)이 제공될 수 있다.
절연층(IL)은 격벽 절연층(BRI)과 같은 물질을 포함하고, 도전층(CL)은 제2 전극(E2)과 같은 물질을 포함할 수 있다. 절연층(IL)은 격벽 절연층(BRI)을 형성하기 위해 제1 기판(SUB1) 상에 제공되고, 도전층(CL)은 제2 전극(E2)을 형성하기 위해 절연층(IL) 상에 제공될 수 있다.
도전층(CL) 상에 제1 포토 레지스트 패턴(PR1)이 제공될 수 있다. 제1 포도 레지스트 패턴(PR1)은 격벽 절연층(BRI) 및 제2 전극(E2)을 형성하기 위한 영역에 배치될 수 있다. 예를 들어, 포토 레지스트(또는 감광성 수지)가 도전층(CL) 상에 제공될 수 있다. 이후, 격벽 절연층(BRI) 및 제2 전극(E2)을 형성하기 위한 영역 주변의 포토 레지스트가 노광 및 현상되어 제거됨으로써, 제1 포토 레지스트 패턴(PR1)이 도전층(CL) 상에 제공될 수 있다.
도 7 및 도 8을 참조하면, 제1 포토 레지스트 패턴(PR1)을 마스크로하여 격벽 절연층(BRI) 및 제2 전극(E2)을 형성하기 위한 영역 주변의 도전층(CL) 및 절연층(IL)이 제거될 수 있다. 따라서, 격벽 절연층(BRI) 및 제2 전극(E2)이 제1 기판(SUB1) 상에 제공될 수 있다.
격벽 절연층(BRI)은 제1 부분(PT1)을 덮도록 제1 기판(SUB1) 상에 배치되고, 제2 전극(E2)은 격벽 절연층(BRI)의 상면(US) 상에 배치될 수 있다. 격벽 절연층(BRI) 및 제2 전극(E2)이 형성된 후 제1 포토 레지스트 패턴(PR1)은 제거될 수 있다.
도 9 및 도 10을 참조하면, 제1 기판(SUB1) 상에 발광 소자(ED)가 제공될 수 있다. 예를 들어, 발광 소자(ED)를 포함하는 용액(LQ)이 격벽층(BR)과 격벽 절연층(BRI) 사이에 제공될 수 있다. 용액은 잉크 또는 페이스트일 수 있다. 용액(LQ)은 상온 또는 열에 의해 기화돨 수 있는 물질일 수 있다.
제1 전극(E1) 및 제2 전극(E2)에 서로 반대 극성의 전압들이 인가되어, 제1 전극(E1)과 제2 전극(E2) 사이에 전기장이 형성될 수 있다. 제1 전극(E1) 및 제2 전극(E2)에는 직류 전압 또는 교류 전압이 인가될 수 있다. 전기장에 의해 발광 소자(ED)에 쌍 극성이 유도되고, 발광 소자(ED)는 유전 영동 힘에 의해 제1 전극(E1) 및 제2 전극(E2) 사이에 자가 정렬될 수 있다.
제2 전극(E2)은 제1 전극(E1)과 이격되어 제1 전극(E1)보다 상부에 배치되고, 제1 부분(PT1)과 제2 부분(PT2) 사이에 격벽 절연층(BRI)이 배치되므로, 발광 소자(ED)는 수직하게 정렬될 수 있다. 수직하게 정렬된 발광 소자(ED)는 격벽 절연층(BRI)의 제1 측면(SS1)에 제공될 수 있다.
전술한 바와 같이, 발광 소자(ED)의 하단은 제1 전극(E1)에 접촉하여 제1 전극(E1)에 전기적으로 연결되고, 발광 소자(ED)의 상부는 제2 전극(E2)에 접촉하여 제2 전극(E2)에 전기적으로 연결될 수 있다.
도 11을 참조하면, 절연층(IL')이 제1 전극(E1), 제2 전극(E2), 및 발광 소자(ED)를 덮도록 제1 기판(SUB1) 상에 제공될 수 있다. 절연층(IL')은 제5 절연층(INS5)과 같은 물질을 포함하며, 제5 절연층(INS5)을 형성하기 위해 제1 기판(SUB1) 상에 제공될 수 있다.
도 12를 참조하면, 절연층(IL')상에 제2 포토 레지스트 패턴(PR2)이 제공될 수 있다. 제2 포토 레지스트 패턴(PR2)은 개구부(OP)를 형성하기 위한 영역 주변에 배치될 수 있다. 예를 들어, 포토 레지스트가 절연층(IL') 상에 제공되고, 개구부(OP)를 형성하기 위한 영역의 포토 레지스트가 노광 및 현상되어 제거됨으로써, 제2 포토 레지스트 패턴(PR2)이 절연층(IL') 상에 제공될 수 있다.
도 13 및 도 14를 참조하면, 제2 포토 레지스트 패턴(PR2)을 마스크로하여 개구부(OP)를 형성하기 위한 영역의 절연층(IL')이 제거됨으로써, 개구부(OP)가 정의된 제5 절연층(INS5)이 제1 기판(SUB1) 상에 제공될 수 있다. 개구부(OP)에 의해 발광 소자(ED)의 상부 및 제2 부분(PT2)이 노출될 수 있다. 제5 절연층(INS5)이 형성된 후, 제2 포토 레지스트 패턴(PR2)은 제거될 수 있다.
도 15를 참조하면, 도전층(CL')이 개구부(OP)에 제공되고 제5 절연층(INS5) 상에 제공될 수 있다. 도전층(CL')은 접촉 전극(CE)과 같은 물질을 포함하고, 접촉 전극(CE)을 형성하기 위해 제1 기판(SUB1) 상에 제공될 수 있다.
도 16을 참조하면, 제3 포토 레지스트 패턴(PR3)이 도전층(CL') 상에 제공될 수 있다. 제3 포토 레지스트 패턴(PR3)은 개구부(OP) 및 개구부(OP)에 인접한 영역에 중첩하게 배치될 수 있다. 예를 들어, 포토 레지스트가 도전층(CL') 상에 제공되고, 접촉 전극(CE)을 형성하기 위한 영역 주변의 포토 레지스트가 노광 및 현상되어 제거됨으로써, 제3 포토 레지스트 패턴(PR3)이 도전층(CL') 상에 제공될 수 있다.
도 17 및 도 18을 참조하면, 제3 포토 레지스트 패턴(PR3)을 마스크로하여 접촉 전극(CE)을 형성하기 위한 영역 주변의 도전층(CL')이 제거됨으로써, 접촉 전극(CE)이 제1 기판(SUB1) 상에 제공될 수 있다. 접촉 전극(CE)은 개구부(OP)에 제공되어 발광 소자(ED)의 상부 및 제2 부분(PT2)에 접촉할 수 있다.
접촉 전극(CE)이 형성된 후, 제3 포토 레지스트 패턴(PR3)이 제거되고, 접촉 전극(CE)을 덮도록 제5 절연층(INS5) 상에 제6 절연층(INS6)이 배치될 수 있다.
도시하지 않았으나, 이후, 제1 기판(SUB1) 상에 제2 기판(SUB2)이 배치되고, 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 제7 절연층(INS7)이 배치될 수 있다.
본 발명의 실시 예에 따른 화소의 제조 방법에 따라서, 발광 소자(ED)는 수직하게 배열되어 제1 및 제2 전극들(E1,E2)에 연결될 수 있다. 그 결과, 발광 소자(ED)의 배치 면적이 줄어들고, 보다 많은 개수의 발광 소자들(ED)이 표시 장치(DD)에 제공될 수 있으므로, 표시 장치(DD)의 고 해상도가 구현될 수 있다.
도 19는 본 발명의 다른 실시 예에 따른 화소의 단면을 보여주는 도면이다.
설명의 편의를 위해, 도 19에 도시된 화소(PX_1)는 도 18에 도시된 단면에 대응하는 단면도로 도시되었다. 따라서, 화소(PX_1)의 일부 구성의 단면이 도시되었으며, 다른 구성은 생략되었다.
서브 절연층(SINS)이 추가된 것을 제외하면, 실질적으로, 화소(PX_1)는 도 5에 도시된 화소(PX)와 같은 구성을 가질 수 있다. 따라서, 이하 서브 절연층(SINS)이 설명될 것이며, 동일한 구성은 동일한 부호를 사용하여 도시하였다.
도 19를 참조하면, 발광 소자(ED)와 격벽 절연층(BRI) 사이 및 발광 소자(ED)과 제2 부분(PT2) 사이에 서브 절연층(SINS)이 배치될 수 있다. 또한, 서브 절연층(SINS)은 제5 절연층(INS5)과 제2 전극(E2) 사이, 제5 절연층(INS5)과 제2 측면(SS2) 사이, 및 제5 절연층(INS5)과 제1 기판(SUB1) 사이에 배치될 수 있다.
서브 절연층(SINS)은 무기 물질을 포함할 수 있다. 제5 절연층(INS5)은 제2 전극(E2)을 보호할 수 있으며, 추가적으로 서브 절연층(SINS)이 제2 부분(PT2)의 측면과 제2 전극(E2) 상에 배치됨으로써, 제2 전극(E2)이 보다 더 보호될 수 있다.
발광 소자(ED)의 상부가 서브 절연층(SINS)에 의해 제2 부분(PT2)과 절연되나, 접촉 전극(CE)에 의해 발광 소자(ED)가 제2 부분(PT2)에 전기적으로 연결될 수 있다.
도 20은 본 발명의 또 다른 실시 예에 따른 화소의 단면을 보여주는 도면이다.
설명의 편의를 위해, 도 20에 도시된 화소(PX_2)는 도 18에 도시된 단면에 대응하는 단면도로 도시되었다. 따라서, 화소(PX_2)의 일부 구성의 단면이 도시되었으며, 다른 구성은 생략되었다.
격벽 절연층(BRI')의 제1 및 제2 측면들(SS1',SS2')을 제외하면, 실질적으로, 화소(PX_2)는 도 5에 도시된 화소(PX)와 같은 구성을 가질 수 있다. 따라서, 격벽 절연층(BRI')의 제1 및 제2 측면들(SS1',SS2')이 설명될 것이며, 동일한 구성은 동일한 부호를 사용하여 도시하였다.
도 20을 참조하면, 격벽 절연층(BRI')의 단면은 사다리꼴 형상을 가질 수 있다. 따라서, 격벽 절연층(BRI')의 제1 및 제2 측면들(SS1',SS2')은 도 5에 도시된제1 및 제2 측면들(SS1,SS2)과 달리 제1 기판(SUB1)의 상면과 소정의 경사각을 이루는 경사면일 수 있다. 예시적으로 경사각은 90도 보다 작고 0도보다 클 수 있으며, 바람직하게는 90도 보다 작고 45도보다 크거나 같을 수 있다.
발광 소자(ED)는 경사면을 갖는 제1 측면(SS1')에 배치되어 제1 전극(E1) 및 제2 전극(E2)에 전기적으로 연결될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
SDV: 주사 구동부 DDV: 데이터 구동부
PX: 화소 ST,DT: 스위칭 소자 및 구동 소자
ED: 발광 소자 E1,E2: 제1 및 제2 전극
E1_1: 제1 연장부 E1_2: 제1 분기부
E2_1: 제2 연장부 E2_2: 제2 분기부
PT1,PT2: 제1 부분 및 제2 부분 NS: N형 반도체층
PS: P형 반도체층 AL: 활성층
BR: 격벽층 BRI: 격벽 절연층
SS1,SS2: 제1 및 제2 측면 CE: 접촉 전극

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고, 상기 제1 전극의 제1 부분을 덮는 격벽 절연층;
    상기 격벽 절연층 상에 배치되고 상기 제1 부분에 중첩하는 제2 부분을 포함하는 제2 전극; 및
    상기 제1 부분과 상기 제2 부분 사이의 상기 격벽 절연층의 제1 측면에 배치되어 상기 제1 전극과 상기 제2 전극에 연결된 발광 소자를 포함하는 화소.
  2. 제 1 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 배치된 격벽층을 더 포함하고,
    상기 제1 전극은 상기 격벽층을 덮도록 상기 기판 상에 배치된 화소.
  3. 제 1 항에 있어서,
    상기 격벽 절연층의 단면은 직사각형 형상을 갖는 화소.
  4. 제 1 항에 있어서,
    상기 발광 소자는 원통형 형상을 갖고 상기 기판의 상면과 교차하는 방향으로 수직하게 정렬되는 화소.
  5. 제 1 항에 있어서,
    상기 제1 전극은,
    제1 방향으로 연장하는 제1 연장부; 및
    상기 제1 연장부로부터 상기 제1 방향과 교차하는 제2 방향으로 분기된 복수 개의 제1 분기부들을 포함하고,
    상기 제2 전극은,
    상기 제1 방향으로 연장하는 제2 연장부; 및
    상기 제2 연장부로부터 상기 제2 방향으로 분기된 적어도 하나의 제2 분기부를 포함하고,
    상기 제2 분기부는 상기 제1 분기부들 사이에 배치되는 화소.
  6. 제 5 항에 있어서,
    상기 제1 부분은,
    상기 제1 방향으로 서로 대향하는 상기 제2 분기부의 양측들에 인접한 상기 제1 분기부들의 일측들; 및
    상기 제1 분기부들의 상기 일측들에 인접한 상기 제1 분기부들의 소정의 부분들을 포함하고,
    상기 제2 부분은,
    상기 제2 분기부의 상기 양측들; 및
    상기 제2 분기부의 상기 양측들에 인접한 상기 제2 분기부의 소정의 부분들을 포함하는 화소.
  7. 제 1 항에 있어서,
    상기 격벽 절연층은 무기 물질을 포함하는 화소.
  8. 제 1 항에 있어서,
    상기 제1 전극은 반사 전극을 포함하는 화소.
  9. 제 8 항에 있어서,
    상기 제1 전극은 상기 반사 전극 상에 배치된 투명 전극을 더 포함하는 화소.
  10. 제 1 항에 있어서,
    상기 발광 소자의 하단은 상기 제1 전극에 접촉하고, 상기 발광 소자의 상단에 인접한 상기 발광 소자의 소정의 부분으로 정의되는 상기 발광 소자의 상부의 측면은 상기 제2 부분에 접촉하는 화소.
  11. 제 10 항에 있어서,
    상기 제1 전극, 상기 제2 전극, 및 상기 발광 소자 상에 배치되고, 상기 발광 소자의 상기 상부 및 상기 제2 부분을 노출시키는 개구부가 정의된 절연층을 더 포함하는 화소.
  12. 제 11 항에 있어서,
    상기 개구부에 배치되어 상기 발광 소자의 상기 상부와 상기 제2 전극에 접촉하는 접촉 전극을 더 포함하는 화소.
  13. 제 12 항에 있어서,
    상기 발광 소자와 상기 격벽 절연층 사이, 상기 발광 소자와 상기 제2 부분 사이, 상기 절연층과 제2 전극 사이, 및 상기 절연층과 상기 제1 측면을 제외한 상기 격벽 절연층의 측면으로 정의되는 상기 격벽 절연층의 제2 측면 사이에 배치된 서브 절연층을 더 포함하는 화소.
  14. 제 1 항에 있어서,
    상기 제1 측면은 상기 기판의 상면과 소정의 경사각을 이루는 경사면인 화소.
  15. 복수 개의 화소들을 포함하고,
    상기 화소들 각각은,
    기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고, 상기 제1 전극의 제1 부분을 덮는 격벽 절연층;
    상기 격벽 절연층 상에 배치되고 상기 제1 부분에 중첩하는 제2 부분을 포함하는 제2 전극; 및
    상기 제1 부분과 상기 제2 부분 사이의 상기 격벽 절연층의 제1 측면에 배치되어 상기 제1 전극과 상기 제2 전극에 연결된 발광 소자를 포함하는 표시 장치.
  16. 기판 상에 격벽층을 제공하는 단계;
    상기 격벽층을 덮도록 상기 기판 상에 제1 전극을 제공하는 단계;
    상기 기판 상에, 상기 격벽층과 이격되어, 상기 제1 전극의 제1 부분을 덮는 격벽 절연층을 제공하는 단계;
    상기 격벽 절연층 상에, 상기 제1 부분에 중첩하는 제2 부분을 포함하는 제2 전극을 제공하는 단계;
    상기 격벽층과 상기 격벽 절연층 사이에 발광 소자를 제공하는 단계; 및
    상기 제1 전극과 상기 제2 전극에 서로 반대 극성의 전압들을 인가하여, 상기 제1 부분과 상기 제2 부분 사이의 상기 격벽 절연층의 제1 측면에 상기 발광 소자를 제공하는 단계를 포함하고,
    상기 발광 소자는 상기 제1 전극과 상기 제2 전극에 연결된 화소의 제조 방법.
  17. 제 16 항에 있어서,
    상기 발광 소자의 하단은 상기 제1 전극에 접촉하고, 상기 발광 소자의 상단에 인접한 상기 발광 소자의 소정의 부분으로 정의되는 상기 발광 소자의 상부의 측면은 상기 제2 부분에 접촉하는 화소의 제조 방법.
  18. 제 17 항에 있어서,
    상기 제1 전극, 상기 발광 소자, 및 상기 제2 전극을 덮도록 상기 기판 상에 절연층을 제공하는 단계;
    상기 발광 소자의 상기 상부 및 상기 제2 부분에 중첩하는 상기 절연층의 부분을 제거하는 단계; 및
    상기 절연층의 제거된 부분으로 정의된 개구부 및 상기 개구부에 인접한 상기 절연층 상에 접촉 전극을 제공하는 단계를 더 포함하고,
    상기 접촉 전극은 상기 발광 소자의 상기 상부 및 상기 제2 전극에 접촉하는 화소의 제조 방법.
  19. 제 16 항에 있어서,
    상기 제1 전극은,
    제1 방향으로 연장하는 제1 연장부; 및
    상기 제1 연장부로부터 상기 제1 방향과 교차하는 제2 방향으로 분기된 복수 개의 제1 분기부들을 포함하고,
    상기 제2 전극은,
    상기 제1 방향으로 연장하는 제2 연장부; 및
    상기 제2 연장부로부터 상기 제2 방향으로 분기된 적어도 하나의 제2 분기부를 포함하고,
    상기 제2 분기부는 상기 제1 분기부들 사이에 배치되고,
    상기 제1 부분은,
    상기 제1 방향으로 서로 대향하는 상기 제2 분기부의 양측들에 인접한 상기 제1 분기부들의 일측들; 및
    상기 제1 분기부들의 상기 일측들에 인접한 상기 제1 분기부들의 소정의 부분들을 포함하고,
    상기 제2 부분은,
    상기 제2 분기부의 상기 양측들; 및
    상기 제2 분기부의 상기 양측들에 인접한 상기 제2 분기부의 소정의 부분들을 포함하는 화소의 제조 방법.
  20. 제 16 항에 있어서,
    상기 격벽 절연층의 단면은 직사각형 형상을 갖고, 상기 발광 소자는 원통형 형상을 갖고 상기 기판의 상면과 교차하는 방향으로 수직하게 정렬되는 화소의 제조 방법.
KR1020180134120A 2018-11-05 2018-11-05 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법 KR102645641B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180134120A KR102645641B1 (ko) 2018-11-05 2018-11-05 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
US16/519,433 US10930629B2 (en) 2018-11-05 2019-07-23 Pixel, display device including the same, and manufacturing method thereof
CN201911059231.9A CN111146228A (zh) 2018-11-05 2019-11-01 像素
US17/156,454 US11195824B2 (en) 2018-11-05 2021-01-22 Pixel, display device including the same, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180134120A KR102645641B1 (ko) 2018-11-05 2018-11-05 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200051863A true KR20200051863A (ko) 2020-05-14
KR102645641B1 KR102645641B1 (ko) 2024-03-08

Family

ID=70459001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180134120A KR102645641B1 (ko) 2018-11-05 2018-11-05 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법

Country Status (3)

Country Link
US (2) US10930629B2 (ko)
KR (1) KR102645641B1 (ko)
CN (1) CN111146228A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310115B (zh) * 2019-07-26 2023-06-06 京东方科技集团股份有限公司 一种驱动背板、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180011404A (ko) * 2016-07-21 2018-02-01 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190590B2 (en) 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
KR102085320B1 (ko) * 2013-06-18 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2015122248A (ja) * 2013-12-25 2015-07-02 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102626853B1 (ko) * 2015-10-30 2024-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180007025A (ko) 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102585158B1 (ko) 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180011404A (ko) * 2016-07-21 2018-02-01 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
KR102645641B1 (ko) 2024-03-08
CN111146228A (zh) 2020-05-12
US20210143140A1 (en) 2021-05-13
US11195824B2 (en) 2021-12-07
US10930629B2 (en) 2021-02-23
US20200144239A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
KR102579915B1 (ko) 표시 장치 및 그것의 제조 방법
KR102583770B1 (ko) 메모리 트랜지스터 및 이를 갖는 표시장치
KR102645630B1 (ko) 표시 장치 및 그것의 제조 방법
TWI711175B (zh) 有機發光二極體顯示器
KR102621668B1 (ko) 표시 장치 및 표시 장치 제조 방법
CN100438119C (zh) 双面板型有机电致发光器件及其制造方法
KR20220147054A (ko) 신축성 표시 장치
KR102060622B1 (ko) 유기 발광 표시 장치
KR102624516B1 (ko) 표시장치 및 이의 제조 방법
KR20160139115A (ko) 유기 발광 표시 장치
KR102422083B1 (ko) 개선된 화소 아키텍처를 포함하는 디스플레이
CN103811675A (zh) 柔性有机电致发光装置及其制造方法
KR102572340B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102526778B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR20120072173A (ko) 유기전계 발광소자용 기판
KR102649218B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR20150017193A (ko) 유기 발광 표시 장치
US11195824B2 (en) Pixel, display device including the same, and manufacturing method thereof
TW201611259A (zh) 電激發光顯示面板之畫素結構及其製作方法
KR20150015071A (ko) 박막 트랜지스터 기판, 이를 갖는 표시장치 및 이의 제조방법
KR20200040352A (ko) 표시 장치 및 표시 장치의 제조 방법
US20230240104A1 (en) Display device and manufacturing method thereof
KR20230049189A (ko) 표시 장치 및 그 제조 방법
KR20200052262A (ko) 박막 트랜지스터 기판, 이를 갖는 표시장치 및 이의 제조방법
KR20230071861A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant