KR20200024706A - 광 디바이스 웨이퍼의 가공 방법 - Google Patents

광 디바이스 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20200024706A
KR20200024706A KR1020190086370A KR20190086370A KR20200024706A KR 20200024706 A KR20200024706 A KR 20200024706A KR 1020190086370 A KR1020190086370 A KR 1020190086370A KR 20190086370 A KR20190086370 A KR 20190086370A KR 20200024706 A KR20200024706 A KR 20200024706A
Authority
KR
South Korea
Prior art keywords
optical device
layer
laser beam
device layer
buffer layer
Prior art date
Application number
KR1020190086370A
Other languages
English (en)
Inventor
다스쿠 고야나기
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200024706A publication Critical patent/KR20200024706A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

(과제) 광 디바이스층에 발생하는 치핑 및 크랙 등을 저감시킨다.
(해결 수단) 광 디바이스 웨이퍼의 광 디바이스층을 이설 부재로 옮겨 놓는 광 디바이스 웨이퍼의 가공 방법으로서, 광 디바이스 웨이퍼의 버퍼층을 완전하게는 분단하지 않는 분할홈을 분할 예정 라인을 따라 광 디바이스층측에 형성하는 분할홈 형성 스텝과, 광 디바이스층의 표면에 이설 부재를 접합하는 이설 부재 접합 스텝과, 결정성 기판의 이면측으로부터, 결정성 기판에 대해서는 투과성을 갖고 버퍼층에 대해서는 흡수성을 갖는 파장의 펄스 레이저빔을 조사하는 레이저빔 조사 스텝과, 결정성 기판을 광 디바이스층으로부터 박리하여 광 디바이스층을 이설 부재에 이설하는 결정성 기판 박리 스텝을 포함하고, 레이저빔 조사 스텝에서는, 분할홈 형성 스텝에서 분단되지 않고 남은, 버퍼층, 또는 버퍼층과 광 디바이스층의 일부를 변질시키는 광 디바이스 웨이퍼의 가공 방법이 제공된다.

Description

광 디바이스 웨이퍼의 가공 방법{METHOD FOR PROCESSING OPTICAL DEVICE WAFER}
본 발명은, 광 디바이스 웨이퍼에 형성된 광 디바이스층을 이설 (移設) 부재로 옮겨 놓는 광 디바이스 웨이퍼의 가공 방법에 관한 것이다.
산화물 단결정을 모재로 하는 웨이퍼에 대해 분할 예정 라인을 따라 레이저빔을 조사함으로써, 웨이퍼를 분할하는 것이 알려져 있다 (예를 들어, 특허문헌 1 을 참조). 특허문헌 1 에 있어서의 웨이퍼의 표면측에는, 복수의 기능성 디바이스 (예를 들어, 광 디바이스) 가 형성되어 있고, 복수의 기능성 디바이스의 각각은, 복수의 교차하는 분할 예정 라인에 의해 구획되어 있다.
광 디바이스의 일례로서, LED (Light Emitting Diode) 등의 발광 소자가 알려져 있다. LED 는, 예를 들어, 사파이어 기판, 탄화규소 (SiC) 기판 등의 결정성 기판 상에 위치하는 버퍼층과, 버퍼층 상에 위치하고 에피택셜 성장에 의해 형성된 질화갈륨 (GaN) 등의 반도체 재료로 이루어지는 n 형 및 p 형 반도체층을 갖는다.
또, n 형 질화갈륨층에 접하여 캐소드 전극이 형성되고, p 형 질화갈륨층에 접하여 애노드 전극이 형성된다. 애노드 및 캐소드 전극 사이에 소정의 전위차가 형성되면, 광 디바이스층은 발광한다.
그런데, LED 의 휘도를 향상시키는 기술로서, 레이저 리프트 오프법 (LLO : Laser Lift Off) 이라고 불리는 가공 방법이 알려져 있다 (예를 들어, 특허문헌 2 를 참조). 특허문헌 2 에 기재된 레이저 리프트 오프법에서는, 먼저, 사파이어 기판 상에 질화갈륨계의 에피택셜 성장층을 형성한다.
다음으로, 사파이어 기판을 투과하고, 사파이어 기판과 질화갈륨계의 에피택셜 성장층의 계면 근방에 위치하는 질화갈륨층에서만 흡수되는 파장의 레이저빔을 조사하여, 질화갈륨층의 일부를 열 분해한다.
열 분해된 질화갈륨층의 일부는 질소 가스와 금속 갈륨층이 되기 때문에, 금속 갈륨층을 융점 이상으로 가열하거나, 또는 금속 갈륨층을 웨트 에칭으로 제거함으로써, 사파이어 기판과, 질화갈륨계의 에피택셜 성장층은 분리된다.
또한, 특허문헌 2 에는, 사파이어 기판 상의 에피택셜 성장층을 유지 기판으로 옮겨 놓는 전사 방법도 기재되어 있다. 예를 들어, 질화갈륨계의 에피택셜 성장층 상에 실리콘 (Si) 으로 이루어지는 유지 기판을 첩부한 후, 레이저빔을 조사하여 질화갈륨층의 일부를 열 분해하여, 사파이어 기판과, 에피택셜 성장층을 분리함으로써, 에피택셜 성장층을 이설 부재로 옮겨 놓는다.
레이저빔을 이용한 레이저 리프트 오프법을 사용함으로써, 광 디바이스층의 상하의 양면을 사이에 두도록 캐소드 및 애노드 전극을 배치한 수직 구조형의 LED 를 형성할 수 있다. 수직 구조형의 LED 는, n 형 반도체층의 일부와 겹치는 p 형 반도체층 상에 애노드 전극을 배치하고, 또한, p 형 반도체층과 겹치지 않는 n 형 반도체층의 다른 일부 상에 캐소드 전극을 배치한 수평 구조형의 LED 에 비해, 예를 들어, 소칩 사이즈화, 전류 분포의 균일화, 방열성의 개선을 실현할 수 있다.
레이저 리프트 오프법으로는, 광 디바이스층을 LED 칩의 사이즈로 분할하기 전에 광 디바이스층에 이설 부재를 접합하는 방법과, 광 디바이스층을 LED 칩의 사이즈로 분할한 후에 광 디바이스층에 이설 부재를 접합하는 방법을 생각할 수 있다.
일본 공개특허공보 평10-305420호 일본 공개특허공보 2004-72052호
후자와 같이, 광 디바이스층을 LED 칩의 사이즈로 분할한 후에 광 디바이스층에 이설 부재를 접합하는 경우, 광 디바이스층과 결정성 기판의 계면의 전체면에 걸쳐 레이저빔이 조사된다. 요컨대, 광 디바이스층이 없는 부분에도 레이저빔이 조사되기 때문에, 이 경우에는, 열 등의 영향에 의해 광 디바이스층에 치핑 및 크랙 등이 발생한다는 문제가 있다.
본 발명은 관련된 문제점을 감안하여 이루어진 것으로, 광 디바이스층을 LED 칩의 사이즈로 분할한 후에 광 디바이스층에 이설 부재를 접합하는 경우에 비해, 광 디바이스층에 발생하는 치핑 및 크랙 등을 저감시키는 것을 목적으로 한다.
본 발명의 일 양태에 의하면, 복수의 분할 예정 라인으로 구획된 복수의 영역의 각각에 광 디바이스가 형성된 광 디바이스층이 결정성 기판의 표면에 버퍼층을 개재하여 적층되어 있는 광 디바이스 웨이퍼의 그 광 디바이스층을, 이설 부재로 옮겨 놓는 광 디바이스 웨이퍼의 가공 방법으로서, 그 광 디바이스 웨이퍼의 그 버퍼층을 완전하게는 분단하지 않는 분할홈을 분할 예정 라인을 따라 그 광 디바이스층측에 형성하는 분할홈 형성 스텝과, 그 분할홈 형성 스텝 후, 그 광 디바이스층의 표면에 그 이설 부재를 접합하는 이설 부재 접합 스텝과, 그 이설 부재가 접합된 그 광 디바이스 웨이퍼의 그 이설 부재와는 반대측에 위치하는 그 결정성 기판의 이면측으로부터, 그 결정성 기판에 대해서는 투과성을 갖고 그 버퍼층에 대해서는 흡수성을 갖는 파장의 펄스 레이저빔을 조사하는 레이저빔 조사 스텝과, 그 레이저빔 조사 스텝 후에, 그 결정성 기판을 그 광 디바이스층으로부터 박리하여 그 광 디바이스층을 그 이설 부재에 이설하는 결정성 기판 박리 스텝을 포함하고, 그 레이저빔 조사 스텝에서는, 그 분할홈 형성 스텝에서 분단되지 않고 남은, 그 버퍼층, 또는 그 버퍼층과 그 광 디바이스층의 일부를 변질시키는 광 디바이스 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 그 분할홈 형성 스텝에서는, 에칭에 의해 그 분할홈이 형성되고, 광 디바이스 웨이퍼의 가공 방법은, 그 분할홈 형성 스텝 전에, 그 광 디바이스층의 그 표면측에 위치하고 그 분할 예정 라인을 제외한 영역을, 레지스트막으로 피복하는 레지스트막 피복 스텝을 추가로 포함한다.
또, 바람직하게는, 그 레이저빔 조사 스텝에서 그 펄스 레이저빔이 조사되는, 그 버퍼층의 두께, 또는 그 버퍼층과 그 광 디바이스층의 일부의 합계의 두께는, 1 ㎛ 이하이다.
분할홈 형성 스텝에서는, 버퍼층 및 광 디바이스층의 양방을 완전하게는 절단하지 않고, 분할홈을 형성한다. 그리고, 레이저빔 조사 스텝에서는, 분할홈 형성 스텝에서 분단되지 않고 남은, 버퍼층, 또는 버퍼층과 광 디바이스층의 일부를 변질시킨다.
이와 같이 버퍼층, 또는 버퍼층과 광 디바이스층의 일부를 절단하지 않고 남겨 두면, 광 디바이스층을 LED 칩의 사이즈로 분할한 후에 광 디바이스층과 결정성 기판의 계면의 전체면에 걸쳐 레이저빔을 조사하는 경우에 비해, 레이저빔 조사 스텝에서 발생하는 열의 영향을 저감시킬 수 있다.
또, 레이저빔 조사 스텝에서 발생하는 열의 영향을 저감시킬 수 있기 때문에, 최종적으로 제조되는 LED 칩의 치핑 및 크랙을 방지할 수 있다. 그러므로, LED 칩의 불량 발생을 저감시킬 수 있어, 수율을 향상시킬 수도 있다.
도 1 의 (A) 는, 광 디바이스 웨이퍼의 사시도이고, 도 1 의 (B) 는, 광 디바이스 웨이퍼의 단면도이다.
도 2 는 레지스트막 피복 스텝 (S10) 에서 형성된 레지스트막을 갖는 광 디바이스 웨이퍼의 단면도이다.
도 3 의 (A) 는, 분할홈 형성 스텝 (S20) 에서 사용되는 드라이 에칭 장치를 나타내는 도면이고, 도 3 의 (B) 는, 분할홈 형성 스텝 (S20) 후의 광 디바이스 웨이퍼의 단면도이다.
도 4 는 이설 부재 접합 스텝 (S30) 을 나타내는 도면이다.
도 5 는 레이저빔 조사 스텝 (S40) 에서 사용하는 레이저 가공 장치를 나타내는 도면이다.
도 6 의 (A) 는, 결정성 기판 박리 스텝 (S50) 을 나타내는 도면이고, 도 6 의 (B) 는, 결정성 기판 박리 스텝 (S50) 후의 광 디바이스층 및 이설 부재의 단면도이다.
도 7 은 본 발명의 일 양태에 관련된 광 디바이스 웨이퍼의 가공 방법을 나타내는 플로 차트이다.
첨부 도면을 참조하여, 본 발명의 일 양태에 관련된 실시형태에 대하여 설명한다. 먼저, 광 디바이스 웨이퍼 (21) 에 대하여 설명한다. 도 1 의 (A) 는, 광 디바이스 웨이퍼 (21) 의 사시도이고, 도 1 의 (B) 는, 광 디바이스 웨이퍼 (21) 의 단면도이다.
본 실시형태의 광 디바이스 웨이퍼 (21) 는, 사파이어의 단결정으로 형성되어 있는 결정성 기판 (11) 을 갖는다. 단, 결정성 기판 (11) 의 재료는, 사파이어의 단결정에 한정되지 않고, 질화갈륨 (GaN), 탄화규소 (SiC) 등의 다른 재료여도 된다. 결정성 기판 (11) 은, 원반상이고, 표면 (11a) 으로부터 이면 (11b) 까지의 두께가 300 ㎛ 내지 1000 ㎛ 정도이다.
결정성 기판 (11) 상에는, 결정성 기판 (11) 의 표면 (11a) 에 접하여, 버퍼층 (17) 이 형성되어 있다. 본 실시형태의 버퍼층 (17) 은, AlxGa1－xN (0 ≤ x ≤ 1) 으로 형성되어 있고, 두께가 300 ㎚ 내지 1 ㎛ 정도인 박막층이다.
버퍼층 (17) 의 재료는, 예를 들어, GaN (x = 0) 이지만, AlxGa1－xN (0 ＜ x ＜ 1) 이어도 되고, AlN (x = 1) 이어도 된다. 결정성 기판 (11) 상에 버퍼층 (17) 을 형성함으로써, 버퍼층 (17) 을 형성하지 않는 경우에 비해, 결정성 기판 (11) 상에 고품질의 결정층을 에피택셜 성장시킬 수 있다.
버퍼층 (17) 을 개재하여 결정성 기판 (11) 상에는, 광 디바이스층 (19) 이 적층되어 있다. 본 실시형태의 광 디바이스층 (19) 은, 에피택셜 성장법에 의해 형성된 GaN 이며, 두께가 5 ㎛ 내지 7 ㎛ 정도인 원반상의 박막층이다.
광 디바이스층 (19) 은, 결정성 기판 (11) 과는 반대측의 버퍼층 (17) 의 표면에 접하는 p 형 GaN 층 (19a) 을 갖는다. p 형 GaN 층 (19a) 은, 주성분인 GaN 과, GaN 에 도핑되어 억셉터로서 기능할 수 있는 도펀트 (예를 들어, 마그네슘 (Mg)) 를 갖는다.
또, 광 디바이스층 (19) 은, 버퍼층 (17) 과는 반대측의 p 형 GaN 층 (19a) 의 표면에 접하는 n 형 GaN 층 (19b) 을 추가로 갖는다. n 형 GaN 층 (19b) 은, 주성분인 GaN 과, GaN 에 도핑되어 도너로서 기능할 수 있는 도펀트 (예를 들어, 실리콘 (Si)) 를 갖는다.
광 디바이스층 (19) 은, p 형 GaN 층 (19a) 및 n 형 GaN 층 (19b) 의 pn 접합에 의해, LED (Light Emitting Diode) 의 발광층을 구성하고 있다. 단, 발광층의 종류, 형상, 구조, 크기, 배치 등에 제한은 없다. 광 디바이스층 (19) 은, 발광층이 되는 활성층에 더하여 클래드층 등을 가져도 된다. 또, n 형 GaN 층 (19b) 상에는 캐소드 전극이 형성되어 있어도 된다.
광 디바이스층 (19) 의 표면 (19c) 측에는, 각각 소정 폭을 갖는 복수의 분할 예정 라인 (스트리트) (13) 이 설정되어 있다. 분할 예정 라인 (13) 의 폭은, 예를 들어 5 ㎛ 이고, 복수의 분할 예정 라인 (13) 에 의해 구획되는 광 디바이스 (15) 는, 가로세로가 10 ㎛ 내지 20 ㎛ 정도인 사각형 형상이다.
광 디바이스층 (19) 의 표면 (19c) 측을 분할 예정 라인 (13) 을 따라 가공(분할) 함으로써, 복수의 분할 예정 라인 (13) 으로 구획된 복수의 영역의 각각은, 복수의 광 디바이스 (15) 가 된다. 각 광 디바이스 (15) 는, 이른바 마이크로 (micro) LED 이고, 예를 들어, 직경 2 인치 (즉, 약 5.08 ㎝) 의 광 디바이스 웨이퍼 (21) 에 200 만 개 정도 형성된다.
또한, 본 실시형태에서는, 복수의 광 디바이스 (15) 가 형성되어 있고, 결정성 기판 (11) 과 동심원상인 광 디바이스층 (19) 의 원형 영역을 디바이스 영역 (23a) 이라고 칭한다. 또, 디바이스 영역 (23a) 보다 외측의 환상의 영역을 외주 잉여 영역 (23b) 이라고 칭한다. 도 1 의 (A) 에서는, 디바이스 영역 (23a) 과 외주 잉여 영역 (23b) 의 경계를 파선으로 나타낸다.
본 실시형태의 가공 방법에서는, 먼저, 광 디바이스층 (19) 의 표면 (19c) 측에 레지스트막 (25) (도 2 를 참조) 을 형성한다 (레지스트막 피복 스텝 (S10)). 레지스트막 피복 스텝 (S10) 에서는, 먼저, 스핀 코터를 사용하여 광 디바이스층 (19) 의 표면 (19c) 상에 레지스트막 (25) 을 형성한다. 스핀 코터는, 회전 가능한 양태로 표면이 수평으로 고정된 원반상의 스핀 헤드 (도시 생략) 를 갖는다.
스핀 헤드의 표면에는 1 이상의 흡인공이 형성된다. 또, 스핀 헤드의 흡인공에는, 유로를 통해 흡인원 (도시 생략) 이 접속되고, 이 흡인원으로부터의 부압이 스핀 헤드의 표면에 작용하면, 스핀 헤드의 표면에 재치 (載置) 된 피가공물을 흡인하여 유지한다.
원반상의 스핀 헤드의 중심으로부터 하방으로 연신되도록, 스핀 헤드에는 회전축 (도시 생략) 의 일단이 접속되어 있다. 또, 회전축을 통해 스핀 헤드와 접속되도록, 회전축의 타단에는 구동 모터 (도시 생략) 가 접속되어 있다.
스핀 헤드의 주위에는, 스핀 헤드의 전체를 덮도록 비산 방지벽이 형성되어 있다. 비산 방지벽의 상방에는 개구 (도시 생략) 가 형성되어 있고, 이 개구에는, 유기 용제 및 감광 재료 (예를 들어, 포지티브형의 레지스트 재료) 등이 혼합 된 혼합액을 적하하기 위한 노즐이 삽입된다.
레지스트막 (25) 을 형성하는 순서에 대하여 설명하면, 먼저, 광 디바이스층 (19) 을 상방에 위치하게 하도록 광 디바이스 웨이퍼 (21) 를 스핀 헤드의 표면에 재치하여, 흡인원으로부터의 부압에 의해 광 디바이스 웨이퍼 (21) 에 있어서의 결정성 기판 (11) 의 이면 (11b) 을 스핀 헤드로 흡인 유지한다. 다음으로, 구동 모터를 구동하여 스핀 헤드와 일체로 광 디바이스 웨이퍼 (21) 를 고속 회전시킨다.
그리고, 광 디바이스 웨이퍼 (21) 의 상방에 위치하는 노즐로부터, 회전하는 광 디바이스 웨이퍼 (21) 의 표면 (19c) 에 감광성 재료인 포토레지스트 등이 혼합 된 혼합액을 적하한다. 이 혼합액은 원심력에 의해 광 디바이스 웨이퍼 (21) 에 있어서의 광 디바이스층 (19) 의 표면 (19c) 상에 균일하게 퍼져, 예를 들어, 약 1 ㎛ 의 박막이 형성된다. 그 후, 이 박막을 80 ℃ 내지 150 ℃ 정도의 온도에서 프리베이크함으로써, 유기 용제를 증발시켜 감광 재료로 이루어지는 레지스트막 (25) 을 형성한다.
다음으로, 노광 장치 (도시 생략) 를 사용하여, 레지스트막 (25) 을 노광한다. 노광 장치는, 예를 들어, 자외선 등의 소정의 파장의 광을 출사하는 광원 (도시 생략) 과, 광원으로부터의 광을 부분적으로 투과시키는 포토마스크를 갖는다. 포토마스크는, 예를 들어, 유리 기판과, 유리 기판 상에 형성된 크롬막을 갖고, 크롬막에는 부분적으로 크롬이 제거됨으로써 소정의 개구 패턴이 형성되어 있다. 본 실시형태에 있어서의 소정의 개구 패턴은, 도 1 의 (A) 에 나타내는 분할 예정 라인 (13) 에 대응한다.
레지스트막 (25) 을 노광하는 순서에 대하여 설명하면, 먼저, 포토마스크를 사이에 두고 광원과는 반대의 위치에 프리베이크 후의 레지스트막 (25) 이 형성된 광 디바이스 웨이퍼 (21) 를 배치한다. 다음으로, 포토마스크를 통해 광원으로부터의 광을 프리베이크 후의 레지스트막 (25) 에 조사한다.
다음으로, 광 디바이스 웨이퍼 (21) 를 현상액에 침지하여, 노광 후의 레지스트막 (25) 을 현상한다. 이로써, 레지스트막 (25) 의 감광된 부분은 제거된다. 본 실시형태에서는, 모든 분할 예정 라인 (13) 상에 위치하는 레지스트막 (25) 이 제거되고, 광 디바이스 웨이퍼 (21) 의 표면 (19c) 측에 위치하는 분할 예정 라인 (13) 을 제외한 표면 (19c) 측의 모든 영역이 레지스트막 (25) 으로 피복된다.
도 2 는, 레지스트막 피복 스텝 (S10) 에서 형성된 레지스트막 (25) 을 갖는 광 디바이스 웨이퍼 (21) 의 단면도이다. 상기 서술한 바와 같이, 레지스트막 (25) 은, 분할 예정 라인 (13) 상에서는 제거되어 광 디바이스 웨이퍼 (21) 의 표면 (19c) 이 외부에 노출되도록 패터닝되어 있다.
단, 디바이스 영역 (23a) 에 있어서의 분할 예정 라인 (13) 이, 레지스트막 (25) 으로부터 노출되어 있으면 되고, 외주 잉여 영역 (23b) 에 있어서의 분할 예정 라인 (13) 은, 레지스트막 (25) 으로 피복되어 있어도 된다.
다음으로, 패터닝된 레지스트막 (25) 을 통해 광 디바이스층 (19) 을 부분적으로 에칭하여, 분할 예정 라인 (13) 을 따라 광 디바이스층 (19) 측에 분할홈 (27) 을 형성한다 (분할홈 형성 스텝 (S20)). 도 3 의 (A) 는, 분할홈 형성 스텝 (S20) 에서 사용되는 드라이 에칭 장치 (20) 를 나타내는 도면이다.
본 실시형태에서는, 드라이 에칭 장치 (20) 를 사용하여 광 디바이스층 (19) 에 분할홈 (27) 을 형성한다. 드라이 에칭 장치 (20) 는, 금속으로 형성되어 소정의 공간을 형성하고 있는 진공 챔버 (22) 를 갖는다.
진공 챔버 (22) 의 측벽에는, 가스 도입구 (28a) 가 형성되어 있다. 가스 도입구 (28a) 에는, 제 1 유로 (도시 생략) 가 접속되어 있고, 가스 도입구 (28a) 는, 제 1 유로를 통해, 드라이 에칭용의 원료 가스를 갖는 가스 공급원 (도시 생략) 에 접속되어 있다. 원료 가스는, 예를 들어, 염소 (Cl2), 삼염화붕소 (BCl3), 사염화규소 (SiCl4) 등의 염소계 가스이다.
또, 진공 챔버 (22) 의 바닥벽에는, 가스 배출구 (28b) 가 형성되어 있다. 가스 배출구 (28b) 에는 제 2 유로 (도시 생략) 가 접속되어 있고, 가스 배출구 (28b) 는, 제 2 유로를 통해, 진공 펌프 등의 배기 유닛 (도시 생략) 에 접속되어 있다.
진공 챔버 (22) 의 내부에는, 높이 방향에 접하도록 대향하여 형성된 1 쌍의 전극 (하부 전극 (24a) 및 상부 전극 (24b)) 이 배치된다. 하부 전극 (24a) 은, 금속 등의 도전성 재료를 사용하여 원반상으로 형성되어 있다.
본 실시형태에서는, 하부 전극 (24a) 상에 원반상의 정전 척 (34) 이 형성되어 있다. 정전 척 (34) 은, 주로 절연체로 이루어지고, 정전기력에 의해, 정전 척 (34) 의 평탄한 표면에 재치된 광 디바이스 웨이퍼 (21) 를 흡착하여 유지할 수 있다.
하부 전극 (24a) 은, 진공 챔버 (22) 의 외부에 위치하는 블로킹 콘덴서 (24c) 를 통해 고주파 전원 (26) 의 일단에 전기적으로 접속되어 있다. 요컨대, 하부 전극 (24a) 은, 블로킹 콘덴서 (24c) 의 일단에 접속되어 있고, 블로킹 콘덴서 (24c) 의 타단은, 고주파 전원 (26) 의 일단에 전기적으로 접속되어 있다.
하부 전극 (24a) 의 상방에는, 금속 등의 도전성 재료를 사용하여 원반상으로 형성되어 있는 상부 전극 (24b) 이 배치되어 있다. 또한, 본 실시형태에서는, 상부 전극 (24b) 및 고주파 전원 (26) 의 타단은 접지되어 있다.
드라이 에칭 장치 (20) 를 사용한 분할홈 형성 스텝 (S20) 에 대하여 설명하면, 먼저, 레지스트막 (25) 이 형성된 광 디바이스 웨이퍼 (21) 를, 진공 챔버 (22) 의 공간 내에 반입하여 정전 척 (34) 상에 배치한다.
다음으로, 정전 척 (34) 을 작동시켜, 광 디바이스 웨이퍼 (21) 의 이면 (즉, 결정성 기판 (11) 의 이면 (11b)) 을 정전 척 (34) 으로 흡착하여 유지한다. 그 후, 배기 유닛을 작동시켜, 진공 챔버 (22) 의 내부 공간을 감압한다.
다음으로, 감압된 진공 챔버 (22) 의 내부 공간에 가스 공급원으로부터 드라이 에칭용의 원료 가스를 소정의 유량으로 공급하면서, 고주파 전원 (26) 으로부터 하부 전극 (24a) 및 상부 전극 (24b) 사이에 고주파 전압을 인가한다.
이로써, 하부 전극 (24a) 과 상부 전극 (24b) 사이에 라디칼이나 이온 등을 포함하는 플라즈마가 발생한다. 플라즈마 중에 발생한 전자는, 전자 이외의 라디칼이나 이온 등에 비해 빠르게 이동하여, 하부 전극 (24a) 및 상부 전극 (24b) 에 도달한다. 상부 전극 (24b) 은 접지되어 있기 때문에, 상부 전극 (24b) 에 전자가 도달해도 상부 전극 (24b) 의 전위는 변하지 않는다.
그러나, 블로킹 콘덴서 (24c) 는 직류 전류를 차단하기 때문에, 고주파 전원 (26) 의 정전위에 끌어당겨져 하부 전극 (24a) 에 도달한 전자는, 하부 전극 (24a) 에 갇혀 축적된다. 이로써, 하부 전극 (24a) 은 부 (負) 로 대전된다 (음극 강하). 그리고, 정 (正) 으로 대전된 염소계 가스의 플라즈마 및 이온 등이 하부 전극 (24a) 으로 끌려, 광 디바이스 웨이퍼 (21) 의 광 디바이스층 (19) 에 도달한다.
레지스트막 (25) 에 덮여 있지 않은 광 디바이스층 (19) 의 표면 (19c) 측이 염소계 가스의 플라즈마 등에 노출되면, 분할 예정 라인 (13) 에 대응하는 광 디바이스층 (19) 의 영역이 염소계 가스의 플라즈마 등과 반응하여 에칭된다.
이와 같이, 반응성 이온 에칭 (Reactive Ion etching ; RIE) 을 실시함으로써, 광 디바이스층 (19) 에 소정 깊이의 분할홈 (27) 을 형성한다. 분할홈 (27) 의 깊이는, 예를 들어, 염소계 가스의 공급량, 염소계 가스의 플라즈마 등을 발생시켜 에칭을 실시하는 시간으로 조절할 수 있다.
광 디바이스층 (19) 에 분할홈 (27) 을 형성한 후, 원료 가스의 공급 및 고주파 전원 (26) 으로부터의 전압 인가를 중지한다. 그리고, 배기 유닛 작동을 중지하여, 진공 챔버 (22) 내를 상압으로 되돌린 후, 광 디바이스 웨이퍼 (21) 를 진공 챔버 (22) 로부터 꺼낸다. 이로써, 분할홈 형성 스텝 (S20) 을 종료한다.
본 실시형태의 분할홈 형성 스텝 (S20) 에서는, 분할 예정 라인 (13) 에 대응하는 위치에 있는 p 형 GaN 층 (19a) 의 일부와 버퍼층 (17) 이 잔류하고, 분할 예정 라인 (13) 에 대응하는 위치에 있는 p 형 GaN 층 (19a) 의 나머지 부분과 n 형 GaN 층 (19b) 이 에칭에 의해 제거된다.
이와 같이, 분할홈 형성 스텝 (S20) 에서는, 광 디바이스층 (19) 을 완전하게는 분단하지 않는 깊이를 갖는 분할홈 (27) 이, 광 디바이스층 (19) 에 형성된다. 본 실시형태에서는, 도 3 의 (B) 는, 분할홈 형성 스텝 (S20) 후의 광 디바이스 웨이퍼 (21) 의 단면도이다.
분할홈 형성 스텝 (S20) 에서 버퍼층 (17) 및 광 디바이스층 (19) 을 분단하지 않고, 광 디바이스층 (19) 의 일부와 버퍼층 (17) 을 남김으로써, 후술하는 레이저빔 조사 스텝 (S40) 에서 발생한 열의 영향을 저감시킬 수 있다. 또한, 버퍼층 (17) 만을 남기는 경우도, 동일한 효과를 기대할 수 있다.
분할홈 형성 스텝 (S20) 후에 있어서의 분할 예정 라인 (13) 에 대응하는 위치에 있는 p 형 GaN 층 (19a) 의 일부와 버퍼층 (17) 의 합계의 두께 (T) 는, 예를 들어, 0.4 ㎛ 이상 1 ㎛ 이하이다.
0.4 ㎛ 는, 후술하는 레이저빔 조사 스텝 (S40) 에서 발생한 열의 영향을 저감시키기 위한 최소의 두께이다. 또, 두께 (T) 를 0.4 ㎛ 이상으로 함으로써, 예를 들어 두께 (T) 를 0 ㎛ 로 하는 경우에 비해, 분할홈 형성 스텝 (S20) 의 반응성 이온 에칭에 필요로 하는 시간을 단축할 수 있기 때문에, LED 칩의 생산성을 향상시킬 수 있다.
또, 두께 (T) 를 1 ㎛ 이하로 함으로써, 후술하는 레이저빔 조사 스텝 (S40) 에 있어서, 두께 (T) 를 구성하는 광 디바이스층 (19) 의 일부와 버퍼층 (17) 을 확실하게 변질시킬 수 있다.
만일, 두께 (T) 를 1 ㎛ 보다 크게 한 경우, 후술하는 레이저빔 조사 스텝 (S40) 에서, 잔류한 광 디바이스층 (19) 의 일부와 버퍼층 (17) 을 확실하게는 변질시킬 수 없게 된다. 그러므로, 두께 (T) 를 1 ㎛ 이하로 하는 것이 바람직하다.
또한, 본 실시형태의 분할홈 형성 스텝 (S20) 에서는, 광 디바이스층 (19) 의 일부와 버퍼층 (17) 을 잔류시키지만, 분할홈 (27) 이 광 디바이스층 (19) 을 관통하여, 버퍼층 (17) 에 도달해도 된다. 이 경우, 분할홈 (27) 의 결정성 기판 (11) 측에 광 디바이스층 (19) 은 잔류하지 않고, 버퍼층 (17) 만이 잔류하게 된다.
단, 버퍼층 (17) 만을 잔류시키는 경우에도, 버퍼층 (17) 의 두께를 0.4 ㎛ 이상 1 ㎛ 이하로 하는 것이 바람직하다. 두께 (T) 를 0.4 ㎛ 이상으로 함으로써, 상기 서술한 바와 같이 레이저빔 조사 스텝 (S40) 에서 발생한 열의 영향을 저감시킬 수 있고, 또한, 반응성 이온 에칭에 필요로 하는 시간을 단축할 수 있고, 두께 (T) 를 1 ㎛ 이하로 함으로써, 상기 서술한 바와 같이 레이저빔으로 확실하게 변질시킬 수 있다.
분할홈 형성 스텝 (S20) 후, 광 디바이스층 (19) 의 표면 (19c) 에 이설 부재 (31) 를 접합한다 (이설 부재 접합 스텝 (S30)). 도 4 는, 이설 부재 접합 스텝 (S30) 을 나타내는 도면이다. 이설 부재 (31) 는, 광 디바이스 웨이퍼 (21) 와 대략 동등한 원반상의 기판이고, 예를 들어, 몰리브덴 (Mo), 구리 (Cu) 등의 금속, 또는 실리콘 (Si) 등의 반도체로 이루어진다.
이설 부재 접합 스텝 (S30) 에서는, 먼저, 이설 부재 (31) 의 이면 (31b) 에 두께가 수 ㎛ 정도인 접합 금속층을 형성한다. 접합 금속층은, 예를 들어, 금 (Au), 백금 (Pt), 크롬 (Cr), 인듐 (In), 팔라듐 (Pd) 등의 금속으로 형성되어 있다.
이설 부재 (31) 의 이면 (31b) 에 접합 금속층을 형성한 후, 이설 부재 (31) 의 이면 (31b) 을 소정의 힘으로 누름으로써, 광 디바이스층 (19) 의 표면 (19c) 으로 누른다. 이로써, 이설 부재 (31) 의 이면 (31b) 을 광 디바이스층 (19) 에 압착시켜, 접합 금속층을 개재하여 광 디바이스층 (19) 의 표면 (19c) 과 이설 부재 (31) 의 이면 (31b) 이 접합된 복합 기판 (33) 이 형성된다.
복합 기판 (33) 을 형성한 후, 이설 부재 접합 스텝 (S30) 을 종료한다. 또한, 본 실시형태에서는, 이설 부재 (31) 의 이면 (31b) 에 접합 금속층을 형성했지만, 이설 부재 (31) 의 이면 (31b) 대신에, 광 디바이스층 (19) 의 표면 (19c) 에 접합 금속층을 형성해도 된다. 압착시에는, 광 디바이스층 (19) 또는 이설 부재 (31) 를 접합 금속층이 용융되는 온도 정도로 가열해도 된다.
이설 부재 접합 스텝 (S30) 후, 결정성 기판 (11) 의 이면 (11b) 측으로부터, 펄스 레이저빔을 조사한다 (레이저빔 조사 스텝 (S40)). 도 5 는, 레이저빔 조사 스텝 (S40) 에서 사용하는 레이저 가공 장치 (40) 를 나타내는 도면이다. 또한, 도 5 에서는, 일부의 구성 요소를 기능 블록으로 나타내고 있다.
레이저 가공 장치 (40) 는, 복합 기판 (33) 을 흡인하여 유지하는 척 테이블 (42) 을 구비한다. 척 테이블 (42) 은, 모터 등의 회전 기구 (도시 생략) 와 연결되어 있어, Z 축 방향과 대체로 평행한 회전축의 둘레로 회전할 수 있다. 또, 척 테이블 (42) 의 하방에는, 테이블 이동 기구 (도시 생략) 가 형성되고 있어, 척 테이블 (42) 은, 이 테이블 이동 기구에 의해 X 축 방향 (가공 이송 방향) 및 Y 축 방향 (산출 이송 방향) 으로 이동할 수 있다.
척 테이블 (42) 의 상면의 일부는, 복합 기판 (33) 에 있어서의 이설 부재 (31) 의 표면 (31a) 측을 흡인하여 유지하는 유지면 (42a) 으로 되어 있다. 또한, 본 실시형태의 X 축 및 Y 축은, 척 테이블 (42) 의 유지면 (42a) 과 평행하고, Z 축은 유지면 (42a) 과 수직이다.
척 테이블 (42) 의 유지면 (42a) 은, 척 테이블 (42) 의 내부에 형성된 흡인로 (도시 생략) 등을 통해 척 테이블 (42) 의 하부에 배치된 흡인원 (도시 생략) 에 접속되어 있다. 흡인원의 부압을 유지면 (42a) 에 작용시킴으로써, 복합 기판 (33) 의 이설 부재 (31) 는 척 테이블 (42) 에서 흡인 유지된다.
또, 레이저 가공 장치 (40) 는, 로드상의 Nd : YAG (Yttrium Aluminum Garnet) 를 레이저 매질로 하는 레이저 발진기 (44) 를 갖는다. 본 실시형태의 레이저 발진기 (44) 는, 파장 1064 ㎚ 를 갖는 펄스 레이저빔 (L1) 을 외부로 출사한다.
레이저 발진기 (44) 로부터 출사된 펄스 레이저빔 (L1) 은, 레이저 발진기 (44) 에 인접하여 배치된 조정기 (46) 에 입사된다. 조정기 (46) 는, 예를 들어, 복수의 파장 변환 결정을 갖고 있어, 펄스 레이저빔 (L1) 의 주파수를 정수배로 변환하는 기능을 갖는다.
본 실시형태의 조정기 (46) 는, 레이저 발진기 (44) 로부터 출사된 펄스 레이저빔 (L1) 이 입사되는 제 1 파장 변환 결정과, 제 1 파장 변환 결정으로부터 출사된 펄스 레이저빔이 입사되는 제 2 파장 변환 결정을 갖는다.
제 1 파장 변환 결정은, 펄스 레이저빔 (L1) 의 주파수를 2 배 (즉, 펄스 레이저빔 (L1) 의 제 2 고조파) 로 변환한다. 또, 제 2 파장 변환 결정은, 제 1 파장 변환 결정으로부터 출사된 펄스 레이저빔의 주파수를 2 배 (즉, 펄스 레이저빔 (L1) 의 제 4 고조파) 로 변환하여, 펄스 레이저빔 (L2) 으로서 출사한다.
요컨대, 조정기 (46) 는, 파장이 1064 ㎚ 인 펄스 레이저빔 (L1) 을, 파장이 266 ㎚ 인 펄스 레이저빔 (L2) 으로 변환한다. 펄스 레이저빔 (L2) 은 결정성 기판 (11) 을 투과하지만 (즉, 결정성 기판 (11) 에 대해서는 투과성을 갖지만), 버퍼층 (17) 및 광 디바이스층 (19) 에 대해서는 흡수된다 (즉, 결정성 기판 (11) 에 대해서는 흡수성을 갖는다).
또한, 본 실시형태에 있어서의 펄스 레이저빔 (L2) 의 조사 조건은 하기와 같이 하였다.
반복 주파수 : 50 ㎑ 내지 200 ㎑
펄스 에너지 : 0.5 μJ 내지 10μJ
평균 출력 : 0.1 W 내지 2 W
펄스 폭 : 1 ps 내지 20 ps
스폿 직경 : 10 ㎛ 내지 50 ㎛
조정기 (46) 에 의해 파장이 조정된 펄스 레이저빔 (L2) 은, 갈바노 스캐너 (48) 에 입사된다. 갈바노 스캐너 (48) 는, 펄스 레이저빔 (L2) 을 반사하는 X 스캔 미러 (50) 를 갖는다. X 스캔 미러 (50) 는, 반사되는 펄스 레이저빔 (L2) 을 X 축 방향을 따라 이동시킨다.
X 스캔 미러 (50) 는, 제 1 회전축 (50a) 의 일단에 접속되어 있다. 제 1 회전축 (50a) 은, X 축 방향에 직교하는 방향 (본 실시형태에서는, Z 축 방향) 을 따르는 축이고, 제 1 회전축 (50a) 의 타단은, 제 1 모터 (50b) 에 접속되어 있다.
제 1 모터 (50b) 는, 일정한 각도 범위에서 왕복하도록 제 1 회전축 (50a) 을 고속으로 회전시킴으로써, X 스캔 미러 (50) 에서 반사되는 펄스 레이저빔 (L2) 을 X 축 방향을 따라 고속으로 이동시킬 수 있다. 또한, 제 1 모터 (50b) 의 구동은, 제어 드라이버 (도시 생략) 에 의해 제어된다.
X 스캔 미러 (50) 로부터 반사된 펄스 레이저빔 (L2) 은, Y 스캔 미러 (52) 에 입사된다. Y 스캔 미러 (52) 는, 제 2 회전축 (52a) 의 일단에 접속되어 있다. 제 2 회전축 (52a) 은, Y 축 방향에 직교하는 방향 (본 실시형태에서는, X 축 방향) 을 따르는 축이고, 제 2 회전축 (52a) 의 타단은, 제 2 모터 (52b) 에 접속되어 있다.
제 2 모터 (52b) 는, 일정한 각도 범위에서 왕복하도록 제 2 회전축 (52a) 을 고속으로 회전시킴으로써, Y 스캔 미러 (52) 에서 반사되는 펄스 레이저빔 (L2) 을 Y 축 방향을 따라 고속으로 이동시킬 수 있다. 또한, 제 2 모터 (52b) 의 구동도, 제어 드라이버에 의해 제어된다.
Y 스캔 미러 (52) 에서 반사된 펄스 레이저빔 (L2) 은, 집광기 (54) 에 입사된다. 집광기 (54) 는, 텔레센트릭 fθ 렌즈 (56) 를 갖고, 텔레센트릭 fθ 렌즈 (56) 를 투과한 펄스 레이저빔 (L2) 은, 결정성 기판 (11) 의 이면 (11b) 에 대해 수직으로 복합 기판 (33) 에 출사된다.
레이저빔 조사 스텝 (S40) 에서는, 먼저, 이설 부재 (31) 의 표면 (31a) 측을 유지면 (42a) 상에 재치한다. 다음으로, 흡인원의 부압을 작용시켜, 복합 기판 (33) 을 유지면 (42a) 에서 흡인 유지한다. 이 때, 이설 부재 (31) 가 접합된 광 디바이스 웨이퍼 (21) 의 이설 부재 (31) 와는 반대측에 위치하는 결정성 기판 (11) 의 이면 (11b) 측이, 상방으로 노출된 상태가 된다.
다음으로, 레이저 발진기 (44) 로부터 펄스 레이저빔 (L1) 을 출사시킨다. 펄스 레이저빔 (L1) 은 조정기 (46) 에 의해 펄스 레이저빔 (L2) 으로 변환되고, 다시 갈바노 스캐너 (48) 에서 반사된다. 갈바노 스캐너 (48) 에서 반사된 펄스 레이저빔 (L2) 은, 텔레센트릭 fθ 렌즈 (56) 를 통해 결정성 기판 (11) 의 이면 (11b) 에 수직으로 입사된다.
갈바노 스캐너 (48) 는, X-Y 평면을 펄스 레이저빔 (L2) 으로 주사하도록, 펄스 레이저빔 (L2) 을 반사시킨다. 갈바노 스캐너 (48) 는, 예를 들어, X-Y 평면에서 중심으로부터 외측을 향해 소용돌이치도록, 50 ㎜/s 내지 100 ㎜/s 의 이동 속도로 펄스 레이저빔 (L2) 의 스폿을 이동시킨다.
펄스 레이저빔 (L2) 은, 분할홈 형성 스텝 (S20) 에서 분단되지 않고 남은 두께 (T) 를 구성하는 버퍼층 (17) 과 광 디바이스층 (19) 의 일부에 흡수되어, 버퍼층 (17) 과 광 디바이스층 (19) 의 일부를 변질시킨다.
또한, 본 실시형태에서는, 레이저빔 조사 스텝 (S40) 에서 변질된 버퍼층 (17) 및 광 디바이스층 (19) 의 일부를 박리층이라고 칭하는 경우가 있다. 본 실시형태에서는, 펄스 레이저빔 (L2) 에 의해 박리층을 형성하기 때문에, 분할홈 형성 스텝 (S20) 의 에칭에 필요로 하는 시간을 단축할 수 있어, LED 칩의 생산성을 향상시킬 수 있다.
버퍼층 (17) 및 광 디바이스층 (19) 이 질화갈륨으로 형성되어 있는 본 실시형태에서는, 펄스 레이저빔 (L2) 으로 변질된 질화갈륨은, 예를 들어, 갈륨 (Ga) 금속층과, 질소 (N2) 가스로 분리된다. 이와 같이, 질화갈륨에 펄스 레이저빔 (L2) 을 조사함으로써, 질화갈륨은 파괴된다.
또한, 분할홈 형성 스텝 (S20) 에서 형성된 분할홈 (27) 의 결정성 기판 (11) 측에 접하여 광 디바이스층 (19) 의 일부가 잔류하지 않고 버퍼층 (17) 만이 잔류하는 경우에, 레이저빔 조사 스텝 (S40) 에서는, 펄스 레이저빔 (L2) 으로 버퍼층 (17) 만을 변질 (또는 파괴) 시켜도 된다.
상기 서술한 바와 같이, 본 실시형태의 레이저빔 조사 스텝 (S40) 에서는, 버퍼층 (17), 또는 버퍼층 (17) 과 광 디바이스층 (19) 의 일부에서 발생한 열의 영향을 저감시킬 수 있다. 또, 열의 영향을 저감시킬 수 있기 때문에, 최종적으로 제조되는 LED 칩의 치핑 및 크랙을 방지할 수 있다.
레이저빔 조사 스텝 (S40) 후에, 결정성 기판 (11) 을 광 디바이스층 (19) 으로부터 박리하여 광 디바이스층 (19) 을 이설 부재 (31) 에 이설한다 (결정성 기판 박리 스텝 (S50)). 도 6 의 (A) 는, 결정성 기판 박리 스텝 (S50) 을 나타내는 도면이다.
결정성 기판 박리 스텝 (S50) 에서는, 박리 장치 (60) 를 사용하여 결정성 기판 (11) 을 광 디바이스층 (19) 로부터 박리한다. 본 실시형태의 박리 장치 (60) 는, 이설 부재 (31) 의 표면 (31a) 을 유지면 (62a) 에서 흡인하여 유지하는 척 테이블 (62) 을 갖는다. 척 테이블 (62) 의 구조는, 상기 서술한 척 테이블 (42) 과 동일하므로 상세한 설명을 생략한다.
또, 박리 장치 (60) 는, 초음파 진동을 발생시키는 발진기 (64) 와, 일단이 발진기 (64) 에 접속된 초음파 혼 (66) 을 갖는다. 발진기 (64) 에 의해 발생한 초음파 진동은, 초음파 혼 (66) 에 의해 공진되어, 발진기 (64) 가 접속된 일단과는 반대측에 위치하는 초음파 혼 (66) 의 선단 (66a) 에 전달된다.
발진기 (64) 에 의해 초음파 진동을 발생시킨 상태에서 초음파 혼 (66) 의 선단 (66a) 을 결정성 기판 (11) 의 이면 (11b) 에 접촉시키면, 상기 서술한 레이저빔 조사 스텝 (S40) 에서 형성한 박리층에 선단 (66a) 으로부터 초음파가 전달된다. 초음파는, 예를 들어 20 ㎑ 내지 100 ㎑ 의 주파수를 가지며, 박리층에 초음파가 부여되면, 결정성 기판 (11) 과 광 디바이스층 (19) 의 결합 상태는 해소되어, 결정성 기판 (11) 은 광 디바이스층 (19) 으로부터 용이하게 분리할 수 있게 된다.
박리 장치 (60) 는, 또한, 결정성 기판 (11) 과 광 디바이스층 (19) 의 결합 상태가 해소된 후에, 결정성 기판 (11) 을 끌어올리는 반송 아암 (도시 생략) 을 갖는다. 반송 아암의 선단에는 흡착 패드 (도시 생략) 가 형성되어 있고, 흡착 패드는, 그 선단에 위치하는 패드면에 진공원 (도시 생략) 으로부터의 부압을 작용시켜, 결정성 기판 (11) 의 이면 (11b) 을 흡착할 수 있다.
결정성 기판 박리 스텝 (S50) 에서는, 먼저, 이설 부재 (31) 의 표면 (31a) 측을 유지면 (62a) 상에 재치한다. 다음으로, 흡인원의 부압을 작용시켜, 이설 부재 (31) 의 표면 (31a) 측을 유지면 (62a) 에서 흡인 유지한다.
다음으로, 발진기 (64) 에 의해 초음파 진동을 발생시킨 초음파 혼 (66) 의 선단 (66a) 을 결정성 기판 (11) 의 이면 (11b) 에 접촉시킨다. 그리고, 초음파 혼 (66) 의 선단 (66a) 을, 결정성 기판 (11) 에 있어서의 원형의 이면 (11b) 의 외주를 따라 적어도 1 주 이동시킨다. 단, 이면 (11b) 의 전체면을 따르도록 선단 (66a) 을 이동시켜도 된다.
다음으로, 반송 아암의 흡착 패드를 사용하여 결정성 기판 (11) 의 이면 (11b) 을 흡착한다. 반송 아암을 끌어올림으로써, 결정성 기판 (11) 을 광 디바이스층 (19) 으로부터 박리한다. 이로써, 광 디바이스층 (19) 을 이설 부재 (31) 로 옮겨 놓는 결정성 기판 박리 스텝 (S50) 을 종료한다. 도 6 의 (B) 는, 결정성 기판 박리 스텝 (S50) 후의 광 디바이스층 (19) 및 이설 부재 (31) 의 단면도이다.
도 7 은, 본 발명의 일 양태에 관련된 광 디바이스 웨이퍼 (21) 의 가공 방법을 나타내는 플로 차트이다. 상기 서술한 바와 같이, 본 실시형태에서는, 레지스트막 피복 스텝 (S10) 부터 결정성 기판 박리 스텝 (S50) 의 순으로 각 스텝을 실행한다.
본 실시형태에서는, 분할홈 형성 스텝 (S20) 에서, 버퍼층 (17), 또는 버퍼층 (17) 과 광 디바이스층 (19) 의 일부를 절단하지 않고 남기기 때문에 레이저빔 조사 스텝 (S40) 에서, 버퍼층 (17), 또는 버퍼층 (17) 과 광 디바이스층 (19) 의 일부에 발생하는 열의 영향을 저감시킬 수 있다. 그러므로, LED 칩의 불량 발생을 저감킬 수 있어, 수율을 향상시킬 수 있다.
그 밖에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다. 예를 들어, p 형 GaN 층 (19a) 및 n 형 GaN 층 (19b) 의 적층 순서는 반대여도 된다. 요컨대, 버퍼층 (17) 에 접하여 n 형 GaN 층 (19b) 을 형성하고, 이 n 형 GaN 층 (19b) 에 접하여 p 형 GaN 층 (19a) 를 형성해도 된다.
또, 레지스트막 피복 스텝 (S10) 을 거치지 않고, 광 디바이스층 (19) 에 의해 흡수되는 파장의 레이저빔을 분할 예정 라인 (13) 을 따라 광 디바이스층 (19) 의 표면 (19c) 에 조사함으로써, 분할홈 (27) 을 형성해도 된다.
또한, 복합 기판 (33) 에 있어서의 이설 부재 (31) 의 표면 (31a) 측에 보호 테이프를 첩부해도 된다. 복합 기판 (33) 은, 이 보호 테이프를 개재하여, 척 테이블 (42) 의 유지면 (42a) 또는 척 테이블 (62) 의 유지면 (62a) 에 흡인하여 유지되어도 된다.
11 : 결정성 기판
11a : 표면
11b : 이면
13 : 분할 예정 라인 (스트리트)
15 : 광 디바이스
17 : 버퍼층
19 : 광 디바이스층
19a : p 형 GaN 층
19b : n 형 GaN 층
19c : 표면
20 : 드라이 에칭 장치
21 : 광 디바이스 웨이퍼
22 : 진공 챔버
23a : 디바이스 영역
23b : 외주 잉여 영역
24a : 하부 전극
24b : 상부 전극
24c : 블로킹 콘덴서
25 : 레지스트막
26 : 고주파 전원
27 : 분할홈
28a : 가스 도입구
28b : 가스 배출구
31 : 이설 부재
31a : 표면
31b : 이면
33 : 복합 기판
34 : 정전 척
40 : 레이저 가공 장치
42 : 척 테이블
42a : 유지면
44 : 레이저 발진기
46 : 조정기
48 : 갈바노 스캐너
50 : X 스캔 미러
50a : 제 1 회전축
50b : 제 1 모터
52 : Y 스캔 미러
52a : 제 2 회전축
52b : 제 2 모터
54 : 집광기
56 : 텔레센트릭 fθ 렌즈
60 : 박리 장치
62 : 척 테이블
62a : 유지면
64 : 발진기
66 : 초음파 혼
66a : 선단
T : 두께
L1 : 펄스 레이저빔
L2 : 펄스 레이저빔

Claims (3)

  1. 복수의 분할 예정 라인으로 구획된 복수의 영역의 각각에 광 디바이스가 형성된 광 디바이스층이 결정성 기판의 표면에 버퍼층을 개재하여 적층되어 있는 광 디바이스 웨이퍼의 그 광 디바이스층을, 이설 부재로 옮겨 놓는 광 디바이스 웨이퍼의 가공 방법으로서,
    그 광 디바이스 웨이퍼의 그 버퍼층을 완전하게는 분단하지 않는 분할홈을 분할 예정 라인을 따라 그 광 디바이스층측에 형성하는 분할홈 형성 스텝과,
    그 분할홈 형성 스텝 후, 그 광 디바이스층의 표면에 그 이설 부재를 접합하는 이설 부재 접합 스텝과,
    그 이설 부재가 접합된 그 광 디바이스 웨이퍼의 그 이설 부재와는 반대측에 위치하는 그 결정성 기판의 이면측으로부터, 그 결정성 기판에 대해서는 투과성을 갖고 그 버퍼층에 대해서는 흡수성을 갖는 파장의 펄스 레이저빔을 조사하는 레이저빔 조사 스텝과,
    그 레이저빔 조사 스텝 후에, 그 결정성 기판을 그 광 디바이스층으로부터 박리하여 그 광 디바이스층을 그 이설 부재에 이설하는 결정성 기판 박리 스텝을 포함하고,
    그 레이저빔 조사 스텝에서는, 그 분할홈 형성 스텝에서 분단되지 않고 남은, 그 버퍼층, 또는 그 버퍼층과 그 광 디바이스층의 일부를 변질시키는 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    그 분할홈 형성 스텝에서는, 에칭에 의해 그 분할홈이 형성되고,
    그 분할홈 형성 스텝 전에, 그 광 디바이스층의 그 표면측에 위치하고 그 분할 예정 라인을 제외한 영역을, 레지스트막으로 피복하는 레지스트막 피복 스텝을 추가로 포함하는 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 레이저빔 조사 스텝에서 그 펄스 레이저빔이 조사되는, 그 버퍼층의 두께, 또는 그 버퍼층과 그 광 디바이스층의 일부의 합계의 두께는, 1 ㎛ 이하인 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법.
KR1020190086370A 2018-08-28 2019-07-17 광 디바이스 웨이퍼의 가공 방법 KR20200024706A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-159593 2018-08-28
JP2018159593A JP7258414B2 (ja) 2018-08-28 2018-08-28 光デバイスウェーハの加工方法

Publications (1)

Publication Number Publication Date
KR20200024706A true KR20200024706A (ko) 2020-03-09

Family

ID=69640147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190086370A KR20200024706A (ko) 2018-08-28 2019-07-17 광 디바이스 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US10916679B2 (ko)
JP (1) JP7258414B2 (ko)
KR (1) KR20200024706A (ko)
CN (1) CN110911530A (ko)
TW (1) TWI811437B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7287982B2 (ja) * 2018-12-21 2023-06-06 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US20220040799A1 (en) * 2018-12-21 2022-02-10 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
JP7333192B2 (ja) * 2019-04-23 2023-08-24 株式会社ディスコ 移設方法
JP7477835B2 (ja) * 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
JP7458910B2 (ja) 2020-06-18 2024-04-01 株式会社ディスコ デバイスの製造方法
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ
TWI808471B (zh) * 2021-08-19 2023-07-11 歆熾電氣技術股份有限公司 用於轉移電子元件的裝置及轉移電子元件之方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP2004072052A (ja) 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
KR100649763B1 (ko) * 2005-12-09 2006-11-27 삼성전기주식회사 수직구조 질화물 발광소자의 제조방법
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
WO2013005470A1 (ja) * 2011-07-01 2013-01-10 古河電気工業株式会社 接着フィルム、並びにダイシングダイボンディングフィルム及びそれを用いた半導体加工方法
JP5912442B2 (ja) * 2011-11-17 2016-04-27 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
JP5889642B2 (ja) * 2012-01-18 2016-03-22 株式会社ディスコ 光デバイスウエーハの加工方法
JP5891437B2 (ja) * 2012-06-21 2016-03-23 パナソニックＩｐマネジメント株式会社 縦型構造発光素子の製造方法
JP2017103405A (ja) * 2015-12-04 2017-06-08 株式会社ディスコ ウエーハの加工方法
JP2017123400A (ja) * 2016-01-07 2017-07-13 株式会社ディスコ チャックテーブル

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP2004072052A (ja) 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020035829A (ja) 2020-03-05
US10916679B2 (en) 2021-02-09
CN110911530A (zh) 2020-03-24
JP7258414B2 (ja) 2023-04-17
TW202010010A (zh) 2020-03-01
US20200075796A1 (en) 2020-03-05
TWI811437B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
KR20200024706A (ko) 광 디바이스 웨이퍼의 가공 방법
US11424162B2 (en) Substrate dividing method
JP6097146B2 (ja) 光デバイスウエーハの加工方法
JP5886603B2 (ja) 光デバイスウエーハの加工方法
JP5996250B2 (ja) リフトオフ方法
TWI699827B (zh) 處理基板的方法
JP2021182622A (ja) 基板を製造する方法および基板を製造する為のシステム
KR20240023479A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal