KR20200024644A

KR20200024644A - 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서

Info

Publication number: KR20200024644A
Application number: KR1020180101575A
Authority: KR
Inventors: 이혁종
Original assignee: 삼성전자주식회사
Priority date: 2018-08-28
Filing date: 2018-08-28
Publication date: 2020-03-09
Also published as: US11310488B2; KR102551551B1; CN110868556A; US20200413037A1; US10812787B2; US20200077081A1

Abstract

픽셀 어레이 및 픽셀 어레이의 복수의 컬럼들과 연결되는 복수의 컬럼 구동 회로들을 포함하는 이미지 센서의 구동 방법에서, 복수의 컬럼 구동 회로들에 포함되는 트랜지스터에 인가되는 웰 바이어스 전압의 레벨을 변경하면서 복수의 컬럼 구동 회로들에 테스트 패턴을 인가하여, 복수의 컬럼 구동 회로들이 정상적으로 동작하는지 판단하는 테스트 동작을 수행한다. 테스트 동작의 결과에 기초하여 웰 바이어스 전압의 레벨을 최적의 레벨로 설정하는 바이어스 설정 동작을 수행한다. 픽셀 어레이, 복수의 컬럼 구동 회로들 및 바이어스 설정 동작에 의해 설정된 웰 바이어스 전압을 이용하여, 입사광을 감지하고 프레임 영상을 발생하는 영상 촬상 동작을 수행한다.

Description

이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서{METHOD OF OPERATING IMAGE SENSOR AND IMAGE SENSOR PERFORMING THE SAME}

본 발명은 이미지 센서에 관한 것으로서, 더욱 상세하게는 이미지 센서의 구동 방법 및 상기 구동 방법을 수행하는 이미지 센서에 관한 것이다.

CMOS(complementary metal-oxide semiconductor) 이미지 센서는 CMOS 공정을 이용하여 제조되는 이미지 촬상 소자이다. 상기 CMOS 이미지 센서는 고전압 아날로그 회로를 포함하는 CCD(charge-coupled device) 이미지 센서와 비교하여 제조 단가가 낮고 픽셀(pixel)의 크기가 작아 전력 소모가 적다는 장점이 있다. 또한, CMOS 이미지 센서의 성능이 향상되면서, CMOS 이미지 센서는 스마트폰, 태블릿 PC, 디지털 카메라 등과 같은 모바일 전자 장치와 자동차(automotive) 등에서 널리 사용되고 있다.

최근에는 고속 및 고해상도(high resolution)의 CMOS 이미지 센서를 구현하기 위해 프레임 레이트(frame rate)의 증가가 요구되고 있으며, 이는 전력 소모가 증가되는 문제가 있어, CMOS 이미지 센서의 전력 소모를 감소시키기 위한 다양한 기술들이 연구되고 있다.

본 발명의 일 목적은 전력 소모를 감소시킬 수 있는 이미지 센서의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 구동 방법을 수행하는 이미지 센서를 제공하는 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 이미지 센서의 구동 방법에서, 상기 이미지 센서는 픽셀 어레이 및 상기 픽셀 어레이의 복수의 컬럼들과 연결되는 복수의 컬럼 구동 회로들을 포함한다. 상기 복수의 컬럼 구동 회로들에 포함되는 트랜지스터에 인가되는 웰 바이어스 전압의 레벨을 변경하면서 상기 복수의 컬럼 구동 회로들에 테스트 패턴을 인가하여, 상기 복수의 컬럼 구동 회로들이 정상적으로 동작하는지 판단하는 테스트 동작을 수행한다. 상기 테스트 동작의 결과에 기초하여 상기 웰 바이어스 전압의 레벨을 최적의 레벨로 설정하는 바이어스 설정 동작을 수행한다. 상기 픽셀 어레이, 상기 복수의 컬럼 구동 회로들 및 상기 바이어스 설정 동작에 의해 설정된 상기 웰 바이어스 전압을 이용하여, 입사광을 감지하고 프레임 영상을 발생하는 영상 촬상 동작을 수행한다.

상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 이미지 센서는 픽셀 어레이, 복수의 컬럼 구동 회로들 및 타이밍 컨트롤러를 포함한다. 상기 픽셀 어레이는 입사광을 감지하여 상기 입사광에 대응하는 복수의 아날로그 픽셀 신호들을 발생한다. 상기 복수의 컬럼 구동 회로들은 상기 픽셀 어레이의 복수의 컬럼들과 연결되고, 트랜지스터를 포함하며, 상기 복수의 아날로그 픽셀 신호들을 프레임 영상에 대응하는 복수의 디지털 신호들로 변환한다. 상기 타이밍 컨트롤러는 상기 복수의 컬럼 구동 회로들에 포함되는 상기 트랜지스터에 인가되는 웰 바이어스 전압의 레벨을 변경하면서 상기 복수의 컬럼 구동 회로들에 테스트 패턴을 인가하여 상기 복수의 컬럼 구동 회로들이 정상적으로 동작하는지 판단하는 테스트 동작을 수행하고, 상기 테스트 동작의 결과에 기초하여 상기 웰 바이어스 전압의 레벨을 최적의 레벨로 설정하는 바이어스 설정 동작을 수행한다. 상기 바이어스 설정 동작에 의해 설정된 상기 웰 바이어스 전압을 이용하여 상기 프레임 영상을 발생하는 영상 촬상 동작을 수행한다.

상기와 같은 본 발명의 실시예들에 따른 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서에서는, 이미지 센서가 실제 동작하는 동안에 테스트 동작 및 바이어스 설정 동작을 실시간으로 수행함으로써, 웰 바이어스 전압의 레벨을 최적의 레벨로 효과적으로 설정할 수 있다. 최적의 레벨을 가지는 웰 바이어스 전압을 이용함으로써, 이미지 센서의 전력 소모를 효과적으로 감소시킬 수 있다.

도 1은 본 발명의 실시예들에 따른 이미지 센서의 구동 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 컬럼 구동 회로에 포함되는 플립플롭의 일 예를 나타내는 블록도이다.
도 4a 및 4b는 도 3의 플립플롭에 포함되는 3상 인버터 및 인버터의 일 예를 나타내는 회로도들이다.
도 5 및 6은 도 1의 이미지 센서의 구동 방법에서 테스트 동작을 수행하는 단계의 예들을 나타내는 순서도들이다.
도 7 및 8은 도 1의 이미지 센서의 구동 방법에서 수행되는 테스트 동작을 설명하기 위한 도면들이다.
도 9 및 10은 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도들이다.
도 11은 본 발명의 실시예들에 따른 이미지 센서에 포함되는 단위 픽셀의 일 예를 나타내는 회로도이다.
도 12는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자 시스템을 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 이미지 센서의 구동 방법을 나타내는 순서도이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 이미지 센서의 구동 방법은, 픽셀 어레이 및 상기 픽셀 어레이의 복수의 컬럼들과 연결되는 복수의 컬럼 구동 회로들을 포함하는 이미지 센서에 의해 수행된다. 이하에서는 CMOS(complementary metal oxide semiconductor) 이미지 센서를 중심으로 본 발명의 실시예들을 설명하지만, 본 발명의 실시예들에 따른 이미지 센서의 구동 방법은 다양한 종류의 이미지 센서(예를 들어, CCD(charge-coupled device) 이미지 센서)에도 적용될 수 있다. CMOS 이미지 센서 및 상기 CMOS 이미지 센서에 포함된 단위 픽셀의 구체적인 구성에 대해서는 도 2 및 9-11을 참조하여 후술하도록 한다.

본 발명의 실시예들에 따른 이미지 센서의 구동 방법에서, 상기 복수의 컬럼 구동 회로들에 포함되는 트랜지스터에 인가되는 웰 바이어스 전압의 레벨을 변경하면서 상기 복수의 컬럼 구동 회로들에 테스트 패턴을 인가하여, 상기 복수의 컬럼 구동 회로들이 정상적으로 동작하는지 판단하는 테스트 동작을 수행한다(단계 S100). 예를 들어, 상기 테스트 동작은 상기 이미지 센서에서 내부적으로 수행되는 BIST(built-in self test) 동작일 수 있다.

상기 트랜지스터를 포함하는 상기 복수의 컬럼 구동 회로들의 구조, 상기 트랜지스터의 종류 및 상기 웰 바이어스 전압의 종류에 대해서는 도 2, 3, 4a 및 4b를 참조하여 후술하도록 하고, 상기 테스트 동작의 구체적인 예에 대해서는 도 5 및 6을 참조하여 후술하도록 한다.

상기 테스트 동작의 결과에 기초하여 상기 웰 바이어스 전압의 레벨을 최적의 레벨로 설정하는 바이어스 설정 동작을 수행한다(단계 S200). 예를 들어, 상기 웰 바이어스 전압의 최적의 레벨은 상기 이미지 센서의 전력 소모를 감소시킬 수 있는 전압 레벨일 수 있다.

상기 픽셀 어레이, 상기 복수의 컬럼 구동 회로들 및 상기 바이어스 설정 동작에 의해 설정된 상기 웰 바이어스 전압을 이용하여, 입사광을 감지하고 프레임 영상을 발생하는 영상 촬상(즉, 캡쳐) 동작을 수행한다(단계 S300). 예를 들어, 상기 픽셀 어레이를 이용하여 상기 입사광을 감지하여 복수의 아날로그 픽셀 신호들을 발생하고, 상기 설정된 웰 바이어스 전압이 인가되는 상기 복수의 컬럼 구동 회로들을 이용하여 상기 복수의 아날로그 픽셀 신호들을 복수의 디지털 신호들로 변환함으로써, 상기 프레임 영상을 발생할 수 있다. 상기 최적의 레벨을 가지는 상기 웰 바이어스 전압을 이용하여 상기 프레임 영상을 발생함으로써, 상기 이미지 센서의 전력 소모를 감소시킬 수 있다.

일 실시예에서, 상기 테스트 동작 및 상기 바이어스 설정 동작은 상기 이미지 센서가 실제 동작하는 동안에 실시간으로 수행될 수 있다. 예를 들어, 상기 테스트 동작 및 상기 바이어스 설정 동작은 상기 이미지 센서에 전원이 인가되는 경우에(즉, 파워 온 시에) 수행될 수도 있고, 상기 이미지 센서에 전원이 인가되어 상기 이미지 센서가 구동하는 동안에(즉, 상기 영상 촬상 동작을 수행하는 동안 또는 수행하기 직전에) 미리 정해진 개수의 프레임마다 또는 미리 정해진 시간마다 반복적으로 수행될 수도 있다.

도 2는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.

도 2를 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 복수의 컬럼 구동 회로들(130a, 130b, ..., 130c)을 포함하는 컬럼 드라이버(130) 및 타이밍 컨트롤러(190)를 포함한다. 이미지 센서(100)는 로우 드라이버(120), 램프 신호 발생기(VRGEN)(150), 테스트 패턴 발생기(TPGEN)(160), 비교 로직(COMP)(165), 직렬 가산기(SA)(170) 및 웰 바이어스 전압 발생기(VWGEN)(180)를 더 포함할 수 있다.

일 실시예에서, 이미지 센서(100)는 수광 표면(light receiving surface)이 기판(substrate)의 전면(front side)인지 후면(back side)인지에 따라 FSI(front side illumination) 이미지 센서 또는 BSI(back side illumination) 이미지 센서로 구현될 수 있다.

픽셀 어레이(110)는 매트릭스 형태로 배열된 복수의 단위 픽셀들(PX)을 포함한다. 복수의 단위 픽셀들(PX) 각각은 복수의 로우(row)들(RW1, RW2, ..., RWX; X는 2 이상의 자연수) 중 하나 및 복수의 컬럼(column)들(CL1, CL2, ..., CLY; Y는 2 이상의 자연수) 중 하나와 연결될 수 있다. 픽셀 어레이(110)는 입사광을 감지하여 상기 입사광에 대응하는 복수의 아날로그 픽셀 신호들(VP1, VP2, ..., VPY)을 발생한다. 복수의 단위 픽셀들(PX) 각각의 구조 및 동작은 도 11을 참조하여 후술하도록 한다.

로우 드라이버(120)는 픽셀 어레이(110)의 복수의 로우들(RW1~RWX)과 연결되고, 복수의 로우들(RW1~RWX)을 구동하는 구동 신호를 발생할 수 있다. 예를 들어, 로우 드라이버(120)는 픽셀 어레이(110)에 포함되는 복수의 단위 픽셀들(PX)을 로우 단위로 구동할 수 있다.

복수의 컬럼 구동 회로들(130a~130c)은 픽셀 어레이(110)의 복수의 컬럼들(CL1~CLY)과 연결되고, 복수의 컬럼들(CL1~CLY)로부터 출력되는 복수의 아날로그 픽셀 신호들(VP1~VPY)을 복수의 디지털 신호들(CNT1, CNT2, ..., CNTY)로 변환한다.

복수의 컬럼 구동 회로들(130a~130c) 각각은 복수의 상관 이중 샘플링 회로들(CDS)(135a, 135b, ..., 135c) 중 하나, 복수의 비교기들(142a, 142b, ..., 142c) 중 하나, 복수의 멀티플렉서들(MUX)(144a, 144b, ..., 144c) 중 하나 및 복수의 카운터들(CNT)(146a, 146b, ..., 146c) 중 하나를 포함할 수 있다. 예를 들어, 제1 컬럼 구동 회로(130a)는 제1 상관 이중 샘플링 회로(135a), 제1 비교기(142a), 제1 멀티플렉서(144a) 및 제1 카운터(146a)를 포함할 수 있다.

복수의 상관 이중 샘플링 회로들(135a~135c)은 픽셀 어레이(110)의 복수의 컬럼들(CL1~CLY)과 연결되고, 픽셀 어레이(110)로부터 출력되는 복수의 아날로그 픽셀 신호들(VP1~VPY)에 대해 상관 이중 샘플링(correlated double sampling; CDS) 동작을 수행할 수 있다. 예를 들어, 제1 상관 이중 샘플링 회로(135a)는 제1 컬럼(CL1)과 연결되고, 제1 컬럼(CL1)으로부터 출력되는 제1 아날로그 픽셀 신호(VP1)에 대해 CDS 동작을 수행할 수 있다. 복수의 상관 이중 샘플링 회로들(135a~135c)은 상관 이중 샘플링 블록을 형성할 수 있다.

복수의 비교기들(142a~142c)은 복수의 상관 이중 샘플링 회로들(135a~135c)을 통해 픽셀 어레이(110)의 복수의 컬럼들(CL1~CLY)과 연결되고, 복수의 아날로그 픽셀 신호들(VP1~VPY)(즉, 복수의 상관 이중 샘플링 회로들(135a~135c)로부터 출력되는 CDS된 아날로그 픽셀 신호들)과 램프 신호(VRAMP)를 비교하여 복수의 비교 신호들(CS1, CS2, ..., CSY)을 발생할 수 있다. 예를 들어, 제1 비교기(142a)는 제1 아날로그 픽셀 신호(VP1)와 램프 신호(VRAMP)를 비교하여 제1 비교 신호(CS1)를 발생할 수 있다.

복수의 멀티플렉서들(144a~144c)은 선택 신호(SS)에 기초하여 복수의 비교기들(142a~142c)로부터 출력되는 복수의 비교 신호들(CS1~CSY) 및 테스트 패턴 발생기(160)로부터 제공되는 테스트 패턴(TP) 중 하나를 출력할 수 있다. 예를 들어, 제1 멀티플렉서(144a)는 선택 신호(SS)에 기초하여 제1 비교 신호(CS1) 및 테스트 패턴(TP) 중 하나를 출력할 수 있다.

복수의 카운터들(146a~146c)은 복수의 상관 이중 샘플링 회로들(135a~135c) 및 복수의 비교기들(142a~142c)을 통해 복수의 컬럼들(CL1~CLY)과 연결되고, 복수의 멀티플렉서들(144a~144c)의 출력에 기초하여 복수의 디지털 신호들(CNT1~CNTY)을 발생할 수 있다. 예를 들어, 제1 카운터(146a)는 제1 멀티플렉서(144a)로부터 출력되는 제1 비교 신호(CS1) 및 테스트 패턴(TP) 중 하나에 기초하여(예를 들어, 제1 비교 신호(CS1)의 레벨 천이 시간을 카운트하여) 제1 디지털 신호(CNT1)를 발생할 수 있다.

복수의 비교기들(142a~142c) 및 복수의 카운터들(146a~146c)은 아날로그-디지털 변환(analog-to-digital conversion; ADC) 블록을 형성할 수 있다. 상기 아날로그-디지털 변환 블록은 상기 상관 이중 샘플링 블록을 통해 픽셀 어레이(110)의 복수의 컬럼들(CL1~CLY)과 연결되고, 픽셀 어레이(110)로부터 출력되는 복수의 아날로그 픽셀 신호들(VP1~VPY)(즉, 복수의 상관 이중 샘플링 회로들(135a~135c)로부터 출력되는 CDS된 아날로그 픽셀 신호들)을 병렬로(즉, 동시에) 복수의 디지털 신호들(CNT1~CNTY)로 변환하는 컬럼 ADC 동작을 수행할 수 있다.

일 실시예에서, 복수의 카운터들(146a~146c) 각각은 캐스캐이드(cascaded) 방식으로 연결된 복수의 플립플롭들을 포함하고, 상기 복수의 플립플롭들 각각은 복수의 트랜지스터들을 포함할 수 있다. 상기 복수의 트랜지스터들 각각은 전원 전압, 웰 바이어스 전압(VW) 등의 구동 전압에 기초하여 구동되며, 도 1을 참조하여 상술한 것처럼 최적의 레벨을 가지도록 웰 바이어스 전압(VW)이 설정될 수 있다.

실시예에 따라서, 상기 아날로그-디지털 변환 블록은 데이터 에러를 감소시키기 위하여 그레이 코드(Gray code)에 기초하여 동작하도록 구현될 수도 있고, 상대적으로 낮은 주파수를 이용하여 상대적으로 자세한 정보의 표현이 가능하도록 위상 쉬프트 코드(phase shift code)에 기초하여 동작하도록 구현될 수도 있다.

직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)을 더하여(예를 들어, 통합 또는 병합하여) 영상 데이터(IMG) 또는 테스트 결과 패턴(TRP)을 발생할 수 있다. 예를 들어, 복수의 멀티플렉서들(144a~144c)이 복수의 비교 신호들(CS1~CSY)을 출력하는 경우에, 직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)을 더하여 영상 데이터(IMG)를 발생할 수 있다. 복수의 멀티플렉서들(144a~144c)이 테스트 패턴(TP)을 출력하는 경우에, 직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)을 더하여 테스트 결과 패턴(TRP)을 발생할 수 있다.

상술한 복수의 컬럼 구동 회로들(130a~130c)의 동작, 즉 상기 상관 이중 샘플링 블록 및 상기 아날로그-디지털 변환 블록의 동작은 픽셀 어레이(110)의 로우 단위로 수행될 수 있다. 예를 들어, 제1 로우(RW1)와 연결된 픽셀들(PX)로부터 발생된 아날로그 픽셀 신호들(VP1~VPY)에 대해 상술한 CDS 동작 및 ADC 동작이 수행되어 디지털 신호들(CNT1~CNTY)이 발생되고, 디지털 신호들(CNT1~CNTY)을 더하여 제1 로우(RW1)에 대한 영상 데이터(IMG)가 출력될 수 있다. 이후에 제2 내지 제X 로우들(RW2~RWX)과 연결된 픽셀들(PX)로부터 발생된 아날로그 픽셀 신호들(VP1~VPY)에 대해 상술한 동작들을 순차적으로 반복하여 제2 내지 제X 로우들(RW2~RWX)에 대한 영상 데이터(IMG)가 출력될 수 있다. 다시 말하면, 복수의 컬럼 구동 회로들(130a~130c) 및 직렬 가산기(170)가 한 번에 출력하는 영상 데이터(IMG)는 픽셀 어레이(110)의 하나의 로우에서 발생된 로우 영상 데이터일 수 있으며, 제1 내지 제X 로우들(RW1~RWX)의 로우 영상 데이터들을 더하여 하나의 프레임 영상에 대응하는 프레임 영상 데이터를 획득할 수 있다.

램프 신호 발생기(150)는 램프 신호(VRAMP)를 발생할 수 있다. 웰 바이어스 전압 발생기(180)는 웰 바이어스 전압(VW)을 발생하고, 타이밍 컨트롤러(190)의 제어에 따라 웰 바이어스 전압(VW)의 레벨을 변경하고 상기 최적의 레벨로 설정하는 바이어스 설정 동작을 수행할 수 있다.

테스트 패턴 발생기(160)는 테스트 패턴(TP)을 발생할 수 있다. 테스트 패턴(TP)은 복수의 멀티플렉서들(144a~144c)의 제어에 따라 복수의 카운터들(146a~146c)에 선택적으로 인가될 수 있다. 일 실시예에서, 복수의 카운터들(146a~146c)에 인가되는 테스트 패턴(TP)은 디지털 테스트 패턴일 수 있다.

비교 로직(165)은 테스트 패턴(TP)이 복수의 카운터들(146a~146c)에 인가되는 경우에, 테스트 패턴(TP)에 기초하여 복수의 컬럼 구동 회로들(130a~130c) 및 직렬 가산기(170)에 의해 발생되는 테스트 결과 패턴(TRP)을 이용하여 테스트 동작을 수행할 수 있다. 예를 들어, 비교 로직(165)은 테스트 결과 패턴(TRP)과 테스트 패턴(TP)을 비교하여 판단 신호(DS)를 발생하고, 판단 신호(DS)를 타이밍 컨트롤러(190)에 제공할 수 있다. 예를 들어, 테스트 결과 패턴(TRP)과 테스트 패턴(TP)이 일치하는 경우에 판단 신호(DS)는 테스트 패스(pass)를 나타내고, 테스트 결과 패턴(TRP)과 테스트 패턴(TP)이 일치하지 않는 경우에 판단 신호(DS)는 테스트 페일(fail)을 나타낼 수 있다.

일 실시예에서, 테스트 패턴 발생기(160) 및 비교 로직(165)의 적어도 일부는 타이밍 컨트롤러(190)에 포함될 수 있다.

타이밍 컨트롤러(190)는 이미지 센서(100)의 전반적인 동작 타이밍을 제어할 수 있다. 예를 들어, 타이밍 컨트롤러(190)는 로우 드라이버(120), 램프 신호 발생기(150), 테스트 패턴 발생기(160), 웰 바이어스 전압 발생기(180) 등의 동작을 제어하고, 복수의 멀티플렉서들(144a~144c)의 동작을 제어하는 선택 신호(SS), 복수의 카운터들(146a~146c)의 동작을 제어하는 카운트 인에이블 신호(CEN), 테스트 모드를 제어하는 모드 신호(MS), 클럭 신호(미도시) 등의 제어 신호들을 발생할 수 있다.

또한, 타이밍 컨트롤러(190)는 도 1을 참조하여 상술한 본 발명의 실시예들에 따른 구동 방법을 수행하도록 이미지 센서(100)를 제어할 수 있다. 예를 들어, 타이밍 컨트롤러(190)는 상기 테스트 동작 및 상기 바이어스 설정 동작을 수행하도록 테스트 패턴 발생기(160), 복수의 컬럼 구동 회로들(130a~130c), 웰 바이어스 전압 발생기(180) 등의 동작을 제어하며, 상기 영상 촬상 동작을 수행하도록 로우 드라이버(120), 복수의 컬럼 구동 회로들(130a~130c), 램프 신호 발생기(150) 등의 동작을 제어할 수 있다.

본 발명의 실시예들과 관련하여 이미지 센서(100)의 동작을 상세하게 설명하면, 먼저 상기 테스트 동작을 수행하는데 있어서, 테스트 패턴 발생기(160)는 테스트 패턴(TP)을 발생하고, 복수의 멀티플렉서들(144a~144c)은 선택 신호(SS)에 기초하여 테스트 패턴(TP)을 출력하고, 복수의 카운터들(146a~146c)은 테스트 패턴(TP)에 기초하여 복수의 디지털 신호들(CNT1~CNTY)을 발생하고, 직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)에 기초하여 테스트 결과 패턴(TRP)을 발생하며, 비교 로직(165)은 테스트 결과 패턴(TRP)에 기초하여 판단 신호(DS)를 발생한다. 웰 바이어스 전압 발생기(180)에 의해 웰 바이어스 전압(VW)의 레벨을 변경하면서 상술한 테스트 동작이 수행되며, 상술한 동작들은 모두 타이밍 컨트롤러(190)의 제어에 의해 수행될 수 있다.

상기 바이어스 설정 동작을 수행하는데 있어서, 타이밍 컨트롤러(190) 및 웰 바이어스 전압 발생기(180)는 판단 신호(DS)에 기초하여 웰 바이어스 전압(VW)의 레벨을 상기 최적의 레벨로 설정할 수 있다. 예를 들어, 테스트 패스인 레벨들에 기초하여 상기 최적의 레벨을 결정할 수 있다.

상기 영상 촬상 동작을 수행하는데 있어서, 픽셀 어레이(110)는 입사광을 감지하여 복수의 아날로그 픽셀 신호들(VP1~VPY)을 발생하고, 복수의 상관 이중 샘플링 회로들(135a~135c)은 복수의 아날로그 픽셀 신호들(VP1~VPY)에 대해 CDS 동작을 수행하고, 램프 신호 발생기(150)는 램프 신호(VRAMP)를 발생하고, 복수의 비교기들(142a~142c)은 복수의 아날로그 픽셀 신호들(VP1~VPY)과 램프 신호(VRAMP)를 비교하여 복수의 비교 신호들(CS1~CSY)을 발생하고, 복수의 멀티플렉서들(144a~144c)은 선택 신호(SS)에 기초하여 복수의 비교 신호들(CS1~CSY)을 출력하고, 복수의 카운터들(146a~146c)은 복수의 비교 신호들(CS1~CSY)에 기초하여 복수의 디지털 신호들(CNT1~CNTY)을 발생하고, 직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)에 기초하여 영상 데이터(IMG)를 발생하며, 상술한 동작들을 픽셀 어레이(110)의 모든 로우들(RW1~RWX)에 대해 수행하여 프레임 영상을 획득할 수 있다. 상술한 동작들은 모두 타이밍 컨트롤러(190)의 제어에 의해 수행될 수 있다.

일 실시예에서, 상기 테스트 동작 및 상기 바이어스 설정 동작을 수행하는 경우에, 램프 신호 발생기(150), 복수의 상관 이중 샘플링 회로들(135a~135c) 및 복수의 비교기들(142a~142c)은 비활성화될 수 있다. 이와 유사하게, 상기 영상 촬상 동작을 수행하는 경우에, 테스트 패턴 발생기(160) 및 비교 로직(165)은 비활성화될 수 있다.

일 실시예에서, 테스트 패턴(TP)은 복수의 컬럼 구동 회로들(130a~130c) 전부에 인가될 수 있다. 다시 말하면, 복수의 컬럼 구동 회로들(130a~130c) 전부에 대하여 상술한 테스트 동작을 수행할 수 있다. 이와 같이 복수의 컬럼 구동 회로들(130a~130c) 전부에 대하여 상기 테스트 동작을 수행하는 경우를 제1 테스트 모드라고 부를 수 있다.

다른 실시예에서, 테스트 패턴(TP)은 복수의 컬럼 구동 회로들(130a~130c) 일부에만 인가될 수 있다. 다시 말하면, 복수의 컬럼 구동 회로들(130a~130c) 중 일부에 대해서만 상술한 테스트 동작을 수행할 수 있다. 예를 들어, 일반적으로 중간 부분에 위치한 컬럼 구동 회로들의 특성이 상대적으로 취약하므로, 정가운데에 위치한 제(Y/2) 컬럼 구동 회로 및 이와 인접한 컬럼 구동 회로들에 대해서만 상기 테스트 동작을 수행할 수 있다. 이와 같이 복수의 컬럼 구동 회로들(130a~130c) 일부에 대해서만 상기 테스트 동작을 수행하는 경우를 제2 테스트 모드라고 부를 수 있다.

일 실시예에서, 모드 신호(MS)에 기초하여 테스트 모드가 변경될 수 있다. 예를 들어, 모드 신호(MS)가 제1 논리 레벨(예를 들어, 논리 로우 레벨)을 가지는 경우에 상기 제1 테스트 모드에 기초하여 상기 테스트 동작이 수행되고, 모드 신호(MS)가 제2 논리 레벨(예를 들어, 논리 하이 레벨)을 가지는 경우에 상기 제2 테스트 모드에 기초하여 상기 테스트 동작이 수행될 수 있다.

도 3은 본 발명의 실시예들에 따른 이미지 센서의 컬럼 구동 회로에 포함되는 플립플롭의 일 예를 나타내는 블록도이다. 도 4a 및 4b는 도 3의 플립플롭에 포함되는 3상 인버터 및 인버터의 일 예를 나타내는 회로도들이다.

도 3을 참조하면, 플립플롭(200)은 입력 단자(D), 출력 단자(Q), 복수의 3상(tri-state) 인버터들(TINV1, TINV2, TINV3, TINV4) 및 복수의 인버터들(INV1, INV2)을 포함할 수 있다.

3상 인버터(TINV1), 인버터(INV1), 3상 인버터(TINV2) 및 인버터(INV2)는 입력 단자(D)와 출력 단자(Q) 사이에 직렬 연결될 수 있다. 3상 인버터(TINV3)와 인버터(INV1)는 입력과 출력이 상호 연결되며, 3상 인버터(TINV4)와 인버터(INV2)는 입력과 출력이 상호 연결될 수 있다. 예를 들어, 3상 인버터(TINV3)의 입력과 인버터(INV1)의 출력이 서로 연결되고, 3상 인버터(TINV3)의 출력과 인버터(INV1)의 입력이 서로 연결될 수 있다. 3상 인버터들(TINV1, TINV4)은 클럭 신호(CLK)에 기초하여 제어되고, 3상 인버터들(TINV2, TINV3)은 반전 클럭 신호(CLKB)에 기초하여 제어될 수 있다.

도 3의 플립플롭(200)은 도 2의 복수의 컬럼 구동 회로들(130a~130c) 각각에 포함되며, 특히 도 2의 복수의 카운터들(146a~146c) 각각에 포함될 수 있다.

도 4a를 참조하면, 3상 인버터(210)는 입력 단자(IN1), 출력 단자(OUT1), 복수의 PMOS(p-type metal oxide semiconductor) 트랜지스터들(PT1, PT2) 및 복수의 NMOS(n-type metal oxide semiconductor) 트랜지스터들(NT1, NT2)을 포함할 수 있다.

PMOS 트랜지스터들(PT1, PT2) 및 NMOS 트랜지스터들(NT1, NT2)은 전원 전압(VDD)과 접지 전압(VSS) 사이에 직렬 연결될 수 있다. 구체적으로, PMOS 트랜지스터들(PT1, PT2)은 전원 전압(VDD)과 출력 단자(OUT1) 사이에 직렬 연결되고, NMOS 트랜지스터들(NT1, NT2)은 출력 단자(OUT1)와 접지 전압(VSS) 사이에 직렬 연결될 수 있다. PMOS 트랜지스터(PT1)의 게이트 전극은 입력 단자(IN1)와 연결되고, PMOS 트랜지스터(PT2)의 게이트 전극은 반전 클럭 신호(CLKB)를 수신하고, NMOS 트랜지스터(NT1)의 게이트 전극은 클럭 신호(CLK)를 수신하며, NMOS 트랜지스터(NT2)의 게이트 전극은 입력 단자(IN1)와 연결될 수 있다.

도 4b를 참조하면, 인버터(220)는 입력 단자(IN2), 출력 단자(OUT2), PMOS 트랜지스터(PT3) 및 NMOS 트랜지스터(NT3)를 포함할 수 있다.

PMOS 트랜지스터(PT3) 및 NMOS 트랜지스터(NT3)는 전원 전압(VDD)과 접지 전압(VSS) 사이에 직렬 연결될 수 있다. 구체적으로, PMOS 트랜지스터(PT3)는 전원 전압(VDD)과 출력 단자(OUT2) 사이에 연결되고, NMOS 트랜지스터(NT3)는 출력 단자(OUT2)와 접지 전압(VSS) 사이에 연결될 수 있다. PMOS 트랜지스터(PT3)의 게이트 전극 및 NMOS 트랜지스터(NT3)의 게이트 전극은 입력 단자(IN2)와 연결될 수 있다.

도 4a 및 4b에 도시된 것처럼, 3상 인버터(210) 및 인버터(220)는 적어도 하나의 PMOS 트랜지스터 및 적어도 하나의 NMOS 트랜지스터를 포함하여 구현될 수 있다. 또한, PMOS 트랜지스터들(PT1, PT2, PT3)에는 제1 웰 바이어스 전압(VNW)이 인가되고, NMOS 트랜지스터들(NT1, NT2, NT3)에는 제2 웰 바이어스 전압(VPW)이 인가될 수 있다. 다시 말하면, 도 2의 웰 바이어스 전압(VW)은 제1 웰 바이어스 전압(VNW) 및 제2 웰 바이어스 전압(VPW)을 포함할 수 있다.

일반적으로, PMOS 트랜지스터는 P-채널(P-channel)을 형성하기 위해 N-웰(N-well)을 포함하여 형성되며, 제1 웰 바이어스 전압(VNW)은 N-웰(또는 N-기판)에 인가되는 N-웰 바이어스 전압이라 부를 수 있다. 이와 유사하게, NMOS 트랜지스터는 N-채널을 형성하기 위해 P-웰을 포함하여 형성되며, 제2 웰 바이어스 전압(VPW)은 P-웰(또는 P-기판)에 인가되는 P-웰 바이어스 전압이라 부를 수 있다.

일 실시예에서, 제1 웰 바이어스 전압(VNW)의 초기 설정 레벨은 전원 전압(VDD)의 레벨(예를 들어, 약 1V)과 실질적으로 동일하고, 제2 웰 바이어스 전압(VPW)의 초기 설정 레벨은 접지 전압(VSS)의 레벨(예를 들어, 약 0V)과 실질적으로 동일할 수 있다.

본 발명의 실시예들에 따른 이미지 센서의 구동 방법에서는, 바디 효과(body effect) 또는 ABBG(adaptive body bias generation) 방식을 이용하여 각 트랜지스터의 문턱 전압을 조정함으로써, 이미지 센서(100)의 복수의 컬럼 구동 회로들(130a~130c)에 의해 소모되는 전력을 감소시킬 수 있다. 예를 들어, 제1 웰 바이어스 전압(VNW) 및 제2 웰 바이어스 전압(VPW) 중 적어도 하나의 레벨을 변경할 수 있으며, 각 트랜지스터의 문턱 전압을 증가시키는 방향으로 웰 바이어스 전압을 조절할 수 있다.

도 5 및 6은 도 1의 이미지 센서의 구동 방법에서 테스트 동작을 수행하는 단계의 예들을 나타내는 순서도들이다.

도 1, 2, 4a, 4b 및 5를 참조하면, 상기 테스트 동작을 수행하는데 있어서, 제1 웰 바이어스 전압(VNW)의 레벨을 변경하면서 상기 테스트 동작을 수행할 수 있다. 예를 들어, 제1 웰 바이어스 전압(VNW)의 레벨을 증가시키면서 상기 테스트 동작을 수행하며, 제1 웰 바이어스 전압(VNW)의 레벨이 증가하는 경우에 PMOS 트랜지스터의 문턱 전압이 증가할 수 있다.

구체적으로, 먼저 제1 웰 바이어스 전압(VNW)의 레벨을 증가시킬 수 있다(단계 S110). 예를 들어, 제1 웰 바이어스 전압(VNW)의 레벨을 초기 설정 레벨(예를 들어, VNWINIT)에서 제1 증가량(예를 들어, ΔVNW1)만큼 증가시킬 수 있다(즉, VNW = VNWINIT + ΔVNW1). 상기 제1 증가량만큼 레벨 증가된 제1 웰 바이어스 전압(VNW)을 복수의 컬럼 구동 회로들(130a~130c)에 인가하여, 복수의 컬럼 구동 회로들(130a~130c)을 구동시킬 수 있다.

이후에, 테스트 패턴(TP)을 복수의 컬럼 구동 회로들(130a~130c)에 인가할 수 있다(단계 S120). 복수의 컬럼 구동 회로들(130a~130c)은 레벨 증가된 제1 웰 바이어스 전압(VNW) 및 테스트 패턴(TP)에 기초하여 복수의 디지털 신호들(CNT1~CNTY)을 발생하며, 직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)에 기초하여 테스트 결과 패턴(TRP)을 발생할 수 있다.

테스트 패턴(TP)과 테스트 결과 패턴(TRP)을 비교할 수 있다(단계 S130). 비교 결과 테스트 패스인 경우에(단계 S140: 예), 단계 S110, S120, S130 및 S140이 반복될 수 있다. 예를 들어, 제1 웰 바이어스 전압(VNW)의 레벨을 상기 초기 설정 레벨에서 상기 제1 증가량보다 절대값이 큰 제2 증가량(예를 들어, ΔVNW2)만큼 증가시키고(즉, VNW = VNWINIT + ΔVNW2), 상기 제2 증가량만큼 레벨 증가된 제1 웰 바이어스 전압(VNW)에 기초하여 단계 S120, S130 및 S140을 수행할 수 있다. 비교 결과 테스트 페일인 경우에(단계 S140: 아니오), 상기 테스트 동작이 종료될 수 있다.

한편, 상기 테스트 동작이 완료된 이후에 상기 바이어스 설정 동작이 수행될 수 있다. 예를 들어, 상기 테스트 동작의 결과 상기 테스트 패스인 값들에 기초하여 제1 웰 바이어스 전압(VNW)의 레벨을 제1 최적 레벨로 설정할 수 있다.

일 실시예에서, 상기 테스트 패스인 값들 중에서 가장 큰 값을 상기 제1 최적 레벨로 설정할 수 있다. 예를 들어, 상기 테스트 동작의 결과, 약 1.2V, 1.4V, 1.6V, 1.8V 및 2.0V에 대해서는 테스트 패스이고 약 2.2V에 대해서는 테스트 페일인 경우에, 상기 제1 최적 레벨을 약 2.0V로 설정할 수 있다. 다른 실시예에서, 상기 테스트 패스인 값들 중에서 가장 큰 값에 미리 정해진 마진(margin) 값을 적용하여 상기 제1 최적 레벨을 설정할 수 있다. 예를 들어, 상기 미리 정해진 마진 값이 약 0.1V인 경우에, 상술한 예에서 가장 큰 테스트 패스 값인 약 2.0V에 상기 미리 정해진 마진 값을 적용하여, 상기 제1 최적 레벨을 약 1.9V로 설정할 수 있으며, 이 경우 오작동의 가능성을 줄일 수 있다.

도 1, 2, 4a, 4b 및 6을 참조하면, 상기 테스트 동작을 수행하는데 있어서, 제2 웰 바이어스 전압(VPW)의 레벨을 변경하면서 상기 테스트 동작을 수행할 수 있다. 예를 들어, 제2 웰 바이어스 전압(VPW)의 레벨을 감소시키면서 상기 테스트 동작을 수행하며, 제2 웰 바이어스 전압(VPW)의 레벨이 감소하는 경우에 NMOS 트랜지스터의 문턱 전압이 증가할 수 있다.

구체적으로, 먼저 제2 웰 바이어스 전압(VPW)의 레벨을 감소시킬 수 있다(단계 S115). 예를 들어, 제2 웰 바이어스 전압(VPW)의 레벨을 초기 설정 레벨(예를 들어, VPWINIT)에서 제1 감소량(예를 들어, ΔVPW1)만큼 감소시킬 수 있다(즉, VPW = VPWINIT - ΔVPW1). 상기 제1 감소량만큼 레벨 감소된 제2 웰 바이어스 전압(VPW)을 복수의 컬럼 구동 회로들(130a~130c)에 인가하여, 복수의 컬럼 구동 회로들(130a~130c)을 구동시킬 수 있다.

이후에, 테스트 패턴(TP)을 복수의 컬럼 구동 회로들(130a~130c)에 인가하고(단계 S120), 복수의 컬럼 구동 회로들(130a~130c) 및 직렬 가산기(170)의 구동 결과 발생된 테스트 결과 패턴(TRP)과 테스트 패턴(TP)을 비교하며(단계 S130), 비교 결과에 따라 후속 조치를 취할 수 있다. 도 6의 단계 S120, S130 및 S140은 도 5의 단계 S120, S130 및 S140과 각각 실질적으로 동일할 수 있다.

예를 들어, 비교 결과 테스트 패스인 경우에(단계 S140: 예), 제2 웰 바이어스 전압(VPW)의 레벨을 상기 초기 설정 레벨에서 상기 제1 감소량보다 절대값이 큰 제2 감소량(예를 들어, ΔVPW2)만큼 감소시키고(즉, VPW = VPWINIT - ΔVPW2), 상기 제2 감소량만큼 레벨 감소된 제2 웰 바이어스 전압(VPW)에 기초하여 단계 S120, S130 및 S140을 수행할 수 있다. 비교 결과 테스트 페일인 경우에(단계 S140: 아니오), 상기 테스트 동작이 종료될 수 있다.

한편, 상기 테스트 동작이 완료된 이후에 상기 바이어스 설정 동작이 수행될 수 있다. 예를 들어, 상기 테스트 동작의 결과 상기 테스트 패스인 값들에 기초하여 제2 웰 바이어스 전압(VPW)의 레벨을 제2 최적 레벨로 설정할 수 있다.

일 실시예에서, 상기 테스트 패스인 값들 중에서 가장 작은 값을 상기 제2 최적 레벨로 설정할 수 있다. 예를 들어, 약 -0.2V, -0.4V, -0.6V, -0.8V 및 -1.0V에 대해서는 테스트 패스이고 약 -1.2V에 대해서는 테스트 페일인 경우에, 상기 제2 최적 레벨을 약 -1.0V로 설정할 수 있다. 다른 실시예에서, 상기 테스트 패스인 값들 중에서 가장 작은 값에 미리 정해진 마진 값을 적용하여 상기 제2 최적 레벨을 설정할 수 있다.

도시하지는 않았으나, 실시예에 따라서 제1 웰 바이어스 전압(VNW) 및 제2 웰 바이어스 전압(VPW)의 레벨을 동시에 변경하면서 상기 테스트 동작을 수행할 수도 있다.

일 실시예에서, 도 5의 단계 S110 및 도 6의 단계 S115는 웰 바이어스 전압 발생기(180)에 의해 수행되고, 도 5 및 6의 단계 S120은 테스트 패턴 발생기(160)에 의해 수행되고, 도 5 및 6의 단계 S130 및 S140은 비교 로직(165)에 의해 수행되며, 상술한 동작들은 모두 타이밍 컨트롤러(190)의 제어에 의해 수행될 수 있다.

도 5 및 6을 참조하여 상술한 것처럼, PMOS 트랜지스터 및 NMOS 트랜지스터 중 적어도 하나의 문턱 전압을 증가시키는 방향으로 제1 웰 바이어스 전압(VNW) 및 제2 웰 바이어스 전압(VPW) 중 적어도 하나의 레벨을 조절하고, 조절된 제1 웰 바이어스 전압(VNW) 및 제2 웰 바이어스 전압(VPW)에 기초하여 이미지 센서(100)의 복수의 컬럼 구동 회로들(130a~130c)을 구동하는 경우에, 복수의 컬럼 구동 회로들(130a~130c)에 의해 소모되는 전력을 감소시킬 수 있다.

한편, 도 5 및 6에서는 테스트 페일이 발생할 때까지 상기 테스트 동작을 수행하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 웰 바이어스 전압의 레벨을 변경하는 횟수를 고정하여 상기 테스트 동작을 수행할 수 있다. 구체적으로, 제1 웰 바이어스 전압(VNW)의 레벨을 변경하는 경우 및 레벨 변경 횟수가 4회로 고정되어 있는 경우에서, 3회의 테스트 동작을 수행하여 약 1.5V 및 2.0V에 대해서는 테스트 패스이고 약 2.5V에 대해서는 테스트 페일인 경우를 가정하면, 4회째의 테스트 동작에서는 테스트 패스된 약 2.0V와 테스트 페일된 약 2.5V 사이의 값(예를 들어, 약 2.25V)으로 제1 웰 바이어스 전압(VNW)의 레벨을 변경하여 테스트할 수 있다.

도 7 및 8은 도 1의 이미지 센서의 구동 방법에서 수행되는 테스트 동작을 설명하기 위한 도면들이다.

도 1, 2, 7 및 8을 참조하면, 하나의 프레임 영상을 출력하는 프레임 구간은 상기 테스트 동작 및 상기 바이어스 설정 동작을 수행하는 블랭크 구간(BLK), 프레임 설정 동작을 수행하는 옵티컬 블랙(optical black) 구간(OB) 및 영상 데이터(IMG)를 출력하는 액티브(active) 구간(ATV)을 포함할 수 있다. 도 7 및 8의 예에서, 하나의 직사각형은 픽셀 어레이(110)의 하나의 로우를 구동하는데 소요되는 시간을 나타내며, 1 수평 구간 또는 1H 구간이라 부를 수 있다.

일 실시예에서, 상기 테스트 동작 및 상기 바이어스 설정 동작은 미리 정해진 개수의 프레임마다 반복적으로 수행될 수 있다. 예를 들어, 상기 테스트 동작 및 상기 바이어스 설정 동작은 매 프레임마다 반복될 수 있고, 이 경우 매 프레임 구간의 프레임 영상을 나타내는 영상 데이터(IMG)가 출력되기 이전에 상기 테스트 동작 및 상기 바이어스 설정 동작이 수행될 수 있다. 다시 말하면, 매 프레임 구간에서 블랭크 구간(BLK)은 액티브 구간(ATV)보다 앞서서 배치될 수 있다.

일 실시예에서, 도 7에 도시된 것처럼 블랭크 구간(BLK)은 옵티컬 블랙 구간(OB) 및 액티브 구간(ATV)보다 먼저 배치될 수 있다. 이 경우, 블랭크 구간(BLK)은 연속하는 두 개의 프레임 구간들 사이에 배치되는 수직(vertical) 블랭크 구간에 포함될 수 있다. 다른 실시예에서, 도 8에 도시된 것처럼 블랭크 구간(BLK)은 옵티컬 블랙 구간(OB)과 액티브 구간(ATV) 사이에 배치될 수 있다. 예를 들어, 수 H(도 7 및 8에서는 4H)의 블랭크 구간(BLK) 동안에 상기 테스트 동작 및 상기 바이어스 설정 동작이 수행될 수 있다.

다른 예에서, 상기 테스트 동작 및 상기 바이어스 설정 동작은 매 N(N은 2 이상의 자연수)개의 프레임마다 반복될 수도 있으며, 이 경우 첫 번째 프레임 및 그 이후의 매 N번째 프레임들의 프레임 구간은 도 7 또는 도 8에 도시된 것처럼 구현되고, 나머지 프레임들의 프레임 구간은 블랭크 구간(BLK) 없이 구현될 수 있다.

일 실시예에서, 상기 테스트 동작 및 상기 바이어스 설정 동작은 미리 정해진 시간마다 반복적으로 수행될 수 있다. 이 경우, 첫 번째 프레임 및 그 이후에 상기 미리 정해진 시간 경과 직후의 프레임들의 프레임 구간은 도 7 또는 도 8에 도시된 것처럼 구현되고, 나머지 프레임들의 프레임 구간은 블랭크 구간(BLK) 없이 구현될 수 있다.

한편, 상세하게 도시하지는 않았으나, 옵티컬 블랙 구간(OB)은 픽셀 어레이(110)의 옵티컬 블랙 영역에 배치되는 옵티컬 블랙 픽셀들로부터 출력되는 아날로그 픽셀 신호들(VP)을 이용하여 상기 프레임 설정 동작을 수행하는 구간을 나타내며, 액티브 구간(ATV)은 픽셀 어레이(110)의 액티브 영역에 배치되는 액티브 픽셀들로부터 출력되는 아날로그 픽셀 신호들(VP)을 이용하여 영상 데이터(IMG)를 출력하는 구간을 나타낸다. 일반적으로 상기 옵티컬 블랙 영역은 상기 액티브 영역을 둘러싸도록 형성되는 픽셀 어레이(110)의 주변 영역일 수 있으며, 예를 들어 가장 상단의 제1 로우(RW1)와 연결되는 단위 픽셀들(PX)이 상기 옵티컬 블랙 픽셀들일 수 있다. 따라서, 옵티컬 블랙 구간(OB)은 항상 액티브 구간(ATV)보다 먼저 배치된다. 블랭크 구간(BLK)은 단위 픽셀들(PX)을 이용하지 않고 테스트 패턴(TP)을 이용하여 상기 테스트 동작 및 상기 바이어스 설정 동작을 수행하는 구간을 나타낸다.

도 9 및 10은 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도들이다.

도 9를 참조하면, 이미지 센서(100a)는 픽셀 어레이(110), 복수의 컬럼 구동 회로들(130a~130c)을 포함하는 컬럼 드라이버(130) 및 타이밍 컨트롤러(190)를 포함하며, 로우 드라이버(120), 램프 신호 발생기(150), 테스트 패턴 발생기(160), 비교 로직(165) 및 직렬 가산기(170)를 더 포함할 수 있다.

웰 바이어스 전압 발생기(180)가 생략되는 것을 제외하면, 도 9의 이미지 센서(100a)는 도 2의 이미지 센서(100)와 실질적으로 동일하며, 중복되는 설명은 생략하도록 한다.

복수의 컬럼 구동 회로들(130a~130c)에 공급되는 웰 바이어스 전압(VW)은 외부의 웰 바이어스 전압 발생기(미도시)로부터 제공될 수 있다. 타이밍 컨트롤러(190)는 상기 외부의 웰 바이어스 전압 발생기를 제어하기 위한 제어 신호(VCON)를 더 발생할 수 있다.

도 10을 참조하면, 이미지 센서(100b)는 픽셀 어레이(110), 복수의 컬럼 구동 회로들(132a, 132b, ..., 132c)을 포함하는 컬럼 드라이버(131) 및 타이밍 컨트롤러(190)를 포함하며, 로우 드라이버(120), 램프 신호 발생기(150), 테스트 패턴 발생기(160b), 비교 로직(165b), 직렬 가산기(170) 및 웰 바이어스 전압 발생기(180)를 더 포함할 수 있다.

테스트 패턴 발생기(160b) 및 비교 로직(165b)이 변경되고 이에 따라 복수의 컬럼 구동 회로들(132a~132c)을 포함하는 컬럼 드라이버(131)의 구조가 변경되는 것을 제외하면, 도 10의 이미지 센서(100b)는 도 2의 이미지 센서(100)와 실질적으로 동일하며, 중복되는 설명은 생략하도록 한다.

복수의 컬럼 구동 회로들(132a~132c) 각각은 복수의 상관 이중 샘플링 회로들(135a~135c) 중 하나, 복수의 멀티플렉서들(138a, 138b, ..., 138c) 중 하나, 복수의 비교기들(142a~142c) 중 하나 및 복수의 카운터들(146a~146c) 중 하나를 포함할 수 있다.

복수의 멀티플렉서들(138a~138c)은 선택 신호(SS)에 기초하여 복수의 상관 이중 샘플링 회로들(135a~135c)의 출력 및 테스트 패턴 발생기(160b)로부터 제공되는 테스트 패턴(TP') 중 하나를 출력할 수 있다. 복수의 비교기들(142a~142c)은 복수의 멀티플렉서들(138a~138c)의 출력과 램프 신호(VRAMP)를 비교하여 복수의 비교 신호들(CS1~CSY)을 발생할 수 있다. 복수의 카운터들(146a~146c)은 복수의 비교 신호들(CS1~CSY)에 기초하여 복수의 디지털 신호들(CNT1~CNTY)을 발생할 수 있다.

직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)을 더하여(예를 들어, 통합 또는 병합하여) 영상 데이터(IMG) 또는 테스트 결과 패턴(TRP')을 발생할 수 있다.

테스트 패턴 발생기(160b)는 테스트 패턴(TP')을 발생할 수 있다. 테스트 패턴(TP')은 복수의 멀티플렉서들(138a~138c)의 제어에 따라 복수의 비교기들(142a~142c)에 선택적으로 인가될 수 있다. 일 실시예에서, 복수의 비교기들(142a~142c)에 인가되는 테스트 패턴(TP')은 아날로그 테스트 패턴일 수 있다.

비교 로직(165b)은 테스트 패턴(TP')이 복수의 비교기들(142a~142c)에 인가되는 경우에, 테스트 패턴(TP')에 기초하여 복수의 컬럼 구동 회로들(132a~132c) 및 직렬 가산기(170)에 의해 발생되는 테스트 결과 패턴(TRP')을 이용하여 테스트 동작을 수행할 수 있다.

본 발명의 실시예들과 관련하여 이미지 센서(100b)의 동작을 상세하게 설명하면, 먼저 상기 테스트 동작을 수행하는데 있어서, 테스트 패턴 발생기(160b)는 테스트 패턴(TP')을 발생하고, 복수의 멀티플렉서들(138a~138c)은 선택 신호(SS)에 기초하여 테스트 패턴(TP')을 출력하고, 복수의 비교기들(142a~142c)은 테스트 패턴(TP')에 기초하여 복수의 비교 신호들(CS1~CSY)을 발생하고, 복수의 카운터들(146a~146c)은 복수의 비교 신호들(CS1~CSY)에 기초하여 복수의 디지털 신호들(CNT1~CNTY)을 발생하고, 직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)에 기초하여 테스트 결과 패턴(TRP')을 발생하며, 비교 로직(165b)은 테스트 결과 패턴(TRP')에 기초하여 판단 신호(DS)를 발생한다. 웰 바이어스 전압 발생기(180)에 의해 웰 바이어스 전압(VW)의 레벨을 변경하면서 상기 테스트 동작이 수행되며, 상술한 동작들은 모두 타이밍 컨트롤러(190)의 제어에 의해 수행될 수 있다.

상기 바이어스 설정 동작을 수행하는데 있어서, 타이밍 컨트롤러(190) 및 웰 바이어스 전압 발생기(180)는 판단 신호(DS)에 기초하여 웰 바이어스 전압(VW)의 레벨을 상기 최적의 레벨로 설정할 수 있다. 예를 들어, 테스트 패스된 레벨들에 기초하여 상기 최적의 레벨을 결정할 수 있다.

상기 영상 촬상 동작을 수행하는데 있어서, 픽셀 어레이(110)는 입사광을 감지하여 복수의 아날로그 픽셀 신호들(VP1~VPY)을 발생하고, 복수의 상관 이중 샘플링 회로들(135a~135c)은 복수의 아날로그 픽셀 신호들(VP1~VPY)에 대해 CDS 동작을 수행하고, 램프 신호 발생기(150)는 램프 신호(VRAMP)를 발생하고, 복수의 멀티플렉서들(144a~144c)은 선택 신호(SS)에 기초하여 복수의 아날로그 픽셀 신호들(VP1~VPY)을 출력하고, 복수의 비교기들(142a~142c)은 복수의 아날로그 픽셀 신호들(VP1~VPY)과 램프 신호(VRAMP)를 비교하여 복수의 비교 신호들(CS1~CSY)을 발생하고, 복수의 카운터들(146a~146c)은 복수의 비교 신호들(CS1~CSY)에 기초하여 복수의 디지털 신호들(CNT1~CNTY)을 발생하고, 직렬 가산기(170)는 복수의 디지털 신호들(CNT1~CNTY)에 기초하여 영상 데이터(IMG)를 발생하며, 상술한 동작들을 픽셀 어레이(110)의 모든 로우들(RW1~RWX)에 대해 수행하여 프레임 영상을 획득할 수 있다. 상술한 동작들은 모두 타이밍 컨트롤러(190)의 제어에 의해 수행될 수 있다.

도시하지는 않았으나, 도 10의 이미지 센서(100b) 역시 도 9를 참조하여 상술한 것처럼 웰 바이어스 전압 발생기(180)가 생략될 수 있다.

본 발명의 실시예들에 따른 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서에서는, 이미지 센서가 실제 동작하는 동안에 상기 테스트 동작 및 상기 바이어스 설정 동작을 실시간으로 수행함으로써, 웰 바이어스 전압(VW)의 레벨을 상기 최적의 레벨로 효과적으로 설정할 수 있다. 상기 최적의 레벨을 가지는 웰 바이어스 전압(VW)을 이용함으로써, 상기 이미지 센서의 전력 소모를 효과적으로 감소시킬 수 있다.

이상, 복수의 컬럼 구동 회로들에 포함되는 트랜지스터에 인가되는 웰 바이어스 전압(VW)의 레벨을 변경하는 경우에 기초하여 본 발명의 실시예들을 설명하였으나, 본 발명은 이에 한정되지 않으며, 복수의 컬럼 구동 회로들에 인가되는 임의의 구동 전압(예를 들어, 전원 전압의 적어도 일부, 클럭 신호의 하이 레벨 등)을 변경하는 경우에 대해서도 확대 적용될 수 있다.

실시예에 따라서, 본 발명의 이미지 센서의 구동 방법은, 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수도 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.

도 11은 본 발명의 실시예들에 따른 이미지 센서에 포함되는 단위 픽셀의 일 예를 나타내는 회로도이다.

도 11을 참조하면, 단위 픽셀(600)은 광전 변환부(610) 및 신호 발생부(612)를 포함한다.

광전 변환부(610)는 광전 변환을 수행한다. 즉, 광전 변환부(610)는 광 집적 모드(integration mode)에서 입사광을 변환하여 광전하들을 발생한다. 단위 픽셀(600)을 포함하는 이미지 센서가 CMOS 이미지 센서인 경우에, 상기 광 집적 모드에서 CMOS 이미지 센서의 셔터가 개방되어 입사광에 의해 전자-정공 쌍과 같은 전하 캐리어가 광전 변환부(610)에 생성되어 피사체의 이미지에 관한 정보가 수집된다.

신호 발생부(612)는 독출 모드(readout mode)에서 상기 광전 변환에 의해 생성된 광전하들에 기초하여 아날로그 픽셀 신호(VP)를 발생한다. 단위 픽셀(600)을 포함하는 이미지 센서가 CMOS 이미지 센서인 경우에, 상기 광 집적 모드 후의 상기 독출 모드에서 상기 셔터가 폐쇄되고, 전하 캐리어의 형태로 수집된 상기 피사체의 이미지에 관한 정보에 기초하여 아날로그 픽셀 신호(VP)가 발생된다. 도 11에서는 4-트랜지스터 구조의 신호 발생부(612)를 예시하였다.

구체적으로, 신호 발생부(612)는 전송 트랜지스터(620), 리셋 트랜지스터(640), 드라이브 트랜지스터(650) 및 선택 트랜지스터(660)를 포함할 수 있으며, 플로팅 확산 노드(630)를 포함할 수 있다. 전송 트랜지스터(620)는 광전 변환부(610)와 플로팅 확산 노드(630) 사이에 연결되고, 및 전송 신호(TX)가 인가되는 게이트를 포함할 수 있다. 리셋 트랜지스터(640)는 전원 전압(VDD)과 플로팅 확산 노드(630) 사이에 연결되고, 리셋 신호(RX)가 인가되는 게이트를 포함할 수 있다. 드라이브 트랜지스터(650)는 전원 전압(VDD)과 선택 트랜지스터(660) 사이에 연결되고, 플로팅 확산 노드(630)와 연결된 게이트를 포함할 수 있다. 선택 트랜지스터(660)는 드라이브 트랜지스터(650)와 아날로그 픽셀 신호(VP)를 출력하는 출력 단자 사이에 연결되고, 선택 신호(SEL)가 인가되는 게이트를 포함할 수 있다.

아날로그 픽셀 신호(VP)를 발생하는 동작을 구체적으로 설명하면, 먼저 상기 광 집적 모드에서 외부에서 수광된 빛이 광전 변환부(610)에 입사되고 이에 비례하여 상기 광전하들이 발생된다. 상기 광 집적 모드 후의 상기 독출 모드에서, 선택 신호(SEL)가 활성화되어 신호 발생부(612)가 선택된다. 이후에 리셋 신호(RX)가 활성화되어 리셋 트랜지스터(640)가 턴온(turn-on)되면 센싱 노드인 플로팅 확산 노드(630)의 전위가 전원 전압(VDD)으로 리셋되며, 리셋 신호(RX)가 비활성화되고 상기 리셋 동작이 완료되면 아날로그 픽셀 신호(VP)는 플로팅 확산 노드(630)의 리셋 상태에 대응하는 리셋 레벨을 가진다. 이후에 전송 신호(TX)가 활성화되어 전송 트랜지스터(620)가 턴온되면 광전 변환부(610)에 축적된 상기 광전하들은 플로팅 확산 노드(630)로 전달되며, 전송 신호(TX)가 비활성화되고 상기 전하 전송 동작이 완료되면 아날로그 픽셀 신호(VP)는 상기 입사광에 대응하는 이미지 레벨을 가진다.

한편, 신호 발생부(612)의 구조는 실시예에 따라서 다양하게 변경될 수 있다. 또한, 도시하지는 않았으나, 실시예에 따라서 복수의 광전 변환부들이 하나의 신호 발생부를 공유하는 구조로 구현될 수도 있다.

도 12는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자 시스템을 나타내는 블록도이다.

도 12를 참조하면, 전자 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다. 전자 시스템(1000)은 RF 칩(1160), GPS(1120), 스토리지(1170), 마이크(1180), DRAM(1185) 및 스피커(1190)를 더 포함할 수 있고, UWB(1210), WLAN(1220), WIMAX(1230) 등을 이용하여 통신을 수행할 수 있다.

어플리케이션 프로세서(1110)는 이미지 센서(1140)의 동작을 제어하는 컨트롤러 또는 프로세서를 나타낼 수 있다. 이미지 센서(1140)는 본 발명의 실시예들에 따른 이미지 센서일 수 있다.

어플리케이션 프로세서(1110)는 디스플레이(1150)의 DSI 장치(1151)와 통신하는 DSI 호스트(1111), 이미지 센서(1140)의 CSI 장치(1141)와 통신하는 CSI 호스트(1112), RF 칩(1160)의 PHY(1161)와 DigRF에 따라 데이터를 송수신하는 PHY(1113), RF 칩(1160)의 DigRF SLAVE(1162)를 제어하는 DigRF MASTER(1114)를 포함할 수 있다.

일 실시예에서, DSI 호스트(1111)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 광 디시리얼라이저(DES)를 포함할 수 있다. 일 실시예에서, CSI 호스트(1112)는 광 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 광 시리얼라이저(SER)를 포함할 수 있다.

본 발명의 실시예들은 이미지 센서를 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA(personal digital assistant), PMP(portable multimedia player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things) 기기, IoE(internet of everything) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

픽셀 어레이 및 상기 픽셀 어레이의 복수의 컬럼들과 연결되는 복수의 컬럼 구동 회로들을 포함하는 이미지 센서의 구동 방법으로서,
상기 복수의 컬럼 구동 회로들에 포함되는 트랜지스터에 인가되는 웰 바이어스 전압의 레벨을 변경하면서 상기 복수의 컬럼 구동 회로들에 테스트 패턴을 인가하여, 상기 복수의 컬럼 구동 회로들이 정상적으로 동작하는지 판단하는 테스트 동작을 수행하는 단계;
상기 테스트 동작의 결과에 기초하여 상기 웰 바이어스 전압의 레벨을 최적의 레벨로 설정하는 바이어스 설정 동작을 수행하는 단계; 및
상기 픽셀 어레이, 상기 복수의 컬럼 구동 회로들 및 상기 바이어스 설정 동작에 의해 설정된 상기 웰 바이어스 전압을 이용하여, 입사광을 감지하고 프레임 영상을 발생하는 영상 촬상 동작을 수행하는 단계를 포함하는 이미지 센서의 구동 방법.
제 1 항에 있어서,
상기 복수의 컬럼 구동 회로들은 PMOS(p-type metal oxide semiconductor) 트랜지스터 및 NMOS(n-type metal oxide semiconductor) 트랜지스터를 포함하며,
상기 PMOS 트랜지스터의 N-웰에 인가되는 제1 웰 바이어스 전압 및 상기 NMOS 트랜지스터의 P-웰에 인가되는 제2 웰 바이어스 전압 중 적어도 하나의 레벨을 변경하면서 상기 테스트 동작을 수행하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 2 항에 있어서,
상기 제1 웰 바이어스 전압의 레벨을 증가시키면서 상기 테스트 동작을 수행하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 2 항에 있어서,
상기 제2 웰 바이어스 전압의 레벨을 감소시키면서 상기 테스트 동작을 수행하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 1 항에 있어서,
상기 복수의 컬럼 구동 회로들에 포함되는 상기 트랜지스터의 문턱 전압이 증가하도록 상기 웰 바이어스 전압의 레벨을 변경하면서 상기 테스트 동작을 수행하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 1 항에 있어서, 상기 복수의 컬럼 구동 회로들 각각은,
상기 픽셀 어레이로부터 출력되는 아날로그 픽셀 신호와 램프 신호를 비교하여 비교 신호를 발생하는 비교기; 및
상기 비교 신호의 레벨 천이 시간을 카운트하여 디지털 신호를 발생하는 카운터를 포함하고,
상기 테스트 패턴은 상기 카운터에 선택적으로 인가되는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 1 항에 있어서, 상기 복수의 컬럼 구동 회로들 각각은,
상기 픽셀 어레이로부터 출력되는 아날로그 픽셀 신호와 램프 신호를 비교하여 비교 신호를 발생하는 비교기; 및
상기 비교 신호의 레벨 천이 시간을 카운트하여 디지털 신호를 발생하는 카운터를 포함하고,
상기 테스트 패턴은 상기 비교기에 선택적으로 인가되는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 1 항에 있어서,
상기 복수의 컬럼 구동 회로들 중 일부에 대해서만 상기 테스트 동작을 수행하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 1 항에 있어서,
상기 테스트 동작 및 상기 바이어스 설정 동작은 미리 정해진 개수의 프레임마다 반복적으로 수행되는 것을 특징으로 하는 이미지 센서의 구동 방법.
입사광을 감지하여 상기 입사광에 대응하는 복수의 아날로그 픽셀 신호들을 발생하는 픽셀 어레이;
상기 픽셀 어레이의 복수의 컬럼들과 연결되고, 트랜지스터를 포함하며, 상기 복수의 아날로그 픽셀 신호들을 프레임 영상에 대응하는 복수의 디지털 신호들로 변환하는 복수의 컬럼 구동 회로들; 및
상기 복수의 컬럼 구동 회로들에 포함되는 상기 트랜지스터에 인가되는 웰 바이어스 전압의 레벨을 변경하면서 상기 복수의 컬럼 구동 회로들에 테스트 패턴을 인가하여 상기 복수의 컬럼 구동 회로들이 정상적으로 동작하는지 판단하는 테스트 동작을 수행하고, 상기 테스트 동작의 결과에 기초하여 상기 웰 바이어스 전압의 레벨을 최적의 레벨로 설정하는 바이어스 설정 동작을 수행하는 타이밍 컨트롤러를 포함하며,
상기 바이어스 설정 동작에 의해 설정된 상기 웰 바이어스 전압을 이용하여 상기 프레임 영상을 발생하는 영상 촬상 동작을 수행하는 이미지 센서.