KR20140113225A - 이미지 센서, 및 이의 동작 방법 - Google Patents

Abstract

이미지 센서는 제1전하 저장 노드로 전하들을 공급하는 제1광전 변환 소자, 피드백 신호에 응답하여, 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량을 조절하는 제1전하 저장 소자, 및 상기 제1전하 저장 노드의 전하량에 기초하여 상기 피드백 신호를 생성하는 피드백 신호 생성 회로를 포함한다.

Description

이미지 센서, 및 이의 동작 방법{IMAGE SENSOR, AND OPERATING METHOD THEREOF}

본 발명의 개념에 따른 실시 예는 이미지 센서에 관한 것으로, 특히 피드백 신호에 응답하여 동작하는 전하 저장 소자를 통하여 전하 저장 노드의 전하량을 조절할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치에 관한 것이다.

CMOS 이미지 센서는 상보형 금속산화반도체(complementary metal-oxide semiconductor(CMOS))를 이용한 고체 촬상 소자(solid-state image sensing device)이다.

CMOS 이미지 센서는 고전압 아날로그 회로를 포함하는 CCD(charge coupled device) 이미지 센서에 비해 제조 단가가 낮으며, 상기 센서의 크기가 작기 때문에 소비 전력이 적다. 최근에는 CMOS 이미지 센서의 성능이 향상되면서 스마트폰 (smart phone)과 디지털 카메라(digital camera) 등과 같은 휴대용 기기(portable device) 이외의 다양한 가전 제품에도 상기 CMOS 이미지 센서가 널리 사용되고 있다.

주변 광(ambient light)은 CMOS 이미지 센서에 의해 얻어지는 이미지 데이터에 노이즈(noise)를 추가시킬 수 있다. 특히, 상기 CMOS 이미지 센서에 포함된 픽셀들 각각으로 서로 다른 양의 주변 광이 입사되는 경우, 상기 이미지 데이터는 왜곡(distort) 될 수 있다.

본 발명이 이루고자 하는 기술적인 과제는, 피드백 신호에 응답하여 동작하는 전하 저장 소자를 통하여 전하 저장 노드의 전하량을 조절할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치를 제공하는 것이다.

본 발명의 실시 예에 따른 이미지 센서는 제1전하 저장 노드로 전하들을 공급하는 제1광전 변환 소자, 피드백 신호에 응답하여, 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량을 조절하는 제1전하 저장 소자, 및 상기 제1전하 저장 노드의 전하량에 기초하여 상기 피드백 신호를 생성하는 피드백 신호 생성 회로를 포함할 수 있다.

실시 예에 따라, 상기 이미지 센서는 상기 전하 공급원에 접속된 제1스위치와 상기 제1전하 저장 노드에 접속된 제2스위치를 더 포함하고, 상기 제1전하 저장 소자는 상기 제1스위치와 상기 제2스위치 사이에 접속되며, 상기 제1스위치와 상기 제2스위치는 서로 중첩되지 않는 구간에서 순차적으로 턴-온(turn-on)될 수 있다.

실시 예에 따라, 제2전하 저장 노드로 전하들을 공급하는 제2광전 변환 소자, 및 상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 제2전하 저장 소자를 더 포함하며, 상기 피드백 신호 생성 회로는, 상기 제1전하 저장 노드의 상기 전하량과 상기 제2전하 저장 노드의 전하량에 기초하여 상기 피드백 신호를 생성할 수 있다.

실시 예에 따라, 상기 피드백 신호 생성 회로는, 상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호와 상기 제2전하 저장 노드의 상기 전하량에 연관된 제2픽셀 신호를 비교하고, 비교 결과에 따라 비교 신호를 생성하는 비교기, 상기 비교 신호에 기초하여, 상기 제1픽셀 신호 또는 상기 제2픽셀 신호를 출력하는 제1선택 회로, 및 전하 공급 제어 신호에 기초하여, 디폴트(default) 전압 신호 또는 상기 제1선택 회로의 출력 신호를 상기 피드백 신호로서 출력하는 제2선택 회로를 포함할 수 있다.

실시 예에 따라, 상기 제1광전 변환 소자에 의해 생성된 상기 전하들은 클락 신호에 응답하여 상기 제1전하 저장 노드로 공급되고, 상기 제2광전 변환 소자에 의해 성성된 상기 전하들은 상보 클락 신호에 응답하여 상기 제2전하 저장 노드로 공급될 수 있다.

실시 예에 따라, 상기 제1전하 저장 소자와 상기 제2전하 저장 소자 각각은, MOS 커패시터(MOS capacitor)일 수 있다.

실시 예에 따라, 상기 피드백 신호 생성 회로는, 기준 신호와 상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호를 비교하고, 비교 결과에 따라 비교 신호를 생성하는 비교기, 및 상기 비교 신호에 기초하여, 디폴트 전압 신호 또는 전하 공급 제어 신호를 상기 피드백 신호로서 출력하는 선택 회로를 포함할 수 있다.

실시 예에 따라, 상기 비교 신호의 레벨의 천이(transition) 횟수를 카운트하는 카운터, 상기 카운터의 카운트 값을 저장하는 메모리를 더 포함할 수 있다.

실시 예에 따라, 상기 이미지 센서는, 제2전하 저장 노드로 전하들을 공급하는 제2광전 변환 소자, 및 상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 제2전하 저장 소자를 더 포함하며, 상기 피드백 신호 생성 회로는, 기준 신호와 상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호를 비교하고, 비교 결과에 따라 제1비교 신호를 생성하는 제1비교기, 상기 기준 신호와 상기 제2전하 저장 노드의 상기 전하량에 연관된 제2픽셀 신호를 비교하고, 비교 결과에 따라 제2비교 신호를 생성하는 제2비교기, 및 상기 제1비교 신호와 상기 제2비교 신호에 기초하여, 디폴트 전압 신호 또는 전하 공급 제어 신호를 상기 피드백 신호로서 출력하는 선택 회로를 포함할 수 있다.

실시 예에 따라, 상기 제1광전 변환 소자에 의해 성성된 상기 전하들은 클락 신호에 응답하여 상기 제1전하 저장 노드로 공급되고, 상기 제2광전 변환 소자에 의해 생성된 상기 전하들은 상보 클락 신호에 응답하여 상기 제2전하 저장 노드로 공급될 수 있다.

실시 예에 따라, 제2전하 저장 노드로 전하들을 공급하는 제2광전 변환 소자를 더 포함하고, 상기 제1전하 저장 소자는, 상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량 또는 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절할 수 있다.

실시 예에 따라, 상기 전하 공급원으로부터 전하들이 상기 제1전하 저장 소자로 공급되는 것을 스위칭하는 제1스위치, 상기 제1전하 저장 소자에 저장된 전하들이 상기 제1전하 저장 노드로 공급되는 것을 스위칭하는 제2스위치, 상기 제2전하 저장 소자에 저장된 전하들이 상기 제2전하 저장 노드로 공급되는 것을 스위칭하는 제3스위치를 더 포함할 수 있다.

실시 예에 따라, 상기 제2스위치와 상기 제3스위치 각각은 서로 다른 타이밍에 턴-온(turn-on) 될 수 있다.

실시 예에 따라, 상기 제1전하 저장 노드를 리셋하기 위한 리셋 동작시, 상기 제1스위치와 상기 제2스위치는 함께 턴-온 될 수 있다.

실시 예에 따라, 제2전하 저장 노드로 전하들을 공급하는 제2광전 변환 소자, 및 상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 제2전하 저장 소자를 더 포함하고, 상기 제1광전 변환 소자와 상기 제2광전 변환 소자 각각은 서로 다른 로우에 배치되고, 상기 피드백 신호 생성 회로는, 상기 제1전하 저장 노드의 전하량에 기초하여 생성된 상기 피드백 신호를 상기 제1전하 저장 노드로 전송하거나, 상기 제2전하 저장 노드의 전하량에 기초하여 생성된 상기 피드백 신호를 상기 제2전하 저장 노드로 전송할 수 있다.

실시 예에 따라, 상기 제1전하 저장 소자(SMCAP)는, 상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량 또는 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절할 수 있다.

본 발명의 실시 예에 따른 이미지 센서의 동작 방법은 제1전하 저장 노드로 전하들을 공급하는 단계, 피드백 신호에 응답하여 동작하는 제1전하 저장 소자를 통해, 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량을 조절하는 단계, 및 상기 제1전하 저장 노드의 전하량에 기초하여, 상기 피드백 신호의 발생을 제어하는 단계를 포함할 수 있다.

실시 예에 따라, 제2전하 저장 노드로 전하들을 공급하는 단계, 및 상기 피드백 신호에 응답하여 동작하는 제2전하 저장 소자를 통해, 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 단계를 더 포함하고, 상기 피드백 신호의 발생을 제어하는 단계는, 상기 제1전하 저장 노드의 전하량과 상기 제2전하 저장 노드의 전하량에 기초하여, 상기 피드백 신호의 발생을 제어하는 단계를 더 포함할 수 있다.

실시 예에 따라, 상기 제1전하 저장 노드로 전하들을 공급하는 단계와 상기 제2전하 저장 노드로 전하들을 공급하는 단계는 상보적인 클락 신호들을 이용하여 번갈아 수행될 수 있다.

실시 예에 따라, 상기 피드백 신호의 발생을 제어하는 단계는, 전하 공급 제어 신호에 기초하여, 상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호, 상기 제2전하 저장 노드의 상기 전하량에 연관된 제2픽셀 신호, 및 디폴트 전압 신호 중에서 어느 하나를 상기 피드백 신호로서 출력할 수 있다.

실시 예에 따라, 상기 피드백 신호의 발생을 제어하는 단계는, 상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호에 기초하여, 디폴트 전압 신호와 전하 공급 제어 신호 중에서 어느 하나를 상기 피드백 신호로서 출력할 수 있다.

본 발명의 실시 예에 따른 휴대용 전자 장치는 이미지 센서, 상기 이미지 센서를 제어하기 위한 프로세서, 및 상기 이미지 센서로부터 출력된 출력 신호에 상응하는 이미지를 디스플레이하기 위한 디스플레이를 포함하고, 상기 이미지 센서는, 제1전하 저장 노드로 전하들을 공급하는 광전 변환 소자, 피드백 신호에 응답하여, 전하 공급원으로부터 상기 전하 저장 노드로 공급되는 전하량을 조절하는 전하 저장 소자, 및 상기 전하 저장 노드의 전하량에 기초하여 상기 피드백 신호를 생성하는 피드백 신호 생성 회로를 포함할 수 있다.

실시 예에 따라, 상기 이미지 센서는 TOF(time of flight) 방식으로 동작할 수 있다.

본 발명의 실시 예에 따른 이미지 처리 시스템은 이미지 센서 및 상기 이미지 센서로부터 출력된 이미지 데이터를 처리하는 ISP(image signal processor)를 포함하고, 상기 이미지 센서는, 제1전하 저장 노드로 전하들을 공급하는 제1광전 변환 소자, 피드백 신호에 응답하여, 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량을 조절하는 제1전하 저장 소자, 및 상기 제1전하 저장 노드의 전하량에 기초하여 상기 피드백 신호를 생성하는 피드백 신호 생성 회로를 포함할 수 있다.

실시 예에 따라, 상기 이미지 센서는 TOF(time of flight) 방식으로 동작할 수 있다.

본 발명의 실시 예에 따른 방법과 장치는 전하 저장 노드의 전하량을 조절함으로써, 주변 광으로 인해 픽셀이 포화(saturation)되는 것을 방지하고, 픽셀의 다이나믹 레인지(dynamic range)를 넓힐 수 있는 효과가 있다.

본 발명의 실시 예에 따른 방법과 장치는 각 픽셀에 포함된 전하 저장 노드의 전하량을 픽셀별로 조절함으로써, 상기 각 픽셀에서 발생하는 서로 다른 값의 노이즈(noise)를 줄일 수 있는 효과가 있다.

본 발명의 실시 예에 따른 방법과 장치는 각 픽셀에 포함된 전하 저장 노드의 전하량을 픽셀별로 조절함으로써, 상기 각 픽셀에서 발생하는 서로 다른 값의 노이즈를 줄일 수 있는 효과가 있다.

본 발명의 실시 예에 따른 방법과 장치는 ALC(ambient light cancellation) 동작을 위한 회로를 단위 픽셀에 포함된 두 개의 서브 픽셀들 또는 서로 다른 로우 라인에 포함된 픽셀들 간에 공유함으로써, 효율적인 레이아웃을 가질 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 이미지 처리 시스템의 블록도이다.
도 2는 도 1에 도시된 이미지 센서의 일 실시 예에 따른 블록도이다.
도 3은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 일 실시 예에 따른 회로도이다.
도 4는 도 3에 도시된 피드백 신호 생성 회로의 일 실시 예에 따른 블록도 이다.
도 5는 도 3과 도 4에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.
도 6은 도 3과 도 4에 도시된 신호들의 다른 실시 예에 따른 타이밍도이다.
도 7은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 다른 실시 예에 따른 회로도이다.
도 8은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.
도 9는 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.
도 10은 도 9에 도시된 피드백 신호 생성 회로의 일 실시 예에 따른 블록도이다.
도 11은 도 9에 도시된 피드백 신호 생성 회로의 다른 실시 예에 따른 블록도이다.
도 12는 도 9 내지 도 11에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.
도 13은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.
도 14는 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.
도 15는 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.
도 16은 도 15에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.
도 17은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.
도 18은 도 17에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.
도 19는 도 2에 도시된 픽셀 어레이와 피드백 신호 생성 회로의 일 실시 예를 나타낸다.
도 20은 도 19에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.
도 21은 도 19에 도시된 단위 픽셀들과 피드백 신호 생성 회로의 변형 예에 따른 회로도이다.
도 22는 도 20에 도시된 타이밍도의 변형 예이다.
도 23은 도 2에 도시된 픽셀들의 적분구간 동안 수행될 수 있는 ALC(ambient light cancellation) 동작 횟수를 설명하기 위한 그래프이다.
도 24 내지 도 28은 도 2에 도시된 픽셀 어레이에 공급되는 클럭 신호들의 패턴을 나타낸 도면이다.
도 29는 본 발명의 일 실시 예에 따른 이미지 센서의 동작 방법의 흐름도이다.
도 30는 본 발명의 다른 실시 예에 따른 이미지 센서의 동작 방법의 흐름도이다.
도 31는 도 1의 이미지 센서를 포함하는 시스템의 일 실시 예에 따른 블록도이다.
도 32는 도 1의 이미지 센서를 포함하는 시스템의 다른 실시 예에 따른 블록도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수개의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 본 발명의 일 실시 예에 따른 이미지 처리 시스템의 블록도이다.

도 1을 참조하면, 이미지 처리 시스템(image processing system; 10)는 이미지 센서(image sensor; 100), 이미지 신호 프로세서(image signal processor(ISP); 200), 및 디스플레이 유닛(display unit; 205)를 포함할 수 있다.

실시 예에 따라, 이미지 센서(100)와 ISP(200)는 시스템 온 칩으로 구현될 수 있다.

다른 실시 예에 따라, 이미지 센서(100)와 ISP(200)는 멀티 칩 패키지(multi-chip pakage) 형태로 패키징 될 수 있다.

또 다른 실시 예에 따라, 이미지 센서(100)는 ISP(200)와 별개의 칩으로 구현될 수 있다. 예컨대, 이미지 센서(100)는 CMOS 이미지 센서 칩으로 구현될 수 있다.

이미지 센서(100)는 대상(object)의 이미지에 대응되는 이미지 데이터(IDATA)를 출력할 수 있다.

실시 예에 따라, 이미지 센서(100)는 대상의 깊이(depth) 정보(또는 깊이 이미지)를 획득하여 처리할 수 있는 깊이 센서의 기능을 수행할 수 있다. 이 경우, 이미지 센서(100)는 TOF(time-of-flight) 방식으로 동작할 수 있다.

ISP(200)는 이미지 데이터(IDATA)를 수신하고, 수신된 이미지 데이터(IDATA)를 처리하여, 처리된 이미지 데이터(IDATA')를 생성할 수 있다. 실시 예에 따라, ISP(200)는 이미지 데이터(IDATA)를 프레임 단위로 처리할 수 있다.

실시 예에 따라, ISP(200)는 이미지 데이터(IDATA)의 처리 과정을 통하여, 이미지 데이터(IDATA)의 명암(light and shade), 대비(contrast), 및/또는 채도(chroma) 등을 보정할 수 있다.

ISP(200)는 처리된 이미지 데이터(IDATA')를 디스플레이 유닛(205)으로 전송할 수 있다.

디스플레이 유닛(205)은 처리된 이미지 데이터(IDATA')를 디스플레이할 수 있는 모든 종류의 장치를 의미할 수 있다. 실시 예에 따라 디스플레이 유닛(205)은 LCD(Liquid Crystal Display), LED(Light Emitting Diodes) 디스플레이, OLED(Organic LED) 디스플레이, AMOLED(Active Matrix OLED) 디스플레이, 또는 플렉시블 디스플레이(flexible display) 등으로 구현될 수 있다.

도 2는 도 1에 도시된 이미지 센서의 일 실시 예에 따른 블록도이다.

도 1과 도 2를 참조하면, 이미지 센서(100)는 광원(light source;22), 픽셀 어레이(pixel array;24), 리드아웃 회로(readout circuit;28), 타이밍 컨트롤러(timing controller;30), 클럭 생성기(clock generator;32), 로우 디코더(row decoder;34), ALC 제어신호 생성 회로(ambient light cancellation(ALC) control signal generating circuit;36), 및 피드백 신호 생성 회로(feedback signal generating circuit;38)을 포함할 수 있다.

실시 예에 따라, 이미지 센서(100)는 롤링 셔터(rolling shutter) 방식 또는프리즈 프레임 셔터(freeze frame shutter) 방식으로 동작할 수 있다.

광원(22)은 광원(22)을 구동하기 위한 광원 구동기(light source driver;미도시)를 포함할 수 있다. 실시 예에 따라, 광원(22)은 변조된 광신호, 예컨대 적외선을 대상으로 출력 할 수 있다.

실시 예에 따라, 이미지 센서(100)는 광원(22)으로부터 출력된 후 대상으로부터 반사된 광신호만을 픽셀 어레이(24)로 통과시키기 위한 적외선 통과 필터(미도시)를 더 포함할 수 있다.

픽셀 어레이(24)는 복수의 단위 픽셀들(26)을 포함할 수 있다. 복수의 단위 픽셀들(26) 각각의 구조 및 동작은 도 3 내지 도 20을 참조하여 상세히 설명된다.

실시 예에 따라, 복수의 단위 픽셀들(26) 각각은 TOF 센서 픽셀로 구현될 수 있다.

리드아웃 회로(28)는 픽셀 어레이(24)로부터 출력된 픽셀 신호들에 기초하여 이미지 데이터(IDATA)를 생성할 수 있다.

타이밍 컨트롤러(30)는 이미지 센서(100)의 구성들(광원(22), 리드아웃 회로(28), 클럭 생성기(32), 로우 디코더(34), ALC 제어신호 생성 회로(36), 및/또는 피드백 신호 생성 회로(38)) 각각을 제어할 수 있다.

클럭 생성기(32)는 타이밍 컨트롤러(30)의 제어에 따라 클럭 신호들을 생성하고, 생성된 클럭 신호들을 픽셀 어레이(24)로 전송할 수 있다. 실시 예에 따라, 복수의 단위 픽셀들(26) 각각이 포토 게이트(photo gate)를 포함하는 경우, 클럭 생성기(32)는 상기 포토 게이트를 게이팅할 수 있는 클럭 신호들을 픽셀 어레이(24)로 전송할 수 있다.

로우 디코더(34)는 타이밍 컨트롤러(30)로부터 출력된 복수의 로우 제어 신호들, 예컨대 로우 어드레스 신호들을 디코딩(decoding)하고 디코딩 결과에 따라 픽셀 어레이(24)에 포함된 특정 로우 라인를 구동시킬 수 있다.

로우 디코더(34)는 로우 라인을 구동시키기 위한 로우 드라이버(row driver)을 포함하는 개념을 의미할 수 있다.

ALC 제어신호 생성 회로(36)는 ALC(ambient light cancellation) 동작을 제어하기 위한 복수의 ALC 제어신호들을 생성하여 생성된 복수의 ALC 제어신호들을 픽셀 어레이(24) 및/또는 피드백 신호 생성 회로(38)로 공급할 수 있다.

피드백 신호 생성 회로(38)는 픽셀 어레이(24)로부터 출력된 픽셀 신호들에 기초하여 ALC 동작을 제어하기 위한 피드백 신호를 생성하고, 생성된 피드백 신호를 픽셀 어레이(24)에 포함된 단위 픽셀들(26) 각각으로 공급할 수 있다.

도 3은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 일 실시 예에 따른 회로도이다.

도 2와 도 3을 참조하면, 도 2에 도시된 단위 픽셀(26)의 일 실시 예에 따른 단위 픽셀(26A-1)은 제1서브 픽셀(sub pixel;50-1A)과 제2서브 픽셀(50-1B)을 포함할 수 있다. 즉, 단위 픽셀(26A-1)은 2-탭(tap) 구조를 가질 수 있다.

제1서브 픽셀(50-1A)은 제1광전 변환 소자(40-1), 복수의 스위치들(PTR1, ITR1, DTR1, 및 STR1), 및 제1전하 저장 소자(MCAP1)를 포함할 수 있다. 복수의 스위치들(PTR1, ITR1, DTR1, 및 STR1) 각각은 MOSFET(metal oxide silicon field effect transistor)으로 구현될 수 있다.

트랜지스터(PTR1)는 제1ALC 제어 신호(ALC1)에 응답하여 전하 공급원, 예컨대 파워 라인(VDD)으로부터 제1전하 저장 소자(MCAP1)로 전하들(예컨대, 정공들)을 공급할 수 있다.

제1전하 저장 소자(MCAP1)는 파워 라인(VDD)으로부터 트랜지스터(PTR1)를 통해 공급된 전하들(예컨대, 정공들)을 저장할 수 있다. 실시 예에 따라, 제1전하 저장 소자(MCAP1)는 MOS 커패시터(mos capacitor)로 구현될 수 있다. 이 경우, 제1전하 저장 소자(MCAP1)의 커패시턴스(capacitance)는 피드백 신호(feedback signal; FBA)의 레벨에 따라 달라질 수 있다. 즉, 피드백 신호(FBA)의 레벨을 제어함으로써 제1전하 저장 노드(CSN1)으로 공급하는 전하량이 제어될 수 있다.

트랜지스터(ITR1)는 제2ALC 제어 신호(ALC2)에 응답하여 제1전하 저장 소자(MCAP1)에 저장되어 있던 전하들(예컨대, 정공들)을 제1전하 저장 노드(CSN1)로 공급할 수 있다.

제1광전 변환 소자(40-1)는 클럭 신호(CLKA)에 응답하여, 제1광전 변환 소자(40-1)에 의해 생성된 광 전하들을 제1전하 저장 노드(CSN1)로 전송한다. 제1광전 변환 소자(40-1)는 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 또는 핀드포토다이오드(pinned photo diode(PPD)) 등으로 구현될 수 있다.

클럭 신호(CLKA)의 레벨과 상보 클럭 신호(/CLKA)의 레벨은 서로 상보적인 관계를 갖는다.

전하 저장 노드(예컨대, 제1전하 저장 노드(CSN1))는 광전 변환 소자(예컨대, 제1광전 변환 소자(40-1))에 의해 생성된 전하들을 저장할 수 있는 노드를 의미한다. 상기 전하 저장 노드(예컨대, 제1전하 저장 노드(CSN1))는 플로팅 디퓨젼 노드(floating diffusion node)와 같거나 다를 수 있다.

트랜지스터(DTR1)는 제1전하 저장 노드(CSN1)에 저장된 전하들에 대응하는 전압에 응답하여 동작하는 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier)의 기능을 수행한다.

트랜지스터(STR1)는 선택 신호(RSEL)에 응답하여 제1광전 변환 소자(40-1)에서 생성된 전하들에 대응되는 제1픽셀 신호(PIX1)를 리드아웃 회로(28)와 피드백 신호 생성 회로(38A) 각각으로 전송할 수 있다.

제2서브 픽셀(50-1B)은 제2광전 변환 소자(40-2), 복수의 스위치들(PTR2, ITR2, DTR2, 및 STR2), 및 제2전하 저장 소자(MCAP2)를 포함할 수 있다.

복수의 스위치들(PTR2, ITR2, DTR2, 및 STR2) 각각은 MOSFET(metal oxide silicon field effect transistor)으로 구현될 수 있다.

제2서브 픽셀(50-1B)은 제2광전 변환 소자(40-2)에 의해 생성된 전하들에 상응하는 제2픽셀 신호(PIX2)를 출력할 수 있다.

제2서브 픽셀(50-1B)의 구체적인 구조 및 동작은 제1서브 픽셀(50-1A)의 구조 및 동작과 실질적으로 동일하므로, 이에 대한 설명은 생략한다.

피드백 신호 생성 회로(38A)는 제1픽셀 신호(PIX1)와 제2픽셀 신호(PIX2)에 기초하여 피드백 신호(FBA)를 생성할 수 있다. 즉, 피드백 신호 생성 회로(38A)는 제1전하 저장 노드(CSN1)의 전하량과 제2전하 저장 노드(CSN2)의 전하량에 기초하여 피드백 신호(FBA)를 생성할 수 있다.

피드백 신호 생성 회로(38A)는 도 4를 참조하여 상세히 설명된다.

ALC 제어 신호 생성 회로(도 2의 36)에 의해 생성된 제1ALC 제어 신호(ALC1)와 제2ALC 제어 신호(ALC2)는 단위 픽셀(26A-1)로 전송된다.

도 4는 도 3에 도시된 피드백 신호 생성 회로의 일 실시 예에 따른 블록도 이다.

도 3과 도 4를 참조하면, 피드백 신호 생성 회로(38A)는 비교기(comparator; 44A), 제1선택 회로(46A-1), 및 제2선택 회로(46A-2)를 포함할 수 있다.

비교기(44A)는 제1픽셀 신호(PIX1)와 제2픽셀 신호(PIX2)를 비교하고, 비교 결과에 따라 비교 신호(COMPA)를 제1선택 회로(46A-1)로 전송한다.

제1선택 회로(46A-1)는 비교기(44A)로부터 전송된 비교 신호(COMPA)에 기초하여, 제1픽셀 신호(PIX1)와 제2픽셀 신호(PIX2) 중에서 어느 하나를 선택하고, 선택된 신호를 출력 신호(SOUT)로서 출력한다.

제2선택 회로(46A-2)는 전하 공급 제어 신호(SINJ)에 기초하여, 디폴트 전압 신호(default voltage signal;VOFF)와 출력 신호(SOUT) 중의 어느 하나를 선택하고, 선택된 신호를 피드백 신호(FBA)로서 출력한다.

전하 공급 제어 신호(SINJ)는 전하 저장 소자들(예컨대, MCAP1과 MCAP2) 각각에 전하들(예컨대, 정공들)을 저장하는 동작 또는 전하 저장 소자들(예컨대, MCAP1과 MCAP2) 각각에 저장된 전하들(예컨대, 정공들)을 전하 저장 노드들(예컨대, CSN1과 CSN2) 각각으로 공급하는 동작을 제어하기 위한 신호를 의미할 수 있다.

디폴트 전압 신호(VOFF)는 전하 저장 소자들(예컨대, MCAP1과 MCAP2) 각각에 전하들(예컨대, 정공들)을 저장시키기 않을 때, 디폴트로 공급되는 전압 레벨을 가지는 신호를 의미할 수 있다.

ALC 제어 신호 생성 회로(도 2의 36)에 의해 생성된 전하 공급 제어 신호(SINJ)는 단위 픽셀(26A-1)로 전송된다.

도 5는 도 3과 도 4에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.

도 3 내지 도 5를 참조하면, 피드백 신호(FBA)는 전하 공급 제어 신호(SINJ)에 기초하여 제2선택 회로(46A-2)에 의해 선택된 디폴트 전압 신호(VOFF)와 출력 신호(SOUT) 중의 어느 하나로써, 전하 공급 제어 신호(SINJ)와 같은 타이밍에 천이(toggling)될 수 있다.

제1시점(T1)에서, 제1ALC 제어 신호(ALC1)는 스위치들(PTR1 및 PTR2)을 턴-온(turn-on)하기 위한 레벨(예컨대, 로우 레벨 또는 '0')로 천이(transition)될 수 있다. 이때, 피드백 신호(FBA)는 제1ALC 제어 신호(ALC1)와 함께 전하 저장 소자(MCAP1 또는 MCAP2)에 전하들(예컨대, 정공들)을 저장하기 위한 레벨(예컨대, 로우 레벨 또는 '0')로 천이될 수 있다.

제1시점(T1)에서 제1ALC 제어 신호(ALC1)가 로우 레벨 또는 '0'으로 천이 됨에 따라, 트랜지스터(PTR1 또는 PTR2)는 제1ALC 제어 신호(ALC1)에 응답하여 전하 공급원, 예컨대 파워 라인(VDD)으로부터 전하 저장 소자(MCAP1 또는 MCAP2)로 전하들(예컨대, 정공들)을 공급할 수 있다. 제1시점(T1)에서 피드백 신호(FBA)가 로우 레벨 또는 '0'으로 천이 됨에 따라, 전하 저장 소자(MCAP1 또는 MCAP2)는 피드백 신호(FBA)에 응답하여 파워 라인(VDD)으로부터 트랜지스터(PTR1 또는 PTR2)를 통해 공급된 전하들(예컨대, 정공들)을 저장할 수 있다.

제2시점(T2)에서, 제1ALC 제어 신호(ALC1)는 스위치들(PTR1 및 PTR2)을 턴-오프(turn-off)하기 위한 레벨(예컨대, 하이 레벨 또는 '1')로 천이될 수 있다.

제3시점(T3)에서 제2ALC 제어 신호(ALC2)는 스위치들(ITR1 및 ITR2)을 턴-온(turn-on)하기 위한 레벨(예컨대, 로우 레벨 또는 '0')로 천이될 수 있다.

제3시점(T3)에서 제2ALC 제어 신호(ALC2)가 로우 레벨 또는 '0'으로 천이 됨에 따라, 트랜지스터(ITR1 또는 ITR2)는 제2ALC 제어 신호(ALC2)에 응답하여 전하 저장 소자(MCAP1 또는 MCAP2)에 저장되어 있던 전하들(예컨대, 정공들)을 전하 저장 노드(CSN1 또는 CSN2)로 공급할 수 있다. 상기 전하들(예컨대, 정공들)이 전하 저장 노드(CSN1 또는 CSN2)로 공급됨에 따라, 광전 변환 소자(40-1 또는 40-2)에 의해 생성된 전하들(예컨대, 광 전하들)이 상쇄되어, 픽셀 신호(PIX1 또는 PIX2)의 레벨이 높아질 수 있다. 이에 따라, 주변 광에 의한 서브 픽셀(50-1A 또는 50-1B)의 포화(saturation)를 방지할 수 있다.

제4시점(T4)에서, 피드백 신호(FBA)는 전하 공급 제어 신호(SINJ)와 함께 전하 저장 소자(MCAP1 또는 MCAP2)에 저장된 전하들(예컨대, 정공들)을 완전히 방출시키기 위한 레벨(예컨대, 하이 레벨 또는 '1')로 천이될 수 있다.

제5시점(T5)에서, 제2ALC 제어 신호(ALC2)는 스위치들(ITR1 및 ITR2)을 턴-오프(turn-off)하기 위한 레벨(예컨대, 하이 레벨 또는 '1')로 천이될 수 있다.

도 6은 도 3과 도 4에 도시된 신호들의 다른 실시 예에 따른 타이밍도이다.

도 3, 도 4, 및 도 6을 참조하면, 제1ALC 제어 신호(ALC1), 전하 공급 제어 신호(SINJ), 제2ALC 제어 회로(ALC2), 및 피드백 신호(FBA)는 제1시점(T1)에서 함께 로우 레벨 또는 '0'으로 천이될 수 있다.

제1시점(T1)에서 전하 저장 노드(CSN1 또는 CSN2)는 리셋(reset)될 수 있다. 즉, 서브 픽셀들(50-1A 및 50-1B) 각각은 리셋 동작을 위한 별도의 트랜지스터를 포함하지 않을 수 있다.

제1ALC 제어 신호(ALC1), 전하 공급 제어 신호(SINJ), 제2ALC 제어 회로(ALC2), 및 피드백 신호(FBA)는 제2시점(T2)에서 리셋 동작을 마치기 위해 상기 리셋 동작 이전의 레벨(예컨대, 하이 레벨 또는 '1')로 천이될 수 있다.

도 7은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 다른 실시 예에 따른 회로도이다.

도 2, 도 3, 및 도 7을 참조하면, 도 2에 도시된 단위 픽셀(26)의 다른 실시 예에 따른 단위 픽셀(26A-2)은 제1서브 픽셀(50-2A)과 제2서브 픽셀(50-2B)을 포함할 수 있다.

제1서브 픽셀(50-2A)과 제2서브 픽셀(50-2B) 각각은 도 2에 도시된 제1서브 픽셀(50-1A)과 제2서브 픽셀(50-1B) 각각에 비해, 전하 저장 노드(CSN1 또는 CSN2)를 리셋하기 위한 트랜지스터(RTR1 또는 RTR2)를 더 포함할 수 있다.

트랜지스터(RTR1 또는 RTR2)는 리셋 신호(RS)에 응답하여 전하 저장 노드(CSN1 또는 CSN2)를 리셋시킬 수 있다.

도 8은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.

도 2, 도 3, 도 7, 및 도 8을 참조하면, 도 2에 도시된 단위 픽셀(26)의 또 다른 실시 예에 따른 단위 픽셀(26A-3)은 제1서브 픽셀(50-3A)과 제2서브 픽셀(50-3B)을 포함할 수 있다.

제1서브 픽셀(50-3A)과 제2서브 픽셀(50-3B) 각각은 도 7에 도시된 제1서브 픽셀(50-2A)과 제2서브 픽셀(50-2B) 각각에 비해, 광전 변환 소자(40-1 또는 40-2)에 의해 생성된 전하들을 플로팅 디퓨전 노드(floating diffusion node; FD1 또는 FD2)로 전송하기 위한 트랜지스터(TTR1 또는 TTR2)를 더 포함할 수 있다.

이 경우, 전하 저장 노드(CSN1 또는 CSN2)와 플로팅 디퓨전 노드(FD1 또는 FD2)는 서로 다른 노드를 의미할 수 있다.

트랜지스터(TTR1 또는 TTR2)는 전송 신호(TS)에 의해 스위칭 될 수 있다.

도 9는 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.

도 2, 도 3, 및 도 9를 참조하면, 도 2에 도시된 단위 픽셀(26)의 일 실시 예에 따른 단위 픽셀(26B-1)의 구조 및 동작은 도 3에 도시된 서브 픽셀(50-1A 또는 50-1B)의 구조 및 동작과 실질적으로 동일하다.

즉, 단위 픽셀(26B-1)은 1-탭(tap) 구조를 가질 수 있다.

단위 픽셀(26B-1)로부터 출력된 픽셀 신호(PIX3)는 리드아웃 회로(28)와 피드백 신호 생성 회로(38B)로 전송될 수 있다. 피드백 신호 생성 회로(38B)는 픽셀 신호(PIX3)에 기초하여 피드백 신호(FBB)를 생성할 수 있다.

피드백 신호 생성 회로(38B)의 구조 및 동작은 도 10과 도 11을 참조하여 상세히 설명된다.

도 10은 도 9에 도시된 피드백 신호 생성 회로의 일 실시 예에 따른 블록도이다.

도 9와 도 10을 참조하면, 도 9의 피드백 신호 생성 회로(38B)의 또 다른 실시 예에 따른 피드백 신호 생성 회로(38B-1)는 비교기(44B-1)와 선택 회로(46B-1)를 포함할 수 있다.

비교기(44B-1)는 픽셀 신호(PIX3)와 기준 신호(VREF)를 비교하고, 비교 결과에 따라 생성된 비교 신호(COMPB)를 선택 회로(46B-1)로 전송할 수 있다.

선택 회로(48B-1)는 비교 신호(COMPB)에 기초하여, 디폴트 전압 신호(VOFF)와 전하 공급 제어 신호(SINJ) 중의 어느 하나를 선택하고, 선택된 신호를 피드백 신호(FBB)로서 출력한다.

도 11은 도 9에 도시된 피드백 신호 생성 회로의 다른 실시 예에 따른 블록도이다.

도 9 내지 도 11을 참조하면, 도 9의 피드백 신호 생성 회로(38B)의 다른 실시 예에 따른 피드백 신호 생성 회로(38B-2)는 도 10의 피드백 신호 생성 회로(38B-1)와 비교할 때, 카운터(counter;48)와 메모리(memory; 50)를 더 포함할 수 있다.

카운터(48)는 비교 신호(COMPB)의 천이(toggling) 횟수를 카운트할 수 있다. 메모리(50)는 카운터의 카운트 값을 저장할 수 있다. 상기 카운트 값은 단위 픽셀(26B-1)에서 주변 광에 의한 노이즈를 줄이기 위해서 전하 저장 노드(CSN3)로 전하들(예컨대, 정공들)이 공급된 횟수에 관한 정보를 포함할 수 있다.

메모리(50)에 저장된 상기 카운트 값은 ISP(도 1의 200)가 이미지 데이터(IDATA)를 처리하는 데 사용될 수 있다.

도 12는 도 9 내지 도 11에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.

도 5, 및 도 9 내지 도 12를 참조하면, 제1ALC 제어 신호(ALC1), 전하 공급 제어 신호(SINJ), 및 제2ALC 제어 신호(ALC2)는 도 5와 동일한 형태로 공급될 수 있다.

광전 변환 소자(40-3)에 의해 광 전하들이 발생함에 따라, 픽셀 신호(PIX3)의 레벨은 리셋 전압 레벨(VRST) 부터 점차 낮아진다.

픽셀 신호(PIX3)의 레벨은 제1시점(T1)에서 기준 신호(VREF)의 레벨과 같아지며, 제1시점(T1)이후에는 기준 신호(VREF)의 레벨보다 낮아진다.

이 경우, 비교 신호(COMPB)의 레벨은 천이되며, 선택 회로(46B-1)는 천이된 비교 신호(COMPB)에 의해 전하 공급 제어 신호(SINJ)를 피드백 신호(FBB)로써 출력한다.

피드백 신호(FBB)의 레벨이 제2시점(T2)에서 전하 공급 제어 신호(SINJ)의 레벨과 함께 천이 됨에 따라, 전하 저장 소자(MCAP3)은 트랜지스터(PTR3)를 통해 전하 공급원, 예컨대 파워 라인(VDD)으로부터 공급되는 전하들(예컨대, 정공들)을 저장할 수 있다.

제3시점(T3)에서 제2ALC 제어 신호(ALC2)가 천이 됨에 따라, 트랜지스터(ITR3)는 제2ALC 제어 신호(ALC2)에 응답하여 전하 저장 소자(MCAP3)에 저장되어 있던 전하들(예컨대, 정공들)을 전하 저장 노드(CSN3)로 공급할 수 있다. 전하 저장 소자(MCAP3)로부터 공급된 전하들(예컨대, 정공들)에 의해, 픽셀 신호(PIX3)의 레벨은 높아진다.

광전 변환 소자(40-3)에 의해 발생되는 광 전하들에 의해 다시 픽셀 신호(PIX3)의 레벨은 다시 낮아지며, 픽셀 신호(PIX3)의 레벨이 기준 신호(VREF)의 레벨보다 낮아지면 다시 제1시점(T1)부터 제3시점(T3) 사이에 수행되는 동작과 같은 동작이 반복된다. 즉, 픽셀 별로 서로 다른 횟수의 ALC 동작이 수행될 수 있다.

제4시점(T4)에서 피드백 신호(FBB)의 레벨은 전하 공급 제어 신호(SINJ)의 레벨과 함께 천이 된다.

도 13은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.

도 2, 도 7, 및 도 13을 참조하면, 도 2에 도시된 단위 픽셀(26)의 또 다른 실시 예에 따른 단위 픽셀(26B-2)의 구조 및 동작은 도 7에 도시된 제1서브 픽셀(50-2A)의 구조 및 동작과 실질적으로 동일하다.

도 14는 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.

도 2, 도 8, 및 도 14를 참조하면, 도 2에 도시된 단위 픽셀(26)의 또 다른 실시 예에 따른 단위 픽셀(26B-3)의 구조 및 동작은 도 8에 도시된 제1서브 픽셀(50-3A)의 구조 및 동작과 실질적으로 동일하다.

도 15는 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.

도 2와 도 15를 참조하면, 도 2에 도시된 피드백 신호 생성 회로(38)의 또 다른 실시 예에 따른 피드백 신호 생성 회로(38B-3)는 비교기들(44B-2 및 44B-3), 로직 회로(logic circuit; 52), 및 선택 회로(46B-2)를 포함할 수 있다.

비교기(44B-2)는 픽셀 신호(PIX1)와 기준 신호(VREF)를 비교하고, 비교 결과에 따라 생성된 비교 신호(COMPB-1)를 로직 회로(52)로 전송할 수 있다.

비교기(44B-3)는 픽셀 신호(PIX2)와 기준 신호(VREF)를 비교하고, 비교 결과에 따라 생성된 비교 신호(COMPB-2)를 로직 회로(52)로 전송할 수 있다.

로직 회로(52)는 비교 신호(COMPB-1)와 비교 신호(COMPB-2)를 논리 연산한 결과를 선택 회로(44B-2)로 전송할 수 있다.

실시 예에 따라, 로직 회로(52)는 AND 게이트로 구현될 수 있으며, 이 경우 로직 회로(52)는 픽셀 신호(PIX1)의 레벨이 기준 신호(VREF)의 레벨보다 낮고, 픽셀 신호(PIX2)의 레벨도 기준 신호(VREF)의 레벨보다 낮은 경우에 하이 레벨 또는 '1' 을 출력할 수 있다.

선택 회로(46B-2)는 로직 회로(52)의 출력 값에 기초하여, 디폴트 전압신호(VOFF)와 전하 공급 제어 신호(SINJ) 중에서 어느 하나를 선택하고, 선택된 신호를 피드백 신호(FBB)로서 출력할 수 있다.

도 16은 도 15에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.

도 15와 도 16을 참조하면, 제1ALC 제어 신호(ALC1), 전하 공급 제어 신호(SINJ), 및 제2ALC 제어 신호(ALC2)는 도 5와 동일한 형태로 공급될 수 있다.

광전 변환 소자(40-1)에 의해 광 전하들이 발생함에 따라, 픽셀 신호(PIX1)의 레벨은 리셋 전압 레벨(VRST) 부터 점차 낮아진다.

픽셀 신호(PIX1)의 레벨은 제1시점(T1)에서 기준 신호(VREF)의 레벨과 같아지며, 제1시점(T1)이후에는 기준 신호(VREF)의 레벨보다 낮아진다.

즉, 제1시점(T1)이후에는 픽셀 신호(PIX1)의 레벨이 기준 신호(VREF)의 레벨보다 낮고, 픽셀 신호(PIX2)의 레벨도 기준 신호(VREF)의 레벨보다 낮아진다.

이 경우, 로직 회로(52)는 비교 신호(COMPB-1)와 비교 신호(COMPB-2)에 기초하여 하이 레벨 또는 '1' 을 출력하고, 선택 회로(46B-1)는 로직 회로(52)로부터 출력된 출력 신호에 의해 전하 공급 제어 신호(SINJ)를 피드백 신호(FBB)로써 출력할 수 있다.

피드백 신호(FBB)의 레벨이 제2시점(T2)에서 전하 공급 제어 신호(SINJ)의 레벨과 함께 천이 됨에 따라, 전하 저장 소자(MCAP1 또는 MCAP2)는 트랜지스터(PTR1)를 통해 전하 공급원, 예컨대 파워 라인(VDD)으로부터 공급되는 전하들(예컨대, 정공들)을 저장할 수 있다.

제3시점(T3)에서 제2ALC 제어 신호(ALC2)가 로우 레벨 또는 '0'으로 천이 됨에 따라, 트랜지스터(ITR1 또는 ITR2)는 제2ALC 제어 신호(ALC2)에 응답하여 전하 저장 소자(MCAP1 또는 MCAP2)에 저장되어 있던 전하들(예컨대, 정공들)을 전하 저장 노드(CSN1 또는 CSN2)로 공급할 수 있다. 전하 저장 소자(MCAP1 또는 MCAP2)로부터 공급된 전하들(예컨대, 정공들)에 의해, 픽셀 신호(PIX1 또는 PIX2)의 레벨은 높아진다.

광전 변환 소자(40-1 또는 40-2)에 의해 발생되는 광 전하들에 의해 다시 픽셀 신호(PIX1 또는 PIX2)의 레벨은 다시 낮아지며, 픽셀 신호(PIX1 또는 PIX2)의 레벨이 기준 신호(VREF)의 레벨보다 낮아지면 다시 제1시점(T1)부터 제3시점(T3) 사이에 수행되는 동작과 같은 동작이 반복된다. 즉, 픽셀 별로 서로 다른 횟수의 ALC 동작이 수행될 수 있다.

제4시점(T4)에서 피드백 신호(FBB)의 레벨은 전하 공급 제어 신호(SINJ)의 레벨과 함께 하이 레벨 또는 '1'로 천이된다.

도 17은 도 2에 도시된 단위 픽셀과 피드백 신호 생성 회로의 또 다른 실시 예에 따른 회로도이다.

도 2, 도 15, 및 도 17을 참조하면, 도 2에 도시된 단위 픽셀(26)의 또 다른 실시 예에 따른 단위 픽셀(26C)에 포함된 두 개의 광전 변환 소자들(40-1과 40-2)은 트랜지스터(SPTR)과 전하 저장 소자(SMCAP)를 공유한다.

트랜지스터(SPTR)과 전하 저장 소자(SMCAP) 각각의 구조 및 동작은 도 15에 도시된 트랜지스터(PTR1 또는 PTR2)와 전하 저장 소자(MCAP1 또는 MCAP2)의 구조 및 동작과 실질적으로 동일하다.

트랜지스터(ITR1)와 트랜지스터(ITR2) 각각은 서로 다른 제2ALC 제어 신호들(ALC2-1 또는 ALC2-1) 각각에 응답하여, 서로 다른 타이밍에 전하들(예컨대, 정공들)을 전하 저장 노드(CSN1 또는 CSN2)로 공급할 수 있다.

트랜지스터(ITR1)와 트랜지스터(ITR2)의 동작은 도 18을 참조하여 상세히 설명된다.

도 18은 도 17에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.

도 17과 도 18을 참조하면, 제2ALC 제어 신호(ALC2-1)는 제1시점(T1)에 로우 레벨 또는 '0'으로 천이되며, 제2ALC 제어 신호(ALC2-2)는 제2시점에 로우 레벨 또는 '0'으로 천이된다.

즉, 트랜지스터(ITR1)와 트랜지스터(ITR2) 각각은 서로 다른 타이밍에 턴-온되어 서로 다른 타이밍에 전하들(예컨대, 정공들)을 전하 저장 노드(CSN1 또는 CSN2)로 공급할 수 있다.

도 19는 도 2에 도시된 픽셀 어레이와 피드백 신호 생성 회로의 일 실시 예를 나타낸다.

도 2와 도 19를 참조하면, 도 2에 도시된 픽셀 어레이(24)의 일 실시 예에 따른 픽셀 어레이(24-1)와 도 2에 도시된 피드백 신호 생성 회로(38)의 일 실시 예에 따른 피드백 신호 생성 회로(38-1)가 도시된다.

설명의 편의를 위하여, 픽셀 어레이(24-1)는 4개의 픽셀들(26-1 내지 26-4)을 포함하는 것으로 도시된다.

단위 픽셀(26-1)과 단위 픽셀(26-2)는 서로 같은 로우 라인에 위치하며, 단위 픽셀(26-3)과 단위 픽셀(26-4)는 서로 같은 로우 라인에 위치한다.

단위 픽셀(26-1)과 단위 픽셀(26-3)은 서로 같은 컬럼 라인(예컨대, j번째 컬럼 라인)에 위치하며, 단위 픽셀(26-2)과 단위 픽셀(26-4)은 서로 같은 컬럼 라인(예컨대, j+1번째 컬럼 라인)에 위치한다.

설명의 편의를 위하여, 피드백 신호 생성 회로(38-1)는 제1피드백 신호 생성 회로(38B-3)와 제2피드백 신호 생성 회로(38B-3')를 포함하는 것으로 가정한다.

제1피드백 신호 생성 회로(38B-3)는 같은 컬럼 라인(예컨대, j번째 컬럼 라인)에 포함된 픽셀들(26-1과 26-3) 각각으로 피드백 신호(FBB)를 공급할 수 있다.

제2피드백 신호 생성 회로(38B-3')는 같은 컬럼 라인(예컨대, j+1번째 컬럼 라인)에 포함된 픽셀들(26-2과 26-4) 각각으로 피드백 신호(FBB')를 공급할 수 있다.

즉, 같은 컬럼 라인에 포함된 픽셀들은 피드백 신호 생성 회로(38B-3 또는 38B-3')를 공유(share)할 수 있다.

도 20은 도 19에 도시된 신호들의 일 실시 예에 따른 타이밍도이다.

도 19와 도 20을 참조하면, 도 20에 도시된 타이밍도는 j번째 컬럼 라인에 포함된 픽셀들(26-1과 26-3)에 연관된 신호들의 타이밍을 나타낸다.

선택 신호(RSEL')가 제1레벨(예컨대, 하이 레벨 또는 '1')을 유지하는 동안 단위 픽셀(26-1)이 활성화될 수 있다.

제1구간(TI1)에서, 단위 픽셀(26-1)로부터 출력된 픽셀 신호들(PIX1 및 PIX2)의 레벨이 기준 신호(VREF)의 레벨보다 낮아지는 경우, 논리 회로(52)의 출력 신호(AND)의 레벨이 변화될 수 있다.

변화된 논리 회로(52)의 출력 신호(AND)에 의해 피드백 신호(FBB)의 레벨도 변화될 수 있다.

제2구간(TI2)에서 주변 광에 의한 노이즈를 줄이기 위해, 제1ALC 제어 신호(ALC1'), 피드백 신호(FBB), 및 제2ALC 제어 신호(ALC2')에 응답하여 단위 픽셀(26-1)의 전하 저장 노드로 전하들(예컨대, 정공들)이 공급될 수 있다.

선택 신호(RSEL')가 제2레벨(예컨대, 로우 레벨 또는 '0')로 천이되고, 선택 신호(RSEL)가 제1레벨(예컨대, 하이 레벨 또는 '1')을 유지하는 동안 단위 픽셀(26-3)이 활성화될 수 있다.

제3구간(TI3)에서, 단위 픽셀(26-3)로부터 출력된 픽셀 신호들(PIX1 및 PIX2)의 레벨이 기준 신호(VREF)의 레벨보다 낮아지는 경우, 논리 회로(52)의 출력 신호(AND)의 레벨이 변화될 수 있다.

변화된 논리 회로(52)의 출력 신호(AND)에 의해 피드백 신호(FBB)의 레벨이 변화될 수 있다.

제4구간(TI4)에서 주변 광에 의한 노이즈를 줄이기 위해, 제1ALC 제어 신호(ALC1), 피드백 신호(FBB), 및 제2ALC 제어 신호(ALC2)에 응답하여 단위 픽셀(26-3)의 전하 저장 노드로 전하들(예컨대, 정공들)이 공급될 수 있다.

도 21은 도 19에 도시된 단위 픽셀들과 피드백 신호 생성 회로의 변형 예에 따른 회로도이다.

도 2, 도 17, 도 19, 및 도 20을 참조하면, 단위 픽셀(26-1)과 단위 픽셀(26-3)이 트랜지스터(SPTR)와 전하 저장 소자(SMCAP)를 공유하는 점을 제외하면, 단위 픽셀(26-3)의 구조 및 동작은 도 17의 단위 픽셀(26C)의 구조 및 동작과 실질적으로 동일하다.

단위 픽셀(26-1)과 단위 픽셀(26-3)이 트랜지스터(SPTR)와 전하 저장 소자(SMCAP)를 공유하기 때문에, 단위 픽셀(26-1)은 트랜지스터(SPTR)와 전하 저장 소자(SMCAP)에 상응하는 구성을 별도로 포함하지 않을 수 있다.

즉, 단위 픽셀(26-1)와 단위 픽셀(26-3)은 피드백 신호 생성 회로(38B-3) 외에도, 트랜지스터(SPTR)와 전하 저장 소자(SMCAP)를 공유할 수 있다. 이 경우, 단위 픽셀(26-1)은 피드백 신호(FBB)를 입력받을 필요가 없다.

단위 픽셀(26-1)에 포함된 스위치들(ITR1',ITR2',DTR1',DTR2',STR1', 및 STR2')과 광전 변환 소자들(40-1' 및 40-2') 각각의 구조 및 동작은 단위 픽셀(26-3)에 포함된 스위치들(ITR1 ,ITR2 ,DTR1 ,DTR2 ,STR1 , 및 STR2)과 광전 변환 소자들(40-1 및 40-2) 각각의 구조 및 동작과 실질적으로 동일하다.

단위 픽셀(26-1)은 도 19에 도시된 제2ALC 제어 신호(ALC2') 대신에 서로 다른 타이밍을 가지는 제2ALC 제어 신호들(ALC2-1' 및 ALC2-2')를 ALC 제어 신호 생성 회로(36)로부터 공급받고, 단위 픽셀(26-3)은 도 19에 도시된 제2ALC 제어 신호(ALC2) 대신에 서로 다른 타이밍을 가지는 제2ALC 제어 신호들(ALC2-1 및 ALC-2)를 ALC 제어 신호 생성 회로(36)로부터 공급받을 수 있다.

도 22는 도 20에 도시된 타이밍도의 변형 예이다.

도 19와 도 20을 참조하면, 도 20의 제1구간(TI1)은 ALC 동작을 위한 측정(measurement)을 수행하는 구간으로 정의되고, 제2구간(TI2)은 제1구간(TI1)에서의 측정 결과(예컨대, 논리 회로(52)의 출력 신호(AND))에 따라 ALC 동작을 적용(application)하는 구간(즉, 전하 저장 노드에 전하(예컨대, 정공)를 주입(injection)하는 구간)으로 정의될 수 있다.

도 19, 도 20, 및 도 22를 참조하면, 도 20과는 달리 ALC 동작을 위한 측정과 ALC 동작의 적용이 병렬적으로 수행될 수 있다.

예컨대, 특정 로우(예컨대, ROW2)에 대한 ALC 동작을 위한 측정과 다른 로우(예컨대, ROW1)에 대한 ALC 동작의 적용이 동시에 수행될 수 있다.

실시 예에 따라, 도 2에 도시된 이미지 센서(100)에 포함된 로우 디코더(34)는 ALC 동작을 위한 측정을 수행하는 로우 라인들을 구동하기 위한 서브 로우 디코더(sub row decoder; 미도시)와 ALC 동작의 적용을 수행하는 로우 라인들을 구동하기 위한 별개의 서브 로우 디코더(미도시)를 포함할 수 있다.

또한, ALC 동작을 위한 측정과 ALC 동작의 적용이 별개로 수행되기 때문에, 피드백 신호 생성 회로(38B-3 또는 38B-3')는, ALC 동작을 위한 측정 후에, 측정 결과(예컨대, 논리 회로(52)의 출력 신호(AND))를 저장하기 위한 메모리(미도시)를 더 포함할 수 있다. 실시 예에 따라, 상기 메모리(미도시)는 FIFO(first in first out) 방식으로 동작할 수 있다.

각 로우(예컨대, ROW1)에 대하여 ALC 동작을 위한 측정을 수행하기 위한 측정 구간(TM)의 길이와 각 로우(예컨대, ROW1)에 대하여 ALC 동작의 적용을 수행하기 위한 적용 구간(TA)의 길이는 서로 다를 수 있다.

각 로우(예컨대, ROW1)에 대하여 ALC 동작을 위한 측정을 수행하기 위한 측정 구간(TM)과 픽셀 신호들(PIX1과 PIX2)을 리드아웃(readout)하기 위한 구간(TRD)는 중첩되지 않는다.

각 로우(예컨대, ROW1)에 대하여 ALC 동작의 적용을 수행하기 위한 적용 구간(TA)과 픽셀 신호들(PIX1과 PIX2)을 리드아웃 하기 위한 구간(TRD)는 중첩될 수 있다.

로우 타임(row time; TROW) 동안, 1 사이클(cycle)의 ALC 동작을 위한 측정 및 ALC 동작의 적용이 각 로우(ROW1 내지 ROWN)에 대하여 수행될 수 있다.

도 23은 도 2에 도시된 픽셀들의 적분구간 동안 수행될 수 있는 ALC(ambient light cancellation) 동작 횟수를 설명하기 위한 그래프이다.

도 2, 도 3과 도 23을 참조하면, 픽셀 최대 용량 전압(VMAX)은 픽셀이 광전하에 의해 포화(saturation) 되는 전압을 의미할 수 있다.

적분 시간(TINT)은 픽셀이 한 프레임(frame) 중에서 광전 변환을 수행하는 시간 구간을 의미할 수 있다.

도 23에서는 N번의 ALC 동작이 수행되는 것으로 가정하였으며, 제1시점(TN-1)에서 N-1번째 ALC 동작이 수행되고, 제2시점(TN)에서 N번째 ALC 동작이 수행된다. Δt는 ALC 동작이 실행되는 주기를 의미한다. d는 최종 N번째 ALC 동작이 수행되고 난 뒤 적분 시간(TINT)까지의 시간을 의미한다.

공통 오프셋 전압(common offset voltage; VC)은 각 단위 픽셀(26)에 포함된 서브 픽셀들(예컨대, 도 3의 50-1A와 50-1B) 각각으로부터 출력된 픽셀 신호(PIX1 또는 PIX2)의 공통 성분에 해당하는 전압 값을 의미할 수 있다.

공통 오프셋 전압(VC)은 α의 각도로 VC(t)를 따라 변화할 수 있다.

차동 전압(differential voltage; VD)은 각 단위 픽셀(26)에 포함된 서브 픽셀들(예컨대, 도 3의 50-1A와 50-1B) 각각으로부터 출력된 픽셀 신호들(PIX1 및 PIX2)의 차이에 해당하는 전압 값을 의미할 수 있다.

차동 전압(VD)은 β의 각도로 VD(t)를 따라 변화할 수 있다.

ALC 문턱 전압(ALC threshold voltage; h)은 ALC 동작의 기준이 되는 전압 값을 의미할 수 있다. 실시 예에 따라, 도 10 내지 도 12, 및 도 15 내지 도 17에 도시된 기준 신호(VREF)의 전압 값은 ALC 문턱 전압(h)과 같도록 설정될 수 있다.

ALC 강하 전압(VALC)은 ALC 동작에 의해 강하되는 전압 값을 의미할 수 있다.

공통 오프셋 전압 변화율(ICMAX)은 공통 오프셋 전압(VC)의 시간에 따른 최대 변화율을 의미할 수 있다.

수학식 1과 같이, 최대 공통 전압(VCMAX;미도시)은 공통 오프셋 전압 변화율(ICMAX)과 적분 시간(TINT)의 곱으로 얻어질 수 있다.

α는 VC(t)가 변화하는 각도이며, tan(α)는 적분 시간(TINT)에 대한 최대 공통 전압(VCMAX)의 비를 나타내는 수학식 2에 의해서 얻어질 수 있다.

최대 차동 전압(VDMAX)은 적분 시간(TINT)에서 가지는 차동 전압(VD)의 최대 값을 의미할 수 있다.

β는 VC(t)가 변화하는 각도이며, tan(β)는 적분 시간(TINT)에 대한 최대 차동 전압(VDMAX)의 비를 나타내는 수학식 3에 의해서 얻어질 수 있다.

tan(β)에 관한 수학식 4는, 삼각형의 밑변(TINT-d)과 높이(VMAX-2h)를 이용하여 얻어질 수 있다.

ALC 문턱 전압(h)에 관한 수학식 5는, 분할 지점(DP)의 아래 부분(d×tan(α))과 분할 지점(DP)의 윗 부분(d×tan(β))의 합으로 얻어질 수 있다.

수학식 4와 수학식 5를 연립하면 수학식 6을 얻을 수 있으며, d는 수학식 6에 의해서 얻어질 수 있다.

a는 수학식 6을 통해 구해진 d와 수학식 7을 이용하여 얻어질 수 있다.

Δt는 수학식 5를 통해 구해진 ALC 문턱 전압(h)과 수학식 8을 이용하여 얻어질 수 있다.

제2시점(TN)은 수학식 6을 통해 얻어진 d와 수학식 9를 이용하여 얻어질 수 있다.

적분 시간(TINT) 동안 수행될 수 있는 ALC 동작의 횟수를 나타내는 N은 수학식 8을 통해 얻어진 Δt, 수학식 9를 통해 얻어진 TN, 및 수학식 10을 이용하여 얻어질 수 있다. 즉, N은 ALC 동작이 N번 수행되는 시간(TN)을 ALC 동작이 실행되는 주기를 의미하는 Δt로 나눈 값에서 소수점 이하는 버림하여(rounding off) 얻어질 수 있다.

도 24 내지 도 28은 도 2에 도시된 픽셀 어레이에 공급되는 클럭 신호들의 패턴을 나타낸 도면이다.

도 24 내지 도 28를 참조하면, 도 2에 도시된 픽셀 어레이(24)의 일 실시 예에 따른 픽셀 어레이(24A 내지 24E)는 각각이 2-탭(tap) 구조를 가지는 복수의 단위 픽셀들(26)을 포함할 수 있다.

도 24와 도 25를 참조하면, 픽셀 어레이(24A 또는 24B)에 포함된 복수의 단위 픽셀들(26) 각각은 컬럼 방향의 크기와 로우 방향의 크기가 서로 다른 구조(예컨대, 컬럼 방향의 크기가 로우 방향의 크기보다 큰 구조)를 가질 수 있다. 실시 예에 따라, 컬럼 방향의 크기와 로우 방향의 크기의 비율은 2:1일 수 있다.

도 24를 참조하면, 복수의 단위 픽셀들(26) 각각에 포함된 서브 픽셀들 각각으로, 로우 방향을 따라 교대로 서로 다른 클럭 신호(CLK1 또는 CLK2)가 공급될 수 있다. 클럭 신호(CLK1)와 클럭 신호(CLK2)의 위상은 서로 반대일 수 있다. 즉, 클럭 신호(CLK1)와 클럭 신호(CLK2)의 위상 차이는 180도일 수 있다.

도 25를 참조하면, 복수의 단위 픽셀들(26) 각각에 포함된 서브 픽셀들 각각으로, 로우 방향 및 컬럼 방향을 따라 교대로 서로 다른 클럭 신호(CLK1 또는 CLK2)가 공급될 수 있다.

도 26와 도 27를 참조하면, 픽셀 어레이(24C 또는 24D)에 포함된 복수의 단위 픽셀들(26) 각각은 컬럼 방향의 크기와 로우 방향의 크기가 서로 다른 구조(예컨대, 컬럼 방향의 크기가 로우 방향의 크기보다 작은 구조)를 가질 수 있다. 실시 예에 따라, 컬럼 방향의 크기와 로우 방향의 크기의 비율은 1:2일 수 있다.

도 26를 참조하면, 복수의 단위 픽셀들(26) 각각에 포함된 서브 픽셀들 각각으로, 컬럼 방향을 따라 교대로 서로 다른 클럭 신호(CLK1 또는 CLK2)가 공급될 수 있다.

도 27를 참조하면, 복수의 단위 픽셀들(26) 각각에 포함된 서브 픽셀들 각각으로, 로우 방향 및 컬럼 방향을 따라 교대로 서로 다른 클럭 신호(CLK1 또는 CLK2)가 공급될 수 있다.

도 28을 참조하면, 픽셀 어레이(24E)에 포함된 복수의 단위 픽셀들(26) 각각은 컬럼 방향의 크기와 로우 방향의 크기가 서로 다른 구조(예컨대, 컬럼 방향의 크기가 로우 방향의 크기보다 작은 구조)를 가질 수 있다. 실시 예에 따라, 컬럼 방향의 크기와 로우 방향의 크기의 비율은 1:4일 수 있다.

복수의 단위 픽셀들(26) 각각에 포함된 서브 픽셀들 각각으로, 로우 방향 및 컬럼 방향을 따라 교대로 서로 다른 클럭 신호(CLK1 또는 CLK2)가 공급될 수 있다.

ALC 단위 픽셀(26')은 컬럼 방향으로 인접한 서브 픽셀들 2개로 구성될 수 있다. ALC 단위 픽셀(26')에 포함된 서브 픽셀들은 서로 다른 로우에 포함되며, 상기 서브 픽셀들로 서로 다른 클럭 신호(CLK1 또는 CLK2)가 공급될 수 있다.

ALC 단위 픽셀(26')은 ALC 동작이 수행되는 단위를 나타내는 픽셀을 의미할 수 있으며, ALC 단위 픽셀(26')에 포함된 서브 픽셀들 각각으로부터 출력된 픽셀 신호에 기초하여 ALC 동작이 수행될 수 있다.

실시 예에 따라, 픽셀 어레이(24E)에 포함된 복수의 단위 픽셀들(26) 각각은 컬럼 방향의 크기가 로우 방향의 크기보다 큰 구조를 가질 수 있다. 예컨대, 컬럼 방향의 크기와 로우 방향의 크기의 비율은 4:1일 수 있다.

이 경우, ALC 단위 픽셀(26')은 로우 방향으로 인접한 서브 픽셀들 2개로 구성될 수 있다. ALC 단위 픽셀(26')에 포함된 서브 픽셀들은 서로 다른 컬럼에 포함되며, 상기 서브 픽셀들로 서로 다른 클럭 신호(CLK1 또는 CLK2)가 공급될 수 있다.

도 29는 본 발명의 일 실시 예에 따른 이미지 센서의 동작 방법의 흐름도이다.

도 9 내지 도 14, 및 도 29를 참조하면, 광전 변환 소자(40-3)는 광전 변환 소자(40-3)로 입사된 빛에 따라 전하들(예컨대, 광 전하들)을 생성하고, 생성된 전하들을 전하 저장 노드(CSN3)로 공급할 수 있다(S10).

피드백 신호(FBB)에 응답하여 동작하는 전하 저장 소자(MCAP3)를 통해, 전하 공급원(예컨대, 파워 라인(VDD))으로부터 전하 저장 노드(CSN3)로 공급되는 전하량은 조절될 수 있다(S12).

피드백 신호 생성 회로(38B)는 전하 저장 노드(CSN3)의 전하량에 따라 생성된 픽셀 신호(PIX3)에 기초하여, 피드백 신호(FBB)의 발생을 제어할 수 있다(S14).

도 30는 본 발명의 다른 실시 예에 따른 이미지 센서의 동작 방법의 흐름도이다.

도 3 내지 도 8, 도 15 내지 도 18, 및 도 30을 참조하면, 광전 변환 소자(40-1)는 광전 변환 소자(40-1)로 입사된 빛에 따라 전하들(예컨대, 광 전하들)을 생성하고, 생성된 전하들을 전하 저장 노드(CSN1)로 공급할 수 있다(S20).

광전 변환 소자(40-2)는 광전 변환 소자(40-2)로 입사된 빛에 따라 전하들(예컨대, 광 전하들)을 생성하고, 생성된 전하들을 전하 저장 노드(CSN2)로 공급할 수 있다(S22).

피드백 신호(FBA 또는 FBB)에 응답하여 동작하는 전하 저장 소자(MCAP1 또는 SMCAP)를 통해, 전하 공급원(예컨대, 파워 라인(VDD))으로부터 전하 저장 노드(CSN1)로 공급되는 전하량은 조절될 수 있다(S24).

피드백 신호(FBA 또는 FBB)에 응답하여 동작하는 전하 저장 소자(MCAP2 또는 SMCAP)를 통해, 전하 공급원(예컨대, 파워 라인(VDD))으로부터 전하 저장 노드(CSN2)로 공급되는 전하량은 조절될 수 있다(S26).

피드백 신호 생성 회로(38A 또는 38B-3)는 전하 저장 노드(CSN1)의 전하량과 전하 저장 노드(CSN2)의 전하량 각각에 따라 생성된 픽셀 신호(PIX1 또는 PIX2)에 기초하여, 피드백 신호(FBA 또는 FBB)의 발생을 제어할 수 있다(S28).

도 31는 도 1의 이미지 센서를 포함하는 시스템의 일 실시 예에 따른 블록도이다.

도 1과 도 31를 참조하면, 전자 시스템(1000)은 MIPI^®(mobile industry processor interface)를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대, PDA (personal digital assistants), PMP(portable multimedia player), IPTV(internet protocol television) 또는 스마트 폰(smart phone)으로 구현될 수 있다.

전자 시스템(1000)은 도 1의 이미지 센서(100), 애플리케이션 프로세서(application processor; 1010), 및 디스플레이(1050)를 포함한다.

애플리케이션 프로세서(1010)에 구현된 CSI 호스트(camera serial interface(CSI) host; 1012)는 카메라 시리얼 인터페이스를 통하여 이미지 센서 (100)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 이때, 예컨대, CSI 호스트 (1012)는 디시리얼라이저(deserializer(DES))를 포함할 수 있고, CSI 장치(1041)는 시리얼라이저(serializer(SER))를 포함할 수 있다.

애플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1011)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1051)는 디시리얼라이저(DES)를 포함할 수 있다.

실시 예에 따라, 전자 시스템(1000)은 애플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 애플리케이션 프로세서(1010)에 포함된 PHY(PHYsical layer; 1013)와 RF 칩(1060)에 포함된 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.

실시 예에 따라, 전자 시스템(1000)은 GPS(1020) 수신기, 스토리지(storage; 1070), 마이크로폰(microphone(MIC); 1080), DRAM(dynamic random access memory; 1085) 및 스피커(speaker; 1090)를 더 포함할 수 있다.

전자 시스템(1000)은 Wimax(world interoperability for microwave access; 1030) 모듈, WLAN(wireless lan; 1100) 모듈 및/또는 UWB(ultra wideband; 1110) 모듈 등을 이용하여 통신할 수 있다.

도 32는 도 1의 이미지 센서를 포함하는 시스템의 다른 실시 예에 따른 블록도이다.

도 1과 도 32을 참조하면, 이미지 처리 시스템(1200)은 도 1의 이미지 센서(100), 프로세서(1210), 메모리(1220), 디스플레이 유닛(1230) 및 인터페이스(1240)를 포함할 수 있다.

실시 예에 따라, 이미지 처리 시스템(1200)은 의료 장치 또는 휴대용 전자 장치로 구현될 수 있다. 상기 휴대용 전자 장치는 이동 전화기, 스마트 폰(smart phone), 태블릿 (tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), PMP (portable multimedia player), 또는 e-북(e-book) 등으로 구현될 수 있다.

프로세서(1210)는 이미지 센서(100)의 동작을 제어하거나, 이미지 센서(100)로부터 출력된 이미지 데이터를 처리할 수 있다.

실시 예에 따라, 프로세서(1210)는 ISP(200)를 의미할 수 있다.

메모리(1220)는 프로세서(1210)의 제어에 따라 버스(1250)를 통하여 이미지 센서(100)의 동작을 제어하기 위한 프로그램과 프로세서(1210)에서 생성된 이미지를 저장할 수 있고, 프로세서(1210)는 저장된 정보를 액세스하여 상기 프로그램을 실행시킬 수 있다. 메모리(1220)는 예컨대, 불휘발성 메모리(non-volatile memory)로 구현될 수 있다.

디스플레이 유닛(1230)은 이미지를 프로세서(1210) 또는 메모리 (1220)로부터 수신하여 디스플레이, 예컨대, LCD(Liquid Crystal Display), LED 디스플레이, OLED 디스플레이, AMOLED(Active Matrix Organic Light Emitting Diodes) 디스플레이, 또는 플렉시블 디스플레이(flexible display)를 통하여 디스플레이할 수 있다.

인터페이스(1240)는 2차원 또는 3차원 이미지를 입출력하기 위한 인터페이스로 구현될 수 있다. 실시 예에 따라, 인터페이스(1240)는 무선 인터페이스로 구현될 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10 : 이미지 처리 시스템
22 : 광원
24 : 픽셀 어레이
26 : 단위 픽셀
28 : 리드아웃 회로
30 : 타이밍 컨트롤러
32 : 클럭 발생기
34 : 로우 디코더
36 : ALC(ambient light cancellation) 제어 신호 생성 회로
38 : 피드백 신호 생성 회로(feedback signal generating circuit)
100 : 이미지 센서
200 : 이미지 신호 프로세서
205 : 디스플레이 유닛

Claims (20)

1. 제1전하 저장 노드로 전하들을 공급하는 제1광전 변환 소자;
   피드백 신호에 응답하여, 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량을 조절하는 제1전하 저장 소자; 및
   상기 제1전하 저장 노드의 전하량에 기초하여 상기 피드백 신호를 생성하는 피드백 신호 생성 회로를 포함하는 이미지 센서.
2. 제1항에 있어서,
   상기 이미지 센서는 상기 전하 공급원에 접속된 제1스위치와 상기 제1전하 저장 노드에 접속된 제2스위치를 더 포함하고, 상기 제1전하 저장 소자는 상기 제1스위치와 상기 제2스위치 사이에 접속되며,
   상기 제1스위치와 상기 제2스위치는 서로 중첩되지 않는 구간에서 순차적으로 턴-온(turn-on)되는 이미지 센서.
3. 제1항에 있어서,
   제2전하 저장 노드로 전하들을 공급하는 제2광전 변환 소자; 및
   상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 제2전하 저장 소자를 더 포함하며,
   상기 피드백 신호 생성 회로는,
   상기 제1전하 저장 노드의 상기 전하량과 상기 제2전하 저장 노드의 전하량에 기초하여 상기 피드백 신호를 생성하는 이미지 센서.
4. 제3항에 있어서, 상기 피드백 신호 생성 회로는,
   상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호와 상기 제2전하 저장 노드의 상기 전하량에 연관된 제2픽셀 신호를 비교하고, 비교 결과에 따라 비교 신호를 생성하는 비교기;
   상기 비교 신호에 기초하여, 상기 제1픽셀 신호 또는 상기 제2픽셀 신호를 출력하는 제1선택 회로; 및
   전하 공급 제어 신호에 기초하여, 디폴트(default) 전압 신호 또는 상기 제1선택 회로의 출력 신호를 상기 피드백 신호로서 출력하는 제2선택 회로를 포함하는 이미지 센서.
5. 제3항에 있어서,
   상기 제1광전 변환 소자에 의해 생성된 상기 전하들은 클락 신호에 응답하여 상기 제1전하 저장 노드로 공급되고,
   상기 제2광전 변환 소자에 의해 생성된 상기 전하들은 상보 클락 신호에 응답하여 상기 제2전하 저장 노드로 공급되는 이미지 센서.
6. 제3항에 있어서, 상기 제1전하 저장 소자와 상기 제2전하 저장 소자 각각은,
   MOS 커패시터(MOS capacitor)인 이미지 센서.
7. 제1항에 있어서, 상기 피드백 신호 생성 회로는,
   기준 신호와 상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호를 비교하고, 비교 결과에 따라 비교 신호를 생성하는 비교기; 및
   상기 비교 신호에 기초하여, 디폴트 전압 신호 또는 전하 공급 제어 신호를 상기 피드백 신호로서 출력하는 선택 회로를 포함하는 이미지 센서.
8. 제7항에 있어서,
   상기 비교 신호의 레벨의 천이(transition) 횟수를 카운트하는 카운터; 및
   상기 카운터의 카운트 값을 저장하는 메모리를 더 포함하는 이미지 센서.
9. 제1항에 있어서, 상기 이미지 센서는,
   제2전하 저장 노드로 전하들을 공급하는 제2광전 변환 소자; 및
   상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 제2전하 저장 소자를 더 포함하며,
   상기 피드백 신호 생성 회로는,
   기준 신호와 상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호를 비교하고, 비교 결과에 따라 제1비교 신호를 생성하는 제1비교기;
   상기 기준 신호와 상기 제2전하 저장 노드의 상기 전하량에 연관된 제2픽셀 신호를 비교하고, 비교 결과에 따라 제2비교 신호를 생성하는 제2비교기; 및
   상기 제1비교 신호와 상기 제2비교 신호에 기초하여, 디폴트 전압 신호 또는 전하 공급 제어 신호를 상기 피드백 신호로서 출력하는 선택 회로를 포함하는 이미지 센서.
10. 제9항에 있어서,
    상기 제1광전 변환 소자에 의해 생성된 상기 전하들은 클락 신호에 응답하여 상기 제1전하 저장 노드로 공급되고,
    상기 제2광전 변환 소자에 의해 생성된 상기 전하들은 상보 클락 신호에 응답하여 상기 제2전하 저장 노드로 공급되는 이미지 센서.
11. 제1항에 있어서,
    제2전하 저장 노드로 전하들을 공급하는 제2광전 변환 소자를 더 포함하고,
    상기 제1전하 저장 소자는,
    상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량 또는 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 이미지 센서.
12. 제11항에 있어서,
    상기 전하 공급원으로부터 전하들이 상기 제1전하 저장 소자로 공급되는 것을 스위칭하는 제1스위치;
    상기 제1전하 저장 소자에 저장된 전하들이 상기 제1전하 저장 노드로 공급되는 것을 스위칭하는 제2스위치; 및
    상기 제2전하 저장 소자에 저장된 전하들이 상기 제2전하 저장 노드로 공급되는 것을 스위칭하는 제3스위치를 더 포함하는 이미지 센서.
13. 제12항에 있어서,
    상기 제2스위치와 상기 제3스위치 각각은 서로 다른 타이밍에 턴-온(turn-on)되는 이미지 센서.
14. 제12항에 있어서,
    상기 제1전하 저장 노드를 리셋하기 위한 리셋 동작시, 상기 제1스위치와 상기 제2스위치는 함께 턴-온되는 이미지 센서.
15. 제1항에 있어서,
    제2전하 저장 노드로 전하들을 공급하는 제2광전 변환 소자; 및
    상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 제2전하 저장 소자를 더 포함하고,
    상기 제1광전 변환 소자와 상기 제2광전 변환 소자 각각은 서로 다른 로우에 배치되고,
    상기 피드백 신호 생성 회로는,
    상기 제1전하 저장 노드의 전하량에 기초하여 생성된 상기 피드백 신호를 상기 제1전하 저장 노드로 전송하거나, 상기 제2전하 저장 노드의 전하량에 기초하여 생성된 상기 피드백 신호를 상기 제2전하 저장 노드로 전송하는 이미지 센서.
16. 제15항에 있어서, 상기 제1전하 저장 소자는,
    상기 피드백 신호에 응답하여, 상기 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량 또는 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 이미지 센서.
17. 제1전하 저장 노드로 전하들을 공급하는 단계;
    피드백 신호에 응답하여 동작하는 제1전하 저장 소자를 통해, 전하 공급원으로부터 상기 제1전하 저장 노드로 공급되는 전하량을 조절하는 단계; 및
    상기 제1전하 저장 노드의 전하량에 기초하여, 상기 피드백 신호의 발생을 제어하는 단계를 포함하는 이미지 센서의 동작 방법.
18. 제17항에 있어서,
    제2전하 저장 노드로 전하들을 공급하는 단계; 및
    상기 피드백 신호에 응답하여 동작하는 제2전하 저장 소자를 통해, 상기 전하 공급원으로부터 상기 제2전하 저장 노드로 공급되는 전하량을 조절하는 단계를 더 포함하고, 상기 피드백 신호의 발생을 제어하는 단계는,
    상기 제1전하 저장 노드의 전하량과 상기 제2전하 저장 노드의 전하량에 기초하여, 상기 피드백 신호의 발생을 제어하는 단계를 더 포함하는 이미지 센서의 동작 방법.
19. 제18항에 있어서,
    상기 제1전하 저장 노드로 전하들을 공급하는 단계와 상기 제2전하 저장 노드로 전하들을 공급하는 단계는 상보적인 클락 신호들을 이용하여 번갈아 수행되는 이미지 센서의 동작 방법.
20. 제18항에 있어서, 상기 피드백 신호의 발생을 제어하는 단계는,
    전하 공급 제어 신호에 기초하여, 상기 제1전하 저장 노드의 상기 전하량에 연관된 제1픽셀 신호, 상기 제2전하 저장 노드의 상기 전하량에 연관된 제2픽셀 신호, 및 디폴트 전압 신호 중에서 어느 하나를 상기 피드백 신호로서 출력하는 이미지 센서의 동작 방법.

Images