KR20200023859A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200023859A
KR20200023859A KR1020180100303A KR20180100303A KR20200023859A KR 20200023859 A KR20200023859 A KR 20200023859A KR 1020180100303 A KR1020180100303 A KR 1020180100303A KR 20180100303 A KR20180100303 A KR 20180100303A KR 20200023859 A KR20200023859 A KR 20200023859A
Authority
KR
South Korea
Prior art keywords
signal
wires
signal wires
display area
display device
Prior art date
Application number
KR1020180100303A
Other languages
English (en)
Other versions
KR102573238B1 (ko
Inventor
박찬수
신형범
이세응
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180100303A priority Critical patent/KR102573238B1/ko
Priority to TW108127407A priority patent/TWI707319B/zh
Priority to US16/534,334 priority patent/US10818213B2/en
Priority to CN201910725085.2A priority patent/CN110867152B/zh
Publication of KR20200023859A publication Critical patent/KR20200023859A/ko
Application granted granted Critical
Publication of KR102573238B1 publication Critical patent/KR102573238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치에 관한 것으로서, 본 발명에 따른 표시 장치는 복수의 화소가 정의되는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 및 비표시 영역에 나란히 배치되는 복수의 신호 배선을 포함하며, 복수의 신호 배선 각각은 차례대로 연결된 제1 부분, 제2 부분 및 제3 부분을 포함하며, 제1 부분과 제3 부분은 복수의 신호 배선이 연장된 방향으로 연장되어 나란히 배치될 수 있다. 이에, 복수의 신호 배선에서 발생되는 자기장에 의한 전자파 간섭이 감소될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 표시 장치의 전자파 간섭(Electromagnetic interference: EMI)을 감소시킬 수 있는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시 장치의 시장이 커지고 있다. 모바일폰(mobile phone), 태블릿(tablet), 내비게이션(Navigation), 노트북(Notebook), 텔레비젼(television), 모니터(monitor) 및 퍼블릭 디스플레이(public display; PD)와 같은 전자 디바이스에는 표시 장치가 기본적으로 탑재되어 있어 표시 장치의 수요 또한 나날이 증가하고 있다.
표시 장치는 다양한 신호를 전달하는 배선을 포함할 수 있으며, 배선에 인가되는 신호에 의하여 표시 장치 내부 및 외부에는 자기장이 발생될 수 있다. 이러한 자기장에 의하여 표시 장치에서는 전자파가 발생될 수 있고, 표시 장치와 표시 장치와 인접한 다른 전자 장치 사이의 전자파 간섭이 발생될 수 있다.
표시 장치와 다른 전자 장치 사이의 전자파 간섭이 발생될 경우, 표시 장치 및 다른 전자 장치에서 발생되는 신호에 노이즈가 발생될 수 있고, 오작동될 수 있다. 또한, 표시 장치 및 다른 전자 장치의 신호 품질이 저하될 수 있다. 따라서, 표시 장치에서 발생되는 자기장에 의한 전자파 간섭을 감소시킬 필요성이 존재한다.
본 발명이 해결하고자 하는 과제는 표시 장치가 포함하는 복수의 신호 배선 각각이 나란히 동일한 방향으로 연장되며 서로 연결된 서브 배선과 서브 배선 각각의 일단을 연결하는 연결 배선을 포함함으로써, 각각의 서브 배선에서 발생되는 자기장이 신호 배선의 외부에서 서로 상쇄되어 전자파 간섭이 감소될 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 자동차에서 사용되는 표시 장치가 서브 배선과 서브 배선 각각의 일단을 연결하는 연결 배선을 포함함으로써, 자동차 내부에 배치되는 표시 장치 및 다양한 다른 전자 장치의 전자파 간섭에 의한 오작동 및 성능 저하를 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소가 정의되는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 및 비표시 영역에 나란히 배치되는 복수의 신호 배선을 포함하며, 복수의 신호 배선 각각은 차례대로 연결된 제1 부분, 제2 부분 및 제3 부분을 포함하며, 제1 부분과 제3 부분은 복수의 신호 배선이 연장된 방향으로 연장되어 나란히 배치될 수 있다. 이에, 복수의 신호 배선에서 발생되는 자기장에 의한 전자파 간섭이 감소될 수 있다
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는 복수의 화소가 정의되는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 및 비표시 영역에 배치되고 위상이 서로 상이한 클럭 신호가 인가되는 복수의 신호 배선을 포함하며, 복수의 신호 배선은, 동일한 방향으로 연장하는 2개의 서브 배선 및 2개의 서브 배선을 연결하는 연결 배선을 포함할 수 있다. 이에, 복수의 신호 배선에서 발생되는 자기장이 서로 상쇄될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 표시 장치가 포함하는 복수의 신호 배선에서 발생되는 자기장이 복수의 신호 배선의 외부에서 상쇄되어 표시 장치와 외부 전자 장치 사이의 전자파 간섭이 감소될 수 있는 효과가 있다.
또한, 본 발명은 표시 장치가 자동차에 배치될 경우, 복수의 신호 배선에서 발생되는 자기장에 표시 장치의 외부에서 상쇄되어 자동차에 배치되는 표시 장치와 다양한 다른 전자 장치와의 전자파 간섭에 따른 오작동 및 신호 전달 불량이 감소될 수 있는 효과가 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 확대 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 확대 평면도이다.
도 4는 도 3의 IV-IV'의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 6은 비교예 및 본 발명의 일 실시예에 따른 표시 장치의 주파수에 따른 전류의 세기를 설명하기 위한 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 블록도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(150), 데이터 구동부(120), 게이트 구동부(140) 및 디멀티플렉서부(130)를 포함한다.
표시 패널(110)은 영상을 표시하는 구성 요소이다. 표시 패널(110)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널로 구현될 수 있다.
표시 패널(110)은 복수의 화소(PX)에 의해 정의되는 표시 영역(110A)과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역(110B)을 포함한다. 표시 패널(110)의 표시 영역(110A)에는 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 의하여 정의되는 복수의 화소(PX)가 배치된다. 복수의 화소(PX)는 각각 빛을 발생시켜 영상을 표시하는 구성 요소이다. 하나의 화소(PX)에는 게이트 배선(GL) 및/또는 데이터 배선(DL)과 연결된 트랜지스터와 게이트 신호 및 트랜지스터에 의해 공급된 데이터 신호에 대응하여 동작하는 화소 회로가 포함된다. 화소(PX)은 화소 회로의 구성에 따라 액정 소자를 포함하는 액정 표시 패널이나 유기 발광 소자를 포함하는 유기 발광 표시 패널 등으로 구현될 수 있다.
표시 패널(110)의 표시 영역(110A) 및 비표시 영역(110B)에는 서로 다른 방향으로 연장되며 상호 교차하는 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)이 배치된다. 복수의 데이터 배선(DL)은 복수의 화소(PX)에 데이터 신호를 전달하는 배선이며, 복수의 게이트 배선(GL)은 복수의 화소(PX)에 게이트 신호를 전달하는 배선이다.
도 1을 참조하면, 표시 장치(100)의 타이밍 컨트롤러(150)는 표시 장치의 여러 구성 요소로 제어 신호를 전달하는 구성 요소이다. 타이밍 컨트롤러(150)는 영상 보드에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(150)는 입력된 타이밍 신호를 기준으로 데이터 구동부(120), 게이트 구동부(140) 및 디멀티플렉서부(130)의 동작 타이밍을 제어하기 위한 제어 신호들을 발생시킨다.
도 1을 참조하면, 데이터 구동부(120)는 복수의 화소(PX)에 전달되는 데이터 신호로 선택되는 비디오 신호를 출력 신호로 생성하는 구성 요소이다. 데이터 구동부(120)는 복수의 소스 드라이브 IC(Integrated Circuit)를 포함한다. 복수의 소스 드라이브 IC는 타이밍 컨트롤러(150)로부터 비디오 신호를 공급받는다. 비디오 신호는 데이터 배선에 선택적으로 인가되어 데이터 신호로 생성되는 신호를 의미한다. 데이터 구동부(120)는 출력 배선(DO)을 통하여 비디오 신호를 디멀티플렉서부(130)에 전달할 수 있다.
도 1을 참조하면, 디멀티플렉서부(130)는 비디오 신호를 선택적으로 데이터 신호로 출력하는 구성 요소이다. 디멀티플렉서부(130)는 복수의 디멀티플렉서(131)를 포함한다. 디멀티플렉서(131)는 데이터 구동부(120)로부터 비디오 신호를 전달받아 복수의 데이터 배선(DL) 각각으로 데이터 신호를 전달하는 구성 요소이다. 디멀티플렉서(131)는 타이밍 컨트롤러(150)으로부터 타이밍 제어 신호를 인가받을 수 있고, 타이밍 제어 신호에 응답하여 데이터 신호를 표시 패널(110)의 데이터 배선(DL)을 통해 공급한다.
도 1을 참조하면, 게이트 구동부(140)는 복수의 화소(PX)에 전달되는 게이트 신호를 생성하는 구성 요소 이다. 게이트 구동부(140)는 타이밍 컨트롤러(150)로부터 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클럭 신호의 레벨이 시프팅된 복수의 클럭 신호를 공급받는다. 게이트 구동부(140)는 시프트 레지스터를 포함할 수 있다. 시프트 레지스터는 GIP 방식에 의해 표시 패널(110)의 비표시 영역(110B)에 트랜지스터의 형태로 형성될 수 있으나, 이에 제한되는 것으 아니다. 시프트 레지스터는 클럭 신호 및 구동 신호에 대응하여 스캔 신호를 시프트하여 출력하는 복수의 스테이지로 구성된다. 시프트 레지스터에 포함된 복수의 스테이지는 복수의 출력단을 통해 복수의 게이트 배선(GL)으로 게이트 신호를 순차적으로 출력한다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치의 게이트 구동부(140)에 대한 보다 상세한 설명을 위해 도 2 및 도 3을 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 확대 평면도이다. 도 3은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 확대 평면도이다. 도 4는 도 3의 IV-IV'의 단면도이다. 도 2는 도 1의 본 발명의 일 실시예에 따른 표시 장치(100)의 게이트 구동부(140) 및 표시 영역(110A)을 확대한 평면도이며, 이외의 구성 요소는 생략하여 도시하였다. 도 3은 도 2의 복수의 신호 배선(160)의 확대 도시한 평면도이다. 도 4는 도 1의 본 발명의 일 실시예에 따른 표시 장치(100)의 기판(111) 및 복수의 신호 배선(160)만을 도시하였으며, 이외의 구성 요소는 설명의 편의를 위해 생략하여 도시하였다.
도 2를 참조하면, 게이트 구동부(140)의 시프트 레지스터는 복수의 스테이지(141)를 포함한다. 복수의 스테이지(141)는 게이트 신호를 생성하여 게이트 배선(GL) 각각으로 전달하는 구성 요소이다.
구체적으로, 복수의 스테이지(141) 각각은 고전위 전압(VGH)과 저전위 전압(VGL)을 인가받을 수 있다. 복수의 스테이지(141)의 출력 신호를 고전위 전압(VGH)과 저전위 전압(VGL)으로 이루어진다. 복수의 스테이지(141)가 고전위 전압(VGH)을 출력할 때, 표시 패널(110)의 게이트 라인(GL)은 고전위 전압(VGH)을 전달받아 화소(PX)를 발광시킬 수 있다. 화소(PX)가 발광된 이후에는 다음 화소(PX)에 전달될 데이터 신호가 유입되지 못하도록 발광된 화소(PX)에 연결된 스테이지(141)는 저전위 전압(VGL)을 출력한다.
그리고, 복수의 스테이지(141) 중 첫번째 스테이지(141)는 스타트 신호(Vst)를 인가받을 수 있고, 스타트 신호(Vst)의 인가에 따라 복수의 스테이지(141)는 순차적으로 게이트 신호를 발생시킬 수 있다. 복수의 스테이지(141) 각각은 게이트 배선(GL) 각각과 연결될 수 있고, 복수의 신호 배선(160)으로부터 인가된 복수의 클럭 신호에 따라 게이트 배선(GL)으로 순차적으로 게이트 신호를 전달할 수 있다. 이에, 복수의 스테이지(141)는 복수의 게이트 배선(GL)을 통하여 복수의 화소(PX)에 게이트 신호를 전달할 수 있다.
도 2 내지 도 4를 참조하면, 기판(111) 상에는 복수의 신호 배선(160)이 배치된다. 복수의 신호 배선(160)은 복수의 클럭 신호를 게이트 구동부(140)에 전달하는 배선이다.
구체적으로, 복수의 신호 배선(160)은 도 2 내지 도 4에 도시된 것과 같이 4개의 배선으로 구성될 수 있다. 각각의 신호 배선(160)은 동일한 방향으로 연장되어 나란히 배치될 수 있다. 복수의 신호 배선(160)의 수는 도 2 내지 4에 도시된 것과 같은 4개에 제한되지 않으며, 2개 이상일 수 있다.
그리고, 복수의 신호 배선(160) 각각은 차례대로 연결된 제1 부분(161), 제2 부분(162) 및 제3 부분(163)을 포함한다. 제1 부분(161)은 복수의 신호 배선(160) 중 클럭 신호를 인가받는 부분이며, 제2 부분(162)은 제1 부분(161)의 클럭 신호를 인가받는 일단을 제외한 타단에 연결된 부분이다. 그리고, 제3 부분(163)은 제2 부분(162)의 제1 부분(161)과 연결된 일단을 제외한 타단에 연결된 부분이다. 즉, 복수의 신호 배선(160)은 클럭 신호를 인가받는 제1 부분(161), 제1 부분(161)의 타단에 연결된 제2 부분(162), 및 제2 부분(162)의 타단에 연결된 제3 부분(163)을 포함한다.
복수의 신호 배선(160)의 제1 부분(161) 및 제3 부분(163)은 복수의 신호 배선(160)이 연장된 방향으로 연장되어 나란히 배치된다. 즉, 제1 부분(161) 및 제3 부분(163)은 동일한 방향으로 연장되어 나란히 배치된 복수의 신호 배선(160)의 서브 배선일 수 있다. 그리고, 복수의 신호 배선(160)의 제2 부분(162)은 서브 배선인 제1 부분(161) 및 제3 부분(163)을 연결하는 연결 배선일 수 있다.
복수의 신호 배선(160) 각각은 일부가 개방된 루프(loop) 형상일 수 있다. 구체적으로, 복수의 신호 배선(160) 각각은 2개의 서브 배선 중 하나인 제1 부분(161)의 일단, 연결 배선인 제2 부분(162), 그리고, 2개의 서브 배선 중 나머지 하나인 제3 부분(163)의 일단에 이르며 루프 형상을 가질 수 있다. 즉, 제1 부분(161)은 클럭 신호를 인가받는 일단에서 타단으로 하나의 방향으로 연장되고, 제3 부분(163)은 제1 부분(161)과 나란히 일단과 타단이 각각 제1 부분(161)의 일단과 타단과 인접하도록 배치된다. 그리고, 제2 부분(162)은 제1 부분(161)의 클럭 신호를 인가받는 않은 타단과 제3 부분(163)의 제1 부분(161)과 인접한 타단을 연결한다. 또한, 제1 부분(161)의 클럭 신호를 인가받는 일단과 제3 부분(163)의 제2 부분(162)이 연결되지 않은 일단은 서로 연결되지 않는다. 따라서, 제1 부분(161), 제2 부분(162) 및 제3 부분(163)은 제1 부분(161)의 일단과 제3 부분(163)의 일단에서 개방되며 개방된 루프 형상을 이룰 수 있다. 이에, 복수의 신호 배선(160) 각각은 도 2 및 도 3에 도시된 것과 같이 'ㄷ' 형상을 이룰 수 있다. 그러나, 이에 제한되지 않으며, 복수의 신호 배선(160) 각각의 제2 부분(162)은 곡선으로 형성될 수 있고, 복수의 신호 배선(160) 각각은 'U' 형상을 가질 수도 있다.
또한, 복수의 신호 배선(160)의 제1 부분(161), 제2 부분(162) 및 제3 부분(163)은 동일한 물질로 이루어질 수 있으며, 이에, 동일한 공정을 통하여 동시에 형성될 수 있다.
도 2 내지 도 4를 참조하면, 복수의 신호 배선(160)은 복수의 클럭 신호를 인가받을 수 있다. 복수의 클럭 신호는 순차적으로 쉬프트된 펄스 신호일 수 있다. 복수의 클럭 신호는 하이 논리 구간이 일정 구간씩 순차적으로 위상 지연되며, 하이 논리 구간은 오버랩되지 않는다. 예를 들면, 4개의 신호 배선(160) 각각에는 순차적으로 쉬프트된 펄스 신호인 제1 클럭 신호(C1), 제2 클럭 신호(C2), 제3 클럭 신호(C3) 및 제4 클럭 신호(C4)가 인가될 수 있다. 이에, 복수의 클럭 신호는 4상일 수 있다. 복수의 클럭 신호는 4상에 제한되지 않으며, 복수의 신호 배선(160)의 수에 따라 변경될 수 있고, 2상 이상일 수 있다.
도 3 및 도 4를 참조하면, 복수의 신호 배선(160) 중 제1 부분(161)에 흐르는 전류의 방향(a1)과 제3 부분(163)에 흐르는 전류의 방향(a3)은 서로 반대 방향일 수 있다. 구체적으로, 복수의 신호 배선(160) 중 제1 부분(161)의 일단에는 클럭 신호가 인가될 수 있다. 이에, 제1 부분(161)에 흐르는 전류는 제1 부분(161)의 일단에서 타단으로 흐르며, 제1 부분(161)의 타단에서 제2 부분(162)으로 흐를 수 있다. 그리고, 제2 부분(162)으로 흐르는 전류는 제2 부분(162)과 연결되는 제3 부분(163)의 일단에서 제2 부분(162)과 연결되지 않은 제3 부분(163)의 타단으로 흐를 수 있다. 이에, 도 3에 도시된 것과 같이, 제1 부분(161)에 흐르는 전류의 방향(a1)은 아래 방향이며, 제3 부분(163)에 흐르는 전류의 방향(a3)은 위 방향이다. 이에, 도 4의 복수의 신호 배선(160)의 단면도를 참조하면, 복수의 신호 배선(160)의 제1 부분(161)에 흐르는 전류의 방향은 단면도에서 나오는 방향으로 도시되었으며, 제3 부분(163)에 흐르는 전류의 방향은 단면도로 들어가는 방향으로 도시되었다.
도 3 및 도 4를 참조하면, 복수의 신호 배선(160)에 복수의 클럭 신호가 인가되는 경우, 제1 부분(161)과 제3 부분(163) 사이의 제1 영역(A1)과 복수의 신호 배선(160) 사이의 제2 영역(A2)에서는 복수의 신호 배선(160)에서 발생하는 자기장이 보강 간섭될 수 있다.
구체적으로, 도 4를 참조하면, 복수의 신호 배선(160)의 제1 부분(161)에는 단면도를 뚫고 나오는 방향으로 전류가 흐를 수 있고, 제1 부분(161)에 흐르는 전류에 의하여 제1 부분(161) 주위에는 시계 반대 방향으로 자기장이 발생될 수 있다. 이와 반대로, 복수의 신호 배선(160)의 제3 부분(163)에는 단면도로 들어가는 방향으로 전류가 흐를 수 있고, 제3 부분(163)에 흐르는 전류에 의하여 제3 부분(163) 주위에는 시계 방향으로 자기장이 발생될 수 있다.
따라서, 제1 부분(161)과 제3 부분(163) 사이의 영역, 즉, 복수의 신호 배선(160)의 2개의 서브 배선 사이의 영역인 제1 영역(A1)에는, 제1 부분(161)과 제3 부분(163)에 흐르는 전류에 의한 자기장이 기판(111)의 상면으로 나오는 방향으로 보강 간섭될 수 있다.
그리고, 복수의 신호 배선(160) 사이의 영역인 제2 영역(A2)에는, 제1 부분(161)과 제3 부분(163)에 흐르는 전류에 의한 자기장이 기판(111)의 하면으로 들어가는 방향으로 보강 간섭될 수 있다.
그리고, 복수의 신호 배선(160)의 외부에서는 복수의 신호 배선(160)의 제1 부분(161)에 의하여 발생되는 자기장과 제3 부분(163)에 의하여 발생되는 자기장이 서로 상쇄될 수 있다. 구체적으로, 복수의 신호 배선(160) 각각의 사이인 제2 영역(A2) 및 복수의 신호 배선(160)의 제1 부분(161)과 제3 부분(163)의 사이인 제1 영역(A1)이 아닌, 복수의 신호 배선(160)의 외부에서는 복수의 신호 배선(160)에서 발생되는 자기장이 상쇄될 수 있다. 복수의 신호 배선(160) 중 제1 부분(161)에서 발생되는 자기장은 앞서 설명한 것과 같이 시계 반대 방향이며, 제1 부분(161)에서 발생되는 자기장의 합은 제1 자기장(E1)에 대응될 수 있다. 그리고, 복수의 신호 배선(160) 중 제3 부분(163)에서 발생되는 자기장은 앞서 설명한 것과 같이 시계 방향이며, 제3 부분(163)에서 발생되는 자기장의 합은 제2 자기장(E2)에 대응될 수 있다. 이때, 복수의 신호 배선(160) 각각의 제1 부분(161)과 제3 부분(163)에는 동일한 전류가 흐를 수 있고, 이에, 제1 자기장(E1)과 제2 자기장(E2)의 세기는 동일할 수 있다. 따라서, 제1 자기장(E1)과 제2 자기장(E2)는 복수의 신호 배선(160)의 외부에서 도 4에 도시된 것과 같이 서로 상쇄될 수 있다.
한편, 복수의 신호 배선(160) 중 제3 부분(163)의 끝단에는 정전기 방지부가 배치될 수 있다. 정전기 방지부는 복수의 신호 배선(160)에 정전기가 발생되는 것을 방지하는 구성 요소이다. 구체적으로, 복수의 신호 배선(160)의 제3 부분(163)의 일단에는 제2 부분(162)이 연결되고, 제3 부분(163)의 타단에는 정전기 방지부가 배치될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 신호 배선(160) 중 제3 부분(163)의 끝단에 정전기 방지부를 배치함으로써, 복수의 신호 배선(160)에 정전기가 발생되는 것이 방지될 수 있으며, 이에, 표시 장치(100)의 정전기에 의한 오작동 및 불량 발생을 저감시킬 수 있다.
종래의 표시 장치의 경우, 복수의 신호 배선은 하나의 방향으로 연장되는 형상이었다. 즉, 종래의 표시 장치의 복수의 신호 배선 각각은 루프 형상이 아닌 단일 직선 형상이었다. 이 경우, 복수의 신호 배선 각각에 흐르는 전류는 모두 동일한 방향으로 흐를 수 있으며, 복수의 신호 배선 각각에 흐르는 전류에 의한 자기장은 신호 배선 주위를 둘러싸며 동일한 방향으로 형성될 수 있었다. 따라서, 인접하는 두 신호 배선 각각의 주위에 형성되는 두 자기장은 두 신호 배선 사이의 영역에서 서로 반대 방향으로 형성되며, 이에, 두 신호 배선 사이의 영역에서는 각각의 신호 배선에 흐르는 전류에 의한 자기장은 서로 상쇄될 수 있었다. 그러나, 복수의 신호 배선의 외부에서 자기장을 측정할 경우, 복수의 신호 배선 각각에 흐르는 전류에 의하여 발생되는 자기장의 방향은 모두 동일한 방향일 수 있고, 서로 보강 간섭이 될 수 있었다. 따라서, 복수의 신호 배선의 외부에서 측정되는 자기장은 보강 간섭에 의하여 그 크기가 증가될 수 있었다. 이에, 종래의 표시 장치는 복수의 신호 배선에 의하여 발생되는 자기장의 크기가 증가됨으로써, 표시 장치의 노이즈가 증가되어 오작동될 가능성이 증가될 수 있었다. 그리고, 표시 장치와 인접하게 배치된 다른 전자 장치에서 발생되는 자기장과 표시 장치에서 발생되는 증폭된 자기장과의 간섭에 의하여 전자파 간섭이 발생될 수 있고, 이에, 표시 장치와 다른 전자 장치에는 신호 전달의 품질이 저하되거나 불량이 발생될 수 있었다.
이와 달리, 본 발명의 일 실시예에 따른 표시 장치(100)는 게이트 구동부(140)의 복수의 스테이지(141)에 복수의 클럭 신호를 전달하는 복수의 신호 배선(160) 각각은 일부가 개방된 루프 형상으로 배치된 제1 부분(161), 제2 부분(162) 및 제3 부분(163)을 포함한다. 제1 부분(161) 및 제3 부분(163)은 복수의 신호 배선(160) 각각의 서브 배선으로서 나란히 배치되며, 제1 부분(161)에 흐르는 전류와 제3 부분(163)에 흐르는 전류의 방향은 서로 반대 방향일 수 있다. 따라서, 제1 부분(161)과 제3 부분(163) 각각에 흐르는 전류에 의하여 발생되는 자기장은 제1 부분(161)과 제3 부분(163) 사이인 제1 영역(A1)과 복수의 신호 배선(160) 각각의 사이의 영역(A2)에서 보강 간섭되지만, 복수의 신호 배선(160) 외부에서 측정될 경우, 서로 상쇄될 수 있다. 따라서, 표시 장치(100)의 외부에서 자기장을 측정할 경우, 복수의 신호 배선(160)에 의하여 발생되는 자기장이 상쇄됨으로써 측정되는 자기장의 세기는 감소될 수 있다. 이에, 표시 장치(100)와 외부의 다른 전자 장치 사이의 전자파 간섭은 감소될 수 있고, 표시 장치(100)나 외부의 다른 전자 장치에서의 노이즈 또는 오작동의 발생은 저감될 수 있다.
그리고, 종래의 표시 장치가 자동차에 사용될 경우, 자동자 내에 배치된 다양한 전자 장치들과의 전자파 간섭이 증가될 수 있었다. 구체적으로, 자동차를 사용하는 사용자의 편의성 향상을 위하여 자동차에는 표시 장치를 포함한 다양한 전자 장치가 배치될 수 있다. 자동차에 배치된 표시 장치와 다양한 전자 장치는 비교적 좁은 공간에 밀집하여 배치될 수 있으며, 이에, 표시 장치와 다양한 다른 전자 장치 사이의 전자파 간섭에 의하여 오작동되거나 신호 전달에 오류가 발생될 가능성이 증가될 수 있다. 특히, 표시 장치가 자동차 내에 배치될 경우, 표시 장치에 배치된 복수의 신호 배선에 의하여 발생되는 전자파 간섭은 더욱 문제될 수 있었다.
이와 달리, 본 발명의 일 실시예에 따른 표시 장치(100)는 자동차에서 사용될 경우, 자동차 내에 배치된 다양한 전자 장치들과의 전자파 간섭을 효과적으로 감소시킬 수 있다. 구체적으로, 복수의 신호 배선(160) 각각이 서로 다른 방향으로 전류가 흐르는 제1 부분(161) 및 제3 부분(163)을 포함할 수 있고, 이에, 표시 장치(100)의 외부에서 측정한 자기장의 세기는 감소될 수 있다. 따라서, 자동차 내부에 설치되는 본 발명의 일 실시예에 따른 표시 장치(100)와 다른 전자 장치 사이의 전자파 간섭이 감소될 수 있고, 자동차 내부의 다양한 전자 장치의 오작동 및 성능 저하가 효과적으로 방지될 수 있다. 이에, 자동차의 전자파 간섭에 의한 안전사고의 발생이 저감될 수 있는 효과가 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 개략적인 블록도이다. 도 5의 표시 장치(500)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 복수의 신호 배선(560)이 상이하다는 것을 제외하면 실질적으로 동일한 바, 중복 설명은 생략한다.
도 5를 참조하면, 비표시 영역(110B)에는 복수의 신호 배선(560)이 배치된다. 복수의 신호 배선(560)은 복수의 클럭 신호를 디멀티플렉서부(130)에 전달하는 배선이다.
구체적으로, 복수의 신호 배선(560)은 도 5에 도시된 것과 같이 4개의 배선으로 구성될 수 있다. 각각의 신호 배선(560)은 동일한 방향으로 연장되어 나란히 배치될 수 있다. 복수의 신호 배선(560)의 수는 도 5에 도시된 것과 같이 4개에 제한되지 않으며, 2개 이상일 수 있다.
그리고, 복수의 신호 배선(560) 각각은 차례대로 연결된 제1 부분(561), 제2 부분(562) 및 제3 부분(563)을 포함한다. 제1 부분(561)은 복수의 신호 배선(560) 중 클럭 신호를 인가받는 부분이며, 제2 부분(562)은 제1 부분(561)의 클럭 신호를 인가받는 일단을 제외한 타단에 연결된 부분이다. 그리고, 제3 부분(563)은 제2 부분(562)의 제1 부분(561)과 연결된 일단을 제외한 타단에 연결된 부분이다. 즉, 복수의 신호 배선(560)은 클럭 신호를 인가받는 제1 부분(561), 제1 부분(561)의 타단에 연결된 제2 부분(562), 및 제2 부분(562)의 타단에 연결된 제3 부분(563)을 포함한다.
복수의 신호 배선(560)의 제1 부분(561) 및 제3 부분(563)은 복수의 신호 배선(560)이 연장된 방향으로 연장되어 나란히 배치된다. 즉, 제1 부분(561) 및 제3 부분(563)은 동일한 방향으로 연장되어 나란히 배치된 복수의 신호 배선(560)의 서브 배선일 수 있다. 그리고, 복수의 신호 배선(560)의 제2 부분(562)은 서브 배선인 제1 부분(561) 및 제3 부분(563)을 연결하는 연결 배선일 수 있다.
복수의 신호 배선(560) 각각은 일부가 개방된 루프(loop) 형상일 수 있다. 구체적으로, 복수의 신호 배선(560) 각각은 2개의 서브 배선 중 하나인 제1 부분(561)의 일단, 연결 배선인 제2 부분(562), 그리고, 2개의 서브 배선 중 나머지 하나인 제3 부분(563)의 일단에 이르며 루프 형상을 가질 수 있다. 이에, 제1 부분(561), 제2 부분(562) 및 제3 부분(563)은 구부러진 곡선을 형성하며, 제1 부분(561)의 클럭 신호를 인가받는 일단과 제3 부분(563)의 제2 부분(562)이 연결되지 않은 일단은 서로 연결되지 않는다. 따라서, 제1 부분(561), 제2 부분(562) 및 제3 부분(563)은 제1 부분(561)의 일단과 제3 부분(563)의 일단에서 개방되며 개방된 루프 형상을 이룰 수 있고, 복수의 신호 배선(560) 각각은 도 2 및 도 3에 도시된 것과 같이 'ㄷ' 형상을 이룰 수 있다. 그러나, 이에 제한되지 않으며, 복수의 신호 배선(560) 각각의 제2 부분(562)은 곡선으로 형성될 수 있고, 복수의 신호 배선(560) 각각은 'U' 형상을 가질 수도 있다.
또한, 복수의 신호 배선(560)의 제1 부분(561), 제2 부분(562) 및 제3 부분(563)은 동일한 물질로 이루어질 수 있으며, 이에, 동일한 공정을 통하여 동시에 형성될 수 있다.
도 5를 참조하면, 복수의 신호 배선(560)은 복수의 클럭 신호를 인가받을 수 있다. 복수의 클럭 신호는 순차적으로 쉬프트된 펄스 신호일 수 있다. 복수의 클럭 신호는 하이 논리 구간이 일정 구간씩 순차적으로 위상 지연되며, 하이 논리 구간은 오버랩되지 않는다. 예를 들면, 4개의 신호 배선(560) 각각에는 순차적으로 쉬프트된 펄스 신호인 제1 클럭 신호(C1), 제2 클럭 신호(C2), 제3 클럭 신호(C3) 및 제4 클럭 신호(C4)가 인가될 수 있다. 이에, 복수의 클럭 신호는 4상일 수 있다. 복수의 클럭 신호는 4상에 제한되지 않으며, 복수의 신호 배선(560)의 수에 따라 변경될 수 있고, 2상 이상일 수 있다.
도 5를 참조하면, 복수의 신호 배선(560) 중 제1 부분(561)에 흐르는 전류의 방향과 제3 부분(563)에 흐르는 전류의 방향은 서로 반대 방향일 수 있다. 구체적으로, 복수의 신호 배선(560) 중 제1 부분(561)의 일단에는 클럭 신호가 인가될 수 있다. 제1 부분(561)에서 흐르는 전류는 제1 부분(561)의 일단에서 타단으로 흐르며, 제1 부분(561)의 타단에서 제2 부분(562)으로 흐를 수 있다. 그리고, 제2 부분(562)으로 흐르는 전류는 제2 부분(562)과 연결되는 제3 부분(563)의 일단에서 제2 부분(562)과 연결되지 않은 제3 부분(563)의 타단으로 흐를 수 있다. 이에, 제1 부분(561)에 흐르는 전류의 방향은 오른쪽 방향이며, 제3 부분(563)에 흐르는 전류의 방향은 왼쪽 방향이다.
그리고, 복수의 신호 배선(560)에 복수의 클럭 신호가 인가되는 경우, 제1 부분(561)과 제3 부분(563) 사이의 제1 영역과 복수의 신호 배선(560) 사이의 제2 영역에서는 복수의 신호 배선(560)에서 발생하는 자기장이 보강 간섭될 수 있다. 제1 부분(561)과 제3 부분(563) 각각에서 흐르는 전류의 방향이 반대이기에, 제1 부분(561)과 제3 부분(563) 사이 영역에서는 제1 부분(561)과 제3 부분(563) 각각에서 흐르는 전류에 의한 자기장이 서로 보강 간섭될 수 있다. 그리고, 복수의 신호 배선(560) 각각의 사이 영역에서도 제1 부분(561)과 제3 부분(563) 각각에서 흐르는 전류에 의한 자기장이 서로 보강 간섭될 수 있다.
그리고, 복수의 신호 배선(560)의 외부에서는 복수의 신호 배선(560)의 제1 부분(561)에 의하여 발생되는 자기장과 제3 부분(563)에 의하여 발생되는 자기장이 서로 상쇄될 수 있다. 복수의 신호 배선(560)의 제1 부분(561)에서 흐르는 전류에 의하여 발생되는 자기장과 복수의 신호 배선(560)의 제2 부분(562)에서 흐르는 전류에 의하여 발생되는 자기장은 복수의 신호 배선(560)의 외부에서 서로 반대 방향으로 형성되는 바, 서로 상쇄될 수 있다.
도 5를 참조하면, 디멀티플렉서부(130)가 포함하는 복수의 디멀티플렉서(131) 각각은 복수의 샘플링 트랜지스터(STR)를 포함한다. 복수의 샘플링 트랜지스터(STR)는 복수의 신호 배선(560)에 인가되는 클럭 신호에 의하여 복수의 데이터 배선(DL)에 데이터 신호를 전달하는 구성 요소이다. 디멀티플렉서(131)는 도 5에 도시된 것과 같이 4개의 샘플링 트랜지스터(STR)를 포함할 수 있으나, 이에 제한되지 않으며, 예를 들면, 복수의 신호 배선(560)이 전달하는 클럭 신호가 3상일 경우, 3개의 샘플링 트랜지스터(STR)를 포함할 수도 있다.
그리고, 하나의 디멀티플렉서(131)가 포함하는 복수의 샘플링 트랜지스터(STR) 각각의 소스 전극 모두는 데이터 구동부(120)의 하나의 출력 배선(DO)과 연결될 수 있다. 이에, 복수의 샘플링 트랜지스터(STR) 각각의 소스 전극에는 데이트 구동부의 출력 배선(DO)로부터 동일한 비디오 신호를 전달받을 수 있다.
그리고, 하나의 디멀티플렉서(131)가 포함하는 복수의 샘플링 트랜지스터(STR) 각각의 게이트 전극은 복수의 신호 배선(560) 각각과 연결될 수 있다. 구체적으로, 복수의 샘플링 트랜지스터(STR) 각각은 차례로 복수의 신호 배선(560) 각각과 연결될 수 있고, 타이밍 컨트롤러(150)는 복수의 신호 배선(560)으로 클럭 신호인 타이밍 제어 신호를 인가할 수 있다. 이에, 복수의 샘플링 트랜지스터(STR)는 복수의 신호 배선(560)으로부터 타이밍 제어 신호를 인가받아 선택적으로 온(on)될 수 있다.
그리고, 복수의 샘플링 트랜지스터(STR)의 드레인 전극은 복수의 데이터 배선(DL) 각각과 연결될 수 있다. 따라서, 복수의 샘플링 트랜지스터(STR)는 복수의 신호 배선(560)으로부터 전달되는 타이밍 제어 신호에 의하여 복수의 데이터 배선(DL) 각각에 데이터 신호를 전달할 수 있다. 이에, 복수의 데이터 배선(DL)을 통하여 데이터 신호는 복수의 화소(PX)에 전달될 수 있다.
앞서 설명한 것과 같이, 종래의 표시 장치의 경우, 복수의 신호 배선은 하나의 방향으로 연장되는 형상이었다. 이 경우, 복수의 신호 배선 각각에 흐르는 전류는 모두 동일한 방향으로 흐를 수 있으며, 복수의 신호 배선 각각에 흐르는 전류에 의한 자기장은 신호 배선 주위를 둘러싸며 동일한 방향으로 형성될 수 있었다. 따라서, 복수의 신호 배선의 외부에서 자기장을 측정할 경우, 복수의 신호 배선 각각에 흐르는 전류에 의하여 발생되는 자기장의 방향은 모두 동일한 방향일 수 있고, 서로 보강 간섭이 될 수 있었다. 따라서, 복수의 신호 배선의 외부에서 측정되는 자기장은 보강 간섭에 의하여 그 크기가 증가될 수 있었다. 이에, 종래의 표시 장치의 노이즈가 증가되어 오작동될 가능성이 증가될 수 있었고, 표시 장치와 인접하게 배치된 다른 전자 장치에서 발생되는 자기장과 표시 장치에서 발생되는 증폭된 자기장과의 간섭에 의하여 전자파 간섭이 발생되어 표시 장치와 다른 전자 장치에는 신호 전달의 품질이 저하되거나 불량이 발생될 수 있었다.
이와 달리, 본 발명의 다른 실시예에 따른 표시 장치(500)는 디멀티플렉서부(130)에 타이밍 제어 신호를 전달하는 복수의 신호 배선(560) 각각은 일부가 개방된 루프 형상으로 배치된 제1 부분(561), 제2 부분(562) 및 제3 부분(563)을 포함한다. 제1 부분(561) 및 제3 부분(563)은 복수의 신호 배선(560) 각각의 서브 배선으로서 나란히 배치되며, 제1 부분(561)에 흐르는 전류와 제3 부분(563)에 흐르는 전류의 방향은 서로 반대 방향일 수 있다. 따라서, 제1 부분(561)과 제3 부분(563) 각각에 흐르는 전류에 의하여 발생되는 자기장은 제1 부분(561)과 제3 부분(563) 사이인 제1 영역과 복수의 신호 배선(560) 각각의 사이의 영역에서 보강 간섭되지만, 복수의 신호 배선(560) 외부에서 측정될 경우, 서로 상쇄될 수 있다. 따라서, 표시 장치(500)의 외부에서 자기장을 측정할 경우, 복수의 신호 배선(560)에 의하여 발생되는 자기장이 상쇄됨으로써 측정되는 자기장의 세기는 감소될 수 있다. 이에, 표시 장치(500)와 외부의 다른 전자 장치 사이의 전자파 간섭은 감소될 수 있고, 표시 장치(500)나 외부의 다른 전자 장치에서의 노이즈 또는 오작동의 발생은 저감될 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치(500)는 자동차에서 사용될 경우, 복수의 신호 배선(560) 각각이 서로 다른 방향으로 전류가 흐르는 제1 부분(561) 및 제3 부분(563)을 포함할 수 있고, 이에, 표시 장치(500)의 외부에서 측정한 자기장의 세기는 감소될 수 있다. 따라서, 자동차 내부에 설치되는 본 발명의 다른 실시예에 따른 표시 장치(500)와 다른 전자 장치 사이의 전자파 간섭이 감소될 수 있고, 자동차 내부의 다양한 전자 장치의 오작동 및 성능 저하가 효과적으로 방지될 수 있다. 이에, 자동차의 전자파 간섭에 의한 안전사고의 발생이 저감될 수 있는 효과가 있다.
도 6은 비교예 및 본 발명의 일 실시예에 따른 표시 장치의 주파수에 따른 전류의 세기를 설명하기 위한 그래프이다.
도 6은 제1 부분, 제2 부분 및 제3 부분 중 제1 부분만을 포함하는 복수의 신호 배선을 포함하는 비교예에 따른 표시 장치와 제1 부분(161), 제2 부분(162) 및 제3 부분(163) 모두를 포함하는 복수의 신호 배선(160)을 포함하는 본 발명의 일 실시예에 따른 표시 장치(100)의 복수의 신호 배선(160)의 주파수 도메인에서의 주파수에 따른 전류의 세기를 나타낸다. 비교예에 따른 표시 장치와 실시예에 따른 표시 장치(100)는 복수의 신호 배선의 형상을 제외하고는 동일한 구성을 갖는다. 구체적으로, 비교예에 따른 표시 장치와 실시예에 따른 표시 장치(100)는 모두 60Hz의 기준 구동 주파수로 구동되었다.
도 6을 참조하면, 제2 부분 및 제3 부분을 포함하지 않고 제1 부분만을 포함하는 복수의 신호 배선이 배치된 비교예의 표시 장치에 비해, 제1 부분(161), 제2 부분(162) 및 제3 부분(163)을 모두 포함하는 복수의 신호 배선(160)이 배치된 실시예의 표시 장치(160)는 주파수 도메인에서 각 주파수에서의 전류의 세기가 감소된 것을 확인할 수 있다. 따라서, 실시예의 표시 장치(100)는 비교예의 표시 장치와 비교하여 복수의 신호 배선(160)이 일부가 개방된 루프 형태를 가짐으로써 복수의 신호 배선(160)에 흐르는 전류의 세기가 감소되고, 이에, 복수의 신호 배선(160)의 외부에서 측정한 자기장의 세기가 감소되어 전자파 간섭이 감소될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소가 정의되는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 및 비표시 영역에 나란히 배치되는 복수의 신호 배선을 포함하며, 복수의 신호 배선 각각은 차례대로 연결된 제1 부분, 제2 부분 및 제3 부분을 포함하며, 제1 부분과 제3 부분은 복수의 신호 배선이 연장된 방향으로 연장되어 나란히 배치될 수 있다.
본 발명의 다른 특징에 따르면, 복수의 신호 배선에는 순차적으로 쉬프트된 펄스 신호가 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 부분에 흐르는 전류의 방향과 제3 부분에 흐르는 전류의 방향은 서로 반대 방향일 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 비표시 영역에 배치되고, 복수의 신호 배선 각각과 연결되는 복수의 스테이지, 및 복수의 스테이지 각각에 연결되어 복수의 화소에 게이트 신호를 전달하는 복수의 게이트 배선을 더 포함할 수 있다
본 발명의 또 다른 특징에 따르면, 표시 장치는 비표시 영역에 배치되고, 복수의 신호 배선과 연결된 디멀티플렉서(demultiplexer), 디멀티플렉서와 연결되어 복수의 화소에 데이터 신호를 전달하는 복수의 데이터 배선을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 디멀티플렉서는 게이트 전극 각각에 복수의 신호 배선 각각이 연결된 복수의 트랜지스터를 포함하며, 복수의 트랜지스터는, 복수의 신호 배선에 인가되는 펄스 신호에 의하여 복수의 데이터 배선에 데이터 신호를 전달할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 복수의 화소가 정의되는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 및 비표시 영역에 배치되고 위상이 서로 상이한 클럭 신호가 인가되는 복수의 신호 배선을 포함하며, 복수의 신호 배선은, 동일한 방향으로 연장하는 2개의 서브 배선 및 2개의 서브 배선을 연결하는 연결 배선을 포함할 수 있다.
본 발명의 다른 특징에 따르면, 2개의 서브 배선 중 하나의 서브 배선의 일단으로 클럭 신호가 인가되고, 다른 하나의 서브 배선의 일단에는 정전기 방지부가 연결되며, 연결 배선은 하나의 서브 배선의 타단과 다른 하나의 서브 배선의 타단을 연결할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 신호 배선은, 2개의 서브 배선 중 하나의 서브 배선의 일단, 연결 배선, 2개의 서브 배선 중 다른 하나의 서브 배선의 일단에 이르며 루프(loof) 형상으로 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 신호 배선 각각은 일부가 개방된 루프 형상을 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 신호 배선 각각은, 'ㄷ' 형상 또는 'U' 형상을 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 신호 배선에 신호가 인가되는 경우, 2개의 서브 배선 사이와 복수의 신호 배선 사이의 영역에서는 복수의 신호 배선에서 발생하는 자기장이 보강 간섭될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 기판 상에서 비표시 영역에 배치되는 게이트 구동부를 더 포함하고, 복수의 신호 배선은 게이트 구동부에 클럭 신호를 인가하도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 기판 상에서 비표시 영역에 배치되고, 복수의 트랜지스터를 포함하는 디멀티플렉서를 더 포함하고, 복수의 신호 배선 각각은 복수의 트랜지스터 각각에 연결되어 복수의 트랜지스터에 대한 선택 신호를 인가하도록 구성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 500: 표시 장치
111: 기판
110: 표시 패널
110A: 표시 영역
110B: 비표시 영역
120: 데이터 구동부
130: 디멀티플렉서부
131: 디멀티플렉서
140: 게이트 구동부
141: 스테이지
150: 타이밍 컨트롤러
160, 560: 신호 배선
161, 561: 제1 부분
162, 562: 제2 부분
163, 563: 제3 부분
DL: 데이터 배선
GL: 게이트 배선
DO: 출력 배선
STR: 샘플링 트랜지스터
PX: 화소
A1: 제1 영역
A2: 제2 영역
E1: 제1 자기장
E2: 제2 자기장

Claims (14)

  1. 복수의 화소가 정의되는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판; 및
    상기 비표시 영역에 나란히 배치되는 복수의 신호 배선을 포함하며,
    상기 복수의 신호 배선 각각은 차례대로 연결된 제1 부분, 제2 부분 및 제3 부분을 포함하며,
    상기 제1 부분과 상기 제3 부분은 상기 복수의 신호 배선이 연장된 방향으로 연장되어 나란히 배치되는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 신호 배선에는 순차적으로 쉬프트된 펄스 신호가 인가되는, 표시 장치.
  3. 제1항에 있어서,
    상기 제1 부분에 흐르는 전류의 방향과 상기 제3 부분에 흐르는 전류의 방향은 서로 반대 방향인, 표시 장치.
  4. 제1항에 있어서,
    상기 비표시 영역에 배치되고, 상기 복수의 신호 배선 각각과 연결되는 복수의 스테이지; 및
    상기 복수의 스테이지 각각에 연결되어 상기 복수의 화소에 게이트 신호를 전달하는 복수의 게이트 배선을 더 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 비표시 영역에 배치되고, 상기 복수의 신호 배선과 연결된 디멀티플렉서(demultiplexer);
    상기 디멀티플렉서와 연결되어 상기 복수의 화소에 데이터 신호를 전달하는 복수의 데이터 배선을 더 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 디멀티플렉서는 게이트 전극 각각에 상기 복수의 신호 배선 각각이 연결된 복수의 트랜지스터를 포함하며,
    상기 복수의 트랜지스터는, 상기 복수의 신호 배선에 인가되는 펄스 신호에 의하여 상기 복수의 데이터 배선에 상기 데이터 신호를 전달하는, 표시 장치.
  7. 복수의 화소가 정의되는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판; 및
    상기 비표시 영역에 배치되고 위상이 서로 상이한 클럭 신호가 인가되는 복수의 신호 배선을 포함하며,
    상기 복수의 신호 배선은, 동일한 방향으로 연장하는 2개의 서브 배선 및 상기 2개의 서브 배선을 연결하는 연결 배선을 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 2개의 서브 배선 중 하나의 서브 배선의 일단으로 상기 클럭 신호가 인가되고, 다른 하나의 서브 배선의 일단에는 정전기 방지부가 연결되며,
    상기 연결 배선은 상기 하나의 서브 배선의 타단과 상기 다른 하나의 서브 배선의 타단을 연결하는, 표시 장치.
  9. 제7항에 있어서,
    상기 복수의 신호 배선은, 상기 2개의 서브 배선 중 하나의 서브 배선의 일단, 상기 연결 배선, 상기 2개의 서브 배선 중 다른 하나의 서브 배선의 일단에 이르며 루프(loof) 형상으로 배치되는, 표시 장치.
  10. 제7항에 있어서,
    상기 복수의 신호 배선 각각은 일부가 개방된 루프 형상을 갖는, 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 신호 배선 각각은, 'ㄷ' 형상 또는 'U' 형상을 갖는, 표시 장치.
  12. 제7항에 있어서,
    상기 복수의 신호 배선에 신호가 인가되는 경우, 상기 2개의 서브 배선 사이와 상기 복수의 신호 배선 사이의 영역에서는 상기 복수의 신호 배선에서 발생하는 자기장이 보강 간섭되는, 표시 장치.
  13. 제7항에 있어서,
    상기 기판 상에서 상기 비표시 영역에 배치되는 게이트 구동부를 더 포함하고,
    상기 복수의 신호 배선은 상기 게이트 구동부에 클럭 신호를 인가하도록 구성되는, 표시 장치.
  14. 제7항에 있어서,
    상기 기판 상에서 비표시 영역에 배치되고, 복수의 트랜지스터를 포함하는 디멀티플렉서를 더 포함하고,
    상기 복수의 신호 배선 각각은 상기 복수의 트랜지스터 각각에 연결되어 상기 복수의 트랜지스터에 대한 선택 신호를 인가하도록 구성되는, 표시 장치.
KR1020180100303A 2018-08-27 2018-08-27 표시 장치 KR102573238B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180100303A KR102573238B1 (ko) 2018-08-27 2018-08-27 표시 장치
TW108127407A TWI707319B (zh) 2018-08-27 2019-08-01 顯示裝置
US16/534,334 US10818213B2 (en) 2018-08-27 2019-08-07 Display device for reducing an electromagnetic interference
CN201910725085.2A CN110867152B (zh) 2018-08-27 2019-08-07 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180100303A KR102573238B1 (ko) 2018-08-27 2018-08-27 표시 장치

Publications (2)

Publication Number Publication Date
KR20200023859A true KR20200023859A (ko) 2020-03-06
KR102573238B1 KR102573238B1 (ko) 2023-08-30

Family

ID=69586396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180100303A KR102573238B1 (ko) 2018-08-27 2018-08-27 표시 장치

Country Status (4)

Country Link
US (1) US10818213B2 (ko)
KR (1) KR102573238B1 (ko)
CN (1) CN110867152B (ko)
TW (1) TWI707319B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109754753B (zh) * 2019-01-25 2020-09-22 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR20210033120A (ko) * 2019-09-17 2021-03-26 삼성디스플레이 주식회사 표시 장치
CN115113423A (zh) * 2022-06-22 2022-09-27 上海天马微电子有限公司 一种显示模组及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070076791A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 표시 기판
KR20090072884A (ko) * 2007-12-29 2009-07-02 엘지디스플레이 주식회사 쉬프트 레지스터
KR20160037724A (ko) * 2014-09-29 2016-04-06 이노럭스 코포레이션 디스플레이 장치 및 이에 연관된 방법
KR20160083337A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 표시장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288303B2 (ja) * 1997-09-04 2002-06-04 シャープ株式会社 液晶表示装置及びその駆動方法
JP3666662B2 (ja) * 2002-12-13 2005-06-29 シャープ株式会社 表示装置
CN100416625C (zh) * 2004-10-27 2008-09-03 南京Lg同创彩色显示系统有限责任公司 等离子显示器模块
KR101110133B1 (ko) 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
WO2006106767A1 (ja) * 2005-03-30 2006-10-12 Matsushita Electric Industrial Co., Ltd. 伝送線路対及び伝送線路群
KR101374084B1 (ko) * 2007-11-01 2014-03-13 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 기판
CN101847377B (zh) * 2009-03-27 2012-05-30 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
US9001091B2 (en) * 2009-11-30 2015-04-07 Sharp Kabushiki Kaisha Scanning-signal-line driving circuit and display device including same
JP5349620B2 (ja) * 2010-01-19 2013-11-20 シャープ株式会社 表示パネルおよびその検査方法
TWI422008B (zh) * 2010-05-24 2014-01-01 Au Optronics Corp 靜電防護電路及採用此種靜電防護電路之顯示裝置
JP5825468B2 (ja) * 2010-09-16 2015-12-02 Ｎｌｔテクノロジー株式会社 画像表示装置及び該画像表示装置に用いられる伝送信号制御方法
KR101977592B1 (ko) * 2012-07-24 2019-05-13 엘지디스플레이 주식회사 공통전압 보상회로를 포함하는 액정표시장치
US9190005B2 (en) * 2014-03-05 2015-11-17 Innolux Corporation Display panel
CN103941952B (zh) * 2014-03-31 2017-03-29 上海天马微电子有限公司 一种电磁感应式触控基板以及电感式触控显示装置
JP6711351B2 (ja) * 2015-05-14 2020-06-17 ソニー株式会社 回路基板、撮像素子、並びに電子機器
KR102497761B1 (ko) * 2015-10-30 2023-02-07 엘지디스플레이 주식회사 어레이 기판
CN108335667B (zh) * 2018-04-20 2020-09-04 武汉华星光电半导体显示技术有限公司 Oled显示面板以及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070076791A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 표시 기판
KR20090072884A (ko) * 2007-12-29 2009-07-02 엘지디스플레이 주식회사 쉬프트 레지스터
KR20160037724A (ko) * 2014-09-29 2016-04-06 이노럭스 코포레이션 디스플레이 장치 및 이에 연관된 방법
KR20160083337A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
TW202022831A (zh) 2020-06-16
TWI707319B (zh) 2020-10-11
CN110867152A (zh) 2020-03-06
US10818213B2 (en) 2020-10-27
KR102573238B1 (ko) 2023-08-30
CN110867152B (zh) 2023-06-09
US20200066198A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US20050168426A1 (en) Liquid crystal display
US20110128261A1 (en) Liquid crystal display panel and liquid crystal display device
US9218790B2 (en) Liquid crystal display
US10818213B2 (en) Display device for reducing an electromagnetic interference
US10621944B2 (en) Gate voltage generation circuit, transistor substrate and display device
KR100769159B1 (ko) 액정 디스플레이 장치 및 그 구동방법
KR101931248B1 (ko) 표시장치 및 그 제조방법
US7551156B2 (en) Liquid crystal display device
KR20170066744A (ko) 표시장치
US20100207927A1 (en) Liquid Crystal Display Panel and Display Device Having the Display Panel
JP2006030960A (ja) 電気光学装置及び電子機器
US8441426B2 (en) Driving apparatus for driving a liquid crystal display panel
KR20090026893A (ko) 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US20220189370A1 (en) Data driver circuit
JP2006018154A (ja) 液晶表示装置
US20070040789A1 (en) Protection device for gate integrated circuit, gate driver, liquid crystal display including the same and method of protecting a gate IC in a display
KR20170038415A (ko) 표시 장치 및 그 구동방법
KR20120030724A (ko) 표시장치와 그 정전기 및 노이즈 차단 방법
KR102607898B1 (ko) 표시 장치
KR20050001248A (ko) 액정 표시장치
KR20060115817A (ko) 액정 표시장치 및 그 구동방법
JP2005114806A (ja) 表示装置
KR20040016184A (ko) 제어신호발생회로와 구동회로가 일체화된 액정표시장치
KR100861269B1 (ko) 액정표시장치
JP2010130274A (ja) 電子デバイスおよび電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant