KR20160083337A

KR20160083337A - 표시장치

Info

Publication number: KR20160083337A
Application number: KR1020140194197A
Authority: KR
Inventors: 이민호; 박현호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-30
Filing date: 2014-12-30
Publication date: 2016-07-12
Also published as: KR102278805B1

Abstract

본 발명은 GIP 구조의 표시장치에서 게이트스타트신호(Vst)를 전달하는 신호배선의 정전기에 의한 불량을 개선할 수 있는 방안을 제공하는 것에 과제가 있다.
이를 위해, GIP(gate in panel)회로에 게이트스타트신호와 리셋신호를 각각 전송하는 제1 및 2신호배선을 비표시영역의 하단 부분까지 연장하고 서로 연결하여 폐루프 구조를 구성하게 된다.
이에 따라, 제1 및 2신호배선은 주변의 신호배선과의 중첩 면적이 증가하여 캐패시턴스가 증가하게 됨으로써, 정전기 수용 특성이 향상되어 정전기에 의한 결함을 개선할 수 있고, 게이트스타트신호를 전송하는 신호배선이나 리셋신호를 전송하는 신호배선에 결함이 발생하더라도 게이트스타트신호나 리셋신호가 GIP회로에 정상적으로 인가될 수 있게 되어 GIP회로가 정상적으로 동작할 수 있다.

Description

표시장치{Display device}

본 발명은 표시장치에 관한 것으로서, 보다 상세하게는, GIP(gate in panel) 구조의 표시장치에서 정전기에 의한 게이트스타트(Vst) 신호배선의 불량을 개선할 수 있는 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display device), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자(OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.

이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다.

액정표시장치로서는, 매트릭스형태로 배치된 화소 각각에 스위칭트랜지스터를 형성한 액티브매트릭스 타입(active matrix type)의 액정표시장치가 현재 보편적으로 사용되고 있다.

일반적으로 액티브매트릭스 타입의 액정표시장치는, 게이트배선 및 데이터배선이 구성된 표시패널과, 표시패널과 연결되며 게이트신호를 출력하는 게이트구동회로와 데이터신호를 출력하는 데이터구동회로를 사용하게 된다.

한편, 최근에는 게이트 구동회로를 표시패널의 어레이기판에 직접 형성한 GIP(gate in panel) 구조의 액정표시장치가 사용되고 있다.

도 1은 종래의 종래의 GIP 구조의 액정표시장치를 개략적으로 도시한 도면이다.

도 1을 참조하면, 종래의 GIP 구조의 액정표시장치는, 표시영역(AA)과 비표시영역(NA)이 정의된 표시패널(10)과, 표시패널(10)을 구동하는 구동IC(DIC)를 포함한다.

표시패널(10)의 비표시영역(NA)에는 게이트배선에 게이트신호를 출력하는 게이트 구동회로 즉 GIP회로(GIP)가 표시패널(10)의 어레이기판에 직접 형성되어 있다. GIP회로(GIP)는 대응되는 게이트배선 각각에 연결되어 해당 게이트신호를 출력하는 다수의 스테이지를 포함한다.

한편, 구동IC(DIC)는 표시패널(10)과 연결되며, 데이터배선에 데이터신호를 출력한다. 그리고, 구동IC(DIC)는 GIP회로(GIP)를 구동하는 구동신호로서, 예를 들면, 게이트스타트신호(Vst)와 서로 다른 위상의 다수의 클럭신호(CLK) 등을 출력하게 된다.

구동IC(DIC)로부터 출력된 구동신호(CLK, Vst)는 비표시영역(NA)에 형성된 대응되는 신호배선들(LL)을 통해 GIP회로(GIP)로 전달된다.

여기서, 게이트스타트신호(Vst)를 전달하는 제1신호배선(LL1)은 GIP회로(GIP)의 첫번째 스테이지와 연결되도록 구성된다. 한편, 클럭신호(CLK)를 전달하는 다수의 제2신호배선(LL2)은, GIP회로(GIP)의 길이방향을 따라 연장되어, 대응되는 스테이지와 연결되도록 구성된다.

이처럼, 게이트스타트신호(Vst)를 전달하는 제1신호배선(LL1)은 구동IC(DIC)로부터 첫번째 스테이지에 대응되는 위치까지 상당히 짧은 길이를 갖도록 형성된다. 이에 따라, 제1신호배선(LL1)은 주변의 배선패턴과 중첩됨으로써 형성되는 캐패시턴스가 매우 작아, 정전기 발생시 이에 취약하다. 즉, 외부 정전기가 유입되는 경우에, 제1신호배선(LL1)은 정전기에 의해 단선 등의 불량이 발생할 가능성이 매우 높다.

더욱이, 제1신호배선(LL1)은 직렬 형태로 GIP회로(GIP)에 연결되므로, 제1신호배선(LL1)에 단선 등의 결함이 발생하는 경우, 게이트스타트신호(Vst)가 GIP회로(GIP)에 전달될 수 없게 되어, GIP회로(GIP)는 정상적으로 구동될 수 없게 된다.

한편, 위와 같은 문제점은, 액정표시장치 뿐만 아니라 GIP 구조를 사용한 다른 종류의 표시장치에서도 발생할 수 있다.

본 발명은 GIP 구조의 표시장치에서 게이트스타트신호(Vst)를 전달하는 신호배선의 정전기에 의한 불량을 개선할 수 있는 방안을 제공하는 것에 과제가 있다.

전술한 바와 같은 과제를 달성하기 위해, 본 발명은 어레이기판의 비표시영역에 위치하고, 다수의 게이트배선에 게이트신호를 출력하는 GIP(gate in panel)회로와, 상기 비표시영역의 길이방향으로 일단 부분에서 타단 부분까지 연장되고, 상기 GIP회로와 연결된 다수의 신호배선을 포함하고, 상기 다수의 신호배선은 게이트스타트신호를 전송하는 제1신호배선과, 리셋신호를 전송하고 상기 비표시영역의 타단 부분에서 상기 제1신호배선과 연결된 제2신호배선을 포함하는 표시장치를 제공한다.

여기서, 상기 다수의 신호배선은 제3신호배선을 포함하고, 상기 제3신호배선은 상기 비표시영역의 폭방향으로 연장된 연결배선을 통해 GIP회로와 연결되고, 상기 제1신호배선은 절연막을 사이에 두고 상기 연결배선과 중첩될 수 있다.

상기 제1신호배선은 상기 다수의 게이트배선과 중첩될 수 있다.

상기 비표시영역의 일단 부분과 타단 부분 중 하나에 위치하고, 상기 제1 및 2신호배선 중 하나와 연결된 방전회로를 포함할 수 있다.

상기 비표시영역의 일단 부분과 타단 부분 중 다른 하나에 위치하고, 상기 제1 및 2신호배선 중 하나와 연결된 정전기 유도체를 포함할 수 있다.

본 발명에서는, GIP 구조의 표시장치에 있어서, 게이트스타트신호를 전송하는 신호배선을 다른 신호배선과 마찬가지로 GIP회로의 일단 부분부터 타단 부분까지 연장하고, 이를 게이트스타트신호와 동일한 신호인 리셋신호를 전송하는 신호배선과 연결하여 폐루프 구조를 구현하게 된다.

이에 따라, 폐루프 구조를 형성하는 신호배선은 주변의 신호배선과의 중첩 면적이 증가하여 캐패시턴스가 증가하게 됨으로써, 정전기 수용 특성이 향상되어 정전기에 의한 결함을 개선할 수 있게 된다. 더욱이, 게이트스타트신호를 전송하는 신호배선이나 리셋신호를 전송하는 신호배선에 결함이 발생하더라도, 게이트스타트신호나 리셋신호가 GIP회로에 정상적으로 인가될 수 있게 됨으로써, GIP회로가 정상적으로 동작할 수 있게 된다.

또한, 폐루프 구조의 신호배선에 방전회로나 정전기 유도체를 연결할 수 있다. 이에 따라, 해당 신호배선에 유입된 정전기는 방전회로나 정전기 유도체로 유도될 수 있게 되어, 신호배선의 정전기에 의한 결함을 더욱 개선할 수 있게 된다.

도 1은 종래의 GIP 구조의 액정표시장치를 개략적으로 도시한 도면.
도 2는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면.
도 3은 본 발명의 제1실시예에 따른 GIP회로와 신호배선이 형성된 표시패널의 어레이기판의 비표시영역 부분을 도시한 평면도.
도 4는 도 3의 절단선 IV-IV을 따라 도시한 단면도.
도 5는 본 발명의 제2실시예에 따른 액정표시장치를 개략적으로 도시한 도면.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.

본 발명의 실시예에 따른 표시장치로서는 GIP 구조를 갖는 모든 종류의 표시장치로서, 예를 들면, 액정표시장치, 유기발광소자표시장치, 플라즈마표시장치 등이 사용될 수 있다. 다만, 이하에서는, 설명의 편의를 위해, 액정표시장치를 예로 들어 설명한다.

도 2는 본 발명의 제1실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.

도 2를 참조하면, 본 발명의 제1실시예에 따른 액정표시장치(100)는 GIP 구조의 액정표시장치로서, 이는 표시패널(110)과, 구동IC(DIC)와, 구동보드(300)를 포함할 수 있다.

표시패널(110)에는 다수의 화소가 매트릭스 형태로 배치되어 영상을 표시하는 표시영역(AA)과, 표시영역(AA) 주변에 형성된 비표시영역(NA)이 구성된다.

여기서, 비표시영역(NA)은 게이트배선(GL)의 일단 측으로서 GIP회로(GIP)가 형성된 제1비표영역(NA1)과, 데이터배선(DL)의 일단 측으로서 구동IC(DIC)가 연결되는 제2비표시영역(NA2)를 포함할 수 있다.

표시패널(110)은 서로 마주하는 두개의 기판으로서, 예를 들면, 어레이기판과 이에 대향하는 대향기판과, 이들 두 기판 사이에 위치하는 액정층을 포함한다.

표시패널(110)의 어레이기판에는, 제1방향으로서 행방향을 따라 연장된 다수의 게이트배선(GL)과, 제2방향으로 열방향을 따라 연장된 다수의 데이터배선(DL)이 형성된다. 이와 같이 서로 교차하는 게이트배선 및 데이터배선(GL, DL)에 의해, 매트릭스(matrix) 형태로 배치된 다수의 화소가 정의된다.

구체적으로 도시하지는 않았지만, 각 화소에는 게이트배선 및 데이터배선(GL, DL)과 연결된 스위칭트랜지스터가 형성되어 있다. 스위칭트랜지스터는 화소전극과 연결된다. 화소전극에 대응하여 공통전극이 형성되며, 이들 화소전극과 공통전극에 전압이 인가되면, 이들 사이에 전계가 형성되어 액정을 구동하게 된다.

그리고, 화소전극과 공통전극 그리고 이들 전극 사이에 위치하는 액정은 액정캐패시터를 구성하게 된다. 한편, 각 화소에는, 스토리지캐패시터가 더욱 구성되며, 이는 화소전극에 인가된 데이터신호를 다음 프레임까지 저장하는 역할을 하게 된다.

한편, 구체적으로 도시하지 않았지만, 액정표시장치(100)는 표시패널(110)에 빛을 공급하는 광원으로서 백라이트유닛을 포함할 수 있다. 백라이트유닛은 냉음극관형광램프(cold cathode fluorescent lamp: CCFL), 외부전극형광램프(external electrode fluorescent lamp: EEFL), 발광다이오드(light emitting diode: LED) 등을 사용할 수 있다.

전술한 표시패널(110)의 어레이기판의 제1비표시영역(NA1)에는 게이트구동회로인 GIP회로(GIP)가 형성될 수 있다. 한편, 경우에 따라, 어레이기판의 서로 마주보는 양측에 GIP회로(GIP)가 형성될 수도 있다. 본 발명의 실시예에서는, 설명의 편의를 위해, 어레이기판 일측의 제1비표시영역(NA1)에 GIP회로(GIP)가 형성된 경우를 예로 든다.

GIP회로(GIP)는 게이트신호를 순차적으로 출력하는 쉬프트레지스터회로로서, 다수의 게이트배선(GL) 각각에 연결되어 게이트신호를 출력하는 다수의 스테이지(SR)가 구성된다.

스테이지(SR)는 매 프레임 마다 행라인 단위로 순차적으로 게이트신호를 출력하게 된다. 즉, 매 프레임에서 각 스테이지(SR)는 해당 행라인의 수평주기 동안 게이트하이전압을 출력하게 되고, 나머지 시간 동안에는 게이트로우전압을 출력하게 된다.

스테이지(SR)로부터 게이트하이전압이 출력되면, 해당 게이트배선(GL)에 연결된 화소의 스위칭트랜지스터는 턴온되고, 이에 동기하여 데이터배선(GL)을 통해 전달된 데이터신호가 해당 화소에 인가되어 충전된다.

위와 같이 구성된 GIP회로(GIP)는 이를 구동하는 구동신호로서, 예를 들면, 게이트스타트신호(Vst)와 서로 다른 위상의 다수의 클럭신호(CLK)와 리셋신호(RST)를 인가받게 된다. 한편, 도시하지는 않았지만, 저전위전압과 같은 전원전압이 GIP회로(GIP)를 구동하기 위해 인가될 수 있다.

클럭신호(CLK)는 대응되는 스테이지(SR)의 풀업트랜지스터의 드레인단자에 인가되며, 해당 스테이지(SR)의 신호 출력 구간 동안 클럭신호(CLK)의 하이전압이 게이트하이전압으로서 출력된다.

한편, 전단에 위치하는 스테이지(SR)에서 출력된 게이트신호는, 예를 들면 그 후단에 위치하는 스테이지(SR)의 동작을 스타트(start)하기 위한 스타트신호로 인가될 수 있다. 여기서, 예를 들면 첫번째 스테이지(SR)는 스타트신호로서 별도의 게이트스타트신호(Vst)가 구동IC(DIC)로부터 전송될 수 있다.

더욱이, 후단에 위치하는 스테이지(SR)에서 출력된 게이트신호는, 예를 들면 그 전전단에 위치하는 스테이지(SR)를 리셋하기 위한 리셋신호로 인가될 수 있다. 여기서, 예를 들면 마지막 스테이지(SR)는 리셋신호로서 별도의 리셋신호(RST)가 구동IC(DIC)로부터 전송될 수 있다.

이때, 위와 같은 게이트스타트신호(Vst)와 리셋신호(RST)는 실질적으로 서로 동일한 파형을 갖는 동일한 신호이다.

위와 같이 GIP회로(GIP)를 구동하는 구동신호들을 각각 전송하기 위한 다수의 신호배선(LL)이 비표시영역(NA)에 형성되며, 이들 신호배선(LL)은 구동IC(DIC)의 대응되는 출력핀에 각각 연결된다.

이들 신호배선(LL)은 게이트스타트신호(Vst)를 전송하는 제1신호배선(LL1)과, 리셋신호(RST)를 전송하는 제2신호배선(LL2)과, 클럭신호(CLK)를 전송하는 제3전송배선(LL3)을 포함할 수 있다. 한편, 제3신호배선(LL3)은 전원전압을 전송배선을 포함할 수 있다.

이들 신호배선(LL)은 구동IC(DIC)가 연결된 표시패널(110)의 제2비표시영역(NA2)으로부터 제1비표시영역(NA1)으로 연장된 후, 제1비표시영역(NA1)의 길이방향 즉 GIP회로(GIP)의 길이방향을 따라 연장된다.

즉, 클럭신호(CLK)를 전송하는 제3신호배선(LL3)은 제1비표시영역(NA1)의 길이방향을 따라 제1비표시영역(NA1)의 하단 부분(즉, GIP회로(GIP)의 하단 부분)까지 연장되도록 구성되며, 리셋신호(RST)를 전송하는 제2신호배선(LL2) 또한 제1비표시영역(NA1)의 길이방향을 따라 제1비표시영역(NA1)의 하단 부분까지 연장되도록 구성된다.

이와 마찬가지로, 게이트스타트신호(Vst)를 전송하는 제1신호배선(LL1) 또한 제1비표시영역(NA1)의 길이방향을 따라 제1비표시영역(NA1)의 하단 부분까지 연장되도록 구성된다.

특히, 이와 같은 제1신호배선(LL1)은 제1비표시영역(NA1)의 하단 부분에서 제2신호배선(LL2)과 서로 연결되도록 구성된다. 다시 말하면, 서로 동일한 신호인 게이트스타트신호 및 리셋신호(Vst, RST)를 각각 인가받는 제1신호배선 및 제2신호배선(LL1, LL2)은, 제1비표시영역(NA1)에서 그 길이방향을 따라 실질적으로 평행하게 연장되고 끝단이 서로 연결된다.

이에 따라, 제1 및 2신호배선(LL1, LL2)은 서로 병렬 연결 구조로 폐루프(closed loop)를 형성하게 된다.

이와 같이, 게이트스타트신호(Vst)를 전송하는 제1신호배선(LL1)을 GIP회로(GIP)의 하단 부분까지 연장하여 형성함으로써, 제1신호배선(LL1)은 주변의 신호배선과의 중첩 면적이 증가하게 되어, 제1신호배선(LL1)의 캐패시턴스가 증가하게 된다.

이와 관련하여 예를 들면, 제1신호배선(LL1)은, 클럭신호(CLK)를 전송하는 제3신호배선(LL3)과 GIP회로(GIP)의 연결배선(CL)과 중첩될 수 있게 된다. 이에 따라, 제1신호배선(LL1)은 주변의 신호배선과의 중첩면적이 증가되어, 제1신호배선(LL1)의 캐패시턴스가 증가하게 된다.

이처럼, 제1신호배선(LL1)의 캐피시턴스 증가에 의해 제1신호배선(LL1)은 정전기 수용 특성이 향상되어, 종래에 비해 정전기에 의한 결함이 개선될 수 있게 된다.

더욱이, 제1신호배선(LL1)은 제2신호배선(LL2)과 연결되어 폐루프 구조를 형성하게 됨으로써, 정전기 등에 의해 제1신호배선(LL1)에 단선 등의 결함이 발생하더라도, 게이트스타트신호(Vst)가 GIP회로(GIP)에 정상적으로 전달될 수 있게 된다.

이와 관련하여, 제1신호배선 및 제2신호배선(LL1, LL2)은 서로 병렬 연결 상태로서 동일한 신호인 게이트스타트신호 및 리셋신호(Vst, RST)를 인가받게 되는데, 제1신호배선(LL1)에 결함이 발생하더라도 제2신호배선(LL2)을 통해 게이트스타트신호(Vst)가 정상적으로 GIP회로(GIP)에 전달될 수 있다.

이와 마찬가지로, 제2신호배선(LL2)에 결함이 발생하더라도, 제1신호배선(LL1)을 통해 리셋신호(RST)가 정상적으로 GIP회로(GIP)에 전달될 수 있게 된다.

따라서, 제1 및 2신호배선(LL1, LL2)의 폐루프 구조를 통해, 해당 신호배선(LL1, LL2)에 정전기 등에 의한 결함이 발생하더라도, GIP회로(GIP)는 정상적으로 동작할 수 있게 된다.

전술한 GIP회로(GIP)가 형성된 표시패널(110)의 어레이기판의 일측에 인접한 타측으로서 제2비표시영역(NA2)에는 구동IC(DIC)가 연결될 수 있다.

구동IC(DIC)는 데이터배선(DL)에 데이터신호를 출력하는 데이터 구동회로에 해당된다. 표시패널(110) 구동을 위해 적어도 하나의 구동IC(DIC)가 사용될 수 있는데, 설명의 편의를 위해, 3개의 구동IC(DIC)가 사용된 경우를 예로 든다.

구동IC(DIC)는, 예를 들면, 배선패턴이 형성된 연성회로필름(210)에 실장될 수 있으며, 연성회로필름(210)에 실장된 상태로 표시패널(110)에 연결될 수 있다. 다른 예로서, 구동IC(DIC)는 COG 방식으로 표시패널(110)의 어레이기판에 직접 실장되도록 구성될 수도 있다. 본 발명의 실시예에서는, 설명의 편의를 위해, 구동IC(DIC)가 연성회로필름(210)에 실장된 경우를 예로 든다.

한편, GIP회로(GIP)에 가까이 위치하는 구동IC(DIC)는, GIP회로(GIP)를 구동하는 구동신호들을 출력하도록 구성될 수 있으며, 이들 구동신호를 출력하기 위한 신호 출력핀을 구비할 수 있다.

구동IC(DIC)는 연성회로필름(210)을 통해 구동보드(300)와 연결된다. 구동보드(300)에는 표시패널(110)을 구동하기 위한 구동회로가 실장된다. 예를 들면, 구동보드(300)에는 타이밍컨트롤러(310) 등이 실장될 수 있다.

타이밍컨트롤러(310)는 외부의 시스템으로부터 영상데이터와 타이밍신호를 전달받고, 영상데이터를 정렬하여 구동IC(DIC)에 출력할 수 있다. 또한, 타이밍컨트롤러(310)는 GIP회로(GIP)와 구동IC(DIC)를 구동하는 구동신호를 출력할 수 있다.

이하, 도 3 및 4를 참조하여 본 발명의 실시예에 따른 GIP회로(GIP)와 연결되는 신호배선들(LL)에 대해 보다 상세하게 설명한다.

도 3은 본 발명의 제1실시예에 따른 GIP회로와 신호배선이 형성된 표시패널의 어레이기판의 비표시영역 부분을 도시한 평면도이고, 도 4는 도 3의 절단선 IV-IV를 따라 도시한 단면도이다.

도 3을 참조하면, GIP회로(GIP)는 표시패널(110)의 어레이기판(111)의 제1비표시영역(NA1)에 형성되며, 제1비표시영역(NA2)의 길이방향인 제1방향을 따라 다수의 신호배선(LL)이 연장되어 있다.

이와 같은 다수의 신호배선(LL)은 구동IC(도 2의 DIC)와 연결되는 제2비표시영역(NA2)으로 연장된다. 제2비표시영역(NA2)에는 구동IC로부터 출력된 신호를 인가받는 다수의 출력패드(PD)가 형성되어 있다. 다수의 신호배선(LL)은, 다수의 출력패드(PD) 중 대응되는 출력패드(PD)와 연결되어 구동신호를 인가받게 된다.

신호배선(LL)은 게이트스타트신호(Vst)를 전송하는 제1신호배선(LL1)과, 리셋신호(RST)를 전송하는 제2신호배선(LL2)과, 클럭신호(CLK)를 전송하는 제3신호배선(LL3)을 포함할 수 있다.

이들 신호배선(LL1, LL2, LL3)은 모두 제1비표시영역(NA1)의 길이방향 즉 GIP회로(GIP)의 길이방향을 따라 연장된다.

즉, 클럭신호(CLK)를 전송하는 제3신호배선(LL3)은 제1비표시영역(NA1)의 길이방향을 따라 제1비표시영역(NA1)의 하단 부분까지 연장되며, 리셋신호(RST)를 전송하는 제2신호배선(LL2) 또한 제1비표시영역(NA1)의 길이방향을 따라 제1비표시영역(NA1)의 하단 부분까지 연장된다.

특히, 이와 같은 제1신호배선(LL1)은 제1비표시영역(NA1)의 하단 부분에서 제2신호배선(LL2)과 서로 연결되도록 구성된다.

한편, 각 신호배선(LL)은 제1비표시영역(NA1)의 폭방향인 제2방향을 따라 연장된 연결배선(CL)을 통해 GIP회로(GIP)와 연결된다. 즉, 신호배선(LL)은 연결배선(CL)을 통해 GIP회로(GIP)의 대응되는 스테이지(SR)에 연결되도록 구성된다.

이와 같은 연결배선(CL)은 단면적으로 볼 때 신호배선(LL)과 절연막을 사이에 두고 서로 다른 층에 형성되며, 콘택홀(CH)을 통해 대응되는 신호배선(LL)과 접촉하도록 구성된다.

이와 관련하여 도 4를 참조하여 예를 들면, 신호배선(LL)은 게이트배선(GL)과 동일물질로 동일층에 형성될 수 있으며, 신호배선(LL) 상에는 적어도 하나의 절연층(130)이 위치하고, 이와 같은 절연층(130) 상에 ITO와 같은 투명도전성 물질로 형성된 연결배선(CL)이 위치할 수 있다. 여기서, 연결배선(CL)은 표시영역(AA)의 각 화소에 위치하는 화소전극을 형성하는 과정에서 형성될 수 있는데, 이에 한정되지는 않는다.

이와 같은 경우에, 게이트스타트신호(Vst)를 전송하는 제1신호배선(LL1)은 클럭신호(CLK)를 전송하는 제3신호배선(LL3)과 연결된 연결배선(CL)과 중첩되어, 캐패시턴스(Cp)가 발생하게 된다.

이처럼, 제1신호배선(LL1)은 주변의 신호배선과의 중첩면적이 증가하게 되어, 결과적으로 제1신호배선(LL1)의 캐패시턴스(Cp)가 증가하게 된다.

이와 관련하여, 도 1을 참조하면, 종래의 경우에 게이트스타트신호(Vst)를 전송하는 제1신호배선(LL1)은 GIP회로(GIP)의 상단 부분까지만 연장되도록 구성됨으로써, 주변의 신호배선과의 중첩 면적이 매우 작아 정전기에 의한 결함이 발생하게 된다.

반면에, 본 실시예에 따르면, 제1신호배선(LL1)은 GIP회로(GIP)의 하단 부분까지 연장됨에 따라, 제1신호배선(LL1)은 주변의 신호배선과 중첩되어 중첩 면적이 종래에 비해 월등하게 증가하게 됨으로써, 정전기 수용 능력이 향상될 수 있게 된다.

이처럼, 본 실시예에서는, 제1신호배선(LL1)의 길이를 증가시킴으로써, 종래에 비해 정전기에 의한 결함이 개선될 수 있게 된다.

한편, 다른 예로서, 제1신호배선(LL1)은 GIP회로(GIP)의 출력측의 제1비표시영역(NA1)에 배치될 수 있다. 이와 같은 경우에는, 제1신호배선(LL1)은 GIP회로(GIP)의 출력측에 위치하는 게이트배선들(GL)과 중첩되며, 이와 같은 중첩에 따라 제1신호배선(LL1)의 캐패시턴스가 증가하여, 종래에 비해 정전기에 의한 결함을 개선할 수 있게 된다.

또한, 제1신호배선(LL1)은 동일한 신호를 전송하는 제2신호배선(LL2)과 서로 병렬 연결 구조로 폐루프(closed loop)를 형성하게 됨으로써, 정전기 등에 의해 제1신호배선(LL1)에 결함이 발생하더라도, 게이트스타트신호(Vst)가 GIP회로(GIP)에 정상적으로 전달될 수 있게 된다.

이와 관련하여, 종래에는 제1신호배선(LL1)은 직렬 연결 형태로 GIP회로(GIP)와 연결됨에 따라, 제1신호배선(LL1)에 단선 결함 등이 발생하는 경우에 게이트스타트신호(Vst)는 GIP회로(GIP)로 인가될 수 없게 되어, GIP회로(GIP)가 정상 구동할 수 없게 된다.

반면에, 본 실시예에 따르면, 동일한 신호를 전송하는 제1신호배선 및 제2신호배선(LL1, LL2)은 서로 병렬 연결 상태가 되어, 제1신호배선(LL1)에 결함이 발생하더라도 제2신호배선(LL2)을 통해 게이트스타트신호(Vst)가 정상적으로 GIP회로(GIP)에 전달될 수 있다.

마찬가지로, 제2신호배선(LL2)에 결함이 발생하더라도, 제1신호배선(LL1)을 통해 리셋신호(RST)가 정상적으로 GIP회로(GIP)에 전달될 수 있게 된다.

이처럼, 제1 및 2신호배선(LL1, LL2)은 서로 리페어(repair) 배선의 기능을 수행하게 된다.

한편, 제1 및 2신호배선(LL1, LL2)은 전체적으로 볼 때 동일한 신호를 전송하는 하나의 신호배선으로 볼 수 있으므로, 그 위치는 서로 반대가 될 수 있다.

전술한 바와 같이, 본 발명의 제1실시예에 따르면, 게이트스타트신호를 전송하는 신호배선을 다른 신호배선과 마찬가지로 GIP회로의 일단 부분으로부터 타단 부분까지 연장하고, 이를 게이트스타트신호와 동일한 신호인 리셋신호를 전송하는 신호배선과 연결하여 폐루프 구조를 구현하게 된다.

이에 따라, 폐루프 구조를 형성하는 신호배선은 주변의 신호배선과의 중첩 면적이 증가하여 캐패시턴스가 증가하게 됨으로써, 정전기 수용 특성이 향상되어 정전기에 의한 결함을 개선할 수 있게 된다.

더욱이, 게이트스타트신호를 전송하는 신호배선이나 리셋신호를 전송하는 신호배선에 결함이 발생하더라도, 게이트스타트신호나 리셋신호가 GIP회로에 정상적으로 인가될 수 있게 됨으로써, GIP회로가 정상적으로 동작할 수 있게 된다.

이하, 도 5를 참조하여 본 발명의 제2실시예를 설명한다. 도 5는 본 발명의 제2실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.

도 5에서는, 설명의 편의를 위해, 주요 구성을 위주로 간략하게 도시하였다. 그리고, 이하에서는 제1실시예와 동일유사한 구성에 대한 상세한 설명을 생략할 수 있다.

도 5를 참조하면, 본 발명의 제2실시예에 따른 액정표시장치(100)는, 정전기에 따른 결함을 개선하기 위해 방전회로(ESD)와 정전기 유도체(EI) 중 적어도 하나를 구비할 수 있다. 한편, 본 실시예에서는, 방전회로(ESD)와 정전기 유도체(EI)를 모두 구비한 경우를 예로 든다.

방전회로(ESD)와 정전기 유도체(EI)는 폐루프를 구성하는 제1신호배선 및 제2신호배선(LL1, LL2)에 연결된다.

이와 같은 방전회로(ESD)와 정전기 유도체(EI)는, 제1비표시영역(NA)의 제한된 면적을 고려할 때 제1 및 2신호배선(LL1, LL2)의 일끝단부나 양끝단부에 각각 배치될 수 있는데, 이에 한정되지는 않는다.

방전회로(ESD)와 정전기 유도체(EI)의 배치와 관련하여, 방전회로(ESD)와 정전기 유도체(EI)는 정전기에 의한 결함 방지를 위해 매우 큰 캐패시턴스를 갖는 소자들로서 이들은 큰 면적을 차지하게 된다.

한편, 최근에는 내로우베젤(narrow bezel)의 액정표시장치를 사용하는 것이 추세인데, 이 경우에 제1비표시영역(NA1)의 폭에는 한계가 있으며, 또한 제1비표시영역(NA1)에는 다양한 신호배선들이 형성되어 있으므로 그 면적이 극히 제한적이다.

이러한바, 큰 면적을 차지하는 방전회로(ESD)와 정전기 유도체(EI)를 제1비표시영역(NA1)에서 신호배선들(LL)이 형성된 부분에 형성하는 것은 용이하지 않다.

따라서, 상대적으로 공간적인 여유가 있는 제1비표시영역(NA1)의 상단부와 하단부 측에 방전회로(ESD)와 정전기 유도체(EI)를 형성하는 것이 바람직하다.

이때, 본 실시예에서는, 설명의 편의를 위해, 방전회로(ESD)를 제1비표시영역(NA1)의 상단부 측에 배치하고 제1신호배선(LL1)의 일끝단 측에 연결된 경우를 예로 든다. 그리고, 정전기 유도체(EI)를 제1비표시영역(NA1)의 하단부 측에 배치하고, 제1신호배선(LL1)의 타끝단 측에 연결된 경우를 예로 든다.

방전회로(ESD)는 제1신호배선(LL1)과 방전배선(ESL) 사이에 연결되도록 구성된다. 여기서, 방전배선(ESL)은 표시패널(110)의 어레이기판의 비표시영역(NA) 주변을 따라 연장되도록 형성되고 접지 단자와 연결될 수 있다.

이에 따라, 제1신호배선(LL1)에 정전기가 유입되면, 정전기는 방전회로(ESD)를 통해 방전배선(ESL)으로 빠져나갈 수 있게 된다.

정전기 유도체(EI)는 절연막을 사이에 두고 서로 마주보는 제1 및 2전극을 갖는 거대 용량의 캐패시터를 사용하여 구성될 수 있다. 이 경우에, 예를 들면, 정전기 유도체(EI)의 제1전극은 제1신호배선(LL1)과 연결되고, 타전극은 플로팅 상태를 가질 수 있다.

이에 따라, 제1신호배선(LL1)에 유입된 정전기는 거대 용량을 갖는 정전기 유도체(EI)로 유도되고, 이에 따라 정전기 터짐 또한 제1신호배선(LL1)이 아니라 정전기 유도체(EI)에서 발생된다.

위와 같이, 방전회로(ESD)나 정전기 유도체(EI)를 사용함으로써, 제1 및 2신호배선(LL1, LL2)의 정전기에 의한 불량을 더욱 개선할 수 있게 된다.

전술한 바에서는, GIP 구조의 액정표시장치를 예로 들어 설명하였는데, GIP회로가 표시패널에 직접 형성된 표시장치로서, 유기발광소자 표시장치나 플라즈마표시장치와 같은 표시장치에 대해, 전술한 본 발명의 실시예가 적용될 수 있음은 자명하다.

전술한 바와 같이, 본 발명의 실시예들에 따르면, GIP 구조의 표시장치에 있어서, 게이트스타트신호를 전송하는 신호배선을 다른 신호배선과 마찬가지로 GIP회로의 일단 부분부터 타단 부분까지 연장하고, 이를 게이트스타트신호와 동일한 신호인 리셋신호를 전송하는 신호배선과 연결하여 폐루프 구조를 구현하게 된다.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.

100: 액정표시장치 110: 표시패널
111: 어레이기판 130: 절연층
210: 연성회로필름 300: 구동보드
310: 타이밍컨트롤러
GL, DL: 게이트배선, 데이터배선
LL: 신호배선
LL1, LL2, LL3: 제1신호배선, 제2신호배선, 제3신호배선
GIP: GIP회로
SR: 스테이지
DIC: 구동IC
AA, NA: 표시영역, 비표시영역
NA1, NA2: 제1비표시영역, 제2비표시영역
Vst: 게이트스타트신호
RST: 리셋신호
CLK: 클럭신호
ESD: 방전회로
ESL: 방전배선
EI: 정전기 유도체

Claims

어레이기판의 비표시영역에 위치하고, 다수의 게이트배선에 게이트신호를 출력하는 GIP(gate in panel)회로와;
상기 비표시영역의 길이방향으로 일단 부분에서 타단 부분까지 연장되고, 상기 GIP회로와 연결된 다수의 신호배선을 포함하고,
상기 다수의 신호배선은 게이트스타트신호를 전송하는 제1신호배선과, 리셋신호를 전송하고 상기 비표시영역의 타단 부분에서 상기 제1신호배선과 연결된 제2신호배선을 포함하는
표시장치.
제 1 항에 있어서,
상기 다수의 신호배선은 제3신호배선을 포함하고,
상기 제3신호배선은 상기 비표시영역의 폭방향으로 연장된 연결배선을 통해 GIP회로와 연결되고,
상기 제1신호배선은 절연막을 사이에 두고 상기 연결배선과 중첩된
표시장치.
제 1 항에 있어서,
상기 제1신호배선은 상기 다수의 게이트배선과 중첩된
표시장치.
제 1 항에 있어서,
상기 비표시영역의 일단 부분과 타단 부분 중 하나에 위치하고, 상기 제1 및 2신호배선 중 하나와 연결된 방전회로
를 포함하는 표시장치.
제 4 항에 있어서,
상기 비표시영역의 일단 부분과 타단 부분 중 다른 하나에 위치하고, 상기 제1 및 2신호배선 중 하나와 연결된 정전기 유도체
를 포함하는 표시장치.