KR20200008389A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20200008389A
KR20200008389A KR1020180082454A KR20180082454A KR20200008389A KR 20200008389 A KR20200008389 A KR 20200008389A KR 1020180082454 A KR1020180082454 A KR 1020180082454A KR 20180082454 A KR20180082454 A KR 20180082454A KR 20200008389 A KR20200008389 A KR 20200008389A
Authority
KR
South Korea
Prior art keywords
resin layer
roughness
circuit board
printed circuit
circuit
Prior art date
Application number
KR1020180082454A
Other languages
English (en)
Other versions
KR102214641B1 (ko
Inventor
민태홍
최정우
송요한
장준형
오구라 이치로
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180082454A priority Critical patent/KR102214641B1/ko
Priority to JP2019010630A priority patent/JP6938825B2/ja
Priority to TW108103192A priority patent/TWI731298B/zh
Publication of KR20200008389A publication Critical patent/KR20200008389A/ko
Application granted granted Critical
Publication of KR102214641B1 publication Critical patent/KR102214641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 열경화성의 제1 수지층; 상기 제1 수지층 상에 적층되는 열가소성의 제2 수지층; 및 상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하는 비아를 포함하고, 상기 제1 수지층 및 상기 제2 수지층의 계면은 조도면을 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
각국에서는 전세계적으로 5G 상용화를 위한 기술개발에 총력을 기울이고 있다. 5G 시대의 10GHz 이상 주파수 대역에서의 원활한 신호 전송을 위해서는 기존에 존재하는 재료 및 구조로는 대응이 어려울 수 있다. 이에 따라, 수신된 고주파 신호를 손실 없이 메인 보드까지 전송하기 위한 새로운 재료 및 구조 개발이 이루어지고 있다.
공개특허공보 10-2011-0002112 (공개: 2011.01.06)
본 발명은 신호 손실이 감소되는 인쇄회로기판을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 열경화성의 제1 수지층; 상기 제1 수지층 상에 적층되는 열가소성의 제2 수지층; 및 상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하는 비아를 포함하고, 상기 제1 수지층 및 상기 제2 수지층의 계면은 조도면을 포함하는 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 열경화성 수지층 및 열가소성 수지층이 교대로 반복 적층되어 마련되는 적층체; 이웃하는 열경화성 수지층 및 열가소성 수지층을 일괄 관통하는 비아; 및 상기 이웃하는 열경화성 수지층 및 열가소성 수지층의 계면은 조도면을 포함하는 인쇄회로기판이 제공된다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판이 적용될 수 있는 단말기를 나타낸 도면.
도 2는 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 4 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 다양한 조도면을 나타낸 도면.
도 7은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 8은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 9는 본 발명의 실시예에 따른 인쇄회로기판을 제조하는 방법을 나타낸 도면.
도 10 내지 도 12는 본 발명의 실시예에 따른 인쇄회로기판의 조도면을 형성하는 다양한 방법을 나타낸 도면.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판이 적용될 수 있는 단말기를 나타낸 도면이다.
도 1을 참조하면, 전자기기 단말기(1)에는 메인보드(2)가 장착되고, 메인보드(2)에는 RF 처리부(RF 모듈)(RF1, RF2), IF 처리부(IF 칩)(IF), 베이스 밴드 칩(BB) 등이 실장될 수 있다. RF 처리부(RF1, RF2)는 안테나를 통해 수신되는 신호를 감쇄하기 위해 IF 처리부(IF)로 신호를 송신한다. 또는 RF 처리부(RF1, RF2)는 안테나를 통해 신호를 송신하기 위해 IF 처리부(IF)로부터 증폭된 신호를 수신한다. 여기서, RF 처리부(RF1, RF2)와 IF 처리부(IF)가 주고 받는 신호는 10GHz 이상의 고주파일 수 있다.
도 2 및 도 3은 본 발명의 실시예에 따른 인쇄회로기판을 포함하는 인쇄회로기판을 나타낸 도면이다. 본 발명의 실시예에 따른 인쇄회로기판(도 1의 10과 10')은 고주파 신호를 전달할 수 있고, 메인보드(도 1의 2) 상의 RF 처리부(도 1의 RF1과 RF2)와 IF 처리부(도 1의 IF)를 연결할 수 있다.
도 2를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 제1 수지층(110), 제2 수지층(120), 비아(V1)를 포함하고 제1 회로(210), 제2 회로(220)를 더 포함할 수 있다.
제1 수지층(110)과 제2 수지층(120)은 상하로 적층된다. 예를 들어, 제2 수지층(120)은 제1 수지층(110) 상에 적층될 수 있다.
제1 수지층(110)과 제2 수지층(120)은 서로 다른 물성을 가진다. 제1 수지층(110)은 열경화성이고 제2 수지층(120)은 열가소성이다.
열경화성의 제1 수지층(110)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다.
제1 수지층(110)의 수지 종류, 수지에 함유되는 필러 종류, 필러 함량 등에 따라 제1 수지층(110)의 유전정접(Dielectric dissipation factor, Df)이 조절될 수 있다. 여기서, 유전정접은 유전손실에 대한 값으로, 유전손실은 수지층(유전체)에 교류성 전계가 형성되었을 때 발생하는 손실 전력을 의미한다. 유전정접은 유전손실에 비례하며 유전정접이 작을수록 유전손실이 작다. 저유전손실 특성을 가지는 제1 수지층(110)은 고주파 신호 전달에 있어서 손실 감소 측면에서 유리하다.
제1 수지층(110)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제1 수지층(110)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.
한편, 제1 수지층(110)의 두께는 10um 이상 40um 일 수 있다. 또한, 제1 수지층(110)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.
열가소성의 제2 수지층(120)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.
제2 수지층(120)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제2 수지층(120)의 유전상수는 3.5이하일 수 있다.
한편, 제2 수지층(120)의 두께는 10um 이상 40um 일 수 있다. 제2 수지층(120)의 두께는 제1 수지층(110)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제2 수지층(120)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.
제1 수지층(110)과 제2 수지층(120)의 계면은 조도면(A)을 포함한다. 조도면은 CZ 처리 등과 같은 조화 처리가 되어 요철을 가지는 면을 의미한다. 제2 수지층(120) 상에 제1 수지층(110)이 적층된 경우, 제1 수지층(110)과 제2 수지층(120)의 계면은 제1 수지층(110)의 상면이자 제2 수지층(120)의 하면이다. 제1 수지층(110)의 상면(제2 수지층(120)의 하면)은 요철을 가진다. 이러한 요철에 의하면 제1 수지층(110)과 제2 수지층(120)은 서로에 대한 밀착력을 확보할 수 있다.
조도면(A)의 조도 Ra는 0.1이상 5이하일 수 있고, 조도 Rz는 20이하일 수 있다.
도 3을 참조하면, 제2 수지층(120)의 상면은 조도(A'참고)를 가질 수 있고, 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)의 조도는 제2 수지층(120)의 상면의 조도보다 클 수 있다. 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)은 제1 수지층(110)과 제2 수지층(120)의 밀착력을 위해 비교적 큰 조도를 가질 수 있다. 제2 수지층(120)의 상면은 회로(제2 회로(220))와의 밀착력을 위해 조도를 구비하지만, 회로를 통해 전달되는 신호의 손실 저감을 위해 비교적 작은 조도를 가질 수 있다. 제2 수지층(120)의 상면의 조도 Ra는 0.3 이하일 수 있고, 바람직하게는 0.1 이하일 수 있다.
도 2에 도시된 것과 같이 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)의 요철은 뾰족한 형상일 수 있다. 이 경우, 요철의 종단면은 삼각형일 수 있다.
도 4 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 제1 수지층(110)과 제2 수지층(120)의 계면의 다양한 조도면(A)을 나타낸 도면이다.
도 4를 참조하면, 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)의 요철은 하측(또는 상측)으로 갈수록 횡단면적이 커지는 형상을 가질 수 있다. 이러한 요철의 종단면은 사다리꼴 형상일 수 있다.
도 5를 참조하면, 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)의 요철은 곡면을 가질 수 있다. 이 경우, 요철의 종단면은 반원 형상일 수 있다.
도 6을 참조하면, 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)의 요철은 사각 형상의 종단면을 가질 수 있다.
한편, 본 발명의 실시예에 따른 인쇄회로기판의 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)은 상술한 형상 외에 다양한 형상을 가질 수 있다.
다시 도 1을 참조하면, 비아(V1)는 제1 수지층(110)과 제2 수지층(120)을 일괄 관통한다. 따라서, 비아(V1)의 측면은 제1 수지층(110)과 제2 수지층(120)의 계면과 접하며, 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)과 접할 수 있다.
비아(V1)는 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하는 비아홀 내에 전도성 물질이 충전되어 형성될 수 있다. 비아(V1)는 도금 비아일 수 있고, 도금 비아는 전도성 물질이 도금으로 충전된 것을 의미한다. 도금 비아인 비아(V1)는 구리(Cu)를 주성분으로 할 수 있다.
한편, 비아(V1)는 전도성 페이스트가 충전된 후 용융 및 냉각된 것일 수 있다(도 8 참고). 또한, 전도성 페이스트는, 주석(Sn), 은(Ag), 구리(Cu), 니켈(Ni) 등의 금속을 함유하는 페이스트, 금속을 함유하지 않고 전도성 고분자로 이루어진 페이스트 등일 수 있다.
비아(V1)가 전도성 페이스트가 충전됨으로써 형성되는 경우, 비아의 용융점은 후술하는 회로의 용융점보다 작을 수 있다.
비아(V1)의 제1 수지층(110)을 관통하는 부분의 횡단면적은, 비아(V1)의 제2 수지층(120)을 관통하는 부분의 횡단면적보다 작을 수 있다. 비아(V1)의 횡단면적은 비아(V1)의 하면에서 상면으로 갈수록 커질 수 있다.
회로는 전기 신호를 전달하는 도체선으로, 금속으로 이루어질 수 있다. 회로를 이루는 금속으로 구리(Cu) 등이 있다. 회로는 고주파 신호를 전달할 수 있으며, 제1 수지층(110)과 제2 수지층(120)이 저유전손실 특성을 가지는 경우, 회로가 고주파 신호를 전달할 때에 제1 수지층(110)과 제2 수지층(120)에 의한 신호 손실이 저감될 수 있다. 회로는 제1 회로(210)과 제2 회로(220)를 포함할 수 있다.
제1 회로(210)는 제1 수지층(110)의 하면에 형성되는 회로이고, 제2 회로(220)는 제2 수지층(120)의 상면에 형성되는 회로이다. 제1 회로(210)와 제2 회로(220)는 비아(V1)를 통해 전기적으로 연결될 수 있다.
구체적으로, 제1 회로(210)는 제1 수지층(110)의 하면에 매립된다. 즉, 제1 회로(210)는 제1 수지층(110)의 하면으로는 노출될 수 있지만, 제1 수지층(110)의 하면을 제외한 나머지 면은 제1 수지층(110)과 접촉된다.
또한, 제2 회로(220)는 제2 수지층(120)의 상면에 돌출되게 형성된다. 즉, 제2 회로(220)는 제2 수지층(120)의 상면에 접하고, 외측으로 돌출된다.
비아(V1)는 제1 회로(210)의 상면과 제2 회로(220)의 하면과 접촉될 수 있다. 나아가, 제1 회로(210)는 단부에 제1 패드를 포함하고, 제2 회로(220)는 단부에 제2 패드를 포함하며, 비아(V1)는 제1 패드와 제2 패드 사이에 개재되어, 제1 패드와 제2 패드 각각과 접촉될 수 있다.
제1 수지층(110)과 제2 수지층(120)의 계면에는 회로가 형성되지 않을 수 있다.
한편, 도 3과 같이, 제2 수지층(120)의 상면에 조도(A' 참고)가 있는 경우, 제2 회로(220)와 제2 수지층(120)의 계면에도 조도가 형성된다.
도 7은 본 발명의 실시예에 따른 인쇄회로기판을 포함하는 인쇄회로기판을 나타낸 도면이다.
도 7을 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 열경화성 수지층 및 열가소성 수지층이 교대로 반복 적층되어 마련되는 적층체; 및 이웃하는 열경화성 수지층과 열가소성 수지층을 일괄 관통하는 비아를 포함한다.
본 발명의 실시예에 따른 인쇄회로기판은, 열경화성의 제1 수지층(110), 열가소성의 제2 수지층(120), 열경화성의 제3 수지층(130), 열가소성의 제4 수지층(140)이 차례로 적층된 적층체를 포함할 수 있다. 한편, 제1 수지층(110) 아래에는 열가소성 수지층이 더 적층되고, 제4 수지층(140) 상에는 열경화성 수지층이 더 적층될 수 있다.
열경화성의 제1 수지층(110)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다.
제1 수지층(110)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제1 수지층(110)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.
한편, 제1 수지층(110)의 두께는 10um 이상 40um 일 수 있다. 또한, 제1 수지층(110)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.
열가소성의 제2 수지층(120)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.
제2 수지층(120)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제2 수지층(120)의 유전상수는 3.5이하일 수 있다.
한편, 제2 수지층(120)의 두께는 10um 이상 40um 일 수 있다. 제2 수지층(120)의 두께는 제1 수지층(110)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제2 수지층(120)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.
열경화성의 제3 수지층(130)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다.
제3 수지층(130)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제3 수지층(130)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.
한편, 제3 수지층(130)의 두께는 10um 이상 40um 일 수 있다. 또한, 제3 수지층(130)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.
제3 수지층(130)은 제1 수지층(110)과 동일할 수 있다.
열가소성의 제4 수지층(140)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.
제4 수지층(140)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제4 수지층(140)의 유전상수는 3.5이하일 수 있다.
한편, 제4 수지층(140)의 두께는 10um 이상 40um 일 수 있다. 제4 수지층(140)의 두께는 제3 수지층(130)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제4 수지층(140)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.
제4 수지층(140)은 제2 수지층(120)과 동일할 수 있다.
제1 수지층(110)과 제2 수지층(120)의 계면은 조도면(A)을 포함한다. 조도면(A)의 요철에 의하면 제1 수지층(110)과 제2 수지층(120)은 서로에 대한 밀착력을 가질 수 있다. 조도면(A)의 조도 Ra는 0.1이상 5이하일 수 있고, 조도 Rz는 20이하일 수 있다.
제3 수지층(130)과 제4 수지층(140)의 계면은 조도면(B)을 포함한다. 조도면(B)의 요철에 의하면 제3 수지층(130)과 제4 수지층(140)은 서로에 대한 밀착력을 가질 수 있다. 조도면(B)의 조도 Ra는 0.1이상 5이하일 수 있고, 조도 Rz는 20이하일 수 있다. 조도면(B)의 조도는 조도면(A)의 조도와 동일할 수 있다.
제2 수지층(120)과 제3 수지층(130)의 계면(A' 참고)에도 조도가 형성될 수 있지만, 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)의 조도보다 작다. 또한, 제2 수지층(120)과 제3 수지층(130)의 계면 조도(A' 참고)는 제3 수지층(130)과 제4 수지층(140)의 계면의 조도면(B)의 조도보다 작다. 제2 수지층(120)과 제3 수지층(130)의 계면 조도 Ra는 0.3 이하일 수 있고, 바람직하게는 0.1 이하일 수 있다.
이에 따르면, 적층체의 이웃하는 수지층 간의 계면에 있어서, 고조도와 저조도(또는 무조도)가 교대로 반복된다.
제1 수지층(110)과 제2 수지층(120)의 계면, 그리고 제3 수지층(130)과 제4 수지층(140)의 계면의 조도면(A, B)의 요철은 뾰족한 형상을 가지거나, 곡면을 가지거나, 종단면이 사다리꼴인 형상을 가지거나, 종단면이 사각형인 형상을 가질 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 비아는, 이웃하는 열경화성 수지층 및 열가소성 수지층을 일괄 관통한다. 비아는 제1 비아(V1), 제2 비아(V2) 등을 포함할 수 있다.
제1 비아(V1)는 제1 수지층(110)과 제2 수지층(120)을 일괄 관통한다. 따라서, 제1 비아(V1)의 측면은 제1 수지층(110)과 제2 수지층(120)의 계면과 접하며, 제1 수지층(110)과 제2 수지층(120)의 계면의 조도면(A)과 접할 수 있다.
제1 비아(V1)는 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하는 제1 비아홀 내에 전도성 물질이 충전되어 형성될 수 있다. 제1 비아(V1)는 도금 비아일 수 있고, 도금 비아인 제1 비아(V1)는 구리(Cu)를 주성분으로 할 수 있다.
한편, 제1 비아(V1)는 전도성 페이스트가 충전된 후 용융 및 냉각된 것일 수 있다(도 8 참고). 또한, 전도성 페이스트는, 주석(Sn), 은(Ag), 구리(Cu), 니켈(Ni) 등의 금속을 함유하는 페이스트, 금속을 함유하지 않고 전도성 고분자로 이루어진 페이스트 등일 수 있다.
제1 비아(V1)가 전도성 페이스트가 충전됨으로써 형성되는 경우, 제1 비아(V1)의 용융점은 회로의 용융점보다 작을 수 있다.
제2 비아(V2)는 제3 수지층(130)과 제4 수지층(140)을 일괄 관통한다. 따라서, 제2 비아(V2)의 측면은 제3 수지층(130)과 제4 수지층(140)의 계면과 접하며, 제3 수지층(130)과 제4 수지층(140)의 계면의 조도면(B)과 접할 수 있다.
제2 비아(V2)는 제3 수지층(130)과 제4 수지층(140)을 일괄 관통하는 제2 비아홀 내에 전도성 물질이 충전되어 형성될 수 있다. 제2 비아(V2)는 도금 비아일 수 있고, 도금 비아인 제2 비아(V2)는 구리(Cu)를 주성분으로 할 수 있다.
한편, 제2 비아(V2)는 전도성 페이스트가 충전된 후 용융 및 냉각된 것일 수 있다(도 8 참고). 또한, 전도성 페이스트는, 주석(Sn), 은(Ag), 구리(Cu), 니켈(Ni) 등의 금속을 함유하는 페이스트, 금속을 함유하지 않고 전도성 고분자로 이루어진 페이스트 등일 수 있다.
제2 비아(V2)가 전도성 페이스트가 충전됨으로써 형성되는 경우, 제2 비아(V2)의 용융점은 회로의 용융점보다 작을 수 있다.
비아는 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하거나, 제3 수지층(130)과 제4 수지층(140)을 일괄 관통하지만, 제2 수지층(120)과 제3 수지층(130)을 일괄 관통하지 않는다.
이 경우, 비아의 횡단면적이 비아의 하면에서 상면으로 갈수록 커진다고 할 때, 비아의 열경화성 수지층을 관통하는 부분의 횡단면적은 비아의 열가소성 수지층을 관통하는 부분의 횡단면적보다 작을 수 있다.
즉, 제1 비아(V1)의 제1 수지층(110)을 관통하는 부분의 횡단면적은, 제1 비아(V1)의 제2 수지층(120)을 관통하는 부분의 횡단면적보다 작을 수 있다. 제1 비아(V1)의 횡단면적은 제1 비아(V1)의 하면에서 상면으로 갈수록 커질 수 있다.
또한, 제2 비아(V2)의 제3 수지층(130)을 관통하는 부분의 횡단면적은, 제2 비아(V2)의 제4 수지층(140)을 관통하는 부분의 횡단면적보다 작을 수 있다. 제2 비아(V2)의 횡단면적은 제2 비아(V2)의 하면에서 상면으로 갈수록 커질 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 회로는, 비아가 일괄 관통한 열경화성 수지층 및 열가소성 수지층(이웃하는 열경화성 수지층 및 열가소성 수지층)에 있어서, 상기 열가소성 수지층의 일면에 형성되고, 상기 열경화성 수지층에 매립된다. 회로가 형성되는 열가소성 수지층의 일면은, 조도면이 형성되는 계면의 반대측에 위치한다. 회로는, 비아가 일괄 관통한 열경화성 수지층 및 열가소성 수지층의 계면에는 형성되지 않는다.
일면에 회로가 형성된 열가소성 수지층의 상기 일면에는 조도가 있을 수 있다. 즉, 회로와 열가소성 수지층 사이 계면에 조도가 형성될 수 있다. 열가소성 수지층의 회로가 형성된 일면의 조도는, 비아가 일괄 관통한 열경화성 수지층 및 열가소성 수지층의 계면의 조도보다 작다.
회로는 제1 회로(210), 제2 회로(220), 제3 회로(230) 등을 포함한다.
제1 회로(210)는 제1 수지층(110)의 하면에 형성되는 회로이다. 제1 회로(210)는 제1 수지층(110) 하에 적층된 열가소성 수지층(미도시)의 상면에 형성되어, 제1 수지층(110)으로 매립된다.
제2 회로(220)는 제2 수지층(120)의 상면에 형성되어 제3 수지층(130)으로 매립되는 회로이다.
제3 회로(230)는 제4 수지층(140)의 상면에 형성되어 제4 수지층(140) 상에 적층된 열경화성 수지층(미도시)로 매립된다.
제1 회로(210)와 제2 회로(220)는 제1 비아(V1)를 통해 전기적으로 연결되고, 제2 회로(220)와 제3 회로(230)는 제2 비아(V2)를 통해 전기적으로 연결될 수 있다.
제1 비아(V1)는 제1 회로(210)의 상면과 제2 회로(220)의 하면과 접촉될 수 있다. 나아가, 제1 회로(210)는 단부에 제1 패드를 포함하고, 제2 회로(220)는 단부에 제2 패드를 포함하며, 제1 비아(V1)는 제1 패드와 제2 패드 사이에 개재되어, 제1 패드와 제2 패드 각각과 접촉될 수 있다.
제2 비아(V2)는 제2 회로(220)의 상면과 제3 회로(230)의 하면과 접촉될 수 있다. 나아가, 제2 회로(220)는 단부에 제2 패드를 포함하고, 제3 회로(230)는 단부에 제3 패드를 포함하며, 제2 비아(V2)는 제2 패드와 제3 패드 사이에 개재되어, 제2 패드와 제3 패드 각각과 접촉될 수 있다.
일면에 제2 회로(220)가 형성된 열가소성의 제2 수지층(120)의 상기 일면에는 조도(A' 참고)가 있을 수 있다. 즉, 제2 회로(220)와 열가소성의 제2 수지층(120) 사이 계면에 조도가 형성될 수 있다. 제2 수지층(120)의 제2 회로(220)가 형성된 일면의 조도(A' 참고)는, 제1 비아(V1)가 일괄 관통한 열경화성의 제1 수지층(110) 및 열가소성의 제2 수지층(120)의 계면의 조도면(A)의 조도보다 작다.
일면에 제3 회로(230)가 형성된 열가소성의 제4 수지층(140)의 상기 일면에는 조도(B' 참고)가 있을 수 있다. 즉, 제3 회로(230)와 열가소성의 제4 수지층(140) 사이 계면에 조도가 형성될 수 있다. 제4 수지층(140)의 제3 회로(230)가 형성된 일면의 조도(B' 참고)는, 제2 비아(V2)가 일괄 관통한 열경화성의 제3 수지층(130) 및 열가소성의 제4 수지층(140)의 계면의 조도면(B)의 조도보다 작다.
한편, 회로는 적층체의 최외층에 형성되는 최외층 회로를 포함하며, 최외층 회로 중 최상부 회로는 적층체의 최상층에 위치하는 열가소성 수지층의 상면에 외측으로 돌출되게 형성된다. 또한, 최외층 회로 중 최하부 회로는 적층체의 최하층에 위치하는 열경화성 수지층의 하면에 매립된다.
적층체의 양면에는 최외층 회로를 커버하여 보호하는 커버층이 더 형성될 수 있고, 이러한 커버층은 연성의 커버레이(coverlay)일 수 있다. 연성의 커버레이는 적층체의 양면 전체에 형성될 수 있다. 이 경우, 인쇄회로기판은 연성기판일 수 있다.
또한, 연성의 커버레이의 일면에 경성의 절연층이 적층될 수 있으며, 경성의 절연층은 적층체의 양면 전체에 형성된 연성의 커버레이의 일부에 적층될 수 있다. 이 경우, 경성의 절연층이 적층된 부분은 리지드부가 되고, 커버레이만 적층되고 경성의 절연층이 적층되지 않은 부분은 플렉서블부가 되어, 인쇄회로기판은 경연성 기판이 될 수 있다. 한편, 경성의 절연층 상에는 SUS 등의 강성이 큰 재질로 이루어진 보강판이 결합될 수 있다.
도 9는 본 발명의 실시예에 따른 인쇄회로기판을 제조하는 방법을 나타낸 도면이다.
도 9(a)를 참조하면, 시드 금속층을 포함하는 디태치 코어(D)가 마련된다.
도 9(b)를 참조하면, 시드 금속층 상에 제1 회로(210)가 형성된다.
도 9(c)를 참조하면, 시드 금속층 상에 제1 회로(210)를 커버하는 열경화성의 제1 수지층(110)이 적층된다.
도 9(d)를 참조하면, 열경화성의 제1 수지층(110) 상에 열가소성의 제2 수지층(120)을 적층한다. 열가소성의 제2 수지층(120)은 상부에 구리층과 같은 금속층(M)을 구비할 수 있다. 이 금속층(M)은 시드층 역할을 할 수 있다.
도 9(e)를 참조하면, 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하는 비아홀(VH)이 형성된다. 비아홀(VH)은 레이저 드릴 등에 의해 형성될 수 있다. 비아홀(VH)은 제1 회로(210)를 노출시킨다.
도 9(f)를 참조하면, 비아홀(VH) 내부와 금속층(M) 상에 도금층이 선택적으로 형성되고, 불필요한 금속층이 제거됨으로써, 비아와 제2 회로(220)가 형성된다. 도 9(f) 이후에 디태치 코어(D)가 제거된다.
한편, 도 9(d)에서, 제2 수지층(120)의 제1 수지층(110)과 마주보는 면에 조도가 형성된다. 즉, 제2 수지층(120)의 상부면에는 금속층(M)이 구비되고, 제2 수지층(120)의 하부면에는 조도가 형성된다. 제2 수지층(120)이 제1 수지층(110)에 적층될 때, 제2 수지층(120)의 하부면 조도에 의하여, 제2 수지층(120)이 제1 수지층(110)에 적층된 후, 제1 수지층(110)과 제2 수지층(120)의 계면에 조도면(도 2의 A)이 형성된다.
도 10 내지 도 12는 본 발명의 실시예에 따른 인쇄회로기판의 조도면을 형성하는 다양한 방법을 나타낸 도면이다. 즉, 도 10 내지 도 12는 상기 도 9(d)에서 적층되는 제2 수지층(120)의 하부면 조도를 형성하는 다양한 방법을 도시한다.
도 10을 참조하면, 도 10(a)에 도시된 것과 같이, 제2 수지층(120)의 상면에는 저조도(조도 Ra는 0.3 이하)가 형성된 금속층(M)이 부착되고, 제2 수지층(120)의 하면에는 고조도(조도 Ra는 5 이하)가 형성된 제2의 금속층(M')이 부착된다. 제2 수지층(120)은 완전 경화 상태가 아니며, 금속층(M, M')들의 조도에 따라 제2 수지층(120)에도 조도가 형성된다. 도 10(b)에 도시된 것과 같이, 제2 수지층(120)의 하면에 부착된 제2의 금속층(M')을 에칭으로 제거하면, 제2 수지층(120)의 하면에 조도가 형성된다.
도 11을 참조하면, 일면에 저조도 금속층(M)이 부착된 제2 수지층(120)의 타면에 블래스트(blast) 처리를 함(도 11(a))으로써 제2 수지층(120)의 타면에 조도가 형성된다(도 11(b)). 블래스트(BL)는 건식 또는 습식일 수 있다. 블래스트 처리에 사용되는 연마제는 블래스트 처리 후에 제2 수지층(120)의 타면에 잔존할 수 있으며, 상기 연마제를 제거하는 수세 과정 또는 약품 처리 과정에서 제2 수지층(120)의 타면의 미세 조도가 추가적으로 형성될 수 있다. 특히 약품 처리에 사용되는 약품은 알칼리성일 수 있다.
도 12를 참조하면, 일면에 저조도 금속층(M)이 부착된 제2 수지층(120)의 타면에 버핑(buffing) 처리를 함(도 12(a))으로써 제2 수지층(120)의 타면에 조도가 형성된다(도 12(b)). 버핑 처리에는 버핑 롤(roll)(R)이 사용될 수 있고, 롤의 재질, 버핑 조건 등에 따라 조도 크기나 모양이 조절될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 제1 수지층
120: 제2 수지층
130: 제3 수지층
140: 제4 수지층
V1: 제1 비아
V2: 제2 비아
210: 제1 회로
220: 제2 회로
230: 제3 회로

Claims (22)

  1. 열경화성의 제1 수지층;
    상기 제1 수지층 상에 적층되는 열가소성의 제2 수지층; 및
    상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하는 비아를 포함하고,
    상기 제1 수지층 및 상기 제2 수지층의 계면은 조도면을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 조도면의 조도는 상기 제2 수지층의 상면의 조도보다 큰 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1 수지층의 하면에 매립된 제1 회로; 및
    상기 제2 수지층의 상면에 돌출되게 형성된 제2 회로를 더 포함하고,
    상기 비아는 상기 제1 회로 및 상기 제2 회로를 전기적으로 연결하는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 비아의 용융점은 상기 제1 회로의 용융점이 더 낮은 인쇄회로기판.
  5. 제1항에 있어서,
    상기 조도면에는 회로가 형성되지 않는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 조도면은 뾰족한 형상의 요철을 포함하는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 조도면은 하측으로 갈수록 횡단면적이 커지는 형상의 요철을 포함하는 인쇄회로기판.
  8. 제1항에 있어서,
    상기 조도면은 곡면을 가지는 요철을 포함하는 인쇄회로기판.
  9. 제1항에 있어서,
    상기 조도면은 종단면이 사각 형상인 요철을 포함하는 인쇄회로기판.
  10. 제1항에 있어서,
    상기 제1 수지층 및 상기 제2 수지층 각각의 유전정접은 0.002 이하인 인쇄회로기판.
  11. 열경화성 수지층 및 열가소성 수지층이 교대로 반복 적층되어 마련되는 적층체;
    이웃하는 열경화성 수지층 및 열가소성 수지층을 일괄 관통하는 비아; 및
    상기 이웃하는 열경화성 수지층 및 열가소성 수지층의 계면은 조도면을 포함하는 인쇄회로기판.
  12. 제11항에 있어서,
    상기 조도면은 상기 비아의 측면과 접하는 인쇄회로기판.
  13. 제11항에 있어서,
    상기 비아의 상기 열경화성 수지층을 관통하는 부분의 횡단면적은 상기 비아의 상기 열가소성 수지층을 관통하는 부분의 횡단면적보다 작은 인쇄회로기판.
  14. 제11항에 있어서,
    상기 비아가 일괄 관통한 상기 이웃하는 열경화성 수지층 및 열가소성 수지층에 있어서, 상기 열가소성 수지층의 일면에 형성되어, 상기 열경화성 수지층에 매립되는 회로를 더 포함하는 인쇄회로기판.
  15. 제14항에 있어서,
    상기 조도면의 조도는 상기 열가소성 수지층의 일면의 조도보다 큰 인쇄회로기판.
  16. 제14항에 있어서,
    상기 조도면에는 회로가 형성되지 않는 인쇄회로기판.
  17. 제14항에 있어서,
    상기 비아의 용융점은 상기 회로의 용융점이 더 낮은 인쇄회로기판.
  18. 제11항에 있어서,
    상기 조도면은 뾰족한 형상의 요철을 포함하는 인쇄회로기판.
  19. 제11항에 있어서,
    상기 조도면은 하측으로 갈수록 횡단면적이 커지는 형상의 요철을 포함하는 인쇄회로기판.
  20. 제11항에 있어서,
    상기 조도면은 곡면을 가지는 요철을 포함하는 인쇄회로기판.
  21. 제11항에 있어서,
    상기 조도면은 종단면이 사각 형상인 요철을 포함하는 인쇄회로기판.
  22. 제11항에 있어서,
    상기 열경화성 수지층 및 상기 열가소성 수지층 각각의 유전정접은 0.002 이하인 인쇄회로기판.
KR1020180082454A 2018-07-16 2018-07-16 인쇄회로기판 KR102214641B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180082454A KR102214641B1 (ko) 2018-07-16 2018-07-16 인쇄회로기판
JP2019010630A JP6938825B2 (ja) 2018-07-16 2019-01-24 プリント回路基板
TW108103192A TWI731298B (zh) 2018-07-16 2019-01-29 印刷電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180082454A KR102214641B1 (ko) 2018-07-16 2018-07-16 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20200008389A true KR20200008389A (ko) 2020-01-28
KR102214641B1 KR102214641B1 (ko) 2021-02-10

Family

ID=69170027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180082454A KR102214641B1 (ko) 2018-07-16 2018-07-16 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP6938825B2 (ko)
KR (1) KR102214641B1 (ko)
TW (1) TWI731298B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11432396B2 (en) 2020-03-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093184A (ko) * 1998-12-16 2001-10-27 엔도 마사루 도전성접속핀 및 패키지기판
KR100752025B1 (ko) * 2006-07-10 2007-08-28 삼성전기주식회사 인쇄회로기판의 제조 방법
KR20080020077A (ko) * 2006-08-30 2008-03-05 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조 방법
KR20110002112A (ko) 2003-04-15 2011-01-06 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판과 그 제조 방법
KR20120067968A (ko) * 2010-12-16 2012-06-26 니혼도꾸슈도교 가부시키가이샤 다층배선기판 및 그의 제조방법
KR20120097723A (ko) * 2011-02-25 2012-09-05 주식회사 심텍 회로기판 및 그 제조방법
KR20150021473A (ko) * 2013-08-20 2015-03-02 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 동박 및 그것을 사용한 적층판, 동판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
KR20170050577A (ko) * 2015-10-30 2017-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20170079574A (ko) * 2015-12-30 2017-07-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20170132680A (ko) * 2016-05-24 2017-12-04 아지노모토 가부시키가이샤 수지 조성물
KR20190052458A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 인쇄회로기판

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258435A (ja) * 2002-03-07 2003-09-12 Shinko Electric Ind Co Ltd 配線基板用シート材料及び多層配線基板
JP2006191145A (ja) * 2006-03-20 2006-07-20 Kyocera Corp 多層配線基板
CN204994111U (zh) * 2013-02-15 2016-01-20 株式会社村田制作所 层叠电路基板
JP5658399B1 (ja) * 2014-05-21 2015-01-21 株式会社フジクラ プリント配線板
JP6653466B2 (ja) * 2014-06-05 2020-02-26 パナソニックＩｐマネジメント株式会社 金属箔付き液晶ポリマーフィルムの製造方法、金属箔付き液晶ポリマーフィルム、多層プリント配線板の製造方法
WO2017175649A1 (ja) * 2016-04-05 2017-10-12 株式会社村田製作所 液晶ポリマー片面積層板
TWM543773U (zh) * 2017-01-26 2017-06-21 長興材料工業股份有限公司 感光型乾膜

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093184A (ko) * 1998-12-16 2001-10-27 엔도 마사루 도전성접속핀 및 패키지기판
KR20110002112A (ko) 2003-04-15 2011-01-06 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판과 그 제조 방법
KR100752025B1 (ko) * 2006-07-10 2007-08-28 삼성전기주식회사 인쇄회로기판의 제조 방법
KR20080020077A (ko) * 2006-08-30 2008-03-05 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조 방법
KR20120067968A (ko) * 2010-12-16 2012-06-26 니혼도꾸슈도교 가부시키가이샤 다층배선기판 및 그의 제조방법
KR20120097723A (ko) * 2011-02-25 2012-09-05 주식회사 심텍 회로기판 및 그 제조방법
KR20150021473A (ko) * 2013-08-20 2015-03-02 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 동박 및 그것을 사용한 적층판, 동판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
KR20170050577A (ko) * 2015-10-30 2017-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20170079574A (ko) * 2015-12-30 2017-07-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20170132680A (ko) * 2016-05-24 2017-12-04 아지노모토 가부시키가이샤 수지 조성물
KR20190052458A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11432396B2 (en) 2020-03-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same

Also Published As

Publication number Publication date
JP6938825B2 (ja) 2021-09-22
TW202007239A (zh) 2020-02-01
JP2020013977A (ja) 2020-01-23
KR102214641B1 (ko) 2021-02-10
TWI731298B (zh) 2021-06-21

Similar Documents

Publication Publication Date Title
US10993331B2 (en) High-speed interconnects for printed circuit boards
CN106332474B (zh) 刚性柔性基板及其制造方法
JP6221221B2 (ja) 電子部品内蔵基板及びその製造方法
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP7238241B2 (ja) プリント回路基板
JP7188836B2 (ja) プリント回路基板
JP7480458B2 (ja) プリント回路基板
TW201607384A (zh) 配線基板
KR102163044B1 (ko) 인쇄회로기판
KR102214641B1 (ko) 인쇄회로기판
KR20190099728A (ko) 인쇄회로기판
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR102194703B1 (ko) 인쇄회로기판
CN211828497U (zh) 树脂多层基板以及电子设备
KR102483613B1 (ko) 인쇄회로기판
CN118338525A (zh) 布线基板
KR20170087765A (ko) 인쇄회로기판
CN118338526A (zh) 布线基板
JP2023104759A (ja) 多層配線基板、半導体装置、多層配線基板の製造方法
KR20200137305A (ko) 인쇄회로기판
JP2004214702A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant