KR20200004026A - 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버 - Google Patents

인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버 Download PDF

Info

Publication number
KR20200004026A
KR20200004026A KR1020180076950A KR20180076950A KR20200004026A KR 20200004026 A KR20200004026 A KR 20200004026A KR 1020180076950 A KR1020180076950 A KR 1020180076950A KR 20180076950 A KR20180076950 A KR 20180076950A KR 20200004026 A KR20200004026 A KR 20200004026A
Authority
KR
South Korea
Prior art keywords
signal
mask
clock
delay
data
Prior art date
Application number
KR1020180076950A
Other languages
English (en)
Other versions
KR102518935B1 (ko
Inventor
김병국
전현규
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020180076950A priority Critical patent/KR102518935B1/ko
Priority to US16/459,353 priority patent/US10727839B2/en
Priority to CN201910590376.5A priority patent/CN110677230B/zh
Publication of KR20200004026A publication Critical patent/KR20200004026A/ko
Application granted granted Critical
Publication of KR102518935B1 publication Critical patent/KR102518935B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 실시예는 인터페이스신호에 임베디드된 클럭신호를 복원할 때, 사용되는 마스크신호를 생성함에 있어서, 마스크신호생성회로에서 발생하는 처리지연시간을 보상하여 마스크신호를 생성함으로써, 처리지연시간으로 인한 마스크신호의 부정확성을 줄일 수 있다.

Description

인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버{CLOCK RECOVERY DEVICE AND SOURCE DRIVER FOR RECOVERING EMBEDDED CLOCK FROM INTERFACE SIGNAL}
본 실시예는 인터페이스신호에서 임베디드클럭을 복원하는 기술에 관한 것이다.
두 개 이상의 장치는 인터페이스신호를 통해 정보를 교환할 수 있다.
인터페이스신호는 다수의 단위시간으로 분할되고, 각 단위시간마다 필드에 대한 값이 수록될 수 있다. 이러한 필드를 비트라고 부르기도 하는데, 수신장치가 인터페이스신호를 각 단위시간으로 분할하여 인식하면 인터페이스신호를 통해 수신되는 각 비트의 값을 읽을 수 있게 된다.
인터페이스신호를 각 단위시간으로 분할하기 위해서는 각 단위시간을 지시하는 클럭신호가 필요한데, 클럭신호는 인터페이스신호와 함께 송신장치에서 수신장치로 송신될 수 있다.
각 필드의 값을 포함하고 있는 인터페이스신호는 클럭신호와 별도의 라인을 통해 송수신될 수 있다. 수신장치는 제1라인을 통해 인터페이스신호를 수신하고, 제2라인을 통해 클럭신호를 수신하며, 클럭신호를 이용하여 인터페이스신호를 각 단위시간으로 분할하여 인식함으로써 인터페이스신호로부터 데이터를 획득할 수 있다.
그런데, 인터페이스신호와 클럭신호가 별도의 라인으로 구성되면 클럭신호와 인터페이스신호가 상호 간섭을 일으키는 EMI(electro magnetic interference)의 문제가 발생할 수 있고, 각 라인의 송신지연의 차이에 따른 데이터 샘플링 오류의 문제가 발생할 수 있으며, 라인 수의 증가에 따른 공간 배치의 문제가 발생할 수 있다.
전술한 문제를 해결하기 위해 송수신장치는 인터페이스신호에 클럭신호를 임베디드시켜 송수신할 수 있다. 이렇게 하면, EMI의 문제, 데이터 샘플링 오류의 문제 및 공간 배치의 문제가 완화될 수 있다.
인터페이스신호에 클럭신호가 임베디드되는 임베디드클럭방식에서는 인터페이스신호의 일부 시구간에 클럭신호가 삽입되어 송수신될 수 있다. 그리고, 수신장치는 클럭신호가 삽입된 시구간을 지시하는 마스크신호를 이용하여 인터페이스신호에서 클럭신호를 추출할 수 있다.
마스크신호생성회로는 클럭신호가 삽입된 부분을 포함하는 시구간을 지시하도록 마스크신호를 생성할 수 있다. 그런데, 마스크신호생성회로가 마스크신호를 생성할 때, 로직회로의 처리지연시간으로 인해, 클럭신호가 삽입된 부분의 시구간을 정확히 지시하지 못하는 문제가 발생할 수 있다. 예를 들어, 인터페이스신호에서 마스크신호가 지시하는 시구간에 클럭신호가 포함되어 있지 않거나, 해당 시구간에 데이터신호나 더미신호가 포함되어 있을 수 있다. 이렇게 되면, 수신장치가 인터페이스신호로부터 클럭신호를 복원하지 못하거나 송신장치가 의도한 클럭신호와는 다른 특성의 클럭신호를 생성할 수 있다.
이러한 배경에서, 본 실시예의 목적은, 인터페이스신호로부터 클럭신호를 정확히 복원하는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 실시예는, 제1마스크참조신호에 따라 마스크신호를 생성하는 마스크신호생성부; 제2마스크참조신호에 따라 마스크복제신호를 생성하는 마스크복제신호생성부; 클럭신호가 임베디드된 인터페이스신호에서 상기 마스크신호가 지시하는 시구간의 신호를 통해 추출클럭을 생성하는 클럭추출부; 상기 추출클럭을 시지연시켜 보상클럭을 생성하고, 상기 추출클럭과 상기 마스크복제신호의 위상 차이가 작아지도록 상기 추출클럭의 시지연을 제어하는 제1시지연제어부; 상기 보상클럭을 시지연시켜 다수의 데이터클럭신호, 상기 제1마스크참조신호 및 상기 제2마스크참조신호를 생성하고, 상기 제1마스크참조신호의 위상이 상기 제2마스크참조신호의 위상보다 앞서도록 상기 제1마스크참조신호 및 상기 제2마스크참조신호를 생성하는 제2시지연제어부를 포함하는 클럭복원장치를 제공한다.
상기 클럭복원장치에서, 상기 마스크신호생성부는, 제1내부회로를 통해 상기 제1마스크참조신호에 따라 상기 마스크신호의 라이징에지를 생성하고,
상기 마스크복제신호생성부는, 제2내부회로를 통해 상기 제2마스크참조신호에 따라 상기 마스크복제신호의 라이징에지를 생성하며, 상기 제1내부회로의 처리지연시간 및 상기 제2내부회로의 처리지연시간은 일정 시간 이내의 차이에 해당될 수 있다.
상기 클럭복원장치에서, 상기 인터페이스신호의 일 주기는, 정보가 구분되는 다수의 단위시간으로 분할되고, 상기 제1마스크참조신호의 위상은 상기 제2마스크참조신호의 위상보다 0.5 단위시간만큼 앞설 수 있다.
상기 클럭복원장치에서, 상기 제1시지연제어부는, 상기 추출클럭을 시지연시켜 상기 보상클럭을 출력하고, 전압제어신호에 따라 시지연의 정도를 조절하는 지연회로; 및 상기 추출클럭과 상기 마스크복제신호의 위상차이에 대응되는 상기 전압제어신호를 생성하여 상기 지연회로로 출력하는 위상차피드백부를 포함할 수 있다.
상기 클럭복원장치에서, 상기 마스크신호생성부는, 상기 제1마스크참조신호에 따라 상기 마스크신호의 라이징에지를 생성하고, 상기 추출클럭에 따라 상기 마스크신호의 폴링에지를 생성하거나 상기 추출클럭을 일정 시간 지연시킨 신호에 따라 상기 마스크신호의 폴링에지를 생성할 수 있다.
상기 클럭복원장치에서, 상기 제2시지연제어부는, 직렬로 연결되는 다수의 지연수단을 통해, 상기 보상클럭을 시지연시켜 서로 다른 위상의 복수의 데이터클럭신호를 생성하고, 전압제어신호에 따라 각각의 상기 지연수단의 시지연 정도를 조절하는 지연회로; 및 일 데이터클럭신호 및 상기 일 데이터클럭신호에서 일정 개수의 상기 지연수단을 거친 다른 일 데이터클럭신호의 위상차이에 대응되는 상기 전압제어신호를 생성하여 각각의 상기 지연수단으로 출력하는 위상차피드백부를 포함할 수 있다.
상기 클럭복원장치에서, 상기 인터페이스신호의 일 주기는, 정보가 구분되는 다수의 단위시간으로 분할되고, 상기 지연수단은 0.5 단위시간만큼 시간을 지연시킬 수 있다.
상기 클럭복원장치에서, 상기 인터페이스신호는, 더미신호구간 및 클럭신호구간을 포함하고, 상기 마스크신호의 라이징에지는 상기 더미신호구간에 위치하고, 폴링에지는 상기 클럭신호구간에 위치할 수 있다.
상기 클럭복원장치에서, 상기 제1마스크참조신호의 위상은 상기 제2마스크참조신호의 위상보다 상기 더미신호구간의 절반에 해당되는 시간만큼 앞설 수 있다.
다른 실시예는, 제1마스크참조신호를 이용하여 마스크신호를 생성하는 마스크신호생성부; 제2마스크참조신호를 이용하여 마스크복제신호를 생성하는 마스크복제신호생성부; 클럭신호가 임베디드된 인터페이스신호에서 상기 마스크신호가 지시하는 시구간의 신호를 통해 추출클럭을 생성하는 클럭추출부; 상기 추출클럭을 시지연시켜 보상클럭을 생성하고, 상기 인터페이스신호에서 상기 클럭신호에 대응되는 부분의 신호와 상기 마스크복제신호의 위상 차이가 작아지도록 상기 추출클럭의 시지연을 제어하는 제1시지연제어부; 상기 보상클럭을 시지연시켜 다수의 데이터클럭신호, 상기 제1마스크참조신호 및 상기 제2마스크참조신호를 생성하고, 상기 제1마스크참조신호의 위상이 상기 제2마스크참조신호의 위상보다 빠르도록 상기 제1마스크참조신호 및 상기 제2마스크참조신호를 생성하는 제2시지연제어부를 포함하는 클럭복원장치를 제공한다.
또 다른 실시예는, 클럭신호가 임베디드된 디스플레이신호를 수신하는 신호수신부; 상기 디스플레이신호에서 상기 클럭신호를 복원하여 다수의 데이터클럭신호를 생성하는 클럭복원부; 및 상기 다수의 데이터클럭신호에 따라 상기 디스플레이신호에서 영상데이터를 추출하고, 상기 영상데이터에 따라 패널에 배치되는 화소들을 구동하는 데이터구동부를 포함하는 소스드라이버를 제공한다.
상기 소스드라이버에서, 상기 클럭복원부는, 상기 디스플레이신호에서 마스크신호가 지시하는 시구간을 통해 추출클럭을 생성하고, 상기 추출클럭을 시지연시켜 보상클럭을 생성하며, 상기 보상클럭을 이용하여 상기 다수의 데이터클럭신호 및 상기 마스크신호를 생성하되, 상기 마스크신호와 일정 시간 시지연된 마스크복제신호가 상기 추출클럭과 위상이 동기화되도록 상기 추출클럭에 대한 시지연을 제어할 수 있다.
상기 소스드라이버에서, 상기 디스플레이신호의 일 주기는, 정보가 구분되는 다수의 단위시간으로 분할되고, 상기 마스크복제신호는, 상기 마스크신호와 일 단위시간 이내의 시지연을 가질 수 있다.
상기 소스드라이버에서, 상기 클럭복원부는, 제1마스크라이징신호에 따라 상기 마스크신호를 생성하는 마스크신호생성부, 및 상기 제1마스크라이징신호에서 일정 시간 시지연된 제2마스크라이징신호에 따라 상기 마스크복제신호를 생성하는 마스크복제신호생성부를 포함할 수 있다.
상기 소스드라이버에서, 상기 마스크복제신호생성부는 상기 마스크신호생성부와 동일한 로직회로를 포함할 수 있다.
상기 소스드라이버에서, 상기 디스플레이신호는, 직렬신호이고, 상기 데이터구동부는, 상기 디스플레이신호에서 상기 영상데이터에 대한 부분을 병렬데이터로 변환하는 직병렬변환부를 포함할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 인터페이스신호로부터 클럭신호를 정확히 복원할 수 있다. 일 예로서, 본 실시예에 의하면, 클럭신호가 임베디드된 인터페이스신호에서 마스크신호가 클럭신호의 삽입 부분을 정확히 지시하도록 함으로써, 인터페이스신호로부터 클럭신호를 정확히 복원할 수 있게 된다. 다른 예로서, 본 실시예에 의하면, 마스크신호생성회로에서 발생하는 처리지연시간을 보상하여 마스크신호를 생성함으로써, 처리지연시간으로 인한 마스크신호의 부정확성을 줄일 수 있게 된다. 또 다른 예로서, 본 실시예에 의하면, 마스크신호생성회로에서 발생하는 처리지연시간을 적응적으로 보상함으로써, 제조과정 혹은 동작환경에서 발생하는 각 마스크신호생성회로의 편차를 자동적으로 보상할 수 있게 된다.
도 1은 일반적인 데이터수신장치의 구성도이다.
도 2는 도 1에 도시된 데이터수신장치에서의 주요 신호의 타이밍 다이어그램이다.
도 3은 마스크라이징신호 및 마스크폴링신호와, 마스크신호 사이의 시간 차이를 나타내는 도면이다.
도 4는 일 실시예에 따른 디스플레이 장치의 구성도이다.
도 5는 일 실시예에 따른 데이터송신장치 및 데이터수신장치의 구성도이다.
도 6은 일 실시예에 따른 클럭복원부의 제1예시 구성도이다.
도 7은 일 실시예에 따른 클럭복원부의 제2예시 구성도이다.
도 8은 일 실시예에 따른 제2시지연제어부의 구성도이다.
도 9는 일 실시예에 따른 클럭복원부에서의 주요 신호의 타이밍 다이어그램이다.
도 10은 일 실시예에 따른 데이터구동장치의 구성도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 일반적인 데이터수신장치의 구성도이다.
도 1을 참조하면, 데이터수신장치는 클럭복원부(10) 및 데이터추출부(20)를 포함할 수 있다.
그리고, 클럭복원부(10)는 클럭추출부(CKEX), 전압제어지연라인부(VCDL), 위상피드백부(PDCP), 마스크신호생성부(MASKG) 등을 포함할 수 있다.
클럭추출부(CKEX)는 인터페이스신호(IS)에서 마스크신호(MASK)가 지시하는 시구간의 신호를 통해 추출클럭(ECK)을 생성할 수 있다.
그리고, 전압제어지연라인부(VCDL)는 추출클럭(ECK)을 시지연시켜 다수의 데이터클럭신호(DCK)를 생성할 수 있다. 전압제어지연라인부(VCDL)는 다수의 데이터클럭신호(DCK) 중 일 데이터클럭신호와 다른 일 데이터클럭신호의 위상이 동기화되도록 추출클럭(ECK)에 대한 시지연을 제어할 수 있다.
예를 들어, 전압제어지연라인부(VCDL)는 추출클럭(ECK)을 1 단위시간만큼 시지연시킨 일 데이터클럭신호를 피드백클럭신호(FEB_CK)로 위상피드백부(PDCP)로 송신하고, 추출클럭(ECK)을 N+1 단위시간만큼 시지연시킨 다른 일 데이터클럭신호를 참조클럭신호(REF_CK)로 위상피드백부(PDCP)로 송신할 수 있다.
그리고, 위상피드백부(PDCP)는 전술한 일 데이터클럭신호와 다른 일 데이터클럭신호의 위상차이에 대응되는 전압제어신호(VCTR)를 전압제어지연라인부(VCDL)로 송신할 수 있다. 그리고, 전압제어지연라인부(VCDL)는 전압제어신호(VCTR)에 따라 추출클럭(ECK)의 시지연 시간을 조정하여 전술한 일 데이터클럭신호와 다른 일 데이터클럭신호의 위상이 동기화되게 할 수 있다. 이러한 동기화에 따라 각 데이터클럭신호 사이의 위상차이가 정보가 구분되는 단위시간과 같아질 수 있다.
전압제어지연라인부(VCDL)는 다수의 데이터클럭신호(DCK)와 더불어 마스크라이징신호(MASK_R) 및 마스크폴링신호(MASK_F)를 생성하여, 마스크신호생성부(MASKG)로 전달할 수 있다. 여기서, 마스크라이징신호(MASK_R)는 추출클럭(ECK)으로부터 R(R은 0.5의 정수 배에 해당되는 수)개의 단위시간만큼 시지연된 신호이고, 마스크폴링신호(MASK_F)는 추출클럭(ECK)으로부터 Q(Q는 0.5의 정수 배에 해당되고, R보다 큰 수)개의 단위시간만큼 시지연된 신호일 수 있다.
마스크신호생성부(MASKG)는 마스크라이징신호(MASK_R)에 따라 마스크신호(MASK)의 라이징에지를 생성하고, 마스크폴링신호(MASK_F)에 따라 마스크신호(MASK)의 폴링에지를 생성함으로써 마스크신호(MASK)를 생성할 수 있다.
한편, 클럭복원부(10)에서 데이터클럭신호(DCK)가 생성되면, 데이터추출부(20)는 래치회로(F/F)를 이용하여 인터페이스신호(IS)를 각 데이터클럭신호(DCK)에 따라 래치함으로써 데이터신호(DT)를 생성할 수 있다.
도 2는 도 1에 도시된 데이터수신장치에서의 주요 신호의 타이밍 다이어그램이다.
도 2를 참조하면, 인터페이스신호(IS)에는 데이터신호(DT), 더미신호(DM) 및 클럭신호(CK)가 삽입될 수 있다. 데이터신호(DT)는 각 비트가 단위시간으로 구분되고, 일 단위시간에 일 비트의 데이터신호(DT)가 삽입될 수 있다. 클럭신호(CK)는 클럭이 삽입된 부분으로 1 단위시간 혹은 2 단위시간의 크기를 가질 수 있다. 더미신호(DM)는 데이터신호(DT)나 클럭신호(CK)가 아닌 부분으로 데이터신호(DT)와 클럭신호(CK) 사이의 간격을 유지하기 위해 삽입될 수 도 있고, 데이터신호(DT)의 확장을 위한 예비 구간으로 삽입될 수도 있다.
마스크신호(MASK)는 인터페이스신호(IS)에서 클럭신호(CK)가 삽입된 시구간을 지시하는 신호로서, 클럭복원장치는 마스크신호(MASK)의 라이징에지에서부터 마스크신호(MASK)의 폴링에지 사이의 시구간에서 인터페이스신호(IS)에 임베디드된 클럭신호(CK)를 추출할 수 있다. 한편, 클럭신호는 일정 주기를 가지고 반복되는 신호로서, 도 2에 도시된 것과 같이 일정 시구간을 가지면서 반복되는 부분 전체(CK)를 클럭신호로 볼 수도 있다. 하지만, 다른 관점에서, 이러한 부분(CK)의 라이징에지를 클럭신호로 볼 수도 있다.
클럭추출부는 마스크신호(MASK)가 하이레벨을 유지하는 시구간에서 인터페이스신호(IS)의 레벨변화를 감지하고, 인터페이스신호(IS)에서 라이징에지 혹은 폴링에지가 나타나면 해당 시점에 추출클럭(ECK)을 생성할 수 있다.
그리고, 전압제어지연라인부는 추출클럭(ECK)을 시지연시켜 복수의 데이터클럭(DCK[M:1], M은 2 이상의 자연수)을 생성할 수 있다.
그리고, 데이터추출부는 각 데이터클럭(DCK)의 라이징에지에서 인터페이스신호(IS)를 래치하여 데이터신호(DT[M:1])를 생성할 수 있다.
한편, 마스터신호생성부는 추출클럭(ECK)으로부터 일정 배수의 단위시간만큼 지연된 시간에서 마스크신호(MASK)를 생성할 수 있다. 인터페이스신호(IS)의 일 주기가 N(N은 2 이상의 자연수)개의 단위시간으로 분할되는 경우, 마스터신호생성부는 추출클럭(ECK)으로부터 N-0.5 단위시간만큼 지연된 시점에 라이징에지가 형성되고, N+0.5 단위시간만큼 지연된 시점에 폴링에지가 형성되도록 마스크신호(MASK)를 생성할 수 있다. 이렇게 되면, 클럭추출부가 마스크신호(MASK)가 하이레벨을 유지하는 시구간의 중간 시점에서 인터페이스신호(IS)의 클럭신호(CK)를 감지할 수 있게 된다.
이러한 마스크신호(MASK)의 라이징에지 및 폴링에지는 추출클럭(ECK)을 시지연시키는 전압제어지연라인부에 의해서 생성된다. 전압제어지연라인부는 추출클럭(ECK)으로부터 N-0.5 단위시간만큼 지연된 시점에 마스크라이징신호를 생성하고, N+0.5 단위시간만큼 지연된 시점에 마스크폴링신호를 생성할 수 있다.
그리고, 마스크신호생성부는 전압제어지연라인부로부터 전달받은 마스크라이징신호 및 마스크폴링신호를 이용하여 마스크신호(MASK)를 생성할 수 있다.
한편, 마스크신호생성부는 내부회로를 통해 마스크라이징신호에 따라 마스크신호(MASK)의 라이징에지를 형성하고, 마스크폴링신호에 따라 마스크신호(MASK)의 폴링에지를 형성할 수 있다. 그런데, 내부회로에 처리지연시간이 발생하기 때문에, 마스크신호(MASK)의 라이징에지와 마스크라이징신호가 동기화되지 못하고 일정한 시간 차이를 가지며, 마스크신호(MASK)의 폴링에지와 마스크폴링신호도 마찬가지로 동기화되지 못하고 일정한 시간 차이를 가질 수 있다.
도 3은 마스크라이징신호 및 마스크폴링신호와, 마스크신호 사이의 시간 차이를 나타내는 도면이다.
도 3을 참조하면, 마스크신호(MASK)의 라이징에지와 마스크라이징신호(MASK_R) 사이에 일정한 시간 차이(TD)가 발생할 수 있고, 마스크신호(MASK)의 폴링에지와 마스크폴링신호(MASK_F) 사이에 일정한 시간 차이(TD)가 발생할 수 있다. 이러한 시간 차이(TD)는 마스크신호생성부의 처리지연시간에 기인한 바가 크지만, 이러한 시간 차이(TD)는 다른 요인에 영향을 받을 수도 있다.
한편, 마스크신호생성부는 마스크신호(MASK)의 하이레벨 구간의 중심 부근에서 클럭신호(CK)를 감지하기 위해 전술한 시간 차이(TD)를 감안하여 마스크라이징신호(MASK_R) 및 마스크폴링신호(MASK_F)를 생성할 수 있다.
예를 들어, 마스크신호생성부는 추출클럭(ECK)로부터 N-0.5 단위시간만큼 지연된 시점보다 전술한 시간 차이(TD)만큼 앞당겨진 시점(덜 지연된 시점)에서 마스크라이징신호(MASK_R)를 생성하고, N+0.5 단위시간만큼 지연된 시점보다 전술한 시간 차이(TD)만큼 앞당겨진 시점(덜 지연된 시점)에서 마스크폴링신호(MASK_F)를 생성할 수 있다.
그런데, 전술한 시간 차이(TD)는 마스크신호생성부의 제조과정 및 동작환경에 따라 제품별로 차이를 가질 수 있기 때문에, 마스크신호생성부가 전술한 방법과 같이 그 시간 차이를 일정 값으로 고정시켜 놓고 적용시키면 클럭신호를 정확하게 복원하지 못하는 문제가 발생할 수 있다. 예를 들어, 전술한 시간 차이(TD)가 잘못 적용되면 마스크신호(MASK)의 폴링에지가 클럭신호(CK)의 라이징에지보다 빨라 마스크신호(MASK)의 하이레벨 시구간에 클럭신호(CK)의 라이징에지가 포함되지 못하는 문제가 발생할 수 있다. 다른 예로서, 전술한 시간 차이(TD)가 잘못 적용되면 마스크신호(MASK)의 라이징에지가 클럭신호(CK)의 라이징에지보다 느려 마스크신호(MASK)의 하이레벨 시구간에 클럭신호(CK)의 라이징에지가 포함되지 못하는 문제가 발생할 수 있다.
이러한 문제를 해결하기 위해, 본 명세서의 실시예는 전술한 시간 차이(TD)를 적응적으로 적용시키는 기술을 제공한다. 이러한 실시예의 일부 구성은 도 1 내지 도 3을 참조하여 설명한 구성과 동일할 수 있으며, 그 기능이나 세부 내용이 생략된 구성은 전술한 설명을 참조하면 이해될 수 있다.
도 4는 일 실시예에 따른 디스플레이 장치의 구성도이다.
도 4를 참조하면, 디스플레이 장치(400)는 복수의 패널구동장치(410, 420, 430 및 440) 및 디스플레이 패널(450)을 포함할 수 있다.
디스플레이 패널(450)에는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 배치되고, 다수의 화소가 배치될 수 있다. 화소(P)는 복수의 서브화소(SP: Sub-Pixel)로 구성될 수 있다. 그리고, 서브화소는 R(red), G(green), B(blue), W(white) 등일 수 있다. 하나의 화소는 RGB의 서브화소(SP)로 구성되거나, RGBG의 서브화소(SP)로 구성되거나, RGBW의 서브화소(SP) 등으로 구성될 수 있다. 이하에서는, 설명의 편의상, 하나의 화소는 RGB의 서브화소로 구성되는 것으로 설명한다.
패널구동장치(410, 420, 430 및 440)는 디스플레이 패널(450)에 영상을 표시하기 위한 신호들을 생성하는 장치로서, 영상처리장치(410), 데이터구동장치(420), 게이트구동장치(430) 및 데이터처리장치(440)가 패널구동장치(410, 420, 430 및 440)에 해당될 수 있다.
게이트구동장치(430)는 턴온전압 혹은 턴오프전압의 게이트구동신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 게이트구동신호가 서브화소(SP)로 공급되면 서브화소(SP)는 데이터라인(DL)과 연결된다. 그리고, 턴오프전압의 게이트구동신호가 서브화소(SP)로 공급되면 서브화소(SP)와 데이터라인(DL)의 연결은 해제된다. 게이트구동장치(430)는 게이트드라이버로 호칭될 수 있다.
데이터구동장치(420)는 데이터라인(DL)을 통해 서브화소(SP)로 데이터전압(Vp)을 공급할 수 있다. 데이터라인(DL)으로 공급되는 데이터전압(Vp)은 게이트구동신호에 따라 서브화소(SP)로 공급될 수 있다. 데이터구동장치(420)는 소스드라이버로 호칭될 수 있다.
데이터처리장치(440)는 게이트구동장치(430) 및 데이터구동장치(420)로 제어신호를 공급할 수 있다. 예를 들어, 데이터처리장치(440)는 스캔이 시작되도록 하는 게이트제어신호(GCS)를 게이트구동장치(430)로 전송할 수 있다. 그리고, 데이터처리장치(440)는 영상데이터(IMG)를 데이터구동장치(420)로 출력할 수 있다. 또한, 데이터처리장치(440)는 데이터구동장치(420)가 각 서브화소(SP)로 데이터전압(Vp)을 공급하도록 제어하는 데이터제어신호(DCS)를 전송할 수 있다. 데이터처리장치(440)는 타이밍컨트롤러로 호칭될 수 있다.
영상처리장치(410)는 영상데이터(IMG)를 생성하여 데이터처리장치(440)로 전송할 수 있다. 영상처리장치(410)는 호스트로 호칭될 수 있다.
한편, 데이터처리장치(440)와 데이터구동장치(420) 사이에는 통신인터페이스가 형성되고, 데이터처리장치(440)는 이러한 통신인터페이스를 통해 데이터제어신호(DCS) 및/또는 영상데이터(IMG)를 데이터구동장치(420)로 전송할 수 있다.
도 5는 일 실시예에 따른 데이터송신장치 및 데이터수신장치의 구성도이다.
도 5에 도시된 데이터송신장치(510)는 도 4를 참조하여 설명한, 일 패널구동장치에 포함될 수 있고, 데이터수신장치(520)는 도 4를 참조하여 설명한, 다른 일 패널구동장치에 포함될 수 있다.
일 예로서, 데이터송신장치(510)는 데이터처리장치(도 4의 440 참조)에 포함될 수 있고, 데이터수신장치(520)는 데이터구동장치(도 4의 420 참조)에 포함될 수 있다. 이때, 데이터송신장치(510)는 송신하는 데이터(DT)로서 영상데이터나 데이터제어신호를 송신할 수 있다.
다른 예로서, 데이터송신장치(510)는 데이터구동장치(도 4의 420 참조)에 포함될 수 있고, 데이터수신장치(520)는 데이터처리장치(도 4의 440 참조)에 포함될 수 있다. 이때, 데이터송신장치(510)는 송신하는 데이터(DT)로서 화소에 대한 센싱데이터를 송신할 수 있다.
데이터송신장치(510)는 P2S변환부(512), 클럭삽입부(514), 송신부(516) 등을 포함할 수 있다.
P2S변환부(512)는 병렬통신으로 처리되는 데이터(DT)를 직렬통신으로 변환할 수 있다. 그리고, 클럭삽입부(514)는 직렬로 변환된 데이터(DT)와 클럭(CK)을 결합시켜 인터페이스신호(IS)를 생성할 수 있다. 그리고, 송신부(516)는 신호라인을 통해 인터페이스신호(IS)를 데이터수신장치(520)로 송신할 수 있다.
데이터수신장치(520)는 S2P변환부(522), 클럭복원부(524), 수신부(526) 등을 포함할 수 있다.
수신부(526)는 신호라인을 통해 인터페이스신호(IS)를 수신할 수 있다. 그리고, 클럭복원부(524)는 인터페이스신호(IS)에서 클럭(CK)을 복원하고 데이터클럭신호(DCK)를 생성하여 S2P변환부(522)로 전달할 수 있다. 그리고, S2P변환부(522, 직병렬변환부)는 인터페이스신호(IS)에서 데이터신호가 삽입된 부분을 데이터클럭신호(DCK)를 통해 병렬데이터로 변환하여 데이터(DT)를 복원할 수 있다.
데이터송신장치(510)가 도 4를 참조하여 설명한 데이터처리장치에 포함되고, 데이터수신장치(520)가 도 4를 참조하여 설명한 데이터구동장치에 포함되는 경우, 데이터(DT)는 영상데이터 혹은 데이터제어신호를 포함할 수 있다.
그리고, 데이터송신장치(510)가 도 4를 참조하여 설명한 데이터구동장치에 포함되고, 데이터수신장치(520)가 도 4를 참조하여 설명한 데이터처리장치에 포함되는 경우, 데이터(DT)는 화소에 대한 센싱데이터일 수 있다.
도 6은 일 실시예에 따른 클럭복원부의 제1예시 구성도이다.
도 6을 참조하면, 클럭복원부(524a)는 클럭추출부(CKEX), 마스크신호생성부(MASKG), 마스크복제신호생성부(MASKGC), 제1시지연제어부(610) 및 제2시지연제어부(620)를 포함할 수 있다.
마스크신호생성부(MASKG)는 제1마스크참조신호(MASK_R1)에 따라 마스크신호(MASK)를 생성할 수 있다. 제1마스크참조신호(MASK_R1)는 마스크라이징신호일 수 있다. 마스크신호생성부(MASKG)는 제1마스크참조신호(MASK_R1)에 따라 마스크신호(MASK)의 라이징에지를 형성할 수 있다.
마스크신호생성부(MASKG)는 적어도 하나의 로직회로를 포함하는 제1내부회로를 포함하고 있으면서, 제1내부회로를 통해 제1마스크참조신호(MASK_R1)에 따라 마스크신호(MASK)의 라이징에지를 형성할 수 있다. 이때, 제1내부회로의 처리지연시간이 발생할 수 있는데, 이러한 처리지연시간에 따라 제1마스크참조신호(MASK_R1)와 마스크신호(MASK)의 라이징에지 사이에 일정 시간의 차이가 발생할 수 있다.
마스크복제신호생성부(MASKGC)는 제2마스크참조신호(MASK_R2)에 따라 마스크복제신호(CMASK)를 생성할 수 있다. 제2마스크참조신호(MASK_R2)는 마스크라이징신호일 수 있다. 마스크복제신호생성부(MASKGC)는 제2마스크참조신호(MASK_R2)에 따라 마스크복제신호(CMASK)의 라이징에지를 형성할 수 있다.
마스크복제신호생성부(MASKGC)는 적어도 하나의 로직회로를 포함하는 제2내부회로를 포함하고 있으면서, 제2내부회로를 통해 제2마스크참조신호(MASK_R2)에 따라 마스크복제신호(CMASK)의 라이징에지를 형성할 수 있다. 이때, 제2내부회로의 처리지연시간이 발생할 수 있는데, 이러한 처리지연시간에 따라 제2마스크참조신호(MASK_R2)와 마스크복제신호(MASKC)의 라이징에지 사이에 일정 시간의 차이가 발생할 수 있다.
제1내부회로와 제2내부회로는 유사하게 구성될 수 있다. 예를 들어, 제1내부회로에서 제1마스크참조신호(MASK_R1)에 따라 마스크신호(MASK)의 라이징에지를 형성하는 부분과 제2내부회로에서 제2마스크참조신호(MASK_R2)에 따라 마스크복제신호(MASKC)의 라이징에지를 형성하는 부분은 실질적으로 동일할 수 있다.
이렇게 되면, 제1내부회로의 처리지연시간 및 제2내부회로의 처리지연시간이 실질적으로 동일하거나 둘 사이의 차이가 일정 시간 이내에 해당될 수 있다. 보다 구체적으로, 제1마스크참조신호(MASK_R1)와 마스크신호(MASK)의 라이징에지 사이의 시간차와 제2마스크참조신호(MASK_R2)와 마스크복제신호(MASKC)의 라이징에지 사이의 시간차가 실질적으로 동일할 수 있다.
한편, 마스크신호(MASK)는 클럭추출부(CKEX)로 전달될 수 있다. 그리고, 클럭추출부(CKEX)는 클럭신호가 임베디드된 인터페이스신호(IS)에서 마스크신호(MASK)가 지시하는 시구간의 신호를 통해 추출클럭(ECK)을 생성할 수 있다.
제1시지연제어부(610)는 추출클럭(ECK)을 시지연시켜 보상클럭(CCK)을 생성할 수 있다. 그리고, 제1시지연제어부(610)는 인터페이스신호(IS)에서 클럭신호에 대응되는 부분의 신호(예를 들어, 도 2를 참조하여 설명한 인터페이스신호(IS)에서 더미신호와 클럭신호의 신호레벨 변경부분)와 마스크복제신호(MASKC)의 위상차이가 작아지도록 추출클럭(ECK)의 시지연을 제어할 수 있다.
제1시지연제어부(610)는 제1전압제어지연라인부(VCDL1) 및 제1위상차피드백부(PDCP1a)를 포함할 수 있다.
제1전압제어지연라인부(VCDL1)는 직렬로 연결되는 적어도 하나의 지연수단을 포함하는 지연회로일 수 있다. 제1전압제어지연라인부(VCDL1)는 전술한 지연수단을 통해 추출클럭(ECK)을 시지연시켜 보상클럭(CCK)을 출력할 수 있다. 그리고, 제1전압제어지연라인부(VCDL1)는 제1전압제어신호(VCTR1)에 따라 시지연의 정도를 조절할 수 있다. 제1전압제어지연라인부(VCDL1)를 제어하는 제1전압제어신호(VCTR1)는 제1위상차피드백부(PDCP1a)로부터 전달될 수 있다.
제1위상차피드백부(PDCP1a)는 인터페이스신호(IS)에서 클럭신호에 대응되는 부분의 신호와 마스크복제신호(MASKC)의 위상차이에 대응되는 신호를 제1전압제어신호(VCTR1)로 생성할 수 있다. 그리고, 제1위상차피드백부(PDCP1a)는 제1전압제어신호(VCTR1)를 제1전압제어지연라인부(VCDL1)로 출력할 수 있다.
제1위상차피드백부(PDCP1a)는 위상차이에 따라 업신호 혹은 다운신호를 생성하는 위상검출기(PD: phase detector), 업신호 혹은 다운신호에 따라 전하량을 변경시키는 차지펌프(CP: charge pump) 및 필터(LF: loop filter)를 포함하고 있으면서, 이러한 구성들을 이용하여 제1전압제어신호(VCTR1)를 생성할 수 있다.
제2시지연제어부(620)는 보상클럭(CCK)을 시지연시켜 다수의 데이터클럭신호(DCK), 제1마스크참조신호(MASK_R1) 및 제2마스크참조신호(MASK_R2)를 생성할 수 있다.
제2시지연제어부(620)는 제2전압제어지연라인부(VCDL2) 및 제2위상차피드백부(PDCP2)를 포함할 수 있다.
제2전압제어지연라인부(VCDL2)는 직렬로 연결되는 다수의 지연수단으로 구성되는 지연회로를 포함할 수 있다. 이러한 지연회로는 보상클럭(CCK)을 시지연시켜 서로 다른 위상의 복수의 데이터클럭신호(DCK)를 생성할 수 있다. 그리고, 이러한 지연회로는 제2전압제어신호(VCTR2)에 따라 각각의 지연수단의 시지연 정도를 조절할 수 있다.
제2위상차피드백부(PDCP2)는 피드백클럭(FEB_CK)과 참조클럭(REF_CK)의 위상차이에 대응되는 신호를 제2전압제어신호(VCTR2)로 생성할 수 있다. 그리고, 제2위상차피드백부(PDCP2)는 제2전압제어신호(VCTR2)를 지연회로에 포함되는 각각의 지연수단으로 출력할 수 있다.
피드백클럭(FEB_CK)은 제2전압제어지연라인부(VCDL2)에서 생성되는 일 데이터클럭신호일 수 있다. 그리고, 참조클럭(REF_CK)은 이러한 일 데이터클럭신호에서 일정 개수의 지연수단을 거친 다른 일 데이터클럭신호일 수 있다.
예를 들어, 인터페이스신호(IS)의 일 주기는, 정보가 구분되는 N(N은 2 이상의 자연수)개의 단위시간으로 분할될 수 있다. 그리고, 참조클럭(REF_CK)은 피드백클럭(FEB_CK)을 N개의 단위시간만큼 시지연시켜 생성한 데이터클럭신호일 수 있다. 이때, 참조클럭(REF_CK)과 피드백클럭(FEB_CK)의 위상이 일치하게 되면, 데이터수신장치에서 확인한 단위시간이 데이터송신장치에서 의도한 단위시간과 일치하게 된다.
한편, 이러한 구성에 따라 클럭복원부(524a)에는 피드백루프가 형성되고, 인터페이스신호(IS)에서 클럭신호에 대응되는 부분과 마스크복제신호(CMASK)의 위상이 동기화되게 된다. 이렇게 인터페이스신호(IS)에서 클럭신호에 대응되는 부분과 마스크복제신호(CMASK)의 위상을 동기화시킨 후에, 마스크신호(MASK)의 위상을 마스크복제신호(CMASK)의 위상보다 앞서게 하면, 결과적으로 마스크신호(MASK)의 위상이 인터페이스신호(IS)에서 클럭신호에 대응되는 부분보다 항상 앞서게 된다. 이에 따라, 클럭복원부(524a)는 다른 요소를 고려하지 않고 항상 자동적으로 마스크신호(MASK)의 위상을 인터페이스신호(IS)에서 클럭신호에 대응되는 부분보다 앞서게 할 수 있다.
좀더 구체적으로는, 클럭복원부(524a)는 전술한 구성을 통해 마스크신호(MASK)의 라이징에지가 항상 인터페이스신호(IS)에서 클럭신호에 대응되는 부분보다 앞서게 할 수 있다.
마스크신호(MASK)의 라이징에지가 인터페이스신호(IS)에서 클럭신호에 대응되는 부분보다 앞서는 정도는 제1마스크참조신호(MASK_R1)와 제2마스크참조신호(MAKS_R2)의 위상차이로 결정할 수 있다. 예를 들어, 제1마스크참조신호(MASK_R1)의 위상이 상기 제2마스크참조신호(MASK_R2)의 위상보다 0.5 단위시간만큼 앞서면, 마스크신호(MASK)의 라이징에지가 인터페이스신호(IS)에서 클럭신호에 대응되는 부분보다 0.5 단위시간만큼 앞서게 된다.
다른 예로서, 인터페이스신호(IS)가 더미신호구간 및 클럭신호구간을 포함하는 경우, 제1마스크참조신호(MASK_R1)의 위상이 상기 제2마스크참조신호(MASK_R2)의 위상보다 더미신호구간의 절반에 해당되는 시간만큼 앞설 수 있는데, 이렇게 되면, 마스크신호(MASK)의 라이징에지가 인터페이스신호(IS)에서 클럭신호에 대응되는 부분보다 더미신호구간의 절반에 해당되는 시간만큼 앞서게 된다.
마스크신호(MASK)의 폴링에지는 클럭신호구간에 위치할 수 있다. 그런데, 마스크신호생성부(MASKG)는 추출클럭(ECK)을 입력받고, 추출클럭(ECK)에 따라 혹은 추출클럭(ECK)을 일정 시간 지연시킨 신호에 따라 마스크신호(MASK)의 폴링에지를 형성함으로써 마스크신호(MASK)의 폴링에지를 클럭신호구간에 손쉽게 위치시킬 수 있다.
도 7은 일 실시예에 따른 클럭복원부의 제2예시 구성도이다.
도 6과 도 7을 대비할 때, 제1예시에 따른 클럭복원부(524a)에서 제1시지연제어부(610)는 인터페이스신호(IS)를 입력받고, 제2예시에 따른 클럭복원부(524b)에서 제2시지연제어부(710)는 추출클럭(ECK)을 입력받는 것에서 차이가 있고, 나머지 기능은 동일할 수 있다. 제2예시에 대한 설명에서 제1예시와 중첩되는 내용 중 일부는 생략될 수 있다.
도 7을 참조하면, 클럭복원부(524b)는 클럭추출부(CKEX), 마스크신호생성부(MASKG), 마스크복제신호생성부(MASKGC), 제1시지연제어부(710) 및 제2시지연제어부(620)를 포함할 수 있다.
제1시지연제어부(710)는 추출클럭(ECK)을 시지연시켜 보상클럭(CCK)을 생성할 수 있다. 그리고, 제1시지연제어부(710)는 추출클럭(ECK)과 마스크복제신호(MASKC)의 위상차이가 작아지도록 추출클럭(ECK)의 시지연을 제어할 수 있다.
제1시지연제어부(710)는 제1전압제어지연라인부(VCDL1) 및 제1위상차피드백부(PDCP1b)를 포함할 수 있다.
제1전압제어지연라인부(VCDL1)는 직렬로 연결되는 적어도 하나의 지연수단을 포함하는 지연회로일 수 있다. 제1전압제어지연라인부(VCDL1)는 전술한 지연수단을 통해 추출클럭(ECK)을 시지연시켜 보상클럭(CCK)을 출력할 수 있다. 그리고, 제1전압제어지연라인부(VCDL1)는 제1전압제어신호(VCTR1)에 따라 시지연의 정도를 조절할 수 있다. 제1전압제어지연라인부(VCDL1)를 제어하는 제1전압제어신호(VCTR1)는 제1위상차피드백부(PDCP1b)로부터 전달될 수 있다.
제1위상차피드백부(PDCP1b)는 추출클럭(ECK)과 마스크복제신호(MASKC)의 위상차이에 대응되는 신호를 제1전압제어신호(VCTR1)로 생성할 수 있다. 그리고, 제1위상차피드백부(PDCP1b)는 제1전압제어신호(VCTR1)를 제1전압제어지연라인부(VCDL1)로 출력할 수 있다.
제1위상차피드백부(PDCP1b)는 위상차이에 따라 업신호 혹은 다운신호를 생성하는 위상검출기(PD: phase detector), 업신호 혹은 다운신호에 따라 전하량을 변경시키는 차지펌프(CP: charge pump) 및 필터(LF: loop filter)를 포함하고 있으면서, 이러한 구성들을 이용하여 제1전압제어신호(VCTR1)를 생성할 수 있다.
이러한 구성에 따라 클럭복원부(524b)에는 피드백루프가 형성되고, 추출클럭(ECK)과 마스크복제신호(CMASK)의 위상이 동기화되게 된다. 이렇게 추출클럭(ECK)과 마스크복제신호(CMASK)의 위상을 동기화시킨 후에, 마스크신호(MASK)의 위상을 마스크복제신호(CMASK)의 위상보다 앞서게 하면, 결과적으로 마스크신호(MASK)의 위상이 추출클럭(ECK)보다 항상 앞서게 된다. 이에 따라, 클럭복원부(524b)는 다른 요소를 고려하지 않고 항상 자동적으로 마스크신호(MASK)의 위상을 추출클럭(ECK)보다 앞서게 할 수 있다.
좀더 구체적으로는, 클럭복원부(524b)는 전술한 구성을 통해 마스크신호(MASK)의 라이징에지가 항상 추출클럭(ECK)보다 앞서게 할 수 있다.
마스크신호(MASK)의 라이징에지가 추출클럭(ECK)보다 앞서는 정도는 제1마스크참조신호(MASK_R1)와 제2마스크참조신호(MAKS_R2)의 위상차이로 결정할 수 있다. 예를 들어, 제1마스크참조신호(MASK_R1)의 위상이 상기 제2마스크참조신호(MASK_R2)의 위상보다 0.5 단위시간만큼 앞서면, 마스크신호(MASK)의 라이징에지가 추출클럭(ECK)보다 0.5 단위시간만큼 앞서게 된다.
다른 예로서, 인터페이스신호(IS)가 더미신호구간 및 클럭신호구간을 포함하는 경우, 제1마스크참조신호(MASK_R1)의 위상이 상기 제2마스크참조신호(MASK_R2)의 위상보다 더미신호구간의 절반에 해당되는 시간만큼 앞설 수 있는데, 이렇게 되면, 마스크신호(MASK)의 라이징에지가 추출클럭(ECK)보다 더미신호구간의 절반에 해당되는 시간만큼 앞서게 된다.
마스크신호(MASK)의 폴링에지는 클럭신호구간에 위치할 수 있다. 그런데, 마스크신호생성부(MASKG)는 추출클럭(ECK)을 입력받고, 추출클럭(ECK)에 따라 혹은 추출클럭(ECK)을 일정 시간 지연시킨 신호에 따라 마스크신호(MASK)의 폴링에지를 형성함으로써 마스크신호(MASK)의 폴링에지를 클럭신호구간에 손쉽게 위치시킬 수 있다.
도 8은 일 실시예에 따른 제2시지연제어부의 구성도이다.
도 8을 참조하면, 제2시지연제어부(620)는 제2전압제어지연라인부(VCDL2) 및 제2위상차피드백부(PDCP2)를 포함할 수 있다.
제2전압제어지연라인부(VCDL2)는 다수의 지연수단(DS)을 포함할 수 있다. 각각의 지연수단(DS)은 시지연을 동반하는 인버터일 수 있고, 두 개의 지연수단(DS)이 일 단위시간만큼의 시지연을 담당할 수 있다.
제2전압제어지연라인부(VCDL2)는 다수의 지연수단(DS)을 이용하여 복수의 데이터클럭신호(DCK[N:1])를 생성할 수 있다.
제2전압제어지연라인부(VCDL2)는 복수의 데이터클럭신호(DCK[N:1]) 중 일 데이터클럭신호를 피드백클럭(FEB_CK)으로 출력하고, 다른 일 데이터클럭신호를 참조클럭(REF_CK)으로 출력할 수 있다. 인터페이스신호의 일 주기가 N개의 단위시간으로 분할될 경우, 참조클럭(REF_CK)은 피드백클럭(FEB_CK)을 N개의 단위시간만큼 시지연시킨 클럭일 수 있다.
제2위상차피드백부(PDCP2)는 위상검출기(PD), 차지펌프(CP) 및 필터(LF)를 포함할 수 있다.
위상검출기(PD)는 피드백클럭(FEB_CK)과 참조클럭(REF_CK)의 위상차에 대응하여 업신호(UP) 및 다운신호(DN)를 선택적으로 출력할 수 있다. 그리고, 차지펌프(CP)는 업신호(UP) 및 다운신호(DN)에 대응하여 출력전압을 생성하고, 필터(LF)는 차지펌프(CP)의 출력전압에 따라 제2전압제어신호(VCTR2)를 생성할 수 있다.
제2전압제어신호(VCTR2)는 지연수단(DS)의 구동전압이 될 수 있다. 이때, 제2전압제어신호(VCTR2)의 전압이 높은 경우, 지연수단(DS)의 전류가 증가하여 지연수단(DS)의 시지연이 감소하고, 반대로, 제2전압제어신호(VCTR2)의 전압이 낮은 경우, 지연수단(DS)의 전류가 감소하여 지연수단(DS)의 시지연이 증가할 수 있다.
제2전압제어지연라인부(VCDL2)는 데이터클럭신호(DCK)와 더불어, 제1마스크참조신호(MASK_R1) 및 제2마스크참조신호(MASK_R2)를 출력할 수 있다.
제2마스크참조신호(MASK_R2)는 제1마스크참조신호(MASK_R1)보다 시간이 지연된 신호일 수 있는데, 지연된 시간은 0.5 단위시간일 수 있다. 각각의 지연수단(DS)은 0.5 단위시간만큼 시간을 지연시킬 수 있고, 제1마스크참조신호(MASK_R1)와 제2마스크참조신호(MASK_R2)는 하나의 지연수단(DS)의 앞뒤에서 출력되는 신호일 수 있다.
도 9는 일 실시예에 따른 클럭복원부에서의 주요 신호의 타이밍 다이어그램이다.
도 9를 참조하면, 마스크복제신호(CMASK)는 추출클럭(ECK)과 위상이 동기화될 수 있다. 제1시지연제어부에서 마스크복제신호(CMASK)와 추출클럭(ECK)의 위상차이를 피드백하는데, 이러한 제어에 따라 마스크복제신호(CMASK)는 추출클럭(ECK)과 위상이 동기화될 수 있다.
마스크복제신호(CMASK)는 제2마스크참조신호(MASK_R2)가 마스크복제신호생성부의 처리지연시간(Tmask)만큼 지연된 신호일 수 있다. 제2마스크참조신호(MASK_R2)가 제1마스크참조신호(MASK_R1)으로부터 0.5 단위시간(UI)만큼 지연된 경우, 마스크복제신호(CMASK)는 제1마스크참조신호(MASK_R1)가 마스크복제신호생성부의 처리지연시간(Tmask)에 0.5 단위시간(UI)을 더한 만큼 지연된 것으로 볼 수 있다. 마스크복제신호생성부의 처리지연시간(Tmask)이 마스크신호생성부의 처리지연시간(Tmask)과 실질적으로 같을 경우, 마스크복제신호(CMASK)는 제1마스크참조신호(MASK_R1)가 마스크신호생성부의 처리지연시간(Tmask)에 0.5 단위시간(UI)을 더한 만큼 지연된 것으로 볼 수 있다.
그리고, 마스크복제신호(CMASK)와 추출클럭(ECK)이 동기화되기 때문에, 추출클럭(ECK)은 제1마스크참조신호(MASK_R1)가 마스크신호생성부의 처리지연시간(Tmask)에 0.5 단위시간(UI)을 더한 만큼 지연된 것으로 볼 수 있다. 제1마스크참조신호(MASK_R1)가 마스크신호생성부의 처리지연시간(Tmask)만큼 지연된 것이 마스크신호(MASK)의 라이징에지임으로, 결과적으로, 추출클럭(ECK)은 마스크신호(MASK)의 라이징에지에서 0.5 단위시간(UI)을 더한 만큼 지연된 것으로 볼 수 있다.
마스크신호(MASK)는 라이징에지가 제1마스크참조신호(MASK_R1)에 의해 형성되고, 폴링에지가 추출클럭(ECK)에 의해 형성될 수 있는데, 이에 따르면, 마스크신호(MASK)의 라이징에지는 추출클럭(ECK)보다 0.5 단위시간(UI)만큼 앞서고, 폴링에지는 추출클럭(ECK)보다 0.5 단위시간(UI)만큼 지연되도록 제어될 수 있다.
제1마스크참조신호는 일정한 변동폭(ΔT)을 가질 수 있는데, 이러한 변동폭(ΔT)은 제1시지연제어부의 제어 가능 범위에 대응될 수 있다. 제1시지연제어부의 제어 가능 범위가 마스크신호생성부의 처리지연시간(Tmask)의 변동 범위보다 넓은 범위를 가지면, 제품의 모든 편차가 자동적으로 보정될 수 있게 된다.
도 10은 일 실시예에 따른 데이터구동장치의 구성도이다.
도 10을 참조하면, 데이터구동장치(420)는 신호수신부(1010), 클럭복원부(1020) 및 데이터구동부(1030) 등을 포함할 수 있다.
신호수신부(1010)는 클럭신호가 임베디드된 디스플레이신호(DPS)를 데이터처리장치로부터 수신할 수 있다. 디스플레이신호(DPS)는 인터페이스신호의 일종으로 데이터제어신호, 영상데이터 등을 데이터로 포함하고, 클럭신호가 임베디드될 수 있다.
클럭복원부(1020)는 디스플레이신호(DPS)에서 클럭신호를 복원하여 다수의 데이터클럭신호(DCK)를 생성할 수 있다.
그리고, 데이터구동부(1030)는 다수의 데이터클럭신호(DCK)에 따라 디스플레이신호(DPS)에서 영상데이터를 추출하고, 영상데이터에 따라 데이터전압(Vdata)을 생성하여 패널에 배치되는 화소들을 구동할 수 있다.
클럭복원부(1020)는 디스플레이신호(DPS)에서 마스크신호가 지시하는 시구간을 통해 추출클럭을 생성하고, 추출클럭을 시지연시켜 보상클럭을 생성하며, 보상클럭을 이용하여 다수의 데이터클럭신호(DCK) 및 마스크신호를 생성할 수 있다. 그리고, 클럭복원부(1020)는, 마스크신호와 일정 시간 시지연된 마스크복제신호가 추출클럭과 위상이 동기화되도록 추출클럭에 대한 시지연을 제어할 수 있다.
디스플레이신호의 일 주기는, 정보가 구분되는 다수의 단위시간으로 분할되고, 마스크복제신호는, 마스크신호와 일 단위시간 이내의 시지연을 가질 수 있다.
클럭복원부(1020)는 제1마스크라이징신호에 따라 마스크신호를 생성하는 마스크신호생성부, 및 제1마스크라이징신호에서 일정 시간 시지연된 제2마스크라이징신호에 따라 마스크복제신호를 생성하는 마스크복제신호생성부를 포함할 수 있다.
마스크복제신호생성부는 마스크신호생성부와 동일한 로직회로를 포함할 수 있다.
디스플레이신호는, 직렬신호이고, 데이터구동부는, 디스플레이신호에서 영상데이터에 대한 부분을 병렬데이터로 변환하는 직병렬변환부를 포함할 수 있다.
이상에서 설명한 본 실시예에 의하면, 인터페이스신호로부터 클럭신호를 정확히 복원할 수 있다. 일 예로서, 본 실시예에 의하면, 클럭신호가 임베디드된 인터페이스신호에서 마스크신호가 클럭신호의 삽입 부분을 정확히 지시하도록 함으로써, 인터페이스신호로부터 클럭신호를 정확히 복원할 수 있게 된다. 다른 예로서, 본 실시예에 의하면, 마스크신호생성회로에서 발생하는 처리지연시간을 보상하여 마스크신호를 생성함으로써, 처리지연시간으로 인한 마스크신호의 부정확성을 줄일 수 있게 된다. 또 다른 예로서, 본 실시예에 의하면, 마스크신호생성회로에서 발생하는 처리지연시간을 적응적으로 보상함으로써, 제조과정 혹은 동작환경에서 발생하는 각 마스크신호생성회로의 편차를 자동적으로 보상할 수 있게 된다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 제1마스크참조신호에 따라 마스크신호를 생성하는 마스크신호생성부;
    제2마스크참조신호에 따라 마스크복제신호를 생성하는 마스크복제신호생성부;
    클럭신호가 임베디드된 인터페이스신호에서 상기 마스크신호가 지시하는 시구간의 신호를 통해 추출클럭을 생성하는 클럭추출부;
    상기 추출클럭을 시지연시켜 보상클럭을 생성하고, 상기 추출클럭과 상기 마스크복제신호의 위상 차이가 작아지도록 상기 추출클럭의 시지연을 제어하는 제1시지연제어부;
    상기 보상클럭을 시지연시켜 다수의 데이터클럭신호, 상기 제1마스크참조신호 및 상기 제2마스크참조신호를 생성하고, 상기 제1마스크참조신호의 위상이 상기 제2마스크참조신호의 위상보다 앞서도록 상기 제1마스크참조신호 및 상기 제2마스크참조신호를 생성하는 제2시지연제어부;
    를 포함하는 클럭복원장치.
  2. 제1항에 있어서,
    상기 마스크신호생성부는, 제1내부회로를 통해 상기 제1마스크참조신호에 따라 상기 마스크신호의 라이징에지를 생성하고,
    상기 마스크복제신호생성부는, 제2내부회로를 통해 상기 제2마스크참조신호에 따라 상기 마스크복제신호의 라이징에지를 생성하며,
    상기 제1내부회로의 처리지연시간 및 상기 제2내부회로의 처리지연시간은 일정 시간 이내의 차이에 해당되는 클럭복원장치.
  3. 제1항에 있어서,
    상기 인터페이스신호의 일 주기는, 정보가 구분되는 다수의 단위시간으로 분할되고,
    상기 제1마스크참조신호의 위상은 상기 제2마스크참조신호의 위상보다 0.5 단위시간만큼 앞서는 클럭복원장치.
  4. 제1항에 있어서,
    상기 제1시지연제어부는,
    상기 추출클럭을 시지연시켜 상기 보상클럭을 출력하고, 전압제어신호에 따라 시지연의 정도를 조절하는 지연회로; 및
    상기 추출클럭과 상기 마스크복제신호의 위상차이에 대응되는 상기 전압제어신호를 생성하여 상기 지연회로로 출력하는 위상차피드백부를 포함하는 클럭복원장치.
  5. 제1항에 있어서,
    상기 마스크신호생성부는,
    상기 제1마스크참조신호에 따라 상기 마스크신호의 라이징에지를 생성하고,
    상기 추출클럭에 따라 상기 마스크신호의 폴링에지를 생성하거나 상기 추출클럭을 일정 시간 지연시킨 신호에 따라 상기 마스크신호의 폴링에지를 생성하는 클럭복원장치.
  6. 제1항에 있어서,
    상기 제2시지연제어부는,
    직렬로 연결되는 다수의 지연수단을 통해, 상기 보상클럭을 시지연시켜 서로 다른 위상의 복수의 데이터클럭신호를 생성하고, 전압제어신호에 따라 각각의 상기 지연수단의 시지연 정도를 조절하는 지연회로; 및
    일 데이터클럭신호 및 상기 일 데이터클럭신호에서 일정 개수의 상기 지연수단을 거친 다른 일 데이터클럭신호의 위상차이에 대응되는 상기 전압제어신호를 생성하여 각각의 상기 지연수단으로 출력하는 위상차피드백부를 포함하는 클럭복원장치.
  7. 제6항에 있어서,
    상기 인터페이스신호의 일 주기는, 정보가 구분되는 다수의 단위시간으로 분할되고,
    상기 지연수단은 0.5 단위시간만큼 시간을 지연시키는 클럭복원장치.
  8. 제1항에 있어서,
    상기 인터페이스신호는, 더미신호구간 및 클럭신호구간을 포함하고,
    상기 마스크신호의 라이징에지는 상기 더미신호구간에 위치하고, 폴링에지는 상기 클럭신호구간에 위치하는 클럭복원장치.
  9. 제8항에 있어서,
    상기 제1마스크참조신호의 위상은 상기 제2마스크참조신호의 위상보다 상기 더미신호구간의 절반에 해당되는 시간만큼 앞서는 클럭복원장치.
  10. 제1마스크참조신호를 이용하여 마스크신호를 생성하는 마스크신호생성부;
    제2마스크참조신호를 이용하여 마스크복제신호를 생성하는 마스크복제신호생성부;
    클럭신호가 임베디드된 인터페이스신호에서 상기 마스크신호가 지시하는 시구간의 신호를 통해 추출클럭을 생성하는 클럭추출부;
    상기 추출클럭을 시지연시켜 보상클럭을 생성하고, 상기 인터페이스신호에서 상기 클럭신호에 대응되는 부분의 신호와 상기 마스크복제신호의 위상 차이가 작아지도록 상기 추출클럭의 시지연을 제어하는 제1시지연제어부;
    상기 보상클럭을 시지연시켜 다수의 데이터클럭신호, 상기 제1마스크참조신호 및 상기 제2마스크참조신호를 생성하고, 상기 제1마스크참조신호의 위상이 상기 제2마스크참조신호의 위상보다 빠르도록 상기 제1마스크참조신호 및 상기 제2마스크참조신호를 생성하는 제2시지연제어부;
    를 포함하는 클럭복원장치.
  11. 클럭신호가 임베디드된 디스플레이신호를 수신하는 신호수신부;
    상기 디스플레이신호에서 상기 클럭신호를 복원하여 다수의 데이터클럭신호를 생성하는 클럭복원부; 및
    상기 다수의 데이터클럭신호에 따라 상기 디스플레이신호에서 영상데이터를 추출하고, 상기 영상데이터에 따라 패널에 배치되는 화소들을 구동하는 데이터구동부를 포함하고,
    상기 클럭복원부는,
    상기 디스플레이신호에서 마스크신호가 지시하는 시구간을 통해 추출클럭을 생성하고, 상기 추출클럭을 시지연시켜 보상클럭을 생성하며, 상기 보상클럭을 이용하여 상기 다수의 데이터클럭신호 및 상기 마스크신호를 생성하되, 상기 마스크신호와 일정 시간 시지연된 마스크복제신호가 상기 추출클럭과 위상이 동기화되도록 상기 추출클럭에 대한 시지연을 제어하는
    소스드라이버.
  12. 제11항에 있어서,
    상기 디스플레이신호의 일 주기는, 정보가 구분되는 다수의 단위시간으로 분할되고,
    상기 마스크복제신호는, 상기 마스크신호와 일 단위시간 이내의 시지연을 가지는 소스드라이버.
  13. 제11항에 있어서,
    상기 클럭복원부는,
    제1마스크라이징신호에 따라 상기 마스크신호를 생성하는 마스크신호생성부, 및
    상기 제1마스크라이징신호에서 일정 시간 시지연된 제2마스크라이징신호에 따라 상기 마스크복제신호를 생성하는 마스크복제신호생성부를 포함하는 소스드라이버.
  14. 제13항에 있어서,
    상기 마스크복제신호생성부는 상기 마스크신호생성부와 동일한 로직회로를 포함하는 소스드라이버.
  15. 제11항에 있어서,
    상기 디스플레이신호는, 직렬신호이고,
    상기 데이터구동부는, 상기 디스플레이신호에서 상기 영상데이터에 대한 부분을 병렬데이터로 변환하는 직병렬변환부를 포함하는 소스드라이버.
KR1020180076950A 2018-07-03 2018-07-03 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버 KR102518935B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180076950A KR102518935B1 (ko) 2018-07-03 2018-07-03 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
US16/459,353 US10727839B2 (en) 2018-07-03 2019-07-01 Clock recovery device and source driver for recovering embedded clock from interface signal
CN201910590376.5A CN110677230B (zh) 2018-07-03 2019-07-02 时钟恢复装置和源极驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180076950A KR102518935B1 (ko) 2018-07-03 2018-07-03 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버

Publications (2)

Publication Number Publication Date
KR20200004026A true KR20200004026A (ko) 2020-01-13
KR102518935B1 KR102518935B1 (ko) 2023-04-17

Family

ID=69068599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180076950A KR102518935B1 (ko) 2018-07-03 2018-07-03 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버

Country Status (3)

Country Link
US (1) US10727839B2 (ko)
KR (1) KR102518935B1 (ko)
CN (1) CN110677230B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102507862B1 (ko) * 2018-07-09 2023-03-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
CN112202525B (zh) * 2020-10-29 2022-11-01 电信科学技术第五研究所有限公司 一种多板卡设备的pps延迟自动测量及补偿方法
CN115100998B (zh) * 2022-08-24 2022-11-15 成都利普芯微电子有限公司 一种驱动电路、驱动ic、驱动设备、显示设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060188048A1 (en) * 2005-02-02 2006-08-24 Sanyo Electric Co., Ltd Clock Extracting Circuit
KR20100092562A (ko) * 2009-02-13 2010-08-23 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
KR20180072170A (ko) * 2016-12-21 2018-06-29 주식회사 실리콘웍스 디스플레이 장치의 클럭 복원 회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3005499B2 (ja) 1997-06-26 2000-01-31 日本電気アイシーマイコンシステム株式会社 図形処理装置及び図形処理方法
JP4559788B2 (ja) 2003-07-14 2010-10-13 パナソニック株式会社 信号切り替え装置、信号切り替え方法及びデータ受信装置
KR100818181B1 (ko) * 2007-09-20 2008-03-31 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프 회로
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR101617325B1 (ko) * 2009-06-03 2016-05-19 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101606402B1 (ko) 2009-12-29 2016-03-28 주식회사 동부하이텍 클록 복원 회로
JP2011242838A (ja) * 2010-05-14 2011-12-01 Renesas Electronics Corp メモリインタフェース回路
KR101808344B1 (ko) * 2011-06-07 2017-12-13 엘지디스플레이 주식회사 표시장치와 그 구동 방법
JP2014062972A (ja) * 2012-09-20 2014-04-10 Renesas Electronics Corp データ受信回路、データ受信方法及びドライバ回路
KR20150026361A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 클럭 데이터 회복 장치 및 이를 포함하는 디스플레이 장치
KR102117130B1 (ko) * 2014-10-13 2020-06-01 매그나칩 반도체 유한회사 영상 표시장치의 이상화면 방지장치 및 방법
US9805693B2 (en) * 2014-12-04 2017-10-31 Samsung Display Co., Ltd. Relay-based bidirectional display interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060188048A1 (en) * 2005-02-02 2006-08-24 Sanyo Electric Co., Ltd Clock Extracting Circuit
KR20100092562A (ko) * 2009-02-13 2010-08-23 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
KR20180072170A (ko) * 2016-12-21 2018-06-29 주식회사 실리콘웍스 디스플레이 장치의 클럭 복원 회로

Also Published As

Publication number Publication date
CN110677230A (zh) 2020-01-10
US10727839B2 (en) 2020-07-28
KR102518935B1 (ko) 2023-04-17
CN110677230B (zh) 2023-09-05
US20200014391A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
KR102621926B1 (ko) 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR102518935B1 (ko) 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
CN102057417B (zh) 使用嵌入时钟信号的单一水平信号的传递的显示装置驱动系统
KR101125504B1 (ko) 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
KR102166908B1 (ko) 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US20190147831A1 (en) Display device and driving method thereof
CN108269551B (zh) 显示接口装置及其数据传输方法
TWI649966B (zh) 低電壓差分信號方式傳輸器及低電壓差分信號方式接收器
US10355700B2 (en) Clock data recovery circuit, apparatus including same and method for recovery clock and data
KR102126545B1 (ko) 표시 장치의 인터페이스 장치 및 방법
CN104168426A (zh) 一种视频拼接显示的多路同步方法及装置
US8704805B2 (en) System and method for handling image data transfer in a display driver
US10152932B2 (en) Controlling device and method for frequency synchronization and LCD television
KR20160145901A (ko) 표시 장치 및 그 제어 방법
KR20220064032A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
KR102507862B1 (ko) 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR102113618B1 (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
US6577649B1 (en) Multiplexer for asynchronous data
KR102419352B1 (ko) 표시장치, 데이터 구동부 및 스큐 보정 방법
KR20090073456A (ko) 평판 표시장치와 그의 구동방법
CN106294260B (zh) 数据从异步总线输出到同步总线的方法
KR102436557B1 (ko) 데이터 인터페이스 장치 및 그 구동방법
KR20240067571A (ko) 최적 등화 기능을 포함하는 디스플레이 구동 칩 및 최적 등화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant