CN110677230A - 时钟恢复装置和源极驱动器 - Google Patents

时钟恢复装置和源极驱动器 Download PDF

Info

Publication number
CN110677230A
CN110677230A CN201910590376.5A CN201910590376A CN110677230A CN 110677230 A CN110677230 A CN 110677230A CN 201910590376 A CN201910590376 A CN 201910590376A CN 110677230 A CN110677230 A CN 110677230A
Authority
CN
China
Prior art keywords
signal
mask
clock
time
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910590376.5A
Other languages
English (en)
Other versions
CN110677230B (zh
Inventor
金炳局
全炫奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN110677230A publication Critical patent/CN110677230A/zh
Application granted granted Critical
Publication of CN110677230B publication Critical patent/CN110677230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

在实施例的时钟恢复装置中，在产生当恢复嵌入于接口信号中的时钟信号时待使用的遮蔽信号中，可通过补偿在遮蔽信号产生电路中出现的处理延迟时间来产生遮蔽信号，由此降低因处理延迟时间而导致的遮蔽信号的不准确度。也提供一种源极驱动器。

Description

时钟恢复装置和源极驱动器
相关申请的交叉引用
本申请案要求2018年7月3日申请的韩国专利申请案第10-2018-0076950号的优先权，所述韩国专利申请案如同在本文完整阐述般出于所有目的以引用的方式并入本文中。
技术领域
实施例涉及一种用于从接口信号恢复嵌入式时钟的技术，尤其涉及一种时钟恢复装置和源极驱动器。
背景技术
至少两个装置可经由接口信号交换信息。
接口信号划分为多个单位时间，且可针对每一单位时间记录字段的值。这一字段也被称作位。在通过将接口信号划分到每一单位时间中来识别接口信号时，接收装置可读取经由接口信号接收的每一位的值。
为了将接口信号划分到每一单位时间中，需要指示每一单位时间的时钟信号。时钟信号可与接口信号一起从传输装置传输到接收装置。
含有每一字段的值的接口信号可经由从时钟信号分开的线传输和接收。接收装置可经由第一线接收接口信号，经由第二线接收时钟信号，且使用时钟信号来通过将接口信号划分到每一单位时间部分中而识别接口信号，由此从接口信号获得数据。
然而，如果接口信号和时钟信号由分开的线构成，那么可能存在时钟信号与接口信号彼此干扰的电磁干扰(electromagnetic interference，EMI)问题，可能因每一线的传输延迟中的差而存在数据取样错误问题，且可能因线数目增大而存在空间分配问题。
为了解决上述问题，传输/接收装置可传输/接收嵌入于接口信号中的时钟信号。这可缓解EMI问题、数据取样错误问题以及空间分配问题。
在时钟信号嵌入于接口信号中的嵌入式时钟方案中，时钟信号可插入到接口信号的一些时间间隔中并经传输和接收。接收装置可通过使用遮蔽信号而从接口信号提取时钟信号，所述遮蔽信号指示插入时钟信号的时间间隔。
遮蔽信号产生电路可产生遮蔽信号以指示含有插入时钟信号的部分的时间间隔。然而，在遮蔽信号产生电路产生遮蔽信号时，可能出现因逻辑电路的处理延迟时间而导致无法精确地指示插入时钟信号的部分的时间间隔的问题。举例来说，时钟信号可能并不包含于由接口信号中的遮蔽信号指示的时间间隔中，或数据信号或虚假信号可包含于对应的时间间隔中。在这种情况下，接收装置无法从接口信号恢复时钟信号，或传输装置可产生具有与预期时钟信号的特性不同的特性的时钟信号。
发明内容
在这一背景下，本公开的一方面是提供一种用于根据接口信号精确地恢复时钟信号的技术。
根据本公开的一方面，时钟恢复装置包含：遮蔽信号产生单元，配置成根据第一遮蔽参考信号产生遮蔽信号；遮蔽复制信号产生单元，配置成根据第二遮蔽参考信号产生遮蔽复制信号；时钟提取单元，配置成在接口信号中以由遮蔽信号指示的时间间隔经由信号产生提取时钟，所述接口信号具有嵌入于其中的时钟信号；第一时间延迟控制单元，配置成通过使提取时钟进行时间延迟来产生补偿时钟，且配置成控制提取时钟的时间延迟使得提取时钟与遮蔽复制信号之间的相位差变小；以及第二时间延迟控制单元，配置成通过使补偿时钟进行时间延迟来产生多个数据时钟信号、第一遮蔽参考信号以及第二遮蔽参考信号，且配置成产生第一遮蔽参考信号和第二遮蔽参考信号使得第一遮蔽参考信号的相位在第二遮蔽参考信号的相位之前。
在时钟恢复装置中，遮蔽信号产生单元可经由第一内部电路根据第一遮蔽参考信号产生遮蔽信号的上升沿，遮蔽复制信号产生单元可经由第二内部电路根据第二遮蔽参考信号产生遮蔽复制信号的上升沿，且第一内部电路的处理延迟时间和第二内部电路的处理延迟时间可对应于预定时间内的差。
在时钟恢复装置中，接口信号的一个时段可划分为多个单位时间，信息以所述多个单位时间来划分，且第一遮蔽参考信号的相位可在第二遮蔽参考信号的相位之前0.5个单位时间。
在时钟恢复装置中，第一时间延迟控制单元可包含：延迟电路，配置成通过使提取时钟进行时间延迟来输出补偿时钟，且配置成根据电压控制信号调整时间延迟的程度；以及相位差反馈单元，配置成产生对应于提取时钟与遮蔽复制信号之间的相位差的电压控制信号，以将所产生电压控制信号输出到延迟电路。
在时钟恢复装置中，遮蔽信号产生单元可根据第一遮蔽参考信号产生遮蔽信号的上升沿，且可根据提取时钟或通过使提取时钟延迟预定时间所获得的信号来产生遮蔽信号的下降沿。
在时钟恢复装置中，第二时间延迟控制单元可包含：延迟电路，配置成通过经由串联连接的多个延迟构件使补偿时钟进行时间延迟来产生具有不同相位的多个数据时钟信号，且配置成根据电压控制信号调整每一延迟构件的时间延迟的程度；以及相位差反馈单元，配置成经由预定数目的延迟构件在一个数据时钟信号中产生对应于一个数据时钟信号与另一数据时钟信号之间的相位差的电压控制信号，以将所产生电压控制信号输出到每一延迟构件。
在时钟恢复装置中，接口信号的一个时段可划分为多个单位时间，信息以所述多个单位时间来划分，且延迟构件可使时间延迟0.5个单位时间。
在时钟恢复装置中，接口信号可包含虚假信号间隔和时钟信号间隔，且遮蔽信号的上升沿可定位于虚假信号间隔中且所述遮蔽信号的下降沿可定位于时钟信号间隔中。
在时钟恢复装置中，第一遮蔽参考信号的相位可在第二遮蔽参考信号的相位之前一段时间，所述一段时间对应于虚假信号间隔的一半。
根据本公开的另一方面，时钟恢复装置包含：遮蔽信号产生单元，配置成使用第一遮蔽参考信号产生遮蔽信号；遮蔽复制信号产生单元，配置成使用第二遮蔽参考信号产生遮蔽复制信号；时钟提取单元，配置成在接口信号中以由遮蔽信号指示的时间间隔经由信号产生提取时钟，所述接口信号具有嵌入于其中的时钟信号；第一时间延迟控制单元，配置成通过使提取时钟进行时间延迟来产生补偿时钟，且配置成控制提取时钟的时间延迟使得与接口信号中时钟信号对应的一部分的信号与遮蔽复制信号之间的相位差变小；以及第二时间延迟控制单元，配置成通过使补偿时钟时间延迟来产生多个数据时钟信号、第一遮蔽参考信号以及第二遮蔽参考信号，且配置成产生第一遮蔽参考信号和第二遮蔽参考信号使得第一遮蔽参考信号的相位在第二遮蔽参考信号的相位之前。
根据本公开的另一方面，源极驱动器包含：信号接收单元，配置成接收显示信号，所述显示信号具有嵌入于其中的时钟信号；时钟恢复单元，配置成通过从显示信号恢复时钟信号来产生多个数据时钟信号；以及数据驱动单元，配置成根据多个数据时钟信号从显示信号提取图像数据且配置成根据图像数据驱动安置于面板上的像素。
在源极驱动器中，时钟恢复单元可在显示信号中经由用遮蔽信号指示的时间间隔产生提取时钟，可通过使提取时钟进行时间延迟来产生补偿时钟，可使用补偿时钟来产生多个数据时钟信号和遮蔽信号，且可控制用于提取时钟的时间延迟使得与遮蔽信号在时间上延迟预定时间的遮蔽复制信号与提取时钟在相位上同步。
在源极驱动器中，显示信号的一个时段可划分为多个单位时间，信息以所述多个单位时间来划分，且遮蔽复制信号可与遮蔽信号具有一个单位时间内的时间延迟。
在源极驱动器中，时钟恢复单元可包含：遮蔽信号产生单元，配置成根据第一遮蔽上升信号产生遮蔽信号；以及遮蔽复制信号产生单元，配置成根据第二遮蔽上升信号产生遮蔽复制信号，所述第二遮蔽上升信号是从第一遮蔽上升信号在时间上延迟预定时间。
在源极驱动器中，遮蔽复制信号产生单元可包含与遮蔽信号产生单元的逻辑电路相同的逻辑电路。
在源极驱动器中，显示信号可以是串行信号，且数据驱动单元可包含串行/并行转换单元，所述串行/并行转换单元配置成将显示信号中的图像数据的一部分转换为并行数据。
如上文所描述，根据实施例，可精确地从接口信号恢复时钟信号。作为一实例，根据实施例，可通过使得遮蔽信号精确地指示时钟信号插入于接口信号中的部分来精确地从接口信号恢复时钟信号，所述接口信号具有嵌入于其中的时钟信号。作为另一实例，根据实施例，可通过补偿遮蔽信号产生电路中产生的处理延迟时间来产生遮蔽信号，由此降低因处理延迟时间而导致的遮蔽信号的不准确度。作为另一实例，根据实施例，可适应性地补偿遮蔽信号产生电路中产生的处理延迟时间，由此自动地补偿可于制造工艺或操作环境中出现的每一遮蔽信号产生电路的偏差。
附图说明
通过结合附图进行的以下详细描述，本公开的上述和其它方面、特征以及优点将更加显而易见，在附图中：
图1为示出通用数据接收装置的配置图。
图2为示出图1中所示出的数据接收装置中的主信号的时序图。
图3为示出遮蔽上升信号和遮蔽下降信号中的每一个与遮蔽信号之间的时间差的图。
图4为示出根据一实施例的显示设备的配置图。
图5为示出根据一实施例的数据传输装置和数据接收装置的配置图。
图6为示出根据一实施例的时钟恢复单元的第一示范性配置图。
图7为示出根据一实施例的时钟恢复单元的第二示范性配置图。
图8为示出根据一实施例的第二时间延迟控制单元的配置图。
图9为示出根据一实施例的时钟恢复单元中的主信号的时序图。
图10为示出数据驱动装置的配置图。
具体实施方式
在下文中，将参考附图详细描述本公开的实施例。在将附图标号添加到每一附图中的元件时，相同元件尽管在不同附图中示出也将尽可能由相同附图标号指定。此外，在本公开的以下描述中，当确定并入本文中的已知功能和配置的详细描述可能使本公开的主题十分不清晰时，将省略此描述。
另外，在描述本公开的组件时，可能在本文中使用例如第一、第二、A、B、(a)、(b)等的术语。这些术语仅用于区分一个结构元件与其它结构元件，且对应结构元件的性质、次序、顺序或类似物不受所述术语限制。当在说明书中描述一个组件“连接”、“耦合”或“接合”到另一组件时，应理解，第一组件可以直接连接、耦合或接合到第二组件，且第三组件可以“连接”、“耦合”以及“接合”在第一组件与第二组件之间。
图1为示出通用数据接收装置的配置图。
参看图1，数据接收装置可包含时钟恢复单元10和数据提取单元20。
时钟恢复单元10可包含时钟提取单元CKEX、电压控制延迟线单元VCDL、相位反馈单元PDCP、遮蔽信号产生单元MASKG等。
时钟提取单元CKEX可在接口信号IS中以由遮蔽信号MASK指示的时间间隔经由信号产生提取时钟ECK。
电压控制延迟线单元VCDL可通过使提取时钟ECK时间延迟来产生多个数据时钟信号DCK。电压控制延迟线单元VCDL可控制提取时钟ECK上的时间延迟，使得多个数据时钟信号DCK中的一个数据时钟信号的相位与另一数据时钟信号的相位同步。
举例来说，电压控制延迟线单元VCDL可将通过使提取时钟ECK时间延迟一个单位时间所获得的一个数据时钟信号作为反馈时钟信号FEB_CK传输到相位反馈单元PDCP，且可将通过使提取时钟ECK时间延迟(N+1)个单位时间所获得的另一数据时钟信号作为参考时钟信号REF_CK传输到相位反馈单元PDCP。
相位反馈单元PDCP可将对应于上述一个数据时钟信号与另一数据时钟信号之间的相位差的电压控制信号VCTR传输到电压控制延迟线单元VCDL。电压控制延迟线单元VCDL可根据电压控制信号VCTR调整提取时钟ECK的时间延迟时间，使得上述一个数据时钟信号的相位可与另一数据时钟信号的相位同步。根据这一同步，相应数据时钟信号之间的相位差可等于一单位时间，信息以所述单位时间来划分。
电压控制延迟线单元VCDL可产生遮蔽上升信号MASK_R和遮蔽下降信号MASK_F以及多个数据时钟信号DCK，且可将所产生信号传输到遮蔽信号产生单元MASKG。本文中，遮蔽上升信号MASK_R可以是与提取时钟ECK在时间上延迟R个(R为对应于0.5的整数倍数的值)单位时间的信号，且遮蔽下降信号MASK_F可以是与提取时钟ECK在时间上延迟Q个(Q为对应于0.5的整数倍数且大于R的值)单位时间的信号。
遮蔽信号产生单元MASKG可根据遮蔽上升信号MASK_R产生遮蔽信号MASK的上升沿，且可根据遮蔽下降信号MASK_F产生遮蔽信号MASK的下降沿，由此产生遮蔽信号MASK。
同时，在数据时钟信号DCK产生于时钟恢复单元10中时，数据提取单元20可使用锁存电路F/F以根据每一数据时钟信号DCK锁存接口信号IS，由此产生数据信号DT。
图2为示出图1中所示出的数据接收装置中的主信号的时序图。
参看图2，数据信号DT、虚假信号DM以及时钟信号CK可插入到接口信号IS中。数据信号DT的相应位可划分为单位时间，且数据信号DT的一个位可插入于一个单位时间中。时钟信号CK为插入时钟的部分且可具有一个单位时间或两个单位时间的大小。虚假信号DM为除数据信号DT或时钟信号CK以外的部分，且可经插入以维持数据信号DT与时钟信号CK之间的间隔，或可经插入为用于数据信号DT的扩展的预备区段。
遮蔽信号MASK为指示时钟信号CK插入于接口信号IS中的时间间隔的信号，且时钟恢复装置可根据遮蔽信号MASK的上升沿与下降沿之间的时间间隔提取嵌入于接口信号IS中的时钟信号CK。同时，时钟信号为以预定时段重复的信号。如图2中所示出，可将以预定时间间隔重复的整个部分CK视为时钟信号。然而，从另一视角来看，可将所述部分CK的上升沿视为时钟信号。
时钟提取单元可检测时间间隔中的接口信号IS的电平变化，其中遮蔽信号MASK维持在高电平下，且所述时钟提取单元可在上升沿或下降沿在接口信号IS中出现的时间点处产生提取时钟ECK。
电压控制延迟线单元可通过使提取时钟ECK时间延迟来产生多个数据时钟DCK[M:1](其中M为2或大于2的自然数)。
数据提取单元可通过将接口信号IS锁存在每一数据时钟DCK的上升沿处来产生数据信号(DT[M:1])。
同时，主信号产生单元可在与提取时钟ECK延迟预定倍数的单位时间时产生遮蔽信号MASK。在接口信号IS的一个时段划分为N个单位时间(N为等于或大于2的自然数)时，主信号产生单元可产生遮蔽信号MASK，使得上升沿可在与提取时钟ECK延迟(N-0.5)个单位时间的时间点处形成且下降沿可在延迟(N+0.5)个单位时间的时间点处形成。这使得时钟提取单元能够在遮蔽信号MASK维持在高电平的时间间隔的中间时间点处检测接口信号IS的时钟信号CK。
遮蔽信号MASK的上升沿和下降沿由电压控制延迟线单元产生，所述电压控制延迟线单元使提取时钟ECK时间延迟。电压控制延迟线单元可在与提取时钟ECK延迟(N-0.5)个单位时间的时间点处产生遮蔽上升信号，且可在延迟(N+0.5)个单位时间的时间点处产生遮蔽下降信号。
遮蔽信号产生单元可使用从电压控制延迟线单元传输的遮蔽上升信号和遮蔽下降信号来产生遮蔽信号MASK。
同时，遮蔽信号产生单元可经由内部电路根据遮蔽上升信号形成遮蔽信号MASK的上升沿，且可根据遮蔽下降信号形成遮蔽信号MASK的下降沿。然而，由于内部电路中出现处理延迟时间，遮蔽信号MASK的上升沿和遮蔽上升信号不彼此同步且其间具有预定时间差，且遮蔽信号MASK的下降沿和遮蔽下降信号不彼此同步且其间具有预定时间差。
图3为示出遮蔽上升信号和遮蔽下降信号中的每一个与遮蔽信号之间的时间差的图。
参看图3，遮蔽信号MASK的上升沿与遮蔽上升信号MASK_R之间的预定时间差TD可存在，且遮蔽信号MASK的下降沿与遮蔽下降信号MASK_F之间的预定时间差TD可存在。尽管这一时间差TD可因遮蔽信号产生单元的处理延迟时间而存在，但时间差TD可受其它因素影响。
同时，遮蔽信号产生单元可考虑到上文所描述的时间差TD而产生遮蔽上升信号MASK_R和遮蔽下降信号MASK_F，以便检测遮蔽信号MASK的高电平间隔的中心附近的时钟信号CK。
举例来说，遮蔽信号产生单元可在比与提取时钟ECK延迟(N-0.5)个单位时间的时间点提前上文所描述的时间差TD的时间点(小于延迟时间点)处产生遮蔽上升信号MASK_R，且可在比延迟(N+0.5)个单位时间的时间点提前上文所描述的时间差TD的时间点(小于延迟时间点)处产生遮蔽下降信号MASK_F。
然而，由于上文所描述的时间差TD可根据遮蔽信号产生单元的制造工艺和操作环境而具有每一产品的差，因此如果时间差固定为预定值且以上文所描述的方法应用，那么遮蔽信号产生单元可不精确地恢复时钟信号。举例来说，如果错误地应用上文所描述的时间差TD，那么遮蔽信号MASK的下降沿在时钟信号CK的上升沿之前，使得时钟信号CK的上升沿可能并不包含于遮蔽信号MASK的高电平时间间隔中。作为另一实例，如果错误地应用上文所描述的时间差TD，那么遮蔽信号MASK的上升沿在时钟信号CK的上升沿之后，使得时钟信号CK的上升沿可能并不包含于遮蔽信号MASK的高电平时间间隔中。
为了解决这些问题，本公开的实施例提供一种用于适应性地应用上文所描述的时间差TD的技术。这一实施例的配置中的一些可与参看图1至图3所描述的配置相同，且可参考以上描述理解省略了功能和细节的配置。
图4为示出根据一实施例的显示设备的配置图。
参看图4，显示设备400可包含多个面板驱动装置410、面板驱动装置420、面板驱动装置430以及面板驱动装置440，以及显示面板450。
在显示面板450上，安置多个数据线DL和多个栅极线GL，且可安置多个像素。像素可由多个子像素SP构成。子像素可包含红(R)、绿(G)、蓝(B)、白(W)等。一个像素可由RGB的子像素SP、RGBG的子像素SP、RGBW的子像素SP或类似物构成。在下文中，为便利描述起见，将一个像素描述为由RGB的子像素构成。
面板驱动装置410、面板驱动装置420、面板驱动装置430以及面板驱动装置440为产生用于在显示面板450上显示图像的信号的装置，且可对应于图像处理装置410、数据驱动装置420、栅极驱动装置430以及数据处理装置440。
栅极驱动装置430可将接通电压或断开电压的栅极驱动信号供应到栅极线GL。在接通电压的栅极驱动信号供应到子像素SP时，子像素SP连接到数据线DL。在断开电压的栅极驱动信号供应到子像素SP时，释放子像素SP与数据线DL之间的连接。可将栅极驱动装置430称作栅极驱动器。
数据驱动装置420可经由数据线DL将数据电压Vp供应到子像素SP。供应到数据线DL的数据电压Vp可根据栅极驱动信号供应到子像素SP。可将数据驱动装置420称作源极驱动器。
数据处理装置440可将控制信号供应到栅极驱动装置430和数据驱动装置420。举例来说，数据处理装置440可将闸极控制信号GCS传输到栅极驱动装置430以开始扫描。数据处理装置440可将图像数据IMG输出到数据驱动装置420。数据处理装置440可传输数据控制信号DCS，所述数据控制信号DCS控制数据驱动装置420将数据电压Vp供应到每一子像素SP。可将数据处理装置440称作定时控制器。
图像处理装置410可产生图像数据IMG且可将图像数据IMG传输到数据处理装置440。可将图像处理装置410称为主机。
同时，通信接口形成在数据处理装置440与数据驱动设备420之间，且数据处理装置440可将数据控制信号DCS和/或图像数据IMG传输到数据驱动装置420。
图5为示出根据一实施例的数据传输装置和数据接收装置的配置图。
图5中所示出的数据传输装置510可包含于参看图4所描述的一个面板驱动装置中，且数据接收装置520可包含于参看图4所描述的另一面板驱动装置中。
作为一实例，数据传输装置510可包含于数据处理装置(参看图4中的440)中且数据接收装置520可包含于数据驱动装置(参看图4中的420)中。此时，数据传输装置510可将图像数据或数据控制信号作为待传输的数据DT传输。
作为另一实例，数据传输装置510可包含于数据驱动装置(参看图4中的420)中，且数据接收装置520可包含于数据处理装置(参看图4中的440)中。此时，数据传输装置510可将像素的传感数据作为待传输的数据DT传输。
数据传输装置510可包含并行/串行(P2S)转换单元512、时钟插入单元514、传输单元516等。
P2S转换单元512可将由并行通信处理的数据DT转换为由串行通信处理的数据。时钟插入单元514可通过将转换成串行的数据DT与时钟CK组合来产生接口信号IS。传输单元516可经由信号线将接口信号IS传输到数据接收装置520。
数据接收装置520可包含S2P转换单元522、时钟恢复单元524、接收单元526等。
接收单元526可经由信号线接收接口信号IS。时钟恢复单元524可根据接口信号IS恢复时钟CK，可产生数据时钟信号DCK，且可将数据时钟信号DCK传输到S2P转换单元522。S2P转换单元522(串行/并行转换单元522)可经由数据时钟信号DCK将在接口信号IS中的插入数据信号的一部分转换为并行数据，由此恢复数据DT。
在数据传输装置510包含于参看图4所描述的数据处理装置中且数据接收装置520包含于参看图4所描述的数据驱动装置中时，数据DT可包含图像数据或数据控制信号。
在数据传输510包含于参看图4所描述的数据驱动装置中且数据接收装置520包含于参看图4所描述的数据处理装置中时，数据DT可以是像素的传感数据。
图6为示出根据一实施例的时钟恢复单元的第一示范性配置图。
参看图6，时钟恢复单元524a可包含时钟提取单元CKEX、遮蔽信号产生单元MASKG、遮蔽复制信号产生单元MASKGC、第一时间延迟控制单元610以及第二时间延迟控制单元620。
遮蔽信号产生单元MASKG可根据第一遮蔽参考信号MASK_R1产生遮蔽信号MASK。第一遮蔽参考信号MASK_R1可以是遮蔽上升信号。遮蔽信号产生单元MASKG可根据第一遮蔽参考信号MASK_R1形成遮蔽信号MASK的上升沿。
遮蔽信号产生单元MASKG可包含含有至少一个逻辑电路的第一内部电路，且可经由第一内部电路根据第一遮蔽参考信号MASK_R1形成遮蔽信号MASK的上升沿。此时，第一内部电路的处理延迟时间可出现。根据处理延迟时间，预定时间差可出现于第一遮蔽参考信号MASK_R1与遮蔽信号MASK的上升沿之间。
遮蔽复制信号产生单元MASKGC可根据第二遮蔽参考信号MASK_R2产生遮蔽复制信号CMASK。第二遮蔽参考信号MASK_R2可以是遮蔽上升信号。遮蔽复制信号产生单元MASKGC可根据第二遮蔽参考信号MASK_R2形成遮蔽复制信号CMASK的上升沿。
遮蔽复制信号产生单元MASKGC可包含含有至少一个逻辑电路的第二内部电路，且可经由第二内部电路根据第二遮蔽参考信号MASK_R2形成遮蔽复制信号CMASK的上升沿。此时，第二内部电路的处理延迟时间可出现。根据处理延迟时间，预定时间差可出现于第二遮蔽参考信号MASK_R2与遮蔽复制信号CMASK的上升沿之间。
第一内部电路和第二内部电路可类似地配置。举例来说，在第一内部电路中根据第一遮蔽参考信号MASK_R1形成遮蔽信号MASK的上升沿的部分与在第二内部电路中根据第二遮蔽参考信号MASK_R2形成遮蔽复制信号CMASK的上升沿的部分可实质上相同。
在这种情况下，第一内部电路的处理延迟时间和第二内部电路的处理延迟时间可实质上相同，或其间的差可在预定时间内。更具体地说，第一遮蔽参考信号MASK_R1与遮蔽信号MASK的上升沿之间的时间差和第二遮蔽参考信号MASK_R2与遮蔽复制信号CMASK的上升沿之间的时间差可实质上相同。
同时，遮蔽信号MASK可传输到时钟提取单元CKEX。时钟提取单元CKEX可在嵌入时钟信号的接口信号IS中以由遮蔽信号MASK指示的时间间隔经由信号产生提取时钟ECK。
第一时间延迟控制单元610可通过使提取时钟ECK时间延迟来产生补偿时钟CCK。第一时间延迟控制单元610可以如下方式控制提取时钟ECK的时间延迟：使得与接口信号IS中的时钟信号对应的一部分(例如参看图2所描述的接口信号IS中的虚假信号和时钟信号的信号电平变化部分)的信号与遮蔽复制信号CMASK之间的相位差变小。
第一时间延迟控制单元610可包含第一电压控制延迟线单元VCDL1和第一相位差反馈单元PDCP1a。
第一电压控制延迟线单元VCDL1可以是包含串联连接的至少一个延迟构件的延迟电路。第一电压控制延迟线单元VCDL1可通过经由上文所描述的延迟构件使提取时钟ECK时间延迟来输出补偿时钟CCK。第一电压控制延迟线单元VCDL1可根据第一电压控制信号VCTR1调整时间延迟的程度。控制第一电压控制延迟线单元VCDL1的第一电压控制信号VCTR1可从第一相位差反馈单元PDCP1a传输。
第一相位差反馈单元PDCP1a可产生对应于与接口信号IS中的时钟信号对应的部分的信号与遮蔽复制信号CMASK之间的相位差的信号，作为第一电压控制信号VCTR1。第一相位差反馈单元PDCP1a可将第一电压控制信号VCTR1输出所述第一电压控制延迟线单元VCDL1。
第一相位差反馈单元PDCP1a可包含根据相位差产生上行信号或下行信号的相位检测器PD、根据上行信号或下行信号改变电荷量的电荷泵CP，以及环路滤波器LF，且可使用这些配置产生第一电压控制信号VCTR1。
第二时间延迟控制单元620可通过使补偿时钟CCK时间延迟来产生多个数据时钟信号DCK、第一遮蔽参考信号MASK_R1以及第二遮蔽参考信号MASK_R2。
第二时间延迟控制单元620可包含第二电压控制延迟线单元VCDL2和第二相位差反馈单元PDCP2。
第二电压控制延迟线单元VCDL2可包含由串联连接的多个延迟构件构成的延迟电路。这种延迟构件可通过使补偿时钟CCK时间延迟来产生具有不同相位的多个数据时钟信号DCK。这种延迟电路可根据第二电压控制信号VCTR2调整每一延迟构件的时间延迟的程度。
第二相位差反馈单元PDCP2可产生对应于反馈时钟FEB_CK与参考时钟REF_CK之间的相位差的信号作为第二电压控制信号VCTR2。第二相位差反馈单元PDCP2可将第二电压控制信号VCTR2输出到包含于延迟电路中的相应延迟构件。
反馈时钟FEB_CK可以是由第二电压控制延迟线单元VCDL2产生的一个数据时钟信号。参考时钟REF_CK可以是经由预定数目的延迟构件的在这一个数据时钟信号中的另一数据时钟信号。
举例来说，接口信号IS的一个时段可划分为N个单位时间(N为等于或大于2的自然数)，信息以所述N个单位时间来划分。参考时钟REF_CK可以是通过使反馈时钟FEB_CK时间延迟N个单位时间来产生的数据时钟信号。此时，如果参考时钟REF_CK和反馈时钟FEB_CK的相位彼此一致，那么由数据接收装置确定的单位时间与由数据传输装置预期的单位时间匹配。
同时，根据这些配置，反馈环路形成于时钟恢复单元524a中，且遮蔽复制信号CMASK的相位与对应于接口信号IS中的时钟信号的部分同步。如果与接口信号IS中的时钟信号对应的部分与遮蔽复制信号CMASK的相位彼此同步且随后遮蔽信号MASK的相位在遮蔽复制信号CMASK的相位之前，那么因此，遮蔽信号MASK的相位一直在与接口信号IS中的时钟信号对应的部分之前。因此，在不考虑其它因素的情况下，时钟恢复单元524a可自动地使得遮蔽信号MASK的相位在与接口信号IS中的时钟信号对应的部分之前。
更具体地说，时钟恢复单元524a可经由上文所描述的配置一直使得遮蔽信号MASK的上升沿在与接口信号IS中的时钟信号对应的部分之前。
可由第一遮蔽参考信号MASK_R1与第二遮蔽参考信号MAKS_R2之间的相位差来确定遮蔽信号MASK的上升沿在与接口信号IS中的时钟信号对应的部分之前的范围。举例来说，在第一遮蔽参考信号MASK_R1的相位在第二遮蔽参考信号MASK_R2的相位之前0.5个单位时间时，遮蔽信号MASK的上升沿在与接口信号IS中的时钟信号对应的部分之前0.5个单位时间。
作为另一实例，在接口信号IS包含虚假信号间隔和时钟信号间隔时，第一遮蔽参考信号MASK_R1的相位可在第二遮蔽参考信号MASK_R2的相位之前一段时间，所述一段时间对应于虚假信号间隔的一半。在这种情况下，遮蔽信号MASK的上升沿可在与接口信号IS中的时钟信号对应的部分之前所述一段时间，所述一段时间对应于虚假信号间隔的一半。
遮蔽信号MASK的下降沿可定位于时钟信号间隔中。然而，遮蔽信号产生单元MASKG可接收提取时钟ECK，并可根据提取时钟ECK或通过使提取时钟ECK时间延迟预定时间所获得的信号来形成遮蔽信号MASK的下降沿，其中遮蔽信号MASK的下降沿可轻易地定位于时钟信号间隔中。
图7为示出根据一实施例的时钟恢复单元的第二示范性配置图。
基于图6与图7之间的比较，在第一时间延迟控制单元610根据第一实例接收时钟恢复单元524a中的接口信号IS与第二时间延迟控制单元710根据第二实例接收时钟恢复单元524b中的提取时钟ECK中存在差异，且其余功能可相同。在第二实例的描述中，可省略与第一实例重叠的内容中的一些。
参看图7，时钟恢复单元524b可包含时钟提取单元CKEX、遮蔽信号产生单元MASKG、遮蔽复制信号产生单元MASKGC、第一时间延迟控制单元710以及第二时间延迟控制单元620。
第一时间延迟控制单元710可通过使提取时钟ECK时间延迟来产生补偿时钟CCK。第一时间延迟控制单元710可控制提取时钟ECK的时间延迟，使得提取时钟ECK与遮蔽复制信号CMASK之间的相位差变小。
第一时间延迟控制单元710可包含第一电压控制延迟线单元VCDL1和第一相位差反馈单元PDCP1b。
第一电压控制延迟线单元VCDL1可以是包含串联连接的至少一个延迟构件的延迟电路。第一电压控制延迟线单元VCDL1可通过经由上文所描述的延迟构件使提取时钟ECK时间延迟来输出补偿时钟CCK。控制第一电压控制延迟线单元VCDL1的第一电压控制信号VCTR1可从第一相位差反馈单元PDCP1b传输。
第一相位差反馈单元PDCP1b可产生对应于提取时钟ECK与遮蔽复制信号CMASK之间的相位差的信号作为第一电压控制信号VCTR1。第一相位差反馈单元PDCP1b可将第一电压控制信号VCTR1输出到第一电压控制延迟线单元VCDL1。
第一相位差反馈单元PDCP1b可包含根据相位差产生上行信号或下行信号的相位检测器PD、根据上行信号或下行信号改变电荷量的电荷泵CP，以及环路滤波器LF，且可使用这些配置产生第一电压控制信号VCTR1。
根据这些配置，反馈环路形成于时钟恢复单元524b中，且提取时钟ECK的相位与遮蔽复制信号CMASK的相位彼此同步。如果提取时钟ECK的相位与遮蔽复制信号CMASK的相位以这种方式彼此同步且随后遮蔽信号MASK的相位在遮蔽复制信号CMASK的相位之前，那么因此，遮蔽信号MASK的相位一直在提取时钟ECK之前。因此，在不考虑其它因素的情况下，时钟恢复单元524b可自动地使得遮蔽信号MASK的相位在提取时钟ECK之前。
更具体地说，时钟恢复单元524b可经由上文所描述的配置一直使得遮蔽信号MASK的上升沿在提取时钟ECK之前。
可由第一遮蔽参考信号MASK_R1与第二遮蔽参考信号MAKS_R2之间的相位差来确定遮蔽信号MASK的上升沿在提取时钟ECK之前的范围。举例来说，在第一遮蔽参考信号MASK_R1的相位在第二遮蔽参考信号MASK_R2的相位之前0.5个单位时间时，遮蔽信号MASK的上升沿在提取时钟ECK之前0.5个单位时间。
作为另一实例，在接口信号IS包含虚假信号间隔和时钟信号间隔时，第一遮蔽参考信号MASK_R1的相位可在第二遮蔽参考信号MASK_R2的相位之前一段时间，所述一段时间对应于虚假信号间隔的一半。在这种情况下，遮蔽信号MASK的上升沿可在提取时钟ECK之前所述一段时间，所述一段时间对应于虚假信号间隔的一半。
遮蔽信号MASK的下降沿可定位于时钟信号间隔中。然而，遮蔽信号产生单元MASKG可接收提取时钟ECK，并可根据提取时钟ECK或通过使提取时钟ECK时间延迟预定时间所获得的信号来形成遮蔽信号MASK的下降沿，其中遮蔽信号MASK的下降沿可轻易地定位于时钟信号间隔中。
图8为示出根据一实施例的第二时间延迟控制单元的配置图。
参看图8，第二时间延迟控制单元620可包含第二电压控制延迟线单元VCDL2和第二相位差反馈单元PDCP2。
第二电压控制延迟线单元VCDL2可包含多个延迟构件DS。每一延迟构件DS可以是伴有时间延迟的反相器，且两个延迟构件DS可负责一个单位时间的时间延迟。
第二电压控制延迟线单元VCDL2可使用多个延迟构件DS来产生多个数据时钟信号(DCK[N:1])。
第二电压控制延迟线单元VCDL2可输出多个数据时钟信号(DCK[N:1])当中的一个数据时钟信号作为反馈时钟FEB_CK，且可输出另一数据时钟信号作为参考时钟REF_CK。在接口信号的一个时段划分为N个单位时间时，参考时钟REF_CK可以是通过使反馈时钟FEB_CK时间延迟N个单位时间所获得的时钟。
第二相位差反馈单元PDCP2可包含相位检测器PD、电荷泵CP以及环路滤波器LF。
相位检测器PD可对应于反馈时钟FEB_CK与参考时钟REF_CK之间的相位差选择性地输出上行信号UP和下行信号DN。电荷泵CP可对应于上行信号UP和下行信号DN产生输出电压，且环路滤波器LF可根据电荷泵CP的输出电压产生第二电压控制信号VCTR2。
第二电压控制信号VCTR2可以是延迟构件DS的驱动电压。此时，在第二电压控制信号VCTR2的电压较高时，延迟构件DS的电流可增大以减小延迟构件DS的时间延迟。相反地，在第二电压控制信号VCTR2的电压较低时，延迟构件DS的电流可减小以增大延迟构件DS的时间延迟。
第二电压控制延迟线单元VCDL2可输出第一遮蔽参考信号MASK_R1和第二遮蔽参考信号MASK_R2以及数据时钟信号DCK。
第二遮蔽参考信号MASK_R2可以是相对于第一遮蔽参考信号MASK_R1在时间上延迟的信号，且延迟时间可以是0.5个单位时间。每一延迟构件DS可使时间延迟0.5个单位时间，且第一遮蔽参考信号MASK_R1和第二遮蔽参考信号MASK_R2可以是在一个延迟构件DS之前和之后输出的信号。
图9为示出根据一实施例的时钟恢复单元中的主信号的时序图。
参看图9，遮蔽复制信号CMASK可与提取时钟ECK同相地同步。遮蔽复制信号CMASK与提取时钟ECK之间的相位差在第一时间延迟控制单元中反馈。根据这一控制，遮蔽复制信号CMASK可与提取时钟ECK同相地同步。
遮蔽复制信号CMASK可以是第二遮蔽参考信号MASK_R2经遮蔽复制信号产生单元的处理延迟时间Tmask延迟的信号。在第二遮蔽参考信号MASK_R2经与第一遮蔽参考信号MASK_R1延迟0.5个单位时间UI时，可将遮蔽复制信号CMASK视作第一遮蔽参考信号MASK_R1经延迟通过使0.5个单位时间UI加上遮蔽复制信号产生单元的处理延迟时间Tmask所获得的值。在遮蔽复制信号产生单元的处理延迟时间Tmask基本上等于遮蔽信号产生单元的处理延迟时间Tmask时，可将遮蔽复制信号CMASK视作第一遮蔽参考信号MASK_R1经延迟通过使0.5个单位时间UI加上遮蔽信号产生单元的处理延迟时间Tmask所获得的值。
由于遮蔽复制信号CMASK与提取时钟ECK彼此同步，因此可将提取时钟ECK视作第一遮蔽参考信号MASK_R1经延迟通过使0.5个单位时间UI加上遮蔽信号产生单元的处理延迟时间Tmask所获得的值。由于第一遮蔽参考信号MASK_R1经延迟遮蔽信号产生单元的处理延迟时间Tmask的事实可对应于遮蔽信号MASK的上升沿，因此可将提取时钟ECK视作经延迟通过使0.5个单位时间UI加上遮蔽信号MASK的上升沿所获得的值。
遮蔽信号MASK的上升沿可由第一遮蔽参考信号MASK_R1形成，且遮蔽信号MASK的下降沿可由提取时钟ECK形成。根据这一情况，遮蔽信号MASK的上升沿可经控制为在提取时钟ECK之前0.5个单位时间UI，且遮蔽信号MASK的下降沿可经控制为与提取时钟ECK延迟0.5个单位时间UI。
第一遮蔽参考信号可具有恒定变化范围ΔT，且这一变化范围ΔT可对应于第一时间延迟控制单元的可控范围。如果第一时间延迟控制单元的可控范围具有比遮蔽信号产生单元的处理延迟时间Tmask的变化范围更宽的范围，那么产品的所有偏差可自动地经校正。
图10为示出数据驱动装置的配置图。
参看图10，数据驱动装置420可包含信号接收单元1010、时钟恢复单元1020、数据驱动单元1030以及类似物。
信号接收单元1010可从数据处理装置接收显示信号DPS，所述显示信号DPS具有嵌入于其中的时钟信号。显示信号DPS为某种接口信号并包含数据控制信号、图像数据等作为数据，且时钟信号可嵌入于显示信号DPS中。
时钟恢复单元1020可从显示信号DPS恢复时钟信号以产生多个数据时钟信号DCK。
数据驱动单元1030可根据多个数据时钟信号DCK从显示信号DPS提取图像数据，且可根据图像数据产生数据电压Vdata以驱动安置于面板上的像素。
时钟恢复单元1020可在显示信号DPS中经由用遮蔽信号指示的时间间隔产生提取时钟，可通过使提取时钟进行时间延迟来产生补偿时钟，且可使用补偿时钟来产生多个数据时钟信号DCK和遮蔽信号。时钟恢复单元1020可控制用于提取时钟的时间延迟，使得与遮蔽信号在时间上延迟预定时间的遮蔽复制信号可与提取时钟同相地同步。
显示信号的一个时段划分为多个单位时间，信息以所述多个单位时间来划分，且遮蔽复制信号可与遮蔽信号具有单位时间内的时间延迟。
时钟恢复单元1020可包含：遮蔽信号产生单元，其根据第一遮蔽上升信号产生遮蔽信号；以及遮蔽复制信号产生单元，其根据第二遮蔽上升信号产生遮蔽复制信号，所述第二遮蔽上升信号从第一遮蔽上升信号在时间上延迟预定时间。
遮蔽复制信号产生单元可包含与遮蔽信号产生单元的逻辑电路相同的逻辑电路。
显示信号可以是串行信号，且数据驱动单元可包含串行/并行转换单元，所述串行/并行转换单元将显示信号中的图像数据的一部分转换为并行数据。
如上文所描述，根据实施例，可精确地从接口信号恢复时钟信号。作为一实例，根据实施例，可通过使得遮蔽信号精确地指示时钟信号插入于接口信号中的部分来精确地从接口信号恢复时钟信号，所述接口信号具有嵌入于其中的时钟信号。作为另一实例，根据实施例，可通过补偿遮蔽信号产生电路中产生的处理延迟时间来产生遮蔽信号，由此降低因处理延迟时间而导致的遮蔽信号的不准确度。作为另一实例，根据实施例，可适应性地补偿遮蔽信号产生电路中产生的处理延迟时间，由此自动地补偿可于制造工艺或操作环境中出现的每一遮蔽信号产生电路的偏差。
由于除非具体相反地描述，否则例如“包含”、“包括”以及“具有”的术语意味着对应元件可能存在，因此应理解，可另外包含其它元件，而不是省略这类元件。所有技术、科学或其它术语与如本领域的技术人员所理解的含义一致地使用，除非有相反定义。如词典中所见的普通术语应在有关技术著作的上下文中加以解释，而不应过于理想化或脱离实际，除非本公开明确地对其那样定义。
尽管为了说明性目的而描述了本公开的优选实施例，但本领域的技术人员应了解，在不脱离如所附权利要求所公开的实施例的范围和精神的情况下，各种修改、添加以及替换都是可能的。因此，在本公开中公开的实施例旨在说明本公开的技术理念的范围，且本公开的范围不受所述实施例限制。本公开的范围应基于所附权利要求进行解释，其方式为使得包含在与权利要求等效的范围内的所有技术理念属于本公开。

Claims (15)

1.一种时钟恢复装置，包括：
遮蔽信号产生单元，配置成根据第一遮蔽参考信号产生遮蔽信号；
遮蔽复制信号产生单元，配置成根据第二遮蔽参考信号产生遮蔽复制信号；
时钟提取单元，配置成以由所述遮蔽信号指示的时间间隔从接口信号提取提取时钟，所述接口信号具有嵌入于其中的时钟信号；
第一时间延迟控制单元，配置成通过使所述提取时钟进行时间延迟来产生补偿时钟，使得所述提取时钟与所述遮蔽复制信号之间的相位差变小；以及
第二时间延迟控制单元，配置成通过使所述补偿时钟进行时间延迟来产生所述第一遮蔽参考信号和所述第二遮蔽参考信号，且配置成产生所述第一遮蔽参考信号和所述第二遮蔽参考信号使得所述第一遮蔽参考信号的相位在所述第二遮蔽参考信号的相位之前。
2.根据权利要求1所述的时钟恢复装置，其中：
所述遮蔽信号产生单元经由第一内部电路根据所述第一遮蔽参考信号产生所述遮蔽信号的上升沿，
所述遮蔽复制信号产生单元经由第二内部电路根据所述第二遮蔽参考信号产生所述遮蔽复制信号的上升沿，以及
所述第一内部电路的处理延迟时间和所述第二内部电路的处理延迟时间对应于预定时间内的差。
3.根据权利要求1所述的时钟恢复装置，其中所述接口信号的一个时段划分为多个单位时间，信息以所述多个单位时间来划分，且所述第一遮蔽参考信号的所述相位在所述第二遮蔽参考信号的相位之前0.5个单位时间。
4.根据权利要求1所述的时钟恢复装置，其中所述第一时间延迟控制单元包括：
延迟电路，配置成通过使所述提取时钟进行时间延迟来输出所述补偿时钟，且配置成根据电压控制信号调整时间延迟的程度，以及
相位差反馈单元，配置成产生对应于所述提取时钟与所述遮蔽复制信号之间的所述相位差的所述电压控制信号，以将所产生的所述电压控制信号输出到所述延迟电路。
5.根据权利要求1所述的时钟恢复装置，其中所述遮蔽信号产生单元：
根据所述第一遮蔽参考信号产生所述遮蔽信号的上升沿，以及
根据所述提取时钟或通过使所述提取时钟延迟预定时间所获得的信号来产生所述遮蔽信号的下降沿。
6.根据权利要求1所述的时钟恢复装置，其中所述第二时间延迟控制单元包括：
延迟电路，配置成通过经由串联连接的多个延迟构件使所述补偿时钟进行时间延迟来产生具有不同相位的多个数据时钟信号，且配置成根据电压控制信号调整每一延迟构件的时间延迟的程度，以及
相位差反馈单元，配置成经由预定数目的所述延迟构件在一个数据时钟信号中产生对应于所述一个数据时钟信号与另一数据时钟信号之间的相位差的所述电压控制信号，以将所产生的所述电压控制信号输出到每一延迟构件。
7.根据权利要求6所述的时钟恢复装置，其中所述接口信号的一个时段划分为多个单位时间，信息以所述多个单位时间来划分，且每一延迟构件使时间延迟0.5个单位时间。
8.根据权利要求1所述的时钟恢复装置，其中：
所述接口信号包含虚假信号间隔和时钟信号间隔，且
所述遮蔽信号的上升沿定位于所述虚假信号间隔中且所述遮蔽信号的下降沿定位于所述时钟信号间隔中。
9.根据权利要求8所述的时钟恢复装置，其中所述第一遮蔽参考信号的所述相位在所述第二遮蔽参考信号的所述相位之前一段时间，所述一段时间对应于所述虚假信号间隔的一半。
10.一种时钟恢复装置，包括：
遮蔽信号产生单元，配置成使用第一遮蔽参考信号产生遮蔽信号；
遮蔽复制信号产生单元，配置成使用第二遮蔽参考信号产生遮蔽复制信号；
时钟提取单元，配置成以由所述遮蔽信号指示的时间间隔从接口信号提取提取时钟，所述接口信号具有嵌入于其中的时钟信号；
第一时间延迟控制单元，配置成通过使所述提取时钟进行时间延迟来产生补偿时钟，使得与所述接口信号中的所述时钟信号对应的一部分的信号与所述遮蔽复制信号之间的相位差变小；以及
第二时间延迟控制单元，配置成通过使所述补偿时钟进行时间延迟来产生所述第一遮蔽参考信号和所述第二遮蔽参考信号，且配置成产生所述第一遮蔽参考信号和所述第二遮蔽参考信号使得所述第一遮蔽参考信号的相位在所述第二遮蔽参考信号的相位之前。
11.一种源极驱动器，包括：
信号接收单元，配置成接收显示信号，所述显示信号具有嵌入于其中的时钟信号；
时钟恢复单元，配置成通过从所述显示信号恢复所述时钟信号来产生多个数据时钟信号；以及
数据驱动单元，配置成根据所述多个数据时钟信号从所述显示信号提取图像数据且配置成根据所述图像数据驱动安置于面板上的像素，
其中所述时钟恢复单元：
以由遮蔽信号指示的时间间隔从所述显示信号提取提取时钟，
通过使所述提取时钟进行时间延迟来产生补偿时钟，
使用所述补偿时钟来产生所述多个数据时钟信号和所述遮蔽信号，以及
控制用于所述提取时钟的时间延迟，使得与所述遮蔽信号在时间上延迟预定时间的遮蔽复制信号与所述提取时钟在相位上同步。
12.根据权利要求11所述的源极驱动器，其中所述显示信号的一个时段划分为多个单位时间，信息以所述多个单位时间来划分，且所述遮蔽复制信号与所述遮蔽信号具有一个单位时间内的时间延迟。
13.根据权利要求11所述的源极驱动器，其中所述时钟恢复单元包括：
遮蔽信号产生单元，配置成根据第一遮蔽上升信号产生所述遮蔽信号，以及
遮蔽复制信号产生单元，配置成根据第二遮蔽上升信号产生所述遮蔽复制信号，所述第二遮蔽上升信号与所述第一遮蔽上升信号在时间上延迟预定时间。
14.根据权利要求13所述的源极驱动器，其中所述遮蔽复制信号产生单元包括与所述遮蔽信号产生单元的逻辑电路相同的逻辑电路。
15.根据权利要求11所述的源极驱动器，其中所述显示信号是串行信号，且所述数据驱动单元包括串行/并行转换单元，所述串行/并行转换单元配置成将所述显示信号中的所述图像数据的一部分转换为并行数据。
CN201910590376.5A 2018-07-03 2019-07-02 时钟恢复装置和源极驱动器 Active CN110677230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0076950 2018-07-03
KR1020180076950A KR102518935B1 (ko) 2018-07-03 2018-07-03 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버

Publications (2)

Publication Number Publication Date
CN110677230A true CN110677230A (zh) 2020-01-10
CN110677230B CN110677230B (zh) 2023-09-05

Family

ID=69068599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910590376.5A Active CN110677230B (zh) 2018-07-03 2019-07-02 时钟恢复装置和源极驱动器

Country Status (3)

Country Link
US (1) US10727839B2 (zh)
KR (1) KR102518935B1 (zh)
CN (1) CN110677230B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112202525A (zh) * 2020-10-29 2021-01-08 电信科学技术第五研究所有限公司 一种多板卡设备的pps延迟自动测量及补偿方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102507862B1 (ko) * 2018-07-09 2023-03-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
KR20240018002A (ko) * 2022-08-01 2024-02-13 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN115100998B (zh) * 2022-08-24 2022-11-15 成都利普芯微电子有限公司 一种驱动电路、驱动ic、驱动设备、显示设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079719A1 (en) * 2007-09-20 2009-03-26 Yong-Jae Lee Data driver circuit and delay-locked loop circuit
US20100309182A1 (en) * 2009-06-03 2010-12-09 Samsung Electronics Co., Ltd. Display apparatus and method of driving the same
CN101999144A (zh) * 2009-02-13 2011-03-30 硅工厂股份有限公司 基于延迟锁定回路具有时钟回复单元的接收器
JP2011242838A (ja) * 2010-05-14 2011-12-01 Renesas Electronics Corp メモリインタフェース回路
KR20120135805A (ko) * 2011-06-07 2012-12-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
JP2014062972A (ja) * 2012-09-20 2014-04-10 Renesas Electronics Corp データ受信回路、データ受信方法及びドライバ回路
US20150067392A1 (en) * 2013-09-02 2015-03-05 Samsung Electronics Co., Ltd. Clock data recovery device and display device including the same
US20160104401A1 (en) * 2014-10-13 2016-04-14 Magnachip Semiconductor, Ltd. Apparatus and method for preventing image display defects in a display device
US20160163291A1 (en) * 2014-12-04 2016-06-09 Samsung Display Co., Ltd. Relay-based bidirectional display interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3005499B2 (ja) 1997-06-26 2000-01-31 日本電気アイシーマイコンシステム株式会社 図形処理装置及び図形処理方法
JP4559788B2 (ja) 2003-07-14 2010-10-13 パナソニック株式会社 信号切り替え装置、信号切り替え方法及びデータ受信装置
JP2006217171A (ja) * 2005-02-02 2006-08-17 Sanyo Electric Co Ltd クロック抽出回路
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR101606402B1 (ko) 2009-12-29 2016-03-28 주식회사 동부하이텍 클록 복원 회로
KR102692880B1 (ko) * 2016-12-21 2024-08-08 주식회사 엘엑스세미콘 디스플레이 장치의 클럭 복원 회로

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079719A1 (en) * 2007-09-20 2009-03-26 Yong-Jae Lee Data driver circuit and delay-locked loop circuit
CN101999144A (zh) * 2009-02-13 2011-03-30 硅工厂股份有限公司 基于延迟锁定回路具有时钟回复单元的接收器
US20100309182A1 (en) * 2009-06-03 2010-12-09 Samsung Electronics Co., Ltd. Display apparatus and method of driving the same
JP2011242838A (ja) * 2010-05-14 2011-12-01 Renesas Electronics Corp メモリインタフェース回路
KR20120135805A (ko) * 2011-06-07 2012-12-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
JP2014062972A (ja) * 2012-09-20 2014-04-10 Renesas Electronics Corp データ受信回路、データ受信方法及びドライバ回路
US20150067392A1 (en) * 2013-09-02 2015-03-05 Samsung Electronics Co., Ltd. Clock data recovery device and display device including the same
US20160104401A1 (en) * 2014-10-13 2016-04-14 Magnachip Semiconductor, Ltd. Apparatus and method for preventing image display defects in a display device
US20160163291A1 (en) * 2014-12-04 2016-06-09 Samsung Display Co., Ltd. Relay-based bidirectional display interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112202525A (zh) * 2020-10-29 2021-01-08 电信科学技术第五研究所有限公司 一种多板卡设备的pps延迟自动测量及补偿方法
CN112202525B (zh) * 2020-10-29 2022-11-01 电信科学技术第五研究所有限公司 一种多板卡设备的pps延迟自动测量及补偿方法

Also Published As

Publication number Publication date
US20200014391A1 (en) 2020-01-09
KR102518935B1 (ko) 2023-04-17
CN110677230B (zh) 2023-09-05
US10727839B2 (en) 2020-07-28
KR20200004026A (ko) 2020-01-13

Similar Documents

Publication Publication Date Title
CN110677230B (zh) 时钟恢复装置和源极驱动器
CN102057417B (zh) 使用嵌入时钟信号的单一水平信号的传递的显示装置驱动系统
US10944537B2 (en) Clock recovery device and source driver for recovering embedded clock from interface signal
CN102214429B (zh) 使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统
TWI649966B (zh) 低電壓差分信號方式傳輸器及低電壓差分信號方式接收器
US10355700B2 (en) Clock data recovery circuit, apparatus including same and method for recovery clock and data
US11907602B2 (en) Cascaded display driver IC and multi-vision display device including the same
KR102041530B1 (ko) 표시 장치 및 이의 구동 방법
KR102126545B1 (ko) 표시 장치의 인터페이스 장치 및 방법
CN108269551A (zh) 显示接口装置及其数据传输方法
US9812090B2 (en) Display device and driving method thereof
US8704805B2 (en) System and method for handling image data transfer in a display driver
CN102568420B (zh) 显示装置
CN105304053B (zh) 时序控制芯片内起始信号控制方法、芯片及显示面板
CN110706674B (zh) 时钟恢复装置和源极驱动器
KR102113618B1 (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
CN111147224B (zh) 时钟恢复装置以及源极驱动器
KR100987669B1 (ko) 액정표시장치의 데이터 구동장치
KR102419352B1 (ko) 표시장치, 데이터 구동부 및 스큐 보정 방법
KR102654417B1 (ko) 표시장치에서의 데이터 통신 방법
KR102436557B1 (ko) 데이터 인터페이스 장치 및 그 구동방법
KR102223496B1 (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant