KR20190138785A

KR20190138785A - 고체 촬상 장치 및 전자 기기

Info

Publication number: KR20190138785A
Application number: KR1020197028826A
Authority: KR
Inventors: 유키오 타가와; 코지 요시카와; 유히 요리카도; 코이치 바바
Original assignee: 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date: 2017-04-11
Filing date: 2018-04-02
Publication date: 2019-12-16
Also published as: JP7055603B2; TWI767984B; CN110520995A; JP2018182709A; TW201838403A; US20200105808A1; EP3610509A1

Abstract

복수의 화소(200-1)를 포함하는 촬상 장치가 제공된다. 복수의 화소의 화소(200-1)는 플로팅 디퓨전(221)에 연결되는 제1 배선과, 배선 용량(C_fd-vsl)이 형성되도록 상기 제1 배선과 대향하는 제2 배선과, 상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프(214)와, 상기 플로팅 디퓨전으로부터 신호를 출력하도록 배열되는 수직 신호선(22)을 포함한다. 상기 배선 용량은 상기 플로팅 디퓨전과 상기 수직 신호선 사이에 형성된다.

Description

고체 촬상 장치 및 전자 기기

본 기술은, 고체 촬상 장치 및 전자 기기에 관한 것으로, 특히, 변환 효율의 편차를 저감할 수 있도록 한 고체 촬상 장치 및 전자 기기에 관한 것이다.

<관련 출원에 대한 상호 참조>

본 출원은 2017년 4월 11일에 출원된 일본 특허출원 JP2017-078183호을 우선권 주장하며, 그 전체 내용은 참조에 의해 본원에 포함된다.

최근, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서가 보급되어 있다. CMOS 이미지 센서에 있어서는, 화소 어레이부에 배치된 복수의 화소에서 광전 변환된 신호 전하를 판독하는 회로로서, 소스 팔로워 화소 판독 회로가 널리 이용되고 있다.

또한, 높은 변환 효율로 신호 전하를 판독하는 회로의 예로서, 소스 접지 화소 판독 회로나, 차동 화소 판독 회로가 있다. 예를 들면, 소스 접지에서의 판독에 의한 변환 효율에 관한 기술로서는, 특허문헌 1에 개시되어 있는 기술이 알려져 있다.

일본 특허 공개 제2005-278041호 공보

그런데, 소스 접지 화소 판독 회로나 차동 화소 판독 회로에서는, 소스 팔로워 화소 판독 회로에 비하여, 높은 변환 효율로 신호 전하를 판독할 수 있으나, 변환 효율의 편차가 크다. 따라서, 이 편차를 저감하기 위한 기술이 요구되고 있다.

본 기술은 이러한 상황을 감안하여 이루어진 것으로, 높은 변환 효율로 신호 전하를 판독하면서, 변환 효율의 편차를 저감할 수 있도록 하는 것이다.

[0007]

본 발명의 일 측면에 따른 촬상 장치가 제공된다. 상기 촬상 장치는 화소를 복수 포함한다. 상기 화소는, 플로팅 디퓨전에 연결되는 제1 배선과, 배선 용량이 형성되도록 상기 제1 배선과 대향하는 제2 배선과, 상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와, 상기 플로팅 디퓨전으로부터 신호를 출력하도록 배치되는 수직 신호선을 포함한다. 상기 배선 용량은 상기 플로팅 디퓨전과 상기 수직 신호선의 사이에 형성된다.

[0008]

본 발명의 일 측면에 따른 촬상 장치가 제공된다. 상기 촬상 장치는 화소를 복수 포함한다. 상기 화소는, 플로팅 디퓨전에 연결되는 제1 배선과, 배선 용량이 형성되도록 상기 제1 배선과 대향하는 제2 배선과, 상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와, 상기 플로팅 디퓨전으로부터 신호를 출력하도록 배치되는 수직 신호선과, 소스 및 드레인을 포함하는 제1 트랜지스터와, 소스 및 드레인을 포함하는 제2 트랜지스터를 포함하고, 상기 제2 트랜지스터의 상기 소스는 상기 화소 앰프의 출력에 연결되고, 상기 제2 트랜지스터의 상기 드레인은 상기 수직 신호선에 연결된다. 상기 배선 용량은 상기 플로팅 디퓨전과 상기 제2 트랜지스터의 상기 소스의 사이에 형성된다.

[0009]

본 발명의 일 측면에 따른 촬상 장치가 제공된다. 상기 촬상 장치는 복수의 화소를 포함한다. 상기 복수의 화소를 이루는 화소는, 플로팅 디퓨전에 연결되는 제1 배선과, 배선 용량이 형성되도록 상기 제1 배선과 대향하는 제2 배선과, 상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와, 상기 플로팅 디퓨전으로부터 신호를 출력하도록 배치되는 수직 신호선과, 소스 및 드레인을 포함하는 제1 트랜지스터와, 소스 및 드레인을 포함하는 제2 트랜지스터와, 소스 및 드레인을 포함하는 제3 트랜지스터를 포함하고, 상기 제2 트랜지스터의 상기 소스는 상기 화소 앰프의 출력과 연결되고 상기 제2 트랜지스터의 상기 드레인은 상기 수직 신호선에 연결되며, 상기 제3 트랜지스터의 상기 소스는 상기 플로팅 디퓨전에 연결되고 상기 제3 트랜지스터의 상기 드레인은 리셋 라인과 연결된다. 상기 배선 용량은 상기 플로팅 디퓨전과 상기 제3 트랜지스터의 상기 드레인의 사이에 형성된다.

[0010]

본 발명의 일 측면에 따른, 트랜지스터를 포함하는 앰프가 제공된다. 상기 트랜지스터는 게이트와, 비대칭 소스-드레인 구조를 포함한다. 상기 비대칭 소스-드레인 구조는, 제1 농도의 불순물을 포함하는 제1 영역 및 상기 제1 농도보다 큰 제2 농도의 불순물을 포함하는 제2 영역을 포함하는 소스 영역과, 상기 제1 농도보다 큰 제3 농도의 불순물을 포함하는 제3 영역을 포함하는 드레인 영역을 포함한다.

[0011]

본 기술의 일 측면의 촬상 장치, 및 전자 기기는 독립한 장치이어도 되고, 하나의 장치를 구성하고 있는 내부 블록이어도 된다.

[0012]

본 기술의 일 측면에 의하면, 변환 효율의 편차를 저감할 수 있다.

[0013]

또한, 여기에 기재된 효과는 반드시 한정되는 것은 아니고, 본 개시 중에 기재된 어떠한 효과이어도 된다.

[0014]

본 개시의 이러한 및 그 밖의 다른 목적, 특징 및 장점은 첨부된 도면에 도시된 바와 같은 후술하는 최상의 모드 실시형태에 대한 상세한 설명에 비추어 명백해질 것이다.

[도 1] 도 1은 본 기술을 적용한 고체 촬상 장치의 일 실시형태의 구성예를 나타내는 도면이다.
[도 2] 도 2는 화소 앰프의 변환 효율을 설명하는 도면이다.
[도 3] 도 3은 증폭 트랜지스터의 기생 용량을 포함하는 귀환 용량을 설명하는 도면이다.
[도 4] 도 4는 차동 화소 앰프를 적용한 화소의 변환 효율과, 판독 신호의 출력 편차(PRNU)의 관계를 설명하는 도면이다.
[도 5] 도 5는 소스 접지형의 반전 증폭 화소 앰프의 구성예를 나타내는 회로도이다.
[도 6] 도 6은 차동형의 반전 증폭 화소 앰프의 구성예를 나타내는 회로도이다.
[도 7] 도 7은 차동 모드에서의 판독을 행하는 화소 앰프의 구성예를 나타내는 회로도이다.
[도 8] 도 8은 SF 모드에서의 판독을 행하는 화소 앰프의 구성예를 나타내는 회로도이다.
[도 9] 도 9는 타입 1의 FD-VSL간 배선 용량을 설명하는 회로도이다.
[도 10] 도 10은 타입 1의 동일한 메탈층에 의한 FD-VSL간 대향 배선을 설명하는 상면도이다.
[도 11] 도 11은 타입 1의 다른 메탈층에 의한 FD-VSL간 대향 배선을 설명하는 상면도이다.
[도 12] 도 12는 타입 2의 FD-VSL간 배선 용량을 설명하는 회로도이다.
[도 13] 도 13은 타입 2의 동일 메탈층에 의한 FD-VSL간 대향 배선을 설명하는 상면도이다.
[도 14] 도 14는 타입 2의 다른 메탈층에 의한 FD-VSL간 대향 배선을 설명하는 상면도이다.
[도 15] 도 15는 타입 3의 FD-VSL간 배선 용량을 설명하는 회로도이다.
[도 16] 도 16은 타입 3의 동일 메탈층에 의한 FD-VSL간 대향 배선을 설명하는 상면도이다.
[도 17] 도 17은 타입 3의 다른 메탈층에 의한 FD-VSL간 대향 배선을 설명하는 상면도이다.
[도 18] 도 18은 대향 배선간의 용량 편차를 설명하는 도면이다.
[도 19] 도 19는 일반적인 증폭 트랜지스터의 구조의 예를 나타내는 단면도이다.
[도 20] 도 20은 본 기술의 실시형태를 적용한 증폭 트랜지스터의 제1 구조예를 나타내는 단면도이다.
[도 21] 도 21은 증폭 트랜지스터의 구조를 비교하기 위한 도면이다.
[도 22] 도 22는 드레인측과 소스측의 채널 폭이 다른 증폭 트랜지스터의 구조의 예를 나타내는 도면이다.
[도 23] 도 23은 본 기술의 실시형태를 적용한 증폭 트랜지스터의 제2 구조의 제1 예를 나타내는 단면도이다.
[도 24] 도 24는 증폭 트랜지스터의 제조 방법의 제1 예를 설명하는 도면이다.
[도 25] 도 25는 본 기술의 실시형태를 적용한 증폭 트랜지스터의 제2 구조의 제2 예를 나타내는 단면도이다.
[도 26] 도 26은 증폭 트랜지스터의 제조 방법의 제2 예를 설명하는 도면이다.
[도 27] 도 27은 본 기술의 실시형태를 적용한 증폭 트랜지스터의 제2 구조의 제3 예를 나타내는 단면도이다.
[도 28] 도 28은 증폭 트랜지스터의 제조 방법의 제3 예를 설명하는 도면이다.
[도 29] 도 29는 증폭 트랜지스터에 있어서의 전류가 흐르는 방향에 따른 효과를 설명하는 도면이다.
[도 30] 도 30은 증폭 트랜지스터의 구조의 다른 예를 나타내는 단면도이다.
[도 31] 도 31은 차동형의 반전 증폭 화소 앰프의 다른 구성예를 나타내는 회로도이다.
[도 32] 도 32는 본 기술의 실시형태를 적용한 고체 촬상 장치를 포함하는 전자 기기의 구성예를 나타내는 블록도이다.
[도 33] 도 33은 본 기술의 실시형태를 적용한 고체 촬상 장치의 사용예를 나타내는 도면이다.
[도 34] 도 34는 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
[도 35] 도 35는 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.

[0016]

이하, 도면을 참조하면서 본 개시와 관련되는 기술(본 기술)의 실시형태에 대해 설명한다. 또한, 설명은 이하의 순서로 행하는 것으로 한다.

1. 고체 촬상 장치의 구성

2. 본 기술의 개요

3. 화소 앰프의 구성예

(1)소스 접지형의 반전 증폭 화소 앰프

(2)차동형의 반전 증폭 화소 앰프

4. FD-VSL간 배선 용량

(1)타입 1

(2)타입 2

(3)타입 3

5. 증폭 트랜지스터의 제1 구조의 예

6. 증폭 트랜지스터의 제2 구조의 예

7. 변형예

8. 전자 기기의 구성

9. 고체 촬상 장치의 사용예

10. 이동체에의 응용예

[0017]

＜1. 고체 촬상 장치의 구성＞

[0018]

(고체 촬상 장치의 구성예)

도 1은, 본 기술을 적용한 고체 촬상 장치의 일 실시형태의 구성예를 나타내는 도면이다.

[0019]

도 1의 CMOS 이미지 센서(10)는, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 고체 촬상 장치의 일례이다. CMOS 이미지 센서(10)는, 광학 렌즈계(도시하지 않음)를 거쳐 피사체로부터의 입사광(화상광)을 캡쳐하고, 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여, 화소 신호로서 출력한다.

[0020]

도 1에 있어서, CMOS 이미지 센서(10)는, 화소 어레이부(11), 수직 구동 회로(12), 컬럼 신호 처리 회로(13), 수평 구동 회로(14), 출력 회로(15), 제어 회로(16), 및 입출력 단자(17)를 포함하여 구성된다.

[0021]

화소 어레이부(11)에는, 복수의 화소(100)가 2차원 형상(행렬 형상)으로 배치된다. 화소(100)는 광전 변환부로서의 포토 다이오드(PD：Photodiode)와 복수의 화소 트랜지스터를 포함한다. 예를 들면, 화소 트랜지스터는, 전송 트랜지스터(Trg-Tr), 리셋 트랜지스터(Rst-Tr), 증폭 트랜지스터(AMP-Tr) 및 선택 트랜지스터(Sel-Tr)를 포함한다.

[0022]

또한, 화소 어레이부(11)에 배치되는 화소로는, 화소(100) 외에, 화소(200) 또는 화소(300)가 배치될 수 있다. 그러나 그 상세한 내용에 대해서는 후술한다.

[0023]

수직 구동 회로(12)는, 예를 들면 시프트 레지스터에 의해 구성되고, 소정의 화소 구동선(21)을 선택하여, 선택된 화소 구동선(21)에 화소(100)를 구동하기 위한 펄스를 공급하고, 행 단위로 화소(100)를 구동한다. 즉, 수직 구동 회로(12)는, 화소 어레이부(11)의 각 화소(100)를 행 단위로 차례로 수직 방향으로 선택 주사하고, 각 화소(100)의 포토 다이오드에 있어서 수광량에 따라 생성된 신호 전하(전하)에 기초하는 화소 신호를, 수직 신호선(22)을 통해 컬럼 신호 처리 회로(13)에 공급한다.

[0024]

컬럼 신호 처리 회로(13)는, 화소(100)의 열마다 배치되어 있고, 1행 분의 화소(100)로부터 출력되는 신호를 화소 열마다 노이즈 제거 등의 신호 처리를 행한다. 예를 들면, 컬럼 신호 처리 회로(13)는, 화소 고유의 고정 패턴 노이즈를 제거하기 위한 상관 이중 샘플링(CDS：Correlated Double Sampling) 및 AD(Analog Digital) 변환 등의 신호 처리를 행한다.

[0025]

수평 구동 회로(14)는, 예를 들면, 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 차례대로 출력함으로써, 컬럼 신호 처리 회로(13)의 각각을 순서대로 선택하고, 컬럼 신호 처리 회로(13)의 각각으로부터 화소 신호를 수평 신호선(23)에 출력시킨다.

[0026]

출력 회로(15)는, 컬럼 신호 처리 회로(13)의 각각으로부터 수평 신호선(23)을 통해 차례대로 공급되는 신호에 대하여, 신호 처리를 실시하고, 그 처리된 신호를 출력한다. 또한, 출력 회로(15)는, 예를 들면, 버퍼링만 하는 경우도 있고, 흑레벨 조정, 열 편차 보정, 각종 디지털 신호 처리 등이 행해지는 경우도 있다.

[0027]

제어 회로(16)는, CMOS 이미지 센서(10)의 각 부의 동작을 제어한다.

[0028]

또한, 제어 회로(16)는, 수직 동기 신호, 수평 동기 신호, 및 마스터 클록 신호에 기초하여, 수직 구동 회로(12), 컬럼 신호 처리 회로(13), 및 수평 구동 회로(14) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 제어 회로(16)는, 생성한 클록 신호나 제어 신호를, 수직 구동 회로(12), 컬럼 신호 처리 회로(13), 및 수평 구동 회로(14) 등에 출력한다.

[0029]

입출력 단자(17)는, 외부에/로부터 신호의 전송/수취를 행한다.

[0030]

이상과 같이 구성되는, 도 1의 CMOS 이미지 센서(10)는, CDS 처리 및 AD 변환 처리를 행하는 컬럼 신호 처리 회로(13)가 각 화소 열마다 배치된 컬럼 AD 방식으로 불리는 CMOS 이미지 센서로 된다. 또한, 도 1의 CMOS 이미지 센서(10)는, 예를 들면, 이면 조사형의 CMOS 이미지 센서로 할 수 있다.

[0031]

＜2. 본 기술의 개요＞

[0032]

소스 접지 화소 앰프나, 차동 화소 앰프 등의 고게인(high-gain)의 반전 증폭 화소 앰프는, 플로팅 디퓨전(FD：Floating Diffusion) 용량으로 변환 효율이 정해져 버리는 소스 팔로워 화소 앰프에 비해, 게인이 크고, 변환 효율을 대폭으로 증가시키는 것이 가능하다.

[0033]

여기서, 도 2에는, 소스 팔로워 화소 앰프와, 고게인의 반전 증폭 화소 앰프의 변환 효율을 나타내고 있다.

[0034]

도 2A에 나타낸 것처럼, 소스 팔로워 화소 앰프에서는, 게인 G가, G < 1의 관계를 만족하고, 그 변환 효율 η_SF는, 다음의 식 (1)에 의해 나타내진다.

[수학식 1]

(1)

[0035]

다만, 식 (1)에 있어서, C_FD는, FD 용량을 나타내고 있다. 이 FD 용량을 낮춤으로써, 변환 효율을 올릴 수 있으나, FD 용량을 낮추기에는 한계가 있다.

[0036]

한편, 도 2B에 나타낸 것처럼, 고게인의 반전 증폭 화소 앰프에서는, 오픈 루프 게인 Av가, (-Av) > 20의 관계를 만족하고, 그 변환 효율 η_DA는, 다음의 식 (2)에 의해 나타내진다.

[수학식 2]

(2)

[0037]

다만, 식 (2)에 있어서, C_FD와 C_FB는 각각 FD 용량과 C_FD에 포함되는 귀환 용량 성분을 나타내고 있다. 여기서, C_FD /(-Av)<< C_FB이기 때문에, 변환 효율은 실질적으로 귀환 용량 C_FB에 의해 결정된다. 또한, C_FD = C_FD-Other + C_FB > C_FB 이기 때문에, 종래의 소스 팔로워 화소 앰프보다 높은 변환 효율을 얻을 수 있다.

[0038]

고게인의 반전 증폭 화소 앰프가 이러한 특성을 가지기 때문에, 매우 높은 SN비(Signal to Noise Ratio)의 CMOS 이미지 센서를 실현할 수 있다. 반면, 변환 효율을 결정하는 귀환 용량 C_FB의 편차에 기인한 변환 효율의 편차가, 소스 팔로워 화소 앰프에 비해 커진다.

[0039]

여기서, 고게인의 반전 증폭 화소 앰프로서의 차동 화소 앰프의 변환 효율 η는, 오픈 루프 게인 Av, 귀환 용량 C_FB, 및 FD 용량 C_FD를 이용하여, 다음의 식 (3)에 의해 나타내진다.

[수학식 3]

(3)

[0040]

식 (3)에 있어서, 귀환 용량 C_FB는, 주로 증폭 트랜지스터(AMP-Tr)의 기생 용량으로 이루어진다. 그러므로, 귀환 용량 C_FB는, FD 확산층, FD 배선 용량, 및 FD 단자에 연결되는 증폭 트랜지스터(AMP-Tr), 리셋 트랜지스터(Rst-Tr) 및 전송 트랜지스터(Trg-Tr)의 게이트 용량의 총합인 FD 용량 C_FD보다 작게 할 수 있기 때문에, 높은 변환 효율을 실현할 수 있다.

[0041]

반면, 변환 효율이 높은 차동 화소 앰프에서는, 변환 효율의 편차에 기인한 신호 출력의 편차가 증대한다.

[0042]

여기서, 화소 어레이부에 2차원 형상(행렬 형상)으로 배치된 각 화소의 열 방향으로 설치되는, 수직 신호선(VSL)의 출력 신호(ΔV_VSL)의 편차는, 일반적으로, 아래와 같은 식 (4)으로 표현되는 PRNU(Photo Response Non Uniformity)라는 양으로 나타내진다.

[수학식 4]

(4)

[0043]

여기서 ΔV_VSL 및 σΔV_VSL은, 수직 신호선(VSL)에 있어서의 출력 신호(ΔV_VSL) 편차 및 그 표준 편차이고, < >는 기대값을 나타낸다.

[0044]

식 (4)에 나타낸 것처럼, 출력 신호(ΔV_VSL) 편차는, 광 쇼트 노이즈(optical shot noise)나 화소 광학계의 변동, 광전 변환의 변동을 포함한 신호 전하수(N)의 변동 성분(σ_N)과, 판독 시의 변환 효율의 변동 성분(σ_η)으로 나눌 수 있다.

[0045]

또한, 광 쇼트 노이즈가 작은 미소 광량의 PRNU에서는, 화소 그 자체의 특성 편차가 지배적이 되고, 특히, 변환 효율이 높은 고게인 화소에서는, 신호 전하수의 변동 성분(σ_N)보다, 변환 효율의 변동 성분(σ_η)이 커지기 때문에, 식 (5)에 나타낸 관계를 갖게 된다.

[수학식 5]

(5)

[0046]

식 (5)에 있어서, 귀환 용량 C_FB는, 주로, 증폭 트랜지스터(AMP-Tr)의 드레인측 오버랩 용량 C_gd의 성분과, 플로팅 디퓨전 노드(FD 노드)와 수직 신호선(VSL) 간의 배선 용량 C_fd-vsl의 성분으로 이루어진다. 도 3에는, 증폭 트랜지스터(AMP-Tr)의 주변을 모식적으로 나타내고 있다. 이들 3개의 용량(C_FB, C_gd, C_fd-vsl)의 관계는, 다음의 식 (6)에 의해 나타내진다.

[수학식 6]

C_FB=C_gd+C_fd-vsl(6)

[0047]

또한, 식 (6)에 있어서, 특히 주성분이 되는, 증폭 트랜지스터(AMP-Tr)의 드레인측 오버랩 용량 C_gd는, 주로 증폭 트랜지스터(AMP-Tr)의 게이트 오버랩 용량으로 이루어진다. 그 때문에, 증폭 트랜지스터(AMP-Tr)의 드레인측 오버랩 용량 C_gd는, 실질적으로 게이트폭 Wg 에 비례하고, 그 편차는 σ_Cgd / <C_gd> ∝Wg^-1/2에 의해 나타내진다.

[0048]

한편, 미세 화소에 있어서는, 그 레이아웃 상, 증폭 트랜지스터(AMP-Tr)의 게이트폭 Wg를 좁게 하는 것이 필요하다. 이에 차동 화소 앰프를 적용한 경우에는, 변환 효율은 매우 커지나, 변환 효율의 편차가 증대해 버린다. 미세 화소는, 예를 들면, 모바일 단말용의 CMOS 이미지 센서 등으로 이용되는 미세한 화소이다.

[0049]

도 4는, 차동 화소 앰프를 적용한 화소의 변환 효율과, 판독 신호(수직 신호선(VSL)의 출력 신호)의 출력 편차(PRNU)의 관계를 나타낸 그래프이다. 또한, 도 4에 있어서, 가로축은 PRNU(%)를 나타내고, 세로축은 변환 효율(μV/e-)을 나타내고 있다.

[0050]

도 4에 있어서는, 증폭 트랜지스터(AMP-Tr)의 게이트폭 Wg가 좁아질수록, 변환 효율이 증대하고, 또한, PRNU가 커지는 것이 나타내지고 있다. 즉, 게이트폭 Wg를 좁게 함으로써(협 Wg화), 변환 효율을 증가시키는 것과, PRNU를 양호하게 하는 것 사이에, 트레이드 오프의 관계가 있다.

[0051]

즉, 미세 화소에서는, 그 레이아웃 상, 증폭 트랜지스터(AMP-Tr)의 게이트폭 Wg의 조정에 자유도가 없고, 이는 변환 효율의 최적화를 어렵게 한다.

[0052]

그러므로, 본 기술에서는, 증폭 트랜지스터(AMP-Tr)의 오버랩 용량 C_gd를 주성분으로 하는 차동 화소 앰프의 귀환 용량 C_FB에, 플로팅 디퓨전(FD)과 수직 신호선(VSL) 사이에 접속되는 대향하는 긴 배선의 용량 C_fd-vsl를 부가함으로써, 차동 화소 앰프의 변환 효율을 조정하고, 편차 인자를 분산시킴으로써, 귀환 용량 C_FB의 편차의 저감이 행해지도록 한다.

[0053]

이 때, 상술한 식 (5)는, 다음의 식 (7)과 같이 나타낼 수가 있다.

[수학식 7]

(7)

[0054]

또한, 플로팅 디퓨전(FD)과 수직 신호선(VSL) 사이에 부가되는 용량 C_fd-vsl의 편차가, 증폭 트랜지스터(AMP-Tr)의 오버랩 용량 C_gd의 편차보다 크면, 편차의 저감 효과가 작아지기 때문에, 본 기술에서는, 용량 편차가 작아지는 대향 배선으로 용량 C_fd-vsl가 형성되도록 한다.

[0055]

이하, 본 기술의 내용에 대해, 구체적인 실시형태를 참조하면서 설명하는 것으로 한다.

[0056]

＜3. 화소 앰프의 구성예＞

[0057]

(1) 소스 접지형의 반전 증폭 화소 앰프

[0058]

도 5는, 소스 접지형의 반전 증폭 화소 앰프의 구성예를 나타내는 도면이다.

[0059]

도 5에 있어서, 소스 접지형의 반전 증폭 화소 앰프의 기능을 갖는 소스 접지 화소 판독 회로(50)는, 신호 전하의 판독을 행하는 판독 화소(100)와, 화소에 정전류를 공급하는 부하 MOS 회로(51)와, 전압이 항상 일정하게 되는 정전압원(52)으로 구성된다. 부하 MOS 회로(51)는, PMOS 트랜지스터(511)나 PMOS 트랜지스터(512) 등의 PMOS 트랜지스터로 구성된다.

[0060]

판독 화소(100)는, 포토 다이오드(PD：Photodiode) 등의 광전 변환부(111)에 더하여, 예를 들면, 전송 트랜지스터(112), 리셋 트랜지스터(113), 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 4개의 화소 트랜지스터를 갖고 있다.

[0061]

광전 변환부(111)는, 그 일단인 애노드 전극이 접지되고, 타단인 캐소드 전극은 전송 트랜지스터(112)의 소스에 접속되어 있다. 전송 트랜지스터(112)의 드레인은, 각각 리셋 트랜지스터(113)의 소스 및 증폭 트랜지스터(114)의 게이트에 접속되어 있고, 이 접속점이 부유 확산 영역으로서의 플로팅 디퓨전(121)을 구성하고 있다.

[0062]

리셋 트랜지스터(113)의 드레인은, 수직 리셋 입력선(61)에 접속되어 있다. 증폭 트랜지스터(114)의 소스는, 정전압원(52)과 접속되어 있다. 증폭 트랜지스터(114)의 드레인은 선택 트랜지스터(115)의 소스와 접속되고, 선택 트랜지스터(115)의 드레인은 수직 신호선(22)과 접속되어 있다.

[0063]

전송 트랜지스터(112)의 게이트, 리셋 트랜지스터(113)의 게이트 및 선택 트랜지스터(115)의 게이트에는, 화소 구동선(21)(도 1)을 거쳐, 수직 구동 회로(12)(도 1)가 접속되고, 구동 신호로서의 펄스가 각각 공급된다.

[0064]

여기서, 수직 신호선(22)은, 수직 리셋 입력선(61), 부하 MOS 회로(51)의 PMOS 트랜지스터(511)의 드레인, 및 해당 소스 접지 화소 판독 회로(50)의 출력 단자(53)에 접속된다. 또한, 수직 리셋 입력선(61)은, 수직 신호선(22)에 접속된다.

[0065]

이상과 같은 구성을 갖는 소스 접지 화소 판독 회로(50)에 있어서는, 증폭 트랜지스터(114)가, PMOS 트랜지스터(511)와 함께, 소스 접지 반전 앰프를 구성함으로써, 광전 변환부(111)에서 검출된 신호 전하에 따른 전압 신호가 출력 단자(53)를 거쳐 출력된다.

[0066]

(2) 차동형의 반전 증폭 화소 앰프

[0067]

도 6은, 소스 접지의 차동형의 반전 증폭 화소 앰프의 구성예를 나타내는 도면이다.

[0068]

도 6에 있어서, 소스 접지의 차동형의 반전 증폭 화소 앰프의 기능을 갖는 차동 화소 판독 회로(70)는, 신호 전하의 판독을 행하는 판독 화소(200)와, 신호 전하가 없는 기준 전압을 주는 참조 화소(300)와, PMOS 트랜지스터로 이루어지는 전류 미러 회로(71)와, 화소에 정전류를 공급하는 부하 MOS 회로(72)로 구성된다.

[0069]

판독 화소(200)는, 포토 다이오드(PD) 등의 광전 변환부(211)에 더하여, 예를 들면, 전송 트랜지스터(212), 리셋 트랜지스터(213), 증폭 트랜지스터(214), 및 선택 트랜지스터(215)의 4개의 화소 트랜지스터를 갖고 있다.

[0070]

광전 변환부(211)는, 그 일단인 애노드 전극이 접지되고, 타단인 캐소드 전극은 전송 트랜지스터(212)의 소스에 접속되어 있다. 전송 트랜지스터(212)의 드레인은, 리셋 트랜지스터(213)의 소스 및 증폭 트랜지스터(214)의 게이트에 접속되어 있고, 이 접속점이, 부유 확산 영역으로서의 플로팅 디퓨전(221)을 구성하고 있다.

[0071]

리셋 트랜지스터(213)의 드레인은, 판독측 수직 리셋 입력선(61S)에 접속되어 있다. 증폭 트랜지스터(214)의 소스는, 판독측 수직 전류 공급선(62S)에 접속되어 있다. 증폭 트랜지스터(214)의 드레인은 선택 트랜지스터(215)의 소스와 접속되고, 선택 트랜지스터(215)의 드레인은 판독측 수직 신호선(22S)와 접속되어 있다.

[0072]

전송 트랜지스터(212)의 게이트, 리셋 트랜지스터(213)의 게이트, 및 선택 트랜지스터(215)의 게이트에는, 화소 구동선(21)(도 1)을 거쳐, 수직 구동 회로(12)(도 1)가 접속되고, 구동 신호로서의 펄스가 각각 공급된다.

[0073]

여기서, 판독측 수직 신호선(22S)은, 판독측 수직 리셋 입력선(61S), 전류 미러 회로(71)의 판독측 PMOS 트랜지스터(711S)의 드레인, 및 해당 차동 화소 판독 회로(70)의 출력 단자(73)에 접속된다.

[0074]

또한, 판독측 수직 리셋 입력선(61S)은, 판독측 수직 신호선(22S)에 접속되고, 선택된 판독 화소(200)의 플로팅 디퓨전(221), 즉, 증폭 트랜지스터(214)의 입력 단자에 접속되고, 리셋 트랜지스터(213)가 온되어 있을 때, 해당 차동 화소 판독 회로(70)의 출력 신호가 부귀환된다.

[0075]

참조 화소(300)는, 포토 다이오드(PD) 등의 광전 변환부(311)에 더하여, 예를 들면, 전송 트랜지스터(312), 리셋 트랜지스터(313), 증폭 트랜지스터(314), 및 선택 트랜지스터(315)의 4개의 화소 트랜지스터를 갖고 있다.

[0076]

광전 변환부(311)는, 그 일단인 애노드 전극이 접지되고, 타단인 캐소드 전극은 전송 트랜지스터(312)의 소스에 접속되어 있다. 전송 트랜지스터(312)의 드레인은, 각각 리셋 트랜지스터(313)의 소스 및 증폭 트랜지스터(314)의 게이트에 접속되어 있고, 이 접속점이, 부유 확산 영역으로서의 플로팅 디퓨전(321)을 구성하고 있다.

[0077]

리셋 트랜지스터(313)의 드레인은, 참조측 수직 리셋 입력선(61R)에 접속되어 있다. 증폭 트랜지스터(314)의 소스는, 참조측 수직 전류 공급선(62R)에 접속되어 있다. 증폭 트랜지스터(314)의 드레인은, 선택 트랜지스터(315)의 소스와 접속되고, 선택 트랜지스터(315)의 드레인은, 참조측 수직 신호선(22R)과 접속되어 있다.

[0078]

전송 트랜지스터(312)의 게이트, 리셋 트랜지스터(313)의 게이트, 및 선택 트랜지스터(315)의 게이트에는, 화소 구동선(21)(도 1)을 거쳐, 수직 구동 회로(12)(도 1)가 접속되고, 구동 신호로서의 펄스가 각각 공급된다.

[0079]

여기서, 참조측 수직 신호선(22R)은, 전류 미러 회로(71)의 참조측 PMOS 트랜지스터(711R)의 드레인, 게이트, 및 판독측 PMOS 트랜지스터(711S)의 게이트에 접속된다.

[0080]

또한, 참조측 수직 리셋 입력선(61R)은, 소정의 전원 Vrst에 접속되어 있고, 리셋 시에는, 이 배선을 통하여 선택된 참조 화소(300)의 플로팅 디퓨전(321), 즉, 증폭 트랜지스터(314)의 입력 단자에, 원하는 입력 전압 신호가 인가된다.

[0081]

또한, 참조 화소(300)는, 리셋 시에 있어서의 플로팅 디퓨전(321)의 단자(FD 단자)의 전위 변동이, 판독 화소(200)의 플로팅 디퓨전(221)의 단자(FD 단자)의 전위 변동과 등가인 움직임을 하는 화소인 것이 바람직하다. 예를 들면, 참조 화소(300)로서는, 화소 어레이부(11)(도 1)에 있어서, 판독 화소(200)의 근방에 배치되어 있는, 판독을 종료한 불활성인 유효 화소 등을 이용할 수 있다. 이 경우에는, 도 6에 있어서의 판독 화소(200)와 참조 화소(300)의 역할을 컬럼 신호 처리 회로부(13)(도 1)에 설치된 스위치로 절환을 행한다.

[0082]

판독측 수직 전류 공급선(62S) 및 참조측 수직 전류 공급선(62R)은, 접속점(V_common)에서 서로 접속된 후, 일정 전류원인 부하 MOS 회로(72)에 접속되어 있다.

[0083]

이상과 같은 구성을 갖는 차동 화소 판독 회로(70)에 있어서는, 판독 화소(200)의 증폭 트랜지스터(214)와, 참조 화소(300)의 증폭 트랜지스터(314)가, 차동 앰프를 구성함으로써, 판독 화소(200)의 광전 변환부(211)에서 검출된 신호 전하에 따른 전압 신호가 출력 단자(73)를 거쳐 출력된다.

[0084]

(차동 모드와 SF 모드를 절환 가능한 구성)

그런데, 차동형의 판독은, 높은 변환 효율을 얻기 위하여, 예를 들면, 명시(明時: light state)에는 다이내믹 레인지가 큰 소스 팔로워형의 판독으로, 판독을 행하는 것이 바람직하다. 즉, 차동형의 판독(이하, 차동 모드라고 한다)과, 소스 팔로워형의 판독(이하, SF 모드라고 한다)을 적절히 절환함으로써, 보다 적절한 판독을 행할 수 있는 경우가 있다.

[0085]

여기서, 다음으로, 도 7 및 도 8을 참조하여, 차동 모드에서의 판독과, SF 모드에서의 판독을 절환 가능한 구성에 대해 설명한다.

[0086]

(차동 모드)

도 7은, 차동 모드에서의 판독을 행하는 화소 앰프의 구성예를 나타내는 회로도이다.

[0087]

도 7에 있어서, 판독 화소(200)는, 도 6의 판독 화소(200)와 마찬가지로 구성되고, 판독측 수직 신호선(22S), 판독측 수직 리셋 입력선(61S), 및 판독측 수직 전류 공급선(62S)에 관하여도, 도 6에 나타낸 접속 형태와 마찬가지로 접속되어 있다.

[0088]

또한, 도 7에 있어서, 참조 화소(300)는, 도 6의 참조 화소(300)와 마찬가지로 구성되고, 참조측 수직 신호선(22R), 참조측 수직 리셋 입력선(61R), 및 참조측 수직 전류 공급선(62R)도, 도 6에 나타낸 접속 형태와 마찬가지로 접속되어 있다. 또한, 참조 화소(300)는, 판독 화소(200)에 근접하는 등가인 유효 화소로서, 차동의 기준 전압을 결정하기 위한 화소이다.

[0089]

여기서, 도 7에 있어서는, 판독 화소(200)와 참조 화소(300)에 대해, 화소 주변부(400)가 설치되어 있다. 이 화소 주변부(400)에는, 스위치(SW1 내지 SW9)가 설치되고, 스위치(SW1 내지 SW9)가 스위칭 동작을 함으로써, 차동 모드에서의 판독과, SF 모드에서의 판독이 절환된다.

[0090]

구체적으로는, 차동 모드에서의 판독을 행하는 경우에는, 판독 화소(200)에 대해, 스위치(SW1)가 스위칭 동작을 행함으로써, 증폭 트랜지스터(214)의 소스에 접속된 판독측 수직 전류 공급선(62S)이 부하 MOS 회로(72)에 접속된다. 나아가, 판독 화소(200)에 대해, 스위치(SW8)가 스위칭 동작을 행함으로써, 판독측 수직 리셋 입력선(61S)이 판독측 수직 신호선(22S)에 접속된다.

[0091]

또한, 차동 모드에서의 판독을 행하는 경우에는, 참조 화소(300)에 대해, 스위치(SW4)가 스위칭 동작을 행함으로써, 증폭 트랜지스터(314)의 소스에 접속된 참조측 수직 전류 공급선(62R)이 부하 MOS 회로(72)에 접속된다. 나아가, 참조 화소(300)에 대해, 스위치(SW9)가 스위칭 동작을 행함으로써, 참조측 수직 리셋 입력선(61R)이 참조측 수직 신호선(22R)에 접속된다.

[0092]

화소 주변부(400)는, 판독측 PMOS 트랜지스터(711S)와 참조측 PMOS 트랜지스터(711R)로 이루어지는 전류 미러 회로(71)를 갖고 있다.

[0093]

화소 주변부(400)에 있어서, 스위치(SW2) 및 스위치(SW3)가 스위칭 동작을 행함으로써, 판독측 수직 신호선(22S)은, 전류 미러 회로(71)의 판독측 PMOS 트랜지스터(711S)의 드레인에 접속된다. 한편, 화소 주변부(400)에 있어서, 스위치(SW5) 및 스위치(SW6)가 스위칭 동작을 행함으로써, 참조측 수직 신호선(22R)은, 전류 미러 회로(71)의 참조측 PMOS 트랜지스터(711R)의 드레인 및 게이트, 및 판독측 PMOS 트랜지스터(711S)의 게이트에 접속된다. 또한, 차동 모드에서의 판독을 행하는 경우에는, 스위치(SW7)는 온 상태로 된다.

[0094]

이와 같이, 화소 주변부(400)의 스위치(SW1 내지 SW9)가 스위칭 동작을 행함으로써, 판독 화소(200)의 증폭 트랜지스터(214)와 참조 화소(300)의 증폭 트랜지스터(314)가 차동 앰프를 구성한다. 이에 따라, 차동 모드에서의 판독을 행한다. 이에 의해, 판독 화소(200)의 광전 변환부(211)에서 검출된 신호 전하에 따른 전압 신호가, 판독측 수직 신호선(22S)(및 출력 단자(73))을 거쳐, 컬럼 신호 처리 회로(13)(도 1)의 AD 변환기(ADC)에 출력된다.

[0095]

또한, 화소 주변부(400)의 스위치(SW1 내지 SW9)를 절환함으로써, 판독 화소(200)와 참조 화소(300)가 스위치될 수 있다. 따라서, 여분의 화소를 늘리는 일 없이, 화소 어레이부(11)에 배치된 모든 화소를 판독하는 것이 가능해진다.

[0096]

또한, 도 7에 나타낸 차동 모드에서의 판독을 행하는 화소 앰프의 구성에서는, 화소 어레이부(11)에서, 판독 화소(200)와 참조 화소(300)가 동일한 행 내에 횡배치되어 있는 경우를 예시했다. 그러나, 예를 들면, 판독 화소(200)와 참조 화소(300)가 동일한 열 내에 종배치되도록 하는 등, 판독 화소(200)와 참조 화소(300)의 배치 관계는, 임의이다.

[0097]

(SF 모드)

도 8은, SF 모드에서의 판독을 행하는 화소 앰프의 구성예를 나타내는 회로도이다.

[0098]

도 8에 있어서, 판독 화소(200), 판독 화소(300), 및 화소 주변부(400)는, 도 7에 나타낸 구성과 마찬가지로 구성된다. 그러나, 화소 주변부(400)의 스위치(SW1 내지 SW9)가 스위칭 동작을 행함으로써, 동작 모드가, 차동 모드로부터 SF 모드로 절환되어 있다.

[0099]

구체적으로는, SF 모드에서의 판독을 행하는 경우에는, 판독 화소(200)에 대해, 스위치(SW1)가 스위칭 동작을 행함으로써, 증폭 트랜지스터(214)의 소스에 접속된 판독측 수직 전류 공급선(62)이 전원 전압 Vdd에 접속되고, 수직 신호선(22)이 부하 MOS 회로(72)에 접속된다. 나아가, 판독 화소(200)에 대해, 스위치(SW8)가 스위칭 동작을 행함으로써, 수직 리셋 입력선(61)이, 전원 전압 Vdd에 접속된다.

[0100]

마찬가지로, SF 모드에서의 판독을 행하는 경우에는, 화소(300)에 대해, 스위치(SW4)가 스위칭 동작을 행함으로써, 증폭 트랜지스터(314)의 소스에 접속된 판독측 수직 전류 공급선(62)이 전원 전압 Vdd에 접속되고, 수직 신호선(22)이 부하 MOS 회로(72)에 접속된다. 나아가, 화소(300)에 대해, 스위치(SW9)가 스위칭 동작을 행함으로써, 수직 리셋 입력선(61)이, 전원 전압 Vdd에 접속된다.

[0101]

또한, 화소 주변부(400)에 있어서는, 스위치(SW2, SW3)와 스위치(SW5, SW6)가 스위칭 동작을 행함으로써, 판독측 PMOS 트랜지스터(711S)와, 참조측 PMOS 트랜지스터(711R)의 접속이 해제되고, 차동 모드용의 전류 미러 회로(71)가 분리된다. 또한, SF 모드에서의 판독을 행하는 경우에는, 스위치(SW7)는 오프 상태로 된다.

[0102]

이와 같이, 화소 주변부(400)의 스위치(SW1 내지 SW9)가 스위칭 동작을 행함으로써, 판독 화소(200)의 증폭 트랜지스터(214)와, 화소(300)의 증폭 트랜지스터(314)가 별개로(각 열마다) 소스 팔로워 반전 앰프를 구성하여, SF 모드에서의 판독을 행한다. 이에 의해, 판독 화소(200)(300)의 광전 변환부(211)(311)에서 검출된 신호 전하에 따른 전압 신호가, 수직 신호선(22)을 거쳐, 컬럼 신호 처리 회로(13)(도 1)의 AD 변환기(ADC)에 출력된다.

[0103]

이상과 같이, 화소 주변부(400)에 있어서, 스위치(SW1 내지 SW9)가 스위칭 동작을 행함으로써, 차동 모드에서의 판독과, SF 모드에서의 판독을, 용이하게 절환할 수 있다. 예를 들면, 명시(light state)에 있어서, 다이내믹 레인지가 큰 소스 팔로워형의 판독으로 절환할 수 있다.

[0104]

또한, 도 7에는, 차동 모드에서의 판독의 구성으로서, 도 6의 차동 화소 판독 회로(70)에 대응한 구성을 예시했지만, 후술하는 도 31에 나타낸 차동 화소 판독 회로(80)와 유사한 구성이 되도록 하여도 된다.

[0105]

＜4. FD-VSL간 배선 용량＞

[0106]

다음으로, 도 9 내지 도 17을 참조해, 소스 접지형의 반전 증폭 화소 앰프(도 5) 또는 차동형의 반전 증폭 화소 앰프(도 6)에 있어서의, 플로팅 디퓨전(FD)과 수직 신호선(VSL) 간의 배선 용량 C_fd-VSL에 대해 설명한다.

[0107]

본 기술에서는, 플로팅 디퓨전(FD)에 접속되는 FD 배선과, 수직 신호선(VSL)에 접속되는 VSL 배선의 대향 배선에 의해, 배선 용량 C_fd-vsl을 부가함으로써, 귀환 용량 C_FB가 조정된다. 여기에서는, 해당 대향 배선에 의한 용량 부가의 일례로서 타입 1 내지 타입 3의 3개의 구성을 예시하는 것으로 한다.

[0108]

즉, 상술한 식 (6)에 나타낸 것처럼, 변환 효율을 결정하는 귀환 용량 C_FB는, 증폭 트랜지스터(114)(214)의 드레인측 오버랩 용량 Cgd와 배선 용량 C_fd-vsl로 이루어진다. 나아가, 배선 용량 C_fd-vsl은, FD 배선과 용량 접속되는 배선이, 판독 시에 수직 신호선(22)과 전기적으로 연결되는 부분에 따라, 3개의 타입으로 분류되게 된다.

[0109]

다만, 이하의 설명에서는, 판독 화소(200)(도 6, 도 7)의 구성을 일례로 설명하지만, 판독 화소(100)(도 5) 또는 참조 화소(300)(도 6, 도 7)에 대해서도 마찬가지의 구성을 채용할 수 있다.

[0110]

(1) 타입 1

[0111]

우선, 도 9 내지 도 11을 참조하여, 타입 1의 FD-VSL간 배선 용량에 대해 설명한다. 또한, 도 9는, 판독 화소(200-1)의 회로도이고, 도 10 내지 도 11은, 판독 화소(200-1)의 각 소자의 레이아웃을 나타내는 평면도이다.

[0112]

(회로 구성)

도 9는, 타입 1의 FD-VSL간 배선 용량이 부가된 화소를 나타내는 회로도이다.

[0113]

도 9의 판독 화소(200-1)에 있어서는, 플로팅 디퓨전(221)의 전극(FD 전극)과 수직 신호선(22)에 각각 접속된 대향 배선에 의한 배선 용량 C_fd-vsl으로 용량 추가가 행해지고 있다.

[0114]

이 용량 추가에 의해, 화소 앰프의 귀환 용량 C_FB를, 증폭 트랜지스터(214)의 드레인측 오버랩 용량 C_gd와 배선 용량 C_fd-vsl의 2 성분으로 분산시킬 수 있다. 그 결과로서, 귀환 용량 C_FB의 편차를 억제할 수 있다.

[0115]

또한, 이 타입 1의 FD-VSL간 배선 용량에서는, 후술하는 타입 2와 비교하여, 증폭 트랜지스터(214)의 드레인과 선택 트랜지스터(215)의 소스의 사이에 컨택트를 형성할 필요가 없기 때문에, 화소 레이아웃의 관점에서 유리하게 된다.

[0116]

(동일 메탈층에 의한 FD-VSL간 대향 배선)

도 10은, 타입 1의 동일 메탈층에 의한 FD-VSL간 대향 배선의 레이아웃을 나타내는 평면도이다.

[0117]

도 10의 판독 화소(200-1)에 있어서는, 플로팅 디퓨전(221)의 전극(FD 전극)과 수직 신호선(22)에 각각 접속된 대향 배선 Opp1-1에 의한 배선 용량 C_fd-vsl에 의해, 용량 추가가 이루어지고 있다.

[0118]

즉, 도 10의 판독 화소(200-1)에서는, 플로팅 디퓨전(221)에 접속되는 FD 배선(131)과 수직 신호선(22)에 접속되는 VSL 배선(132)의 대향 배선 Opp1-1에 의해, 배선 용량 C_fd-vsl이 부가되고, 귀환 용량 C_FB가 조정되고 있다.

[0119]

또한, 도 10의 판독 화소(200-1)에 있어서, FD 배선(131)과 VSL 배선(132)은, 동일한 메탈층(Metal-1)에서 형성되어 있다.

[0120]

이와 같이, FD 배선(131)과 VSL 배선(132)을, 동일한 메탈층(Metal-1)에서 형성되도록 함으로써, 제조 시에, 포토 마스크의 미스 얼라인먼트에 의한 편차를 억제할 수 있다. 또한, 원하는 용량값을 부가할 때, FD 배선(131)과 VSL 배선(132)의 대향 배선 Opp1-1은, 일정한 거리에서 그 거리를 크게 하여 단위 대향 길이당 용량을 작게 하고, 그 만큼 대향하는 배선의 길이를 길게 함으로써, 평균화의 정도가 커지고, 그 편차가 작아지게 된다.

[0121]

(다른 메탈층에 의한 FD-VSL간 대향 배선)

도 11은, 타입 1의 다른 메탈층에 의한 FD-VSL간 대향 배선의 레이아웃을 나타내는 평면도이다.

[0122]

도 11의 판독 화소(200-1)에서는, 플로팅 디퓨전(221)에 접속되는 FD 배선 가운데, FD 배선(131-1)은 제1 메탈층(Metal-1)에 형성되고, FD 배선(131-2)은 제2 메탈층(Metal-2)에 형성되어 있다. 또한, 수직 신호선(22)에 접속되는 VSL 배선(132)은, 제1 메탈층(Metal-1)에 형성되어 있다. 즉, FD 배선(131-2)과 VSL 배선(132)은, 다른 메탈층에 형성되어 있다.

[0123]

그리고, 플로팅 디퓨전(221)에 접속되는 FD 배선(131-2)과 수직 신호선(22)에 접속되는 VSL 배선(132)의 대향 배선 Opp1-2에 의해, 배선 용량 C_fd-vsl이 부가되고, 귀환 용량 C_FB가 조정되고 있다.

[0124]

이와 같이, 예를 들면, 화소 레이아웃 상, 동일한 메탈층에 대향 배선 Opp1-2를 형성할 수 없는 경우이더라도, 제조 시에, 대향시키는 메탈의 겹침을 줄임으로써, FD 배선(131-2)과 VSL 배선(132)의 대향 배선 Opp1-2를, 일정한 거리에서 그 거리를 크게, 또한, 대향하는 배선의 길이를 길게 함으로써, 도 10에 나타낸 동일한 메탈층의 대향 배선 Opp1-1과 마찬가지의 효과를 얻을 수 있다.

[0125]

(2) 타입 2

[0126]

다음으로, 도 12 내지 도 14를 참조하여, 타입 2의 FD-VSL간 배선 용량에 대해 설명한다. 또한, 도 12는, 판독 화소(200-2)의 회로도이고, 도 13 내지 도 14는, 판독 화소(200-2)의 각 소자의 레이아웃을 나타내는 평면도이다.

[0127]

(회로 구성)

도 12는, 타입 2의 FD-VSL간 배선 용량이 부가된 화소를 나타내는 회로도이다.

[0128]

도 12의 판독 화소(200-2)에 있어서는, 플로팅 디퓨전(221)의 전극(FD 전극)과, 증폭 트랜지스터(214)의 드레인과 선택 트랜지스터(215)의 소스의 사이(AMP-SEL간)의 확산층에, 각각 접속된 대향 배선에 의한 배선 용량 C_fd-vsl으로 용량 추가가 이루어지고 있다.

[0129]

이러한 용량 추가가 이루어짐으로써, 비선택 화소에 부가된 용량이, 수직 신호선(22)으로부터 분리되고, 또한, 귀환 용량 C_FB의 편차를 억제할 수 있다.

[0130]

또한, 이 타입 2의 FD-VSL간 배선 용량에서는, 상술한 타입 1과 비교하여, 증폭 트랜지스터(214)의 드레인과 선택 트랜지스터(215)의 소스의 사이에 컨택트를 형성할 필요가 있으나, 선택 트랜지스터(215)의 오프 시에는, 부가된 용량이 수직 신호선(22)으로부터 분리된다. 그러므로, 수직 신호선(22)의 총 용량의 증가로 인한 판독 스피드의 저하를 억제할 수 있다.

[0131]

(동일 메탈층에 의한 FD-VSL간 대향 배선)

도 13은, 타입 2의 동일 메탈층에 의한 FD-VSL간 대향 배선의 레이아웃을 나타내는 평면도이다.

[0132]

도 13의 판독 화소(200-2)에 있어서는, 플로팅 디퓨전(221)의 전극(FD전극)과 수직 신호선(22)에 각각 접속된 대향 배선 Opp2-1에 의한 배선 용량 C_fd-vsl에 의해, 용량 추가가 이루어지고 있다.

[0133]

즉, 도 13의 판독 화소(200-2)에서는, 플로팅 디퓨전(221)에 접속되는 FD 배선(131)과, 수직 신호선(22)에 접속되는 VSL 배선(132-1)(VSL 배선(132-1)과 VSL 배선(132-2) 중 VSL 배선(132-1))의 대향 배선 Opp2-1에 의해, 배선 용량 C_fd-vsl이 부가되고, 귀환 용량 C_FB가 조정되고 있다.

[0134]

또한, 도 13의 판독 화소(200-2)에 있어서, FD 배선(131)과, VSL 배선(132-1) 및 VSL 배선(132-2)은, 동일한 메탈층(Metal-1)에서 형성되어 있다.

[0135]

이와 같이, FD 배선(131)과 VSL 배선(132-1, 132-2)을, 동일한 메탈층(Metal-1)에서 형성되도록 함으로써, 제조 시에, 포토 마스크의 미스 얼라인먼트에 의한 편차를 억제할 수 있다. 또한, 원하는 용량값을 부가할 때, FD 배선(131)과 VSL 배선(132-1)의 대향 배선 Opp2-1은, 일정한 거리에서 그 거리를 크게 하여 단위 대향 길이 당 용량을 작게 하고, 그 만큼 대향하는 배선의 길이를 길게 함으로써, 평균화의 정도가 커지고, 그 편차가 작아지게 된다.

[0136]

(다른 메탈층에 의한 FD-VSL간 대향 배선)

도 14는, 타입 2의 다른 메탈층에 의한 FD-VSL간 대향 배선의 레이아웃을 나타내는 평면도이다.

[0137]

도 14의 판독 화소(200-2)에서는, 플로팅 디퓨전(221)에 접속되는 FD 배선 중, FD 배선(131-1)은 제1 메탈층(Metal-1)에 형성되고, FD 배선(131-2)은 제2 메탈층(Metal-2)에 형성되어 있다. 또한, 수직 신호선(22)에 접속되는 VSL 배선(132-1)과 VSL 배선(132-2)은, 모두 제1 메탈층(Metal-1)에 형성되어 있다. 즉, FD 배선(131-2)과 VSL 배선(132-1)은, 다른 메탈층에 형성되어 있다.

[0138]

그리고, 플로팅 디퓨전(221)에 접속되는 FD 배선(131-2)과, 수직 신호선(22)에 접속되는 VSL 배선(132-1)(VSL 배선(132-1)과 VSL 배선(132-2) 중 VSL 배선(132-1))의 대향 배선 Opp2-2에 의해, 배선 용량 C_fd-vsl이 부가되고, 귀환 용량 C_FB가 조정되고 있다.

[0139]

이와 같이, 예를 들면, 화소 레이아웃 상, 동일한 메탈층에 대향 배선 Opp2-2를 형성할 수 없는 경우이더라도, 제조 시에, 대향시키는 메탈의 겹침을 줄이고, FD 배선(131-2)과 VSL 배선(132-1)의 대향 배선 Opp2-2를, 일정한 거리에서 그 거리를 크게, 또한, 대향하는 배선의 길이를 길게 함으로써, 도 13에 나타낸 동일한 메탈층의 대향 배선 Opp2-1과 마찬가지의 효과를 얻을 수 있다.

[0140]

(3) 타입 3

[0141]

마지막으로, 도 15 내지 도 17을 참조하여, 타입 3의 FD-VSL간 배선 용량에 대해 설명한다. 도 15는, 판독 화소(200-3)의 회로도이고, 도 16 내지 도 17은, 판독 화소(200-3)의 각 소자의 레이아웃을 나타내는 평면도이다.

[0142]

(회로 구성)

도 15는, 타입 3의 FD-VSL간 배선 용량이 부가된 화소를 나타내는 회로도이다.

[0143]

도 15의 판독 화소(200-3)에 있어서는, 플로팅 디퓨전(221)의 전극(FD 전극)과 리셋 트랜지스터(213)의 드레인측 전극에 각각 접속된 대향 배선에 의한 배선 용량 C_fd-vsl으로 용량 추가가 이루어지고 있다. 이러한 용량 추가가 이루어짐으로써, 귀환 용량 C_FB의 편차를 억제할 수 있다.

[0144]

또한, 이 타입 3의 FD-VSL간 배선 용량에서는, 화소 주변부에서, 배선 용량 C_fd-vsl의 분리를 위한 온 오프 제어가 가능해진다. 따라서, 차동 변환 효율의 절환이 가능하고, 또한 후술하는 소스 팔로워 모드(SF 모드)에서의 구동 시에는, 불활성 화소의 부가 용량이 수직 신호선(22)으로부터 절환되는 이점도 있다.

[0145]

(동일 메탈층에 의한 FD-VSL간 대향 배선)

도 16은, 타입 3의 동일 메탈층에 의한 FD-VSL간 대향 배선의 레이아웃을 나타내는 평면도이다.

[0146]

도 16의 판독 화소(200-3)에 있어서는, 플로팅 디퓨전(221)의 전극(FD전극)과 수직 신호선(22)에 각각 접속된 대향 배선 Opp3-1에 의한 배선 용량 C_fd-vsl에 의해, 용량 추가가 이루어지고 있다.

[0147]

즉, 도 16의 판독 화소(200-3)에서는, 플로팅 디퓨전(221)에 접속되는 FD 배선(131)과, 수직 신호선(22)에 접속되는 VSL 배선(132-1)(VSL 배선(132-1)과 VSL 배선(132-2) 중 VSL 배선(132-1))의 대향 배선 Opp3-1에 의해, 배선 용량 C_fd-vsl이 부가되고, 귀환 용량 C_FB가 조정되고 있다.

[0148]

또한, 도 16의 판독 화소(200-3)에 있어서, FD 배선(131)과, VSL 배선(132-1) 및 VSL 배선(132-2)은, 동일한 메탈층(Metal-1)에서 형성되어 있다.

[0149]

이와 같이, FD 배선(131)과 VSL 배선(132-1, 132-2)을, 동일한 메탈층(Metal-1)에서 형성되도록 함으로써, 제조 시에, 포토 마스크의 미스 얼라인먼트에 의한 편차를 억제할 수 있다. 또한, 원하는 용량값을 부가할 때, FD 배선(131)과 VSL 배선(132-1)의 대향 배선 Opp3-1은, 일정한 거리에서 그 거리를 크게 하여 단위 대향 길이 당 용량을 작게 하고, 그 만큼 대향하는 배선의 길이를 길게 함으로써, 평균화의 정도가 커지고, 그 편차가 작아지게 된다.

[0150]

(다른 메탈층에 의한 FD-VSL간 대향 배선)

도 17은, 타입 3의 다른 메탈층에 의한 FD-VSL간 대향 배선의 레이아웃을 나타내는 평면도이다.

[0151]

도 17의 판독 화소(200-3)에서는, 플로팅 디퓨전(221)에 접속되는 FD 배선(131)은, 제1 메탈층(Metal-1)에 형성되어 있다. 또한, 수직 신호선(22)에 접속되는 VSL 배선 중, VSL 배선(132-1)은 제2 메탈층(Metal-2)에 형성되고, VSL 배선(132-2)은 제1 메탈층(Metal-1)에 형성되어 있다. 즉, FD 배선(131)과 VSL 배선(132-1)은, 다른 메탈층에 형성되어 있다.

[0152]

그리고, 플로팅 디퓨전(221)에 접속되는 FD 배선(131)과 수직 신호선(22)에 접속되는 VSL 배선(132-1)의 대향 배선 Opp3-2에 의해, 배선 용량 C_fd-vsl가 부가되고, 귀환 용량 C_FB가 조정되고 있다.

[0153]

이와 같이, 예를 들면, 레이아웃상, 동일한 메탈층에 대향 배선 Opp3-2를 형성할 수 없는 경우이더라도, 제조 시에, 대향시키는 메탈의 겹침을 줄여, FD 배선(131)과 VSL 배선(132-1)의 대향 배선 Opp3-2를, 일정한 거리에서 그 거리를 크게, 또한, 대향하는 배선의 길이를 길게 함으로써, 도 16에 나타낸 동일한 메탈층의 대향 배선 Opp3-1과 마찬가지의 효과를 얻을 수 있다.

[0154]

(대향 배선간의 용량 편차)

그런데, 본 기술에서는, FD 배선(131)과 VSL 배선(132)의 사이에 부가되는 배선 용량 C_fd-vsl의 편차가, 증폭 트랜지스터(214)의 드레인측 오버랩 용량 C_gd의 편차보다 크면, 편차의 저감 효과가 작아진다. 이러한 관점에서, 용량의 편차가 작아지는 대향 배선 Opp에 의해, 배선 용량 C_fd-vsl이 형성되도록 하고 있다.

[0155]

또한, 이 대향 배선 Opp는, 제조 공정(제조 프로세스)의 패턴 형성 시의 미스 얼라인먼트나, 형상 변동으로 값에 편차가 생기지만, 대향 배선간의 거리를 넓혀 가면, 동일한 미스 얼라인먼트량이나 가공 형상의 편차량에 대해 용량의 변동율이 감소하게 된다.

[0156]

그러므로, 대향 배선 Opp는, 리소그래피 공정에서의 미스 얼라인먼트나 가공 형상의 편차에 의한 용량 변동을 억제하기 위해, 동일한 메탈층에서, 그리고, 대향 배선간의 거리를 가능한 한 넓혀서, 그 대향 길이를 늘리도록 하는 것이 바람직하다.

[0157]

여기서, 도 18에는, 대향 배선간의 용량 편차의 예를 나타내고 있다. 또한, 도 18에 있어서, 가로축은, 대향 배선간의 거리(a.u.)를 나타내고, 세로축은, 용량 편차(δC/C)를 나타내고 있다. 또한, 도면에서 꺾은선 그래프 상에 복수의 점이 플롯되어 있는데, 대향 배선간 스페이스의 편차 중, 최대값을 검은 마름모 형상으로, 최소값을 검은 원 형상으로 나타내고 있다.

[0158]

도 18에 나타낸 것처럼, FD 배선(131)과 VSL 배선(132)의 대향 배선간의 거리가 커질수록, 용량 편차의 최대값과 최소값의 차가 줄어드는 한편, 대향 배선간의 거리가 작아질수록, 용량 편차의 최대값과 최소값의 차가 커지고 있다.

[0159]

예를 들면, 제조 공정의 디자인 룰 상 최소 배선간 스페이스에서의 용량 편차가, 도면에서 화살표 A1으로 나타내지는 경우에는, 그 용량 편차의 최대값은 약 20.0%로 되어 있다. 이 경우에 있어서, 해당 디자인 룰 상의 최소 배선간 스페이스의 2배의 간격으로 대향 배선하였을 때의 용량의 편차는, 도면에서의 화살표 A2로 나타낼 수 있다.

[0160]

그리고, 해당 디자인 룰 상의 최소 배선간 스페이스의 2배의 간격으로 대향 배선함으로써, 도면에서 화살표 A2로 나타낸 것처럼, 그 용량 편차의 최대값이 약 10.0%로 감소되었다. 즉, 대향 배선의 간격을 2배로 함으로써, 용량 편차의 최대값을, 약 20.0%로부터 약 10.0%로 약 1/2 이하로 줄이는 것이 가능해진다.

[0161]

이러한 관계가 있기 때문에, 배선간 스페이스는, 예를 들면, 다음과 같이 확보되도록 할 수 있다.

[0162]

즉, FD 배선(131)과 VSL 배선(132)의 대향 배선 Opp가 동일한 메탈층에서 형성되는 경우에는, 해당 대향 배선간 스페이스가 제조 공정의 디자인 룰 상의 최소 배선간 스페이스의 2배 이상 확보되도록 함으로써 용량 편차의 최대값을 대폭으로 줄이는 것이 가능해진다. 이 예로서는, 도 10, 도 13, 및 도 16에 나타낸 동일한 메탈층(Metal-1)에 의한 FD-VSL간 대향 배선이 해당한다.

[0163]

또한, FD 배선(131)과 VSL 배선(132)의 대향 배선 Opp가 다른 층의 메탈층에서 형성되는 경우에는, 풋프린트상의 배선간 스페이스가 양 메탈층의 최소 배선간 스페이스의 2배 이상 확보되도록 함으로써, 용량 편차의 최대값을 대폭으로 저감하는 것이 가능해진다. 이 예로서는, 도 11, 도 14, 및 도 17에 나타낸 다른 메탈층(Metal-1, Metal-2)에 의한 FD-VSL간 대향 배선이 해당한다.

[0164]

＜5. 증폭 트랜지스터의 제1 구조의 예＞

[0165]

여기서, 도 19에, 통상의 화소에 있어서의 일반적인 증폭 트랜지스터의 소스-드레인 방향의 단면 구조를 나타낸다. 일반적인 증폭 트랜지스터(914)에서는, 소스/드레인의 내부에, 소스/드레인보다 저농도가 되는 LDD(Lightly Doped Drain)(914B)가 형성되고, 이 LDD(914B)가 게이트와 오버랩하고 있는 구조로 되어 있다. 또한, 일반적인 증폭 트랜지스터(914)에서는, 게이트 상에 산화막(914A)이 형성되어 있다.

[0166]

일반적인 증폭 트랜지스터(914)에 있어서, 게이트-드레인간 용량 C_gd는, 게이트폭(Wg)과, 산화막(914A)의 막 두께(Tox)와, LDD(914B)의 오버랩량(dL)으로 정의된다고 생각된다. 그 때문에, 게이트폭(Wg)이나 산화막(914A)의 막 두께(Tox), LDD(914B)의 오버랩량(dL)의 제조 편차로 인해, 게이트-드레인간 용량 C_gd에 편차가 생겨 버린다.

[0167]

한편, 증폭 트랜지스터의 전류 변동에 기인하는 증폭 트랜지스터의 노이즈는, 일반적으로 소스측 채널에 의해 결정되는 것으로 알려져 있고, 소스측 LDD가 게이트 전극에 충분히 오버랩하고 있지 않는 오프셋(offset) 구조로 되어 있으면 노이즈가 악화되는 것이 알려져 있다. 또한, 노이즈는, 소스측 채널 폭에 따라 평균화되는 성질이 있고, 소스측 채널 폭 Wg[S]에 대해 그 제곱근의 역수(1/√Wg[S])에 비례하기 때문에, Wg[S]를 크게 하면 노이즈가 저감하고, 작게 하면 노이즈가 증대하는 것이 일반적으로 알려져 있다.

[0168]

도 20에 나타낸 것처럼, 본 기술의 실시형태를 적용한 증폭 트랜지스터(114)는, 드레인측만 오프셋(offset) 구조로 되고, 드레인측의 게이트 아래에는 LDD(114B)가 주입되어 있지 않기 때문에, 게이트와 드레인 간의 갭이 커지고, 같은 채널 폭(Wg[S])에 있어서, 소스측 LDD는 게이트 전극과 충분한 오버랩한다. 따라서, 노이즈의 증대를 억제하면서, 변환 효율을 결정하는 증폭 트랜지스터(114)의 게이트-드레인간 용량 C_gd만을 작게 할 수 있다.

[0169]

그 결과, 원하는 변환 효율을 얻는 구조로서, 단위 채널 폭 당 C_gd가 줄어든 만큼, 채널 폭(Wg[S])을 늘리거나, 부가할 수 있는 C_fd-vsl의 용량 범위를 확대함으로써, 평균화의 효과에 의해 PRNU를 개선하는 것이 가능해진다.

[0170]

여기서, 도 21에는, 일반적인 증폭 트랜지스터(914)의 구조와, 도 20에 나타낸 증폭 트랜지스터(114)의 구조를 비교하기 위해서, 각 트랜지스터의 단면도와 상면도를 도시하고 있다.

[0171]

즉, 도 21A는, 게이트 아래에 LDD(914B)가 주입되어 게이트와 오버랩하는 일반적인 증폭 트랜지스터(914)의 구조를 나타내고 있다. 한편, 도 21B는, 본 기술의 실시형태를 적용한 증폭 트랜지스터(114)의 구조를 나타내고 있고, 드레인측만이 오프셋(offset) 구조로 되고, 드레인측의 게이트 아래에는 LDD(114B)가 주입되어 있지 않은 구조(비대칭 소스-드레인 구조)로 이루어진다.

[0172]

이와 같이, 증폭 트랜지스터(114)의 드레인측을 오프셋(offset) 구조로 함으로써, 드레인측 오버랩 용량 C_gd를 억제할 수 있다.

[0173]

또한, 도 22에 나타낸 것처럼, 증폭 트랜지스터(114)에 있어서, 드레인측의 채널 폭이 소스측의 채널 폭에 비해 좁은 구조(비대칭 소스-드레인 구조)를 채용하도록 해도 된다. 이러한 구조를 채용하는 경우에, 게이트 아래에 LDD(114A)가 주입된 구조(도 22A) 외에도, 드레인측만이 오프셋(offset) 구조로 되고, 드레인측의 게이트 아래에는 LDD(114B)가 주입되어 있지 않은 구조(도 22B)로 할 수도 있다.

[0174]

이와 같이, 소스측 채널 폭을 유지함으로써, 동일 채널 폭과 동등한 노이즈 특성을 유지하면서, C_fd-vsl용량 부가에 의한 평균화를 행하는 자유도가 커진다. 그 결과로서, PRNU 저감이 가능해진다.

[0175]

또한, 증폭 트랜지스터(114)에 대해, 오프셋(offset) 구조나, 드레인측의 채널 폭이 소스측의 채널 폭에 비해 좁은 구조를 채용했을 경우에도, 상술한 것처럼, 플로팅 디퓨전(121)에 접속되는 FD 배선(131)과 수직 신호선(22)에 접속되는 VSL 배선(132)의 대향 배선 Opp에 의해, 용량 C_fd-vsl을 부가하여, 귀환 용량 C_FB가 조정되도록 할 수 있다.

[0176]

즉, 증폭 트랜지스터(114)에 있어서, 오프셋(offset) 구조나, 드레인측의 채널 폭이 소스측의 채널 폭에 비해 좁은 구조로 하는 경우에, FD 배선(131)과 VSL 배선(132)의 대향 배선 Opp에 의해, 배선 용량 C_fd-vsl를 부가하여, 귀환 용량 C_FB가 조정되도록 할 것인지, 또는 채널 폭(Wg[S])만으로 조정을 행할 것인지는 임의이다.

[0177]

나아가, 여기에서는, 소스 접지형의 판독을 일례로 설명했으나, 예를 들면, 차동형의 판독에 적용하여, 증폭 트랜지스터(214)의 구조를, 오프셋(offset) 구조로 하거나 또는 드레인측의 채널 폭이 소스측의 채널 폭에 비해 좁은 구조로 하거나 해도 된다.

[0178]

(본 기술의 효과)

본 기술에서는, 소스 접지 화소 판독 회로(50) 또는 차동 화소 판독 회로(70)에 있어서, PD 점유율의 저하를 수반하는 증폭 트랜지스터(114)(214)의 게이트폭(Wg)을 확대하지 않고, 변환 효율의 조정과, 변환 효율의 주요 편차 인자를 분산함으로써 PRNU의 개선 효과를, FD 배선(131)과 VSL 배선(132)의 각각에 접속된 배선 용량(대향 배선 용량) C_fd-vsl에 의해 실현하고 있다.

[0179]

또한, FD 배선(131)과 VSL 배선(132)의 사이에 부가되는 배선 용량 C_fd-vsl은, 용량이 같다면, 대향 길이의 단위 길이당의 용량을, 대향 거리를 멀리하여 가능한 한 작게 하고, 그 만큼 대향 길이 L을 길게 함으로써, L 방향으로 평균화되는 효과에 의해 용량 편차를 더욱 저감할 수 있다.

[0180]

이하, 편차 인자의 분산에 의한 PRNU의 저감에 대한 상세를 설명한다.

[0181]

증폭 트랜지스터(114)(214)의 게이트폭(Wg)의 드레인측 오버랩 용량 C_gd, 및 길이 L의 배선 용량 C_fd-VSL이 각각 Wg, L에 대해서 랜덤인 편차를 갖고 있을 때, 그 편차는 다음의 식 (8) 및 식 (9)에 나타낸 것처럼 나타낼 수 있다.

[수학식 8]

(8)

[수학식 9]

(9)

[0182]

이 때, C_FB = C_gd(Wg) + C_fd-VSL(L)인 조건 하에서의 PRNU의 행동에 대해 생각한다.

[0183]

여기서, 귀환 용량 C_FB에 대한 드레인측 오버랩 용량 C_gd(Wg)의 비율 x를 <C_gd(Wg)> = x ×<C_FB> 라고 정의하면, <C_fd-VSL(L)> = (1-x) × <C_FB> 가 된다. 따라서, 다음의 식 (10)의 관계를 만족하게 된다.

[수학식 10]

(10)

[0184]

따라서, PRNU는, 식 (11)의 조건 하에서, 항상 다음의 식 (12)에 나타낸 극소값을 취하게 된다.

[수학식 11]

(11)

[수학식 12]

(12)

[0185]

여기서, x = 1은 C_FB = C_gd(Wg), x = 0은 C_FB = C_fd-VSL(L)이고, 어느 한쪽의 성분만으로 C_FB가 형성되는 경우를 나타내지만, 상기 식 (11) 및 식 (12)에 의해 나타내어지는 결과는, 어느 한쪽의 성분만의 경우에 비해, 양쪽 성분이 있는 쪽이 PRNU가 최소로 된다. 또한, 최소가 되도록 하는 양쪽 성분의 비율은, 목표로 하는 귀환 용량 C_FB 또는 각 성분의 유닛 당의 편차 α, β에 의해 일의적으로 정해지는 것이다.

[0186]

이상에 의해, 주요한 편차 인자를, 증폭 트랜지스터(114)(214)의 드레인측 오버랩 용량 C_gd와, FD 배선(131)과 VSL 배선(132)의 사이에 부가되는 배선 용량 C_fd-VSL의 2가지 용량으로 분할함으로써, PRNU를 저감할 수 있다.

[0187]

＜6. 증폭 트랜지스터의 제2 구조의 예＞

[0188]

그런데, 화소 앰프에 있어서는, 증폭 트랜지스터(114)를 두 방향의 전류의 방향으로 사용하는 구성이 상정된다. 예를 들면, 화소 앰프에 있어서, 차동 모드와 SF 모드에서, 증폭 트랜지스터(114)에 있어서의 전류가 흐르는 방향이 다르도록 하는 구성이 상정된다. 그러한 구성을 채용한 경우에는, 전류의 방향에 따라, 각종 특성이 변동하게 된다. 이에, 이하, 전류가 흐르는 방향에 따른 특성 변동에 대응한 증폭 트랜지스터(114)의 구조에 대해 설명한다.

[0189]

(제1 구조예)

우선, 도 23에는, 제1 구조예로서 증폭 트랜지스터(114-1)의 단면 구조를 나타내고 있다. 도 23의 증폭 트랜지스터(114-1)의 소스와 드레인의 표기는, 차동 모드에 있어서의 전류 방향에서의 단자명에 대응하고 있다.

[0190]

증폭 트랜지스터(114-1)는, 소스 측에 LDD(114B-S)가 형성되고, 드레인 측에 LDD(114B-D)가 형성되고, 이들 LDD(114B-S), LDD(114B-D)가 게이트와 오버랩하는 구조로 되어 있다. 또한, 게이트 상에는 산화막(114A)이 형성되어 있다.

[0191]

증폭 트랜지스터(114-1)는, LDD(114B-S)와 LDD(114B-D)가 좌우로 비대칭인 LDD 구조로 되어 있다. 즉, 소스측의 LDD(114B-S)는, 드레인측의 LDD(114B-D)와 비교하여, 게이트 아래로 퍼져 넓게 형성된 구조로 된다.

[0192]

소스측의 LDD(114B-S)는, 예를 들면, 불순물로서 인(P：Phos) 등의 확산이 큰(비교적 큰) 이온종을 이용하여 형성할 수 있다. 또한, LDD(114B-D)는, 예를 들면, 불순물로서 비소(As) 등의 확산이 작은(비교적 적은) 이온종을 이용하여 형성할 수 있다.

[0193]

여기서, 차동 모드에 있어서의 전류 방향(도면에서 우측에서 좌측을 향하는 방향)에서의 동작을 행하는 경우, 소스 측에 LDD(114B-S)가 형성되고 있기 때문에, 1/f 노이즈 특성은 양호하게 되고, 또한, 드레인측의 LDD(114B-D)의 확산 영역이 작게 형성되기 때문에, PRNU도 양호하게 된다.

[0194]

한편, 차동 모드에 있어서의 전류 방향과 반대의 전류 방향(도면에서 좌측에서 우측으로 향하는 방향)에서의 동작을 상정하는 경우에는, LDD(114B-S)와 LDD(114B-D)의 LDD 영역이 형성되기 때문에 차동 모드에서 발생한 HC(Hot Carrier)의 영향을 줄이는 것이 가능하고, 1/f 노이즈 특성에 악영향을 미치는 것을 막을 수 있다.

[0195]

(제1 제법예)

도 24는, 도 23의 증폭 트랜지스터(114-1)의 제조 방법의 흐름을 나타내고 있다.

[0196]

또한, 도 24에 있어서는, 모든 제조 공정 중 이온 주입 공정을 중심으로 설명하지만, 이온 주입 공정의 전후의 공정으로서, 예를 들면, 성막 공정이나 레지스터 도포 공정, 노광 공정, 현상 공정, 에칭 공정, 레지스터 제거 공정 등의 공정을 행한다.

[0197]

이온 주입 공정에서는, 우선, 도 24A에 나타낸 것처럼, 기판에 형성되는 소스측과 게이트의 일부의 영역에 피복된 포토 레지스터(951)가 보호재(마스크)의 역할을 함으로써, 이온 주입 장치에 의해, 드레인측의 영역에 비소(As)가 주입된다.

[0198]

다음으로, 도 24B에 나타낸 것처럼, 도 25A에 나타낸 영역의 반대측 영역, 즉, 기판에 형성되는 드레인측과 게이트의 일부의 영역에 피복된 포토 레지스터(951)가 보호재(마스크)의 역할을 함으로써, 이온 주입 장치에 의해, 소스측의 영역에 인(P)이 주입된다.

[0199]

도 24C에 나타낸 것처럼, 이 이온 주입 공정 후에, 예를 들면 레지스터 제거 등의 공정이 더 행해짐으로써, 소스측의 LDD(114B-S)와 드레인측의 LDD(114B-D)가 비대칭인 LDD 구조로 되는 증폭 트랜지스터(114-1)가 제조된다.

[0200]

이와 같이 하여 제조되는 증폭 트랜지스터(114-1)에 있어서, 인(P)을 이용하여 형성된 소스측의 LDD(114B-S)는, 비소(As)를 이용하여 형성된 드레인측의 LDD(114B-D)와 비교하여, 게이트 아래로 확산되어 넓어지도록 형성되어 있다.

[0201]

(제2 구조예)

다음으로, 도 25에는, 제2 구조예로서, 증폭 트랜지스터(114-2)의 단면 구조를 나타내고 있다.

[0202]

도 25에 있어서, 증폭 트랜지스터(114-2)는, 도 23의 증폭 트랜지스터(114-1)와 마찬가지로, 비대칭인 LDD 구조로 되고, 소스측의 LDD(114B-S)가 드레인측의 LDD(114B-D)와 비교하여 게이트 아래로 퍼져 넓게 형성된 구조로 된다.

[0203]

도 25의 증폭 트랜지스터(114-2)는, 소스측의 LDD(114B-S)와 드레인측의 LDD(114B-D)를 모두 비소(As) 등의 확산이 작은 이온종을 이용하여 형성할 수 있다.

[0204]

(제2 제법예)

도 26은, 도 25의 증폭 트랜지스터(114-2)의 제조 방법의 흐름을 나타내고 있다. 전체 제조 공정 중 이온 주입 공정을 중심으로 설명한다.

[0205]

이온 주입 공정에서는, 우선, 도 26A에 나타낸 것처럼, 기판에 형성되는 소스측과 드레인측의 쌍방의 영역에 대해, 이온 주입 장치에 의해, 비소(As)가 주입된다.

[0206]

다음으로, 도 26B에 나타낸 것처럼, 기판에 형성되는 드레인측과 게이트의 일부의 영역에 피복된 포토 레지스터(951)가 보호재(마스크)의 역할을 함으로써, 소스측의 영역에, 오른쪽 경사 방향으로부터 비소(As)가 주입된다.

[0207]

도 26C에 나타낸 것처럼, 이 이온 주입 공정의 후에, 예를 들면 레지스터 제거 등의 공정이 더 행해짐으로써, 소스측의 LDD(114B-S)와 드레인측의 LDD(114B-D)가 비대칭인 LDD 구조가 되는 증폭 트랜지스터(114-2)가 제조된다.

[0208]

이와 같이 하여 제조되는 증폭 트랜지스터(114-2)에 있어서, 비소(As)를 이용하여 형성된 소스측의 LDD(114B-S)는, 비소(As)를 이용하여 형성된 드레인측의 LDD(114B-D)와 비교해, 게이트 아래로 퍼져 넓게 형성되어 있다.

[0209]

또한, 이 제2 제조 방법에서는, 이온 주입 공정에서 경사 방향으로부터 비소(As)를 주입하기 때문에, 모든 화소 트랜지스터의 방향이 일치하고 있을 필요가 있다.

[0210]

(제3 구조예)

마지막으로, 도 27에는 제3 구조예로서 증폭 트랜지스터(114-3)의 단면 구조를 나타내고 있다.

[0211]

도 27에 있어서, 증폭 트랜지스터(114-3)는 도 23의 증폭 트랜지스터(114-1)와 마찬가지로, 비대칭인 LDD 구조로 되어, 소스측의 LDD(114B-S)가 드레인측의 LDD(114B-D)와 비교하여, 게이트 아래 퍼져 넓게 형성된 구조로 된다.

[0212]

도 27의 증폭 트랜지스터(114-3)는, 드레인측의 LDD(114B-D)가 비소(As) 등의 확산이 작은 이온종을 이용하여 형성된다. 한편, 소스측의 LDD(114B-S)는, 내부에 형성된 비소(As)를 덮도록 하여 인(P)이 형성되어 있다.

[0213]

(제3 제법예)

도 28은, 도 27의 증폭 트랜지스터(114-3)의 제조 방법의 흐름을 나타내고 있다. 또한, 여기에서도, 전체 제조 공정 중 이온 주입 공정을 중심으로 설명한다.

[0214]

이온 주입 공정에서는, 우선, 도 28A에 나타낸 것처럼, 기판에 형성되는 소스측과 드레인측의 쌍방의 영역에 대해, 이온 주입 장치에 의해, 비소(As)가 주입된다.

[0215]

다음으로, 도 28B에 나타낸 것처럼, 기판에 형성되는 드레인측과 게이트의 일부의 영역에 피복된 포토 레지스터(951)가 보호재(마스크)의 역할을 함으로써, 소스측의 영역에, 인(P)이 주입된다.

[0216]

이 이온 주입 공정의 후에, 예를 들면 레지스터 제거 등의 공정이 더 행해짐으로써, 도 28C에 나타낸 것처럼, 소스측의 LDD(114B-S)와 드레인측의 LDD(114B-D)가 비대칭인 LDD 구조로 되는 증폭 트랜지스터(114-3)가 제조된다.

[0217]

이와 같이 하여 제조되는 증폭 트랜지스터(114-3)에 있어서, 비소(As)와 이를 덮는 인(P)에 의해 형성된 소스측의 LDD(114B-S)는, 비소(As)를 이용하여 형성된 드레인측의 LDD(114B-D)와 비교해, 게이트 아래로 퍼져 넓게 형성되어 있다.

[0218]

이상, 전류가 흐르는 방향에 따른 특성 변동에 대응한 증폭 트랜지스터(114)의 구조로서, 증폭 트랜지스터(114-1 내지 114-3)의 3가지 구조를 설명하였다.

[0219]

예를 들면, 도 29에 나타낸 바와 같은 증폭 트랜지스터(114-1)의 구조를 채용함으로써, 차동 모드에 있어서의 전류 방향(도면에서 우측에서 좌측으로 향하는 방향)에서의 동작을 상정하는 경우, 1/f 노이즈의 노이즈 소스가 되는 소스측에 LDD(114B-S)가 설치됨으로써 양호한 특성을 얻을 수 있다. 또한, 드레인 측에는 확산이 작은 이온종의 예인 비소(As)에 의해 LDD(114B-D)를 형성하기 때문에, 고변환 효율의 경우 특히 문제가 되는 PRNU 특성을 개선할 수 있고, 또한, HC 열화를 억제하는 효과도 얻을 수 있다.

[0220]

한편, SF 모드에 있어서의 전류 방향(도면에서 좌측에서 우측으로 향하는 방향)에서의 동작을 상정한 경우에는, 차동 모드에서의 HC 열화를 억제할 수가 있기 때문에, 1/f 노이즈의 악화를 막을 수 있고, 또한, LDD(114B-S)와 LDD(114B-D)의 LDD 영역이 제공되기 때문에 원래의 특성도 양호하게 유지할 수 있다.

[0221]

이상을 정리하면, 본 기술의 실시형태를 적용한 화소 앰프에 있어서, 증폭 트랜지스터(114)의 구조로서는, 예를 들면, 이하의 구조를 채용할 수 있다.

[0222]

(A) 소스와 드레인이 대칭이 되고, 아래 (a) 또는 (b)가 만족되는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor) 구조.

(a) LDD가 설치되는 구조.

(b) LDD가 설치되지 않는 구조.

[0223]

(B) 소스측과 드레인측이 비대칭이 되고, 아래 (c) 내지 (e)의 어느 하나를 만족하는 MOSFET 구조.

(c) LDD가 소스측과 드레인측의 어느 한쪽에만 설치되는 구조.

(d) LDD가 소스측과 드레인 측에 설치되고, 소스측의 LDD 영역이 드레인측의 LDD 영역보다 게이트 아래로 퍼져 넓게 형성되는 구조.

(e) LDD가 소스측과 드레인 측에 설치되고, 드레인측의 LDD 영역이 소스측의 LDD 영역보다 게이트 아래로 퍼져 넓게 형성되는 구조.

[0224]

상기 (A)에 해당하는 증폭 트랜지스터(114)의 구조로는, 예를 들면, 도 30에 나타낸 구조를 적용할 수 있다. 도 30의 증폭 트랜지스터(114)에서는, 대칭 구조가 되는 소스측과 드레인측의 양측을, 예를 들면 인(P)이나 비소(As)를 이용하여 형성할 수 있다. 또한, (B)의 (d)의 구조는, 상술한 도 23 내지 도 29에 나타낸 증폭 트랜지스터(114)의 구조에 해당한다.

[0225]

또한, 일본 특허 공개 제2013-45878호 공보(도 4 참조)에는, 화소 트랜지스터의 구조로서, 드레인측은 고농도 불순물 영역만으로 구성하고, 소스측은 고농도 불순물 영역과 저농도 불순물 영역(LDD)을 조합하여 구성하는 구조가 개시되어 있다.

[0226]

또한, 일본 특허 공개 제2013-69913호 공보(도 1 참조)에는, 화소 트랜지스터의 구조로서, Halo를 갖는 MOSFET의 드레인층을 구성하는 LDD층 내에, LDD층보다 불순물 농도가 낮은 N층을 형성하며, 채널 영역측의 드레인 영역 단부의 불순물 농도를 저하시키고, 또한 소스 영역측의 LDD층을 얕은 접합 깊이 농도로 형성하는 구조가 개시되어 있다.

[0227]

그러나, 이들 2개의 특허문헌에 개시되어 있는 기술은, 화소 트랜지스터에 있어서, 전류가 흐르는 방향이 쌍방향이 되는 케이스가 상정되어 있지 않기 때문에, 예를 들면, 다음과 같은 문제가 생길 가능성이 있다.

[0228]

즉, 첫째, LDD를 제거한 측을 드레인으로서 사용하는 경우에, LDD가 있는 영역에 대해 전계 강도가 강해지기 때문에, HC 열화가 생길 우려가 있다. 둘째, 전술한 HC에 의해 발생한 트랩 사이트(trap site)가 있을 때, LDD를 제거한 측을 소스로서 사용하는 경우에는, 1/f노이즈 특성이 열화할 우려가 있다.

[0229]

반면, 본 기술의 실시형태를 적용한 증폭 트랜지스터에서는, 예를 들면, 전류가 흐르는 방향이 다른 증폭 트랜지스터를 사용함으로써 복수의 기능을 실현하는 회로 시스템에 있어서 차동 모드에 따른 전류의 방향을 전제로 하는 경우, 소스측의 LDD 영역이 드레인측의 LDD 영역보다 게이트 아래로 퍼져 넓어지는 구조를 갖고 있기 때문에, 전류가 흐르는 방향에 따른 특성 변동에 대응할 수 있다.

[0230]

＜7. 변형예＞

[0231]

(화소 앰프의 다른 구성예)

도 31은, 차동형의 반전 증폭 화소 앰프의 다른 구성예를 나타내는 회로도이다.

[0232]

도 31의 차동 화소 판독 회로(80)에 있어서, 도 6의 차동 화소 판독 회로(70)와 대응하는 부분에는 동일한 부호를 교부하고, 그 설명은 적절히 생략한다.

[0233]

즉, 도 31의 차동 화소 판독 회로(80)에 있어서, 판독 화소(200)는, 도 6의 판독 화소(200)와 마찬가지로 구성되고, 판독측 수직 신호선(22S), 판독측 수직 리셋 입력선(61S), 및 판독측 수직 전류 공급선(62S)도, 도 6에 나타낸 구성과 마찬가지로 접속되어 있다.

[0234]

또한, 도 31의 차동 화소 판독 회로(80)에 있어서, 참조 화소(300)는, 도 6의 참조 화소(300)와 마찬가지로 구성되나, 참조측 수직 신호선(22R), 참조측 수직 리셋 입력선(61R) 및 참조측 수직 전류 공급선(62R) 중, 참조측 수직 리셋 입력선(61R)의 접속 형태가, 도 6에 나타낸 접속 형태와 다르다.

[0235]

구체적으로는, 도 31의 차동 화소 판독 회로(80)에 있어서, 참조측 수직 리셋 입력선(61R)은 참조측 수직 신호선(22R)에 접속되고, 선택된 참조 화소(300)의 플로팅 디퓨전(321), 즉, 증폭 트랜지스터(314)의 입력 단자에 접속되어 있다. 환언하면, 도 31의 차동 화소 판독 회로(80)에 있어서, 참조측 수직 리셋 입력선(61R)은, 판독측 수직 리셋 입력선(61S)과 마찬가지의 접속 형태로 되어 있다.

[0236]

이상과 같은 구성을 갖는 차동 화소 판독 회로(80)에 있어서는, 판독 화소(200)의 증폭 트랜지스터(214)와 참조 화소(300)의 증폭 트랜지스터(314)가 차동 앰프를 구성함으로써, 판독 화소(200)의 광전 변환부(211)에서 검출된 신호 전하에 따른 전압 신호가, 출력 단자(73)를 거쳐 출력된다.

[0237]

또한, 상술한 것처럼, 차동 화소 판독 회로(80)의 판독 화소(200)나 참조 화소(300)에 있어서도, 플로팅 디퓨전(221)(321)에 접속되는 FD 배선(131)과 수직 신호선(22S)(22R)에 접속되는 VSL 배선(132)의 대향 배선 Opp에 의해, 배선 용량 C_fd-vsl을 부가하고, 귀환 용량 C_FB가 조정되도록 할 수 있다.

[0238]

(이면 조사형의 구조)

또한, 상술한 것처럼, 도 1의 CMOS 이미지 센서(10)는, 예를 들면, 이면 조사형의 CMOS 이미지 센서로 할 수 있다. 이면 조사형의 CMOS 이미지 센서로 함으로써, 화소의 레이아웃 상의 자유도를 보다 향상시키는 것이 가능해진다.

[0239]

＜8. 전자 기기의 구성＞

[0240]

도 32는, 본 기술의 실시형태를 적용한 고체 촬상 장치를 갖는 전자 기기의 구성예를 나타내는 블록도이다.

[0241]

전자 기기(1000)는, 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 스마트 폰이나 태블릿형 단말 등의 휴대 단말 장치 등의 전자 기기이다.

[0242]

전자 기기(1000)는, 고체 촬상 장치(1001), DSP 회로(1002), 프레임 메모리(1003), 표시부(1004), 기록부(1005), 조작부(1006), 및 전원부(1007)로 구성된다. 또한, 전자 기기(1000)에 있어서, DSP 회로(1002), 프레임 메모리(1003), 표시부(1004), 기록부(1005), 조작부(1006), 및 전원부(1007)는, 버스 라인(1008)을 거쳐 서로 접속되어 있다.

[0243]

고체 촬상 장치(1001)는, 상술한 CMOS 이미지 센서(10)(도 1)에 해당하고, 화소 어레이부(11)(도 1)에 이차원 형상으로 배치되는 복수의 화소(100)(200, 300)에 대해 소스 접지형이나 차동형 등으로의 판독이 행해진다. 또한, 각 화소에서는, 플로팅 디퓨전(FD)에 접속되는 FD 배선(131)과 수직 신호선(VSL)에 접속되는 VSL 배선(132)의 대향 배선 Opp에 의해, 배선 용량 C_fd-vsl가 부가되고, 귀환 용량 C_FB가 조정되고 있다.

[0244]

DSP 회로(1002)는, 고체 촬상 장치(1001)로부터 공급되는 신호를 처리하는 카메라 신호 처리 회로이다. DSP 회로(1002)는, 고체 촬상 장치(1001)로부터의 신호를 처리하여 얻을 수 있는 화상 데이터를 출력한다. 프레임 메모리(1003)는, DSP 회로(1002)에 의해 처리된 화상 데이터를, 프레임 단위로 일시적으로 보관한다.

[0245]

표시부(1004)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 장치(1001)로 촬상된 동화상 또는 정지화상을 표시한다. 기록부(1005)는, 고체 촬상 장치(1001)로 촬상된 동화상 또는 정지화상의 화상 데이터를, 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다.

[0246]

조작부(1006)는, 유저에 의한 조작에 따라, 전자 기기(1000)가 갖는 각종의 기능에 대한 조작 지령을 출력한다. 전원부(1007)는, DSP 회로(1002), 프레임 메모리(1003), 표시부(1004), 기록부(1005), 및 조작부(1006)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.

[0247]

전자 기기(1000)는, 이상과 같이 구성된다. 본 기술의 실시형태는, 이상 설명한 것처럼, 고체 촬상 장치(1001)에 적용된다. 구체적으로는, CMOS 이미지 센서(10)(도 1)는, 고체 촬상 장치(1001)에 적용할 수 있다. 고체 촬상 장치(1001)에 본 기술의 실시형태를 적용함으로써, 각 화소에서는, FD 배선(131)과 VSL 배선(132)의 대향 배선 Opp에 의해, 배선 용량 C_fd-vsl이 부가되고, 귀환 용량 C_FB가 조정되고 있기 때문에, 높은 변환 효율로 신호 전하를 판독하면서, 변환 효율의 편차를 저감할 수 있다.

[0248]

＜9. 고체 촬상 장치의 사용예＞

[0249]

도 33은, 본 개시의 실시형태를 적용한 고체 촬상 장치의 사용예를 나타내는 도면이다.

[0250]

CMOS 이미지 센서(10)(도 1)는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X-선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다. 즉, 도 33에 나타낸 것처럼, 감상용으로 제공되는 화상을 촬영하는 감상 분야 뿐만이 아니라, 예를 들면, 교통 분야, 가전 분야, 의료·헬스케어 분야, 시큐리티 분야, 미용 분야, 스포츠 분야, 또는, 농업 분야 등에 있어서 이용되는 장치에서도, CMOS 이미지 센서(10)를 사용할 수 있다.

[0251]

구체적으로는, 감상 분야에 있어서, 예를 들면, 디지털 카메라나 스마트 폰, 카메라 기능 탑재 휴대 전화기 등의, 감상용으로 제공되는 화상을 촬영하기 위한 장치(예를 들면, 도 32의 전자 기기(1000))로, CMOS 이미지 센서(10)를 사용할 수 있다.

[0252]

교통 분야에 있어서, 예를 들면, 자동 정지 등의 안전 운전이나, 운전자 상태의 인식 등을 위하여, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량간 등의 측거를 행하는 측거 센서 등의, 교통용으로 제공되는 장치로, CMOS 이미지 센서(10)를 사용할 수 있다.

[0253]

가전 분야에 있어서, 예를 들면, 유저의 제스처를 촬영하여, 그 제스처에 따른 기기 조작을 행하기 위하여, 텔레비전 수상기나 냉장고, 에어컨 등의 가전에 제공되는 장치로, CMOS 이미지 센서(10)를 사용할 수 있다. 또한, 의료·헬스케어 분야에 있어서, 예를 들면, 내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치로, CMOS 이미지 센서(10)를 사용할 수 있다.

[0254]

시큐리티 분야에 있어서, 예를 들면, 방범 용도의 감시 카메라나, 인물 인증 용도의 카메라등의, 시큐리티용으로 제공되는 장치로, CMOS 이미지 센서(10)를 사용할 수 있다. 또한, 미용 분야에 있어서, 예를 들면, 피부를 촬영하는 피부 측정기나, 두피를 촬영하는 현미경 등의, 미용용으로 제공되는 장치로, CMOS 이미지 센서(10)를 사용할 수 있다.

[0255]

스포츠 분야에 있어서, 예를 들면, 스포츠 용도 전용 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치로, CMOS 이미지 센서(10)를 사용할 수 있다. 또한, 농업 분야에 있어, 예를 들면, 밭이나 작물 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치로, CMOS 이미지 센서(10)를 사용할 수 있다.

[0256]

＜10. 이동체에의 응용예＞

[0257]

본 개시와 관련되는 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시와 관련되는 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.

[0258]

도 34는, 본 개시와 관련되는 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.

[0259]

차량 제어 시스템(12000)은, 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 34에 나타낸 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface)(12053)가 도시되어 있다.

[0260]

구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.

[0261]

보디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은, 키레스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.

[0262]

차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차 밖의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.

[0263]

촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.

[0264]

차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 앉아서 졸고 있지 않은지를 판별해도 된다.

[0265]

마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 이탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.

[0266]

또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.

[0267]

또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 절환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.

[0268]

음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 가운데 적어도 일방의 출력 신호를 송신한다. 도 34의 예에서는, 출력 장치로서 오디오 스피커(12061), 표시부(12062)및 인스트루먼트 패널(12063)이 예시되고 있다. 표시부(12062)는, 예를 들면, 온보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.

[0269]

도 35는, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.

[0270]

도 35에서는, 촬상부(12031)로서 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.

[0271]

촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프론트노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프론트노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.

[0272]

또한, 도 35에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프론트노즈에 설치된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.

[0273]

촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차이 검출용의 화소를 갖는 촬상 소자여도 된다.

[0274]

예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 사이에서 미리 확보해야 할 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.

[0275]

예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때는, 오디오 스피커(12061)나 표시부(12062)를 거쳐 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 거쳐 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.

[0276]

촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.

[0277]

이상, 본 개시와 관련되는 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해 설명했다. 본 개시와 관련되는 기술은, 이상 설명한 구성 중, 촬상부(12101)에 적용될 수 있다. 구체적으로는, 도 1의 CMOS 이미지 센서(10)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시와 관련되는 기술을 적용함으로써, 예를 들면, 높은 변환 효율로 신호 전하를 판독하면서, 변환 효율의 편차를 저감하고, 높은 SN비를 실현하여, 보다 고품질인 촬상 화상을 얻을 수 있으므로, 보다 정확하게 보행자 등의 장애물을 인식하는 것이 가능하게 된다.

[0278]

또한, 본 기술의 실시형태는, 상술한 실시형태로 한정되는 것은 아니고, 본 기술의 요지를 일탈하지 않는 범위에 있어서 여러 가지의 변경이 가능하다.

[0279]

또한, 본 기술은, 이하와 같은 구성을 취할 수 있다.

[0280]

(1) 광전 변환부를 포함하는 각 화소가 2차원 형상으로 배치된 화소 어레이부를 포함하고, 상기 화소는, 상기 광전 변환부에서 검출된 전하가 전송되는 플로팅 디퓨전에 접속하는 제1 배선과, 상기 플로팅 디퓨전으로부터의 신호를 출력하기 위한 수직 신호선에 접속하는 제2 배선이 대향하여 배선되고, 해당 대향 배선에 의한 용량 부가로, 화소 앰프의 귀환 용량이 조정되는

고체 촬상 장치.

(2) 상기 (1)에 있어서,

상기 화소 앰프는, 소스 접지형의 반전 증폭형 화소 앰프인 고체 촬상 장치.

(3) 상기 (1)에 있어서,

상기 화소 앰프는, 차동형의 반전 증폭형 화소 앰프인 고체 촬상 장치.

(4) 상기 (1) 내지 (3) 중 어느 하나에 있어서,

상기 플로팅 디퓨전의 전극과, 상기 수직 신호선에 각각 접속된 대향 배선에 의한 배선 용량으로 용량 추가를 행하고, 상기 귀환 용량을, 상기 화소의 증폭 트랜지스터의 드레인측 오버랩 용량과, 상기 배선 용량의 2성분으로 분산시킴으로써, 상기 귀환 용량의 편차를 억제하는 고체 촬상 장치.

(5) 상기 (1) 내지 (3) 중 어느 하나에 있어서,

상기 플로팅 디퓨전의 전극과, 상기 화소의 증폭 트랜지스터와 선택 트랜지스터 사이의 확산층에, 각각 접속된 대향 배선에 의한 배선 용량으로 용량 추가를 행함으로써, 비선택 화소에 부가한 용량을 상기 수직 신호선으로부터 분리하고, 또한, 상기 귀환 용량의 편차를 억제하는 고체 촬상 장치.

(6) 상기 (1) 내지 (3) 중 어느 하나에 있어서,

상기 플로팅 디퓨전의 전극과, 상기 화소의 리셋 트랜지스터의 드레인측 전극에 접속된 대향 배선에 의한 배선 용량으로 용량 추가를 행함으로써, 상기 귀환 용량의 편차를 억제하는 고체 촬상 장치.

(7) 상기 (4) 내지 (6) 중 어느 하나에 있어서,

상기 대향 배선은, 동일한 메탈층에서 형성되는 고체 촬상 장치.

(8) 상기 (7)에 있어서,

상기 대향 배선간 스페이스가, 제조 공정의 디자인상의 최소 배선간 스페이스의 2배 이상인 고체 촬상 장치.

(9) 상기 (4) 내지 (6) 중 어느 하나에 있어서,

상기 대향 배선은, 다른 층의 메탈층에서 형성되는 고체 촬상 장치.

(10) 상기 (9)에 있어서,

풋프린트상의 대향하는 배선간 스페이스가, 양 메탈층의 최소 배선간 스페이스의 2배 이상인 고체 촬상 장치.

(11) 상기 (4) 내지 (6) 중 어느 하나에 있어서,

상기 화소의 증폭 트랜지스터는, 소스 측에만 LDD(Lightly Doped Drain) 영역을 형성한 비대칭 소스-드레인 구조를 갖고 있는 고체 촬상 장치.

(12) 상기 (4) 내지 (6) 중 어느 하나에 있어서,

상기 화소의 증폭 트랜지스터는, 드레인측의 채널 폭이 소스측의 채널 폭에 비해 좁은 비대칭 소스-드레인 구조를 갖고 있는 고체 촬상 장치.

(13) 상기 (4) 내지 (6) 중 어느 하나에 있어서,

상기 화소의 증폭 트랜지스터는, 드레인측의 채널 폭이 소스측의 채널 폭에 비해 좁고, 또한, 소스 측에만 LDD 영역을 형성한 비대칭 소스-드레인 구조를 갖고 있는 고체 촬상 장치.

(14) 상기 (4) 내지 (6) 중 어느 하나에 있어서,

상기 화소의 증폭 트랜지스터는, 소스측의 LDD 영역과 드레인측의 LDD 영역의 게이트하에의 오버랩량이 다른 구조를 갖고 있는 고체 촬상 장치.

(15) 상기 (14)에 있어서,

상기 화소의 증폭 트랜지스터는, 모드에 따라 전류가 흐르는 방향이 다른 고체 촬상 장치.

(16) 상기 (15)에 있어서,

상기 화소는, 판독 방식으로서, 차동형의 판독과, 소스 팔로워형의 판독에 대응하고 있고,

상기 모드는, 차동형의 판독에 대응한 제1 모드와, 소스 팔로워형의 판독에 대응한 제2 모드를 포함하는 고체 촬상 장치.

(17) 상기 (16)에 있어서,

상기 화소의 증폭 트랜지스터는, 상기 제1 모드에 따른 전류의 방향을 전제로 한 때에, 상기 소스측의 LDD 영역이, 상기 드레인측의 LDD 영역보다 넓은, 게이트 하에 펼쳐진 구조를 갖는 고체 촬상 장치.

(18) 상기 (14) 내지 (17) 중 어느 하나에 있어서,

상기 소스측의 LDD 영역을 형성하는 제1 불순물과, 상기 드레인측의 LDD 영역을 형성하는 제2 불순물은, 다른 불순물로 이루어지는 고체 촬상 장치.

(19) 상기 (18)에 있어서,

상기 소스측의 LDD 영역은, 상기 제2 불순물보다 확산이 큰 상기 제1 불순물에 의해 형성되고, 상기 드레인측의 LDD 영역은, 상기 제1 불순물보다 확산이 작은 상기 제2 불순물에 의해 형성되는 고체 촬상 장치.

(20) 상기 (1) 내지 (19) 중 어느 하나에 있어서,

상기 화소는, 판독 방식으로서, 차동형의 판독과, 소스 팔로워형의 판독에 각각 대응하고 있고,

상기 화소의 판독 방식을, 상기 차동형의 판독, 또는 상기 소스 팔로워형의 판독으로 절환하는 절환부를 더 포함하는 고체 촬상 장치.

(21) 상기 (1) 내지 (20) 중 어느 하나에 있어서,

상기 고체 촬상 장치는, 이면 조사형의 고체 촬상 장치인 고체 촬상 장치.

(22) 광전 변환부를 포함하는 화소가 2차원 형상으로 배치된 화소 어레이부를 포함하고, 상기 화소는, 상기 광전 변환부에서 검출된 전하가 전송되는 플로팅 디퓨전에 접속하는 제1 배선과, 상기 플로팅 디퓨전으로부터의 신호를 출력하기 위한 수직 신호선에 접속하는 제2 배선이 대향하여 배선되고, 해당 대향 배선에 의한 용량 부가로, 화소 앰프의 귀환 용량이 조정되는 고체 촬상 장치

를 포함하는 전자 기기.

(23) 광전 변환부를 포함하는 화소가 2차원 형상으로 배치된 화소 어레이부를 포함하고, 상기 화소의 증폭 트랜지스터는, 소스 측에만 LDD 영역을 형성한 비대칭 소스-드레인 구조를 갖는 고체 촬상 장치.

(24) 광전 변환부를 포함하는 화소가 2차원 형상으로 배치된 화소 어레이부를 포함하고, 상기 화소의 증폭 트랜지스터는, 드레인측의 채널 폭이 소스측의 채널 폭에 비해 좁은 비대칭 소스-드레인 구조를 갖는 고체 촬상 장치.

(25) 상기 (24)에 있어서,

상기 화소의 증폭 트랜지스터는, 드레인측의 채널 폭이 소스측의 채널 폭에 비해 좁고, 또한, 소스 측에만 LDD를 형성한 비대칭 소스-드레인 구조를 갖고 있는 고체 촬상 장치.

(26) 광전 변환부를 포함하는 화소가 2차원 형상으로 배치된 화소 어레이부를 포함하고, 상기 화소의 증폭 트랜지스터는, 소스 측에만 LDD 영역을 형성한 비대칭 소스-드레인 구조를 갖는 고체 촬상 장치

를 포함하는 전자 기기.

(27) 광전 변환부를 포함하는 화소가 2차원 형상으로 배치된 화소 어레이부를 포함하고, 상기 화소의 증폭 트랜지스터는, 소스측의 LDD 영역과 드레인측의 LDD 영역의 게이트하에의 오버랩량이 다른 구조를 갖는 고체 촬상 장치.

(28) 상기 (27)에 있어서,

(29) 상기 (28)에 있어서,

상기 화소는, 판독 방식으로서, 차동형의 판독과, 소스 팔로워형의 판독에 각각 대응하고 있고, 상기 모드는, 차동형의 판독에 대응한 제1 모드와, 소스 팔로워형의 판독에 대응한 제2 모드를 포함하는 고체 촬상 장치.

(30) 상기 (29)에 있어서,

상기 화소의 증폭 트랜지스터는, 상기 제1 모드에 따른 전류의 방향을 전제로 한 때에, 상기 소스측의 LDD 영역이, 상기 드레인측의 LDD 영역보다 게이트 하에 펼쳐진 구조를 갖는 고체 촬상 장치.

(31) 상기 (27) 내지 (30) 중 어느 하나에 있어서,

(32) 상기 (31)에 있어서,

(33) 광전 변환부를 포함하는 각 화소가 2차원 형상으로 배치된 화소 어레이부를 포함하고, 상기 화소의 증폭 트랜지스터는, 소스측의 LDD 영역과 드레인측의 LDD 영역의 게이트하에의 오버랩량이 다른 구조를 갖고 있는 고체 촬상 장치

가 탑재된 전자 기기.

그 분야의 통상의 기술자는 각종 변형, 조합, 하위 조합, 및 변경이 첨부된 청구범위 또는 그 균등물의 범위 내에 있는 한 설계 요인 및 다른 요인에 따라 발생할 수 있음을 이해할 수 있어야 한다.

(34) 플로팅 디퓨전에 연결되는 제1 배선과,

배선 용량이 형성되도록 상기 제1 배선과 대향하는 제2 배선과,

상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와,

상기 플로팅 디퓨전으로부터 신호를 출력하도록 배치되는 수직 신호선

을 포함하고

상기 배선 용량은 상기 플로팅 디퓨전과 상기 수직 신호선의 사이에 형성되는

복수의 화소를 포함하는

촬상 장치.

(35) 상기 (34)에 있어서,

상기 화소는 캐소드 및 애노드를 포함하는 광 검출기와, 소스 및 드레인을 포함하는 제1 트랜지스터를 포함하고,

상기 제1 트랜지스터의 상기 소스는 상기 광 검출기의 상기 캐소드에 연결되고 상기 제1 트랜지스터의 상기 드레인은 상기 플로팅 디퓨전에 연결되는

촬상 장치.

(36) 상기 (35)에 있어서,

상기 화소는 소스 및 드레인을 포함하는 제2 트랜지스터를 더 포함하고,

상기 제2 트랜지스터의 소스는 상기 화소 앰프의 출력과 연결되고, 상기 제2 트랜지스터의 상기 드레인은 상기 수직 신호선과 연결되는

촬상 장치.

(37) 상기 (34)에 있어서,

상기 제1 배선 및 상기 제2 배선은 상기 화소의 동일한 배선층 내에 배치되는 촬상 장치.

(38) 상기 (34)에 있어서,

상기 제1 배선은 상기 화소의 제1 배선층 내에 배치되고, 상기 제2 배선은 상기 화소의 제2 배선층 내에 배치되며,

상기 제1 배선층과 상기 제2 배선층은 상기 화소 내에서 다른 깊이에 위치하는

촬상 장치.

(39) 상기 (38)에 있어서,

상기 제1 배선은 상기 화소의 제1 배선층 및 상기 제2 배선층 내에 배치되는 촬상 장치.

(40) 상기 (34)에 있어서,

상면에서 볼 때 상기 제1 배선의 제1 부분은 상기 제2 배선과 평행하고 상기 제1 배선의 제2 부분은 상기 제2 배선과 수직인 촬상 장치.

(41) 플로팅 디퓨전에 연결되는 제1 배선과,

상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와,

상기 플로팅 디퓨전으로부터 신호를 출력하도록 배치되는 수직 신호선과,

소스 및 드레인을 포함하는 제1 트랜지스터와,

소스 및 드레인을 포함하는 제2 트랜지스터

를 포함하고,

상기 제2 트랜지스터의 상기 소스는 상기 화소 앰프의 출력에 연결되고, 상기 제2 트랜지스터의 상기 드레인은 상기 수직 신호선과 연결되며,

상기 배선 용량은 상기 플로팅 디퓨전과 상기 제2 트랜지스터의 상기 소스의 사이에 형성되는

화소를 복수 포함하는 촬상 장치.

(42) 상기 (41)에 있어서,

상기 화소는 캐소드 및 애노드를 포함하는 광 검출기를 더 포함하고,

상기 제1 트랜지스터의 상기 소스는 상기 광 검출기의 상기 캐소드에 연결되고, 상기 제1 트랜지스터의 상기 드레인은 상기 플로팅 디퓨전에 연결되는

촬상 장치.

(43) 상기 (41)에 있어서,

(44) 상기 (41)에 있어서,

상기 제1 배선은 상기 화소의 제1 배선층 내에 위치하고 상기 제2 배선은 상기 화소의 제2 배선층 내에 위치하며,

상기 제1 배선층 및 상기 제2 배선층은 상기 화소 내에서 다른 깊이에 있는

촬상 장치.

(45) 상기 (44)에 있어서,

상기 제1 배선은 상기 화소의 상기 제1 배선층 및 상기 제2 배선층 내에 배치되는 촬상 장치.

(46) 상기 (45)에 있어서,

상면에서 볼 때 상기 제1 배선의 제1 부분은 상기 제2 배선의 적어도 일 부분과 평행하고 상기 제1 배선의 제2 부분은 상기 제2 배선의 상기 적어도 일 부분과 수직인 촬상 장치.

(47) 플로팅 디퓨전에 연결되는 제1 배선과,

상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와,

소스 및 드레인을 포함하는 제1 트랜지스터와,

소스 및 드레인을 포함하는 제2 트랜지스터와,

소스 및 드레인을 포함하는 제3 트랜지스터

를 포함하고,

상기 제2 트랜지스터의 상기 소스는 상기 화소 앰프의 출력에 연결되고, 상기 제2 트랜지스터의 상기 드레인은 상기 수직 신호선에 연결되며,

상기 제3 트랜지스터의 상기 소스는 상기 플로팅 디퓨전에 연결되고, 상기 제3 트랜지스터의 상기 드레인은 리셋 라인에 연결되고,

상기 배선 용량은 상기 플로팅 디퓨전과 상기 제3 트랜지스터의 상기 드레인의 사이에 형성되는

화소를 복수 포함하는

촬상 장치.

(48) 상기 (47)에 있어서,

촬상 장치.

(49) 상기 (47)에 있어서,

(50) 상기 (47)에 있어서,

상기 제1 배선은 상기 화소의 제1 배선층 내에 배치되고, 상기 제2 배선은 상기 화소의 제2 배선층 내에 배치되며, 상기 제1 배선층과 상기 제2 배선층은 상기 화소 내에서 다른 깊이에 위치하는 촬상 장치.

(51) 상기 (47)에 있어서,

상면에서 볼 때, 상기 제1 배선의 제1 부분은 상기 제2 배선의 적어도 일 부분과 평행하고 상기 제1 배선의 제2 부분은 상기 제2 배선의 상기 적어도 일 부분과 수직인 촬상 장치.

(52) 게이트와, 비대칭 소스-드레인 구조를 포함하는 트랜지스터를 포함하는 앰프로서,

상기 비대칭 소스-드레인 구조는,

제1 농도의 불순물을 포함하는 제1 영역 및 상기 제1 농도보다 큰 제2 농도의 불순물을 포함하는 제2 영역을 포함하는 소스 영역과,

상기 제1 농도보다 큰 제3 농도의 불순물을 포함하는 제3 영역을 포함하는 드레인 영역을 포함하는 앰프.

(53) 상기 (52)에 있어서,

상기 드레인 영역은, 상기 제3 농도보다 낮은 제4 농도의 불순물을 포함하는 제4 영역을 포함하지 않는, 앰프.

(54) 상기 (52)에 있어서,

상기 드레인 영역은, 상기 제3 농도보다 낮은 제4 농도의 불순물을 포함하는제4 영역을 포함하는, 앰프.

(55) 상기 (54)에 있어서,

상기 제4 영역의 드레인 불순물은 상기 제1 영역의 소스 불순물과 다른 앰프.

(56) 상기 (55)에 있어서,

상기 드레인 불순물은 비소이고 상기 소스 불순물은 인인 앰프.

(57) 상기 (54)에 있어서,

상기 제4 영역의 드레인 불순물은 상기 제1 영역의 소스 불순물과 동일한 앰프.

(58) 상기 (57)에 있어서,

상기 드레인 불순물 및 상기 소스 불순물은 비소 또는 인으로 이루어지는 그룹으로부터 선택되는 앰프.

(59) 상기 (57)에 있어서,

상기 제4 영역이 상기 게이트 아래에서 확장되는 것보다, 상기 제1 영역이 상기 게이트 아래에서 더 확장되는 앰프.

(60) 상기 (54)에 있어서,

상기 제4 영역의 드레인 불순물은 단일 유형의 불순물이고 상기 제1 영역의 소스 불순물은 복수 유형의 불순물을 포함하는 앰프.

(61) 상기 (60)에 있어서,

상기 드레인 불순물은 비소로 구성되고, 상기 소스 불순물은 비소 및 인을 포함하는 앰프.

(62) 상기 (54)에 있어서,

상기 제1 영역은 상기 제4 영역의 깊이 방향으로의 두께보다 큰 깊이 방향으로의 두께를 갖는 앰프.

(63) 상기 (52)에 있어서,

상기 드레인 영역의 채널 폭은 상기 소스 영역의 채널 폭보다 작은 앰프.

(64) 상기 (63)에 있어서,

상기 게이트는 비대칭인 앰프.

(65) 상기 (64)에 있어서,

상기 소스 영역에 가장 가까운 상기 게이트의 폭은 상기 드레인 영역에 가장 가까운 상기 게이트의 폭보다 큰 앰프.

Claims

플로팅 디퓨전에 연결되는 제1 배선과,
배선 용량이 형성되도록 상기 제1 배선과 대향하는 제2 배선과,
상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와,
상기 플로팅 디퓨전으로부터 신호를 출력하도록 배치되는 수직 신호선을 포함하고,
상기 배선 용량은 상기 플로팅 디퓨전과 상기 수직 신호선의 사이에 형성되는 화소를 복수 포함하는 촬상 장치.
제1항에 있어서,
상기 화소는,
캐소드 및 애노드를 포함하는 광 검출기와, 소스 및 드레인을 포함하는 제1 트랜지스터를 포함하고,
상기 제1 트랜지스터의 상기 소스는 상기 광 검출기의 상기 캐소드에 연결되고, 상기 제1 트랜지스터의 상기 드레인은 상기 플로팅 디퓨전에 연결되는 촬상 장치.
제2항에 있어서,
상기 화소는,
소스 및 드레인을 포함하는 제2 트랜지스터를 더 포함하고,
상기 제2 트랜지스터의 소스는 상기 화소 앰프의 출력에 연결되고, 상기 제2 트랜지스터의 상기 드레인은 상기 수직 신호선에 연결되는 촬상 장치.
제1항에 있어서,
상기 제1 배선 및 상기 제2 배선은, 상기 화소의 동일한 배선층 내에 배치되는 촬상 장치.
제1항에 있어서,
상기 제1 배선은 상기 화소의 제1 배선층 내에 배치되고, 상기 제2 배선은 상기 화소의 제2 배선층 내에 배치되며,
상기 제1 배선층과 상기 제2 배선층은 상기 화소 내에서 다른 깊이에 위치하는 촬상 장치.
제5항에 있어서,
상기 제1 배선은 상기 화소의 상기 제1 배선층 및 상기 제2 배선층 내에 배치되는 촬상 장치.
제1항에 있어서,
상면에서 볼 때 상기 제1 배선의 제1 부분은 상기 제2 배선과 평행하고, 상기 제1 배선의 제2 부분은 상기 제2 배선과 수직인 촬상 장치.
플로팅 디퓨전에 연결되는 제1 배선과,
배선 용량이 형성되도록 상기 제1 배선과 대향하는 제2 배선과,
상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와,
상기 플로팅 디퓨전으로부터 신호를 출력하도록 배치되는 수직 신호선과,
소스 및 드레인을 포함하는 제1 트랜지스터와,
소스 및 드레인을 포함하는 제2 트랜지스터를 포함하고,
상기 제2 트랜지스터의 상기 소스는 상기 화소 앰프의 출력에 연결되고, 상기 제2 트랜지스터의 상기 드레인은 상기 수직 신호선에 연결되며,
상기 배선 용량은 상기 플로팅 디퓨전과 상기 제2 트랜지스터의 상기 소스의 사이에 형성되는 화소를 복수 포함하는 촬상 장치.
제8항에 있어서,
상기 화소는,
캐소드 및 애노드를 포함하는 광 검출기를 더 포함하고,
상기 제1 트랜지스터의 상기 소스는 상기 광 검출기의 상기 캐소드에 연결되고, 상기 제1 트랜지스터의 상기 드레인은 상기 플로팅 디퓨전에 연결되는 촬상 장치.
제8항에 있어서,
상기 제1 배선 및 상기 제2 배선은 상기 화소의 동일한 배선층 내에 배치되는 촬상 장치.
제8항에 있어서,
상기 제1 배선은 상기 화소의 제1 배선층 내에 위치하고 상기 제2 배선은 상기 화소의 제2 배선층 내에 위치하며,
상기 제1 배선층 및 상기 제2 배선층은 상기 화소 내에서 다른 깊이에 있는
촬상 장치.
제11항에 있어서,
상기 제1 배선은 상기 화소의 상기 제1 배선층 및 상기 제2 배선층 내에 배치되는 촬상 장치.
제8항에 있어서,
상면에서 볼 때, 상기 제1 배선의 제1 부분은 상기 제2 배선의 적어도 일 부분과 평행하고, 상기 제1 배선의 제2 부분은 상기 제2 배선의 상기 적어도 일 부분과 수직인 촬상 장치.
플로팅 디퓨전에 연결되는 제1 배선과,
배선 용량이 형성되도록 상기 제1 배선과 대향하는 제2 배선과,
상기 배선 용량에 기초하는 귀환 용량을 갖는 화소 앰프와,
상기 플로팅 디퓨전으로부터 신호를 출력하도록 배치되는 수직 신호선과,
소스 및 드레인을 포함하는 제1 트랜지스터와,
소스 및 드레인을 포함하는 제2 트랜지스터와,
소스 및 드레인을 포함하는 제3 트랜지스터를 포함하고,
상기 제2 트랜지스터의 상기 소스는 상기 화소 앰프의 출력에 연결되고, 상기 제2 트랜지스터의 상기 드레인은 상기 수직 신호선에 연결되며,
상기 제3 트랜지스터의 상기 소스는 상기 플로팅 디퓨전에 연결되고, 상기 제3 트랜지스터의 상기 드레인은 리셋 라인에 연결되고,
상기 배선 용량은 상기 플로팅 디퓨전과 상기 제3 트랜지스터의 상기 드레인의 사이에 형성되는 화소를 복수 포함하는 촬상 장치.
제14항에 있어서,
상기 화소는,
캐소드 및 애노드를 포함하는 광 검출기를 더 포함하고,
상기 제1 트랜지스터의 상기 소스는 상기 광 검출기의 상기 캐소드에 연결되고, 상기 제1 트랜지스터의 상기 드레인은 상기 플로팅 디퓨전에 연결되는 촬상 장치.
제14항에 있어서,
상기 제1 배선 및 상기 제2 배선은 상기 화소의 동일한 배선층 내에 배치되는 촬상 장치.
제14항에 있어서,
상기 제1 배선은 상기 화소의 제1 배선층 내에 배치되고, 상기 제2 배선은 상기 화소의 제2 배선층 내에 배치되며, 상기 제1 배선층과 상기 제2 배선층은 상기 화소 내에서 다른 깊이에 위치하는 촬상 장치.
제14항에 있어서,
상면에서 볼 때, 상기 제1 배선의 제1 부분은 상기 제2 배선의 적어도 일 부분과 평행하고, 상기 제1 배선의 제2 부분은 상기 제2 배선의 상기 적어도 일 부분과 수직인 촬상 장치.
게이트와, 비대칭 소스-드레인 구조를 포함하는 트랜지스터를 포함하는 앰프로서,
상기 비대칭 소스-드레인 구조는,
제1 농도의 불순물을 포함하는 제1 영역 및 상기 제1 농도보다 큰 제2 농도의 불순물을 포함하는 제2 영역을 포함하는 소스 영역과,
상기 제1 농도보다 큰 제3 농도의 불순물을 포함하는 제3 영역을 포함하는 드레인 영역을 포함하는 앰프.
제19항에 있어서,
상기 드레인 영역은, 상기 제3 농도보다 낮은 제4 농도의 불순물을 포함하는 제4 영역을 포함하지 않는, 앰프.
제19항에 있어서,
상기 드레인 영역은, 상기 제3 농도보다 낮은 제4 농도의 불순물을 포함하는제4 영역을 포함하는, 앰프.
제21항에 있어서,
상기 제4 영역의 드레인 불순물은 상기 제1 영역의 소스 불순물과 다른 앰프.
제22항에 있어서,
상기 드레인 불순물은 비소이고, 상기 소스 불순물은 인인 앰프.
제21항에 있어서,
상기 제4 영역의 드레인 불순물은 상기 제1 영역의 소스 불순물과 동일한 앰프.
제24항에 있어서,
상기 드레인 불순물 및 상기 소스 불순물은 비소 또는 인으로 이루어지는 그룹으로부터 선택되는 앰프.
제24항에 있어서,
상기 제4 영역이 상기 게이트 아래에서 확장되는 것보다, 상기 제1 영역이 상기 게이트 아래에서 더 확장되는 앰프.
제21항에 있어서,
상기 제4 영역의 드레인 불순물은 단일 유형의 불순물이고, 상기 제1 영역의 소스 불순물은 복수 유형의 불순물을 포함하는 앰프.
제27항에 있어서,
상기 드레인 불순물은 비소로 구성되고, 상기 소스 불순물은 비소 및 인을 포함하는 앰프.
제21항에 있어서,
상기 제1 영역은 상기 제4 영역의 깊이 방향으로의 두께보다 큰 깊이 방향으로의 두께를 갖는 앰프.
제19항에 있어서,
상기 드레인 영역의 채널 폭은 상기 소스 영역의 채널 폭보다 작은 앰프.
제30항에 있어서,
상기 게이트는 비대칭인 앰프.
제31항에 있어서,
상기 소스 영역에 가장 가까운 상기 게이트의 폭은, 상기 드레인 영역에 가장 가까운 상기 게이트의 폭보다 큰 앰프.