KR20230112614A - 고체 촬상 소자 - Google Patents

고체 촬상 소자 Download PDF

Info

Publication number
KR20230112614A
KR20230112614A KR1020237015941A KR20237015941A KR20230112614A KR 20230112614 A KR20230112614 A KR 20230112614A KR 1020237015941 A KR1020237015941 A KR 1020237015941A KR 20237015941 A KR20237015941 A KR 20237015941A KR 20230112614 A KR20230112614 A KR 20230112614A
Authority
KR
South Korea
Prior art keywords
transistor
channel region
width
substrate
imaging device
Prior art date
Application number
KR1020237015941A
Other languages
English (en)
Inventor
나오히코 기미즈카
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Publication of KR20230112614A publication Critical patent/KR20230112614A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

[과제] 화소 트랜지스터의 특성을 조정할 수 있고, 미세화할 수 있는 촬상 소자를 제공한다.
[해결 수단] 고체 촬상 소자는 기판의 표면 상에 마련된 복수의 화소를 구비한 고체 촬상 소자이며, 화소는, 광전 변환부와, 광전 변환부에 일단부가 접속된 제1 트랜지스터와, 제1 전원과 제1 신호선 사이에 마련된 제2 트랜지스터와, 제2 트랜지스터와 제1 신호선 간에 접속된 제3 트랜지스터를 구비하고, 제2 트랜지스터는, 기판의 표면에 대하여 대략 수직 방향으로 연신하는 제1 채널 영역과, 제1 채널 영역의 상면 및 양측면에 마련되고, 제1 트랜지스터의 타단에 접속된 제1 게이트 전극을 갖고, 제3 트랜지스터는, 기판의 표면에 대하여 대략 수직 방향으로 연신하는 제2 채널 영역과, 제2 채널 영역의 상면 및 양측면에 마련된 제2 게이트 전극을 갖고, 제1 채널 영역의 양측면 사이의 제1 폭과 제2 채널 영역의 양측면 사이의 제2 폭과는 서로 다르다.

Description

고체 촬상 소자
본 개시는, 고체 촬상 소자에 관한 것이다.
고체 촬상 소자의 각 화소에 사용되는 트랜지스터에, Fin형 FET(Field Effect Transistor)가 적용되는 경우가 있다. 이 경우, 화소의 트랜지스터의 특성을 조정하기 위해서, 채널 영역에 불순물을 도입하고 있다.
일본 특허 공개 제2006-121093호 공보
그러나, 화소의 미세화에 수반하여, 인접하는 트랜지스터 간의 간격이 좁아지면, 한쪽의 트랜지스터의 조정을 위하여 도입된 불순물이 다른 쪽의 트랜지스터의 채널 영역으로 확산될 우려가 있다. 따라서, 화소의 각 트랜지스터의 특성의 조정과 화소의 미세화는, 트레이드오프의 관계에 있었다. 또한, 트랜지스터의 특성의 조정을 위해서, 불순물의 도입 공정이 필요하게 되어 있었다. 이것은 고체 촬상 소자의 제조 비용을 증대시킨다고 하는 문제로 이어진다.
그래서, 본 개시는, 화소의 트랜지스터의 특성의 조정과 화소의 미세화를 양립시킬 수 있는 고체 촬상 소자를 제공한다.
본 개시의 일측면의 고체 촬상 소자는, 기판의 표면 상에 마련된 복수의 화소를 구비한 고체 촬상 소자이며, 화소는, 광을 전하로 변환하는 광전 변환부와, 광전 변환부에 일단부가 접속된 제1 트랜지스터와, 제1 전원과 제1 신호선 사이에 마련된 제2 트랜지스터와, 제2 트랜지스터와 제1 신호선 간에 접속된 제3 트랜지스터를 구비하고, 제2 트랜지스터는, 기판의 표면에 대하여 대략 수직 방향으로 연신하는 제1 채널 영역과, 제1 채널 영역의 상면 및 양측면에 마련되고, 제1 트랜지스터의 타단에 접속된 제1 게이트 전극을 갖고, 제3 트랜지스터는, 기판의 표면에 대하여 대략 수직 방향으로 연신하는 제2 채널 영역과, 제2 채널 영역의 상면 및 양측면에 마련된 제2 게이트 전극을 갖고, 제1 채널 영역의 양측면 사이의 제1 폭과 제2 채널 영역의 양측면 사이의 제2 폭은 서로 다르다.
제1 및 제2 채널 영역의 불순물 농도는 거의 동일하다.
제2 폭이 제1 폭보다도 큰 경우, 제3 트랜지스터의 역치 전압은, 제2 트랜지스터의 역치 전압보다도 낮고, 제2 폭이 제1 폭보다도 작은 경우, 제3 트랜지스터의 역치 전압은, 제2 트랜지스터의 역치 전압보다도 높다.
제1 및 제2 채널 영역은, 제1 전원과 제1 신호선 간에 직렬로 접속되어 있다.
제1 및 제2 채널 영역은, 기판과 동일 재료로 일체로서 연속하고 있다.
제1 트랜지스터의 채널 영역은, 기판의 표면에 대하여 대략 수직 방향으로 연신하고, 제1 트랜지스터의 게이트 전극은, 해당 제1 트랜지스터의 채널 영역의 상면 및 양측면에 마련되어 있다.
제1 트랜지스터의 일단부와 제1 전원 간에 접속된 제4 트랜지스터를 더 구비하고, 제4 트랜지스터의 채널 영역은, 기판의 표면에 대하여 대략 수직 방향으로 연신하고, 제4 트랜지스터의 게이트 전극은, 해당 제4 트랜지스터의 채널 영역의 상면 및 양측면에 마련되어 있다.
제1 트랜지스터는, 전하를 일시적으로 축적 가능한 부유 확산 영역에 광전 변환부로부터의 전하를 전송하고, 제2 트랜지스터는, 부유 확산 영역의 전압에 따른 도통 상태로 되고, 제3 트랜지스터는, 화소가 선택되었을 때에 제2 트랜지스터를 제1 신호선에 전기적으로 접속하여 부유 확산 영역의 전압에 따른 전기 신호를 제1 신호선에 전달하고, 제4 트랜지스터는, 부유 확산 영역의 전하를 제1 전원에 배제할 때에 도통 상태로 된다.
제2 및 제3 트랜지스터는, Fin형 트랜지스터이다.
본 개시의 일측면의 고체 촬상 소자의 제조 방법은, 기판의 표면 상에 마련된 복수의 화소를 구비한 광을 전하로 변환하는 광전 변환부와, 광전 변환부에 일단부가 접속된 제1 트랜지스터와, 제1 전원과 제1 신호선 사이에 마련된 제2 트랜지스터와, 제2 트랜지스터와 제1 신호선 간에 접속된 제3 트랜지스터를 구비한 복수의 화소를 포함하는 고체 촬상 소자의 제조 방법이며, 기판의 표면을 선택적으로 에칭하고, 해당 기판의 표면에 대하여 대략 수직 방향으로 연신하는 제2 트랜지스터의 제1 채널 영역을 제1 폭으로 형성하고, 그리고, 해당 기판의 표면에 대하여 대략 수직 방향으로 연신하는 제3 트랜지스터의 제2 채널 영역을 제2 폭으로 형성하고, 제1 채널 영역의 상면 및 양측면에 제2 트랜지스터의 제1 게이트 전극을 형성하고, 그리고, 제2 채널 영역의 상면 및 양측면에 제3 트랜지스터의 제2 게이트 전극을 형성하는 것을 구비하고, 제1 폭과 제2 폭은 서로 다르다.
제1 및 제2 채널 영역의 불순물 농도는 거의 동일하다.
제1 및 제2 채널 영역은, 기판과 동일 재료로 일체로서 연속하고 있다.
제1 및 제2 채널 영역의 형성 후, 해당 제1 및 제2 채널 영역에는 불순물을 도입하지 않는다.
도 1은 본 개시의 전자 기기의 일례인 촬상 장치의 구성예를 도시하는 블록도.
도 2는 촬상 소자의 구성예를 도시하는 블록도.
도 3은 화소 어레이부를 구성하는 복수의 화소 중 하나의 화소의 구성예를 도시하는 평면도.
도 4는 화소의 구성예를 도시하는 등가 회로도.
도 5a는 증폭 트랜지스터 및 선택 트랜지스터의 구성예를 도시하는 평면도.
도 5b는 X-X선을 따른 단면도.
도 5c는 Y-Y선을 따른 단면도.
도 6은 증폭 트랜지스터 및 선택 트랜지스터의 채널 영역과 게이트 전극의 일례를 도시하는 그 대략적인 평면도.
도 7은 증폭 트랜지스터 및 선택 트랜지스터의 채널 영역과 게이트 전극의 일례를 도시하는 그 대략적인 평면도.
도 8a는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 평면도.
도 8b는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 단면도.
도 9a는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 평면도.
도 9b는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 단면도.
도 10a는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 평면도.
도 10b는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 단면도.
도 11a는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 평면도.
도 11b는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 단면도.
도 12a는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 평면도.
도 12b는 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 단면도.
도 13은 핀형 채널 영역의 상면의 폭과 Fin형 트랜지스터의 역치 전압의 관계를 나타내는 그래프.
도 14는 본 개시에 관계되는 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도.
도 15는 촬상부의 설치 위치의 예를 도시하는 도면.
이하, 본 기술을 적용한 구체적인 실시 형태에 대해서, 도면을 참조하면서 상세하게 설명한다. 도면은 모식적 또는 개념적인 것이며, 각 부분의 비율 등은, 반드시 현실의 것과 동일하다고는 할 수 없다. 명세서와 도면에 있어서, 기출된 도면에 대하여 전술한 것과 마찬가지의 요소에는 동일한 부호를 부여하여 상세한 설명은 적절히 생략한다.
(제1 실시 형태)
도 1은, 본 개시의 전자 기기의 일례인 촬상 장치의 구성예를 도시하는 블록도이다. 도 1에 도시하는 바와 같이, 촬상 장치(10)는 렌즈군(11) 등을 포함하는 광학계, 촬상 소자(12), 카메라 신호 처리부인 DSP 회로(13), 프레임 메모리(14), 표시부(15), 기록부(16), 조작계(17) 및 전원계(18) 등을 갖고 있다. DSP 회로(13), 프레임 메모리(14), 표시부(15), 기록부(16), 조작계(17) 및 전원계(18)는 버스 라인(19)을 통하여 서로 접속된 구성으로 되어 있다. CPU(20)는, 촬상 장치(10) 내의 각 부를 제어한다.
렌즈군(11)은 피사체로부터의 입사광(상광)을 도입하여 촬상 소자(12)의 촬상면 상에 결상한다. 촬상 소자(12)는 렌즈군(11)에 의해 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 촬상 소자(12)로서, 이하에 설명하는 화소를 포함하는 촬상 소자(이미지 센서)를 사용할 수 있다.
표시부(15)는 액정 표시부나 유기 EL(electro luminescence) 표시부 등의 패널형 표시부를 포함하고, 촬상 소자(12)로 촬상된 동화상 또는 정지 화상을 표시한다. 기록부(16)는 촬상 소자(12)로 촬상된 동화상 또는 정지 화상을, HDD(Hard Disk Drive), SSD(Solid State Drive) 등의 기록 매체에 기록한다.
조작계(17)는 유저에 의한 조작 하에, 본 촬상 장치가 갖는 여러가지 기능에 대하여 조작 지령을 발한다. 전원계(18)는 DSP 회로(13), 프레임 메모리(14), 표시부(15), 기록부(16) 및 조작계(17)의 동작 전원이 되는 각종 전원을, 이들 공급 대상에 대하여 적절히 공급한다.
도 2는, 촬상 소자(12)의 구성예를 도시하는 블록도이다. 촬상 소자(12)는 피사체를 촬상하고, 촬상 화상을 전기 신호로서 얻는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서이면 된다. 촬상 소자(12)는 화소 어레이부(41), 수직 구동부(42), 칼럼 처리부(43), 수평 구동부(44) 및 시스템 제어부(45)로 구성된다. 화소 어레이부(41), 수직 구동부(42), 칼럼 처리부(43), 수평 구동부(44) 및 시스템 제어부(45)는 도시하지 않은 반도체 기판(칩) 상에 형성되어 있다.
화소 어레이부(41)에는, 입사광량에 따른 전하량의 광 전하를 발생하여 내부에 축적하는 광전 변환 소자를 갖는 단위 화소가 행렬상으로 2차원 배치되어 있다. 또한, 이하에서는, 입사광량에 따른 전하량의 광 전하를, 간단히 「전하」라고 기술하고, 단위 화소를, 간단히 「화소」라고 기술하는 경우도 있다.
화소 어레이부(41)에는 또한, 행렬상의 화소 배열에 대하여 행마다 화소 구동선(46)이 도면의 좌우 방향(화소행의 화소의 배열 방향)을 따라서 형성되고, 열마다 제1 신호선으로서의 수직 신호선(47)(도 3의 VSL)이 도면의 상하 방향(화소열의 화소의 배열 방향)을 따라서 형성되어 있다. 화소 구동선(46)의 일단은, 수직 구동부(42)의 각 행에 대응한 출력단에 접속되어 있다.
촬상 소자(12)는 또한, 신호 처리부(48) 및 데이터 저장부(49)를 구비하고 있다. 신호 처리부(48) 및 데이터 저장부(49)에 대해서는, 촬상 소자(12)와는 다른 기판에 마련되는 외부 신호 처리부, 예를 들어 DSP(Digital Signal Processor)나 소프트웨어에 의한 처리여도 되고, 촬상 소자(12)와 동일한 기판 상에 탑재해도 된다.
수직 구동부(42)는 시프트 레지스터나 어드레스 디코더 등으로 구성되고, 화소 어레이부(41)의 각 화소를, 전체 화소 동시 혹은 행 단위 등으로 구동하는 화소 구동부이다. 이 수직 구동부(42)는 그의 구체적인 구성에 대해서는 도시를 생략하지만, 읽어내기 주사계와, 스위핑 주사계 혹은, 일괄 스위핑, 일괄 전송을 갖는 구성으로 되어 있다.
읽어내기 주사계는, 단위 화소로부터 신호를 읽어내기 위해서, 화소 어레이부(41)의 단위 화소를 행 단위로 순서대로 선택 주사한다. 행 구동(롤링 셔터 동작)의 경우, 스위핑에 대해서는, 읽어내기 주사계에 의해 읽어내기 주사가 행해지는 행에 대하여 그 읽어내기 주사보다도 셔터 스피드의 시간 분만큼 선행하여 스위핑 주사가 행하여진다. 또한, 글로벌 노광(글로벌 셔터 동작)의 경우에는, 일괄 전송보다도 셔터 스피드의 시간분 선행하여 일괄 스위핑이 행하여진다.
이 스위핑에 의해, 읽어내기행의 단위 화소의 광전 변환 소자로부터 불필요한 전하가 스위핑된다(리셋된다). 그리고, 불필요 전하의 스위핑(리셋)에 의해, 소위 전자 셔터 동작이 행해진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 광 전하를 버리고, 새롭게 노광을 개시하는(광 전하의 축적을 개시하는) 동작을 의미한다.
읽어내기 주사계에 의한 읽어내기 동작에 의해 읽어내지는 신호는, 그 직전의 읽어내기 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응하는 것이다. 행 구동의 경우에는, 직전의 읽어내기 동작에 의한 읽어내기 타이밍 또는 전자 셔터 동작에 의한 스위핑 타이밍으로부터, 금회의 읽어내기 동작에 의한 읽어내기 타이밍까지의 기간이, 단위 화소에 있어서의 광 전하의 축적 기간(노광 기간)이 된다. 글로벌 노광의 경우에는, 일괄 스위핑부터 일괄 전송까지의 기간이 축적 기간(노광 기간)이 된다.
수직 구동부(42)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 화소 신호는, 수직 신호선(47)의 각각을 통하여 칼럼 처리부(43)에 공급된다. 칼럼 처리부(43)는 화소 어레이부(41)의 화소열마다, 선택행의 각 단위 화소로부터 수직 신호선(47)을 통하여 출력되는 화소 신호에 대하여 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
구체적으로는, 칼럼 처리부(43) 또는 신호 처리부(48)는 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들어 CDS(Correlated Double Sampling: 상관 이중 샘플링) 처리를 행한다. 이 칼럼 처리부(43)에 의한 상관 이중 샘플링에 의해, 리셋 노이즈나 증폭 트랜지스터의 역치 변동 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 또한, 칼럼 처리부(43)에 노이즈 제거 처리 이외에, 예를 들어, AD(아날로그-디지털) 변환 기능을 갖게 하고, 신호 레벨을 디지털 신호로 출력하는 것도 가능하다.
수평 구동부(44)는 시프트 레지스터나 어드레스 디코더 등으로 구성되고, 칼럼 처리부(43)의 화소열에 대응하는 단위 회로를 차례로 선택한다. 이 수평 구동부(44)에 의한 선택 주사에 의해, 칼럼 처리부(43)에서 신호 처리된 화소 신호가 차례로 신호 처리부(48)로 출력된다.
시스템 제어부(45)는 각종 타이밍 신호를 생성하는 타이밍 제너레이터 등으로 구성되고, 타이밍 제너레이터에서 생성된 각종 타이밍 신호를 기초로 수직 구동부(42), 칼럼 처리부(43) 및 수평 구동부(44) 등의 구동 제어를 행한다.
신호 처리부(48)는 적어도 가산 처리 기능을 갖고, 칼럼 처리부(43)로부터 출력되는 화소 신호에 대하여 가산 처리 등의 다양한 신호 처리를 행한다. 데이터 저장부(49)는 신호 처리부(48)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 저장한다.
도 3은, 화소 어레이부(41)를 구성하는 복수의 화소 중 하나의 화소(100)의 구성예를 도시하는 평면도이다. 도 4는, 화소(100)의 구성예를 도시하는 등가 회로도이다. 화소 어레이부(41)는 예를 들어, 어레이상으로 2차원 배치된 복수의 화소(100)를 갖는다. 각 화소(100)는 입사광을 광전 변환하고, 촬상 화상의 화소 신호를 출력한다.
화소(100)는 포토다이오드(PD)(111), 전송 트랜지스터(TG)(112), 리셋 트랜지스터(RST)(113), 증폭 트랜지스터(AMP)(114) 및 선택 트랜지스터(SEL)(115)를 갖는다. 또한, 트랜지스터 및 포토다이오드(111) 이외의 영역에는, 예를 들어, 다른 화소와 전기적으로 분리하기 위하여 소자 분리 영역이 마련되어 있다. 소자 분리 영역은, 절연막에 의해 구성된다. 전자 읽어내기의 경우, p형 영역에 의해 소자 분리 영역을 형성해도 된다. 트랜지스터(112 내지 115)는, n형 트랜지스터여도 되고, p형 트랜지스터여도 된다. 여기에서는, 트랜지스터(112 내지 115)는, n형 트랜지스터로서 설명한다.
포토다이오드(111)는, 수광한 광을 그 광량에 따른 양의 전하(여기에서는, 전자)로 광전 변환하여 그 전하를 축적한다. 포토다이오드(111)의 애노드는 화소 영역의 접지에 접속되고, 캐소드는 전송 트랜지스터(112)를 통하여 부유 확산 영역으로서의 플로팅 디퓨전(FD)에 접속된다. 또한, 포토다이오드(111)의 캐소드가 화소 영역의 전원(화소 전원)에 접속되고, 애노드가 전송 트랜지스터(112)를 통하여 플로팅 디퓨전(FD)에 접속되어도 된다. 이 경우, 화소(100)는 전하를 정공으로서 읽어내는 방식이 된다.
제1 트랜지스터로서의 전송 트랜지스터(112)는 포토다이오드(111)로부터의 광 전하의 읽어내기를 제어한다. 전송 트랜지스터(112)의 일단부로서의 소스는 포토다이오드(111)의 캐소드에 접속되어 있다. 전송 트랜지스터(112)의 타단으로서의 드레인은, 플로팅 디퓨전(FD)에 접속되어 있다. 또한, 전송 트랜지스터(112)의 게이트에는, 전송 제어 신호가 공급된다. 포토다이오드(111)로부터의 전하의 읽어내기는, 이 전송 제어 신호에 의해 제어된다. 예를 들어, 전송 제어 신호(즉, 전송 트랜지스터(112)의 게이트 전위)가 로우 레벨일 경우, 전송 트랜지스터(112)는 오프 상태(비도통 상태)로 되고, 포토다이오드(111)로부터 전하는 전송되지 않는다. 전송 제어 신호(즉, 전송 트랜지스터(112)의 게이트 전위)가 하이레벨일 경우, 전송 트랜지스터(112)는 온 상태(도통 상태)로 되고, 포토다이오드(111)에 축적된 전하를 플로팅 디퓨전(FD)으로 전송한다. 플로팅 디퓨전(FD)은, 전하를 일시적으로 축적 가능한 확산층이며, 반도체 기판(121)의 표면 영역에 마련되어 있다.
제4 트랜지스터로서의 리셋 트랜지스터(113)는 화소(100) 내의 전하를 리셋한다. 리셋 동작은, 예를 들어, 포토다이오드(111)나 플로팅 디퓨전(FD)의 전하(예를 들어 전자)를 전원(VDD)에 배제하는 동작, 혹은, 홀을 접지에 배제하는 동작이다. 리셋 트랜지스터(113)의 드레인은 전원(VDD)에 접속되고, 리셋 트랜지스터(113)의 소스는 플로팅 디퓨전(FD)에 접속되고, 플로팅 디퓨전(FD)을 통하여 전송 트랜지스터(112)의 드레인에 접속되어 있다. 즉, 리셋 트랜지스터(113)는 전송 트랜지스터(112)의 드레인과 전원(VDD) 간에 접속되어 있다. 또한, 리셋 트랜지스터(113)의 게이트에는 리셋 제어 신호가 공급된다. 화소(100) 내의 전하 리셋은, 이 리셋 제어 신호에 의해 제어된다. 예를 들어, 리셋 제어 신호(즉, 리셋 트랜지스터(113)의 게이트 전위)가 로우 레벨일 경우, 리셋 트랜지스터(113)는 오프 상태로 되어, 리셋은 행해질 수 없다. 리셋 제어 신호(즉, 리셋 트랜지스터(113)의 게이트 전위)가 하이레벨일 경우, 리셋 트랜지스터(113)는 온 상태로 되어, 화소(100) 내의 전하를 전원(VDD)에 배제하고, 플로팅 디퓨전(FD) 및 포토다이오드(111)를 리셋한다.
제2 트랜지스터로서의 증폭 트랜지스터(114)는 플로팅 디퓨전(FD)의 전압에 따른 도통 상태로 된다. 증폭 트랜지스터(114)는 플로팅 디퓨전(FD)의 전압 변화를 증폭하고, 전기 신호(아날로그 신호)로서 선택 트랜지스터(115)를 통하여 수직 신호선(VSL)으로 출력한다. 즉, 증폭 트랜지스터(114)는 플로팅 디퓨전(FD)의 전압을 읽어내는 읽어내기 회로로서 기능한다. 증폭 트랜지스터(114)의 게이트는, 플로팅 디퓨전(FD)에 접속되어 있다. 증폭 트랜지스터(114)의 드레인은 소스 팔로워 전원 전압(VDD)에 접속되고, 소스는 선택 트랜지스터(115)의 드레인에 접속되어 있다. 즉, 증폭 트랜지스터(114)는 전원(VDD)과 수직 신호선(VSL) 간에 접속되어 있다. 예를 들어, 증폭 트랜지스터(114)는 리셋된 상태의 플로팅 디퓨전(FD)의 전위에 대응하는 리셋 레벨(P상)의 전압을 선택 트랜지스터(115)로 출력한다. 또한, 증폭 트랜지스터(114)는 포토다이오드(111)로부터의 신호 전하를 축적한 플로팅 디퓨전(FD)의 전위에 대응하는 데이터 레벨(D상)의 전압을 선택 트랜지스터(115)로 출력한다.
제3 트랜지스터로서의 선택 트랜지스터(115)는 증폭 트랜지스터(114)로부터 수직 신호선(VSL)에의 전기 신호의 출력을 제어한다. 선택 트랜지스터(115)의 게이트는, 도 2의 화소 구동선(46)에 접속되어 있고, 선택 제어 신호를 받는다. 선택 트랜지스터(115)의 드레인은 증폭 트랜지스터(114)의 소스에 접속되고, 선택 트랜지스터(115)의 소스는 제1 신호선으로서의 수직 신호선(VSL)에 접속되어 있다. 즉, 선택 트랜지스터(115)는 증폭 트랜지스터(114)와 수직 신호선(VSL) 간에 접속되어 있다. 증폭 트랜지스터(114) 및 선택 트랜지스터(115)는 전원(VDD)과 수직 신호선(VSL) 간에 직렬로 접속되어 있다. 또한, 선택 트랜지스터(115)는 증폭 트랜지스터(114)로부터 수직 신호선(VSL)에의 전기 신호의 출력을 선택 제어 신호에 기초하여 제어한다. 예를 들어, 화소(100)가 비선택인 경우, 선택 제어 신호(즉, 선택 트랜지스터(115)의 게이트 전위)는 로우 레벨이다. 이 경우, 선택 트랜지스터(115)는 오프 상태로 되고, 증폭 트랜지스터(114)로부터의 리셋 레벨 또는 데이터 레벨의 전기 신호를 수직 신호선(VSL)으로 출력하지 않는다. 화소(100)가 선택된 경우, 선택 제어 신호(즉, 선택 트랜지스터(115)의 게이트 전위)는 하이레벨이 된다. 이 경우, 선택 트랜지스터(115)는 온 상태로 되고, 증폭 트랜지스터(114)를 수직 신호선(VSL)에 전기적으로 접속하여 플로팅 디퓨전(FD)의 전압에 따른 전기 신호를 수직 신호선(VSL)으로 출력한다. 수직 신호선(VSL)은, 화소(100)의 밖에 있는 A/D 변환 회로에 접속되어 있고, A/D 변환 회로로 전기 신호를 전송한다. A/D 변환 회로는, 리셋 레벨 및 데이터 레벨의 전기 신호를 AD 변환한다. 칼럼 처리부(43) 또는 신호 처리부는, 디지털 신호로 변환된 전기 신호를 CDS 처리한다.
이상과 같이, 각 화소(100)는 입사광에 따른 전기 신호를 수직 신호선(VSL)으로 출력할 수 있다.
그런데, 선택 트랜지스터(115) 또는 증폭 트랜지스터(114)가 플래너형 트랜지스터일 경우, 신호에 혼입되는 랜덤 노이즈가 증대될 우려가 있다. 이에 반해, 본 실시 형태에서는, 랜덤 노이즈를 억제하기 위해서, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)에 멀티게이트 트랜지스터를 적용한다. 멀티게이트 트랜지스터는, 반도체 기판에 대하여 대략 수직 방향(세로 방향)으로 연신하는 반도체 영역을 갖고, 그 반도체 영역의 상면 및 양측면에 면하는 게이트 전극을 구비한 비플래너형 트랜지스터이다. 게이트 전극에 면하는 반도체 영역에 채널이 형성된다. 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 양쪽에 멀티게이트 트랜지스터를 적용함으로써, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 실효 채널폭이 확대될 수 있다. 이에 의해, 선택 트랜지스터(115) 또는 증폭 트랜지스터(114)의 랜덤 노이즈의 증대를 억제할 수 있다. 이것은, 화상의 화질을 향상시키는 것으로 이어진다.
본 실시 형태에서는, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)는 Fin형 FET(Field Effect Transistor)이다. Fin형 FET는, 도 5a 내지 도 5c에 도시하는 바와 같이, 멀티게이트 트랜지스터의 일례이며, 소스와 드레인 사이에 마련된 핀 형상의 영역(핀 영역)(121A)과, 그 핀 영역(121A)의 상면 및 양측면을 피복하는 게이트 전극(114A, 115A)을 구비하고 있다.
도 5a는, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 구성예를 도시하는 평면도이다. 도 5b는, X-X선을 따른 단면도이다. 도 5c는, Y-Y선을 따른 단면도이다.
도 5a에 도시하는 바와 같이, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)는 서로 인접하여 마련되어 있다. 증폭 트랜지스터(114)의 채널 영역(제1 채널 영역)(112A-1) 및 선택 트랜지스터(115)의 채널 영역(제2 채널 영역)(112A-2)은, 연속한 핀 영역(121A)에 마련되어 있다. 증폭 트랜지스터(114)의 채널 영역(112A-1) 및 선택 트랜지스터(115)의 채널 영역(112A-2)은 연속하고 있고 일체의 핀형 반도체 영역에 마련되어 있다. 증폭 트랜지스터(114)와 선택 트랜지스터(115) 사이의 핀 영역(121A)에는, 공통의 소스/드레인 확산층 또는 공통의 LDD(Lightly Doped Drain)가 마련되어 있다. 따라서, 증폭 트랜지스터(114)와 선택 트랜지스터(115)는 소스/드레인 확산층 또는 LDD를 통하여 전기적으로 접속되어 있다. 핀 영역(121A)은 채널 영역(121A-1, 121A-2)을 포함한다.
도 5a에 도시하는 바와 같이, 증폭 트랜지스터(114)의 게이트 전극(114A-1, 114A-2)은, 각각, 채널 영역(112A-1)의 측면(F121As-1, F121As-2)에 면하도록 마련되어 있다. 증폭 트랜지스터(115)의 게이트 전극(115A-1, 115A-2)은, 각각 채널 영역(112A-2)의 측면(F121As-1, F121As-2)에 면하도록 마련되어 있다.
또한, 도 5b에 도시하는 바와 같이, 증폭 트랜지스터(114)의 게이트 전극(114A)은 채널 영역(121A-1)의 상면(F121At) 상에 마련되어 있다. 게이트 전극(114A-1, 114A-2)은, 게이트 전극(114A)을 통하여 전기적으로 접속되어 있고 하나의 게이트 전극으로서 기능한다. 게이트 전극(114A-1, 114A-2, 114A)은, 동일한 도전성 재료(예를 들어, 도프트 폴리실리콘, 메탈 등)로 일체 형성되어 있다.
선택 트랜지스터(115)의 게이트 전극(115A)은 채널 영역(121A-2)의 상면(F121At) 상에 게이트 전극(114A)의 이웃에 마련되어 있다. 게이트 전극(115A-1, 115A-2)은, 게이트 전극(115A)을 통하여 전기적으로 접속되어 있고 하나의 게이트 전극으로서 기능한다. 게이트 전극(115A-1, 115A-2, 115A)은, 동일한 도전성 재료(예를 들어, 도프트 폴리실리콘, 메탈 등)로 일체 형성되어 있다.
도 5c에 도시하는 바와 같이, 핀 영역(121A)(채널 영역(121A-1, 121A-2))은 반도체 기판(121)의 표면(F121)에 대하여 대략 수직 방향으로 연신하고 있다. 핀 영역(121A)은 반도체 기판(121)을 가공함으로써 형성되어 있고, 반도체 기판(121)과 동일 반도체 재료(예를 들어, 실리콘)로 일체 형성되어 있다.
게이트 전극(114A, 114A-1 및 114A-2)과 채널 영역(121A-1) 사이에는, 게이트 절연막(123-1)이 마련되어 있다. 게이트 전극(114A, 114A-1 및 114A-2)은, 게이트 절연막(123-1)에 의해 채널 영역(121A-1)으로부터 전기적으로 절연되어 있다. 게이트 전극(115A, 115A-1 및 115A-2)과 채널 영역(121A-2) 사이에는, 게이트 절연막(123-2)이 마련되어 있다. 게이트 전극(115A, 115A-1 및 115A-2)은, 게이트 절연막(123-2)에 의해 채널 영역(121A-2)으로부터 전기적으로 절연되어 있다. 게이트 절연막(123-1, 123-2)에는, 예를 들어, 실리콘 산화막 등의 절연 재료가 사용된다.
이와 같이, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)는 동일한 핀 영역(121A)에 서로 인접하여 마련된 2개의 Fin형 FET로 구성된다.
증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 주위에는, 절연막(122-1 내지 122-6)이 형성되어 있다. 절연막(122-1 내지 122-6)은, 통합하여 절연막(122)이라고도 한다. 예를 들어, 절연막(122)에는 실리콘 산화막이 사용된다.
이와 같이 증폭 트랜지스터(114) 및 선택 트랜지스터(115)로서 Fin형 FET를 적용함으로써, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 양쪽에 있어서 실효 채널폭을 확대할 수 있다. 그 결과, 화소(100)로부터의 신호에 포함되는 랜덤 노이즈를 저감시킬 수 있어, 화질이 향상된다.
또한, 채널 영역(121A-1, 121A-2)은, 도 5a에 도시하는 평면 레이아웃에 있어서, 대략 직선상이어도 되고, 혹은, 채널 영역(121A-1)과 채널 영역(121A-2) 사이에서 굴곡되어 있어도 상관없다.
이어서, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 채널 영역(121A-1, 121A-2)에 대하여 보다 상세하게 설명한다.
도 6 및 도 7은, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 채널 영역(121A-1, 121A-2)과 게이트 전극(114A, 115A)의 일례를 도시하는 그 대략적인 평면도이다. 본 실시 형태에 있어서, 증폭 트랜지스터(114)의 채널 영역(121A-1)의 폭(W114)과 선택 트랜지스터(115)의 채널 영역(121A-2)의 폭(W115)은 다르다.
제1 폭으로서의 폭(W114)은, 증폭 트랜지스터(114)의 채널 영역(121A-1)의 양측면(F121As-1, F121As-2) 사이의 폭이다. 제2 폭으로서의 폭(W115)은, 선택 트랜지스터(115)의 채널 영역(121A-2)의 양측면(F121As-1, F121As-2) 사이의 폭이다.
예를 들어, 도 6에서는, 폭(W115)은, 폭(W114)보다도 크다. 이 경우, 채널 영역(121A-1, 121A-2)의 불순물 농도가 거의 동등한 것으로 하면, 선택 트랜지스터(115)의 역치 전압은, 증폭 트랜지스터(114)의 역치 전압보다도 낮아진다. 이것은, 선택 트랜지스터(115)의 채널 영역(112A)의 상면(F121At)의 폭(W115)이 커져서, 선택 트랜지스터(115)가 플래너형 트랜지스터에 보다 근접하기 때문이다.
예를 들어, 도 7에서는, 폭(W115)은, 폭(W114)보다도 작다. 이 경우, 채널 영역(121A-1, 121A-2)의 불순물 농도가 거의 동등한 것으로 하면, 선택 트랜지스터(115)의 역치 전압은, 증폭 트랜지스터(114)의 역치 전압보다도 커진다. 이것은, 선택 트랜지스터(115)의 채널 영역(112A)의 상면(F121At)의 폭(W115)이 작고, 선택 트랜지스터(115)가 Fin형(수직 채널형) 트랜지스터에 보다 근접하기 때문이다.
이와 같이, 본 실시 형태에서는, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 채널 영역(121A-1, 121A-2)의 폭(W114, W115)을 서로 다르게 한다. 이에 의해, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 각 역치 전압을 조정할 수 있다.
통상적으로, 채널 영역에 불순물을 도입함으로써 화소의 트랜지스터 역치 전압은 조정된다. 이에 반해, 본 실시 형태에 의한 화소(100)의 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 각각의 역치 전압은, 채널 영역(121A-1, 121A-2)의 폭(W114, W115)에 의해 조정되어 있다. 따라서, 본 실시 형태에서는, 역치 전압을 조정하기 위해서, 채널 영역(121A-1, 121A-2)의 불순물을 도입하는 공정이 불필요해진다. 예를 들어, 채널 영역(121A-1, 121A-2)의 어느 것에 선택적으로 불순물을 도입하기 위한 리소그래피 공정 및 이온 주입 공정을 생략할 수 있다. 이것은, 고체 촬상 소자의 제조 공정 삭감으로 이어진다.
또한, 채널 영역(121A-1, 121A-2)에 역치 조정용의 불순물을 도입하지 않기 때문에, 채널 영역(121A-1, 121A-2)의 불순물 농도는 거의 동등하게 되어 있다. 따라서, 채널 영역(121A-1)과 채널 영역(121A-2) 간에 불순물이 확산하지 않아, 증폭 트랜지스터(114)와 선택 트랜지스터(115) 간에 역치 전압 등의 특성에 서로 영향을 미치는 것을 억제할 수 있다. 따라서, 증폭 트랜지스터(114)와 선택 트랜지스터(115) 간의 거리를 단축하더라도, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 특성은 거의 변함없다. 그 결과, 각 화소(100)를 미세화할 수 있다.
이와 같이, 본 실시 형태는, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)에 Fin형 트랜지스터를 적용함으로써, 플래너형 트랜지스터를 적용한 화소보다도 레이아웃 면적을 저감시킬 수 있다. 또한, 채널 영역(121A-1, 121A-2)의 폭(W114, W115)으로 역치 전압을 조정함으로써, 화소(100)의 미세화를 가능하게 하고 있다. 이에 의해, 본 실시 형태에 의한 고체 촬상 소자는, 화소(100)의 트랜지스터의 특성의 조정과 화소의 미세화를 양립시킬 수 있다.
또한, 채널 영역(121A-1, 121A-2)에 역치 조정용의 불순물을 도입하지 않기 때문에, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 역치 전압에 있어서의 랜덤 노이즈의 발생의 억제로도 이어진다. 예를 들어, 선택 트랜지스터(115)의 역치 전압을 조정하기 위해서, 채널 영역(121A-2)에 불순물을 이온 주입하는 경우가 있다. 이 경우, 선택 트랜지스터(115)의 채널 영역(121A-2)의 불순물이, 증폭 트랜지스터(114)의 채널 영역(121A-1)으로 확산되어, 증폭 트랜지스터(114)의 특성을 악화시키는 원인 혹은 랜덤 노이즈의 원인이 된다. 이에 반해, 본 실시 형태에서는, 선택 트랜지스터(115)의 채널 영역(121A-2)에 불순물을 도입하지 않으므로, 채널 영역(121A-1, 121A-2)의 불순물 농도는 거의 동등하게 되어 있다. 따라서, 증폭 트랜지스터(114)의 특성을 악화시키지 않고, 랜덤 노이즈를 저감시킬 수 있다.
이어서, 본 실시 형태에 의한 고체 촬상 소자의 제조 방법을 설명한다.
도 8a 내지 도 12b는, 본 실시 형태에 의한 고체 촬상 소자의 제조 방법의 일례를 도시하는 평면도 및 단면도이다. 또한, 도 8b, 도 9b, 도 10b, 도 11b, 도 12b는, 도 8a, 도 9a, 도 10a, 도 11a, 도 12a 각각에 도시하는 B-B선을 따른 단면을 도시한다. 또한, 여기에서는, 화소(100)의 구성 중 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 형성 공정에 착안하여, 다른 구성의 제조 방법 설명에 대해서는 생략한다.
먼저, 반도체 기판(121)의 표면(F121) 상에 실리콘 산화막(210)을 형성하고, 실리콘 산화막(210) 상에 실리콘 질화막(220)을 형성한다. 이어서, 리소그래피 기술을 사용하여, 실리콘 질화막(220) 상에 포토레지스트(PR)를 도포하고, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 액티브 에어리어의 패턴에 포토레지스트(PR)를 패터닝한다. 이때, 채널 영역(121A-1, 121A-2)에 있어서, 포토레지스트(PR)는, 핀 형상의 채널 영역(121A-1, 121A-2)의 레이아웃에 패터닝된다. 포토레지스트(PR)는, 채널 영역(121A-1, 121A-2)의 각 폭이 소정의 폭(W114, W115)으로 형성되도록 패터닝된다. 이에 의해, 도 8a 및 도 8b에 도시하는 구조가 얻어진다.
이어서, 포토레지스트(PR)를 마스크로서 사용하여, 실리콘 질화막(220), 실리콘 산화막(210)을 RIE(Reactive Ion Etching)법 등의 에칭 기술로 에칭한다. 또한, 포토레지스트(PR), 실리콘 질화막(220) 또는 실리콘 산화막(210)을 마스크로서 사용하여, 반도체 기판(121)의 상부를 에칭한다. 이에 의해, 도 9a 및 도 9b에 도시하는 구조가 얻어진다. 이때, 도 9b에 도시하는 바와 같이, 핀 영역(121A)이 형성된다. 핀 영역(121A)은 반도체 기판(121)의 표면(F121)으로부터 대략 수직 방향으로 연신하고 있고, 핀 영역(121A)의 양측면(F121As-1, F121As-2)을 갖는다. 이때, 핀 영역(121A)에 포함되는 채널 영역(121A-1, 121A-2)은, 각각 서로 다른 폭(W114, W115)을 갖도록 동일 재료로 일체 형성된다.
포토레지스트(PR)를 제거한 후, 도 10a 및 도 10b에 도시하는 바와 같이, 반도체 기판(121) 및 실리콘 질화막(220) 상에 실리콘 산화막(230)을 퇴적한다. 또한, CMP(Chemical Mechanical Polishing)법을 사용하여, 실리콘 질화막(220)이 노출될 때까지, 실리콘 산화막(230)을 연마한다.
이어서, 도 11a 및 도 11b에 도시하는 바와 같이, 리소그래피 기술 및 에칭 기술을 사용하여, 핀 영역(121A)의 양측면(F121As-1, F121As-2)의 실리콘 산화막(230)을 에칭한다. 이에 의해, 게이트 전극(114A, 115A)의 형성 영역에, 게이트 전극(114A, 115A)을 매립하기 위한 홈(TR)을 판다. 홈(TR)의 저부에는, 반도체 기판(121)이 노출된다. 또한, 도 10a 내지 도 11b의 공정에 있어서, 핀 영역(121A)에의 이온 주입 공정은 실행되지 않는다.
이어서, 실리콘 질화막(220)을 제거한 후, 도 12a 및 도 12b에 도시하는 바와 같이, 게이트 절연막(123-1)을 핀 영역(121A)의 상면 및 양측면에 형성한다. 이어서, 폴리실리콘(240)을 퇴적하여, 홈(TR)에 폴리실리콘(240)을 매립한다. 또한, 핀 영역(121A)의 상면 상에도 폴리실리콘(240)을 퇴적한다. 또한, 리소그래피 기술 및 에칭 기술을 사용하여, 폴리실리콘(240)을 게이트 전극(114A, 115A)의 패턴으로 가공한다. 게이트 전극(114A, 115A)은, 각각, 증폭 트랜지스터(114)의 채널 영역(121A-1) 및 선택 트랜지스터(115)의 채널 영역(121A-2)을 피복한다.
이어서, 도시하지 않지만, 게이트 전극(114A, 115A)을 마스크로서 사용하여 불순물을 도입하고, 채널 영역(121A-1, 121A-2)의 양측에 소스·드레인 확산층 또는 LDD를 형성한다.
그 후, 절연막(122)을 퇴적하여, 도 5a 내지 도 5c에 도시하는 구조가 얻어진다. 이에 의해, 본 실시 형태에 의한 핀 영역(121A)을 갖는 증폭 트랜지스터(114) 및 선택 트랜지스터(115)가 완성된다.
전송 트랜지스터(112) 및 리셋 트랜지스터(113)도, 본 실시 형태에 의한 Fin형 트랜지스터를 사용해도 된다. 이 경우, 전송 트랜지스터(112) 및 리셋 트랜지스터(113)도, 불순물을 도입하지 않고, 채널 영역의 상면의 폭을 조정함으로써, 역치 전압을 제어할 수 있다. 이와 같이, 화소(100)에 포함되는 모든 트랜지스터에 본 실시 형태에 의한 Fin형 트랜지스터를 적용해도 된다. 즉, 전송 트랜지스터(112)의 채널 영역은, 반도체 기판(121)의 표면(F121)에 대하여 대략 수직 방향으로 연신하고 있어도 된다. 전송 트랜지스터(112)의 게이트 전극은, 전송 트랜지스터(112)의 채널 영역의 상면 및 양측면에 마련되어 있다. 또한, 제4 트랜지스터로서의 리셋 트랜지스터(113)의 채널 영역은, 반도체 기판(121)의 표면(F121)에 대하여 대략 수직 방향으로 연신하고 있어도 된다. 리셋 트랜지스터(113)의 게이트 전극은, 리셋 트랜지스터(113)의 채널 영역의 상면 및 양측면에 마련되어 있다. 이 경우, 전송 트랜지스터(112) 및 리셋 트랜지스터(113)의 단면 구성은, 증폭 트랜지스터(114) 또는 선택 트랜지스터(115)의 단면 구성과 마찬가지여도 된다. 전송 트랜지스터(112) 및 리셋 트랜지스터(113)의 채널 영역의 상면의 폭은, 전송 트랜지스터(112) 및 리셋 트랜지스터(113)의 역치 전압에 따라서 조정된다. 이에 의해, 고체 촬상 소자의 제조 공정을 또한 삭감하고, 그리고, 화소(100)를 더욱 미세화할 수 있다.
이와 같이, 본 실시 형태에 의한 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 각각의 역치 전압은, 채널 영역(121A-1, 121A-2)의 폭(W114, W115)에 의해 조정되어 있다. 채널 영역(121A-1, 121A-2)에 대한 이온 주입은 행해지고 있지 않다. 따라서, 채널 영역(121A-1 또는 121A-2)에 선택적으로 불순물을 도입하기 위한 리소그래피 공정 및 이온 주입 공정이 불필요해진다. 이것은, 고체 촬상 소자의 제조 공정 삭감으로 이어지고, 제조 비용의 삭감으로 이어진다.
도 13은, 핀형 채널 영역의 상면의 폭과 Fin형 트랜지스터의 역치 전압의 관계를 나타내는 그래프이다. 횡축이, 핀형 채널 영역의 상면의 폭을 나타내고, 종축이, 여러가지 Fin 폭을 갖는 Fin형 트랜지스터의 역치 전압 Vth로부터 Fin 폭 60㎚의 Fin형 트랜지스터의 역치 전압 Vth60을 뺀 상대값(Vth-Vth60)을 나타낸다. 이 그래프는, 채널 길이 L이 340㎚인 Fin형 트랜지스터와 채널 길이 L이 400㎚인 Fin형 트랜지스터에 대하여 나타내고 있다.
이 그래프에 의하면, 채널 길이 L에 따르지 않고, 핀형 채널 영역의 상면의 폭(예를 들어, W114, W115)이 커지면, Fin형 트랜지스터의 역치 전압이 저하됨을 알 수 있다. 반대로, 핀형 채널 영역의 상면의 폭이 작아지면, Fin형 트랜지스터의 역치 전압이 상승함을 알 수 있다. 본 개시에 의하면, 이러한 관계를 이용하여, 화소(100)의 역치 전압을 조정할 수 있다.
(차량 탑재 정형문)
본 개시에 관계되는 기술(본 기술)은 여러가지 제품에 응용할 수 있다. 예를 들어, 본 개시에 관계되는 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 14는, 본 개시에 관계되는 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 14에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라서 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은, 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은, 헤드 램프, 백 램프, 브레이크 램프, 방향 지시등 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하고, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들어, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차밖의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장해물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있는지 여부를 판별해도 된다.
마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차 내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하고, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030)에서 취득되는 차밖의 정보에 기초하여, 보디계 제어 유닛(12030)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 따라서 헤드 램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는 차량의 탑승자 또는 차밖에 대하여 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치로 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 14의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는 예를 들어, 온보드 디스플레이 및 헤드업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 15는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 15에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어, 차량(12100)의 프론트 노즈, 사이드미러, 리어 범퍼, 백 도어 및 차실 내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차실 내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는 주로 차량(12100)의 전방의 화상을 취득한다. 사이드미러에 구비되는 촬상부(12102, 12103)는 주로 차량(12100)의 측방 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는 주로 차량(12100)의 후방 화상을 취득한다. 차실 내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행차량 또는, 보행자, 장해물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 15에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩되는 것에 의해, 차량(12100)을 상방으로부터 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자를 포함하는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.
예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물이며, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는 선행차의 앞쪽으로 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전주 등 기타의 입체물로 분류하여 추출하고, 장해물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차량(12100)의 주변 장해물을, 차량(12100)의 드라이버가 시인 가능한 장해물과 시인 곤란한 장해물로 식별한다. 그리고, 마이크로컴퓨터(12051)는 각 장해물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상이며 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관계되는 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대하여 설명하였다. 본 개시에 관계되는 기술은, 이상 설명한 구성 중, 예를 들어, 촬상부(12031)에 적용될 수 있다. 이에 의해, 고체 촬상 소자의 화소 트랜지스터의 특성의 조정과 화소의 미세화를 양립시킬 수 있다.
또한, 본 기술은, 이하와 같은 구성을 취할 수 있다.
(1)
기판의 표면 상에 마련된 복수의 화소를 구비한 고체 촬상 소자이며,
상기 화소는,
광을 전하로 변환하는 광전 변환부와,
상기 광전 변환부에 일단부가 접속된 제1 트랜지스터와,
제1 전원과 제1 신호선 사이에 마련된 제2 트랜지스터와,
상기 제2 트랜지스터와 상기 제1 신호선 간에 접속된 제3 트랜지스터를 구비하고,
상기 제2 트랜지스터는, 상기 기판의 상기 표면에 대하여 대략 수직 방향으로 연신하는 제1 채널 영역과, 상기 제1 채널 영역의 상면 및 양측면에 마련되고, 상기 제1 트랜지스터의 타단에 접속된 제1 게이트 전극을 갖고,
상기 제3 트랜지스터는, 상기 기판의 상기 표면에 대하여 대략 수직 방향으로 연신하는 제2 채널 영역과, 상기 제2 채널 영역의 상면 및 양측면에 마련된 제2 게이트 전극을 갖고,
상기 제1 채널 영역의 양측면 사이의 제1 폭과 상기 제2 채널 영역의 양측면 사이의 제2 폭은 서로 다른, 고체 촬상 소자.
(2)
상기 제1 및 제2 채널 영역의 불순물 농도는 거의 동일한, (1)에 기재된 고체 촬상 소자.
(3)
상기 제2 폭이 상기 제1 폭보다도 큰 경우, 상기 제3 트랜지스터의 역치 전압은, 상기 제2 트랜지스터의 역치 전압보다도 낮고,
상기 제2 폭이 상기 제1 폭보다도 작은 경우, 상기 제3 트랜지스터의 역치 전압은, 상기 제2 트랜지스터의 역치 전압보다도 높은, (1) 또는 (2)에 기재된 고체 촬상 소자.
(4)
상기 제1 및 제2 채널 영역은, 상기 제1 전원과 상기 제1 신호선 간에 직렬로 접속되어 있는, (1) 내지 (3) 중 어느 한 항에 기재된 고체 촬상 소자.
(5)
상기 제1 및 제2 채널 영역은, 상기 기판과 동일 재료로 일체로서 연속하고 있는, (1) 내지 (4) 중 어느 한 항에 기재된 고체 촬상 소자.
(6)
상기 제1 트랜지스터의 채널 영역은, 상기 기판의 상기 표면에 대하여 대략 수직 방향으로 연신하고,
상기 제1 트랜지스터의 게이트 전극은, 해당 제1 트랜지스터의 채널 영역의 상면 및 양측면에 마련되어 있는, (1) 내지 (5) 중 어느 한 항에 기재된 고체 촬상 소자.
(7)
상기 제1 트랜지스터의 상기 일단부와 상기 제1 전원 간에 접속된 제4 트랜지스터를 더 구비하고,
상기 제4 트랜지스터의 채널 영역은, 상기 기판의 상기 표면에 대하여 대략 수직 방향으로 연신하고,
상기 제4 트랜지스터의 게이트 전극은, 해당 제4 트랜지스터의 채널 영역의 상면 및 양측면에 마련되어 있는, (1) 내지 (6) 중 어느 한 항에 기재된 고체 촬상 소자.
(8)
상기 제1 트랜지스터는, 전하를 일시적으로 축적 가능한 부유 확산 영역에 상기 광전 변환부로부터의 전하를 전송하고,
상기 제2 트랜지스터는, 상기 부유 확산 영역의 전압에 따른 도통 상태로 되고,
상기 제3 트랜지스터는, 상기 화소가 선택되었을 때에 상기 제2 트랜지스터를 상기 제1 신호선에 전기적으로 접속하여 상기 부유 확산 영역의 전압에 따른 전기 신호를 상기 제1 신호선에 전달하고,
상기 제4 트랜지스터는, 상기 부유 확산 영역의 전하를 상기 제1 전원에 배제할 때에 도통 상태로 되는, (7)에 기재된 고체 촬상 소자.
(9)
상기 제2 및 제3 트랜지스터는, Fin형 트랜지스터인, (1) 내지 (8) 중 어느 한 항에 기재된 고체 촬상 소자.
(10)
광을 전하로 변환하는 광전 변환부와, 상기 광전 변환부에 일단부가 접속된 제1 트랜지스터와, 제1 전원과 제1 신호선 사이에 마련된 제2 트랜지스터와, 상기 제2 트랜지스터와 상기 제1 신호선 간에 접속된 제3 트랜지스터를 구비한 복수의 화소를 포함하는 고체 촬상 소자의 제조 방법이며,
기판의 표면을 선택적으로 에칭하고, 해당 기판의 표면에 대하여 대략 수직 방향으로 연신하는 상기 제2 트랜지스터의 제1 채널 영역을 제1 폭으로 형성하고, 그리고, 해당 기판의 표면에 대하여 대략 수직 방향으로 연신하는 상기 제3 트랜지스터의 제2 채널 영역을 제2 폭으로 형성하고,
상기 제1 채널 영역의 상면 및 양측면에 상기 제2 트랜지스터의 제1 게이트 전극을 형성하고, 그리고, 상기 제2 채널 영역의 상면 및 양측면에 상기 제3 트랜지스터의 제2 게이트 전극을 형성하는 것을 구비하고,
상기 제1 폭과 상기 제2 폭은 서로 다른, 고체 촬상 소자의 제조 방법.
(11)
상기 제1 및 제2 채널 영역의 불순물 농도는 거의 동일한, (10)에 기재된 방법.
(12)
상기 제1 및 제2 채널 영역은, 상기 기판과 동일 재료로 일체로서 연속하고 있는, (10) 또는 (11)에 기재된 방법.
(13)
상기 제1 및 제2 채널 영역의 형성 후, 해당 제1 및 제2 채널 영역에는 불순물을 도입하지 않는, (10) 내지 (12) 중 어느 한 항에 기재된 방법.
또한, 본 개시는, 상술한 실시 형태에 한정되는 것은 아니라, 본 개시의 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다. 또한, 본 명세서에 기재된 효과는 어디까지나 예시이며 한정되는 것은 아니고, 다른 효과가 있어도 된다.
100: 화소
111: 포토다이오드
112: 전송 트랜지스터
113: 리셋 트랜지스터
114: 증폭 트랜지스터
115: 선택 트랜지스터
121A-1, 121A-2: 채널 영역
123-1, 123-2: 게이트 절연막
114A, 114A-1, 114A-2: 게이트 전극

Claims (13)

  1. 기판의 표면 상에 마련된 복수의 화소를 구비한 고체 촬상 소자이며,
    상기 화소는,
    광을 전하로 변환하는 광전 변환부와,
    상기 광전 변환부에 일단부가 접속된 제1 트랜지스터와,
    제1 전원과 제1 신호선 사이에 마련된 제2 트랜지스터와,
    상기 제2 트랜지스터와 상기 제1 신호선 간에 접속된 제3 트랜지스터를 구비하고,
    상기 제2 트랜지스터는, 상기 기판의 상기 표면에 대하여 대략 수직 방향으로 연신하는 제1 채널 영역과, 상기 제1 채널 영역의 상면 및 양측면에 마련되고, 상기 제1 트랜지스터의 타단에 접속된 제1 게이트 전극을 갖고,
    상기 제3 트랜지스터는, 상기 기판의 상기 표면에 대하여 대략 수직 방향으로 연신하는 제2 채널 영역과, 상기 제2 채널 영역의 상면 및 양측면에 마련된 제2 게이트 전극을 갖고,
    상기 제1 채널 영역의 양측면 사이의 제1 폭과 상기 제2 채널 영역의 양측면 사이의 제2 폭은 서로 다른, 고체 촬상 소자.
  2. 제1항에 있어서, 상기 제1 및 제2 채널 영역의 불순물 농도는 거의 동일한, 고체 촬상 소자.
  3. 제1항에 있어서, 상기 제2 폭이 상기 제1 폭보다도 큰 경우, 상기 제3 트랜지스터의 역치 전압은, 상기 제2 트랜지스터의 역치 전압보다도 낮고,
    상기 제2 폭이 상기 제1 폭보다도 작은 경우, 상기 제3 트랜지스터의 역치 전압은, 상기 제2 트랜지스터의 역치 전압보다도 높은, 고체 촬상 소자.
  4. 제1항에 있어서, 상기 제1 및 제2 채널 영역은, 상기 제1 전원과 상기 제1 신호선 간에 직렬로 접속되어 있는, 고체 촬상 소자.
  5. 제1항에 있어서, 상기 제1 및 제2 채널 영역은, 상기 기판과 동일 재료로 일체로서 연속하고 있는, 고체 촬상 소자.
  6. 제1항에 있어서, 상기 제1 트랜지스터의 채널 영역은, 상기 기판의 상기 표면에 대하여 대략 수직 방향으로 연신하고,
    상기 제1 트랜지스터의 게이트 전극은, 해당 제1 트랜지스터의 채널 영역의 상면 및 양측면에 마련되어 있는, 고체 촬상 소자.
  7. 제1항에 있어서, 상기 제1 트랜지스터의 상기 일단부와 상기 제1 전원 간에 접속된 제4 트랜지스터를 더 구비하고,
    상기 제4 트랜지스터의 채널 영역은, 상기 기판의 상기 표면에 대하여 대략 수직 방향으로 연신하고,
    상기 제4 트랜지스터의 게이트 전극은, 해당 제4 트랜지스터의 채널 영역의 상면 및 양측면에 마련되어 있는, 고체 촬상 소자.
  8. 제7항에 있어서, 상기 제1 트랜지스터는, 전하를 일시적으로 축적 가능한 부유 확산 영역에 상기 광전 변환부로부터의 전하를 전송하고,
    상기 제2 트랜지스터는, 상기 부유 확산 영역의 전압에 따른 도통 상태로 되고,
    상기 제3 트랜지스터는, 상기 화소가 선택되었을 때에 상기 제2 트랜지스터를 상기 제1 신호선에 전기적으로 접속하여 상기 부유 확산 영역의 전압에 따른 전기 신호를 상기 제1 신호선에 전달하고,
    상기 제4 트랜지스터는, 상기 부유 확산 영역의 전하를 상기 제1 전원에 배제할 때에 도통 상태로 되는, 고체 촬상 소자.
  9. 제1항에 있어서, 상기 제2 및 제3 트랜지스터는, Fin형 트랜지스터인, 고체 촬상 소자.
  10. 광을 전하로 변환하는 광전 변환부와, 상기 광전 변환부에 일단부가 접속된 제1 트랜지스터와, 제1 전원과 제1 신호선 사이에 마련된 제2 트랜지스터와, 상기 제2 트랜지스터와 상기 제1 신호선 간에 접속된 제3 트랜지스터를 구비한 복수의 화소를 포함하는 고체 촬상 소자의 제조 방법이며,
    기판의 표면을 선택적으로 에칭하고, 해당 기판의 표면에 대하여 대략 수직 방향으로 연신하는 상기 제2 트랜지스터의 제1 채널 영역을 제1 폭으로 형성하고, 그리고, 해당 기판의 표면에 대하여 대략 수직 방향으로 연신하는 상기 제3 트랜지스터의 제2 채널 영역을 제2 폭으로 형성하고,
    상기 제1 채널 영역의 상면 및 양측면에 상기 제2 트랜지스터의 제1 게이트 전극을 형성하고, 그리고, 상기 제2 채널 영역의 상면 및 양측면에 상기 제3 트랜지스터의 제2 게이트 전극을 형성하는 것을 구비하고,
    상기 제1 폭과 상기 제2 폭은 서로 다른, 고체 촬상 소자의 제조 방법.
  11. 제10항에 있어서, 상기 제1 및 제2 채널 영역의 불순물 농도는 거의 동일한, 방법.
  12. 제10항에 있어서, 상기 제1 및 제2 채널 영역은, 상기 기판과 동일 재료로 일체로서 연속하고 있는, 방법.
  13. 제10항에 있어서, 상기 제1 및 제2 채널 영역의 형성 후, 해당 제1 및 제2 채널 영역에는 불순물을 도입하지 않는, 방법.
KR1020237015941A 2020-12-04 2021-11-17 고체 촬상 소자 KR20230112614A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020202204A JP2024003807A (ja) 2020-12-04 2020-12-04 固体撮像素子
JPJP-P-2020-202204 2020-12-04
PCT/JP2021/042209 WO2022118654A1 (ja) 2020-12-04 2021-11-17 固体撮像素子

Publications (1)

Publication Number Publication Date
KR20230112614A true KR20230112614A (ko) 2023-07-27

Family

ID=81853697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015941A KR20230112614A (ko) 2020-12-04 2021-11-17 고체 촬상 소자

Country Status (4)

Country Link
US (1) US20230420467A1 (ko)
JP (1) JP2024003807A (ko)
KR (1) KR20230112614A (ko)
WO (1) WO2022118654A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121093A (ja) 2004-10-20 2006-05-11 Samsung Electronics Co Ltd 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011253A (ja) * 2012-06-28 2014-01-20 Sony Corp 固体撮像装置および電子機器
JP2016021479A (ja) * 2014-07-14 2016-02-04 ソニー株式会社 固体撮像装置、製造方法、および電子機器
TW202038459A (zh) * 2018-12-21 2020-10-16 日商索尼半導體解決方案公司 攝像元件及攝像裝置
KR20210141931A (ko) * 2019-03-14 2021-11-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 소자, 반도체 장치, 반도체 소자의 제조 방법 및 반도체 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121093A (ja) 2004-10-20 2006-05-11 Samsung Electronics Co Ltd 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法

Also Published As

Publication number Publication date
US20230420467A1 (en) 2023-12-28
JP2024003807A (ja) 2024-01-16
WO2022118654A1 (ja) 2022-06-09

Similar Documents

Publication Publication Date Title
US11456325B2 (en) Imaging device, method for manufacturing imaging device, and electronic device
US20240021630A1 (en) Imaging element and imaging device
JP2019169668A (ja) 撮像装置および撮像装置の製造方法
TWI835928B (zh) 固態攝像裝置及電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
TW202137528A (zh) 固體攝像裝置及其製造方法
US20240014229A1 (en) Solid-state imaging device and method for manufacturing same
KR20230112614A (ko) 고체 촬상 소자
JP7281895B2 (ja) 撮像素子および電子機器
WO2023188977A1 (ja) 光検出装置及び電子機器
US20240096913A1 (en) Solid-state imaging element and method of manufacturing same
WO2024075526A1 (ja) 固体撮像装置
JP7504951B2 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
US20240014230A1 (en) Solid-state imaging element, method of manufacturing the same, and electronic device
WO2022244328A1 (ja) 固体撮像装置および電子機器
WO2024135307A1 (ja) 固体撮像装置
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
US20240030245A1 (en) Solid-state imaging element, imaging device, and method of controlling solid-state imaging element
CN112602320A (zh) 固态成像装置和电子设备
JP2021111762A (ja) 撮像装置及び電子機器