TWI767984B

TWI767984B - 固態成像裝置及電子設備

Info

Publication number: TWI767984B
Application number: TW107103931A
Authority: TW
Inventors: 田川幸雄; 吉川浩二; 寄門雄飛; 馬場公一
Original assignee: 日商索尼半導體解決方案公司
Priority date: 2017-04-11
Filing date: 2018-02-05
Publication date: 2022-06-21
Also published as: JP2018182709A; TW201838403A; CN110520995A; EP3610509A1; KR20190138785A; US20200105808A1; JP7055603B2

Abstract

本發明提供一種成像裝置，其包含複數個像素。該複數個像素之一像素包含：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有基於該佈線電容之一回饋電容；及一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號。該佈線電容形成於該浮動擴散點與該垂直信號線之間。

Description

固態成像裝置及電子設備

本發明係關於一種固態成像裝置及一種電子設備，且特定言之，本發明係關於能夠減小轉換效率之變動之一種固態成像裝置及一種電子設備。

近年來，一CMOS (互補金屬氧化物半導體)影像感測器已得到廣泛應用。在CMOS影像感測器中，一源極隨耦器像素讀取電路廣泛用作用於讀取由配置於一像素陣列單元中之複數個像素光電轉換之信號電荷之一電路。此外，用於依高轉換效率讀取信號電荷之一電路之實例包含一源極接地像素讀取電路及一差動像素讀取電路。例如，日本特許公開專利申請案第2005-278041號中所揭示之技術被稱為與藉由源極接地處讀取之轉換效率相關之一技術。

同時，在源極接地像素讀取電路或差動像素讀取電路中，雖然可依比源極隨耦器像素讀取電路中之轉換效率高之轉換效率讀取信號電荷，但轉換效率之變動較大。因此，期望用於減小變動之一技術。已鑑於上述情況來製造本發明以可在依高轉換效率讀取信號電荷時減小轉換效率之變動。根據一些態樣，提供一種成像裝置。該成像裝置包含複數個像素。該複數個像素之一像素包含：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有基於該佈線電容之一回饋電容；及一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號。該佈線電容形成於該浮動擴散點與該垂直信號線之間。根據一些態樣，提供一種成像裝置。該成像裝置包含複數個像素。該複數個像素之一像素包含：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有基於該佈線電容之一回饋電容；一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號；一第一電晶體，其包括一源極及一汲極；及一第二電晶體，其包括一源極及一汲極，其中該第二電晶體之該源極耦合至該像素放大器之一輸出端且該第二電晶體之該汲極耦合至該垂直信號線。該佈線電容形成於該浮動擴散點與該第二電晶體之該源極之間。根據一些態樣，提供一種成像裝置。該成像裝置包含複數個像素。該複數個像素之一像素包含：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有基於該佈線電容之一回饋電容；一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號；一第一電晶體，其包括一源極及一汲極；一第二電晶體，其包括一源極及一汲極，其中該第二電晶體之該源極耦合至該像素放大器之一輸出端且該第二電晶體之該汲極耦合至該垂直信號線；及一第三電晶體，其包括一源極及一汲極，其中該第三電晶體之該源極耦合至該浮動擴散點且該第三電晶體之該汲極耦合至一重設線。該佈線電容形成於該浮動擴散點與該第三電晶體之該汲極之間。根據一些態樣，提供一種放大器，其包含一電晶體。該電晶體包含一閘極及一不對稱源極-汲極結構。該不對稱源極-汲極結構包含一源極區域，其包括：一第一區域，其包含具有一第一濃度之一雜質；及一第二區域，其包含具有大於該第一濃度之一第二濃度之一雜質。該不對稱源極-汲極結構亦包含一汲極區域，其包括：一第三區域，其包含具有大於該第一濃度之一第三濃度之一雜質。根據本發明之一態樣之一成像裝置及一電子設備可為一獨立設備或可為構成一設備之一內部區塊。根據本發明之一態樣，可減小轉換效率之變動。應注意，此處所描述之效應未必具有限制性，而是可為本發明中所描述之任何效應。將鑑於附圖中所繪示之[實施方式]來進一步瞭解本發明之此等及其他目的、特徵及優點。

相關申請案之交叉參考本申請案主張2017年4月11日申請之日本優先專利申請案JP 2017-078183之權利，該案之全文以引用的方式併入本文中。在下文中，將參考圖式描述根據本發明之技術之實施例。應注意，將依以下順序進行描述。 1. 固態成像裝置之組態 2. 本發明之概述 3. 像素放大器之組態實例 (1) 源極接地反相放大像素放大器 (2) 差動反相放大像素放大器 4. FD與VSL之間的佈線電容 (1) 類型1 (2) 類型2 (3) 類型3 5. 放大電晶體之第一結構實例 6. 放大電晶體之第二結構實例 7. 修改實例 8. 電子設備之組態 9. 固態成像裝置之使用實例 10. 應用於可移動物件之實例＜1. 固態成像裝置之組態＞ (固態成像裝置之組態實例) 圖1係展示將本發明應用於其之一固態成像裝置之一實施例之一組態實例的一圖式。圖1中所展示之一CMOS影像感測器10係使用一CMOS (互補金屬氧化物半導體)之一固態成像裝置之一實例。CMOS影像感測器10經由一光學透鏡系統(圖中未展示)自一物體擷取入射光(影像光)，將成像於一成像表面上之入射光之光量轉換成以像素為單位之電信號，且將電信號輸出為像素信號。在圖1中，CMOS影像感測器10包含一像素陣列單元11、一垂直驅動電路12、一行信號處理單元13、一水平驅動電路14、一輸出電路15、一控制電路16及一輸入/輸出端子17。在像素陣列單元11中，複數個像素100經二維配置(成一矩陣)。像素100包含作為一光電轉換單元之一光電二極體(PD)及複數個像素電晶體。例如，像素電晶體包含一轉移電晶體(Trg-Tr)、一重設電晶體(Rst-Tr)、一放大電晶體(AMP-Tr)及一選擇電晶體(Sel-Tr)。應注意，除像素100之外，亦可將像素200或像素300配置為配置於像素陣列單元11中之像素。然而，其詳細內容將稍後描述。垂直驅動電路12包含(例如)一移位暫存器，選擇一預定像素驅動線21，將用於驅動像素100之一脈衝供應至選定像素驅動線21，且逐列驅動像素100。具體而言，垂直驅動電路12沿垂直方向依序逐列選擇及掃描像素陣列單元11中之各像素100，且透過一垂直信號線22將基於取決於各像素100之光電二極體中所接收之光量所產生之信號電荷(電荷)之一像素信號供應至行信號處理電路13。行信號處理電路13經配置以用於像素100之各行，且針對各像素行對自一列中之像素100輸出之信號執行諸如雜訊消除之信號處理。例如，行信號處理電路13執行諸如相關雙重取樣(CDS)之信號處理以消除像素及AD (類比數位)轉換所特有之定型雜訊。水平驅動電路14包含(例如)一移位暫存器，藉由依序輸出一水平掃描脈衝來依序選擇行信號處理電路13之各者，且引起行信號處理電路13之各者將一像素信號輸出至一水平信號線23。輸出電路15對透過水平信號線23自行信號處理電路13之各者依序供應之信號執行信號處理，且輸出經處理信號。應注意，在一些情況中，輸出電路15執行(例如)僅緩衝或黑階調整、行變動校正、各種類型之數位信號處理及其類似者。控制電路16控制CMOS影像感測器10之各自單元之操作。此外，控制電路16基於一垂直同步信號、一水平同步信號及一主時脈信號產生一時脈信號及一控制信號，其等用作垂直驅動電路12、行信號處理電路13、水平驅動電路14及其類似者之操作參考。控制電路16將所產生之時脈信號及控制信號輸出至垂直驅動電路12、行信號處理電路13、水平驅動電路14及其類似者。輸入/輸出端子17將信號發射至外部/自外部接收信號。如上文所描述般組態之圖1中之CMOS影像感測器10係調用一行AD方法之一CMOS影像感測器，其中針對各像素行配置執行CDS處理及AD轉換處理之行信號處理電路13。此外，圖1中之CMOS影像感測器10可為(例如)一背照式CMOS影像感測器。＜2. 本發明之概述＞與其轉換效率取決於浮動擴散(FD)電容之一源極隨耦器像素放大器相比，諸如一源極接地像素放大器及一差動像素放大器之一高增益反相放大像素放大器具有一較大增益，且可大幅度提高轉換效率。應注意，圖2展示一源極隨耦器像素放大器及一高增益反相放大像素放大器之轉換效率。如圖2A中所展示，在源極隨耦器像素放大器中，一增益G滿足G＜1之關係，且其轉換效率η_SF 由以下公式(1)表示： [數學公式1]

(1) 應注意，在公式(1)中，C_FD 表示FD電容。雖然可藉由減小FD電容來提高轉換效率，但FD電容之減小存在一限制。同時，如圖2B中所展示，在高增益反相放大像素放大器中，一開環增益Av滿足(-Av)＞20之關係，且其轉換效率η_DA 由以下公式(2)表示： [數學公式2]

(2) 應注意，在公式(2)中，C_FD 及C_FB 分別表示FD電容及包含於C_FD 中之回饋電容分量。應注意，由於C_FD /(-Av)＜＜C_FB ，所以轉換效率實質上取決於回饋電容C_FB 。此外，由於C_FD =C_FD-Other +C_FB ＞C_FB ，所以可達成高於既有源極隨耦器像素放大器之轉換效率的轉換效率。由於高增益反相放大像素放大器具有此等特性，所以可達成具有超高SN比(信雜比)之一CMOS影像感測器。然而，歸因於判定轉換效率之回饋電容C_FB 之變動的轉換效率變動大於源極隨耦器像素放大器之轉換效率變動。應注意，由於使用開環增益Av、回饋電容C_FB 及FD電容C_FD ，所以作為高增益反相放大像素放大器之一差動像素放大器之轉換效率η由以下公式(3)表示： [數學公式3]

(3) 在公式(3)中，回饋電容C_FB 主要包含放大電晶體(AMP-Tr)之寄生電容。因此，由於回饋電容C_FB 可小於FD電容C_FD (作為連接至一FD擴散層、一FD佈線電容及一FD端子之放大電晶體(AMP-Tr)、重設電晶體(Rst-Tr)及轉移電晶體(Trg-Tr)之總閘極電容)，所以可達成高轉換效率。同時，在具有高轉換效率之差動像素放大器中，歸因於轉換效率變動之信號輸出變動增大。應注意，沿在像素陣列單元中呈二維配置(成一矩陣)之像素之行方向提供之垂直信號線(VSL)之輸出信號變動(ΔV_VSL )一般由以下公式(4)中所展示之量PRNU (光回應不均勻性)表示： [數學公式4]

(4) 應注意，ΔV_VSL 及σΔV_VSL 分別表示垂直信號線(VSL)中之輸出信號變動(ΔV_VSL )及其標準差，且＜＞表示期望值。如公式(4)中所展示，輸出信號變動(ΔV_VSL )可劃分成信號電荷數(N)之一波動分量(σ_N )(其包含光學散粒雜訊、像素光學系統波動及光電轉換波動)及讀取時之轉換效率之一波動分量(σ_η )。此外，在具有一較少光量之PRNU (其中光學散粒雜訊較少)中，像素本身之特性變動成為主導，且特定言之，在具有高轉換效率之高增益像素中，轉換效率之波動分量(σ_η )大於信號電荷數之波動分量(σ_N )。因此，建立由公式(5)表示之關係。 [數學公式5]

(5) 在公式(5)中，回饋電容C_FB 主要包含放大電晶體(AMP-Tr)之一汲極側重疊電容C_gd 之一分量及浮動擴散節點(FD節點)與垂直信號線(VSL)之間的一佈線電容C_fd-vsl 之一分量。圖3中示意性地展示放大電晶體(AMP-Tr)之周邊。三個電容(C_FB 、C_gd 及C_fd-vsl )之間的關係由以下公式(6)表示： [數學公式6]

(6) 應注意，在公式(6)中，特定言之，作為主要分量之放大電晶體(AMP-Tr)之汲極側重疊電容C_gd 主要包含放大電晶體(AMP-Tr)之閘極重疊電容。因此，放大電晶體(AMP-Tr)之汲極側重疊電容C_gd 實質上與一閘極寬度Wg成比例，且其變動由σ_Cgd /＜C_gd ＞∝Wg^-1/2 表示。同時，在精細像素中，需要在佈局上使放大電晶體(AMP-Tr)之閘極寬度Wg變窄。在其中將一差動像素放大器應用於像素之情況中，雖然轉換效率變得極大，但轉換效率之變動增大。應注意，精細像素係(例如)用於一行動終端之一CMOS影像感測器或其類似者中之精細像素。圖4係描述將一差動像素放大器應用於其之一像素之轉換效率與一讀取信號(垂直信號線(VSL)之輸出信號)之輸出變動(PRNU)之間的一關係的一圖式。應注意，在圖4中，水平軸表示PRNU (%)，且垂直軸表示轉換效率(μV/e-)。圖4表明，隨著放大電晶體(AMP-Tr)之閘極寬度Wg變窄，轉換效率提高且PRNU變大。即，藉由使閘極寬度Wg變窄(使Wg變窄)來達成提高轉換效率與增大PRNU之間的一權衡關係。即，在精細像素中，佈局上之放大電晶體(AMP-Tr)之閘極寬度Wg無調整自由度，此使轉換效率難以最佳化。因此，在本發明中，將連接於浮動擴散點(FD)與垂直信號線(VSL)之間的相對長佈線之電容C_fd-vsl 作為一主要分量附加至包含放大電晶體(AMP-Tr)之重疊電容C_gd 之差動像素放大器之回饋電容C_FB ，藉此調整差動像素放大器之轉換效率且分散變動因數以減小回饋電容C_FB 之變動。此時，上述公式(5)可表示為以下公式(7)： [數學公式7]

(7) 此外，由於在其中附加於浮動擴散點(FD)與垂直信號線(VSL)之間的電容C_fd-vsl 之變動大於放大電晶體(AMP-Tr)之重疊電容C_gd 之變動的情況中減弱減小變動之效應，所以在本發明中，藉由其電容變動較小之相對佈線來形成電容C_fd-vsl 。在下文中，將參考特定實施例描述本發明之內容。＜3. 像素放大器之組態實例＞ (1) 源極接地反相放大像素放大器圖5係展示一源極接地反相放大像素放大器之一組態實例的一圖式。在圖5中，具有一源極接地反相放大像素放大器之功能之一源極接地像素讀取電路50包含讀取一信號電荷之一讀取像素100、將恆定電流供應至像素之一負載MOS電路51及其中電壓係恆定之一恆壓源52。負載MOS電路51包含諸如一PMOS電晶體511及一PMOS電晶體512之PMOS電晶體。除諸如一光電二極體(PD)之一光電轉換單元111之外，讀取像素100亦包含(例如)四個像素電晶體：一轉移電晶體112、一重設電晶體113、一放大電晶體114及一選擇電晶體115。在光電轉換單元111中，作為其一端之一陽極電極係接地的且作為另一端之一陰極電極連接至轉移電晶體112之源極。轉移電晶體112之汲極連接至重設電晶體113之源極及放大電晶體114之閘極，且此連接點構成作為一浮動擴散區域之一浮動擴散點121。重設電晶體113之汲極連接至一垂直重設輸入線61。放大電晶體114之源極連接至恆壓源52。放大電晶體114之汲極連接至選擇電晶體115之源極，且選擇電晶體115之汲極連接至垂直信號線22。垂直驅動電路12 (圖1)經由像素驅動線21 (圖1)連接至轉移電晶體112之閘極、重設電晶體113之閘極及選擇電晶體115之閘極，且供應作為驅動信號之脈衝。應注意，垂直信號線22連接至垂直重設輸入線61、負載MOS電路51中之PMOS電晶體511之汲極及源極接地像素讀取電路50之一輸出端子53。此外，垂直重設輸入線61連接至垂直信號線22。在具有上述組態之源極接地像素讀取電路50中，放大電晶體114與PMOS電晶體511一起構成一源極接地反相放大器，因此，對應於由光電轉換單元11偵測之信號電荷之一電壓信號經由輸出端子53輸出。 (2) 差動反相放大像素放大器圖6係展示一源極接地差動反相放大像素放大器之一組態實例的一圖式。在圖6中，具有一源極接地差動反相放大像素放大器之功能之一差動像素讀取電路70包含：一讀取像素200，其讀取一信號電荷；一參考像素300，其給出不具有一信號電荷之參考電壓；一電流鏡電路71，其包含一PMOS電晶體；及一負載MOS電路72，其將恆定電流供應至像素。除諸如一光電二極體(PD)之一光電轉換單元211之外，讀取像素200亦包含(例如)四個像素電晶體：一轉移電晶體212、一重設電晶體213、一放大電晶體214及一選擇電晶體215。在光電轉換單元211中，作為其一端之一陽極電極係接地的且作為另一端之一陰極電極連接至轉移電晶體212之源極。轉移電晶體212之汲極連接至重設電晶體213之源極及放大電晶體214之閘極，且此連接點構成作為一浮動擴散區域之一浮動擴散點221。重設電晶體213之汲極連接至一讀取側垂直重設輸入線61S。放大電晶體214之源極連接至一讀取側垂直電流供應線62S。放大電晶體214之汲極連接至選擇電晶體215之源極，且選擇電晶體215之汲極連接至一讀取側垂直信號線22S。垂直驅動電路12 (圖1)經由像素驅動線21 (圖1)連接至轉移電晶體212之閘極、重設電晶體213之閘極及選擇電晶體215之閘極，且供應作為驅動信號之脈衝。應注意，讀取側垂直信號線22S連接至讀取側垂直重設輸入線61S、電流鏡電路71中之一讀取側PMOS電晶體711S之汲極及差動像素讀取電路70之一輸出端子73。此外，讀取側垂直重設輸入線61S連接至讀取側垂直信號線22S及選定讀取像素200之浮動擴散點221 (即，放大電晶體214之輸入端子)，且當重設電晶體213接通時，差動像素讀取電路70之輸出信號被負回饋。除諸如一光電二極體(PD)之一光電轉換單元311之外，參考像素300亦包含(例如)四個像素電晶體：一轉移電晶體312、一重設電晶體313、一放大電晶體314及一選擇電晶體315。在光電轉換單元311中，作為其一端之一陽極電極係接地的且作為另一端之一陰極電極連接至轉移電晶體312之源極。轉移電晶體312之汲極連接至重設電晶體313之源極及放大電晶體314之閘極，且此連接點構成作為一浮動擴散區域之一浮動擴散點321。重設電晶體313之汲極連接至一參考側垂直重設輸入線61R。放大電晶體314之源極連接至一參考側垂直電流供應線62R。放大電晶體314之汲極連接至選擇電晶體315之源極，且選擇電晶體315之汲極連接至一參考側垂直信號線22R。垂直驅動電路12 (圖1)經由像素驅動線21 (圖1)連接至轉移電晶體312之閘極、重設電晶體313之閘極及選擇電晶體315之閘極，且供應作為驅動信號之脈衝。應注意，參考側垂直信號線22R連接至電流鏡電路71中之一參考側PMOS電晶體711R之汲極及閘極及讀取側PMOS電晶體711S之閘極。此外，參考側垂直重設輸入線61R連接至一預定電源Vrst，且在重設時，將一所要輸入電壓信號經由佈線施加至選定參考像素300之浮動擴散點321 (即，放大電晶體314之輸入端子)。應注意，可期望參考像素300係其中浮動擴散點321之端子(FD端子)在重設時之電位波動等於讀取像素200之浮動擴散點221之端子(FD端子)之電位波動的一像素。例如，可使用已完成讀取且配置於像素陣列單元11 (圖1)中之讀取像素200附近之一非主動有效像素作為參考像素300。在此情況中，圖6中之讀取像素200及參考像素300之角色藉由提供於行信號處理電路13 (圖1)中之開關來切換。讀取側垂直電流供應線62S及參考側垂直電流供應線62R在一連接點(V_common )處彼此連接之後連接至作為一恆流源之負載MOS電路72。在具有上述組態之差動像素讀取電路70中，讀取像素200之放大電晶體214及參考像素300之放大電晶體314構成一差動放大器，因此，對應於由讀取像素200之光電轉換單元211偵測之信號電荷之一電壓信號經由輸出端子73輸出。 (其中可切換差動模式及SF模式之組態) 順便提一下，關於差動讀取，可期望在光照狀態中執行(例如)具有一大動態範圍之源極隨耦器型讀取，此係因為可達成高轉換效率。即，在一些情況中，可藉由適當切換差動讀取(下文中指稱差動模式)與源極隨耦器型讀取(下文中指稱SF模式)來執行更適當讀取。就此而言，接著將參考圖7及圖8描述其中可切換差動模式中之讀取及SF模式中之讀取的一組態。 (差動模式) 圖7係展示在差動模式中執行讀取之一像素放大器之一組態實例的一電路圖。在圖7中，讀取像素200類似於圖6中所展示之讀取像素200般組態，且讀取側垂直信號線22S、讀取側垂直重設輸入線61S及讀取側垂直電流供應線62S亦依類似於圖6中所展示之連接形式之一方式連接。此外，在圖7中，參考像素300類似於圖6中所展示之參考像素300般組態，且參考側垂直信號線22R、參考側垂直重設輸入線61R及參考側垂直電流供應線62R亦依類似於圖6中所展示之連接形式之一方式連接。應注意，參考像素300係接近於讀取像素200之一等效有效像素，且係用於判定差動參考電壓之一像素。應注意，在圖7中，一像素周邊單元400提供給讀取像素200及參考像素300。開關SW1至SW9提供於像素周邊單元400中。開關SW1至SW9執行一切換操作，藉此切換差動模式中之讀取及SF模式中之讀取。具體而言，在執行差動模式中之讀取的情況中，開關SW1對讀取像素200執行一切換操作，藉此將連接至放大電晶體214之源極之讀取側垂直電流供應線62S連接至負載MOS電路72。此外，開關SW8對讀取像素200執行一切換操作，藉此將讀取側垂直重設輸入線61S連接至讀取側垂直信號線22S。此外，在執行差動模式中之讀取的情況中，開關SW4對參考像素300執行一切換操作，藉此將連接至放大電晶體314之源極之參考側垂直電流供應線62R連接至負載MOS電路72。此外，開關SW9對參考像素300執行一切換操作，藉此將參考側垂直重設輸入線61R連接至參考側垂直信號線22R。像素周邊單元400包含具有讀取側PMOS電晶體711S及參考側PMOS電晶體711R之電流鏡電路71。在像素周邊單元400中，開關SW2及開關SW3執行一切換操作，藉此將讀取側垂直信號線22S連接至電流鏡電路71中之讀取側PMOS電晶體711S之汲極。同時，在像素周邊單元400中，開關SW5及開關SW6執行一切換操作，藉此將參考側垂直信號線22R連接至電流鏡電路71中之參考側PMOS電晶體711R之汲極及閘極及讀取側PMOS電晶體711S之閘極。應注意，在執行差動模式中之讀取的情況中，開關SW7處於一接通狀態中。如上文所描述，像素周邊單元400之開關SW1至SW9執行一切換操作，因此，讀取像素200之放大電晶體214及參考像素300之放大電晶體314構成一差動放大器。據此，執行差動模式中之讀取。因此，對應於由讀取像素200之光電轉換單元211偵測之信號電荷之一電壓信號經由讀取側垂直信號線22S (及輸出端子73)輸出至行信號處理電路13 (圖1)之一AD轉換器(ADC)。此外，可藉由切換像素周邊單元400之開關SW1至SW9來切換讀取像素200及參考像素300。因此，可在不增加非必要像素之數目的情況下讀取配置於像素陣列單元11中之所有像素。應注意，已繪示其中在執行圖7中所展示之差動模式中之讀取之像素放大器之組態中將讀取像素200及參考像素300水平配置於像素陣列單元11中之相同列中之情況。然而，讀取像素200與參考像素300之間的配置關係係任意的，例如，讀取像素200及參考像素300可垂直配置於相同行中。 (SF模式) 圖8係展示在SF模式中執行讀取之一像素放大器之一組態實例的一電路圖。在圖8中，讀取像素200、讀取像素300及像素周邊單元400依類似於圖7中所展示之組態之一方式組態。然而，像素周邊單元400之開關SW1至SW9執行一切換操作，且因此將操作模式自差動模式切換至SF模式。具體而言，在執行SF模式中之讀取的情況中，開關SW1對讀取像素200執行一切換操作，藉此將連接至放大電晶體214之源極之讀取側垂直電流供應線62連接至一電源電壓Vdd且將垂直信號線22連接至負載MOS電路72。此外，開關SW8對讀取像素200執行一切換操作，藉此將垂直重設輸入線61連接至電源電壓Vdd。類似地，在執行SF模式中之讀取的情況中，開關SW4對像素300執行一切換操作，藉此將連接至放大電晶體314之源極之讀取側垂直電流供應線62連接至電源電壓Vdd且將垂直信號線22連接至負載MOS電路72。此外，開關SW9對像素300執行一切換操作，藉此將垂直重設輸入線61連接至電源電壓Vdd。此外，在像素周邊單元400中，開關SW2及SW3及開關SW5及SW6執行一切換操作，因此，解除讀取側PMOS電晶體711S與參考側PMOS電晶體711R之間的連接，且斷接用於差動模式之電流鏡電路71。應注意，在執行SF模式中之讀取的情況中，開關SW7處於一切斷狀態中。如上文所描述，像素周邊單元400之開關SW1至SW9執行一切換操作，因此，讀取像素200之放大電晶體214及參考像素300之放大電晶體314單獨構成一源極隨耦器反相放大器(用於各行)，且執行SF模式中之讀取。因此，對應於由讀取像素200 (300)之光電轉換單元211 (311)偵測之信號電荷之一電壓信號經由垂直信號線22輸出至行信號處理電路13 (圖1)之一AD轉換器(ADC)。如上文所描述，開關SW1至SW9在像素周邊單元400中執行一切換操作，且因此可容易地切換差動模式中之讀取及SF模式中之讀取。例如，在光照狀態中，可切換至具有一大動態範圍之源極隨耦器型讀取。應注意，雖然已將對應於圖6中所展示之差動像素讀取電路70之組態繪示成圖7中之差動模式中之讀取之組態，但其可為類似於稍後將描述之圖31中所展示之一差動像素讀取電路80之組態的一組態。＜4. FD與VSL之間的佈線電容＞接著，將參考圖9至圖17描述源極接地反相放大像素放大器(圖5)或差動反相放大像素放大器(圖6)中之浮動擴散點(FD)與垂直信號線(VSL)之間的佈線電容C_fd-VSL 。在本發明中，藉由使用連接至浮動擴散點(FD)之FD佈線及連接至垂直信號線(VSL)之VSL佈線之相對佈線附加佈線電容C_fd-VSL 來調整回饋電容C_FB 。此處，將繪示類型1至類型3之三個組態作為藉由相對佈線附加電容之一實例。即，如上述公式(6)中所展示，判定轉換效率之回饋電容C_FB 包含放大電晶體114 (214)之汲極側重疊電容C_gd 及佈線電容C_fd-vsl 。此外，根據其中在讀取時將電容連接至FD佈線之佈線電連接至垂直信號線22之部分來將佈線電容C_fd-vsl 分類為三種類型。應注意，雖然將在以下描述中將讀取像素200 (圖6、圖7)之組態描述為一實例，但讀取像素100 (圖5)或參考像素300 (圖6、圖7)亦可採用類似於其之一組態。 (1) 類型1 首先，將參考圖9至圖11描述類型1之FD與VSL之間的佈線電容。應注意，圖9係展示一讀取像素200-1的一電路圖，且圖10及圖11分別為展示讀取像素200-1之各裝置之佈局的一平面圖。 (電路組態) 圖9係展示將類型1之FD與VSL之間的佈線電容附加至其之一像素的一電路圖。在圖9所展示之讀取像素200-1中，使用連接至浮動擴散點221之電極(FD電極)及垂直信號線22之相對佈線之佈線電容C_fd-vsl 來執行電容附加。此電容附加可將像素放大器之回饋電容C_FB 分散成汲極側重疊電容C_gd 及佈線電容C_fd-vsl 之兩個分量。因此，可抑制回饋電容C_FB 之變動。此外，在類型1之FD與VSL之間的佈線電容中，由於無需在放大電晶體214之汲極與選擇電晶體215之源極之間形成一接點，所以與稍後將描述之類型2相比，其在像素佈局方面係有利的。 (藉由相同金屬層之FD與VSL之間的相對佈線) 圖10係展示藉由相同金屬層之類型1之FD與VSL之間的相對佈線之佈局的一平面圖。在圖10所展示之讀取像素200-1中，使用藉由連接至浮動擴散點221之電極(FD電極)及垂直信號線22之一相對佈線Opp1-1之佈線電容C_fd-vsl 來執行電容附加。即，在圖10所展示之讀取像素200-1中，藉由連接至浮動擴散點221之一FD佈線131及連接至垂直信號線22之一VSL佈線132之相對佈線Opp1-1來附加佈線電容C_fd-vsl ，且因此調整回饋電容C_FB 。此外，在圖10所展示之讀取像素200-1中，FD佈線131及VSL佈線132形成於相同金屬層(金屬1)上。如上文所描述，可藉由使FD佈線131及VSL佈線132形成於相同金屬層(金屬1)上來抑制歸因於光罩在產生時之不對準之變動。此外，在附加一所要電容值時，在FD佈線131及VSL佈線132之相對佈線Opp1-1中，平均化程度提高且藉由增大一特定距離處之距離以減小每單位面對長度之電容且將相對佈線之長度增大對應於該距離之數量來減小變動。 (藉由不同金屬層之FD與VSL之間的相對佈線) 圖11係展示藉由不同金屬層之類型1之FD與VSL之間的相對佈線之佈局的一平面圖。在圖11所展示之讀取像素200-1中之連接至浮動擴散點221之FD佈線中，一FD佈線131-1形成於一第一金屬層(金屬1)上且一FD佈線131-2形成於一第二金屬層(金屬2)上。此外，連接至垂直信號線22之VSL佈線132形成於第一金屬層(金屬1)上。即，FD佈線131-2及VSL佈線132形成於不同金屬層上。接著，藉由連接至浮動擴散點221之FD佈線131-2及連接至垂直信號線22之VSL佈線132之一相對佈線Opp1-2來附加佈線電容C_fd-vsl ，且調整回饋電容C_FB 。如上文所描述，例如，即使在其中相對佈線Opp1-2無法形成於像素佈局上之相同金屬層上之情況中，亦可藉由減少相對金屬之重疊，增大一特定距離處之相對佈線Opp1-2之FD佈線131-2與VSL佈線132之間的距離，且增大相對佈線在產生時之長度來達成類似於圖10中所展示之相同金屬層中之相對佈線Opp1-1之效應的一效應。 (2) 類型2 接著，將參考圖12至圖14描述類型2之FD與VSL之間的佈線電容。應注意，圖12係展示一讀取像素200-2的一電路圖，且圖13及圖14分別為展示讀取像素200-2之各裝置之佈局的一平面圖。 (電路組態) 圖12係展示將類型2之FD與VSL之間的佈線電容附加至其之一像素的一電路圖。在圖12所展示之讀取像素200-2中，使用藉由連接至浮動擴散點221之電極(FD電極)及放大電晶體214之汲極與選擇電晶體215之源極之間(AMP與SEL之間)的擴散層之相對佈線之佈線電容C_fd-vsl 來執行電容附加。由於執行此電容附加，所以可使附加至未選定像素之電容與垂直信號線22斷接且可抑制回饋電容C_FB 之變動。此外，在類型2之FD與VSL之間的佈線電容中，雖然需要在放大電晶體214之汲極與選擇電晶體215之源極之間形成一接點，但與上述類型1相比，當切斷選擇電晶體215時，附加電容與垂直信號線22斷接。因此，可歸因於垂直信號線22之總電容增大而抑制讀取速率減小。 (藉由相同金屬層之FD與VSL之間的相對佈線) 圖13係展示藉由相同金屬層之類型2之FD與VSL之間的相對佈線之佈局的一平面圖。在圖13所展示之讀取像素200-2中，使用藉由連接至浮動擴散點221之電極(FD電極)及垂直信號線22之一相對佈線Opp2-1之佈線電容C_fd-vsl 來執行電容附加。即，在圖13所展示之讀取像素200-2中，藉由連接至浮動擴散點221之FD佈線131及連接至垂直信號線22之一VSL佈線132-1 (VSL佈線132-1及一VSL佈線132-2中之VSL佈線132-1)之相對佈線Opp2-1來附加佈線電容C_fd-vsl 且調整回饋電容C_FB 。此外，在圖13所展示之讀取像素200-2中，FD佈線131、VSL佈線132-1及VSL佈線132-2形成於相同金屬層(金屬1)上。如上文所描述，可藉由使FD佈線131及VSL佈線132-1及132-2形成於相同金屬層(金屬1)上來抑制歸因於光罩在產生時之不對準之變動。此外，在附加一所要電容值時，在FD佈線131及VSL佈線132-1之相對佈線Opp2-1中，平均化程度提高且藉由增大一特定距離處之距離以減小每單位面對長度之電容且使相對佈線之長度增大對應於該距離之數量來減小變動。 (藉由不同金屬層之FD與VSL之間的相對佈線) 圖14係展示藉由不同金屬層之類型2之FD與VSL之間的相對佈線之佈局的一平面圖。在圖14所展示之讀取像素200-2中之連接至浮動擴散點221之FD佈線中，FD佈線131-1形成於第一金屬層(金屬1)上且FD佈線131-2形成於第二金屬層(金屬2)上。此外，連接至垂直信號線22之VSL佈線132-1及VSL佈線132-2兩者形成於第一金屬層(金屬1)上。即，FD佈線131-2及VSL佈線132-1形成於不同金屬層上。接著，藉由連接至浮動擴散點221之FD佈線131-2及連接至垂直信號線22之一VSL佈線132-1 (VSL佈線132-1及VSL佈線132-2中之VSL佈線132-1)之相對佈線Opp2-2來附加佈線電容C_fd-vsl 且調整回饋電容C_FB 。如上文所描述，例如，即使在其中相對佈線Opp2-2無法形成於像素佈局上之相同金屬層上之情況中，可藉由減少相對金屬之重疊，增大一特定距離處之相對佈線Opp2-2之FD佈線131-2與VSL佈線132-1之間的距離，且增大相對佈線在產生時之長度來達成類似於圖13中所展示之相同金屬層中之相對佈線Opp2-1之效應的一效應。 (3) 類型3 最後，將參考圖15至圖17描述類型3之FD與VSL之間的佈線電容。圖15係展示一讀取像素200-3的一電路圖，且圖16及圖17分別為展示讀取像素200-3之各裝置之佈局的一平面圖。 (電路組態) 圖15係展示將類型3之FD與VSL之間的佈線電容附加至其之一像素的一電路圖。在圖15所展示之讀取像素200-3中，使用藉由連接至浮動擴散點221之電極(FD電極)及重設電晶體213之汲極側電極之相對佈線之佈線電容C_fd-vsl 來執行電容附加。可藉由執行此電容附加來抑制回饋電容C_FB 之變動。此外，在類型3之FD與VSL之間的佈線電容中，可在像素周邊部分中執行用於斷接佈線電容C_fd-vsl 之接通/切斷控制。因此，可切換差動轉換效率，且亦存在在稍後將描述之源極隨耦器模式(SF模式)中驅動時使非主動像素之附加電容與垂直信號線22斷接的一優點。 (藉由相同金屬層之FD與VSL之間的相對佈線) 圖16係展示藉由相同金屬層之類型3之FD與VSL之間的相對佈線之佈局的一平面圖。在圖16所展示之讀取像素200-3中，使用藉由連接至浮動擴散點221之電極(FD電極)及垂直信號線22之一相對佈線Opp3-1之佈線電容C_fd-vsl 來執行電容附加。即，在圖16所展示之讀取像素200-3中，藉由連接至浮動擴散點221之FD佈線131及連接至垂直信號線22之VSL佈線132-1 (VSL佈線132-1及VSL佈線132-2中之VSL佈線132-1)之相對佈線Opp3-1來附加佈線電容C_fd-vsl 且調整回饋電容C_FB 。此外，在圖16所展示之讀取像素200-3中，FD佈線131、VSL佈線132-1及VSL佈線132-2形成於相同金屬層(金屬1)上。如上文所描述，可藉由使FD佈線131及VSL佈線132-1及132-2形成於相同金屬層(金屬1)中來抑制歸因於光罩在產生時之不對準之變動。此外，在附加一所要電容值時，在FD佈線131及VSL佈線132-1之相對佈線Opp3-1中，平均化程度提高且藉由增大一特定距離處之距離以減小每單位面對長度之電容且使相對佈線之長度增大對應於該距離之數量來減小變動。 (藉由不同金屬層之FD與VSL之間的相對佈線) 圖17係展示藉由不同金屬層之類型3之FD與VSL之間的相對佈線之佈局的一平面圖。在圖17所展示之讀取像素200-3中，連接至浮動擴散點221之FD佈線131形成於第一金屬層(金屬1)上。此外，在連接至垂直信號線22之VSL佈線中，VSL佈線132-1形成於第二金屬層(金屬2)上，且VSL佈線132-2形成於第一金屬層(金屬1)上。即，FD佈線131及VSL佈線132-1形成於不同金屬層上。接著，藉由連接至浮動擴散點221之FD佈線131及連接至垂直信號線22之VSL佈線132-1之一相對佈線Opp3-2來附加佈線電容C_fd-vsl 且調整回饋電容C_FB 。如上文所描述，例如，即使在其中相對佈線Opp3-2無法形成於佈局上之相同金屬層上之情況中，可藉由減少相對金屬之重疊，增大一特定距離處之相對佈線Opp3-2之FD佈線131與VSL佈線132-1之間的距離，且增大相對佈線在產生時之長度來達成類似於圖16所展示之相同金屬層中之相對佈線Opp3-1之效應的一效應。 (相對佈線之間的電容變動) 順便提一下，在本發明中，在其中附加於FD佈線131與VSL佈線132之間的佈線電容C_fd-vsl 之變動大於放大電晶體214之汲極側重疊電容C_gd 之變動的情況中，減小變動之效應變小。鑑於上文，使用因其而減小電容變動之相對佈線Opp來形成佈線電容C_fd-vsl 。此外，在此相對佈線Opp中，雖然值之變動歸因於在產生程序中形成圖案時之不對準或形狀波動而發生，但由於相對佈線之間的距離增大，所以電容之波動率相對於相同不對準量及處理形狀之變動量而減小。因此，為抑制微影程序中之不對準及歸因於經處理形狀之變動之電容波動，可期望儘可能增大相對佈線Opp中之相對佈線之間的距離以延長相同金屬層中之相對長度。應注意，圖18展示相對佈線之間的電容變動之一實例。應注意，在圖18中，水平軸表示相對佈線之間的距離(a.u.)，且垂直軸表示電容變動(δC/C)。此外，複數個點標繪於圖中之折線圖上，但在相對佈線之間的間隔變動中，最大值由一黑色菱形表示，且最小值由一黑色圓形表示。如圖18中所展示，隨著FD佈線131及VSL佈線132之相對佈線之間的距離增大，電容變動之最大值與最小值之間的差減小，而隨著相對佈線之間的距離減小，電容變動之最大值與最小值之間的差增大。例如，在其中按照產生程序之設計規則之最小佈線間間隔之電容變動由圖中之一箭頭A1表示之情況中，電容變動之最大值係約20.0%。在此情況中，當使相對佈線之間距兩倍於按照設計規則之最小佈線間間隔時，電容變動可由圖中之一箭頭A2表示。接著，由於使相對佈線之間距兩倍於按照設計規則之最小佈線間間隔，所以將電容變動之最大值減小至約10.0%，如由圖中之箭頭A2所表示。即，可藉由使相對佈線之間的間距加倍來將電容變動之最大值自約20.0%減小至約10.0%，即，不超過約1/2。由於存在此一關係，所以可(例如)確保佈線間間隔如下。即，在其中FD佈線131及VSL佈線132之相對佈線Opp形成於相同金屬層上之情況中，可藉由確保相對佈線之間的間隔至少為按照產生程序之設計規則之最小佈線間間隔之兩倍來顯著減小電容變動之最大值。此實例對應於圖10、圖13及圖16中所展示之藉由相同金屬層(金屬1)之FD與VSL之間的相對佈線。此外，在其中FD佈線131及VSL佈線132之相對佈線Opp形成於不同金屬層上之情況中，可藉由確保具有一佔據空間之佈線間間隔至少為兩個金屬層之最小佈線間間隔之兩倍來顯著減小電容變動之最大值。此實例對應於圖11、圖14及圖17中所展示之藉由不同金屬層(金屬1、金屬2)之FD與VSL之間的相對佈線。＜5. 放大電晶體之第一結構實例＞應注意，圖19展示一典型像素中之一通用放大電晶體之源極-汲極方向上之一橫截面結構。一通用放大電晶體914具有一結構，其中具有低於一源極/汲極之一濃度之一LDD (輕摻雜汲極) 914B形成於源極/汲極內且LDD 914B與一閘極重疊。此外，在通用放大電晶體914中，氧化膜914A形成於閘極上。在通用放大電晶體914中，可認為一閘極-汲極電容C_gd 由一閘極寬度(Wg)、氧化膜914A之一膜厚度(Tox)及與LDD 914B之一重疊量(dL)界定。因此，閘極-汲極電容C_gd 之變動歸因於閘極寬度(Wg)、氧化膜914A之膜厚度(Tox)及與LDD 914B之重疊量(dL)之生產變動而發生。同時，已知由放大電晶體之電流波動引起之一放大電晶體之雜訊一般取決於一源極側通道，且在其中一源極側LDD未與一閘極電極充分重疊之一偏移結構之情況中雜訊劣化。此外，眾所周知，由於雜訊具有根據源極側通道寬度來平均化之一性質且與一源極側通道寬度Wg[S]之平方根之倒數(1/√Wg[S])成比例，所以當Wg[S]增大時雜訊減少且當Wg[S]減小時雜訊增加。如圖20中所展示，由於在將本發明之一實施例應用於其之放大電晶體114中僅汲極側具有一偏移結構且未在汲極側之閘極下方注入LDD 114B，所以閘極與汲極之間的間隙擴大，且源極側LDD在相同通道寬度(Wg[S])處與閘極電極充分重疊。據此，可僅減小判定轉換效率之放大電晶體114之閘極-汲極電容C_gd ，同時抑制雜訊增加。因此，由於增大通道寬度(Wg[S])或擴大C_fd-vsl 之容量範圍(其可附加對應於每單位通道寬度之C_gd 之減小的數量)作為用於達成所要轉換效率之一結構，可藉由平均化效應來提高PRNU。應注意，圖21展示各電晶體之一橫截面圖及一俯視圖以比較通用放大電晶體914之結構與圖20中所展示之放大電晶體114之結構。具體而言，圖21A展示通用電晶體914之結構，其中LDD 914B注入於閘極下方且與閘極重疊。同時，圖21B展示將本發明之一實施例應用於其之放大電晶體114之結構(不對稱源極-汲極結構)，其中僅汲極側具有一偏移結構且LDD 114B未注入於汲極側上之閘極下方。如上文所描述，可藉由使放大電晶體114之汲極側具有一偏移結構來抑制汲極側重疊電容C_gd 。應注意，如圖22中所展示，可在放大電晶體114中採用其中汲極側上之通道寬度窄於源極側上之通道寬度的一結構(不對稱源極-汲極結構)。在採用此一結構之情況中，可採用其中一LDD 114A注入於閘極下方(圖22A)之一結構以及其中僅汲極側具有一偏移結構且LDD 114B未注入於汲極側上之閘極下方(圖22B)之一結構。如上文所描述，由於維持源極側通道寬度，所以藉由附加電容C_fd-vsl 之平均化之自由度提高，同時維持等效於相同通道寬度之雜訊特性。因此，可減小PRNU。此外，即使在其中放大電晶體114採取一偏移結構或其中汲極側上之通道寬度窄於源極側上之通道寬度之一結構的情況中，可藉由使用連接至浮動擴散點121之FD佈線131及連接至垂直信號線22之VSL佈線132之相對佈線Opp附加電容C_fd-vsl 來調整回饋電容C_FB ，如上文所描述。即，在其中放大電晶體114採用一偏移結構或其中汲極側上之通道寬度窄於源極側上之通道寬度之一結構的情況中，藉由使用FD佈線131及VSL佈線132之相對佈線Opp附加電容C_fd-vsl 來調整回饋電容C_FB 或僅使用通道寬度(Wg[S])來調整回饋電容C_FB 係任意的。此外，雖然此處已將源極接地讀取描述為一實例，但(例如)在應用於差動讀取之情況中，放大電晶體214亦可具有一偏移結構或其中汲極側上之通道寬度窄於源極側上之通道寬度的一結構。 (本發明之效應) 在本發明中，在源極接地像素讀取電路50或差動像素讀取電路70中，藉由在不增大放大電晶體114 (214)之閘極寬度(Wg)之情況下連接至FD佈線131及VSL佈線132之佈線電容(相對佈線電容) C_fd-vsl 及PD佔有率之減小來達成藉由調整轉換效率及分散轉換效率之主要變動因數之PRNU之改良效應。此外，在其中附加於FD佈線131與及VSL佈線132之間的佈線電容C_fd-vsl 係相同電容之情況中，由於藉由增大相對距離來儘可能減小相對長度之每單位長度之電容且使一相對長度L增加該數量，所以可藉由L方向上之平均化效應來進一步減小電容變動。下文中將詳細描述歸因於變動因數分散之PRNU減小之細節。在其中放大電晶體114 (214)之閘極寬度(Wg)之汲極側重疊電容C_gd 及長度L之佈線電容C_fd-VSL 分別具有相對於Wg及L之隨機變動的情況中，變動可由以下公式(8)及公式(9)表示： [數學公式8]

(8) [數學公式9]

(9) 此時，將考量在C_FB =C_gd (Wg)+C_fd-VSL (L)之條件下之PRNU表現。應注意，在其中汲極側重疊電容C_gd (Wg)與回饋電容C_FB 之比率x界定為＜C_gd (Wg)＞=x×＜C_FB ＞之情況中，建立＜C_fd-VSL (L)＞=(1-x)×＜C_FB ＞之關係。因此，滿足以下公式(10)： [數學公式10]

(10) 因此，PRNU在公式(11)之條件下一直採用以下公式(12)中所展示之局部最小值。 [數學公式11]

(11) [數學公式12]

(12) 應注意，雖然在其中x=1之情況中C_FB =C_gd (Wg)且在其中x=0之情況中C_FB =C_fd-VSL (L)(此表示C_FB 僅由該等分量之任一者形成)，但由上述公式(11)及公式(12)展示之結果表明，與其中僅存在該等分量之任一者之情況相比，在其中存在兩個分量之情況中PRNU被最小化。此外，給出最小值之兩個分量之比率僅取決於目標回饋電容C_FB 或各分量之每單位變動α及變動β。依此方式，可藉由將主要變動因數劃分為兩個電容(放大電晶體114 (214)之汲極側重疊電容C_gd 及附加於FD佈線131與VSL佈線132之間的佈線電容C_fd-VSL )來減小PRNU。＜6. 放大電晶體之第二結構實例＞順便提一下，假定像素放大器具有其中像素電晶體114用於兩個電流方向上之一組態。例如，假定像素放大器具有其中放大電晶體114中之電流流動方向在差動模式及SF模式中係不同之一組態。在採用此一組態之情況中，各種特性取決於電流方向而變動。就此而言，下文將描述對應於取決於電流流動方向之特性變動之放大電晶體114之結構。 (第一結構實例) 首先，圖23展示作為一第一結構實例之一放大電晶體114-1之一橫截面結構。應注意，圖23中所展示之放大電晶體114-1之源極及汲極之標記對應於差動模式中之電流方向上之端子名稱。放大電晶體114-1具有其中一LDD 114B-S形成於源極側上，一LDD 114B-D形成於汲極側上，且LDD 114B-S及LDD 114B-D與閘極重疊之一結構。此外，氧化膜114A形成於閘極上。放大電晶體114-1具有其中LDD 114B-S及LDD 114B-D在左右方向上不對稱之一LDD結構。具體而言，源極側上之LDD 114B-S經形成以在閘極下方擴展且寬於汲極側上之LDD 114B-D。可藉由將(例如)具有大(相對較大)擴散之離子物種(諸如磷(P：磷))用作一雜質來形成源極側上之LDD 114B-S。此外，可藉由將(例如)具有小(相對較小)擴散之離子物種(諸如砷(As))用作一雜質來形成LDD 114B-D。應注意，在差動模式中沿電流方向(自圖中右側至左側之方向)執行操作之情況中，因LDD 114B-S形成於源極側上而使1/f雜訊特性為有利的，且亦因在汲極側上形成LDD 114B-D之小擴散區域而使PRNU為有利的。同時，在假定操作沿與差動模式中之電流方向相反之電流方向(自圖中左側至右側之方向)之情況中，可減小在差動模式中產生之HC (熱載子)之影響(此係因為形成LDD 114B-S及LDD 114B-D之LDD區域)且防止1/f雜訊特性受不利影響。 (產生方法之第一實例) 圖24展示用於產生圖23中所展示之放大電晶體114-1之一方法之流程。應注意，雖然圖24中將主要描述所有產生程序中之離子植入程序，但執行諸如一膜形成程序、一光阻劑塗覆程序、一曝光程序、一顯影程序、一蝕刻程序及一光阻劑移除程序之程序作為離子植入程序之前及離子植入程序之後的程序。在離子植入程序中，首先，如圖24A中所展示，塗覆於形成於一基板上之一源極及一閘極之一部分之區域上之一光阻劑951用作一保護材料(遮罩)，且因此藉由一離子植入設備將砷(As)植入至汲極側上之區域中。接著，如圖24B中所展示，塗覆於與圖25A中所展示之區域相對之區域(即，形成於基板上之汲極及閘極之一部分之區域)上之光阻劑951用作一保護材料(遮罩)，且因此藉由一離子植入設備將磷(P)植入至源極側上之區域中。如圖24C中所展示，藉由在此離子植入程序之後進一步執行諸如光阻劑移除程序之程序來產生放大電晶體114-1，其具有其中源極側上之LDD 114B-S及汲極側上之LDD 114B-D係不對稱之一LDD結構。在依此方式所產生之放大電晶體114-1中，形成在閘極下方擴展且寬於藉由使用砷(As)所形成之汲極側上之LDD 114B-D的藉由使用磷(P)所形成之LDD 114B-S。 (第二結構實例) 接著，圖25展示作為一第二結構實例之一放大電晶體114-2之一橫截面結構。類似於圖23中所展示之放大電晶體114-1，在圖25中，放大電晶體114-2具有其中形成在閘極下方擴展且寬於汲極側上之LDD 114B-D之源極側上之LDD 114B-S的一不對稱LDD結構。在圖25所展示之放大電晶體114-2中，可藉由使用具有小擴散之離子物種(諸如砷(As))來形成源極側上之LDD 114B-S及汲極側上之LDD 114B-D。 (產生方法之第二實例) 圖26展示產生圖25中所展示之放大電晶體114-2之一方法之流程。應注意，將主要描述所有產生程序中之離子植入程序。在離子植入程序中，首先，如圖26A中所展示，藉由一離子植入設備將砷(As)植入至形成於一基板上之一源極及一汲極兩者之區域中。接著，如圖26B中所展示，塗覆於形成於基板上之汲極及一閘極之一部分之區域上之光阻劑951用作一保護材料(遮罩)，且因此自斜向右方向將砷(As)植入至源極側上之區域中。如圖26C中所展示，藉由在此離子植入程序之後進一步執行諸如光阻劑移除程序之程序來產生放大電晶體114-2，其具有其中源極側上之LDD 114B-S及汲極側上之LDD 114B-D係不對稱之一LDD結構。在依此方式所產生之放大電晶體114-2中，形成在閘極下方擴展且寬於藉由使用砷(As)所形成之汲極側上之LDD 114B-D的藉由使用砷(As)所形成之源極側上之LDD 114B-S。應注意，在此第二產生方法中，由於在離子植入程序中自傾斜方向植入砷(As)，所以需要使所有像素電晶體之方向對準。 (第三結構實例) 最後，圖27展示作為一第三結構實例之一放大電晶體114-3之一橫截面結構。類似於圖23中所展示之放大電晶體114-1，在圖27中，放大電晶體114-3具有其中形成在閘極下方擴展且寬於汲極側上之LDD 114B-D之源極側上之LDD 114B-S的一不對稱LDD結構。在圖27所展示之放大電晶體114-3中，藉由使用具有小擴散之離子物種(諸如砷(As))來形成汲極側上之LDD 114B-D。同時，在源極側上之LDD 114B-S中，形成磷(P)以覆蓋形成於內部之砷(As)。 (產生方法之第三實例) 圖28展示產生圖27中所展示之放大電晶體114-3之一方法之流程。應注意，將主要描述所有產生程序中之離子植入程序。在離子植入程序中，首先，如圖28A中所展示，藉由一離子植入設備將砷(As)植入至形成於一基板上之一源極及一汲極兩者之區域中。接著，如圖28B中所展示，塗覆於形成於基板上之汲極及一閘極之一部分之區域上之光阻劑951用作一保護材料(遮罩)，且因此將磷(P)植入至源極側上之區域中。如圖28C中所展示，藉由在此離子植入程序之後進一步執行諸如光阻劑移除程序之程序來產生放大電晶體114-3，其具有其中源極側上之LDD 114B-S及汲極側上之LDD 114B-D係不對稱之一LDD結構。在依此方式所產生之放大電晶體114-3中，形成在閘極下方擴展且寬於藉由使用砷(As)所形成之汲極側上之LDD 114B-D的源極側上之LDD 114B-S，LDD 114B-S由砷(As)及覆蓋砷之磷(P)形成。關於對應於取決於電流流動方向之特性變動之放大電晶體114之結構，前文已描述三個放大電晶體114-1至114-3之結構。例如，在假定操作沿差動模式中之電流方向(自圖中右側至左側之方向)之情況中，藉由採用圖29中所展示之放大電晶體114-1之結構來達成有利特性，此係因為LDD 114B-S提供於源極側(其係1/f雜訊之一雜訊源)上。此外，由於由砷(As)(其係具有低擴散之離子物種之一實例)形成之LDD 114B-D提供於汲極側上，所以可增強PRNU特性(此尤其在高轉換效率之情況中)引發一問題)且亦達成抑制HC劣化之效應。同時，在假定操作沿SF模式中之電流方向(自圖中左側至右側之方向)之情況中，可因為可抑制差動模式中之HC劣化而抑制1/f雜訊之劣化，且可因為提供LDD 114B-S及LDD 114B-D之LDD區域而維持有利原始特性。綜上所述，在將本發明之一實施例應用於其之像素放大器中，可採用以下結構作為(例如)放大電晶體114之結構： (A) 其中一源極及一汲極係對稱的且滿足以下(a)或(b)之MOSFET (金屬氧化物半導體場效電晶體)結構： (a) 提供LDD； (b) 未提供LDD； (B) 其中一源極及一汲極係不對稱的且滿足以下(c)至(e)之任一者之MOSFET結構： (c) 僅對源極或汲極之任一者提供LDD； (d) 對源極及汲極提供LDD，且源極側上之LDD區域經形成以在一閘極下方擴展且寬於汲極側上之LDD區域； (e) 對源極及汲極提供LDD，且汲極側上之LDD區域經形成以在一閘極下方擴展且寬於源極側上之LDD區域。應注意，可採用圖30中所展示之結構作為對應於(例如)上述(A)之放大電晶體114之結構。在圖30所展示之放大電晶體114中，可藉由使用(例如)磷(P)及砷(As)來形成具有一對稱結構之源極及汲極。此外，(B)之(d)之結構對應於圖23至圖29中所展示之上述放大電晶體114之結構。應注意，在日本特許公開專利申請案第2013-45878號(參閱圖4)中，揭示其中汲極僅包含一高濃度雜質區域且源極包含一高濃度雜質區域及一低濃度雜質區域(LDD)之組合的一結構作為像素電晶體之結構。此外，在日本特許公開專利申請案第2013-69913號(參閱圖1)中，揭示以下結構作為像素電晶體之結構：其中具有低於LDD層之雜質濃度之一雜質濃度的一N層形成於構成具有光暈之MOSFET之汲極層的LDD層中以減小通道區域側上之汲極區域之端處之雜質濃度，且在源極區域側上形成具有一淺接面深度濃度之LDD層。然而，由於此兩個專利文件中所揭示之技術未假定其中像素電晶體中之電流流動方向係雙向之一情況，所以會發生(例如)以下問題。具體而言，首先，在使用其中未提供LDD之側作為一汲極之情況中，可因為包含LDD之區域之電場強度變強而發生HC劣化。其次，在使用其中未提供LDD之側用作一源極之情況中，當存在由上述HC產生之阱場時，1/f雜訊特性會被劣化。同時，在將本發明之一實施例應用於其之放大電晶體中，例如，在假定電流方向對應於一電路系統(其藉由使用其中電流流動方向係不同之放大電晶體來實現複數個功能)中之差動模式的情況中，可應對取決於電流流動方向之特性變動，此係因為源極側上之LDD區域經形成以在閘極下方擴展且寬於汲極側上之LDD區域。＜7. 修改實例＞ (像素放大器之另一組態實例) 圖31係展示差動反相放大像素放大器之另一組態實例的一電路圖。在圖31所展示之差動像素讀取電路80中，由相同元件符號標示對應於圖6中所展示之差動像素讀取電路70之部分，且將適當省略其描述。具體而言，在圖31所展示之差動像素讀取電路80中，讀取像素200類似於圖6中所展示之讀取像素200般組態，且讀取側垂直信號線22S、讀取側垂直重設輸入線61S及讀取側垂直電流供應線62S依類似於圖6中所展示之組態之一方式連接。此外，在圖31所展示之差動像素讀取電路80中，雖然參考像素300類似於圖6中所展示之參考像素300般組態，但參考側垂直信號線22R、參考側垂直重設輸入線61R及參考側垂直電流供應線62R中之參考側垂直重設輸入線61R之連接形式不同於圖6中所展示之連接形式。具體而言，在圖31所展示之差動像素讀取電路80中，參考側垂直重設輸入線61R連接至參考側垂直信號線22R及選定參考像素300之浮動擴散點321，即，放大電晶體314之輸入端子。換言之，在圖31所展示之差動像素讀取電路80中，參考側垂直重設輸入線61R之連接形式類似於讀取側垂直重設輸入線61S之連接形式。在具有上述組態之差動像素讀取電路80中，讀取像素200之放大電晶體214及參考像素300之放大電晶體314構成一差動放大器，因此，對應於由讀取像素200之光電轉換單元211偵測之信號電荷之一電壓信號經由輸出端子73輸出。此外，如上文所描述，在差動像素讀取電路80之讀取像素200或參考像素300中，亦可藉由連接至浮動擴散點221 (321)之FD佈線131及連接至垂直信號線22S (22R)之VSL佈線132之相對佈線Opp來附加佈線電容C_fd-vsl ，且可調整回饋電容C_FB 。 (背照式結構) 此外，如上文所描述，圖1中所展示之CMOS影像感測器10可為(例如)一背照式CMOS影像感測器。可藉由使用背照式CMOS影像感測器來進一步提高佈局上之像素之自由度。＜8. 電子設備之組態＞圖32係展示一電子設備之一組態實例的一方塊圖，該電子設備包含將本發明之一實施例應用於其之一固態成像裝置。一電子設備1000係(例如)諸如一成像設備(諸如一數位靜物攝影機及一視訊攝影機)及一可攜式終端設備(諸如一智慧型電話及一平板電腦終端)之一電子設備。電子設備1000包含一固態成像裝置1001、一DSP電路1002、一圖框記憶體1003、一顯示單元1004、一記錄單元1005、一操作單元1006及一電源單元1007。此外，在電子設備1000中，DSP電路1002、圖框記憶體1003、顯示單元1004、記錄單元1005、操作單元1006及電源單元1007經由一匯流排線1008彼此連接。固態成像裝置1001對應於上述CMOS影像感測器10 (圖1)，且對二維配置於像素陣列單元11 (圖1)中之複數個像素100 (200、300)執行源極接地讀取、差動讀取及其類似者。此外，在各像素中，藉由連接至浮動擴散點(FD)之FD佈線131及連接至垂直信號線(VSL)之VSL佈線132之相對佈線Opp來附加佈線電容C_fd-vsl ，且調整回饋電容C_FB 。 DSP電路1002係處理自固態成像裝置1001供應之一信號之一攝影機信號處理電路。DSP電路1002輸出藉由處理來自固態成像裝置1001之信號所獲取之影像資料。圖框記憶體1003以圖框為單位暫時儲存由DSP電路1002處理之影像資料。顯示單元1004包含(例如)一面板顯示設備(諸如一液晶面板及一有機EL (電致發光)面板)且顯示由固態成像裝置1001成像之一動態影像或一靜態影像。記錄單元1005將由固態成像裝置1001成像之動態影像或靜態影像之影像資料儲存於一記錄媒體(諸如一半導體記憶體及一硬碟)中。操作單元1006根據一使用者操作輸出電子設備1000之各種功能之操作命令。電源單元1007將各種電源作為DSP電路1002、圖框記憶體1003、顯示單元1004、記錄單元1005及操作單元1006之操作電源適當供應至此等供應目標。電子設備1000如上文所描述般組態。本發明之一實施例應用於固態成像裝置1001，如上文所描述。具體而言，CMOS影像感測器10 (圖1)可應用於固態成像裝置1001。當將本發明之一實施例應用於固態成像裝置1001時，在各像素中，由於藉由FD佈線131及VSL佈線132之相對佈線來附加佈線電容C_fd-vsl 且調整回饋電容C_FB ，所以可減小轉換效率之變動，同時依高轉換效率讀取信號電荷。＜9. 固態成像裝置之使用實例＞圖33係展示將本發明之一實施例應用於其之一固態成像裝置之使用實例的一圖式。例如，CMOS影像感測器10 (圖1)可用於感測諸如可見光、紅外光、紫外光及X光之光之以下各種情況中。即，如圖33中所展示，CMOS影像感測器10不僅可用於欣賞領域中用於拍攝所觀看之影像的一設備，且亦可用於(例如)交通領域、家用電器領域、醫療保健領域、保全領域、美容領域、運動領域及農業領域中之一設備。具體而言，在欣賞領域中，CMOS影像感測器10可用於拍攝所觀看之影像的一設備(例如圖32中所展示之電子設備1000)，諸如一數位攝影機、一智慧型電話及一帶攝影機之行動電話。在交通領域中，CMOS影像感測器10可用於交通用途之一設備，諸如拍攝一汽車之前方/後方/周邊/內部之一車載感測器、監測行駛車輛及道路之一監視攝影機及量測車輛間之距離之一距離量測感測器(用於包含自動停車、辨識駕駛員狀況及其類似者之安全駕駛)。在家用電器領域中，CMOS影像感測器10可用於家用電器(諸如一電視接收器、一電冰箱及一空調)中用於拍攝使用者之手勢且根據手勢執行設備操作的一設備。此外，在醫療保健領域中，CMOS影像感測器10可用於醫療保健用途之一設備，諸如一內視鏡及藉由接收紅外光來執行血管攝影之一設備。在保全領域中，CMOS影像感測器10可用於保全用途之一設備，諸如用於預防犯罪之一監視攝影機及用於個人身分鑑認之一攝影機。此外，在美容領域中，CMOS影像感測器10可用於美容用途之一設備，諸如拍攝皮膚之一皮膚量測設備及拍攝頭皮之一顯微鏡。在運動領域中，CMOS影像感測器10可用於運動用途之一設備，諸如用於運動用途之一動作攝影機及一可穿戴攝影機。此外，在農業領域中，CMOS影像感測器10可用於農業用途之一設備，諸如用於監測田地及作物之狀態之一攝影機。＜10. 應用於可移動物件之實例＞根據本發明之技術(本發明)可應用於各種產品。例如，根據本發明之技術可(例如)實現為安裝於諸如一汽車、一電動車、一混合電動車、一機車、一自行車、一個人行動裝置、一飛機、一無人機、一船舶及一機器人之各種可移動物件上之一裝置。圖34係展示一車輛控制系統之一示意性組態之一實例的一方塊圖，該車輛控制系統係將根據本發明之技術應用於其之一可移動物件控制系統之一實例。一車輛控制系統12000包含經由一通信網路12001彼此連接之複數個電子控制單元。在圖34之實例中，車輛控制系統12000包含一驅動系統控制單元12010、一車體系統控制單元12020、一車輛外部資訊偵測單元12030、一車輛內部資訊偵測單元12040及一整合控制單元12050。此外，圖中展示一微電腦12051、一聲音/影像輸出單元12052及一車載網路介面(I/F) 12053作為整合控制單元12050之功能組態。驅動系統控制單元12010執行各種程式以藉此控制與車輛之驅動系統相關之裝置之操作。例如，驅動系統控制單元12010用作控制以下裝置之一控制裝置：用於產生車輛之一驅動力之驅動力產生裝置(諸如一內燃機及一驅動馬達)、用於將驅動力傳輸至車輪之一驅動力傳輸機構、調整車輛之轉向角之一轉向機構、產生車輛之一制動力之一制動裝置及其類似者。車體系統控制單元12020執行各種程式以藉此控制裝備於車體中之各種裝置之操作。例如，車體系統控制單元12020用作控制一無鑰匙進入系統、一智慧鑰匙系統、一電動車窗裝置或各種車燈(諸如頭燈、尾燈、制動燈、轉向燈及霧燈)之一控制裝置。在此情況中，自一行動裝置發射之一電波(替代一鑰匙)或來自各種開關之信號可輸入車體系統控制單元12020中。車體系統控制單元12020接收輸入電波或信號，且控制車輛之門鎖裝置、電動車窗裝置、車燈及其類似者。車輛外部資訊偵測單元12030偵測包含車輛控制系統12000之車輛外之資訊。例如，一影像擷取單元12031連接至車輛外部資訊偵測單元12030。車輛外部資訊偵測單元12030引起影像擷取單元12031擷取一環境影像且接收所擷取之影像。車輛外部資訊偵測單元12030可基於所接收之影像執行偵測一人、一車輛、一障礙物、一標誌、一路上標識或其類似者之一物件偵測程序或可基於所接收之影像執行一距離偵測程序。影像擷取單元12031係一光學感測器，其接收光且輸出對應於接收光量之一電信號。影像擷取單元12031可將電信號輸出為一影像或可輸出為距離量測資訊。此外，影像擷取單元12031接收之光可為可見光或諸如紅外光之不可見光。車輛內部資訊偵測單元12040偵測車輛內部資訊。例如，偵測一駕駛員之狀況之一駕駛員狀況偵測器12041連接至車輛內部資訊偵測單元12040。例如，駕駛員狀況偵測器12041可包含擷取一駕駛員之一影像之一攝影機。車輛內部資訊偵測單元12040可基於自駕駛員狀況偵測器12041輸入之偵測資訊來計算駕駛員之疲勞度或專注度，且可判定駕駛員是否睡著。微電腦12051可基於由車輛外部資訊偵測單元12030或車輛內部資訊偵測單元12040獲得之車輛內部/車輛外部資訊來計算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且可將一控制命令輸出至驅動系統控制單元12010。例如，微電腦12051可執行協調控制以實現先進駕駛輔助系統(ADAS)功能，其包含避免車輛碰撞、降低車輛碰撞之影響、基於車輛間距之跟隨駕駛、恆速駕駛、車輛碰撞警告、車道偏離警告或其類似者。此外，由於基於由車輛外部資訊偵測單元12030或車輛內部資訊偵測單元12040獲得之關於車輛周圍環境之資訊來控制驅動力產生裝置、轉向機構、制動裝置或其類似者，所以微電腦12051可執行協調控制以實現自動駕駛(即，無需駕駛員操作之自主駕駛)及其類似者。此外，微電腦12051可基於由車輛外部資訊偵測單元12030獲得之車輛外部資訊來將一控制命令輸出至車體系統控制單元12020。例如，微電腦12051可執行包含基於由車輛外部資訊偵測單元12030偵測之一前導車輛或一迎面車輛之位置來控制頭燈及將遠光燈調為近光燈以(例如)防眩光之之協調控制。聲音/影像輸出單元12052將一聲音輸出信號及一影像輸出信號之至少一者傳輸至一輸出裝置，該輸出裝置能夠用影像或聲音將資訊通知給車內乘客或車外行人。在圖34之實例中，展示一揚聲器12061、一顯示單元12062及一儀表面板12063作為輸出裝置之實例。例如，顯示單元12062可包含一板載顯示器及一抬頭顯示器之至少一者。圖35係展示影像擷取單元12031之安裝位置之實例的一圖式。在圖35中，一車輛12100包含作為影像擷取單元12031之影像擷取單元12101、12102、12103、12104及12105。例如，影像擷取單元12101、12102、12103、12104及12105提供於諸如前車鼻、側視鏡、後保險槓或後車門之位置處且提供於車輛12100之駕駛室中之擋風玻璃之一上部分中。前車鼻上之影像擷取單元12101及駕駛室中之擋風玻璃之上部分上之影像擷取單元12105之各者主要獲得車輛12100前方之一影像。側視鏡上之影像擷取單元12102及12103之各者主要獲得車輛12100兩側之一影像。後保險槓或後車門上之影像擷取單元12104主要獲得車輛12100後方之一影像。提供於駕駛室中之擋風玻璃之上部分上之影像擷取單元12105主要用於偵測一前導車輛或偵測一行人、一障礙物、一交通燈、一交通標誌、一車道或其類似者。應注意，圖35展示影像擷取單元12101至12104之影像擷取範圍之實例。影像擷取範圍12111指示前車鼻上之影像擷取單元12101之影像擷取範圍，影像擷取範圍12112及12113分別指示側視鏡上之影像擷取單元12102及12103之影像擷取範圍，且影像擷取範圍12114指示後保險槓或後車門上之影像擷取單元12104之影像擷取範圍。例如，由於由影像擷取單元12101至12104擷取之影像資料彼此重疊，所以獲得自上方所觀看之車輛12100之一平面影像。影像擷取單元12101至12104之至少一者可具有獲得距離資訊之一功能。例如，影像擷取單元12101至12104之至少一者可為包含複數個影像感測器或一影像感測器之一立體攝影機，該等影像感測器包含用於偵測相位差之像素。例如，由於基於自影像擷取單元12101至12104獲得之距離資訊來獲得車輛12100與影像擷取範圍12111至12114中之各三維(3D)物件之間的距離及距離之時間變化(相對於車輛12100之速度)，所以微電腦12051可將在車道上行駛之一3D物件(尤其是最近3D物件)提取為一前導車輛，車輛12100在車道上沿實質上相同車輛12100之行駛方向之方向依一預定速度(例如0 km/h或更大)行駛。此外，由於預設車輛12100與一前導車輛之間的一安全距離，所以微電腦12051可執行自動制動控制(其包含跟隨停車控制)、自動加速控制(其包含跟隨起動控制)及其類似者。依此方式，可執行協調控制以實現自動駕駛(即，無需駕駛員操作之自主駕駛)及其類似者。例如，微電腦12051可基於自影像擷取單元12101至12104獲得之距離資訊來將3D物件之3D物件資料分類成機車、標準型車輛、大型車輛、行人及其他3D物件(諸如電線桿)，提取資料，且使用資料來自動避開障礙物。例如，微電腦12051將車輛12100周圍之障礙物分類成車輛12100之一駕駛員可看見之障礙物及駕駛員難以看見之障礙物。接著，微電腦12051判定一碰撞風險，其指示與各障礙物發生碰撞之一危險程度。當碰撞風險係一預設值或更大且存在發生碰撞之可能性時，微電腦12051可執行駕駛輔助以避免碰撞，其中微電腦12051經由揚聲器12061或顯示單元12062對駕駛員輸出警告或經由驅動系統控制單元12010強制減速或執行防碰撞轉向。影像擷取單元12101至12104之至少一者可為偵測紅外光之一紅外線攝影機。例如，微電腦12051可藉由判定由影像擷取單元12101至12104擷取之影像是否包含一行人來辨識行人。辨識一行人之方法包含(例如)以下步驟：提取由影像擷取單元12101至12104 (其等係紅外線攝影機)擷取之影像中之特徵點且相對於指示一物件之一輪廓之一系列特徵點執行圖案匹配程序以藉此判定物件是否為一行人。當微電腦12051判定由影像擷取單元12101至12104擷取之影像包含一行人且辨識該行人時，聲音/影像輸出單元12052控制顯示單元12062顯示疊加於所辨識行人上之一矩形輪廓以突顯該行人。此外，聲音/影像輸出單元12052可控制顯示單元12062在一所要位置處顯示指示一行人之一圖標或其類似者。上文已描述可將根據本發明之技術應用於其之車輛控制系統之一實例。根據本發明之技術可應用於具有上述組態之影像擷取單元12031。具體而言，圖1中所展示之CMOS影像感測器10可應用於影像擷取單元12031。將根據本發明之技術應用於其之影像擷取單元12031有效地更準確辨識諸如一行人之一障礙物，此係因為可在依高轉換效率讀取信號電荷時減小轉換效率之變動，達成一高SN比，且可獲得具有較高品質之一擷取影像。應注意，本發明之實施例不受限於上述實施例，而是可在不背離本發明之主旨之情況下作出各種修改。應注意，本發明亦可採用以下組態。 (1) 一種固態成像裝置，其包含：一像素陣列單元，像素二維配置於該像素陣列單元中，該等像素各包含一光電轉換單元，其中該等像素各包含彼此相對之一第一佈線及一第二佈線，該第一佈線連接至一浮動擴散點，由該光電轉換單元偵測之一電荷轉移至該浮動擴散點，該第二佈線連接至用於輸出來自該浮動擴散點之一信號之一垂直信號線，一像素放大器之一回饋電容藉由通過包含該第一佈線及該第二佈線之相對佈線之附加電容來調整。 (2) 如上述(1)之固態成像裝置，其中該像素放大器係一源極接地反相放大像素放大器。 (3) 如上述(1)之固態成像裝置，其中該像素放大器係一差動反相放大像素放大器。 (4) 如上述(1)至(3)中任一項之固態成像裝置，其中使用藉由連接至該浮動擴散點之一電極及該垂直信號線之相對佈線之一佈線電容來執行該電容附加，且藉由將該回饋電容分散成該像素之一放大電晶體之一汲極側重疊電容及該佈線電容之兩個分量來抑制該回饋電容之變動。 (5) 如上述(1)至(3)中任一項之固態成像裝置，其中使附加至一未選定像素之一電容與該垂直信號線斷接，且藉由使用一佈線電容執行該電容附加來抑制該回饋電容之變動，該佈線電容藉由連接至該浮動擴散點之一電極及該像素之一放大電晶體與一選擇電晶體之間的一擴散層之該等相對佈線。 (6) 如上述(1)至(3)中任一項之固態成像裝置，其中藉由使用一佈線電容執行該電容附加來抑制該回饋電容之變動，該佈線電容藉由連接至該浮動擴散點之一電極及該像素之一重設電晶體之一汲極側電極之該等相對佈線。 (7) 如上述(4)至(6)中任一項之固態成像裝置，其中該等相對佈線形成於相同金屬層上。 (8) 如上述(7)之固態成像裝置，其中該等相對佈線之間的間隔不小於一產生程序中之設計之佈線之間的一最小間隔之兩倍。 (9) 如上述(4)至(6)中任一項之固態成像裝置，其中該等相對佈線形成於不同金屬層上。 (10) 如上述(9)之固態成像裝置，其中該等相對佈線之間的間隔具有不小於該等金屬層中之佈線之間的一最小間隔之兩倍的一佔據空間。 (11) 如上述(4)至(6)中任一項之固態成像裝置，其中該像素之該放大電晶體具有一不對稱源極-汲極結構，一LDD (輕摻雜汲極)區域僅形成於該不對稱源極-汲極結構中之一源極側上。 (12) 如上述(4)至(6)中任一項之固態成像裝置，其中該像素之該放大電晶體具有一不對稱源極-汲極結構，在該不對稱源極-汲極結構中，一汲極側上之一通道寬度窄於一源極側上之一通道寬度。 (13) 如上述(4)至(6)中任一項之固態成像裝置，其中該像素之該放大電晶體具有一不對稱源極-汲極結構，在該不對稱源極-汲極結構中，一汲極側上之一通道寬度窄於一源極側上之一通道寬度，一LDD區域僅形成於該不對稱源極-汲極結構中之一源極側上。 (14) 如上述(4)至(6)中任一項之固態成像裝置，其中該像素之該放大電晶體具有其中一源極側上之一LDD區域與一閘極之一重疊量及一汲極側上之一LDD區域與該閘極之一重疊量各有不同之一結構。 (15) 如上述(14)之固態成像裝置，其中在該像素之該放大電晶體中，一電流流動方向取決於一模式而不同。 (16) 如上述(15)之固態成像裝置，其中該等像素各能夠執行差動讀取及源極隨耦器讀取作為一讀取方法，且該模式包含一第一模式及一第二模式，在該第一模式中執行該差動模式，在該第二模式中執行該源極隨耦器讀取。 (17) 如上述(16)之固態成像裝置，其中該像素之該放大電晶體具有其中該源極側上之該LDD區域在該閘極下方擴展以寬於該汲極側上之該LDD區域的一結構，假定該電流流動方向對應於該第一模式。 (18) 如上述(14)至(17)中任一項之固態成像裝置，其中一第一雜質及一第二雜質包含不同雜質，該源極側上之該LDD區域係由該第一雜質形成，該汲極側上之該LDD區域係由該第二雜質形成。 (19) 如上述(18)之固態成像裝置，其中該源極側上之該LDD區域係由具有大於該第二雜質之擴散之擴散的該第一雜質形成，且該汲極側上之該LDD區域係由具有小於該第一雜質之擴散之擴散的該第二雜質形成。 (20) 如上述(1)至(19)中任一項之固態成像裝置，其中該等像素各能夠執行差動讀取及源極隨耦器讀取作為一讀取方法，該固態成像裝置進一步包含一切換單元，其經組態以在該差動讀取與該源極隨耦器讀取之間切換該像素之該讀取方法。 (21) 如上述(1)至(20)中任一項之固態成像裝置，其中該固態成像裝置係一背照式固態成像裝置。 (22) 一種電子設備，其包含：一固態成像裝置，其包含一像素陣列單元，像素二維配置於該像素陣列單元中，該等像素各包含一光電轉換單元，其中該等像素各包含彼此相對之一第一佈線及一第二佈線，該第一佈線連接至一浮動擴散點，由該光電轉換單元偵測之一電荷轉移至該浮動擴散點，該第二佈線連接至用於輸出來自該浮動擴散點之一信號之一垂直信號線，一像素放大器之一回饋電容藉由通過包含該第一佈線及該第二佈線之相對佈線之附加電容來調整。 (23) 一種固態成像裝置，其包含：一像素陣列單元，像素二維配置於該像素陣列單元中，該等像素各包含一光電轉換單元，其中該像素之放大電晶體具有一不對稱源極-汲極結構，一LDD區域僅形成於該不對稱源極-汲極結構中之一源極側上。 (24) 一種固態成像裝置，其包含：一像素陣列單元，像素二維配置於該像素陣列單元中，該等像素各包含一光電轉換單元，其中該像素之放大電晶體具有一不對稱源極-汲極結構，在該不對稱源極-汲極結構中，一汲極側上之一通道寬度窄於一源極側上之一通道寬度。 (25) 如上述(24)之固態成像裝置，其中該像素之該放大電晶體具有一不對稱源極-汲極結構，在該不對稱源極-汲極結構中，一汲極側上之一通道寬度窄於一源極側上之一通道寬度，一LDD區域僅形成於該不對稱源極-汲極結構中之一源極側上。 (26) 一種電子設備，其包含：一固態成像裝置，其包含一像素陣列單元，像素二維配置於該像素陣列單元中，該等像素各包含一光電轉換單元，其中該像素之放大電晶體具有一不對稱源極-汲極結構，一LDD區域僅形成於該不對稱源極-汲極結構中之一源極側上。 (27) 一種固態成像裝置，其包含：一像素陣列單元，像素二維配置於該像素陣列單元中，該等像素各包含一光電轉換單元，其中該像素之放大電晶體具有其中一源極側上之一LDD區域與一閘極之一重疊量及一汲極側上之一LDD區域與該閘極之一重疊量各有不同之一結構。 (28) 如上述(27)之固態成像裝置，其中在該像素之該放大電晶體中，一電流流動方向取決於一模式而不同。 (29) 如上述(28)之固態成像裝置，其中該等像素各能夠執行差動讀取及源極隨耦器讀取作為一讀取方法，且該模式包含一第一模式及一第二模式，在該第一模式中執行該差動模式，在該第二模式中執行該源極隨耦器讀取。 (30) 如上述(29)之固態成像裝置，其中該像素之該放大電晶體具有其中該源極側上之該LDD區域在該閘極下方擴展以寬於該汲極側上之該LDD區域的一結構，假定該電流流動方向對應於該第一模式。 (31) 如上述(27)至(30)中任一項之固態成像裝置，其中一第一雜質及一第二雜質包含不同雜質，該源極側上之該LDD區域係由該第一雜質形成，該汲極側上之該LDD區域係由該第二雜質形成。 (32) 如上述(31)之固態成像裝置，其中該源極側上之該LDD區域係由具有大於該第二雜質之擴散之擴散的該第一雜質形成，且該汲極側上之該LDD區域係由具有小於該第一雜質之擴散之擴散的該第二雜質形成。 (33) 一種電子設備，其包含：一固態成像裝置，其包含一像素陣列單元，像素二維配置於該像素陣列單元中，該等像素各包含一光電轉換單元，其中該像素之放大電晶體具有其中一源極側上之一LDD區域與一閘極之一重疊量及一汲極側上之一LDD區域與該閘極之一重疊量各有不同之一結構。熟習技術者應瞭解，可取決於設計要求及其他因數而進行各種修改、組合、子組合及變更，只要其係在隨附申請專利範圍或其等效物之範疇內。 (34) 一種成像裝置，其包含：複數個像素，該複數個像素之一像素包括：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有基於該佈線電容之一回饋電容；及一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號，其中該佈線電容形成於該浮動擴散點與該垂直信號線之間。 (35) 如(34)之成像裝置，其中該像素包含：一光電偵測器，其包括一陰極及一陽極；及一第一電晶體，其包括一源極及一汲極，其中該第一電晶體之該源極耦合至該光電偵測器之該陰極且該第一電晶體之該汲極耦合至該浮動擴散點。 (36) 如(35)之成像裝置，其中該像素進一步包含：一第二電晶體，其包括一源極及一汲極，其中該第二電晶體之該源極耦合至該像素放大器之一輸出端且該第二電晶體之該汲極耦合至該垂直信號線。 (37) 如(34)之成像裝置，其中該第一佈線及該第二佈線安置於該像素之一相同佈線層內。 (38) 如(34)之成像裝置，其中該第一佈線安置於該像素之一第一佈線層內且該第二佈線安置於該像素之一第二佈線層內，其中該第一佈線層及該第二佈線層位於該像素內之不同深度處。 (39) 如(38)之成像裝置，其中該第一佈線安置於該像素之該第一佈線層及該第二佈線層內。 (40) 如(34)之成像裝置，其中在一俯視圖中，該第一佈線之一第一部分平行於該第二佈線且該第一佈線之一第二部分垂直於該第二佈線。 (41) 一種成像裝置，其包含複數個像素，該複數個像素之一像素包含：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有基於該佈線電容之一回饋電容；一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號；一第一電晶體，其包括一源極及一汲極；及一第二電晶體，其包括一源極及一汲極，其中該第二電晶體之該源極耦合至該像素放大器之一輸出端且該第二電晶體之該汲極耦合至該垂直信號線，其中該佈線電容形成於該浮動擴散點與該第二電晶體之該源極之間。 (42) 如(41)之成像裝置，其中該像素進一步包括一光電偵測器，該光電偵測器包括一陰極及一陽極，其中該第一電晶體之該源極耦合至該光電偵測器之該陰極且該第一電晶體之該汲極耦合至該浮動擴散點。 (43) 如(41)之成像裝置，其中該第一佈線及該第二佈線安置於該像素之一相同佈線層內。 (44) 如(41)之成像裝置，其中該第一佈線安置於該像素之一第一佈線層內且該第二佈線安置於該像素之一第二佈線層內，其中該第一佈線層及該第二佈線層位於該像素內之不同深度處。 (45) 如(44)之成像裝置，其中該第一佈線安置於該像素之該第一佈線層及該第二佈線層內。 (46) 如(45)之成像裝置，其中在一俯視圖中，該第一佈線之一第一部分平行於該第二佈線之至少一部分且該第一佈線之一第二部分垂直於該第二佈線之該至少一部分。 (47) 一種成像裝置，其包含複數個像素，該複數個像素之一像素包含：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有基於該佈線電容之一回饋電容；一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號；一第一電晶體，其包括一源極及一汲極；一第二電晶體，其包括一源極及一汲極，其中該第二電晶體之該源極耦合至該像素放大器之一輸出端且該第二電晶體之該汲極耦合至該垂直信號線；及一第三電晶體，其包括一源極及一汲極，其中該第三電晶體之該源極耦合至該浮動擴散點且該第三電晶體之該汲極耦合至一重設線，其中該佈線電容形成於該浮動擴散點與該第三電晶體之該汲極之間。 (48) 如(47)之成像裝置，其中該像素進一步包括一光電偵測器，該光電偵測器包括一陰極及一陽極，其中該第一電晶體之該源極耦合至該光電偵測器之該陰極且該第一電晶體之該汲極耦合至該浮動擴散點。 (49) 如(47)之成像裝置，其中該第一佈線及該第二佈線安置於該像素之一相同佈線層內。 (50) 如(47)之成像裝置，其中該第一佈線安置於該像素之一第一佈線層內且該第二佈線安置於該像素之一第二佈線層內，其中該第一佈線層及該第二佈線層位於該像素內之不同深度處。 (51) 如(47)之成像裝置，其中在一俯視圖中，該第一佈線之一第一部分平行於該第二佈線之至少一部分且該第一佈線之一第二部分垂直於該第二佈線之該至少一部分。 (52) 一種放大器，其包含一電晶體，該電晶體包含：一閘極；及一不對稱源極-汲極結構，其包含：一源極區域，其包含：一第一區域，其包含具有一第一濃度之一雜質；及一第二區域，其包含具有大於該第一濃度之一第二濃度之一雜質；一汲極區域，其包括一第三區域，該第三區域包含具有大於該第一濃度之一第三濃度之一雜質。 (53) 如(52)之放大器，其中該汲極區域不包含一第四區域，該第四區域包含具有小於該第三濃度之一第四濃度之一雜質。 (54) 如(52)之放大器，其中該汲極區域包括一第四區域，該第四區域包含具有小於該第三濃度之一第四濃度之一雜質。 (55) 如(54)之放大器，其中該第四區域之一汲極雜質不同於該第一區域之一源極雜質。 (56) 如(55)之放大器，其中該汲極雜質係砷且該源極雜質係磷。 (57) 如(54)之放大器，其中該第四區域之一汲極雜質相同於該第一區域之一源極雜質。 (58) 如(57)之放大器，其中該汲極雜質及該源極雜質選自由砷或磷組成之群組。 (59) 如(57)之放大器，其中該第一區域在該閘極下方之延伸程度大於該第四區域在該閘極下方之延伸程度。 (60) 如(54)之放大器，其中該第四區域之一汲極雜質係一單一類型之雜質且該第一區域之一源極雜質包括複數個雜質類型。 (61) 如(60)之放大器，其中該汲極雜質由砷組成且該源極雜質包括砷及磷。 (62) 如(54)之放大器，其中該第一區域在一深度方向上具有大於該第四區域在該深度方向上之一厚度的一厚度。 (63) 如(52)之放大器，其中該汲極區域之一通道寬度小於該源極區域之一通道寬度。 (64) 如(63)之放大器，其中該閘極係不對稱的。 (65) 如(64)之放大器，其中該閘極最靠近該源極區域之一寬度大於該閘極更靠近該汲極區域之一寬度。

10‧‧‧互補金屬氧化物半導體(CMOS)影像感測器11‧‧‧像素陣列單元12‧‧‧垂直驅動電路13‧‧‧行信號處理單元14‧‧‧水平驅動電路15‧‧‧輸出電路16‧‧‧控制電路17‧‧‧輸入/輸出端子21‧‧‧像素驅動線22‧‧‧垂直信號線(VSL)22R‧‧‧參考側垂直信號線22S‧‧‧讀取側垂直信號線23‧‧‧水平信號線50‧‧‧源極接地像素讀取電路51‧‧‧負載金屬氧化物半導體(MOS)電路52‧‧‧恆壓源53‧‧‧輸出端子61‧‧‧垂直重設輸入線61R‧‧‧參考側垂直重設輸入線61S‧‧‧讀取側垂直重設輸入線62‧‧‧讀取側垂直電流供應線62R‧‧‧參考側垂直電流供應線62S‧‧‧讀取側垂直電流供應線70‧‧‧差動像素讀取電路71‧‧‧電流鏡電路72‧‧‧負載MOS電路73‧‧‧輸出端子80‧‧‧差動像素讀取電路100‧‧‧讀取像素111‧‧‧光電轉換單元112‧‧‧轉移電晶體(Trg-Tr)113‧‧‧重設電晶體(Rst-Tr)114‧‧‧放大電晶體(AMP-Tr)114-1‧‧‧放大電晶體114-2‧‧‧放大電晶體114-3‧‧‧放大電晶體114A‧‧‧氧化膜114B‧‧‧輕摻雜汲極(LDD)114B-D‧‧‧LDD114B-S‧‧‧LDD115‧‧‧選擇電晶體(Sel-Tr)121‧‧‧浮動擴散點131‧‧‧浮動擴散(FD)佈線131-1‧‧‧FD佈線131-2‧‧‧FD佈線132‧‧‧VSL佈線132-1‧‧‧VSL佈線132-2‧‧‧VSL佈線200‧‧‧讀取像素200-1‧‧‧讀取像素200-2‧‧‧讀取像素200-3‧‧‧讀取像素211‧‧‧光電轉換單元212‧‧‧轉移電晶體213‧‧‧重設電晶體214‧‧‧放大電晶體215‧‧‧選擇電晶體221‧‧‧浮動擴散點300‧‧‧參考像素311‧‧‧光電轉換單元312‧‧‧轉移電晶體313‧‧‧重設電晶體314‧‧‧放大電晶體315‧‧‧選擇電晶體321‧‧‧浮動擴散點400‧‧‧像素周邊單元511‧‧‧P型金屬氧化物半導體(PMOS)電晶體512‧‧‧PMOS電晶體711R‧‧‧參考側PMOS電晶體711S‧‧‧讀取側PMOS電晶體914‧‧‧通用放大電晶體914A‧‧‧氧化膜914B‧‧‧LDD951‧‧‧光阻劑1000‧‧‧電子設備1001‧‧‧固態成像裝置1002‧‧‧DSP電路1003‧‧‧圖框記憶體1004‧‧‧顯示單元1005‧‧‧記錄單元1006‧‧‧操作單元1007‧‧‧電源單元1008‧‧‧匯流排線12000‧‧‧車輛控制系統12001‧‧‧通信網路12010‧‧‧驅動系統控制單元12020‧‧‧車體系統控制單元12030‧‧‧車輛外部資訊偵測單元12031‧‧‧影像擷取單元12040‧‧‧車輛內部資訊偵測單元12041‧‧‧駕駛員狀況偵測器12050‧‧‧整合控制單元12051‧‧‧微電腦12052‧‧‧聲音/影像輸出單元12053‧‧‧車載網路介面(I/F)12061‧‧‧揚聲器12062‧‧‧顯示單元12063‧‧‧儀表面板12100‧‧‧車輛12101‧‧‧影像擷取單元12102‧‧‧影像擷取單元12103‧‧‧影像擷取單元12104‧‧‧影像擷取單元12105‧‧‧影像擷取單元12111‧‧‧影像擷取範圍12112‧‧‧影像擷取範圍12113‧‧‧影像擷取範圍12114‧‧‧影像擷取範圍C_FB‧‧‧回饋電容C_fd-VSL‧‧‧佈線電容C_gd‧‧‧閘極-汲極電容dL‧‧‧重疊量Opp‧‧‧相對佈線Opp1-1‧‧‧相對佈線Opp1-2‧‧‧相對佈線Opp2-1‧‧‧相對佈線Opp2-2‧‧‧相對佈線Opp3-1‧‧‧相對佈線Opp3-2‧‧‧相對佈線PRNU‧‧‧光回應不均勻性SW1至SW9‧‧‧開關Tox‧‧‧膜厚度V_common‧‧‧連接點Vdd‧‧‧電源電壓Vrst‧‧‧預定電源Wg‧‧‧閘極寬度

圖1係展示將本發明應用於其之一固態成像裝置之一實施例之一組態實例的一圖式；圖2係描述一像素放大器之轉換效率的一圖式；圖3係描述包含一放大電晶體之一寄生電容之一回饋電容的一圖式；圖4係描述將一差動像素放大器應用於其之一像素之轉換效率與一讀取信號之輸出變動(PRNU)之間的一關係的一圖式；圖5係展示一源極接地反相放大像素放大器之一組態實例的一電路圖；圖6係展示一差動反相放大像素放大器之一組態實例的一電路圖；圖7係展示在一差動模式中執行讀取之一像素放大器之一組態實例的一電路圖；圖8係展示在一SF模式中執行讀取之一像素放大器之一組態實例的一電路圖；圖9係描述一類型1之FD與VSL之間的一佈線電容的一電路圖；圖10係描述藉由相同金屬層之類型1之FD與VSL之間的一相對佈線的一俯視圖；圖11係描述藉由不同金屬層之類型1之FD與VSL之間的一相對佈線的一俯視圖；圖12係描述一類型2之FD與VSL之間的一佈線電容的一電路圖；圖13係描述藉由相同金屬層之類型2之FD與VSL之間的一相對佈線的一俯視圖；圖14係描述藉由不同金屬層之類型2之FD與VSL之間的一相對佈線的一俯視圖；圖15係描述一類型3之FD與VSL之間的一佈線電容的一電路圖；圖16係描述藉由相同金屬層之類型3之FD與VSL之間的一相對佈線的一俯視圖；圖17係描述藉由不同金屬層之類型3之FD與VSL之間的一相對佈線的一俯視圖；圖18係描述相對佈線之間的電容變動的一圖式；圖19係展示一通用放大電晶體之一結構實例的一橫截面圖；圖20係展示將本發明之一實施例應用於其之一放大電晶體之一第一結構實例的一橫截面圖；圖21係用於比較放大電晶體之結構的一圖式；圖22係展示在汲極側及源極側上具有不同通道寬度之一放大電晶體之一結構實例的一圖式；圖23係展示將本發明之一實施例應用於其之放大電晶體之一第二結構之一第一實例的一橫截面圖；圖24係描述產生放大電晶體之一方法之一第一實例的一圖式；圖25係展示將本發明之一實施例應用於其之放大電晶體之第二結構之一第二實例的一橫截面圖；圖26係描述產生放大電晶體之一方法之一第二實例的一圖式；圖27係展示將本發明之一實施例應用於其之放大電晶體之第二結構之一第三實例的一橫截面圖；圖28係描述產生放大電晶體之一方法之一第三實例的一圖式；圖29係描述取決於放大電晶體中之電流流動方向之一效應的一圖式；圖30係展示放大電晶體之結構之另一實例的一橫截面圖；圖31係展示一差動反相放大像素放大器之另一組態實例的一電路圖；圖32係展示一電子設備之一組態實例的一方塊圖，該電子設備包含將本發明之一實施例應用於其之一固態成像裝置；圖33係展示將本發明之一實施例應用於其之固態成像裝置之一使用實例的一圖式；圖34係展示一車輛控制系統之一示意性組態實例的一方塊圖；及圖35係展示一車輛外部資訊偵測單元及影像擷取單元之安裝位置之實例的一說明圖。

22‧‧‧垂直信號線(VSL)

50‧‧‧源極接地像素讀取電路

51‧‧‧負載金屬氧化物半導體(MOS)電路

52‧‧‧恆壓源

53‧‧‧輸出端子

61‧‧‧垂直重設輸入線

100‧‧‧讀取像素

111‧‧‧光電轉換單元

112‧‧‧轉移電晶體(Trg-Tr)

113‧‧‧重設電晶體(Rst-Tr)

114‧‧‧放大電晶體(AMP-Tr)

115‧‧‧選擇電晶體(Sel-Tr)

121‧‧‧浮動擴散點

511‧‧‧P型金屬氧化物半導體(PMOS)電晶體

512‧‧‧PMOS電晶體

Vdd‧‧‧電源電壓

Claims

一種成像裝置，其包括：複數個像素，該複數個像素之一像素包括：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有包括該像素放大器之一汲極側重疊電容之一回饋電容，其中該佈線電容作為一主要分量附加至該回饋電容；及一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號，其中該佈線電容形成於該浮動擴散點與該垂直信號線之間。
如請求項1之成像裝置，其中該像素包括：一光電偵測器，其包括一陰極及一陽極；及一第一電晶體，其包括一源極及一汲極，其中該第一電晶體之該源極耦合至該光電偵測器之該陰極且該第一電晶體之該汲極耦合至該浮動擴散點。
如請求項2之成像裝置，其中該像素進一步包括：一第二電晶體，其包括一源極及一汲極，其中該第二電晶體之該源極耦合至該像素放大器之一輸出端且該第二電晶體之該汲極耦合至該垂直信號線。
如請求項1之成像裝置，其中該第一佈線及該第二佈線安置於該像素之一相同佈線層內。
如請求項1之成像裝置，其中該第一佈線安置於該像素之一第一佈線層內且該第二佈線安置於該像素之一第二佈線層內，其中該第一佈線層及該第二佈線層位於該像素內之不同深度處。
如請求項5之成像裝置，其中該第一佈線安置於該像素之該第一佈線層及該第二佈線層內。
如請求項1之成像裝置，其中在一俯視圖中，該第一佈線之一第一部分平行於該第二佈線且該第一佈線之一第二部分垂直於該第二佈線。
一種成像裝置，其包括：複數個像素，該複數個像素之一像素包括：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有該像素放大器之一汲極側重疊電容之一回饋電容，其中該佈線電容作為一主要分量附加至該回饋電容；一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號；一第一電晶體，其包括一源極及一汲極；及一第二電晶體，其包括一源極及一汲極，其中該第二電晶體之該源極耦合至該像素放大器之一輸出端且該第二電晶體之該汲極耦合至該垂直信號線，其中該佈線電容形成於該浮動擴散點與該第二電晶體之該源極之間。
如請求項8之成像裝置，其中該像素進一步包括一光電偵測器，該光電偵測器包括一陰極及一陽極，其中該第一電晶體之該源極耦合至該光電偵測器之該陰極且該第一電晶體之該汲極耦合至該浮動擴散點。
如請求項8之成像裝置，其中該第一佈線及該第二佈線安置於該像素之一相同佈線層內。
如請求項8之成像裝置，其中該第一佈線安置於該像素之一第一佈線層內且該第二佈線安置於該像素之一第二佈線層內，其中該第一佈線層及該第二佈線層位於該像素內之不同深度處。
如請求項11之成像裝置，其中該第一佈線安置於該像素之該第一佈線層及該第二佈線層內。
如請求項8之成像裝置，其中在一俯視圖中，該第一佈線之一第一部分平行於該第二佈線之至少一部分且該第一佈線之一第二部分垂直於該第二佈線之該至少一部分。
一種成像裝置，其包括：複數個像素，該複數個像素之一像素包括：一第一佈線，其耦合至一浮動擴散點；一第二佈線，其與該第一佈線相對以形成一佈線電容；一像素放大器，其具有該像素放大器之一汲極側重疊電容之一回饋電容，其中該佈線電容作為一主要分量附加至該回饋電容；一垂直信號線，其經配置以輸出來自該浮動擴散點之一信號；一第一電晶體，其包括一源極及一汲極；一第二電晶體，其包括一源極及一汲極，其中該第二電晶體之該源極耦合至該像素放大器之一輸出端且該第二電晶體之該汲極耦合至該垂直信號線；及一第三電晶體，其包括一源極及一汲極，其中該第三電晶體之該源極耦合至該浮動擴散點且該第三電晶體之該汲極耦合至一垂直重設輸入線，其中該佈線電容形成於該浮動擴散點與該第三電晶體之該汲極之間。
如請求項14之成像裝置，其中該像素進一步包括一光電偵測器，該光電偵測器包括一陰極及一陽極，其中該第一電晶體之該源極耦合至該光電偵測器之該陰極且該第一電晶體之該汲極耦合至該浮動擴散點。
如請求項14之成像裝置，其中該第一佈線及該第二佈線安置於該像素之一相同佈線層內。
如請求項14之成像裝置，其中該第一佈線安置於該像素之一第一佈線層內且該第二佈線安置於該像素之一第二佈線層內，其中該第一佈線層及該第二佈線層位於該像素內之不同深度處。
如請求項14之成像裝置，其中在一俯視圖中，該第一佈線之一第一部分平行於該第二佈線之至少一部分且該第一佈線之一第二部分垂直於該第二佈線之該至少一部分。