JP7258889B2 - 固体撮像装置、及び、電子機器 - Google Patents

固体撮像装置、及び、電子機器 Download PDF

Info

Publication number
JP7258889B2
JP7258889B2 JP2020533451A JP2020533451A JP7258889B2 JP 7258889 B2 JP7258889 B2 JP 7258889B2 JP 2020533451 A JP2020533451 A JP 2020533451A JP 2020533451 A JP2020533451 A JP 2020533451A JP 7258889 B2 JP7258889 B2 JP 7258889B2
Authority
JP
Japan
Prior art keywords
source
ldd region
drain
pixel
readout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020533451A
Other languages
English (en)
Other versions
JPWO2020026892A1 (ja
Inventor
直樹 坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020026892A1 publication Critical patent/JPWO2020026892A1/ja
Application granted granted Critical
Publication of JP7258889B2 publication Critical patent/JP7258889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本技術は、固体撮像装置、及び、電子機器に関し、特に、電流の流れる向きに応じた特性の変動に対応することができるようにした固体撮像装置、及び、電子機器に関する。
近年、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサが普及している。CMOSイメージセンサにおいては、画素アレイ部に配置された複数の画素で光電変換された信号電荷を読み出す回路として、ソースフォロア画素読出し回路が広く利用されている。また、高い変換効率で信号電荷を読み出す回路として、ソース接地画素読出し回路や、差動画素読出し回路がある。
特許文献１には、画素トランジスタの構造として、ドレイン側は、高濃度不純物領域のみで構成し、ソース側は、高濃度不純物領域と低濃度不純物領域とを組み合わせて構成する構造が開示されている。
また、特許文献２には、画素トランジスタの構造として、Haloを有するMOSFETのドレイン層を構成するLDD（Lightly Doped Drain）層内に、LDD層よりも不純物濃度が低いＮ層を形成して、チャネル領域側のドレイン領域端部の不純物濃度を低下させ、かつソース領域側のLDD層を浅い接合深さ濃度で形成する構造が開示されている。
特開２０１３－４５８７８号公報 特開２０１３－６９９１３号公報
しかしながら、上述した特許文献に開示されている技術は、画素トランジスタにおいて、電流の流れる向きが双方向となるケースが想定されていないため、電流の流れる向きに応じた特性の変動に対応するための技術が求められている。
本技術はこのような状況に鑑みてなされたものであり、電流の流れる向きに応じた特性の変動に対応することができるようにするものである。
本技術の一側面の固体撮像装置は、光電変換部を有する画素が２次元状に配置された画素アレイ部を備え、前記画素は、読み出し方式として、差動型の読み出しと、ソースフォロア型の読み出しに対応しており、前記画素のトランジスタは、差動型の読み出しに対応した第１のモードの場合に電流の流れる向きが第１の方向となり、ソースフォロア型の読み出しに対応した第２のモードの場合に電流の流れる向きが前記第１の方向と反対の第２の方向となる増幅トランジスタを含み、前記増幅トランジスタは、前記第１のモードの場合における前記第１の方向であるドレイン側からソース側に流れる電流の向きを前提とした構造として、前記ソース側のLDD(Lightly Doped Drain)領域と前記ドレイン側のLDD領域が形成された構造を有し、前記ドレイン側のLDD領域は、前記ソース側のLDD領域よりもゲートの下側へのオーバーラップ量が少なく、かつ、前記ソース側のLDD領域よりも接合深さが深く、前記ゲートの下側のオーバーラップ部分の深さが、前記ソース側のLDD領域における前記ゲートの下側のオーバーラップ部分の深さよりも深い構造を有し、前記ソースを形成する第１の領域、及び前記ソース側のLDD領域は、ｎ型の領域であり、前記ドレインを形成する第２の領域、及び前記ドレイン側のLDD領域は、ｎ型の領域である固体撮像装置である。
本技術の一側面の電子機器は、光電変換部を有する画素が２次元状に配置された画素アレイ部を備え、前記画素は、読み出し方式として、差動型の読み出しと、ソースフォロア型の読み出しに対応しており、前記画素のトランジスタは、差動型の読み出しに対応した第１のモードの場合に電流の流れる向きが第１の方向となり、ソースフォロア型の読み出しに対応した第２のモードの場合に電流の流れる向きが前記第１の方向と反対の第２の方向となる増幅トランジスタを含み、前記増幅トランジスタは、前記第１のモードの場合における前記第１の方向であるドレイン側からソース側に流れる電流の向きを前提とした構造として、前記ソース側のLDD(Lightly Doped Drain)領域と前記ドレイン側のLDD領域が形成された構造を有し、前記ドレイン側のLDD領域は、前記ソース側のLDD領域よりもゲートの下側へのオーバーラップ量が少なく、かつ、前記ソース側のLDD領域よりも接合深さが深く、前記ゲートの下側のオーバーラップ部分の深さが、前記ソース側のLDD領域における前記ゲートの下側のオーバーラップ部分の深さよりも深い構造を有し、前記ソースを形成する第１の領域、及び前記ソース側のLDD領域は、ｎ型の領域であり、前記ドレインを形成する第２の領域、及び前記ドレイン側のLDD領域は、ｎ型の領域である固体撮像装置が搭載された電子機器である。
本技術の一側面の固体撮像装置、及び、電子機器においては、画素アレイ部に２次元状に配置された画素が、読み出し方式として、差動型の読み出しと、ソースフォロア型の読み出しに対応しており、画素のトランジスタが、差動型の読み出しに対応した第１のモードの場合に電流の流れる向きが第１の方向となり、ソースフォロア型の読み出しに対応した第２のモードの場合に電流の流れる向きが第１の方向と反対の第２の方向となる増幅トランジスタを含み、増幅トランジスタが、第１のモードの場合における第１の方向であるドレイン側からソース側に流れる電流の向きを前提とした構造として、ソース側のLDD(Lightly Doped Drain)領域とドレイン側のLDD領域が形成された構造を有し、ドレイン側のLDD領域が、ソース側のLDD領域よりもゲートの下側へのオーバーラップ量が少なく、かつ、ソース側のLDD領域よりも接合深さが深く、ゲートの下側のオーバーラップ部分の深さが、ソース側のLDD領域におけるゲートの下側のオーバーラップ部分の深さよりも深い構造を有し、ソースを形成する第１の領域、及びソース側のLDD領域が、ｎ型の領域であり、ドレインを形成する第２の領域、及びドレイン側のLDD領域が、ｎ型の領域であるように構成される。
本技術の一側面の固体撮像装置、及び、電子機器は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。
本技術の一側面によれば、電流の流れる向きに応じた特性の変動に対応することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の一実施の形態の構成例を示す図である。 ソース接地型の反転増幅画素アンプの構成例を示す回路図である。 差動型の反転増幅画素アンプの構成例を示す回路図である。 差動モードでの読み出しを行う画素アンプの構成例を示す回路図である。 SFモードでの読み出しを行う画素アンプの構成例を示す回路図である。 本技術を適用した増幅トランジスタの構造の例を示す断面図である。 一般的な増幅トランジスタの製造方法の例を示す図である。 一般的な増幅トランジスタの製造方法の例を示す図である。 一般的な増幅トランジスタの製造方法の例を示す図である。 一般的な増幅トランジスタの製造方法の例を示す図である。 本技術を適用した増幅トランジスタの製造方法の例を示す図である。 本技術を適用した増幅トランジスタの製造方法の例を示す図である。 本技術を適用した増幅トランジスタの構造を採用することで得られる効果を説明する図である。 本技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。 本技術を適用した固体撮像装置の使用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照しながら本開示に係る技術（本技術）の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
１．固体撮像装置の構成
２．画素アンプの構成例
（１）ソース接地型の反転増幅画素アンプ
（２）差動型の反転増幅画素アンプ
３．増幅トランジスタの構造の例
４．変形例
５．電子機器の構成
６．固体撮像装置の使用例
７．移動体への応用例
＜１．固体撮像装置の構成＞
（固体撮像装置の構成例）
図１は、本技術を適用した固体撮像装置の一実施の形態の構成例を示す図である。
図１のCMOSイメージセンサ１０は、CMOS(Complementary Metal Oxide Semiconductor)を用いた固体撮像装置の一例である。CMOSイメージセンサ１０は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
図１において、CMOSイメージセンサ１０は、画素アレイ部１１、垂直駆動回路１２、カラム信号処理回路１３、水平駆動回路１４、出力回路１５、制御回路１６、及び入出力端子１７を含んで構成される。
画素アレイ部１１には、複数の画素１００が２次元状（行列状）に配置される。画素１００は、光電変換部としてのフォトダイオード（PD：Photodiode）と、複数の画素トランジスタを有して構成される。例えば、画素トランジスタは、転送トランジスタ（Trg-Tr）、リセットトランジスタ（Rst-Tr）、増幅トランジスタ（AMP-Tr）、及び選択トランジスタ（Sel-Tr）から構成される。
なお、画素アレイ部１１に配置される画素としては、画素１００のほかに、画素２００又は画素３００が配置され得るが、その詳細な内容については後述する。
垂直駆動回路１２は、例えばシフトレジスタによって構成され、所定の画素駆動線２１を選択して、選択された画素駆動線２１に画素１００を駆動するためのパルスを供給し、行単位で画素１００を駆動する。すなわち、垂直駆動回路１２は、画素アレイ部１１の各画素１００を行単位で順次垂直方向に選択走査し、各画素１００のフォトダイオードにおいて受光量に応じて生成された信号電荷（電荷）に基づく画素信号を、垂直信号線２２を通してカラム信号処理回路１３に供給する。
カラム信号処理回路１３は、画素１００の列ごとに配置されており、１行分の画素１００から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路１３は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（CDS：Correlated Double Sampling）及びAD(Analog Digital)変換等の信号処理を行う。
水平駆動回路１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１３の各々を順番に選択し、カラム信号処理回路１３の各々から画素信号を水平信号線２３に出力させる。
出力回路１５は、カラム信号処理回路１３の各々から水平信号線２３を通して順次に供給される信号に対し、信号処理を行って出力する。なお、出力回路１５は、例えば、バッファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。
制御回路１６は、CMOSイメージセンサ１０の各部の動作を制御する。
また、制御回路１６は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路１２、カラム信号処理回路１３、及び水平駆動回路１４などの動作の基準となるクロック信号や制御信号を生成する。制御回路１６は、生成したクロック信号や制御信号を、垂直駆動回路１２、カラム信号処理回路１３、及び水平駆動回路１４などに出力する。
入出力端子１７は、外部と信号のやりとりを行う。
以上のように構成される、図１のCMOSイメージセンサ１０は、CDS処理及びAD変換処理を行うカラム信号処理回路１３が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサとされる。また、図１のCMOSイメージセンサ１０は、例えば、裏面照射型のCMOSイメージセンサとすることができる。
＜２．画素アンプの構成例＞
（１）ソース接地型の反転増幅画素アンプ
図２は、ソース接地型の反転増幅画素アンプの構成例を示す図である。
図２において、ソース接地型の反転増幅画素アンプの機能を有するソース接地画素読出し回路５０は、信号電荷の読み出しを行う読出画素１００と、画素に定電流を供給する負荷MOS回路５１と、電圧が常に一定となる定電圧源５２とで構成される。負荷MOS回路５１は、PMOSトランジスタ５１１やPMOSトランジスタ５１２等のPMOSトランジスタから構成される。
読出画素１００は、フォトダイオード（PD：Photodiode）等の光電変換部１１１に加えて、例えば、転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４、及び選択トランジスタ１１５の４つの画素トランジスタを有している。
光電変換部１１１は、その一端であるアノード電極が接地され、その他端であるカソード電極は、転送トランジスタ１１２のソースに接続されている。転送トランジスタ１１２のドレインは、それぞれリセットトランジスタ１１３のソース及び増幅トランジスタ１１４のゲートに接続されており、この接続点が、浮遊拡散領域としてのフローティングディフュージョン（FD：Floating Diffusion）１２１を構成している。
リセットトランジスタ１１３のドレインは、垂直リセット入力線６１に接続されている。増幅トランジスタ１１４のソースは、定電圧源５２と接続されている。増幅トランジスタ１１４のドレインは、選択トランジスタ１１５のソースと接続され、選択トランジスタ１１５のドレインは、垂直信号線２２と接続されている。
転送トランジスタ１１２のゲート、リセットトランジスタ１１３のゲート、及び選択トランジスタ１１５のゲートには、画素駆動線２１（図１）を介して、垂直駆動回路１２（図１）と接続され、駆動信号としてのパルスがそれぞれ供給される。
ここで、垂直信号線２２は、垂直リセット入力線６１、負荷MOS回路５１のPMOSトランジスタ５１１のドレイン、及び当該ソース接地画素読出し回路５０の出力端子５３に接続される。また、垂直リセット入力線６１は、垂直信号線２２に接続される。
以上のような構成を有するソース接地画素読出し回路５０においては、増幅トランジスタ１１４が、PMOSトランジスタ５１１とともに、ソース接地反転増幅器を構成することで、光電変換部１１１で検出された信号電荷に応じた電圧信号が、出力端子５３を介して出力される。
（２）差動型の反転増幅画素アンプ
図３は、ソース接地の差動型の反転増幅画素アンプの構成例を示す図である。
図３において、ソース接地の差動型の反転増幅画素アンプの機能を有する差動画素読出し回路７０は、信号電荷の読み出しを行う読出画素２００と、信号電荷なしの基準電圧を与える参照画素３００と、PMOSトランジスタからなるカレントミラー回路７１と、画素に定電流を供給する負荷MOS回路７２とで構成される。
読出画素２００は、フォトダイオード（PD）等の光電変換部２１１に加えて、例えば、転送トランジスタ２１２、リセットトランジスタ２１３、増幅トランジスタ２１４、及び選択トランジスタ２１５の４つの画素トランジスタを有している。
光電変換部２１１は、その一端であるアノード電極が接地され、その他端であるカソード電極は、転送トランジスタ２１２のソースに接続されている。転送トランジスタ２１２のドレインは、それぞれリセットトランジスタ２１３のソース及び増幅トランジスタ２１４のゲートに接続されており、この接続点が、浮遊拡散領域としてのフローティングディフュージョン２２１を構成している。
リセットトランジスタ２１３のドレインは、読出し側垂直リセット入力線６１Ｓに接続されている。増幅トランジスタ２１４のソースは、読出し側垂直電流供給線６２Ｓに接続されている。増幅トランジスタ２１４のドレインは、選択トランジスタ２１５のソースと接続され、選択トランジスタ２１５のドレインは、読出し側垂直信号線２２Ｓと接続されている。
転送トランジスタ２１２のゲート、リセットトランジスタ２１３のゲート、及び選択トランジスタ２１５のゲートには、画素駆動線２１（図１）を介して、垂直駆動回路１２（図１）と接続され、駆動信号としてのパルスがそれぞれ供給される。
ここで、読出し側垂直信号線２２Ｓは、読出し側垂直リセット入力線６１Ｓ、カレントミラー回路７１の読出し側PMOSトランジスタ７１１Ｓのドレイン、及び当該差動画素読出し回路７０の出力端子７３に接続される。
また、読出し側垂直リセット入力線６１Ｓは、読出し側垂直信号線２２Ｓに接続され、選択された読出画素２００のフローティングディフュージョン２２１、すなわち、増幅トランジスタ２１４の入力端子に接続され、リセットトランジスタ２１３がオンしているとき、当該差動画素読出し回路７０の出力信号が、負帰還される。
参照画素３００は、フォトダイオード（PD）等の光電変換部３１１に加えて、例えば、転送トランジスタ３１２、リセットトランジスタ３１３、増幅トランジスタ３１４、及び選択トランジスタ３１５の４つの画素トランジスタを有している。
光電変換部３１１は、その一端であるアノード電極が接地され、その他端であるカソード電極は、転送トランジスタ３１２のソースに接続されている。転送トランジスタ３１２のドレインは、それぞれリセットトランジスタ３１３のソース及び増幅トランジスタ３１４のゲートに接続されており、この接続点が、浮遊拡散領域としてのフローティングディフュージョン３２１を構成している。
リセットトランジスタ３１３のドレインは、参照側垂直リセット入力線６１Ｒに接続されている。増幅トランジスタ３１４のソースは、参照側垂直電流供給線６２Ｒに接続されている。増幅トランジスタ３１４のドレインは、選択トランジスタ３１５のソースと接続され、選択トランジスタ３１５のドレインは、参照側垂直信号線２２Ｒと接続されている。
転送トランジスタ３１２のゲート、リセットトランジスタ３１３のゲート、及び選択トランジスタ３１５のゲートには、画素駆動線２１（図１）を介して、垂直駆動回路１２（図１）と接続され、駆動信号としてのパルスがそれぞれ供給される。
ここで、参照側垂直信号線２２Ｒは、カレントミラー回路７１の参照側PMOSトランジスタ７１１Ｒのドレイン及びゲート、並びに読出し側PMOSトランジスタ７１１Ｓのゲートに接続される。
また、参照側垂直リセット入力線６１Ｒは、所定の電源Vrstに接続されており、リセット時には、この配線を通じて選択された参照画素３００のフローティングディフュージョン３２１、すなわち、増幅トランジスタ３１４の入力端子に、所望の入力電圧信号が印加される。
なお、参照画素３００は、リセット時におけるフローティングディフュージョン３２１の端子（FD端子）の電位変動が、読出画素２００のフローティングディフュージョン２２１の端子（FD端子）の電位変動と等価な動きをする画素であることが望ましい。例えば、参照画素３００としては、画素アレイ部１１（図１）において、読出画素２００の近傍に配置されている、読み出しが終了した不活性な有効画素などを用いることができ、その場合には、図３における読出画素２００と参照画素３００の役割をカラム信号処理回路１３（図１）に設けられたスイッチで切り替えを行う。
読出し側垂直電流供給線６２Ｓ及び参照側垂直電流供給線６２Ｒは、接続点（Vcommon）で互いに接続された後、一定電流源である負荷MOS回路７２に接続されている。
以上のような構成を有する差動画素読出し回路７０においては、読出画素２００の増幅トランジスタ２１４と、参照画素３００の増幅トランジスタ３１４とが、差動増幅器を構成することで、読出画素２００の光電変換部２１１で検出された信号電荷に応じた電圧信号が、出力端子７３を介して出力される。
（差動モードとSFモードを切り替え可能な構成）
ところで、差動型の読み出しは、高い変換効率が得られるために、例えば、明時には、ダイナミックレンジの大きいソースフォロア型の読み出しで、読み出しが行われることが望ましい。すなわち、差動型の読み出し（以下、差動モードという）と、ソースフォロア型の読み出し（以下、SFモードという）とを適宜切り替えることで、より適切な読み出しを行うことができる場合がある。
そこで、次に、図４及び図５を参照して、差動モードでの読み出しと、SFモードでの読み出しとを切り替え可能な構成について説明する。
（差動モード）
図４は、差動モードでの読み出しを行う画素アンプの構成例を示す回路図である。
図４において、読出画素２００は、図３の読出画素２００と同様に構成され、読出し側垂直信号線２２Ｓ、読出し側垂直リセット入力線６１Ｓ、及び読出し側垂直電流供給線６２Ｓについても、図３に示した接続形態と同様に接続されている。
また、図４において、参照画素３００は、図３の参照画素３００と同様に構成され、参照側垂直信号線２２Ｒ、参照側垂直リセット入力線６１Ｒ、及び参照側垂直電流供給線６２Ｒについても、図３に示した接続形態と同様に接続されている。なお、参照画素３００は、読出画素２００に近接する等価な有効画素であって、差動の基準電圧を決めるための画素である。
ここで、図４においては、読出画素２００と参照画素３００に対し、画素周辺部４００が設けられている。この画素周辺部４００には、スイッチSW1ないしSW9が設けられ、スイッチSW1ないしSW9がスイッチング動作をすることで、差動モードでの読み出しと、SFモードでの読み出しとが切り替えられる。
具体的には、差動モードでの読み出しを行う場合には、読出画素２００に対し、スイッチSW1がスイッチング動作を行うことで、増幅トランジスタ２１４のソースに接続された読出し側垂直電流供給線６２Ｓが、負荷MOS回路７２に接続される。さらに、読出画素２００に対し、スイッチSW8がスイッチング動作を行うことで、読出し側垂直リセット入力線６１Ｓが、読出し側垂直信号線２２Ｓに接続される。
また、差動モードでの読み出しを行う場合には、参照画素３００に対し、スイッチSW4がスイッチング動作を行うことで、増幅トランジスタ３１４のソースに接続された参照側垂直電流供給線６２Ｒが、負荷MOS回路７２に接続される。さらに、参照画素３００に対し、スイッチSW9がスイッチング動作を行うことで、参照側垂直リセット入力線６１Ｒが、参照側垂直信号線２２Ｒに接続される。
画素周辺部４００は、読出し側PMOSトランジスタ７１１Ｓと参照側PMOSトランジスタ７１１Ｒからなるカレントミラー回路７１を有している。
画素周辺部４００において、スイッチSW2及びスイッチSW3がスイッチング動作を行うことで、読出し側垂直信号線２２Ｓは、カレントミラー回路７１の読出し側PMOSトランジスタ７１１Ｓのドレインに接続される。一方で、画素周辺部４００において、スイッチSW5及びスイッチSW6がスイッチング動作を行うことで、参照側垂直信号線２２Ｒは、カレントミラー回路７１の参照側PMOSトランジスタ７１１Ｒのドレイン及びゲート、並びに読出し側PMOSトランジスタ７１１Ｓのゲートに接続される。なお、差動モードでの読み出しを行う場合には、スイッチSW7はオン状態とされる。
このように、画素周辺部４００のスイッチSW1ないしSW9がスイッチング動作を行うことで、読出画素２００の増幅トランジスタ２１４と、参照画素３００の増幅トランジスタ３１４とが、差動増幅器を構成して、差動モードでの読み出しが行われる。これにより、読出画素２００の光電変換部２１１で検出された信号電荷に応じた電圧信号が、読出し側垂直信号線２２Ｓ（及び出力端子７３）を介して、カラム信号処理回路１３（図１）のAD変換器（ADC）に出力される。
また、画素周辺部４００のスイッチSW1ないしSW9を切り替えることで、読出画素２００と参照画素３００とを入れ替えることができるため、余分な画素を増やすことなく、画素アレイ部１１に配置された全画素を読み出すことが可能となる。
なお、図４に示した差動モードでの読み出しを行う画素アンプの構成では、画素アレイ部１１で、読出画素２００と参照画素３００とが同一の行内に横配置されている場合を例示したが、例えば、読出画素２００と参照画素３００とが同一の列内に縦配置されるようにするなど、読出画素２００と参照画素３００との配置関係は、任意である。
（SFモード）
図５は、SFモードでの読み出しを行う画素アンプの構成例を示す回路図である。
図５において、読出画素２００、参照画素３００、及び画素周辺部４００は、図４に示した構成と同様に構成されるが、画素周辺部４００のスイッチSW1ないしSW9がスイッチング動作を行うことで、動作モードが、差動モードからSFモードに切り替えられている。
具体的には、SFモードでの読み出しを行う場合には、読出画素２００に対し、スイッチSW1がスイッチング動作を行うことで、増幅トランジスタ２１４のソースに接続された読出し側垂直電流供給線６２が電源電圧Vddに接続され、垂直信号線２２が負荷MOS回路７２に接続される。さらに、読出画素２００に対し、スイッチSW8がスイッチング動作を行うことで、垂直リセット入力線６１が、電源電圧Vddに接続される。
同様に、SFモードでの読み出しを行う場合には、読出画素３００に対し、スイッチSW4がスイッチング動作を行うことで、増幅トランジスタ３１４のソースに接続された読出し側垂直電流供給線６２が電源電圧Vddに接続され、垂直信号線２２が負荷MOS回路７２に接続される。さらに、読出画素３００に対し、スイッチSW9がスイッチング動作を行うことで、垂直リセット入力線６１が、電源電圧Vddに接続される。
また、画素周辺部４００においては、スイッチSW2，SW3と、スイッチSW5，SW6が、スイッチング動作を行うことで、読出し側PMOSトランジスタ７１１Ｓと、参照側PMOSトランジスタ７１１Ｒとの接続が解除され、差動モード用のカレントミラー回路７１が切り離される。なお、SFモードでの読み出しを行う場合には、スイッチSW7はオフ状態とされる。
このように、画素周辺部４００のスイッチSW1ないしSW9がスイッチング動作を行うことで、読出画素２００の増幅トランジスタ２１４と、読出画素３００の増幅トランジスタ３１４とが別個に（１列ごとに）、ソースフォロア反転増幅器を構成して、SFモードでの読み出しが行われる。これにより、読出画素２００（３００）の光電変換部２１１（３１１）で検出された信号電荷に応じた電圧信号が、垂直信号線２２を介して、カラム信号処理回路１３（図１）のAD変換器（ADC）に出力される。
以上のように、画素周辺部４００において、スイッチSW1ないしSW9がスイッチング動作を行うことで、差動モードでの読み出しと、SFモードでの読み出しとを、容易に切り替えることができる。例えば、明時において、ダイナミックレンジの大きいソースフォロア型の読み出しに切り替えることができる。
＜３．増幅トランジスタの構造の例＞
ところで、画素アンプにおいては、差動モードでの読み出しと、SFモードでの読み出しとを切り替え可能な構成を採用する場合に、それらのモードごとに、増幅トランジスタ２１４（３１４）における電流の流れる向きが異なるような構成となることが想定され、その場合には、電流の向きに応じて各種の特性が変動することになる。そこで、以下、本技術を適用した増幅トランジスタの構造として、電流の流れる向きに応じた特性の変動に対応した増幅トランジスタ２１４の構造について説明する。
（構造の例）
図６は、本技術を適用した増幅トランジスタの構造の例を示す断面図である。図６においては、増幅トランジスタ２１４の断面構造を示しているが、そこに表記されたソース（Source）とドレイン（Drain）は、差動モードにおける電流方向での端子名に対応している。
増幅トランジスタ２１４においては、ソース側にLDD２１４Ｂ－Ｓが形成され、ドレイン側にLDD２１４Ｂ－Ｄが形成され、LDD２１４Ｂ－ＳとLDD２１４Ｂ－Ｄのそれぞれが、ゲート（Gate）とオーバーラップしている構造となる。また、ゲートに対しては、酸化膜２１４Ａが形成されている。
ここで、LDD（Lightly Doped Drain）は、ドレインとソースの近傍に、より薄い不純物を重ねて拡散させた構造である。ソース側のLDD２１４Ｂ－Ｓとドレイン側のLDD２１４Ｂ－Ｄは、例えば、ｎ型の領域に不純物を注入することで形成される。
また、ソース側のLDD２１４Ｂ－Ｓとドレイン側のLDD２１４Ｂ－Ｄを形成する不純物は、同一の不純物であることは勿論、異なる不純物であってもよい。なお、ソースを形成する領域（第１の領域）、及びドレインを形成する領域（第２の領域）は、例えば、ｎ型の領域であって、リン（P）等の不純物を含むようにすることができる。
同一の不純物を用いる場合には、例えば、ソース側のLDD２１４Ｂ－Ｓの領域、及びドレイン側のLDD２１４Ｂ－Ｄの領域のそれぞれに、ヒ素（As）又はリン（P）等の不純物を用いることができる。
一方で、異なる不純物を用いる場合には、例えば、ソース側のLDD２１４Ｂ－Ｓには、不純物として、拡散速度がドレイン側の不純物よりも遅いイオン種を用いることができる。また、例えば、ドレイン側のLDD２１４Ｂ－Ｄには、不純物として、拡散速度がソース側の不純物よりも速いイオン種を用いることができる。より具体的には、ソース側のLDD２１４Ｂ－Ｓの領域に、例えばヒ素（As）等の拡散の遅い不純物を用い、ドレイン側のLDD２１４Ｂ－Ｄの領域に、例えばリン（P）等の拡散の速い不純物を用いることができる。
また、増幅トランジスタ２１４において、LDD２１４Ｂ－ＳとLDD２１４Ｂ－Ｄとは、左右で非対称なLDD構造となっている。すなわち、ドレイン側のLDD２１４Ｂ－Ｄのゲートの下側へのオーバーラップ長（ΔＸｄ）が、ソース側のLDD２１４Ｂ－Ｓのゲートの下側へのオーバーラップ長（ΔＸｓ）よりも短く、かつ、ドレイン側のLDD２１４Ｂ－Ｄの接合深さ（ΔＺｄ）が、ソース側のLDD２１４Ｂ－Ｓの接合深さ（ΔＺｓ）よりも深い構造を有している。
ここでは、ゲート端（図中の縦方向の一点鎖線）を原点０としたとき、下記の式（１）、かつ、式（２）の関係が満たされる。
ΔＺｄ ＞ ΔＺｓ ・・・（１）
０ ≦ ΔＸｄ ＜ ΔＸｓ ・・・（２）
なお、LDD２１４Ｂ－ＳとLDD２１４Ｂ－Ｄの接合深さ（ΔＺｓ，ΔＺｄ）として、ゲートとオーバーラップしている部分の深さをそれぞれ、ΔＺｓ’，ΔＺｄ’とすれば、上述した式（１）、かつ、式（２）の関係とともに、下記の式（３）の関係も満たしているとも言える。
ΔＺｄ’ ＞ ΔＺｓ’ ・・・（３）
以上のように、増幅トランジスタ２１４においては、ドレイン側のLDDのゲートの下側への回り込み量（オーバーラップ量）を最小限にして、かつ、ドレイン側のLDDの接合深さをソース側のLDDの接合深さよりも深くなるように設計することで、他の特性を悪化させることなく、PRNU(Photo Response Non Uniformity)やRTN(Random Telegraph Signal)を改善することができるようにしている。
なお、図６においては、増幅トランジスタ２１４の断面構造として、ソース（Source）とドレイン（Drain）を、差動モードにおける電流方向での端子名に対応するようにし、その電流の向きは、図中の左側から右側に向かう方向とされるが、SFモードの場合の電流の向きはその反対の向きとされる。
（製法の例）
次に、増幅トランジスタ２１４の製造方法について説明する。ここでは、一般的な増幅トランジスタの製造方法のプロセスと、本技術を適用した増幅トランジスタの製造方法のプロセスとの違いを明確にするために、図７ないし図１０を参照して一般的な増幅トランジスタの製造方法を説明した後に、図１１及び図１２を参照して、本技術を適用した増幅トランジスタの製造方法について説明する。
（一般的な製法）
まず、図７ないし図１０を参照しながら、一般的な増幅トランジスタの製造方法を説明する。
図７に示すように、第１の工程では、化学蒸着法（CVD：Chemical Vapor Deposition）等が行われ、シリコン（Si）基板上に、酸化膜（SiO2）と多結晶シリコン（Poly）が形成される（図７のＡ）。続いて、第２の工程では、酸化膜と多結晶シリコンがエッチングされ、ゲートが形成される（図７のＢ）。ここでは、ゲート酸化膜となる部分を除いた部分の酸化膜の一部が残されているが、第３の工程では、DHF(希フッ酸)処理によって、その酸化膜の一部が剥離される（図７のＣ）。
また、図８に示すように、第４の工程では、熱酸化処理が行われ、全面に酸化膜が形成される（図８のＤ）。続いて、第５の工程では、イオン注入が行われ、ソース側の領域とドレイン側の領域のそれぞれに、不純物としてヒ素（As）が注入される（図８のＥ）。続いて、第６の工程では、イオン注入後の全面に、SiO膜が形成される（図８のＦ）。
さらに、図９に示すように、第７の工程では、サイドウォール膜成長が行われ、全面に窒化膜（SiN）が形成される（図９のＧ）。続いて、第８の工程では、サイドウォールエッチング（エッチバック）が行われ、ゲートの側壁にのみ、窒化膜が残される（図９のＨ）。ここでは、ソース側の領域とドレイン側の領域に、酸化膜の一部が残されているが、第９の工程では、DHF処理によって、その酸化膜の一部が剥離される（図９のＩ）。
また、図１０に示すように、第１０の工程では、ゲートの側壁の窒化膜形成後の全面に、SiO膜が形成される（図１０のＪ）。続いて、第１１の工程では、シリコン基板のｎ型の領域に、不純物としてリン(P)が注入され、ソースとドレインが形成される（図１０のＫ）。その後、ゲート、ソース、ドレインのシリサイド化や、配線などの工程が行われることで、一般的な増幅トランジスタが完成する（図１０のＬ）。
図１０のＬに示すように、一般的な増幅トランジスタは、ソース側とドレイン側に、LDDが形成されているが、ソース側のLDDのオーバーラップ長（ΔＸｓ）と、ドレイン側のLDDのオーバーラップ長（ΔＸｄ）とは、同一の長さとなる。また、ソース側のLDDの接合深さ（ΔＺｓ）と、ドレイン側の接合深さ（ΔＺｄ）とは、同一の深さとなる。
すなわち、一般的な増幅トランジスタの構造では、下記の式（４）、かつ、式（５）の関係が満たされる。
ΔＺｓ ＝ ΔＺｄ ・・・（４）
ΔＸｓ ＝ ΔＸｄ ・・・（５）
（本技術の製法）
次に、図１１及び図１２を参照しながら、本技術を適用した増幅トランジスタの製造方法を説明する。ただし、本技術を適用した増幅トランジスタの製造方法（本技術の製法）の工程において、上述した一般的な増幅トランジスタの製造方法（一般的な製法）の工程と同様の工程については、その説明を適宜省略するものとする。
本技術の製法においては、上述した一般的な製法と同様に、第１の工程ないし第４の工程が行われ、シリコン（Si）基板上に形成された酸化膜（SiO2）と多結晶シリコン（Poly）がエッチングされてゲートが形成される（図７のＡないし図８のＤ）。
その後、本技術の製法においては、第５の工程ないし第７の工程が行われるが、これらの工程は、上述した一般的な製法の第５の工程ないし第６の工程とは、特に、イオン注入の工程を、ソース側とドレイン側で別々の工程として行う点で異なっている。
すなわち、図１１に示すように、本技術の製法の第５の工程では、ソース側のイオン注入を行うに際し、シリコン基板に形成されるドレイン側の領域と、ゲートの一部の領域に被覆されたフォトレジスト９０１が保護材（マスク）の役割を果たすようにすることで、ソース側の領域に、ヒ素（As）が注入される（図１１のＥ'）。
続いて、第６の工程では、ソース側のイオン注入後の全面にSiO膜が形成される（図１１のＦ'）。なお、このSiO膜が、ドレイン側のイオン注入の際に、LDDの不純物（ヒ素（As））が、ゲート（多結晶シリコン（Poly））の下側に回り込まないようなスペーサとして、オフセットさせる機能を有している。
そして、第７の工程では、ドレイン側のイオン注入を行うに際し、シリコン基板に形成されるソース側の領域と、ゲートの一部の領域に被覆されたフォトレジスト９０１が保護材（マスク）の役割を果たすようにすることで、ドレイン側の領域に、ヒ素（As）が注入される（図１１のＥ''）。ここでは、第６の工程で形成されSiO膜（ゲートのドレイン側の側壁のSiO膜）がスペーサとなることで、ドレイン側のLDDの不純物であるヒ素（As）が、ゲート（多結晶シリコン（Poly））の下側に回り込まないようにしている。
すなわち、ここでは、ヒ素（As）の拡散長に対応したスペーサを設けることで、ドレイン側のイオン注入時にヒ素が拡散したときに、拡散したヒ素が多結晶シリコン（Poly）の下側に回り込まないようにすることができる（いわば寸止めすることができる）。例えば、ヒ素の拡散長が数十nmであるとすれば、スペーサの幅もそれに合わせた幅（ヒ素の拡散長と同一の幅）とすればよい。なお、ここでは、例えばリン（P）などの他の不純物を用いる場合には、その不純物の拡散長に合わせたスペーサを設けるようにすればよい。また、ここでは、寸止めに限らず、上述した式（２）の関係を満たしていればよい。
このように、本技術の製法では、イオン注入に際して不純物が拡散するのを見越して、不純物の拡散長に合わせたスペーサを設けている。つまり、上述した一般的な製法の場合には、ゲート（多結晶シリコン（Poly））の際でヒ素（As）の注入を行っているため（図８のＥ）、拡散したヒ素が多結晶シリコン（Poly）の下側に回り込んでしまうが、本技術の製法では、ヒ素（As）の拡散長に合わせたスペーサを設けることで、拡散したヒ素が、多結晶シリコン（Poly）の際で寸止めされるようにしてその下側に回り込まないようにしている。
ただし、ここでは、ランダムノイズ（RN：Random Noise）の観点から、サイドウォール（SW：Side Wall）下の表面のＮ濃度は、上述した一般的な製法と同等以上とすることが必須の条件とされる。つまり、本技術の製法では、ヒ素（As）の拡散長に合わせたスペーサ（SiO膜）を設けることでその分だけスルー膜も増えるため、SiO膜が形成されている場合に（SiO膜越しに）、ドレイン側のLDDを形成するに際してこの条件を満たすためには、高エネルギーで、かつ、高ドーズ量とする必要がある。
その結果として、ドレイン側の領域では、ソース側の領域とは拡散長が異なって、ドレイン側のLDDの接合深さが、ソース側のLDDの接合深さよりも深くなることになる。換言すれば、このような工程を経ると、必然的にドレイン側のLDDの接合深さは深くなると言える。
本技術の製法においては、第８の工程ないし第１２の工程として、上述した一般的な製法における第７の工程ないし第１１の工程と同様の工程が行われ、ゲートの側壁に窒化膜が形成された後に（図９のＧないし図９のＩ）、シリコン基板のｎ型の領域に、不純物としてリン(P)が注入されることで、ソースとドレインが形成される（図１０のＪないし図１０のＫ）。その後、ゲート、ソース、ドレインのシリサイド化や、配線などの工程が行われることで、本技術を適用した増幅トランジスタが完成する（図１２のＬ'）。
図１２のＬ'に示すように、本技術を適用した増幅トランジスタは、ソース側とドレイン側に、LDDが形成されているが、ドレイン側のLDDのオーバーラップ長（ΔＸｄ）は、ソース側のLDDのオーバーラップ長（ΔＸｓ）よりも短くなる。また、ドレイン側のLDDの接合深さ（ΔＺｄ）は、ソース側のLDDの接合深さ（ΔＺｓ）よりも深くなる。
すなわち、本技術を適用した増幅トランジスタでは、上述した式（１）、かつ、式（２）の関係が満たされる。なお、ここでは、上述したように、ソース側とドレイン側の接合深さ（ΔＺｓ，ΔＺｄ）として、ゲートとオーバーラップしている部分を、ΔＺｓ’，ΔＺｄ’とすれば、上述した式（３）の関係も満たしている。
（本技術の効果）
本技術を適用した増幅トランジスタの構造を採用することで、特に、次の４つの効果が得られる。
（Ａ）差動モード時のPRNUの改善
（Ｂ）差動モード時の変換効率の向上
（Ｃ）RTSの改善
（Ｄ）ドレイン抵抗の低減
ここでは、図１３に示した増幅トランジスタ２１４の構造を参照しながら、（Ａ）ないし（Ｄ）の４つの効果の詳細を説明する。ただし、図１３においては、差動モード時のドレイン側のゲートのオーバーラップ容量を、Cgdで表している。また、図１３においては、ゲートの下側における電子（e-）の流れを図中の実線又は点線の矢印で表している。
（Ａ）差動モード時のPRNUの改善
第１の効果として、増幅トランジスタ２１４の構造を採用することで、差動モード時のドレイン側のゲートのオーバーラップ容量Cgdが低減し、PRNU(Photo Response Non Uniformity)を改善することができる。
ここで、差動モードでの駆動は、SFモードでの駆動に比べて、高い変換効率を得ることができる。差動モード時の変換効率は、下記の式（６）により表すことができる。
Figure 0007258889000001
なお、式（６）において、Cfd_totalはFD(Floating Diffusion)容量を表し、Avはオープンループゲインを表し、Cgdはドレイン側のゲートのオーバーラップ容量を表し、Cfd_vslはFDノードと垂直信号線（VSL）間の配線容量を表している。
また、変換効率が高い差動画素アンプでは、変換効率のバラツキの影響を受けやすく、変換効率のバラツキに起因した信号出力のバラツキが増大する。ここで、画素アレイ部１１に２次元状に配置される各画素の列方向に設けられる、垂直信号線（VSL）の出力信号のバラツキは、一般的に、PRNUという量で表される。
このように、差動モードでは、高い変換効率で信号電荷を読み出すことができるが、オーバーラップ容量Cgdのバラツキを抑制することで、変換効率のバラツキ、すなわち、感度不均一性（PRNU）を下げることができる。一方で、オーバーラップ容量Cgdのバラツキを抑制するためには、ドレイン側のLDD２１４Ｂ－Ｄのオーバーラップ長（ΔＸｄ）を短くすることが最も効果的である。また、オーバーラップ容量Cgdは、LDDによるゲートのオーバーラップ容量成分が支配的で、オーバーラップ容量Cgdのバラツキを抑制するためには、ドレイン側のLDD２１４Ｂ－Ｄのゲートのオーバーラップ量を下げることが最も効果的である。
増幅トランジスタ２１４においては、上述の式（２）で表すように、ドレイン側のLDD２１４Ｂ－Ｄのオーバーラップ長（ΔＸｄ）を短くして（ドレイン側のゲートのオーバーラップ量を下げて）オーバーラップ容量Cgd（のバラツキ）を低減する（Cgdの絶対値を下げる）ことができるため、結果として、PRNUを改善することができる。
（Ｂ）差動モード時の変換効率の向上
第２の効果として、増幅トランジスタ２１４の構造を採用することで、上述の式（２）で表すように、ドレイン側のLDD２１４Ｂ－Ｄのオーバーラップ長（ΔＸｄ）を短くすることができるため、差動モード時のオーバーラップ容量Cgdが低減し、変換効率を上げることができる。すなわち、差動モード時の変換効率は、上述の式（６）により表すことができるが、ドレイン側のゲートのオーバーラップ容量Cgdを低減する（Cgdの絶対値を下げる）ことができれば、変換効率が上がることは明らかである。
さらに、本技術の製法では、不純物の拡散長に応じたスペーサを設けることで、拡散した不純物がゲート（Poly）の下側に回り込まないようにしているため、上述の式（２）の関係を有することとなって、LDDを形成しない場合に限りなく近い変換効率を実現することができる。
（Ｃ）RTSの改善
第３の効果として、増幅トランジスタ２１４の構造を採用することで、ドレイン領域のLDD拡散量が深いため、電子はゲート界面よりも深い位置を流れることができる。そのため、深くなった領域全体に電子が流れることになって、サイドウォール（SW）下の界面のトラップから電子を遠ざけることができるため、RTS(Random Telegraph Signal)を改善することができる最適な構造となっている。
すなわち、RTSノイズの原因としては、MOSの界面準位による電子のランダムな捕獲と放出が知られているが、ドレイン側のLDD２１４Ｂ－Ｄが、上述の式（１）の関係を有することで、図１３において、点線の矢印で示すように、電子（e-）がゲート界面よりも深い位置を流れるため、RTSを改善することが可能となる。
（Ｄ）ドレイン抵抗の低減
第４の効果として、増幅トランジスタ２１４の構造を採用することで、差動モード時のドレイン側のLDD２１４Ｂ－Ｄの接合深さ（ΔＺｄ）が深いため、ドレイン抵抗を低くすることができる。すなわち、ドレイン側のLDD２１４Ｂ－Ｄが、上述の式（１）の関係を有しているため、LDD２１４Ｂ－Ｄの接合深さ（ΔＺｄ）が深く、その領域を（全体的に）電子が流れることとなってドレイン抵抗が低くなる。
ここで、増幅トランジスタ２１４において、LDD２１４Ｂ－Ｄの接合深さ（ΔＺｄ）が深くなるのは、上述した本技術の製法の工程を経ることで必然的にそのような構造となるのであるが、LDD２１４Ｂ－Ｄの接合深さ（ΔＺｄ）が深くなることで、（Ｃ）RTSの改善と、（Ｄ）ドレイン抵抗の低減という効果が付帯的に得られることになる。
なお、上述した式（２）の関係に示すように、ソース側のLDD２１４Ｂ－Ｓのオーバーラップ長（ΔＸｓ）は、ドレイン側のLDD２１４Ｂ－Ｄのオーバーラップ長（ΔＸｄ）よりも長くなるが、これは、ソース側のほうが、トラップ感度が高いので、ランダムノイズ（RN）の観点から、ソース側のLDD２１４Ｂ－Ｓのオーバーラップ量を増やすのが有利であるためである。
また、差動モードでの駆動時だけを想定すれば、ドレイン側のLDD２１４Ｂ－Ｄを形成しない構造を採用することができるが、差動モードとSFモードで、同一の増幅トランジスタ２１４を用い、かつ、差動モードとSFモードとで、ソースとドレインを入れ替えて用いる場合には、そのような構造が最適な構造とはならない。
すなわち、差動モードにおいて、ドレイン側のLDD２１４Ｂ－Ｄを形成しない構造を採用した場合、SFモードでは、LDDを形成していない側がソース側になるため、SFモード時のランダムノイズ（RN）が悪化するという問題がある。また、差動モード時においてもホットキャリア（HC：Hot Carrier）が劣化してしまう。よって、増幅トランジスタ２１４において、差動モードとSFモードとを両立させるためには、図１３に示した構造、すなわち、上述した式（１）ないし式（３）の関係を満たす構造であることが好適とされる。
さらに、図１３に示すように、増幅トランジスタ２１４において、ソース側のLDD２１４Ｂ－Ｓとドレイン側のLDD２１４Ｂ－Ｄを形成する不純物としては、拡散しにくいヒ素（As）を用いるのが好適であるが、リン（P）などの他の不純物を用いるようにしてもよい。また、上述した式（１）ないし式（３）の関係を満たしていれば、ソース側のLDD２１４Ｂ－Ｓを形成する不純物と、ドレイン側のLDD２１４Ｂ－Ｄを形成する不純物とが異なるようにしてもよい。
なお、上述した特許文献１，２に開示されている技術は、画素トランジスタにおいて、電流の流れる向きが双方向となるケースが想定されていないため、例えば、次のような問題が生じる可能性がある。すなわち、第１に、LDDを抜いた側をドレインとして使用する場合に、LDDがある領域に対して電界強度が強くなるため、ホットキャリア（HC）劣化が生じる恐れがある。第２に、前述のホットキャリア（HC）により発生したトラップサイトがある状態でソースとして使用すると、1/fノイズ特性が劣化する恐れがある。
それに対して、本技術を適用した増幅トランジスタでは、例えば、増幅トランジスタを、差動モードとSFモードとで電流の流れる向きが異なる（電流の流れる向きが双方向となる）使い方をすることで、複数の機能を実現する回路方式において、差動モードに応じた電流の向きを前提としたときに、ドレイン側のLDDのゲート下へのオーバーラップ長はソース側よりも小さく、かつ、ドレイン側のLDDの接合深さがソース側よりも深い構造を有することで、例えば、上述した（Ａ）ないし（Ｄ）の４つの効果が得られ、差動モードやSFモードのモードごとの電流の流れる向きに応じた特性の変動に対応することができる。
＜４．変形例＞
（裏面照射型の構造）
上述したように、図１のCMOSイメージセンサ１０は、例えば、裏面照射型のCMOSイメージセンサとすることができる。裏面照射型とすることで、画素のレイアウト上の自由度をより向上させることが可能となる。
また、上述した説明では、本技術を適用した構造として、増幅トランジスタの構造を一例に説明したが、本技術は、増幅トランジスタに限らず、他の画素トランジスタの構造に適用することができる。さらに、本技術は、CMOSイメージセンサ等の固体撮像装置（のトランジスタの構造）に限らず、半導体装置全般（のトランジスタの構造）に適用することができる。
＜５．電子機器の構成＞
図１４は、本技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。
電子機器１０００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
電子機器１０００は、固体撮像装置１００１、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び、電源部１００７から構成される。また、電子機器１０００において、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び電源部１００７は、バスライン１００８を介して相互に接続されている。
固体撮像装置１００１は、上述したCMOSイメージセンサ１０（図１）に対応しており、画素アレイ部１１（図１）に２次元状に配置される複数の画素１００（２００，３００）に対して、ソース接地型や差動型などでの読み出しが行われる。また、各画素２００（３００）の増幅トランジスタ２１４（３１４）では、LDD２１４Ｂ－ＳとLDD２１４Ｂ－Ｄとが、上述した式（１）、式（２）、及び式（３）の関係を満たした構造を有している。
DSP回路１００２は、固体撮像装置１００１から供給される信号を処理するカメラ信号処理回路である。DSP回路１００２は、固体撮像装置１００１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、DSP回路１００２により処理された画像データを、フレーム単位で一時的に保持する。
表示部１００４は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置１００１で撮像された動画又は静止画を表示する。記録部１００５は、固体撮像装置１００１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部１００６は、ユーザによる操作に従い、電子機器１０００が有する各種の機能についての操作指令を出力する。電源部１００７は、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、及び、操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
電子機器１０００は、以上のように構成される。本技術は、以上説明したように、固体撮像装置１００１に適用される。具体的には、CMOSイメージセンサ１０（図１）は、固体撮像装置１００１に適用することができる。固体撮像装置１００１に本技術を適用することで、各画素２００（３００）の増幅トランジスタ２１４（３１４）では、LDD２１４Ｂ－ＳとLDD２１４Ｂ－Ｄとが、上述した式（１）ないし式（３）の関係を満たしているため、差動モードとSFモードを切り替え可能な場合に、電流の流れる向きに応じた特性の変動に対応することができる。
＜６．固体撮像装置の使用例＞
図１５は、本技術を適用した固体撮像装置の使用例を示す図である。
CMOSイメージセンサ１０（図１）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図１５に示すように、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、CMOSイメージセンサ１０を使用することができる。
具体的には、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば、図１４の電子機器１０００）で、CMOSイメージセンサ１０を使用することができる。
交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、CMOSイメージセンサ１０を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、CMOSイメージセンサ１０を使用することができる。
セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
＜７．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１７は、撮像部１２０３１の設置位置の例を示す図である。
図１７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２１０１に適用され得る。具体的には、図１のCMOSイメージセンサ１０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、例えば、差動モードとSFモードを切り替え可能な場合に、電流の流れる向きに応じた特性の変動に対応することができるため、撮像条件に適したモードでの撮像を行って、より高品質な撮像画像を得ることができるので、より正確に歩行者等の障害物を認識することが可能になる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、本技術は、以下のような構成をとることができる。
（１）
光電変換部を有する画素が２次元状に配置された画素アレイ部を備え、
前記画素のトランジスタは、ソース側のLDD(Lightly Doped Drain)領域とドレイン側のLDD領域におけるゲートの下側へのオーバーラップ量が異なり、かつ、前記ソース側のLDD領域の接合深さと前記ドレイン側のLDD領域の接合深さが異なる構造を有する
固体撮像装置。
（２）
前記ソースを形成する第１の領域、及び前記ソース側のLDD領域は、ｎ型の領域であり、
前記ドレインを形成する第２の領域、及び前記ドレイン側のLDD領域は、ｎ型の領域である
前記（１）に記載の固体撮像装置。
（３）
前記ドレイン側のLDD領域は、前記ソース側のLDD領域よりも前記ゲートの下側へのオーバーラップ量が少なく、かつ、前記ソース側のLDD領域よりも接合深さが深い構造を有する
前記（１）又は（２）に記載の固体撮像装置。
（４）
前記ドレイン側のLDD領域は、前記ゲートの下側のオーバーラップ部分の深さが、前記ソース側のLDD領域における前記ゲートの下側のオーバーラップ部分の深さよりも深い構造を有する
前記（３）に記載の固体撮像装置。
（５）
前記ドレイン側のLDD領域は、前記ゲートの下側のオーバーラップ部分の深さが、そのオーバーラップ部分を除いた部分の深さよりも浅い構造を有する
前記（４）に記載の固体撮像装置。
（６）
前記ソース側のLDD領域は、前記ゲートの下側のオーバーラップ部分の深さが、そのオーバーラップ部分を除いた部分の深さよりも浅い構造を有する
前記（４）又は（５）に記載の固体撮像装置。
（７）
前記トランジスタは、増幅トランジスタを含む
前記（１）ないし（６）のいずれかに記載の固体撮像装置。
（８）
前記増幅トランジスタは、モードに応じて電流の流れる向きが異なる
前記（７）に記載の固体撮像装置。
（９）
前記画素は、読み出し方式として、差動型の読み出しと、ソースフォロア型の読み出しに対応しており、
前記モードは、差動型の読み出しに対応した第１のモードと、ソースフォロア型の読み出しに対応した第２のモードを含む
前記（８）に記載の固体撮像装置。
（１０）
前記増幅トランジスタは、前記第１のモードに応じた電流の向きを前提とした構造を有する
前記（９）に記載の固体撮像装置。
（１１）
前記ソース側のLDD領域を形成する第１の不純物と、前記ドレイン側のLDD領域を形成する第２の不純物とは、同一の不純物からなる
前記（２）ないし（６）のいずれかに記載の固体撮像装置。
（１２）
前記第１の不純物及び前記第２の不純物は、ヒ素（As）又はリン（P）を含む
前記（１１）に記載の固体撮像装置。
（１３）
前記ソース側のLDD領域を形成する第１の不純物と、前記ドレイン側のLDD領域を形成する第２の不純物とは、異なる不純物からなる
前記（２）ないし（６）のいずれかに記載の固体撮像装置。
（１４）
前記ソース側のLDD領域は、前記第２の不純物よりも拡散速度の遅い前記第１の不純物により形成され、
前記ドレイン側のLDD領域は、前記第１の不純物よりも拡散速度の速い前記第２の不純物により形成される
前記（１３）に記載の固体撮像装置。
（１５）
前記第１の不純物は、ヒ素（As）を含み、
前記第２の不純物は、リン（P）を含む
前記（１４）に記載の固体撮像装置。
（１６）
光電変換部を有する画素が２次元状に配置された画素アレイ部を備え、
前記画素のトランジスタは、ソース側のLDD領域とドレイン側のLDD領域におけるゲートの下側へのオーバーラップ量が異なり、かつ、前記ソース側のLDD領域の接合深さと前記ドレイン側のLDD領域の接合深さが異なる構造を有する
固体撮像装置
が搭載された電子機器。
１０ CMOSイメージセンサ， １１ 画素アレイ部， ２２ 垂直信号線， ２２Ｓ 読出し側垂直信号線， ２２Ｒ 参照側垂直信号線， ５０ ソース接地画素読出し回路， ５１ 負荷MOS回路， ５２ 定電圧源， ６１ 垂直リセット入力線， ６１Ｓ 読出し側垂直リセット入力線， ６１Ｒ 参照側垂直リセット入力線， ６２ 垂直電流供給線， ６２Ｓ 読出し側垂直電流供給線， ６２Ｒ 参照側垂直電流供給線， ７０ 差動画素読出し回路， ７１ カレントミラー回路， ７２ 負荷MOS回路， １００ 読出画素（画素）， １１１ 光電変換部， １１２ 転送トランジスタ， １１３ リセットトランジスタ， １１４ 増幅トランジスタ， １１５ 選択トランジスタ， １２１ フローティングディフュージョン， ２００ 読出画素（画素）， ２１１ 光電変換部， ２１２ 転送トランジスタ， ２１３ リセットトランジスタ， ２１４ 増幅トランジスタ， ２１４Ａ 酸化膜， ２１４Ｂ－Ｓ ソース側のLDD， ２１４Ｂ－Ｄ ドレイン側のLDD， ２１５ 選択トランジスタ， ２２１ フローティングディフュージョン， ３００ 参照画素（画素）， ３１１ 光電変換部， ３１２ 転送トランジスタ， ３１３ リセットトランジスタ， ３１４ 増幅トランジスタ， ３１５ 選択トランジスタ， ３２１ フローティングディフュージョン， ４００ 画素周辺部， ５１１、５１２ PMOSトランジスタ， ７１１Ｓ 読出し側PMOSトランジスタ， ７１１Ｒ 参照側PMOSトランジスタ， １０００ 電子機器， １００１ 固体撮像装置， １２０３１ 撮像部， SW1ないしSW9 スイッチ

Claims (8)

  1. 光電変換部を有する画素が２次元状に配置された画素アレイ部を備え、
    前記画素は、読み出し方式として、差動型の読み出しと、ソースフォロア型の読み出しに対応しており、
    前記画素のトランジスタは、差動型の読み出しに対応した第１のモードの場合に電流の流れる向きが第１の方向となり、ソースフォロア型の読み出しに対応した第２のモードの場合に電流の流れる向きが前記第１の方向と反対の第２の方向となる増幅トランジスタを含み、
    前記増幅トランジスタは、前記第１のモードの場合における前記第１の方向であるドレイン側からソース側に流れる電流の向きを前提とした構造として、前記ソース側のLDD(Lightly Doped Drain)領域と前記ドレイン側のLDD領域が形成された構造を有し、
    前記ドレイン側のLDD領域は、
    前記ソース側のLDD領域よりもゲートの下側へのオーバーラップ量が少なく、かつ、前記ソース側のLDD領域よりも接合深さが深く、
    前記ゲートの下側のオーバーラップ部分の深さが、前記ソース側のLDD領域における前記ゲートの下側のオーバーラップ部分の深さよりも深い
    構造を有し、
    前記ソースを形成する第１の領域、及び前記ソース側のLDD領域は、ｎ型の領域であり、
    前記ドレインを形成する第２の領域、及び前記ドレイン側のLDD領域は、ｎ型の領域である
    固体撮像装置。
  2. 前記ドレイン側のLDD領域は、前記ゲートの下側のオーバーラップ部分の深さが、そのオーバーラップ部分を除いた部分の深さよりも浅い構造を有する
    請求項１に記載の固体撮像装置。
  3. 前記ソース側のLDD領域は、前記ゲートの下側のオーバーラップ部分の深さが、そのオーバーラップ部分を除いた部分の深さよりも浅い構造を有する
    請求項２に記載の固体撮像装置。
  4. 前記ソース側のLDD領域を形成する第１の不純物と、前記ドレイン側のLDD領域を形成する第２の不純物とは、同一の不純物からなる
    請求項１に記載の固体撮像装置。
  5. 前記第１の不純物及び前記第２の不純物は、ヒ素（As）又はリン（P）を含む
    請求項４に記載の固体撮像装置。
  6. 前記ソース側のLDD領域は、前記ドレイン側のLDD領域を形成する第２の不純物よりも拡散速度の遅い第１の不純物により形成され、
    前記ドレイン側のLDD領域は、前記第１の不純物よりも拡散速度の速い前記第２の不純物により形成される
    請求項１に記載の固体撮像装置。
  7. 前記第１の不純物は、ヒ素（As）を含み、
    前記第２の不純物は、リン（P）を含む
    請求項６に記載の固体撮像装置。
  8. 光電変換部を有する画素が２次元状に配置された画素アレイ部を備え、
    前記画素は、読み出し方式として、差動型の読み出しと、ソースフォロア型の読み出しに対応しており、
    前記画素のトランジスタは、差動型の読み出しに対応した第１のモードの場合に電流の流れる向きが第１の方向となり、ソースフォロア型の読み出しに対応した第２のモードの場合に電流の流れる向きが前記第１の方向と反対の第２の方向となる増幅トランジスタを含み、
    前記増幅トランジスタは、前記第１のモードの場合における前記第１の方向であるドレイン側からソース側に流れる電流の向きを前提とした構造として、前記ソース側のLDD(Lightly Doped Drain)領域と前記ドレイン側のLDD領域が形成された構造を有し、
    前記ドレイン側のLDD領域は、
    前記ソース側のLDD領域よりもゲートの下側へのオーバーラップ量が少なく、かつ、前記ソース側のLDD領域よりも接合深さが深く、
    前記ゲートの下側のオーバーラップ部分の深さが、前記ソース側のLDD領域における前記ゲートの下側のオーバーラップ部分の深さよりも深い
    構造を有し、
    前記ソースを形成する第１の領域、及び前記ソース側のLDD領域は、ｎ型の領域であり、
    前記ドレインを形成する第２の領域、及び前記ドレイン側のLDD領域は、ｎ型の領域である
    固体撮像装置
    が搭載された電子機器。
JP2020533451A 2018-07-30 2019-07-23 固体撮像装置、及び、電子機器 Active JP7258889B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018142061 2018-07-30
JP2018142061 2018-07-30
PCT/JP2019/028825 WO2020026892A1 (ja) 2018-07-30 2019-07-23 固体撮像装置、及び、電子機器

Publications (2)

Publication Number Publication Date
JPWO2020026892A1 JPWO2020026892A1 (ja) 2021-08-12
JP7258889B2 true JP7258889B2 (ja) 2023-04-17

Family

ID=69231088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020533451A Active JP7258889B2 (ja) 2018-07-30 2019-07-23 固体撮像装置、及び、電子機器

Country Status (7)

Country Link
US (1) US11355539B2 (ja)
EP (1) EP3832727A4 (ja)
JP (1) JP7258889B2 (ja)
KR (1) KR20210032395A (ja)
CN (1) CN112470279A (ja)
TW (1) TWI826491B (ja)
WO (1) WO2020026892A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI747328B (zh) * 2020-06-15 2021-11-21 世界先進積體電路股份有限公司 半導體裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270825A (ja) 2001-03-08 2002-09-20 Hitachi Ltd 電界効果トランジスタ及び半導体装置の製造方法
JP2010109138A (ja) 2008-10-30 2010-05-13 Sony Corp 半導体装置、その製造方法および固体撮像装置
JP2012504332A (ja) 2008-09-29 2012-02-16 クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー トランジスタ、トランジスタを備えた画像センサ、画像センサの製造方法
JP2012104664A (ja) 2010-11-10 2012-05-31 Sharp Corp 半導体装置およびその製造方法、固体撮像素子、電子情報機器
JP2013045878A (ja) 2011-08-24 2013-03-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP2013069913A (ja) 2011-09-22 2013-04-18 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421580B2 (ja) * 1998-06-22 2003-06-30 株式会社東芝 撮像装置
US7265740B2 (en) * 2002-08-30 2007-09-04 Toshiba Matsushita Display Technology Co., Ltd. Suppression of leakage current in image acquisition
KR100660333B1 (ko) * 2005-12-28 2006-12-22 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 제조방법
JP2008166607A (ja) * 2006-12-28 2008-07-17 Sony Corp 固体撮像装置とその製造方法、並びに半導体装置とその製造方法
US8163619B2 (en) * 2009-03-27 2012-04-24 National Semiconductor Corporation Fabrication of semiconductor structure having asymmetric field-effect transistor with tailored pocket portion along source/drain zone
JP2011114302A (ja) * 2009-11-30 2011-06-09 Sony Corp 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置
WO2014002365A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
WO2016080337A1 (ja) * 2014-11-17 2016-05-26 国立大学法人東北大学 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法
JP6652445B2 (ja) * 2016-05-11 2020-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7055603B2 (ja) * 2017-04-11 2022-04-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び、電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270825A (ja) 2001-03-08 2002-09-20 Hitachi Ltd 電界効果トランジスタ及び半導体装置の製造方法
JP2012504332A (ja) 2008-09-29 2012-02-16 クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー トランジスタ、トランジスタを備えた画像センサ、画像センサの製造方法
JP2010109138A (ja) 2008-10-30 2010-05-13 Sony Corp 半導体装置、その製造方法および固体撮像装置
JP2012104664A (ja) 2010-11-10 2012-05-31 Sharp Corp 半導体装置およびその製造方法、固体撮像素子、電子情報機器
JP2013045878A (ja) 2011-08-24 2013-03-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP2013069913A (ja) 2011-09-22 2013-04-18 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP3832727A1 (en) 2021-06-09
EP3832727A4 (en) 2021-10-13
TWI826491B (zh) 2023-12-21
WO2020026892A1 (ja) 2020-02-06
US20210297619A1 (en) 2021-09-23
US11355539B2 (en) 2022-06-07
JPWO2020026892A1 (ja) 2021-08-12
TW202021104A (zh) 2020-06-01
CN112470279A (zh) 2021-03-09
KR20210032395A (ko) 2021-03-24

Similar Documents

Publication Publication Date Title
US11424278B2 (en) Imaging device, method for manufacturing imaging device, and electronic device
JP7055603B2 (ja) 固体撮像装置、及び、電子機器
WO2018216477A1 (ja) 固体撮像素子および電子機器
US20220360729A1 (en) Solid-state imaging device, and electronic apparatus
WO2019093150A1 (ja) 撮像素子、電子機器
KR102611545B1 (ko) 촬상 장치 및 전자 기기
US20240145522A1 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
TW202103486A (zh) 固態攝像裝置、電子機器及固態攝像裝置之控制方法
JP7258889B2 (ja) 固体撮像装置、及び、電子機器
US20240014230A1 (en) Solid-state imaging element, method of manufacturing the same, and electronic device
WO2018190166A1 (en) Solid-state imaging device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230405

R150 Certificate of patent or registration of utility model

Ref document number: 7258889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150