KR20190127471A - Method for forming cavity in pcb - Google Patents

Method for forming cavity in pcb Download PDF

Info

Publication number
KR20190127471A
KR20190127471A KR1020180052129A KR20180052129A KR20190127471A KR 20190127471 A KR20190127471 A KR 20190127471A KR 1020180052129 A KR1020180052129 A KR 1020180052129A KR 20180052129 A KR20180052129 A KR 20180052129A KR 20190127471 A KR20190127471 A KR 20190127471A
Authority
KR
South Korea
Prior art keywords
cavity
dry film
forming
plating
substrates
Prior art date
Application number
KR1020180052129A
Other languages
Korean (ko)
Other versions
KR102092816B1 (en
Inventor
김범석
박수철
김규민
백성현
Original Assignee
주식회사 티엘비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘비 filed Critical 주식회사 티엘비
Priority to KR1020180052129A priority Critical patent/KR102092816B1/en
Publication of KR20190127471A publication Critical patent/KR20190127471A/en
Application granted granted Critical
Publication of KR102092816B1 publication Critical patent/KR102092816B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting

Abstract

A method of forming a cavity of a printed circuit board according to the present invention includes a step of stacking a plurality of substrates including a circuit formed of copper foil, a step of stacking an outer layer forming substrate including copper foil on the outer layers of the substrates, and a step of pressing a dry film to the surface of the outer layer forming substrate, a step of developing and curing the dry film to open a cavity forming part, and a step of performing sandblasting on the cavity forming part. According to the present invention, it is possible to set the same as a cavity dimension actually required when the dimension of the cavity is designed, and to prevent an adhesive component from seeping out when the cavity is formed. In addition, the cavity can be easily processed. In addition, it is advantageous for mass production, thereby significantly reducing manufacturing costs, and preventing sedimentation of the prepreg and poor connection of components.

Description

인쇄회로기판의 캐비티 형성 방법{METHOD FOR FORMING CAVITY IN PCB}Cavity Formation Method of Printed Circuit Board {METHOD FOR FORMING CAVITY IN PCB}

본 발명은 인쇄회로기판에서 캐비티를 형성하기 위한 방법에 관한 것으로서, 보다 상세하게는 캐비티 형성 시 프리프레그의 접착제 성분이 스며나오지 않으면서도, 캐비티의 치수 설계 시 실제 요구되는 캐비티 치수와 동일하게 설정이 가능하고, 가공이 용이하면서도 대량 생산에 유리하도록 구성되는 인쇄회로기판의 캐비티 형성 방법에 관한 발명이다.The present invention relates to a method for forming a cavity in a printed circuit board, and more particularly, the setting is equal to the cavity size actually required when designing the size of the cavity without exuding the adhesive component of the prepreg when the cavity is formed. The present invention relates to a cavity forming method of a printed circuit board capable of being easily processed and advantageous for mass production.

최근 전자제품 관련 기술의 경우, 다기능화 및 고속화 추세로 진행되고 있으며, 이러한 추세에 대응하기 위해 반도체칩 제조 기술 역시 빠른 속도로 발전하고 있다. Recently, the technology related to electronic products is progressing in the trend of multi-function and high speed, and semiconductor chip manufacturing technology is also rapidly developing to cope with this trend.

특히 완성된 전자제품의 경박단소(輕薄短小)화를 위해 적용되는 인쇄회로기판(PCB)의 두께 역시 감소되고 있으며, 동일한 두께의 인쇄회로기판 내에 보다 많은 회로층들을 구성한 다층인쇄회로기판에 관련된 기술들이 활발하게 연구 진행되고 있다.In particular, the thickness of printed circuit boards (PCBs), which are applied to reduce the size and thickness of finished electronic products, has also been reduced, and related technologies for multilayer printed circuit boards having more circuit layers in printed circuit boards having the same thickness. Are being actively researched.

통상적으로 다층인쇄회로기판은, 에폭시 수지를 유리섬유에 함침시켜 형성되는 프리프레그(Prepreg;절연체)와 그의 표면에 형성되는 동박(cu;구리) 회로를 포함하는 인쇄회로기판을, 복수 매 적층한 상태에서 가열 압착함으로써 형성할 수 있다.In general, a multilayer printed circuit board is obtained by stacking a plurality of printed circuit boards including a prepreg (insulator) formed by impregnating glass fiber with epoxy resin and a copper (cu) circuit formed on the surface thereof. It can form by heat-pressing in a state.

다층인쇄회로기판의 특정 영역에는 메모리 칩과 같은 별도의 부품이 접속되는 경우가 있으며, 이러한 경우 전체 회로기판의 두께 감소를 위해, 상기 영역에 캐비티(오목부)를 형성하여 상기 캐비티 내부에 실장 부품을 배치하게 된다.In some cases, a separate component such as a memory chip is connected to a specific region of the multilayer printed circuit board. In this case, a cavity (concave) is formed in the region to reduce the thickness of the entire circuit board. Will be placed.

도 1 은 종래 다층인쇄회로기판(100)에서 상기 캐비티(120)를 형성한 상태의 측단면도이다.1 is a side cross-sectional view of a state in which the cavity 120 is formed in a conventional multilayer printed circuit board 100.

종래 상기 캐비티는 최외층기판(130)을 형성한 이후, 레이저 드릴 방식을 이용하여 형성되는데, 외층 기판의 적층 과정에서 작용되는 압력에 의해 인접하는 프리프레그로(110)부터 접착제 성분이 스며나오는 문제가 있다.Conventionally, the cavity is formed by using a laser drill method after forming the outermost layer substrate 130, a problem that the adhesive component is exuded from the adjacent prepreg 110 by the pressure applied during the lamination process of the outer layer substrate There is.

이러한 현상을 최대한 방지하기 위해, 접착제 유동이 최소화되도록 제조되는 Non-flow 프리프레그를 이용하지만, 비록 논-플로우 프리프레그를 이용하더라도 상기 캐비티 형성 과정에서 프리프레그에 포함되는 접착제 성분을 포함한 액체 성분이 미세하게 녹아 스며나오게 되며, 이러한 현상을 감안하여 상기 캐비티(120)의 설계 폭을 실제 필요로 하는 폭에 비해 다소 큰 폭으로 설정하게 된다.To prevent this phenomenon as much as possible, non-flow prepregs are prepared to minimize the flow of adhesive, but even non-flow prepregs, liquid components including adhesive components included in the prepregs during the cavity formation process are used. The fine melted and oozes out, and in consideration of this phenomenon, the design width of the cavity 120 is set to be somewhat larger than the width actually required.

그리하여, 상기 캐비티(120) 공간에서 프리프레그(110)와의 경계 부분(캐비티 공간의 모서리 부분)으로 접착제 성분이 다소 흘러나오더라도, 이외의 공간이 부품 실장을 위해 요구되는 실제 캐비티 공간 크기가 될 수 있도록 하고 있는 실정이다.Thus, even though some of the adhesive component flows out of the cavity 120 into the boundary portion (the corner portion of the cavity space) with the prepreg 110, the other space may be the actual cavity space size required for component mounting. I'm doing it.

이러한 점은 결국 캐비티(120)의 설계 치수 및 이에 따른 가공 치수를 크게 하는 요인이 되고, 실제 필요로 하는 캐비티 공간 형성을 위한 작업 이외의 작업이 추가적으로 요구되는 결과가 되어 작업 수율을 저하시키는 원인이 된다.This is a factor that increases the design dimension and the resulting machining dimensions of the cavity 120, and in addition to the work required for the formation of the cavity space that is actually required additionally required to reduce the work yield do.

또한, 상기 캐비티(120) 공간에 인접하는 프리프레그(110, 130)로부터 액체 성분이 캐비티(120) 공간으로 스며나옴에 따라, 인접하는 프리프레그(110, 130)의 침강에 의한 기판의 굴곡을 일으키게 된다. In addition, as the liquid component oozes into the cavity 120 space from the prepregs 110 and 130 adjacent to the cavity 120 space, bending of the substrate due to sedimentation of the adjacent prepregs 110 and 130 is performed. Will be raised.

그리하여, 침강된 프리프레그 상부에 위치하는 최외층 기판(130)의 회로부는 이에 접속되는 전자 부품과의 접속에 있어 불량율이 높아지는 문제가 있다.Thus, the circuit portion of the outermost layer substrate 130 located on the settled prepreg has a problem in that a defective rate is increased in connection with an electronic component connected thereto.

본 발명은 상기된 바와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 캐비티 형성 시 접착제 성분이 스며나오지 않도록 구성되는 인쇄회로기판의 캐비티 형성 방법을 제공하는 것이다.The present invention has been made to solve the above problems, an object of the present invention is to provide a cavity forming method of a printed circuit board is configured so that the adhesive component does not exude when forming the cavity.

본 발명의 다른 목적은, 캐비티의 치수 설계 시 실제 요구되는 캐비티 치수와 동일하게 설정이 가능하며, 프리프레그의 침강을 일으키지 않도록 구성되는 인쇄회로기판의 캐비티 형성 방법을 제공하는 것이다.Another object of the present invention is to provide a cavity forming method of a printed circuit board which can be set in the same way as the cavity dimension actually required when designing the dimension of the cavity, and is configured not to cause the prepreg to settle.

본 발명의 또 다른 목적은, 가공이 용이하면서도 대량 생산에 유리하도록 구성되는 인쇄회로기판의 캐비티 형성 방법을 제공하는 것이다.Another object of the present invention is to provide a cavity forming method of a printed circuit board which is easy to process and is configured to be advantageous for mass production.

상기 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판의 캐비티 형성 방법은 동박으로 형성된 회로를 포함하는 복수의 기판들을 적층하는 단계와, 상기 복수의 기판 외층에 동박을 포함하는 외층 형성용 기판을 적층하는 단계와, 상기 외층 형성용 기판의 표면에 드라이필름을 밀착시키는 단계와, 상기 드라이필름을 노광 및 현상하여 캐비티 형성 부위를 개방시키는 단계와, 상기 캐비티 형성 부위를 샌드블래스팅 가공하는 단계를 포함한다.Cavity forming method of a printed circuit board according to the present invention for achieving the above object is a step of laminating a plurality of substrates including a circuit formed of copper foil, and the outer layer forming substrate comprising a copper foil on the plurality of substrate outer layers And adhering a dry film to the surface of the outer layer forming substrate, exposing and developing the dry film to open a cavity forming portion, and sandblasting the cavity forming portion. do.

바람직하게는, 상기 캐비티 형성 부위를 에칭하는 단계를 추가적으로 포함할 수 있다.Preferably, the method may further include etching the cavity forming portion.

한편, 본 발명의 다른 실시예에 따른 인쇄회로기판의 캐비티 형성 방법은 동박으로 형성된 회로를 포함하는 복수의 기판들을 적층하는 단계와, 캐비티 형성 부위에 포토솔더레지스트를 도포하는 단계와, 상기 포토솔더레지스트 표면을 1차도금하는 단계와, 1차도금층 외부에 드라이필름을 밀착시키는 단계와, 상기 1차도금층 표면을 2차도금하는 단계와, 상기 드라이필름을 제거하는 단계와, 상기 1차도금층 제거를 위한 퀵(Quick)에칭 단계와, 기판들을 적층시키고 외층회로를 형성하는 단계와, 외층 형성용 기판의 표면에 드라이필름을 밀착시키는 단계와, 상기 드라이필름을 노광 및 현상하여 캐비티 형성 부위를 개방시키는 단계와, 상기 캐비티 형성 부위를 샌드블래스팅 가공하는 단계와, 도금층을 에칭하여 제거하는 단계와, 포토솔더레지스트를 제거하여 회로를 노출시키는 단계를 포함한다.On the other hand, the cavity forming method of a printed circuit board according to another embodiment of the present invention comprises the steps of laminating a plurality of substrates including a circuit formed of copper foil, applying a photosolder resist to the cavity forming portion, and the photosolder Primary plating the resist surface, adhering the dry film to the outside of the primary plating layer, secondary plating the surface of the primary plating layer, removing the dry film, and removing the primary plating layer A quick etching step, stacking the substrates and forming an outer layer circuit, adhering the dry film to the surface of the outer layer forming substrate, and exposing and developing the dry film to open the cavity forming part. And blasting the cavity forming site, etching and removing the plating layer, and removing the photosolder resist. By a step of exposing the circuit.

바람직하게는, 상기 1차도금은 화학도금 방식으로 이루어진다.Preferably, the primary plating is a chemical plating method.

또한, 상기 2차도금은 전기도금 방식으로 이루어질 수 있다.In addition, the secondary plating may be made by an electroplating method.

그리고, 상기 포토솔더레지스트를 제거하여 회로를 노출시키는 단계는 레이저 가공 방식으로 이루어질 수 있다.The exposing the circuit by removing the photosolder resist may be performed by laser processing.

본 발명에 의해, 캐비티의 치수 설계 시 실제 요구되는 캐비티 치수와 동일하게 설정이 가능하며, 캐비티 형성 시 캐비티 공간 내로 프리프레그의 접착제 성분이 스며나오는 것을 방지할 수 있다.According to the present invention, it is possible to set the same as the cavity dimensions actually required when designing the dimensions of the cavity, and to prevent the adhesive component of the prepreg from seeping into the cavity space when the cavity is formed.

또한, 캐비티 가공이 용이하면서도 대량 생산에 유리하여 제조 비용을 현저히 절감할 수 있다.In addition, the cavity can be easily processed and advantageous to mass production, thereby significantly reducing the manufacturing cost.

또한, 프리프레그의 침강에 따른 부품 접속 불량을 방지할 수 있다.In addition, it is possible to prevent defective parts connection due to the settling of the prepreg.

첨부의 하기 도면들은, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 이해시키기 위한 것이므로, 본 발명은 하기 도면에 도시된 사항에 한정 해석되어서는 아니 된다.
도 1 은 종래 캐비티 형성 방법에 의해 형성된 회로기판의 측단면도이며,
도 2 는 본 발명의 제 1 실시예에 따른 캐비티 형성 방법의 절차 흐름도이며,
도 3 은 본 발명의 제 2 실시예에 따른 캐비티 형성 방법의 절차 흐름도이며,
도 4 는 상기 제 1 실시예에 따라 형성되는 회로기판의 측단면도이며,
도 5 와 6 은 상기 제 2 실시예에 따라 형성되는 회로기판의 측단면도이다.
Since the accompanying drawings are for understanding the technical idea of the present invention together with the detailed description of the invention, the present invention should not be construed as limited to the matters shown in the following drawings.
1 is a side cross-sectional view of a circuit board formed by a conventional cavity forming method,
2 is a procedure flowchart of a cavity forming method according to a first embodiment of the present invention;
3 is a procedure flowchart of a cavity forming method according to a second embodiment of the present invention;
4 is a side sectional view of a circuit board formed according to the first embodiment;
5 and 6 are side cross-sectional views of a circuit board formed in accordance with the second embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described in detail the configuration of the present invention.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.Prior to this, the terms used in this specification and claims should not be construed in a dictionary sense, and the inventors may properly define the concept of terms in order to explain their invention in the best way. It should be construed as meaning and concept consistent with the technical spirit of the present invention.

따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.Therefore, the configurations shown in the embodiments and drawings described herein are only preferred embodiments of the present invention, and do not represent all of the technical idea of the present invention, and various equivalents may be substituted for them at the time of the present application. It is to be understood that water and variations may exist.

도 2 는 본 발명의 제 1 실시예에 따른 캐비티 형성 방법의 절차 흐름도이며, 도 3 은 본 발명의 제 2 실시예에 따른 캐비티 형성 방법의 절차 흐름도이며, 도 4 는 상기 제 1 실시예에 따라 형성되는 회로기판의 측단면도이며, 도 5 와 6 은 상기 제 2 실시예에 따라 형성되는 회로기판의 측단면도이다.2 is a flow chart of a cavity forming method according to a first embodiment of the present invention, FIG. 3 is a flow chart of a cavity forming method according to a second embodiment of the present invention, and FIG. 4 is a flow chart according to the first embodiment. 5 and 6 are side cross-sectional views of the circuit board formed according to the second embodiment.

도 2 와 4 를 참조하면, 본 발명에 따른 인쇄회로기판의 캐비티 형성 방법은 동박으로 형성된 회로를 포함하는 복수의 기판들(10, 20, 30, 40, 50, 60)을 적층하는 단계(단계 210)와, 상기 복수의 기판들(10, 20, 30, 40, 50, 60) 외층에 동박을 포함하는 외층 형성용 기판(70)을 적층하는 단계(단계 220)와, 상기 외층 형성용 기판(70)의 표면에 드라이필름(84)을 밀착시키는 단계(단계230)와, 상기 드라이필름(84)을 노광 및 현상하여 캐비티(90) 형성 부위를 개방시키는 단계(단계 240)와, 상기 캐비티(90) 형성 부위를 샌드블래스팅 가공하는 단계(단계250)를 포함한다.2 and 4, a cavity forming method of a printed circuit board according to the present invention includes stacking a plurality of substrates 10, 20, 30, 40, 50, and 60 including a circuit formed of copper foil (steps). 210 and stacking an outer layer forming substrate 70 including copper foil on an outer layer of the plurality of substrates 10, 20, 30, 40, 50, and 60 (step 220), and the outer layer forming substrate. Contacting the dry film 84 to the surface of the 70 (step 230), exposing and developing the dry film 84 to open the cavity 90 forming portion (step 240), and the cavity (90) sandblasting the forming site (step 250).

상기 복수의 기판들(10, 20, 30, 40, 50, 60)은 프리프레그 표면에 동박을 배치한 상태에서, 상기 동박의 표면에 드라이필름을 밀착시키고, 노광, 현상 및 동박 에칭 과정을 거침으로써 형성되는 회로를 포함하는 개별 기판들을 복수 개 적층하여 열과 압력을 가함으로써 형성된다.The plurality of substrates 10, 20, 30, 40, 50, and 60 are in contact with a dry film on the surface of the copper foil while the copper foil is disposed on the surface of the prepreg, and undergoes exposure, development, and copper foil etching. It is formed by laminating a plurality of individual substrates including a circuit formed by applying heat and pressure.

상기 복수의 기판들 외부에 배치되는 외층 형성용 기판(70) 역시 프리프레그의 표면에 동박(72)이 배치되어 형성된다.The outer layer forming substrate 70 disposed outside the plurality of substrates is also formed by forming a copper foil 72 on the surface of the prepreg.

상기 프리프레그는 유리섬유와 같은 보강기재에 고분자 수지를 함침시켜 형성되며, 상기 보강기재로서는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물, 또는 유기고분자 섬유 직물 등이 이용된다.The prepreg is formed by impregnating a polymer resin into a reinforcing base such as glass fiber, and as the reinforcing base, a glass fiber fabric, a glass fiber nonwoven fabric, a carbon fiber fabric, or an organic polymer fiber fabric is used.

또한, 상기 프리프레그를 형성하기 위한 고분자 수지에는 유전율, 열팽창율 및 경화에 소요되는 시간을 조절하기 위한 경화제 등의 첨가제가 혼합된다.In addition, the polymer resin for forming the prepreg is mixed with an additive such as a curing agent for controlling the dielectric constant, thermal expansion rate and the time required for curing.

상기와 같은 특성 조절을 위해 고분자 수지에 혼합되는 첨가제로서는 실리카, 수산화 알미늄, 탄산칼슘과 같은 무기필러 및 경화 에폭시, 가교 아크릴 등의 유기 필러 등이 있다.Additives to be mixed in the polymer resin for controlling the above properties include inorganic fillers such as silica, aluminum hydroxide, calcium carbonate and organic fillers such as cured epoxy and crosslinked acrylic.

동박에 의해 각 기판들 상에 형성되는 회로 패턴(12, 72)들은 대략 15 내지 20 ㎛ 두께로 형성될 수 있다. Circuit patterns 12 and 72 formed on the respective substrates by the copper foil may be formed to have a thickness of approximately 15 to 20 μm.

설명의 편의를 위해, 도면에는 총 7 개 층의 회로 패턴들이 적층되는 다층인쇄회로기판이 도시되었으나, 본 발명의 사상은 이에 한정되는 것은 아니다.For convenience of description, a multilayer printed circuit board in which a total of seven layers of circuit patterns are stacked is illustrated, but the spirit of the present invention is not limited thereto.

상기와 같이 복수의 기판들로 구성되는 내층 기판들(20 내지 60)에 상기 외층 형성용 기판(10, 70)이 적재된 상태에서, 상부 외층 기판(70)과 하부 외층 기판(10)의 표면에 드라이필름(82, 84)을 밀착시킨다.Surfaces of the upper outer layer substrate 70 and the lower outer layer substrate 10 in the state in which the outer layer forming substrates 10 and 70 are loaded on the inner layer substrates 20 to 60 composed of a plurality of substrates as described above. Dry films 82 and 84 are brought into close contact with each other.

상기 드라이필름(82, 84)은 상부에 위치하는 외층 기판(70)의 표면에만 배치될 수도 있다.The dry films 82 and 84 may be disposed only on the surface of the outer layer substrate 70 disposed thereon.

또한, 상기 드라이필름(84)에 대한 노광 및 현상 단계를 거쳐, 캐비티를 형성할 부분의 드라이필름을 제거한다.In addition, through the exposure and development steps of the dry film 84, the dry film of the portion to form the cavity is removed.

이후, 상기와 같이 드라이필름이 제거된 부분을 샌드블래스팅(Sand Blasting) 가공함으로써, 캐비티 공간을 형성한다.Subsequently, the cavity space is formed by sandblasting the portion from which the dry film has been removed as described above.

상기 샌드블래스팅 가공은 가는 모래 등을 고압의 공기와 더불어 노즐로부터 분사하여 공작물의 표면에 충돌시켜 가공하는 방법이다.The sand blasting process is a method in which fine sand or the like is sprayed from a nozzle together with high pressure air to impinge on the surface of a workpiece to be processed.

상기 샌드블래스팅 가공 중 최외부에 배치되는 드라이필름(82, 84)은 최외층 기판(10, 70)들을 보호하는 보호막으로서의 역할을 제공함과 동시에, 샌드블래스팅 가공 중 분사되는 모래를 캐비티 형성 부분으로 안내하는 유도관으로서의 역할을 하게 된다.The dry films 82 and 84 disposed at the outermost part of the sand blasting process serve as a protective film to protect the outermost substrates 10 and 70, and at the same time, the cavity is formed by the sand sprayed during the sand blasting process. It serves as a guide tube to guide the to.

상기 샌드블래스팅 가공 이후, 캐비티(90) 공간의 바닥 부분에 존재할 수 있는 동박(62)을 에칭을 통해 제거할 수도 있다.After the sandblasting process, the copper foil 62, which may be present in the bottom portion of the cavity 90 space, may be removed by etching.

한편, 도 3 과 5 및 6 은 본 발명의 제 2 실시예에 따른 캐비티 형성 방법의 절차 흐름도 및 회로기판의 측단면도이다.3, 5, and 6 are side cross-sectional views of a process board and a circuit board of a cavity forming method according to a second embodiment of the present invention.

도 3 과 5 및 6 을 참조하면, 본 발명의 제 2 실시예에 따른 인쇄회로기판의 캐비티 형성 방법은 동박으로 형성된 회로를 포함하는 복수의 기판들(10, 20, 30, 40, 50)을 적층하는 단계(단계 10)와, 캐비티 형성 부위에 포토솔더레지스트(64)를 도포하는 단계(단계320)와, 상기 포토솔더레지스트(64) 표면을 1차도금하는 단계(단계330)와, 1차도금층(74) 외부에 드라이필름(84)을 밀착시키는 단계(단계 340)와, 상기 1차도금층(74) 표면을 2차도금하는 단계(단계 350)와, 상기 드라이필름(82, 84)을 제거하는 단계(단계 360)와, 기판(60, 70, 80)들을 적층시키고 외층회로를 형성하는 단계(단계 370)와, 외층 형성용 기판의 표면에 드라이필름(92, 94)을 밀착시키는 단계(단계 380)와, 상기 드라이필름(94)을 노광 및 현상하여 캐비티 형성 부위(90)를 개방시키는 단계(단계390)와, 상기 캐비티(90) 형성 부위를 샌드블래스팅 가공하는 단계(단계400)와, 도금층(74, 76)을 에칭하여 제거하는 단계(단계 410)와, 포토솔더레지스트(64)를 제거하여 회로(52)를 노출시키는 단계를 포함한다.3, 5, and 6, the cavity forming method of the printed circuit board according to the second embodiment of the present invention includes a plurality of substrates 10, 20, 30, 40, and 50 including a circuit formed of copper foil. Stacking (step 10), applying a photosolder resist 64 to the cavity forming site (step 320), first plating the surface of the photosolder resist 64 (step 330), and Adhering the dry film 84 to the outside of the first plating layer 74 (step 340), second plating the surface of the first plating layer 74 (step 350), and the dry films 82 and 84. Removing the step (step 360), stacking the substrates 60, 70, and 80 and forming an outer layer circuit (step 370), and adhering the dry films 92 and 94 to the surface of the outer layer forming substrate. Step (380), exposing and developing the dry film 94 to open the cavity forming part 90 (step 390), and the cavity 9 0) sandblasting the formation site (step 400), etching and removing the plating layers 74 and 76 (step 410), and removing the photosolder resist 64 to expose the circuit 52. It comprises the step of.

상기 제 2 실시예는 캐비티 공간 내에 칩 접속용 회로(52)를 형성할 필요가 있는 경우의 실시예로서, 먼저 복수의 기판들(10, 20, 30, 40, 50)을 적층한 상태에서, 캐비티를 형성하고자 하는 부분의 회로 동박에 포토솔더레지스트(PSR: Photo Solder Resister)를 도포한다.(단계 320)The second embodiment is an embodiment in which it is necessary to form the chip connection circuit 52 in the cavity space. In the state where a plurality of substrates 10, 20, 30, 40, 50 are first stacked, A photo solder resist (PSR) is applied to the circuit copper foil of the portion where the cavity is to be formed (step 320).

상기 포토솔더레지스트(64)를 도포함으로써, 캐비티 공간 내에 존재해야 하는 회로 동박(52)이 이후의 공정들에 의해 손상되는 것을 방지할 수 있다.By applying the photosolder resist 64, it is possible to prevent the circuit copper foil 52, which should be present in the cavity space, from being damaged by subsequent processes.

그리고, 도포된 포토솔더레지스트(64)의 표면을 화학도금 방식으로 얇게 1차 도금하여 1차도금층(74)을 형성한다.Then, the first surface of the applied photosolder 64 is thinly plated by chemical plating to form a primary plating layer 74.

상기 1차도금층(74)은 이후 전기도금을 통해 보다 두꺼운 2차도금층(76)을 형성하기 위한 예비 도금층으로서의 역할을 한다.The primary plating layer 74 then serves as a pre-plating layer for forming a thicker secondary plating layer 76 through electroplating.

상기 1차도금층(74) 형성 단계(단계330) 이후, 1차도금층(74) 외부에 드라이필름(84)을 밀착시킨다.After the formation of the primary plating layer 74 (step 330), the dry film 84 is closely adhered to the exterior of the primary plating layer 74.

그리고, 상기와 같이 배치된 드라이필름(84)을 노광 및 현상한다.Then, the dry film 84 disposed as described above is exposed and developed.

상기 드라이필름(84)을 노광 및 현상하는 것은, 전기도금 방식에 의한 보다 두꺼운 2차도금층(76)을 형성하기 위한 것으로서, 상기 드라이필름(84)을 노광, 현상하여 2차도금층(76)을 형성할 부분을 개방시킨다.The exposure and development of the dry film 84 is for forming a thicker secondary plating layer 76 by an electroplating method, and the dry film 84 is exposed and developed to expose the secondary plating layer 76. Open the part to be formed.

상기와 같이, 드라이필름(84)에서 2차도금층(76)을 형성할 부분을 개방한 이후, 전기도금 방식을 이용하여 상기 1차도금층(74) 표면에 2차 도금층(76)을 형성한다.As described above, after opening the portion to form the secondary plating layer 76 in the dry film 84, the secondary plating layer 76 is formed on the surface of the primary plating layer 74 by using an electroplating method.

상기 1, 2 차 도금층(74, 76)에 의해 상기 캐비티 형성 부분의 회로(52)들을 여러 공정들로부터 기계적, 화학적으로 보호할 수 있다.The first and second plating layers 74 and 76 may mechanically and chemically protect the circuits 52 of the cavity forming part from various processes.

상기 2차도금층(76)을 형성한 이후, 상기 드라이필름(84, 82)은 제거된다.(단계 360)After the secondary plating layer 76 is formed, the dry films 84 and 82 are removed (step 360).

그리고, 상기 1차 도금층(74)을 제거하기 위한 Quick 에칭이 수행된다.(단계 370)Then, Quick etching is performed to remove the primary plating layer 74 (step 370).

이후, 도 5(d)에 도시된 바와 같이, 다시 기판들(60, 70, 80)을 적층(단계 380)하여 외층 회로를 형성하고(단계390), 도 6(e)와 같이 드라이필름(92, 94)을 다시 배치시킨다.(단계 400)Subsequently, as illustrated in FIG. 5 (d), the substrates 60, 70, and 80 are stacked (step 380) to form an outer layer circuit (step 390), and as shown in FIG. 92, 94) (step 400).

그리고, 상기 드라이필름(94)을 노광 및 현상하여 캐비티 형성 부위(90)를 개방시킨다.(단계410)Then, the dry film 94 is exposed and developed to open the cavity forming portion 90 (step 410).

그리고, 드라이필름(94)의 개방된 부분(90)을 샌드블래스팅 가공하여 캐비티 공간을 형성한다.(단계 420)Then, the open portion 90 of the dry film 94 is sandblasted to form a cavity space (step 420).

그리고, 상기 화학도금과 전기도금에 의해 형성된 도금층(74, 76)을 에칭을 통해 제거한다.(단계 430)In addition, the plating layers 74 and 76 formed by the chemical plating and the electroplating are removed by etching.

그리고, 상기 포토솔더레지스트(64)를 레이저 가공을 통해 천공(제거)하여 회로(52)를 노출시킨다.(단계 440)The photosolder resist 64 is then drilled (removed) through laser processing to expose the circuit 52 (step 440).

상기된 바와 같은 본 발명에 따른 캐비티 형성 방법에 의해, 캐비티 형성 시 캐비티 공간 내로 프리프레그의 접착제 성분이 스며나오는 것을 방지할 수 있어, 캐비티의 치수 설계 시 실제 요구되는 캐비티 치수와 동일하게 설정이 가능하다.By the cavity forming method according to the present invention as described above, it is possible to prevent the adhesive component of the prepreg from seeping into the cavity space when forming the cavity, it is possible to set the same as the actual cavity size required when designing the dimensions of the cavity Do.

또한, 회로기판에서 캐비티의 수가 많을 경우, 레이저 가공 방식에 의해 캐비티를 형성하는 경우, 개별 캐비티들을 각각 가공해야 하므로 가공 수율이 저하되지만, 본 발명에 따른 방법에 의할 경우, 다수의 캐비티들을 한번의 샌드블래스팅 가공을 통해 형성 가능하므로, 캐비티 가공이 용이하면서도 대량 생산에 유리하여 제조 비용을 현저히 절감할 수 있다.In addition, when the number of cavities in the circuit board is large, when the cavity is formed by the laser processing method, the processing yield is reduced because the individual cavities must be processed separately, but according to the method according to the present invention, a plurality of cavities once Since it can be formed through sandblasting, the cavity can be easily processed and it is advantageous for mass production, thereby significantly reducing the manufacturing cost.

또한, 가공에 의해 프리프레그 침강이 발생되지 않아 부품 접속 불량율을 현저히 감소시킬 수 있다.In addition, prepreg sedimentation does not occur due to processing, and the component connection failure rate can be significantly reduced.

이상, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명의 기술적 사상은 이러한 것에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해, 본 발명의 기술적 사상과 하기 될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 실시가 가능할 것이다.As mentioned above, although the present invention has been described by way of limited embodiments and drawings, the technical idea of the present invention is not limited thereto, and a person having ordinary skill in the art to which the present invention pertains, Various modifications and variations may be made without departing from the scope of the appended claims.

10 내지 70: 기판
12, 52: 회로부
64: 포토솔더레지스트
74, 76: 1차, 2차 도금층
82, 84: 드라이필름
92, 94: 드라이필름
10 to 70: substrate
12, 52: circuit part
64: photosolder resist
74, 76: 1st and 2nd plating layer
82, 84: dry film
92, 94: dry film

Claims (6)

동박으로 형성된 회로를 포함하는 복수의 기판들을 적층하는 단계와;
상기 복수의 기판 외층에 동박을 포함하는 외층 형성용 기판을 적층하는 단계와;
상기 외층 형성용 기판의 표면에 드라이필름을 밀착시키는 단계와;
상기 드라이필름을 노광 및 현상하여 캐비티 형성 부위를 개방시키는 단계와;
상기 캐비티 형성 부위를 샌드블래스팅 가공하는 단계를 포함하는 인쇄회로기판의 캐비티 형성 방법.
Stacking a plurality of substrates comprising a circuit formed of copper foil;
Laminating a substrate for forming an outer layer including copper foil on the plurality of substrate outer layers;
Contacting a dry film to a surface of the substrate for forming an outer layer;
Exposing and developing the dry film to open a cavity forming portion;
The cavity forming method of the printed circuit board comprising the step of sandblasting the cavity forming portion.
제 1 항에 있어서,
상기 캐비티 형성 부위를 에칭하는 단계를 추가적으로 포함하는 것을 특징으로 하는 인쇄회로기판의 캐비티 형성 방법.
The method of claim 1,
And etching the cavity forming portion.
동박으로 형성된 회로를 포함하는 복수의 기판들을 적층하는 단계와;
캐비티 형성 부위에 포토솔더레지스트를 도포하는 단계와;
상기 포토솔더레지스트 표면을 1차도금하는 단계와;
1차도금층 외부에 드라이필름을 밀착시키는 단계와;
상기 1차도금층 표면을 2차도금하는 단계와;
상기 드라이필름을 제거하는 단계와;
상기 1차도금층 제거를 위한 퀵(Quick)에칭 단계와;
기판들을 적층시키고 외층회로를 형성하는 단계와;
외층 형성용 기판의 표면에 드라이필름을 밀착시키는 단계와;
상기 드라이필름을 노광 및 현상하여 캐비티 형성 부위를 개방시키는 단계와;
상기 캐비티 형성 부위를 샌드블래스팅 가공하는 단계와;
도금층을 에칭하여 제거하는 단계와;
포토솔더레지스트를 제거하여 회로를 노출시키는 단계를 포함하는 인쇄회로기판의 캐비티 형성 방법.
Stacking a plurality of substrates comprising a circuit formed of copper foil;
Applying photosolder resist to the cavity forming site;
First plating the surface of the photosolder resist;
Contacting the dry film to the outside of the first plating layer;
Second plating the surface of the first plating layer;
Removing the dry film;
Quick etching step for removing the first plating layer;
Stacking substrates and forming an outer layer circuit;
Contacting the dry film to the surface of the substrate for forming an outer layer;
Exposing and developing the dry film to open a cavity forming portion;
Sandblasting the cavity forming portion;
Etching to remove the plating layer;
Removing the photosolder resist to expose the circuit.
제 3 항에 있어서,
상기 1차도금은 화학도금 방식으로 이루어지는 것을 특징으로 하는 인쇄회로기판의 캐비티 형성 방법.
The method of claim 3, wherein
The primary plating is a method of forming a cavity of a printed circuit board, characterized in that the chemical plating method.
제 3 항에 있어서,
상기 2차도금은 전기도금 방식으로 이루어지는 것을 특징으로 하는 인쇄회로기판의 캐비티 형성 방법.
The method of claim 3, wherein
The secondary plating is a cavity forming method of a printed circuit board, characterized in that the electroplating method.
제 1 항에 있어서,
상기 포토솔더레지스트를 제거하여 회로를 노출시키는 단계는 레이저 가공 방식으로 이루어지는 것을 특징으로 하는 인쇄회로기판의 캐비티 형성 방법.
The method of claim 1,
Exposing the circuit by removing the photosolder resist, wherein the cavity is formed by a laser processing method.
KR1020180052129A 2018-05-04 2018-05-04 Method for forming cavity in pcb KR102092816B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180052129A KR102092816B1 (en) 2018-05-04 2018-05-04 Method for forming cavity in pcb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180052129A KR102092816B1 (en) 2018-05-04 2018-05-04 Method for forming cavity in pcb

Publications (2)

Publication Number Publication Date
KR20190127471A true KR20190127471A (en) 2019-11-13
KR102092816B1 KR102092816B1 (en) 2020-03-24

Family

ID=68534938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180052129A KR102092816B1 (en) 2018-05-04 2018-05-04 Method for forming cavity in pcb

Country Status (1)

Country Link
KR (1) KR102092816B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000461A (en) 2020-06-26 2022-01-04 대덕전자 주식회사 Double-sided circuit board and manufacturing method therof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102401424B1 (en) 2020-10-12 2022-05-25 주식회사 티엘비 Cavity Printed Circuit Board Manufacturing Method Using Sand Blast

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125356B1 (en) * 2011-03-25 2012-04-02 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
KR20170067481A (en) * 2015-12-08 2017-06-16 삼성전기주식회사 Printed circuit board, eletronic device package the same and method for manufacturing for printed circuit board
KR20170122500A (en) * 2016-04-27 2017-11-06 삼성전기주식회사 Printed circuit board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125356B1 (en) * 2011-03-25 2012-04-02 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
KR20170067481A (en) * 2015-12-08 2017-06-16 삼성전기주식회사 Printed circuit board, eletronic device package the same and method for manufacturing for printed circuit board
KR20170122500A (en) * 2016-04-27 2017-11-06 삼성전기주식회사 Printed circuit board and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000461A (en) 2020-06-26 2022-01-04 대덕전자 주식회사 Double-sided circuit board and manufacturing method therof

Also Published As

Publication number Publication date
KR102092816B1 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
US8256112B2 (en) Method of manufacturing high density printed circuit board
US7408261B2 (en) BGA package board and method for manufacturing the same
KR100722635B1 (en) Semiconductor package substrate having different thickness between wire bonding pad and ball pad
JP5526746B2 (en) Multilayer substrate manufacturing method and supporting substrate
KR102092816B1 (en) Method for forming cavity in pcb
KR100327705B1 (en) Method of producing a multi-layer printed-circuit board
KR100861620B1 (en) Fabricating method of printed circuit board
CN106550542B (en) Component carrier with a pure dielectric layer inserted into and adjacent to a protective structure
KR101184856B1 (en) Pcb manufacturing method
KR20170029297A (en) Multilayer pcb comprising recessed portion for component installation and method for manufactuting the same
KR102092818B1 (en) Method for forming cavity in pcb using laminating film
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
KR20130079118A (en) Method for manufacturing multi-layer circuit board and multi-layer circuit board manufactured by the same method
KR102436612B1 (en) Method for forming out layer of multilayer printed circuit board
KR101799179B1 (en) Rigid flexible circuit board manufacturing method
KR100940169B1 (en) Method for manufacturing a printed circuit board by foriming a hardening resin layer
JP4633457B2 (en) Manufacturing method of rigid flexible printed wiring board
KR20220011390A (en) Method for forming via hole and filling that by plating in miltilayer pcb using laminating film
KR20030042339A (en) Method for creating through holes in printed wiring board
KR20180017701A (en) Manufacturing method for multi-layer printed circuit board
KR20120026368A (en) Printed circuit board and method of manufacturing the same
KR100619340B1 (en) Method for forming micro via hole of printed circuit board
KR100305570B1 (en) A printed circuit board and a method of manufacturing there of
KR20160138753A (en) Printed circuit board and method of manufacturing the same
KR100815323B1 (en) Fabricating method of printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant