KR20220011390A - Method for forming via hole and filling that by plating in miltilayer pcb using laminating film - Google Patents

Method for forming via hole and filling that by plating in miltilayer pcb using laminating film Download PDF

Info

Publication number
KR20220011390A
KR20220011390A KR1020200090231A KR20200090231A KR20220011390A KR 20220011390 A KR20220011390 A KR 20220011390A KR 1020200090231 A KR1020200090231 A KR 1020200090231A KR 20200090231 A KR20200090231 A KR 20200090231A KR 20220011390 A KR20220011390 A KR 20220011390A
Authority
KR
South Korea
Prior art keywords
via hole
prepreg
plating
release film
filling
Prior art date
Application number
KR1020200090231A
Other languages
Korean (ko)
Inventor
오상택
최홍천
박대수
Original Assignee
주식회사 티엘비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘비 filed Critical 주식회사 티엘비
Priority to KR1020200090231A priority Critical patent/KR20220011390A/en
Publication of KR20220011390A publication Critical patent/KR20220011390A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Abstract

The present invention relates to a method for plating and filling a via hole of a multilayer printed circuit board (PCB) using a release film, which comprises the following steps: laminating a plurality of inner-layer substrates on which circuits are formed with copper foil on the surface of a prepreg; laminating the prepreg on the surface of the formed inner-layer substrates; attaching a release film to the surface of the prepreg laminated on the surface of the inner layer substrates; removing the attached release film; forming a via hole by laser processing the prepreg from which the release film has been removed; and plating the inside of the formed via hole. According to the present invention, plating and filling are performed when the aspect ratio of a via hole is reduced, thereby preventing voids or dimples from occurring inside the via hole, increasing filling efficiency of the via hole and connection reliability of parts, increasing yield of via hole processing, and preventing the prepreg from being deformed or settling due to heat generated during laser processing for forming the via holes.

Description

이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법{METHOD FOR FORMING VIA HOLE AND FILLING THAT BY PLATING IN MILTILAYER PCB USING LAMINATING FILM}Method for filling via hole plating of multilayer printed circuit board using release film

본 발명은 비아홀 도금 충진 방법에 관한 발명으로서, 보다 상세하게는 이형필름을 이용하여 비아홀의 에스펙트 레시오를 저하시킨 상태에서 도금 충진함으로써, 비아홀 내부에 보이드(Void) 또는 딤플(Dimple)이 발생되는 것을 방지하고, 부품의 접속 신뢰성을 높이며, 프리프레그의 변형과 침강을 방지하도록 구성되는 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법에 관한 발명이다.The present invention relates to a via hole plating filling method, and more particularly, by plating filling in a state in which the aspect ratio of the via hole is lowered using a release film, a void or dimple is generated inside the via hole. The present invention relates to a method for filling via hole plating of a multi-layer printed circuit board using a release film configured to prevent contamination, improve connection reliability of parts, and prevent deformation and settling of prepregs.

최근 전자제품 관련 기술의 경우, 다기능화 및 고속화 추세로 진행되고 있으며, 이러한 추세에 대응하기 위해 반도체칩 제조 기술 역시 빠른 속도로 발전하고 있다. Recently, in the case of technology related to electronic products, multifunctionality and high speed are progressing, and in order to respond to this trend, semiconductor chip manufacturing technology is also developing at a rapid pace.

특히 완성된 전자제품의 경박단소(輕薄短小)화를 위해 적용되는 인쇄회로기판(PCB)의 두께 역시 감소되고 있으며, 동일한 두께의 인쇄회로기판 내에 보다 많은 회로층들을 구성한 다층인쇄회로기판에 관련된 기술들이 활발하게 연구 진행되고 있다.In particular, the thickness of printed circuit boards (PCBs) applied to make finished electronic products lighter, thinner and smaller is also decreasing, and technology related to multilayer printed circuit boards comprising more circuit layers within the same thickness printed circuit board are being actively researched.

통상적으로 다층인쇄회로기판은, 에폭시 수지를 유리섬유에 함침시켜 형성되는 프리프레그(Prepreg;절연체)와 그의 표면에 형성되는 동박(cu;구리) 회로를 포함하는 인쇄회로기판을, 복수 매 적층한 상태에서 가열 압착함으로써 형성할 수 있다.In general, a multilayer printed circuit board is a printed circuit board including a prepreg (insulator) formed by impregnating an epoxy resin into glass fiber and a copper foil (cu; copper) circuit formed on its surface, a plurality of laminated sheets It can form by heat-compressing-bonding in a state.

그런데, 다층인쇄회로기판에서 특정 영역에는 메모리 칩과 같은 별도의 부품이 접속되거나, 최외층 기판에 접속되는 각종 단자 또는 부품이 그 아래에 위치하는 기판과 접속되어야 하는 경우가 있다.However, there are cases in which a separate component such as a memory chip is connected to a specific area of a multilayer printed circuit board, or various terminals or components connected to the outermost layer board must be connected to a board positioned below it.

이러한 경우 최외층 기판의 표면과 그 아래 위치하는 기판 간의 전기적 접속을 위해, 특정 영역에 비아홀(Via Hole)을 형성하여 전기적 접속을 이루게 된다.In this case, for electrical connection between the surface of the outermost substrate and the substrate positioned below it, a via hole is formed in a specific area to achieve electrical connection.

그런데, 종래 상기 비아홀을 형성하는 방법으로는, 도 1 에 도시된 바와 같이, 적층된 내층회로들(110)의 외부에 최외층 기판 형성용 프리프레그(120)를 적층하고, 그 위에 회로 형성을 위한 동박(130)을 배치한 상태(도 1(a))에서, 레이저 가공 방식을 통해 비아홀(150)을 형성한다(도 1(b)).However, in the conventional method of forming the via hole, as shown in FIG. 1 , the prepreg 120 for forming the outermost layer substrate is stacked on the outside of the stacked inner layer circuits 110 , and circuit formation is performed thereon. In the state in which the copper foil 130 is disposed (FIG. 1(a)) for the purpose, the via hole 150 is formed through a laser processing method (FIG. 1(b)).

그런데, 종래의 상기와 같은 방식에 의해 비아홀을 형성하는 경우, 형성되는 비아홀(150)의 에스펙트 레시오(Aspect Ratio: 비아홀의 폭 W1 에 대한 높이 H1 의 비율)가 높아, 도금을 통해 상기 비아홀(150) 내부를 충진하는 단계에서 도금액이 상기 비아홀 내부로 원활히 유동되지 못하는 문제가 있다.However, in the case of forming the via hole by the method as described above in the related art, the aspect ratio (ratio of the height H1 to the width W1 of the via hole) of the via hole 150 to be formed is high, so that the via hole is formed through plating. (150) In the step of filling the inside, there is a problem in that the plating solution does not flow smoothly into the via hole.

그리하여, 도금에 의해 충진된 비아홀에 딤플(Dimple)이 형성되거나, 내부에 빈 공간 즉 보이드(Void)가 형성되어, 최외층 기판에 형성되는 단자 또는 부품과의 접속 신뢰성이 저하되는 문제가 있다.Thus, dimples are formed in the via holes filled by plating, or empty spaces, ie, voids, are formed therein, so there is a problem in that connection reliability with terminals or components formed on the outermost substrate is deteriorated.

또한, 비아홀(150)의 높이(H1)가 폭에 비해 상대적으로 높은 경우, 레이저 가공 시 발생되는 열의 적체로 인해 주변 프리프레그 성분의 용융 및 침강이 발생되는 문제가 있다.In addition, when the height H1 of the via hole 150 is relatively high compared to the width, there is a problem in that melting and sedimentation of surrounding prepreg components occur due to accumulation of heat generated during laser processing.

이러한 점은 결국, 비아홀의 설계 치수 및 이에 따른 가공 치수를 크게 하는 요인이 되고, 상기 비아홀에 인접하는 프리프레그로부터 액체 성분이 비아홀 공간으로 스며나옴에 따라, 인접하는 프리프레그의 침강에 의한 기판의 굴곡을 일으키고, 도금 충진의 신뢰성을 저하시키게 된다. This eventually becomes a factor in increasing the design dimension and processing dimension of the via hole, and as the liquid component seeps out from the prepreg adjacent to the via hole into the via hole space, It causes bending and lowers the reliability of plating filling.

그리하여, 침강된 프리프레그 상부에 위치하는 최외층 기판에 형성되는 단자부 또는 부품과, 그 아래층 기판 간의 접속에 있어 불량율이 높아지는 문제가 있다.Accordingly, there is a problem in that the defect rate is increased in the connection between the terminal part or component formed on the outermost layer substrate positioned on the precipitated prepreg and the substrate on the lower layer.

결국, 이러한 점들은 다층인쇄회로기판의 회로 정밀도와 정확도를 향상시키는 것에 한계로 작용되며, 비아홀 형성 수율 저하와 불량율 상승의 요인이 된다.As a result, these points act as a limit to improving the circuit precision and accuracy of the multilayer printed circuit board, and cause a decrease in the yield of via hole formation and an increase in the defect rate.

본 발명의 목적은, 비아홀의 에스펙스 레시오를 저하시킨 상태에서 도금 충진함으로써, 비아홀 내부에 보이드 또는 딤플이 발생되는 것을 방지할 수 있는 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법을 제공하는 것이다.An object of the present invention is to provide a plating filling method for a via hole of a multilayer printed circuit board using a release film that can prevent voids or dimples from being generated inside the via hole by plating filling in a state in which the aspect ratio of the via hole is lowered. will be.

본 발명의 다른 목적은, 비아홀의 충진 효율과 부품의 접속 신뢰성을 높이도록 구성되는 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법을 제공하는 것이다.Another object of the present invention is to provide a via hole plating filling method of a multilayer printed circuit board using a release film configured to increase the via hole filling efficiency and component connection reliability.

본 발명의 또 다른 목적은, 비아홀 가공의 수율을 높이도록 구성되는 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법을 제공하는 것이다.Another object of the present invention is to provide a via hole plating filling method of a multilayer printed circuit board using a release film configured to increase the yield of via hole processing.

본 발명의 또 다른 목적은, 비아홀 형성을 위한 레이저 가공 시 발생되는 열로부터 프리프레그가 변형 또는 침강되는 것을 방지하도록 구성되는 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법을 제공하는 것이다.Another object of the present invention is to provide a method of plating and filling via holes in a multilayer printed circuit board using a release film configured to prevent deformation or sedimentation of a prepreg from heat generated during laser processing for forming via holes.

상기 목적을 달성하기 위한 본 발명에 따른 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법은 프리프레그 표면에 동박으로 회로가 형성된 내층 기판들을 복수 개 적층하는 단계와, 형성된 내층 기판들의 표면에 외층용 프리프레그를 적층하는 단계와, 내층 기판들의 표면에 적층된 상기 외층용 프리프레그의 표면에 이형필름을 부착하는 단계와, 부착된 상기 이형필름을 제거하는 단계와, 이형필름이 제거된 상기 외층용 프리프레그를 레이저 가공하여 비아홀을 형성하는 단계와, 형성된 비아홀의 내부를 도금하는 단계를 포함한다.To achieve the above object, the method for filling via hole plating of a multilayer printed circuit board using a release film according to the present invention for achieving the above object includes the steps of laminating a plurality of inner-layer substrates on which circuits are formed with copper foil on the surface of a prepreg, and an outer layer on the surface of the formed inner-layer substrates. Laminating a prepreg for the inner layer, attaching a release film to the surface of the prepreg for the outer layer laminated on the surface of the inner layer substrates, removing the attached release film, the outer layer from which the release film is removed It includes the steps of forming a via hole by laser processing the prepreg for use, and plating the inside of the formed via hole.

바람직하게는, 상기 비아홀의 바닥을 형성하는 내층 기판들의 최외층 표면에는 동박이 배치된다.Preferably, a copper foil is disposed on the surface of the outermost layer of the inner layer substrates forming the bottom of the via hole.

또한, 비아홀 내부가 도금된 상태의 외층용 프리프레그 표면에 동박을 배치하고, 외층 회로를 형성하는 단계를 포함할 수 있다.In addition, the method may include disposing a copper foil on the surface of the prepreg for the outer layer in a state in which the inside of the via hole is plated, and forming an outer layer circuit.

본 발명에 의해, 비아홀의 에스펙스 레시오를 저하시킨 상태에서 도금 충진함으로써, 비아홀 내부에 보이드 또는 딤플이 발생되는 것을 방지할 수 있다.According to the present invention, it is possible to prevent voids or dimples from being generated inside the via hole by plating filling in a state in which the aspect ratio of the via hole is reduced.

또한, 비아홀의 충진 효율과 부품의 접속 신뢰성을 높일 수 있다.In addition, it is possible to increase the filling efficiency of the via hole and the connection reliability of the parts.

또한, 비아홀 가공의 수율을 높일 수 있다.In addition, it is possible to increase the yield of the via hole processing.

또한, 비아홀 형성을 위한 레이저 가공 시 발생되는 열로부터 프리프레그가 변형 또는 침강되는 것을 방지할 수 있다.In addition, it is possible to prevent the prepreg from being deformed or settling from heat generated during laser processing for forming via holes.

첨부의 하기 도면들은, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 이해시키기 위한 것이므로, 본 발명은 하기 도면에 도시된 사항에 한정 해석되어서는 아니 된다.
도 1 은 종래 비아홀 형성 과정을 도시하는 개념도이며,
도 2 는 본 발명에 따른 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법에서 프리프레그와 이형필름을 적층하는 단계를 도시한 단면도이며,
도 3 은 상기 비아홀 도금 충진 방법에서 레이저 가공장치를 통해 비아홀을 형성하는 단계를 도시하는 단면도이며,
도 4 는 상기 비아홀 도금 충진 방법에서 도금에 의해 비아홀이 충진된 상태의 단면도이며,
도 5 는 비아홀 충진 후 최외층 회로 형성을 위한 동박이 적층된 상태의 단면도이다. The accompanying drawings are for understanding the technical spirit of the present invention together with the detailed description of the present invention, so the present invention should not be construed as limited to the matters shown in the following drawings.
1 is a conceptual diagram illustrating a conventional via hole formation process;
2 is a cross-sectional view showing the step of laminating a prepreg and a release film in the via hole plating filling method of a multilayer printed circuit board using the release film according to the present invention;
3 is a cross-sectional view showing the step of forming a via hole through a laser processing apparatus in the via hole plating filling method,
4 is a cross-sectional view of a state in which a via hole is filled by plating in the via hole plating filling method;
5 is a cross-sectional view of a state in which copper foils for forming an outermost circuit layer are stacked after the via hole is filled.

이하, 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다. Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.Prior to this, the terms used in the present specification and claims should not be construed as being limited in the dictionary meaning, and based on the principle that the inventor can appropriately define the concept of the term to describe his invention in the best way. , should be interpreted as meanings and concepts consistent with the technical spirit of the present invention.

따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.Accordingly, the configurations shown in the embodiments and drawings described in this specification are only preferred embodiments of the present invention, and do not express all the technical spirit of the present invention, so various equivalents that can be substituted for them at the time of the present application It should be understood that water and variations may exist.

도 2 는 본 발명에 따른 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법에서 프리프레그와 이형필름을 적층하는 단계를 도시한 단면도이며, 도 3 은 상기 비아홀 도금 충진 방법에서 레이저 가공장치를 통해 비아홀을 형성하는 단계를 도시하는 단면도이며, 도 4 는 상기 비아홀 도금 충진 방법에서 도금에 의해 비아홀이 충진된 상태의 단면도이며, 도 5 는 비아홀 충진 후 최외층 회로 형성을 위한 동박이 적층된 상태의 단면도이다. 2 is a cross-sectional view illustrating the step of laminating a prepreg and a release film in the via hole plating filling method of a multilayer printed circuit board using the release film according to the present invention, and FIG. 3 is the via hole plating filling method through a laser processing device. It is a cross-sectional view showing the step of forming a via hole, FIG. 4 is a cross-sectional view of a state in which a via hole is filled by plating in the via hole plating filling method, and FIG. It is a cross section.

도 2 내지 4 를 참조하면, 본 발명에 따른 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법은, 프리프레그 표면에 동박으로 회로가 형성된 내층 기판(10)들을 복수 개 적층하는 단계와, 형성된 내층 기판들(10)의 표면에 외층용 프리프레그(20)를 적층하는 단계와, 내층 기판들(10)의 표면에 적층된 상기 외층용 프리프레그(20)의 표면에 이형필름(30)을 부착하는 단계와, 부착된 상기 이형필름(30)을 제거하는 단계와, 이형필름(30)이 제거된 상기 외층용 프리프레그(20)를 레이저 가공하여 비아홀(50)을 형성하는 단계와, 형성된 비아홀(50)의 내부를 도금하는 단계를 포함한다.2 to 4, the via hole plating filling method of a multilayer printed circuit board using a release film according to the present invention comprises the steps of: laminating a plurality of inner-layer substrates 10 on which circuits are formed with copper foil on the surface of the prepreg; Laminating the prepreg 20 for the outer layer on the surface of the inner layer substrates 10, and the release film 30 on the surface of the prepreg 20 for the outer layer laminated on the surface of the inner layer substrates 10 A step of attaching, removing the attached release film 30, and laser processing the prepreg 20 for the outer layer from which the release film 30 is removed to form a via hole 50; and plating the inside of the via hole 50 .

상기 내층기판들(10)은 프리프레그 표면에 동박을 배치한 상태에서, 상기 동박의 표면에 드라이필름을 밀착시키고, 노광, 현상 및 에칭 과정을 거침으로써 형성되는 기판들을 복수 개 적층하여 형성된다.The inner layer substrates 10 are formed by laminating a plurality of substrates formed by adhering a dry film to the surface of the copper foil in a state in which a copper foil is disposed on the surface of the prepreg, and then performing exposure, development, and etching processes.

상기 내층기판들(10)에 포함되는 각 기판들에는 상기 동박의 에칭에 의한 회로(11)가 형성되며, 상기 내층기판들(10)을 적층한 상태에서 열과 압력을 가함으로써 프리프레그들이 서로 용융 접착된다.A circuit 11 is formed by etching the copper foil on each of the substrates included in the inner-layer substrates 10, and the prepregs are melted by applying heat and pressure while the inner-layer substrates 10 are stacked. is glued

상기 프리프레그는 유리섬유와 같은 보강기재에 고분자 수지를 함침시켜 형성되며, 상기 보강기재로서는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물, 또는 유기고분자 섬유 직물 등이 이용된다.The prepreg is formed by impregnating a reinforcing base material such as glass fiber with a polymer resin, and as the reinforcing base material, a glass fiber fabric, a glass fiber nonwoven fabric, a carbon fiber fabric, or an organic polymer fiber fabric is used.

또한, 상기 프리프레그를 형성하기 위한 고분자 수지에는 유전율, 열팽창율 및 경화에 소요되는 시간을 조절하기 위한 경화제 등의 첨가제가 혼합된다.In addition, additives such as a curing agent for controlling the dielectric constant, the coefficient of thermal expansion, and the time required for curing are mixed with the polymer resin for forming the prepreg.

상기와 같은 특성 조절을 위해 고분자 수지에 혼합되는 첨가제로서는 실리카, 수산화 알미늄, 탄산칼슘과 같은 무기필러 및 경화 에폭시, 가교 아크릴 등의 유기 필러 등이 있다.Examples of additives mixed into the polymer resin to control the above properties include inorganic fillers such as silica, aluminum hydroxide, and calcium carbonate, and organic fillers such as cured epoxy and cross-linked acrylic.

동박에 의해 각 기판들 상에 형성되는 회로(11) 패턴들은 대략 15 내지 20 ㎛ 두께로 형성될 수 있다. The circuit 11 patterns formed on the respective substrates by the copper foil may be formed to a thickness of about 15 to 20 μm.

상기와 같이 복수의 내층 기판들(10)을 적층한 상태에서, 상기 내층 기판들(10)의 표면에 외층 기판 형성용 프리프레그(20)를 적층한다.In a state in which the plurality of inner-layer substrates 10 are stacked as described above, a prepreg 20 for forming an outer-layer substrate is stacked on the surfaces of the inner-layer substrates 10 .

그리고, 적층된 외층 형성용 프리프레그(20) 위에 이형필름(30)을 부착한다.Then, the release film 30 is attached on the laminated prepreg 20 for forming an outer layer.

상기 이형필름(30)은 예를 들어 페트(PET: Polyethylene terephthalate) 수지로 형성될 수 있으며, 일 면에는 실리콘계 접착제가 도포될 수 있다.The release film 30 may be formed of, for example, polyethylene terephthalate (PET) resin, and a silicone-based adhesive may be applied to one surface thereof.

상기 외층 형성용 프리프레그(20)의 적층과 이형필름(30)의 부착은 상기 내층기판들(10)의 가공 이후 이루어지며, 레이저 가공장치(70)를 통한 비아홀(Via Hole) 가공 직전에 상기 이형필름(30)이 제거된다.The lamination of the prepreg 20 for forming the outer layer and the attachment of the release film 30 are made after the processing of the inner layer substrates 10, and immediately before the via hole processing through the laser processing device 70. The release film 30 is removed.

상기 레이저 가공장치(70)를 통한 비아홀 가공 작업은 여러 장의 다층인쇄회로기판들이 적층되어 대기된 상태에서, 각 인쇄회로기판들이 상기 레이저 가공장치(70)로 투입되면서 이루어진다.The via hole processing operation through the laser processing device 70 is performed while each of the printed circuit boards is put into the laser processing device 70 in a state in which a plurality of multilayer printed circuit boards are stacked and in a standby state.

이때, 만약 상기 외층 형성용 프리프레그(20) 위에 이형필름(30)이 부착되지 않는다면, 상기 외층용 프리프레그(20)가 포함하는 접착제 성분들로 인해 적층 대기 상태의 인쇄회로기판들이 서로 접착되어, 레이저 가공장치(70) 내부로 투입되지 못한다.At this time, if the release film 30 is not attached on the prepreg 20 for forming the outer layer, the printed circuit boards in the stacking standby state are adhered to each other due to the adhesive components included in the prepreg 20 for the outer layer. , cannot be put into the laser processing device 70 .

따라서, 상기 내층 기판들(10)의 표면에 외층 기판 형성용 프리프레그(20)를 적층하고, 그 위에 이형필름(30)을 부착함으로써, 레이저 가공장치(70)로 투입되기 이전의 프리프레그(20) 표면에 먼지 등의 이물질이 부착되는 것을 방지하고, 적층 대기되는 여러 기판들이 서로 부착되는 것 역시 방지된다.Therefore, by laminating the prepreg 20 for forming the outer layer substrate on the surface of the inner layer substrates 10 and attaching the release film 30 thereon, the prepreg before being fed into the laser processing device 70 ( 20) It prevents foreign substances such as dust from adhering to the surface, and also prevents multiple substrates waiting for lamination from adhering to each other.

그리고, 상기 레이저 가공장치(70)를 통한 비아홀(Via Hole) 가공 직전에 상기 이형필름(30)이 제거되며, 이형필름(30)이 제거된 상기 외층용 프리프레그(20)를 레이저 가공장치를 통해 가공함으로써 비아홀(50)을 형성한다.And, the release film 30 is removed just before the via hole processing through the laser processing device 70, and the prepreg 20 for the outer layer from which the release film 30 is removed is processed using a laser processing device. Through processing, the via hole 50 is formed.

그리고, 상기와 같이 형성된 비아홀(50)의 내부를 도금을 통해 충진하여 충진물(53)을 형성한다.Then, the filling material 53 is formed by filling the inside of the via hole 50 formed as described above through plating.

상기와 같은 본 발명에 따른 방법에 의하는 경우, 형성되는 비아훌(50)의 에스펙트 레시오(Aspect Ratio)가 H2/W2 가 된다.In the case of the method according to the present invention as described above, the aspect ratio of the formed viahol 50 becomes H2/W2.

이러한 경우, 도 1 에 따른 종래 기술에 의해 형성되는 비아홀(150)의 에스펙트 레시오의 경우, 외층용 프리프레그(120)의 높이에 동박(130)의 높이가 더해져 비아홀(150)의 높이 H1 가 된다.In this case, in the case of the aspect ratio of the via hole 150 formed by the conventional technique according to FIG. 1 , the height of the copper foil 130 is added to the height of the prepreg 120 for the outer layer, so that the height H1 of the via hole 150 is becomes

이에 비해, 본원발명의 경우 만약 폭 W1 과 W2 가 동일하다고 가정하는 경우, 높이 H2 가 외층용 프리프레그의 높이가 되어 종래 기술에 따라 형성되는 높이 H1 에 비해 동박 높이만큼 작아진다.In contrast, in the case of the present invention, if it is assumed that the widths W1 and W2 are the same, the height H2 becomes the height of the prepreg for the outer layer and becomes smaller by the height of the copper foil compared to the height H1 formed according to the prior art.

이러한 점은 결국, 동일한 비아홀의 폭에 대해 형성 높이가 낮아지는 것을 의미하며, 그에 따라 에스펙트 레시오 역시 낮아짐을 의미한다.This eventually means that the formation height is lowered for the same width of the via hole, and accordingly, the aspect ratio is also lowered.

상기와 같이 에스펙트 레시오가 낮아짐에 의해, 도금물이 유동되어야 하는 비아홀의 높이가 낮아져, 도금을 통한 비아홀 충진 시 딤플(Dimple) 또는 보이드(Void)가 형성되는 것을 방지할 수 있다.As the aspect ratio is lowered as described above, the height of the via hole through which the plating material should flow is lowered, thereby preventing dimples or voids from being formed when the via hole is filled through plating.

그리하여, 외층 기판 표면에 실장되는 각종 부품 또는 단자부와의 접속 신뢰성을 높일 수 있다.Thus, it is possible to increase the reliability of connection with various components or terminal portions mounted on the surface of the outer layer substrate.

또한, 비아홀 내부로 도금물이 보다 원활히 유동될 수 있으므로, 도금을 통한 비아홀의 충진 효율을 높이고 비아홀 가공의 수율을 높일 수 있다.In addition, since the plating material can flow more smoothly into the via hole, it is possible to increase the filling efficiency of the via hole through plating and increase the yield of the via hole processing.

그리고, 레이저 가공장치(70)를 통해 가공되어야 하는 비아홀의 높이가 낮아져, 비아홀 형성을 위한 레이저 가공 시 발생되는 열의 총량 역시 감소되어, 프리프레그의 용융에 따른 변형과 침강을 방지할 수 있다.In addition, the height of the via hole to be processed through the laser processing apparatus 70 is lowered, and the total amount of heat generated during laser processing for forming the via hole is also reduced, thereby preventing deformation and settling due to melting of the prepreg.

본 발명의 다른 실시예에서는, 도 4 에 도시된 바와 같이, 바람직하게는 상기 비아홀(50)의 바닥을 형성하는 내층 기판들의 최외층 표면에는 동박(15)이 배치될 수 있다.In another embodiment of the present invention, as shown in FIG. 4 , the copper foil 15 may be preferably disposed on the outermost surface of the inner layer substrates forming the bottom of the via hole 50 .

즉, 상기 내층 기판들(10) 중 최외부에 배치되는 내층기판의 표면에 미리 동박으로 회로(15)를 형성한 상태에서, 그 위에 상기 외층용 프리프레그(20) 및 이형필름(30)을 부착 후 이를 제거하고, 레이저 가공 단계를 수행할 수도 있다.That is, in a state in which the circuit 15 is previously formed with copper foil on the surface of the inner layer substrate disposed at the outermost of the inner layer substrates 10, the outer prepreg 20 and the release film 30 are applied thereon. After attachment, it may be removed and a laser processing step may be performed.

또는, 바람직하게는 상기 내층 기판들(10)의 최외층 표면에서, 주로 레이저 광이 도달하게 되는 비아홀(50)의 가장자리부분 부근에만 동박이 형성될 수도 있다.Alternatively, preferably, on the outermost surface of the inner layer substrates 10 , the copper foil may be formed only in the vicinity of the edge of the via hole 50 through which the laser light mainly arrives.

상기와 같이, 비아홀(50)의 바닥이 될 부분에 미리 회로(15)를 형성하거나 동박을 배치한 상태에서 레이저 가공을 수행함으로써, 동박으로 형성되는 상기 회로(15) 부분이 레이저 광을 반사시켜 저항으로서의 역할을 하여, 그 아래에 배치되는 프리프레그(내층기판 10 의 최외층 프리프레그)의 손상을 방지하는 효과를 발휘한다.As described above, by forming the circuit 15 in advance on the portion to be the bottom of the via hole 50 or performing laser processing in a state in which the copper foil is disposed, the circuit 15 formed of the copper foil reflects the laser light. Acting as a resistor, it exerts an effect of preventing damage to the prepreg (the outermost prepreg of the inner layer substrate 10) disposed thereunder.

그리하여, 레이저 가공 단계에서의 가공 깊이 조절에 매우 유리한 효과를 제공할 수 있다.Thus, it is possible to provide a very advantageous effect in controlling the processing depth in the laser processing step.

또한, 상기와 같이 비아홀(50) 바닥 부분에 회로(15)가 형성된 상태에서, 레이저 가공을 수행하여 비아홀을 형성하는 경우, 동일한 비아홀의 폭 W2 에 대해 높이가 H2(도 3 에 도시된 실시예에 비해 회로 15 만큼 높이 감소)로 감소되므로, 에스펙트 레시오가 더욱 감소되는 효과를 발휘할 수 있다.In addition, when the via hole is formed by laser processing in a state in which the circuit 15 is formed at the bottom of the via hole 50 as described above, the height is H2 with respect to the width W2 of the same via hole (the embodiment shown in FIG. 3 ). compared to circuit 15), so the aspect ratio can be further reduced.

이후, 비아홀(50) 내부가 도금으로 충진된 상태의 프리프레그(20) 표면에 외층 회로 형성용 동박(60)을 배치하고, 이를 식각함으로써 외층 회로를 형성할 수 있다.Thereafter, an outer layer circuit may be formed by disposing a copper foil 60 for forming an outer layer circuit on the surface of the prepreg 20 in a state in which the via hole 50 is filled with plating, and etching the copper foil 60 .

이상, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명의 기술적 사상은 이러한 것에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해, 본 발명의 기술적 사상과 하기 될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 실시가 가능할 것이다.As mentioned above, although the present invention has been described with reference to limited embodiments and drawings, the technical spirit of the present invention is not limited thereto, and by those of ordinary skill in the art to which the present invention pertains, the technical spirit of the present invention and Various modifications and variations will be possible within the scope of equivalents of the following claims.

10: 내층기판들
20: 외층용 프리프레그
30: 이형필름
50: 비아홀
60: 외층용 동박10: inner layer substrates
20: prepreg for outer layer
30: release film
50: via hole
60: copper foil for outer layer

Claims (3)

프리프레그 표면에 동박으로 회로가 형성된 내층 기판들을 복수 개 적층하는 단계와;
형성된 내층 기판들의 표면에 외층용 프리프레그를 적층하는 단계와;
내층 기판들의 표면에 적층된 상기 외층용 프리프레그의 표면에 이형필름을 부착하는 단계와;
부착된 상기 이형필름을 제거하는 단계와;
이형필름이 제거된 상기 외층용 프리프레그를 레이저 가공하여 비아홀을 형성하는 단계와;
형성된 비아홀의 내부를 도금하는 단계를 포함하는 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법.stacking a plurality of inner-layer substrates on which circuits are formed with copper foil on the surface of the prepreg;
laminating a prepreg for an outer layer on the surfaces of the formed inner-layer substrates;
attaching a release film to the surface of the prepreg for the outer layer laminated on the surface of the inner layer substrates;
removing the attached release film;
forming a via hole by laser processing the prepreg for the outer layer from which the release film has been removed;
A method of plating and filling via holes in a multilayer printed circuit board using a release film, comprising plating the inside of the formed via holes. 제 1 항에 있어서,
상기 비아홀의 바닥을 형성하는 내층 기판들의 최외층 표면에는 동박이 배치되는 것을 특징으로 하는 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법.The method of claim 1,
A method for plating via hole in a multilayer printed circuit board using a release film, characterized in that a copper foil is disposed on the outermost surface of the inner layer substrates forming the bottom of the via hole. 제 2 항에 있어서,
비아홀 내부가 도금된 상태의 프리프레그 표면에 동박을 배치하고, 외층 회로를 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법.
3. The method of claim 2,
Placing a copper foil on the surface of the prepreg in a state in which the inside of the via hole is plated, and forming an outer layer circuit.
KR1020200090231A 2020-07-21 2020-07-21 Method for forming via hole and filling that by plating in miltilayer pcb using laminating film KR20220011390A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200090231A KR20220011390A (en) 2020-07-21 2020-07-21 Method for forming via hole and filling that by plating in miltilayer pcb using laminating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200090231A KR20220011390A (en) 2020-07-21 2020-07-21 Method for forming via hole and filling that by plating in miltilayer pcb using laminating film

Publications (1)

Publication Number Publication Date
KR20220011390A true KR20220011390A (en) 2022-01-28

Family

ID=80051413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200090231A KR20220011390A (en) 2020-07-21 2020-07-21 Method for forming via hole and filling that by plating in miltilayer pcb using laminating film

Country Status (1)

Country Link
KR (1) KR20220011390A (en)

Similar Documents

Publication Publication Date Title
US8261435B2 (en) Printed wiring board and method for manufacturing the same
US9345142B2 (en) Chip embedded board and method of manufacturing the same
US20120030938A1 (en) Method of manufacturing printed circuit board
JP2009295949A (en) Printed circuit board with electronic component embedded therein and manufacturing method therefor
JP2010027917A (en) Circuit substrate with built in electric/electronic components and manufacturing method of the same
US20110123808A1 (en) Insulator and manufacturing method for printed circuit board having electro component
JP2016134624A (en) Electronic element built-in printed circuit board and manufacturing method therefor
JP6721143B2 (en) Printed circuit board and manufacturing method thereof
US20130139382A1 (en) Printed circuit board having electro component and manufacturing method thereof
KR102092816B1 (en) Method for forming cavity in pcb
KR20170029297A (en) Multilayer pcb comprising recessed portion for component installation and method for manufactuting the same
KR102092818B1 (en) Method for forming cavity in pcb using laminating film
US20190104615A1 (en) Printed wiring board and method for manufacturing the same
KR20220011390A (en) Method for forming via hole and filling that by plating in miltilayer pcb using laminating film
KR102052761B1 (en) Chip Embedded Board And Method Of Manufacturing The Same
KR101089923B1 (en) Manufacturing method of printed circuit board
KR102436612B1 (en) Method for forming out layer of multilayer printed circuit board
KR20220011389A (en) Method for forming cavity in miltilayer pcb using laminating film and laser beam
KR101799179B1 (en) Rigid flexible circuit board manufacturing method
KR20220079161A (en) Method for making printed circuit board of heat radiant type
KR101609268B1 (en) Embedded board and method of manufacturing the same
KR101128559B1 (en) Method for forming via hole in printed circuit board
KR20060027676A (en) Method for fabricating the multi layer using layup process
JP6804276B2 (en) Manufacturing method of component built-in board and component built-in board
KR100567096B1 (en) Printed circuit board with embedded capacitor and manufacturing method for the same

Legal Events

Date Code Title Description
E601 Decision to refuse application