KR102436612B1 - Method for forming out layer of multilayer printed circuit board - Google Patents

Method for forming out layer of multilayer printed circuit board Download PDF

Info

Publication number
KR102436612B1
KR102436612B1 KR1020200168891A KR20200168891A KR102436612B1 KR 102436612 B1 KR102436612 B1 KR 102436612B1 KR 1020200168891 A KR1020200168891 A KR 1020200168891A KR 20200168891 A KR20200168891 A KR 20200168891A KR 102436612 B1 KR102436612 B1 KR 102436612B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
conductive material
multilayer printed
outermost layer
Prior art date
Application number
KR1020200168891A
Other languages
Korean (ko)
Other versions
KR20220079277A (en
Inventor
오상택
최홍천
박대수
Original Assignee
주식회사 티엘비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘비 filed Critical 주식회사 티엘비
Priority to KR1020200168891A priority Critical patent/KR102436612B1/en
Publication of KR20220079277A publication Critical patent/KR20220079277A/en
Application granted granted Critical
Publication of KR102436612B1 publication Critical patent/KR102436612B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Abstract

본 발명에 따른 다층인쇄회로기판의 최외층 형성 방법은 프리프레그 표면에 동박으로 회로가 형성된 기판들을 복수 개 적층하여 다층인쇄회로기판을 형성하는 단계와, 상기 다층인쇄회로기판의 최외층 표면에 형성된 리드부의 제 1 부분을 제 1 비전도성물질로 덮는 단계와, 상기 리드부에서 상기 제 1 부분 이외의 제 2 부분과 회로부를 도금하는 단계와, 상기 제 1 부분으로부터 상기 제 1 비전도성물질을 제거하는 단계와, 상기 리드부에서 도금된 상기 제 2 부분을 상기 제 1 비전도성물질로 덮는 단계와, 상기 다층인쇄회로기판의 표면에서 상기 리드부의 제 1 부분을 에칭으로 제거하는 단계와, 상기 다층인쇄회로기판에서 상기 제 1 부분이 위치하는 영역을 절단하는 단계를 포함한다.
본 발명에 의해, 다층인쇄회로기판의 최외층 형성 정확성을 높여 회로 선폭의 감소와 정밀도를 높일 수 있다.
또한, 다층인쇄회로기판 최외층 표면 리드부에서 도금되지 않은 부분 제거 시, 에칭액이 나머지 도금된 리드부와 회로부로 침입하는 것을 방지할 수 있으며, 리드부 형성 과정에서 진공밀착 과정을 수행하지 않고서도 드라이필름과 기판의 최외층 표면 사이로 에칭액이 침입되지 않도록 할 수 있으므로, 생산 수율을 높이고 제조 단가를 현저히 저하시킬 수 있다.The method for forming the outermost layer of a multilayer printed circuit board according to the present invention comprises the steps of forming a multilayer printed circuit board by stacking a plurality of substrates on which a circuit is formed with a copper foil on a surface of a prepreg, and forming the outermost layer of the multilayer printed circuit board on the surface of the multilayer printed circuit board covering a first portion of the lead portion with a first non-conductive material; plating a second portion other than the first portion and a circuit portion in the lead portion; and removing the first non-conductive material from the first portion covering the second portion plated on the lead portion with the first non-conductive material; removing the first portion of the lead portion from the surface of the multilayer printed circuit board by etching; and cutting a region in which the first part is located in the printed circuit board.
According to the present invention, it is possible to increase the accuracy of forming the outermost layer of the multilayer printed circuit board, thereby reducing the circuit line width and increasing the precision.
In addition, when the unplated part is removed from the outermost layer of the multilayer printed circuit board, it is possible to prevent the etchant from entering the remaining plated lead part and the circuit part, without performing a vacuum sealing process during the lead part formation process. Since it is possible to prevent the etching solution from entering between the dry film and the outermost layer surface of the substrate, it is possible to increase the production yield and significantly reduce the manufacturing cost.

Description

다층인쇄회로기판의 최외층 형성 방법{METHOD FOR FORMING OUT LAYER OF MULTILAYER PRINTED CIRCUIT BOARD}Method for forming the outermost layer of a multilayer printed circuit board

본 발명은 다층인쇄회로기판의 최외층 형성 방법에 관한 발명으로서, 보다 상세하게는 다층인쇄회로기판의 최외층에서 특히 리드부와 회로부의 형성 정확도를 높이도록 구성되는 다층인쇄회로기판의 최외층 형성 방법에 관한 발명이다.The present invention relates to a method of forming the outermost layer of a multilayer printed circuit board, and more particularly, forming the outermost layer of a multilayer printed circuit board configured to increase the accuracy of forming a lead part and a circuit part in the outermost layer of the multilayer printed circuit board. It is an invention about a method.

최근 전자제품 관련 기술의 경우, 다기능화 및 고속화 추세로 개발이 진행되고 있으며, 이러한 추세에 대응하기 위해 반도체칩 제조 기술 역시 빠른 속도로 발전하고 있다. Recently, in the case of electronic product-related technology, development is progressing toward multifunctionality and high speed, and semiconductor chip manufacturing technology is also rapidly developing in order to respond to this trend.

특히 완성된 전자제품의 경박단소(輕薄短小)화를 위해, 이용되는 인쇄회로기판(PCB)의 두께 역시 감소되고 있으며, 동일한 두께의 인쇄회로기판 내에 보다 많은 회로층들을 구성한 다층인쇄회로기판에 관련된 기술들이 활발하게 연구 진행되고 있다.In particular, in order to make finished electronic products light, thin and compact, the thickness of the printed circuit board (PCB) used is also decreasing, and related to the multilayer printed circuit board comprising more circuit layers in the printed circuit board of the same thickness. Technologies are being actively researched.

통상적으로 다층인쇄회로기판은, 에폭시 수지를 유리섬유에 함침시켜 형성되는 프리프레그(Prepreg;절연체)와 그의 표면에 형성되는 동박(cu;구리) 회로를 포함하는 단위 인쇄회로기판을, 복수 매 적층한 상태에서 가열 압착함으로써 형성할 수 있다.In general, a multilayer printed circuit board is a unit printed circuit board including a prepreg (insulator) formed by impregnating an epoxy resin into glass fiber and a copper foil (cu; copper) circuit formed on the surface thereof, a plurality of sheets are laminated. It can be formed by heat-pressing in one state.

근래에는 상기 다층인쇄회로기판의 집적도를 높이기 위해, 보다 많은 층 수의 회로기판들이 개발되고 있는 추세인데, 상기 다층인쇄회로기판은 전기적 특성 또는 내구성 및 주위 회로에 대한 영향의 측면에서 여러가지 특성들이 요구된다.In recent years, in order to increase the degree of integration of the multilayer printed circuit board, circuit boards with a greater number of layers are being developed. do.

상기 다층인쇄회로기판에서 최외층에 형성되는 회로부와 이에 연결되는 리드부는, 장기간 사용에 따른 부식을 방지하기 위해 그 표면이 금으로 도금된다.The surface of the circuit part formed on the outermost layer of the multilayer printed circuit board and the lead part connected thereto is plated with gold to prevent corrosion due to long-term use.

먼저, 도 1 을 참조하여, 종래 다층인쇄회로기판(100)에서 상기 리드부(110)와 회로부(130)에 대한 도금 과정을 설명하면 다음과 같다.First, with reference to FIG. 1 , the plating process of the lead part 110 and the circuit part 130 in the conventional multilayer printed circuit board 100 will be described as follows.

통상적으로, 다층인쇄회로기판에서 최외층에는 도 1(a)에서와 같이, 회로부(130)와 상기 회로부(130)에 연결되는 리드부(110)가 외부로 노출되도록 형성된다.Typically, in the outermost layer of the multilayer printed circuit board, as shown in FIG. 1A , the circuit unit 130 and the lead unit 110 connected to the circuit unit 130 are exposed to the outside.

상기 리드부(110)를 도금하기 위해, 먼저 도 1(b)에서와 같이, 상기 리드부(110) 중에서 상기 도금리드부(120) 측에 위치하는 부분을 드라이필름(Dryfilm, 140)으로 덮는다.In order to plate the lead part 110, first, as shown in FIG. .

상기 드라이필름(140)으로 덮히는 부분은, 이후 에칭 공정을 통해 제거되고 최종적으로는 도 1(d)에서와 같이 절단하여 제거하기 위한 부분으로서, 도금을 방지하기 위해 상기와 같이 드라이필름(140)으로 덮는다.The part covered with the dry film 140 is then removed through an etching process and is finally cut and removed as shown in FIG. 1(d). In order to prevent plating, the dry film 140 is removed as described above. ) is covered with

상기 리드부(110)에는 도금리드부(120)가 연결되며, 상기 도금리드부(120)를 도시되지 않은 외부 도금장치에 전기적으로 접속하여 도금 공정을 수행함으로써, 상기 리드부(110)와 회로부(130) 표면이 도금된다.A plating lead unit 120 is connected to the lead unit 110 , and a plating process is performed by electrically connecting the plating lead unit 120 to an external plating apparatus (not shown) to perform a plating process, thereby forming the lead unit 110 and the circuit unit. (130) The surface is plated.

그리하여, 상기 드라이필름(140)으로 덮힌 부분을 제외한 리드부(110) 부분과 회로부(130) 부분을 도금하여, 상기 리드부(110) 상에 도금층(115)이 형성된다.Thus, by plating the part of the lead part 110 and the circuit part 130 except for the part covered with the dry film 140 , the plating layer 115 is formed on the lead part 110 .

그리고, 이후 도 1(c)에서와 같이, 도금층(115)이 형성된 상기 리드부(110) 부분과 회로부(130) 부분을 드라이필름(150)으로 덮는다.Then, as shown in FIG. 1C , the lead part 110 and the circuit part 130 on which the plating layer 115 is formed are covered with a dry film 150 .

이러한 상태에서, 상기 드라이필름(150)으로 덮히지 않은 리드부(110) 부분이 에칭 공정에 의해 제거되고, 그 다음 라우팅 공정에 의해 도 1(d)에 도시된 라인 C 부분이 절단된다.In this state, a portion of the lead portion 110 not covered with the dry film 150 is removed by an etching process, and then a portion of the line C shown in FIG. 1( d ) is cut by a routing process.

여기서, 도 1(b)와 1(c)에 도시된 드라이필름(140, 150)들은 최외층 표면 과의 틈으로 도금액과 에칭액이 스며들지 않도록 하기 위해, 진공밀착기를 이용하여 상기 최외층 표면에 강하게 밀착되도록 배치된다.Here, the dry films 140 and 150 shown in FIGS. 1(b) and 1(c) are applied to the surface of the outermost layer using a vacuum sealer in order to prevent the plating solution and the etching solution from permeating into the gap with the surface of the outermost layer. arranged to be strongly adhered.

그런데, 상기 진공밀착기는 가압 과정에서 진공이 유지되어야 하는 특성 상 매우 고가의 장치인데다, 인쇄회로기판을 상기 진공밀착기 내에 배치시켜 상기와 같은 공정을 수행해야 하는 점은 인쇄회로기판의 생산 수율을 현저히 저하시키는 요인이 된다.However, the vacuum sealer is a very expensive device due to the characteristic that a vacuum must be maintained during the pressurization process, and the point that the printed circuit board must be placed in the vacuum sealer to perform the above-described process reduces the production yield of the printed circuit board. cause a significant decrease.

또한, 상기와 같이 진공밀착기를 이용하여 드라이필름(140, 150)을 최외층 표면에 강하게 밀착시키는 경우에도, 특히 도금층(115)이 형성된 리드부(120) 부분에서 드라이필름(150)과 최외층 표면 간의 틈으로 에칭액이 스며들어, 리드부 또는 회로부를 에칭하게 되는 문제가 발생된다.In addition, even when the dry films 140 and 150 are strongly adhered to the surface of the outermost layer using a vacuum sealer as described above, in particular, the dry film 150 and the outermost layer in the lead portion 120 where the plating layer 115 is formed. The etching solution seeps into the gaps between the surfaces, causing a problem in that the lead portion or the circuit portion is etched.

결국, 이러한 점은 회로 선폭을 감소시켜 정밀도와 정확도를 향상시키는 것에 한계로 작용되며, 전체 인쇄회로기판의 불량율 상승의 요인이 된다.After all, this point acts as a limit to improving precision and accuracy by reducing the circuit line width, and is a factor in increasing the defect rate of the entire printed circuit board.

본 발명의 목적은, 다층인쇄회로기판의 최외층 표면에서 리드부 형성 시 정확도를 높일 수 있도록 구성되는 다층인쇄회로기판의 최외층 형성 방법을 제공하는 것이다.It is an object of the present invention to provide a method for forming the outermost layer of a multilayer printed circuit board, which is configured to increase accuracy when forming a lead part on the surface of the outermost layer of the multilayer printed circuit board.

본 발명의 다른 목적은, 리드부에서 도금층이 형성되지 않은 부분 제거 시, 에칭액이 도금층이 형성된 리드부와 회로부로 침입되는 것을 방지하도록 구성되는 다층인쇄회로기판의 최외층 형성 방법을 제공하는 것이다.Another object of the present invention is to provide a method of forming the outermost layer of a multilayer printed circuit board configured to prevent the etching solution from entering the lead portion and the circuit portion on which the plating layer is formed when removing the portion where the plating layer is not formed from the lead portion.

본 발명의 또 다른 목적은, 인쇄회로기판 형성 과정에서 진공밀착 과정을 수행하지 않고서도, 드라이필름과 기판의 최외층 표면 사이로 에칭액이 침입되지 않도록 구성되는 다층인쇄회로기판의 최외층 형성 방법을 제공하는 것이다.Another object of the present invention is to provide a method for forming the outermost layer of a multilayer printed circuit board, which is configured so that the etching solution does not penetrate between the dry film and the outermost layer of the substrate without performing a vacuum adhesion process in the process of forming the printed circuit board will do

상기 목적을 달성하기 위한 본 발명에 따른 다층인쇄회로기판의 최외층 형성 방법은 프리프레그 표면에 동박으로 회로가 형성된 기판들을 복수 개 적층하여 다층인쇄회로기판을 형성하는 단계와, 상기 다층인쇄회로기판의 최외층 표면에 형성된 리드부의 제 1 부분을 제 1 비전도성물질로 덮는 단계와, 상기 리드부에서 상기 제 1 부분 이외의 제 2 부분과 회로부를 도금하는 단계와, 상기 제 1 부분으로부터 상기 제 1 비전도성물질을 제거하는 단계와, 상기 리드부에서 도금된 상기 제 2 부분을 상기 제 1 비전도성물질로 덮는 단계와, 상기 다층인쇄회로기판의 표면에서 상기 리드부의 제 1 부분을 에칭으로 제거하는 단계와, 상기 다층인쇄회로기판에서 상기 제 1 부분이 위치하는 영역을 절단하는 단계를 포함한다.The method of forming the outermost layer of a multilayer printed circuit board according to the present invention for achieving the above object includes the steps of forming a multilayer printed circuit board by stacking a plurality of substrates on which a circuit is formed with a copper foil on a surface of a prepreg to form a multilayer printed circuit board; covering a first portion of the lead portion formed on the surface of the outermost layer of the lid portion with a first non-conductive material; 1 removing the non-conductive material; covering the second portion plated on the lead portion with the first non-conductive material; and removing the first portion of the lead portion from the surface of the multilayer printed circuit board by etching and cutting the area in which the first part is located in the multilayer printed circuit board.

바람직하게는, 상기 제 1 부분을 상기 제 1 비전도성물질로 덮는 단계 후, 상기 제 1 비전도성물질 위에 제 2 비전도성물질을 덮는 단계를 포함한다.Preferably, after covering the first portion with the first non-conductive material, covering the second non-conductive material over the first non-conductive material.

여기서, 상기 제 2 부분을 상기 제 1 비전도성물질로 덮는 단계 후, 상기 제 2 부분 상의 상기 제 1 비전도성물질 위에 제 2 비전도성물질을 덮는 단계를 포함할 수 있다.Here, after the step of covering the second portion with the first non-conductive material, the method may include covering the second non-conductive material on the first non-conductive material on the second portion.

바람직하게는, 상기 제 1 비전도성물질은 접착성분을 포함하는 도료 또는 필러블(Peelable) 잉크이다.Preferably, the first non-conductive material is a paint or peelable ink including an adhesive component.

또한, 상기 제 2 비전도성물질은 드라이필름일 수 있다.In addition, the second non-conductive material may be a dry film.

그리고, 상기 제 1 비전도성물질 위에 제 2 비전도성물질을 덮은 후 가압하는 단계를 포함할 수 있다.And, it may include the step of covering the second non-conductive material on the first non-conductive material and then pressurizing.

본 발명에 의해, 다층인쇄회로기판에서 최외층 형성의 정확성을 높여 회로 선폭의 감소와 정밀도를 높일 수 있다.According to the present invention, it is possible to increase the accuracy of forming the outermost layer in a multilayer printed circuit board, thereby reducing the circuit line width and increasing the precision.

또한, 다층인쇄회로기판 최외층 표면 리드부에서 도금되지 않은 부분 제거 시, 에칭액이 나머지 도금된 리드부와 회로부로 침입하는 것을 방지할 수 있다.In addition, when the unplated portion is removed from the outermost layer of the multilayer printed circuit board, it is possible to prevent the etching solution from entering the remaining plated lead portion and the circuit portion.

또한, 리드부 형성 과정에서 진공밀착 과정을 수행하지 않고서도, 드라이필름과 기판의 최외층 표면 사이로 에칭액이 침입되지 않도록 할 수 있으므로, 생산 수율을 높이고 제조 단가를 현저히 저하시킬 수 있다.In addition, it is possible to prevent the etchant from entering between the dry film and the outermost surface of the substrate without performing a vacuum sealing process in the process of forming the lead part, thereby increasing the production yield and significantly reducing the manufacturing cost.

첨부의 하기 도면들은, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 이해시키기 위한 것이므로, 본 발명은 하기 도면에 도시된 사항에 한정 해석되어서는 아니 된다.
도 1 은 종래 다층인쇄회로기판에서 최외층을 형성하는 방법의 일 예를 도시하는 사시도이며,
도 2 는 본 발명에 따른 다층인쇄회로기판의 최외층 형성 방법에서 최외층을 도시하는 사시도이며,
도 3 은 상기 최외층의 다른 사시도이며,
도 4 는 상기 최외층의 또 다른 사시도이며,
도 5 는 상기 최외층의 또 다른 사시도이다.The accompanying drawings are for understanding the technical spirit of the present invention together with the detailed description of the present invention, so the present invention should not be construed as limited to the matters shown in the following drawings.
1 is a perspective view showing an example of a method of forming an outermost layer in a conventional multilayer printed circuit board,
2 is a perspective view showing the outermost layer in the method for forming the outermost layer of the multilayer printed circuit board according to the present invention;
3 is another perspective view of the outermost layer;
4 is another perspective view of the outermost layer;
5 is another perspective view of the outermost layer.

이하, 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다. Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.Prior to this, the terms used in the present specification and claims should not be construed as being limited in the dictionary meaning, and based on the principle that the inventor can appropriately define the concept of the term to describe his invention in the best way. , should be interpreted as meanings and concepts consistent with the technical spirit of the present invention.

따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.Accordingly, the configurations shown in the embodiments and drawings described in the present specification are only preferred embodiments of the present invention, and do not express all the technical ideas of the present invention, so various equivalents that can be substituted for them at the time of the present application It should be understood that water and variations may exist.

도 2 는 본 발명에 따른 다층인쇄회로기판의 최외층 형성 방법에서 최외층을 도시하는 사시도이며, 도 3 은 상기 최외층의 다른 사시도이며, 도 4 는 상기 최외층의 또 다른 사시도이며, 도 5 는 상기 최외층의 또 다른 사시도이다.Figure 2 is a perspective view showing the outermost layer in the method for forming the outermost layer of a multilayer printed circuit board according to the present invention, Figure 3 is another perspective view of the outermost layer, Figure 4 is another perspective view of the outermost layer, Figure 5 is another perspective view of the outermost layer.

도 2 내지 5 를 참조하면, 본 발명에 따른 다층인쇄회로기판의 최외층 형성 방법은 프리프레그 표면에 동박으로 회로가 형성된 기판들을 복수 개 적층하여 다층인쇄회로기판을 형성하는 단계와, 상기 다층인쇄회로기판의 최외층(10) 표면에 형성된 리드부(20)의 제 1 부분(20-1)을 제 1 비전도성물질(70)로 덮는 단계와, 상기 리드부(20)에서 상기 제 1 부분(20-1) 이외의 제 2 부분(20-2)과 회로부(30)를 도금하는 단계와, 상기 제 1 부분(20-1)으로부터 상기 제 1 비전도성물질(70)을 제거하는 단계와, 상기 리드부(20)에서 도금된 상기 제 2 부분(20-2)을 제 1 비전도성물질(75)로 덮는 단계와, 상기 다층인쇄회로기판의 최외층(10)에서 상기 리드부(20)의 제 1 부분(20-1)을 에칭으로 제거하는 단계와, 상기 다층인쇄회로기판에서 상기 제 1 부분(20-1)이 위치하는 영역을 절단하는 단계를 포함한다.2 to 5 , the method for forming the outermost layer of a multilayer printed circuit board according to the present invention comprises the steps of: forming a multilayer printed circuit board by stacking a plurality of substrates on which circuits are formed with copper foil on the surface of a prepreg; Covering the first portion 20-1 of the lead portion 20 formed on the surface of the outermost layer 10 of the circuit board with a first non-conductive material 70, and the first portion in the lead portion 20 plating the second part 20-2 and the circuit part 30 other than (20-1); removing the first non-conductive material 70 from the first part 20-1; , covering the second part 20-2 plated on the lead part 20 with a first non-conductive material 75, and the lead part 20 in the outermost layer 10 of the multilayer printed circuit board. ) removing the first portion 20-1 by etching, and cutting a region where the first portion 20-1 is located in the multilayer printed circuit board.

상기 다층인쇄회로기판은 프리프레그 표면에 회로를 형성하기 위한 동박을 배치한 상태에서, 상기 동박의 표면에 드라이필름(Dryfilm)을 밀착시키고, 노광, 현상 및 에칭 과정을 거침으로써 형성되는 단위 기판들을 복수 개 적층하여 형성된다.In the multilayer printed circuit board, in a state in which a copper foil for forming a circuit is disposed on the surface of a prepreg, a dry film is adhered to the surface of the copper foil, and unit substrates formed by exposure, development and etching are performed. It is formed by laminating a plurality.

상기 다층인쇄회로기판에 포함되는 각 기판들에는 상기 동박의 에칭에 의한 회로부가 형성되며, 상기 기판들을 적층한 상태에서 열과 압력을 가함으로써 프리프레그들이 서로 용융 접착된다.A circuit portion is formed by etching the copper foil on each of the substrates included in the multilayer printed circuit board, and the prepregs are melt-bonded to each other by applying heat and pressure while the substrates are stacked.

상기 프리프레그는 유리섬유와 같은 보강기재에 고분자 수지를 함침시켜 형성되며, 상기 보강기재로서는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물, 또는 유기고분자 섬유 직물 등이 이용된다.The prepreg is formed by impregnating a reinforcing base material such as glass fiber with a polymer resin, and as the reinforcing base material, a glass fiber fabric, a glass fiber nonwoven fabric, a carbon fiber fabric, or an organic polymer fiber fabric is used.

또한, 상기 프리프레그를 형성하기 위한 고분자 수지에는 유전율, 열팽창율 및 경화에 소요되는 시간을 조절하기 위한 경화제 등의 첨가제가 혼합된다.In addition, additives such as a curing agent for controlling a dielectric constant, a coefficient of thermal expansion, and a time required for curing are mixed with the polymer resin for forming the prepreg.

상기와 같은 특성 조절을 위해 고분자 수지에 혼합되는 첨가제로서는 실리카, 수산화 알미늄, 탄산칼슘과 같은 무기필러 및 경화 에폭시, 가교 아크릴 등의 유기 필러 등이 있다.As additives to be mixed with the polymer resin to control the above properties, there are inorganic fillers such as silica, aluminum hydroxide, and calcium carbonate, and organic fillers such as cured epoxy and crosslinked acrylic.

동박에 의해 각 기판들 상에 형성되는 회로부 패턴들은 대략 15 내지 20 ㎛ 두께로 형성될 수 있다. The circuit part patterns formed on the respective substrates by the copper foil may be formed to a thickness of about 15 to 20 μm.

본 발명에 따른 다층인쇄회로기판의 형성 방법은 이에 포함되는 최외층 형성에 관한 발명이므로, 도 2 내지 5 에서는 상기 다층인쇄회로기판에서 최외층(10)만을 대표적으로 도시한다. Since the method of forming a multilayer printed circuit board according to the present invention relates to the formation of the outermost layer included therein, only the outermost layer 10 is representatively shown in FIGS. 2 to 5 .

본 발명에 따른 다층인쇄회로기판의 형성 방법에서는, 도 2 에 도시된 바와 같이, 먼저 상기 최외층(10) 표면에 형성된 리드부(20)의 제 1 부분(20-1)을 제 1 비전도성물질(70)로 덮는다.In the method of forming a multilayer printed circuit board according to the present invention, as shown in FIG. 2 , first, the first portion 20-1 of the lead part 20 formed on the surface of the outermost layer 10 is first non-conductive. covered with material 70 .

상기 제 1 비전도성물질로서는 접착성분을 포함하는 도료 또는 필러블(Peelable) 잉크가 이용될 수 있다.As the first non-conductive material, a paint including an adhesive component or a peelable ink may be used.

상기 필러블 잉크는 도금된 단자 부분을 납으로부터 보호하기 위해 이용되는 특수 잉크의 일반 명사이다.The peelable ink is a general noun for a special ink used to protect the plated terminal portion from lead.

통상적으로는, 상기 필러블 잉크가 도금된 단자 부분에 도포되어, 솔더링 공정 시 솔더가 상기 단자 부분에 부착되는 것을 방지하기 위한 용도로 이용되지만, 본원발명에서는 상기 필러블 잉크 또는 접착성분을 포함하는 도료로써, 상기 리드부(20)의 제 1 부분(20-1)을 덮은 상태에서, 그 위에 제 2 비전도성물질(80)로서 드라이필름을 배치시키도록 구성된다.Typically, the peelable ink is applied to the plated terminal portion and is used for preventing the solder from adhering to the terminal portion during the soldering process, but in the present invention, the peelable ink or adhesive component containing the As a paint, the dry film as the second non-conductive material 80 is disposed thereon while covering the first part 20 - 1 of the lid part 20 .

상기 필러블 잉크는 접착력을 가지는데, 점성이 높은 필러블 잉크 또는 접착성분을 포함하는 도료를 상기 리드부(20)의 제 1 부분(20-1)에 도포하고, 그 위에 상기 제 2 비전도성물질(80)을 배치시킴으로써, 진공밀착기를 이용하지 않고서도 상기 제 1 부분(20-1)으로 도금액이 침입되는 것을 방지할 수 있다.The peelable ink has an adhesive force. A peelable ink with high viscosity or a paint containing an adhesive component is applied to the first part 20-1 of the lead part 20, and the second non-conductive ink is applied thereon. By disposing the material 80 , it is possible to prevent the plating solution from entering the first portion 20 - 1 without using a vacuum sealer.

즉, 제 1 비전도성물질인 접착성분을 포함하는 도료 또는 필러블 잉크를 상기 제 1 부분(20-1)에 도포하지 않은 상태에서 드라이필름을 밀착시킬 경우에는, 진공밀착기를 이용하여 매우 높은 압력으로 밀착시켜야 하지만, 상기 제 1 부분(20-1)에 먼저 접착성분을 포함하는 도료 또는 필러블 잉크를 도포함으로써 이러한 공정이 요구되지 않는다.That is, when the dry film is adhered to the first part 20-1 without applying the paint or peelable ink containing the adhesive component, which is the first non-conductive material, to the first portion 20-1, a very high pressure using a vacuum sealer is used. However, since a paint or peelable ink containing an adhesive component is first applied to the first part 20-1, this process is not required.

상기 리드부(20)는 최외층(10) 표면으로부터 다소 간 돌출되는데, 여러 개의 리드부들이 인접하여 배치되는 상기 제 1 부분(20-1)에, 상기 도료 또는 필러블 잉크를 먼저 도포하고 그 위에 상기 드라이필름을 배치시킴으로써, 진공밀착기를 이용한 강한 압력에 비해 훨씬 낮은 압력으로 드라이필름을 가압하더라도 도금액의 침입을 방지할 수 있다.The lead part 20 slightly protrudes from the surface of the outermost layer 10, and the paint or peelable ink is first applied to the first part 20-1 where several lead parts are adjacently disposed, and the By disposing the dry film on the dry film, the penetration of the plating solution can be prevented even when the dry film is pressed at a much lower pressure than a strong pressure using a vacuum sealer.

상기와 같이 제 1 부분(20-1) 상에 도료 또는 필러블 잉크를 도포하고 그 위에 드라이필름을 배치시킨 후, 상기 리드부(20)에서 상기 제 1 부분(20-1) 이외의 제 2 부분(20-2)과 회로부(30)를 도금한다.As described above, after coating or peeling ink is applied on the first part 20-1 and a dry film is placed thereon, in the lead part 20, the second part other than the first part 20-1 The portion 20 - 2 and the circuit portion 30 are plated.

상기 도금은 상기 리드부(20)에 연결된 도금리드부(50)를 도시되지 않은 외부의 도금장치에 전기적으로 접속하여 이루어지며, 이러한 도금 공정에 의해 상기 리드부(20)에서 제 2 부분(20-2)과 회로부(30) 표면에는 도금층(25)이 형성된다.The plating is performed by electrically connecting the plating lead part 50 connected to the lead part 20 to an external plating apparatus (not shown), and by this plating process, the second part 20 from the lead part 20 is -2) and a plating layer 25 is formed on the surface of the circuit part 30 .

본 발명은, 종래의 도금 공정과 에칭 공정에서 주로 상기 리드부(20) 부근에서 발생되는 문제를 해결하기 위한 발명으로서, 도 3 내지 5 에서는 상기 리드부(20)에 형성되는 도금층(25)의 두께를 과장하여 도시하였다.The present invention is an invention for solving a problem mainly occurring in the vicinity of the lead part 20 in a conventional plating process and an etching process, and in FIGS. 3 to 5 , The thickness is exaggerated.

상기와 같이, 제 2 부분(20-2)과 회로부(30)에 도금층(25)을 형성한 상태에서, 상기 제 1 부분(20-1)으로부터 상기 제 2 비전도성물질(80)과 제 1 비전도성물질(70)을 제거한다.As described above, in a state in which the plating layer 25 is formed on the second part 20-2 and the circuit part 30, the second non-conductive material 80 and the first The non-conductive material 70 is removed.

그리고, 도 4 에서와 같이, 상기 리드부(20)에서 도금층(25)이 형성된 상기 제 2 부분(20-2)을 제 1 비전도성물질(75)로 덮는다.Then, as shown in FIG. 4 , the second part 20 - 2 on which the plating layer 25 is formed in the lead part 20 is covered with a first non-conductive material 75 .

상기 제 1 비전도성물질(75)로서도 접착성분을 포함하는 도료 또는 필러블 잉크가 이용될 수 있다.As the first non-conductive material 75 , a paint including an adhesive component or a peelable ink may be used.

그리고, 상기 제 2 부분(20-2)을 상기 제 1 비전도성물질(75)로 덮는 단계 후, 상기 제 1 비전도성물질(75) 위에 제 2 비전도성물질(85)을 덮는다.Then, after the step of covering the second portion 20 - 2 with the first non-conductive material 75 , the second non-conductive material 85 is covered on the first non-conductive material 75 .

상기 제 2 비전도성물질(85)로서도 드라이필름이 이용될 수 있다.A dry film may also be used as the second non-conductive material 85 .

상기와 같이, 제 1 비전도성물질(75) 위에 제 2 비전도성물질(85)을 덮은 후, 상기 제 2 비전도성물질(85)을 가압하여 상기 제 1 비전도성물질(75)에 밀착되도록 할 수도 있다. As described above, after the second non-conductive material 85 is covered on the first non-conductive material 75 , the second non-conductive material 85 is pressed to adhere to the first non-conductive material 75 . may be

이러한 상태에서, 상기 리드부(20)의 상기 제 1 부분(20-1)을 에칭으로 제거한다.In this state, the first part 20 - 1 of the lead part 20 is removed by etching.

그리고, 도 5 에서와 같이, 상기 최외층(10)으로부터 상기 제 1 비전도성물질(75)과 제 2 비전도성물질(85)을 제거하고, 상기 제 1 부분(20-1)이 위치했던 영역에서 절단선(C)을 따라 절단한다.Then, as shown in FIG. 5 , the first non-conductive material 75 and the second non-conductive material 85 are removed from the outermost layer 10 , and the region where the first part 20 - 1 is located. cut along the cutting line (C).

이상, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명의 기술적 사상은 이러한 것에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해, 본 발명의 기술적 사상과 하기 될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 실시가 가능할 것이다.As mentioned above, although the present invention has been described with reference to limited embodiments and drawings, the technical spirit of the present invention is not limited thereto, and by those of ordinary skill in the art to which the present invention pertains, the technical spirit of the present invention and Various modifications and variations will be possible within the scope of equivalents of the claims to be followed.

10: 최외층
20: 리드부
30: 회로부
50: 도금리드부
70, 75: 제 1 비전도성물질
80, 85: 제 2 비전도성물질10: outermost layer
20: lead part
30: circuit part
50: plating lead part
70, 75: first non-conductive material
80, 85: second non-conductive material

Claims (6)

프리프레그 표면에 동박으로 회로가 형성된 기판들을 복수 개 적층하여 다층인쇄회로기판을 형성하는 단계와;
상기 다층인쇄회로기판의 최외층 표면에 형성된 리드부의 제 1 부분을 제 1 비전도성물질로 덮는 단계와;
상기 제 1 부분을 상기 제 1 비전도성물질로 덮는 단계 후, 상기 제 1 비전도성물질 위에 제 2 비전도성물질을 덮는 단계와;
상기 제 1 부분에서 상기 제 1 비전도성물질 위에 제 2 비전도성물질을 덮은 후 가압하는 단계와;
상기 리드부에서 상기 제 1 부분 이외의 제 2 부분과 회로부를 도금하는 단계와;
상기 제 1 부분으로부터 상기 제 1 비전도성물질과 제 2 비전도성물질을 제거하는 단계와;
상기 리드부에서 도금된 상기 제 2 부분을 상기 제 1 비전도성물질로 덮는 단계와;
상기 제 2 부분을 상기 제 1 비전도성물질로 덮는 단계 후, 상기 제 2 부분 상의 상기 제 1 비전도성물질 위에 제 2 비전도성물질을 덮는 단계와;
상기 제 2 부분에서 상기 제 1 비전도성물질 위에 제 2 비전도성물질을 덮은 후 가압하는 단계와;
상기 다층인쇄회로기판의 표면에서 상기 리드부의 제 1 부분을 에칭으로 제거하는 단계와;
상기 최외층으로부터 상기 제 1 비전도성물질과 제 2 비전도성물질을 제거하는 단계와;
상기 다층인쇄회로기판에서 상기 제 1 부분이 위치하는 영역을 절단하는 단계를 포함하며,
상기 제 1 비전도성물질은 접착성분을 포함하는 도료 또는 필러블(Peelable) 잉크이고,
상기 제 2 비전도성물질은 드라이필름인 것을 특징으로 하는 다층인쇄회로기판의 최외층 형성 방법.forming a multilayer printed circuit board by stacking a plurality of substrates on which circuits are formed with copper foil on the surface of the prepreg;
covering a first portion of a lead portion formed on an outermost layer surface of the multilayer printed circuit board with a first non-conductive material;
after covering the first portion with the first non-conductive material, covering the second non-conductive material over the first non-conductive material;
covering and pressing a second non-conductive material on the first non-conductive material in the first portion;
plating a second part other than the first part and a circuit part in the lead part;
removing the first non-conductive material and the second non-conductive material from the first portion;
covering the second portion plated in the lead portion with the first non-conductive material;
after covering the second portion with the first non-conductive material, covering a second non-conductive material over the first non-conductive material on the second portion;
covering and pressing a second non-conductive material on the first non-conductive material in the second part;
removing the first part of the lead part from the surface of the multilayer printed circuit board by etching;
removing the first non-conductive material and the second non-conductive material from the outermost layer;
Cutting the area in which the first part is located in the multilayer printed circuit board,
The first non-conductive material is a paint or peelable ink including an adhesive component,
The second non-conductive material is a method of forming an outermost layer of a multilayer printed circuit board, characterized in that the dry film. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020200168891A 2020-12-04 2020-12-04 Method for forming out layer of multilayer printed circuit board KR102436612B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200168891A KR102436612B1 (en) 2020-12-04 2020-12-04 Method for forming out layer of multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200168891A KR102436612B1 (en) 2020-12-04 2020-12-04 Method for forming out layer of multilayer printed circuit board

Publications (2)

Publication Number Publication Date
KR20220079277A KR20220079277A (en) 2022-06-13
KR102436612B1 true KR102436612B1 (en) 2022-08-29

Family

ID=81984370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200168891A KR102436612B1 (en) 2020-12-04 2020-12-04 Method for forming out layer of multilayer printed circuit board

Country Status (1)

Country Link
KR (1) KR102436612B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005136A (en) * 1999-06-30 2001-01-15 이형도 Method of manufacturing package substrate
KR20030091359A (en) * 2002-05-27 2003-12-03 엘지전자 주식회사 PCB making method
JP2004335807A (en) * 2003-05-08 2004-11-25 Nitto Denko Corp Manufacturing method of wiring circuit substrate

Also Published As

Publication number Publication date
KR20220079277A (en) 2022-06-13

Similar Documents

Publication Publication Date Title
US7281328B2 (en) Method of fabricating rigid-flexible printed circuit board
US8256112B2 (en) Method of manufacturing high density printed circuit board
JP2012060096A (en) Embedded ball grid array substrate and its manufacturing method
KR101896555B1 (en) Printed circuit board and manufacturing method for printed circuit board
JP5302920B2 (en) Manufacturing method of multilayer wiring board
JP5047906B2 (en) Wiring board manufacturing method
KR20150083424A (en) Method for manufacturing wiring board
KR102092816B1 (en) Method for forming cavity in pcb
KR102436612B1 (en) Method for forming out layer of multilayer printed circuit board
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
JP3071764B2 (en) Film with metal foil and method of manufacturing wiring board using the same
KR102092818B1 (en) Method for forming cavity in pcb using laminating film
JP5163292B2 (en) Metal-clad board for printed wiring board, printed wiring board, and manufacturing method thereof
KR100940169B1 (en) Method for manufacturing a printed circuit board by foriming a hardening resin layer
JP2015037184A (en) Core substrate and manufacturing method of the same
KR20140032674A (en) Manufacturing method of rigid flexible printed circuit board
KR100222754B1 (en) Fabrication method of rigid-flexible laminate elevation of surface confidence
KR100464799B1 (en) Processing and product for manufacturing multi-layer flexible printed circuit board
KR100619340B1 (en) Method for forming micro via hole of printed circuit board
KR20220011390A (en) Method for forming via hole and filling that by plating in miltilayer pcb using laminating film
WO2014188493A1 (en) Component-embedded substrate and manufacturing method for same
KR100332973B1 (en) Printed circuit board for impedance control
JP2004087551A (en) Process for producing multilaler wiring board, and multilaler wiring board produced through that process
CN116156790A (en) Method for manufacturing multilayer circuit board and multilayer circuit board
KR100816434B1 (en) Method of manufacturing multi-layer printed circuit board

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant