KR101896555B1 - Printed circuit board and manufacturing method for printed circuit board - Google Patents

Printed circuit board and manufacturing method for printed circuit board Download PDF

Info

Publication number
KR101896555B1
KR101896555B1 KR1020110085944A KR20110085944A KR101896555B1 KR 101896555 B1 KR101896555 B1 KR 101896555B1 KR 1020110085944 A KR1020110085944 A KR 1020110085944A KR 20110085944 A KR20110085944 A KR 20110085944A KR 101896555 B1 KR101896555 B1 KR 101896555B1
Authority
KR
South Korea
Prior art keywords
layer
base substrate
plating
resin
circuit board
Prior art date
Application number
KR1020110085944A
Other languages
Korean (ko)
Other versions
KR20130022911A (en
Inventor
강철
전영욱
홍석기
박종원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110085944A priority Critical patent/KR101896555B1/en
Publication of KR20130022911A publication Critical patent/KR20130022911A/en
Application granted granted Critical
Publication of KR101896555B1 publication Critical patent/KR101896555B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10204Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다. 본 발명의 실시 예에 따르면, 본 발명의 일 측면에 따르면, 베이스 기판, 베이스 기판의 더미 영역의 에지(edge)를 둘러싸는 에지 코팅, 베이스 기판의 회로 형성 영역에 형성된 내층 회로층을 포함하는 인쇄회로기판이 제공된다.The present invention relates to a printed circuit board and a method of manufacturing a printed circuit board. According to an embodiment of the present invention, there is provided a method of manufacturing a printed circuit board including a base substrate, an edge coating surrounding the edge of the dummy region of the base substrate, A circuit board is provided.

Description

인쇄회로기판 및 인쇄회로기판 제조 방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD FOR PRINTED CIRCUIT BOARD}Technical Field [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
The present invention relates to a printed circuit board and a method of manufacturing a printed circuit board.

전자 제품이 점점 소형화됨에 따라 전자 제품에 포함되는 인쇄회로기판 역시 소형화 박막화 되어 가고 있다.As electronic products become smaller and smaller, printed circuit boards included in electronic products are becoming smaller and thinner.

인쇄회로기판은 크게 회로 형성 영역과 더미 영역으로 구분된다. 인쇄회로기판의 회로 형성 영역은 전자제품의 기능을 수행하기 위해 전력 및 신호 전송 등의 특정화된 목적에 따라 형성된다. 이와 같은 인쇄회로기판의 회로 형성 영역은 다양한 품질 관리가 이루어지고 있다. 그러나, 인쇄회로기판의 에지(Edge)를 포함하는 더미(Dummy) 영역의 경우, 회로 형성 영역과 다르게 품질 관리가 이루어지고 있지 않다. 또한, 인쇄회로기판의 더미 영역의 경우 품질 관리가 이루어 지지 않아, 회로 형성을 위한 공정 시, 손상이 발생된다. 특히, DES(Development Etching and Strip) 공정 시, 레지스트(Resist)가 형성되지 않은 영역은 모두 에칭(etching)되며, 특히 더미 영역의 에지 부분의 절연층이 노출된다. 이와 같이 노출된 에지는 컨베이너(Conveyor)에서 정렬기, 스톱퍼 등에 의해 물리적인 손상이 발생하게 된다. 또한, 에지 부분의 노출된 절연층은 여러 단계의 공정에서 이루어지는 화학 처리에 의해 손상되어 불안정한 상태로 변하게 된다. 불안정한 상태로 변한 노출된 절연층은 이후 공정을 수행하면서 불순물 발생 원인이 된다.The printed circuit board is largely divided into a circuit forming area and a dummy area. The circuit formation area of the printed circuit board is formed according to a specific purpose such as power and signal transmission to perform the function of the electronic product. Such a circuit forming area of a printed circuit board is subjected to various quality control. However, in the case of a dummy region including an edge of a printed circuit board, quality control is not performed unlike the circuit forming region. Further, in the case of the dummy area of the printed circuit board, quality control is not performed, and damage occurs in the process for forming a circuit. Particularly, in a DES (Development Etching and Strip) process, all the regions where no resist is formed are etched, and in particular, the insulating layers at the edge portions of the dummy regions are exposed. Such exposed edges are physically damaged by the aligner, the stopper, and the like in the conveyor. In addition, the exposed insulating layer of the edge portion is damaged by the chemical treatment in the various stages of processing and is transformed into an unstable state. The exposed insulating layer, which has changed to an unstable state, causes impurities while performing the subsequent process.

즉, 인쇄회로기판의 손상된 에지 부분에서 불순물이 발생하여 공정이 수행되는 클린 룸(clean room)의 오염을 유발시킨다. 또한, 인쇄회로기판의 손상된 에지 부분에서 발생한 불순물은 회로 형성 영역으로 이동하여 층간 단락, 구리 단괴(Cu Nodule)에 의한 층간 단락, 돌출(Protrusion) 등과 같은 제품의 불량을 유발 시킨다. 한국공개특허 10-2004-0092428호는 기판의 가장자리 영역을 레이저빔으로 제거하는 방법을 개시한다.
That is, impurities are generated at the damaged edge portion of the printed circuit board to cause contamination of the clean room where the process is performed. In addition, impurities generated in the damaged edge portion of the printed circuit board migrate to the circuit formation region, causing short circuit between layers, interlayer shorting by Cu nodule, and defective products such as protrusion. Korean Patent Laid-Open No. 10-2004-0092428 discloses a method of removing an edge region of a substrate with a laser beam.

본 발명의 일 측면은 인쇄회로기판의 더미 영역에 에지 코팅을 수행하여 공정 수행을 위한 여러 가지 화학 처리로부터 더미 영역의 절연층 및 도금층을 보호하는 인쇄회로기판 및 인쇄회로기판의 제조 방법을 제공하는 것이다.One aspect of the present invention provides a printed circuit board and a printed circuit board manufacturing method for protecting an insulating layer and a plating layer of a dummy area from various chemical treatments for performing a process by performing edge coating on a dummy area of a printed circuit board will be.

본 발명의 다른 측면은 인쇄회로기판의 더미 영역에 에지 코팅을 수행하여 더미 영역의 도금층에 의한 불순물 발생을 방지하는 인쇄회로기판 및 인쇄회로기판의 제조 방법을 제공하는 것이다.Another aspect of the present invention is to provide a printed circuit board and a method of manufacturing a printed circuit board that perform edge coating on a dummy area of a printed circuit board to prevent generation of impurities by the plating layer in the dummy area.

본 발명의 다른 측면은 인쇄회로기판의 더미 영역에 에지 코팅을 수행하여 더미 영역의 도금층에 의한 불순물 발생을 방지함으로써, 제품의 신뢰성을 향상시키는 인쇄회로기판 및 인쇄회로기판의 제조 방법을 제공하는 것이다.
Another aspect of the present invention is to provide a printed circuit board and a method of manufacturing a printed circuit board that improve the reliability of a product by preventing the occurrence of impurities by the plating layer in the dummy area by performing edge coating on the dummy area of the printed circuit board .

본 발명의 일 측면에 따르면, 베이스 기판, 베이스 기판의 더미 영역의 에지(edge)를 둘러싸는 에지 코팅, 베이스 기판의 회로 형성 영역에 형성된 내층 회로층을 포함하는 인쇄회로기판이 제공된다.According to an aspect of the present invention, there is provided a printed circuit board comprising a base substrate, an edge coating surrounding the edge of the dummy region of the base substrate, and an inner layer circuit layer formed in the circuit formation region of the base substrate.

에지 코팅은 고분자 수지로 형성될 수 있다.The edge coating may be formed of a polymer resin.

에지 코팅은 에폭시 계열일 수 있다.The edge coating may be epoxy based.

에지 코팅은 습식 증착(wet deposition) 방식으로 형성될 수 있다.
The edge coating may be formed by wet deposition.

본 발명의 다른 측면에 따르면, 베이스 기판을 제공하는 단계, 베이스 기판에 내층 비아홀을 형성하는 단계, 베이스 기판 및 내층 비아홀에 도금을 수행하는 단계, 베이스 기판에 도금 레지스트를 회로 형성 영역에 도포한 후 노광을 수행하는 단계, 베이스 기판의 에지(edge)를 둘러싸는 에지 코팅을 수행하는 단계, 에지 코딩 된 베이스 기판에 회로 형성 영역에 현상 및 에칭을 수행하여 내층 회로층을 형성하는 단계 및 드라이 필름을 제거하는 단계를 포함하는 인쇄회로기판의 제조 방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: providing a base substrate; forming an inner layer via hole in the base substrate; performing plating on the base substrate and inner layer via holes; Performing an exposure, performing an edge coating around an edge of the base substrate, developing and etching the circuit-formed areas on the edge-coded base substrate to form an inner layer circuit layer, The method comprising the steps of:

에지 코팅을 수행하는 단계에서, 에지 코팅은 고분자 수지로 형성될 수 있다.In performing the edge coating, the edge coating may be formed of a polymeric resin.

에지 코팅을 수행하는 단계에서, 에지 코팅은 에폭시 계열의 수지로 형성될 수 있다.In performing the edge coating, the edge coating may be formed of an epoxy-based resin.

에지 코팅을 수행하는 단계에서, 에지 코팅은 습식 증착(wet deposition) 방식으로 수행될 수 있다.In performing the edge coating, the edge coating may be performed by a wet deposition method.

에지 코팅을 수행하는 단계에서, 에지 코팅은 베이스 기판의 더미 영역에 형성될 수 있다.In performing the edge coating, the edge coating may be formed in the dummy region of the base substrate.

내층 회로층을 형성하는 단계 이후에, 베이스 기판의 내층 회로층 상부에 절연층을 적층하는 단계, 절연층을 관통하는 외층 비아홀을 형성하는 단계, 절연층 및 외층 비아홀에 도금을 수행하여 도금층을 형성하는 단계, 도금층에 패터닝(patterning)을 수행하여 외층 회로층을 형성하는 단계를 더 포함할 수 있다.A step of forming an outer layer via hole penetrating the insulating layer, a step of forming a plating layer by performing plating on the insulating layer and the outer layer via hole, after the step of forming the inner layer circuit layer, , And patterning the plating layer to form an outer layer circuit layer.

비아홀을 형성하는 단계 이후에, 디스미어를 수행하는 단계를 더 포함할 수 있다.After the step of forming the via hole, performing the desmear.

디스미어 수행 시, 베이스 기판의 더미 영역에 형성된 에지 코팅이 제거될 수 있다.
In performing the desmear, the edge coating formed on the dummy area of the base substrate can be removed.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명의 인쇄회로기판 및 인쇄회로기판 제조 방법에 따르면, 인쇄회로기판의 더미 영역에 에지 코팅을 수행하여 공정 수행을 위한 여러 가지 화학 처리로부터 더미 영역의 절연층 및 도금층을 보호할 수 있다.According to the printed circuit board and the printed circuit board manufacturing method of the present invention, edge coating is performed on the dummy area of the printed circuit board to protect the insulating layer and the plating layer of the dummy area from various chemical treatments for performing the process.

본 발명의 인쇄회로기판 및 인쇄회로기판 제조 방법에 따르면, 인쇄회로기판의 더미 영역의 도금층의 보호에 따라 더미 영역에서 발생하는 불순물을 감소시킬 수 있다.According to the printed circuit board and the method for manufacturing a printed circuit board of the present invention, impurities generated in the dummy area can be reduced by protecting the plating layer in the dummy area of the printed circuit board.

본 발명의 인쇄회로기판 및 인쇄회로기판 제조 방법에 따르면, 인쇄회로기판의 더미 영역에서 발생하는 불순물 감소에 의해서 제품의 신뢰성을 향상시킬 수 있다. INDUSTRIAL APPLICABILITY According to the printed circuit board and the method for manufacturing a printed circuit board of the present invention, the reliability of a product can be improved by reducing impurities generated in a dummy area of a printed circuit board.

본 발명의 인쇄회로기판 및 인쇄회로기판 제조 방법에 따르면, 인쇄회로기판의 더미 영역에서 발생하는 불순물 감소로 클린 룸(Clean room) 내의 불순물 감소하여 미세회로 구현에 용이하다.
According to the printed circuit board and the method for manufacturing a printed circuit board of the present invention, impurities in the clean room are reduced due to the reduction of impurities generated in the dummy area of the printed circuit board, thereby facilitating the implementation of the fine circuit.

도1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도 이다.
도2 내지 도5는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 공정 순서대로 간략하게 도시한 예시도 이다.
도6은 종래 기술에 따른 내층 회로 형성 후 인쇄회로기판의 더미 영역의 단면을 나타낸 사시도 이다.
도7은 본 발명의 실시 예에 따라 내층 회로 형성 후 인쇄회로기판의 더미 영역의 단면을 나타낸 사시도 이다.
1 is an exemplary view illustrating a printed circuit board according to an embodiment of the present invention.
FIGS. 2 to 5 are schematic views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention in a simplified sequence.
6 is a perspective view showing a cross section of a dummy region of a printed circuit board after forming an inner layer circuit according to the prior art.
7 is a perspective view showing a cross section of a dummy region of a printed circuit board after forming an inner layer circuit according to an embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description and examples taken in conjunction with the accompanying drawings. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings.

또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법에 관하여 상세히 설명하기로 한다.
Hereinafter, a printed circuit board and a method of manufacturing a printed circuit board according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판Printed circuit board

도1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도 이다.1 is an exemplary view illustrating a printed circuit board according to an embodiment of the present invention.

본 발명의 실시 예에 따른 인쇄회로기판은 베이스 기판(111), 에지 코팅(150) 및 내층 회로층(142)을 포함할 수 있다.A printed circuit board according to an embodiment of the present invention may include a base substrate 111, an edge coating 150 and an inner layer circuit layer 142.

베이스 기판(111)은 예를 들어, 동박 적층판(CCL; Copper Clad Laminate) 이 될 수 있다. 여기서, 동박 적층판은 일반적으로 인쇄회로기판이 제도되는 원판으로 절연층에 얇게 구리를 입힌 얇은 적층판이다. 동박 적층판의 종류에는 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있다. The base substrate 111 may be, for example, a copper clad laminate (CCL). Here, a copper-clad laminate is a thin laminated board in which a printed circuit board is generally formed, and a thin copper-clad laminated insulating layer. There are various types of copper-clad laminates, such as glass / epoxy copper-clad laminates, heat-resisting resin copper-clad laminates, paper / phenol copper-clad laminates, high frequency copper-clad laminates, flexible copper-clad laminates (polyimide films) and composite copper-clad laminates.

베이스 기판(111)은 내층 회로층(142)이 형성되는 회로 형성 영역(112)과 내층 회로층(142)이 형성되지 않는 더미 영역(113, 114)으로 구분될 수 있다. 이와 같이, 내층 회로층(131)이 형성되지 않는 더미 영역(113, 114)에 에지 코팅(150)이 형성될 수 있다. The base substrate 111 can be divided into a circuit forming region 112 in which the inner layer circuit layer 142 is formed and dummy regions 113 and 114 in which the inner layer circuit layer 142 is not formed. Thus, the edge coating 150 can be formed in the dummy regions 113 and 114 where the inner-layer circuit layer 131 is not formed.

에지 코팅(150)은 베이스 기판(111)의 더미 영역(113, 114)에 포함되는 에지(edge)를 둘러싸는 형태로 형성된다. 에지 코팅(150)은 더미 영역(113, 114)의 에지를 둘러싸 더미 영역(113, 114)의 절연층 및 도금층(130)을 보호하는 역할을 한다. 에지 코팅(150)은 에폭시(epoxy) 계열의 수지와 같은 고분자 수지로 형성될 수 있다.The edge coating 150 is formed to surround an edge included in the dummy areas 113 and 114 of the base substrate 111. [ The edge coating 150 surrounds the edges of the dummy regions 113 and 114 and protects the insulating layer and the plating layer 130 of the dummy regions 113 and 114. The edge coating 150 may be formed of a polymer resin such as an epoxy-based resin.

내층 회로층(142)은 베이스 기판(111)의 회로 형성 영역(112)에 현상 및 에칭을 수행하여 형성될 수 있다. 내층 회로층(142)은 외층 회로와의 전기적 연결을 위한 비아(140), 회로 패턴(141) 등을 포함할 수 있다.
The inner layer circuit layer 142 may be formed by performing development and etching on the circuit formation region 112 of the base substrate 111. The inner layer circuit layer 142 may include a via 140, a circuit pattern 141, and the like for electrical connection with the outer layer circuit.

인쇄회로기판 제조 방법Printed circuit board manufacturing method

도2 내지 도5는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 공정 순서대로 간략하게 도시한 예시도 이다.FIGS. 2 to 5 are schematic views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention in a simplified sequence.

도2를 참조하면, 비아홀이 형성된 베이스 기판(111)이 제공된다. 여기서 베이스 기판(111)은 코어층(100)의 양면에 금속층(110)이 적층 되는 형태로 형성될 수 있다. 여기서 코어층(100)은 절연층이고, 금속층(110)은 구리가 될 수 있다. 즉, 베이스 기판(111)은 예를 들어, 동박 적층판(CCL; Copper Clad Laminate) 이 될 수 있다. 여기서 동박 적층판은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층에 얇게 구리를 입힌 얇은 적층판이다. 동박 적층판의 종류에는 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있다. Referring to FIG. 2, a base substrate 111 on which a via hole is formed is provided. Here, the base substrate 111 may be formed by stacking the metal layers 110 on both sides of the core layer 100. Here, the core layer 100 may be an insulating layer and the metal layer 110 may be copper. That is, the base substrate 111 may be, for example, a copper clad laminate (CCL). Here, a copper clad laminate is generally a thin plate laminated with a thin copper foil on an insulating layer, which is an original plate on which a printed circuit board is manufactured. There are various types of copper-clad laminates, including glass / epoxy copper-clad laminates, heat-resisting resin copper-clad laminates, paper / phenol copper-clad laminates, high-frequency copper clad laminates, flexible copper clad laminates (polyimide films) and composite copper clad laminates.

베이스 기판(111)에 비아홀(120)을 가공한다. 비아홀(120)은 드릴링(Drilling) 또는 레이저(Laser) 가공을 통해 형성될 수 있다. 베이스 기판(111) 비아홀(120)을 형성한 후, 비아홀(120) 형성 시 발생하는 열로 인하여 베이스 기판(111) 내부의 절연층이 녹아서 비아홀(120)의 내벽에 발생하는 스미어(smear)를 제거하는 디스미어(Desmear)공정을 더 수행할 수 있다.
A via hole 120 is formed in the base substrate 111. [ The via hole 120 may be formed through drilling or laser processing. The insulating layer inside the base substrate 111 is melted due to the heat generated when the via hole 120 is formed after the base substrate 111 is formed and the smear generated on the inner wall of the via hole 120 is removed A desmear process can be further performed.

도3을 참조하면, 비아홀(120)이 형성된 베이스 기판(111)에 도금층(130)을 형성한다. 여기서, 도금층(130)은 무전해 동 도금 및 전해 동 도금을 수행함으로써 베이스 기판(111) 상부 및 비아홀(120) 내벽에 형성될 수 있다. 도금층(130)을 형성할 때, 무전해 동 도금을 먼저 수행한다. 무전해 동독금은 전해 동 도금에 필요한 도전성 막을 형성시켜주기 위한 것으로, 전해 동 도금에 앞서 전처리로 얇게 무전해 동 도금을 수행하는 것이다. 무전해 동 도금을 수행한 후, 전해 동 도금을 수행한다. 도2에서는 무전해 동 도금에 의해 형성된 막과 전해 동 도금에 의해서 형성된 막을 구분하지 않고 하나의 도금층(130)을 도시하였다. 이후, 비아홀(120)의 내벽에 형성된 도금층(130)을 보호하기 위해 비아홀(120)을 페이스트로 충전하여 비아(140)를 형성할 수 있다. 페이스트는 절연성의 잉크 재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이 될 수 있다.
Referring to FIG. 3, a plating layer 130 is formed on a base substrate 111 on which a via hole 120 is formed. Here, the plating layer 130 may be formed on the base substrate 111 and the inner wall of the via hole 120 by performing electroless copper plating and electrolytic copper plating. When the plating layer 130 is formed, electroless copper plating is performed first. Electroless Dissolving Gold is used to form a conductive film necessary for electrolytic copper plating. It is to perform electroless copper plating thinly by pretreatment prior to electrolytic copper plating. After performing electroless copper plating, electroplating is performed. In FIG. 2, one plating layer 130 is shown without separating a film formed by electroless copper plating and a film formed by electrolytic copper plating. The via hole 120 may be filled with paste to form the via 140 to protect the plating layer 130 formed on the inner wall of the via hole 120. The paste is generally made of an insulating ink material, but a conductive paste may also be used depending on the purpose of use of the printed circuit board. The conductive paste may be a mixture of metal such as Cu, Ag, Au, Sn, Pb or the like as a main component alone or in combination with an organic adhesive in an alloy form.

도4를 참조하면, 베이스 기판(111)에 회로 형성을 위한 도금 레지스트를 도포한다. 도금 레지스트(160)는 베이스 기판(111)에서 회로 형성 영역에 도포될 수 있다. 여기서 도금 레지스트(160)는 예를 들어, 드라이 필름 또는 LPR(Liquid Photo Resist)가 될 수 있다. 도금 레지스트(160)를 회로 형성 영역에 도포 한 후 노광 공정을 수행한다. 노광 공정은 도금 레지스트(160)에 자외선을 조사함으로써, 도금 레지스트(160)가 소정의 패턴을 갖도록 경화시킨다. Referring to FIG. 4, a plating resist for forming a circuit is applied to the base substrate 111. The plating resist 160 may be applied to the circuit formation region in the base substrate 111. [ Here, the plating resist 160 may be, for example, a dry film or a liquid photo resist (LPR). After the plating resist 160 is applied to the circuit formation region, an exposure process is performed. In the exposure step, ultraviolet rays are applied to the plating resist 160 to harden the plating resist 160 so as to have a predetermined pattern.

이와 같이 도금 레지스트(160)를 도포 및 노광을 수행한 후, 에지 코팅(edge coating)을 수행한다. 에지 코팅(150)은 베이스 기판(111)의 회로 형성 영역을 제외한 더미 영역에 형성될 수 있다. 즉, 에지 코팅(150)은 베이스 기판(111)에서 회로가 형성되지 않는 에지를 감싸도록 형성될 수 있다. 에지 코팅(150)은 스프레이 방식 또는 습식 증착 방식에 의해서 에지 코팅액이 베이스 기판(111)의 더미에 해당하는 에지 부분에 증착 될 수 있다. 여기서 에지 코팅(150) 형성을 위해 사용되는 코팅액은 고분자 수지가 될 수 있다. 예를 들어, 코팅액은 에폭시(epoxy) 계열의 수지가 사용될 수 있다. 에지 코팅(150)은 습식 증착(wet deposition) 방식으로 형성될 수 있다. 예를 들어, 베이스 기판(111)의 에지 코팅(150)이 형성될 더미 영역에 에칭액이 스프레이 분사 됨으로써, 에지 코팅(150)이 형성될 수 있다. 또한, 베이스 기판(111)의 에지 코팅(150)이 형성될 더미 영역을 에칭액에 함침 시키는 방법으로 에지 코팅(150)이 형성될 수 있다. 베이스 기판(111)에 에지 코팅(150)을 형성하는 방법은 이에 한정되지 않으며, 당업자에 의해서 용이하게 변경될 수 있다.
After the plating resist 160 is applied and exposed in this way, edge coating is performed. The edge coating 150 may be formed in the dummy region except for the circuit forming region of the base substrate 111. [ That is, the edge coating 150 may be formed to surround an edge where no circuit is formed in the base substrate 111. The edge coating 150 may be deposited on the edge portion corresponding to the pile of the base substrate 111 by a spray method or a wet deposition method. Here, the coating liquid used for forming the edge coating 150 may be a polymer resin. For example, an epoxy-based resin may be used as the coating liquid. The edge coating 150 may be formed by a wet deposition method. For example, the edge coating 150 may be formed by spraying an etchant on the dummy area where the edge coating 150 of the base substrate 111 is to be formed. In addition, the edge coating 150 may be formed by impregnating the etchant into the dummy area where the edge coating 150 of the base substrate 111 is to be formed. The method of forming the edge coating 150 on the base substrate 111 is not limited thereto and can be easily changed by those skilled in the art.

도5를 참조하면, 베이스 기판(111)에 회로 패턴을 형성한다. 베이스 기판(111)에 도포된 도금 레지스트(160)를 현상한다. 이와 같이 현상 공정에 의해서 베이스 기판(111)의 경화된 부분을 현상액을 이용하여 제거할 수 있다. 즉, 회로 패턴에 해당하는 부분의 도금 레지스트(160)는 남아 있게 된다. 이후, 베이스 기판(111)에서 제거되지 않은 도금 레지스트(160) 부분을 이용하여 에칭(etching)을 수행한다. 여기서 에칭을 수행할 때 베이스 기판(111)의 더미 부분에 에지 코팅(150)이 형성되어 있어 더미 영역이 에칭 되는 것을 방지한다. 이와 같이 더미 영역의 불필요한 에칭을 방지하여, 더미 영역의 에칭에 의해서 발생하는 불순물이 발생하는 것이 방지된다.Referring to FIG. 5, a circuit pattern is formed on the base substrate 111. The plating resist 160 applied to the base substrate 111 is developed. In this way, the cured portion of the base substrate 111 can be removed using a developing solution by the developing process. That is, the portion of the plating resist 160 corresponding to the circuit pattern remains. Thereafter, etching is performed using a portion of the plating resist 160 not removed from the base substrate 111. Here, an edge coating 150 is formed on the dummy portion of the base substrate 111 when performing the etching, thereby preventing the dummy region from being etched. Thus, unnecessary etching of the dummy region is prevented, and generation of impurities caused by etching of the dummy region is prevented.

이와 같이 베이스 기판(111)을 에칭 수행 후, 남아 있는 도금 레지스트(160) 박리함으로써, 소정의 회로패턴이 형성될 수 있다. 여기서 형성된 소정의 회로패턴은 내층회로 패턴이 될 수 있다. After the base substrate 111 is etched in this manner, a predetermined circuit pattern can be formed by removing the remaining plating resist 160. The predetermined circuit pattern formed here may be an inner layer circuit pattern.

도면에는 도시되어 있지 않지만, 베이스 기판(111)에 내층 회로를 형성한 후, 내층 회로 상부에 외층 회로를 형성할 수 있다. 외층 회로는 내층 회로 상부에 절연층을 적층하는 단계, 절연층을 관통하거나, 내층회로와 연결되는 외층 비아홀을 형성하는 단계, 비아홀 형성 후 디스미어를 수행하는 단계, 절연층 및 외층 비아홀에 도금을 수행 수행하여 도금층을 형성하는 단계, 도금층에 패터닝(patterning)을 수행하는 단계를 통해서 형성될 수 있다. Although not shown in the drawings, an inner layer circuit may be formed on the base substrate 111, and then an outer layer circuit may be formed on the inner layer circuit. The outer layer circuit includes a step of laminating an insulating layer on the inner layer circuit, a step of passing through the insulating layer, forming an outer layer via hole connected to the inner layer circuit, a step of performing a desmear after the via hole is formed, To form a plating layer, and performing patterning on the plating layer.

여기서, 비아홀을 형성 후 디스미어를 수행할 때, 내층 회로의 에지 코팅도 같이 제거될 수 있다.Here, when performing the desmear after forming the via hole, the edge coating of the inner layer circuit can be removed as well.

외층 회로를 형성하는 각 단계 수행 방법은 공지된 사항으로 도면 및 자세한 설명은 생략하기로 한다.
The steps of forming the outer layer circuits are known matters, and the drawings and detailed description will be omitted.

도6은 종래 기술에 따른 내층 회로 형성 후 인쇄회로기판의 더미 영역의 단면을 나타낸 사시도 이다.6 is a perspective view showing a cross section of a dummy region of a printed circuit board after forming an inner layer circuit according to the prior art.

도6을 참조하면, 종래의 내층 회로 형성 후 인쇄회로기판의 더미 영역의 (130)이 손상된 것을 확인할 수 있다. 이와 같이 더미 영역의 도금층(130)이 손상됨에 따라 도금층(130)에서 불순물이 발생하게 된다. 도금층(130)에서 발생한 불순물은 이후, 내층 회로의 회로 패턴 영역에 옮겨와 제품의 신뢰성을 저하시킨다.
Referring to FIG. 6, it can be seen that the dummy area 130 of the printed circuit board is damaged after the formation of the conventional inner-layer circuit. As the plating layer 130 in the dummy area is damaged, impurities are generated in the plating layer 130. The impurities generated in the plating layer 130 are then transferred to the circuit pattern region of the inner layer circuit to lower the reliability of the product.

도7은 본 발명의 실시 예에 따라 내층 회로 형성 후 인쇄회로기판의 더미 영역의 단면을 나타낸 사시도 이다.7 is a perspective view showing a cross section of a dummy region of a printed circuit board after forming an inner layer circuit according to an embodiment of the present invention.

도7을 참조하면, 본 실시 예에 따라서 에지 코팅이 형성된 더미 영역의 도금층(130)이 보호되어 손상되지 않은 것을 알 수 있다. 이와 같이 인쇄회로기판의 더미 영역의 도금층(130)이 보호됨으로써, 불순물이 발생하는 것을 방지할 수 있다.
Referring to FIG. 7, it can be seen that the plating layer 130 of the dummy region where the edge coating is formed is protected and not damaged according to this embodiment. As described above, the plating layer 130 in the dummy area of the printed circuit board is protected, thereby preventing the generation of impurities.

본 발명의 실시 예에 따르면, 인쇄회로기판의 더미 영역에 에지 코팅을 수행하여 공정 수행을 위한 여러 가지 화학 처리로부터 더미 영역의 절연층 및 도금층을 보호할 수 있다. 이와 같이, 인쇄회로기판의 더미 영역의 절연층 및 도금층을 보호함으로써, 더미 영역에서 발생하는 불순물을 감소시킬 수 있다. 따라서, 불순물 발생 감소로 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
According to an embodiment of the present invention, edge coating is performed on the dummy area of the printed circuit board to protect the insulating layer and the plating layer of the dummy area from various chemical treatments for performing the process. Thus, by protecting the insulating layer and the plating layer in the dummy region of the printed circuit board, impurities generated in the dummy region can be reduced. Therefore, the reliability of the printed circuit board can be improved by reducing the generation of impurities.

이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100: 코어층 110: 금속층
111: 베이스 기판 112: 회로 형성 영역
113 114: 더미 영역 120: 비아홀
130: 도금층 140: 비아
141: 회로 패턴 150: 에지 코팅
160: 도금 레지스트
100: core layer 110: metal layer
111: base substrate 112: circuit forming region
113 114: dummy area 120: via hole
130: Plated layer 140: Via
141: circuit pattern 150: edge coating
160: Plating resist

Claims (12)

베이스 기판;
상기 베이스 기판의 회로 형성 영역에 형성된 내층 회로층;
상기 베이스 기판 상하면의 더미 영역 및 상기 베이스 기판의 측면을 둘러싸는 도금층; 및
상기 베이스 기판 상하면의 더미 영역 및 상기 베이스 기판의 측면을 둘러싸도록 상기 도금층의 외측 표면에 형성된 수지층을 포함하고,
상기 베이스 기판 상하면의 더미 영역은 상기 베이스 기판의 측면과 연결되고,
상기 도금층은, 상기 베이스 기판 상하면의 더미 영역에 형성되는 상하면 도금층;과 상기 베이스 기판의 측면에 형성되는 측면 도금층을 포함하고,
상기 측면 도금층은 상기 상하면 도금층과 연결되고,
상기 수지층은, 상기 상하면 도금층의 외측 표면에 형성되는 상하면 수지층;과 상기 측면 도금층의 외측 표면에 형성되는 측면 수지층을 포함하고,
상기 측면 수지층은 상기 상하면 수지층과 연결되는 인쇄회로기판.
A base substrate;
An inner layer circuit layer formed in a circuit formation region of the base substrate;
A plating layer surrounding the dummy region on the upper and lower surfaces of the base substrate and the side surface of the base substrate; And
And a resin layer formed on an outer surface of the plating layer so as to surround a dummy region on the upper and lower surfaces of the base substrate and a side surface of the base substrate,
A dummy region on the upper and lower surfaces of the base substrate is connected to a side surface of the base substrate,
The plating layer may include a top or bottom plating layer formed on a dummy region of the upper or lower surface of the base substrate and a side plating layer formed on a side surface of the base substrate,
Wherein the side plating layer is connected to the upper and lower plating layers,
Wherein the resin layer comprises a top or bottom resin layer formed on an outer surface of the top or bottom plating layer and a side resin layer formed on an outer surface of the side plating layer,
And the side resin layer is connected to the upper and lower resin layers.
청구항1에 있어서,
상기 수지층은 고분자 수지로 형성되는 것을 특징으로 하는 인쇄회로기판.
The method according to claim 1,
Wherein the resin layer is formed of a polymer resin.
청구항1에 있어서,
상기 수지층은 에폭시 계열의 수지로 형성되는 것을 특징으로 하는 인쇄회로기판.
The method according to claim 1,
Wherein the resin layer is formed of an epoxy-based resin.
청구항1에 있어서,
상기 수지층은 습식 증착(wet deposition) 방식으로 형성되는 것을 특징으로 하는 인쇄회로기판.
The method according to claim 1,
Wherein the resin layer is formed by a wet deposition method.
베이스 기판을 제공하는 단계;
상기 베이스 기판 상하면과 측면 전체를 둘러싸는 도금층을 형성하는 단계;
상기 베이스 기판의 회로 형성 영역에 위치한 상기 도금층 상에 레지스트를 도포한 후 노광을 수행하는 단계;
상기 베이스 기판 상하면의 더미 영역 및 상기 베이스 기판의 측면을 둘러싸도록 상기 도금층의 외측 표면에 수지층을 형성하는 단계;
상기 레지스트를 현상하여, 상기 레지스트 일부를 제거하는 단계;
상기 회로 형성 영역에 위치한 상기 도금층에 에칭을 수행하여, 내층 회로층을 형성하는 단계; 및
상기 레지스트를 제거하는 단계를 포함하고,
상기 베이스 기판 상하면의 더미 영역은 상기 베이스 기판의 측면과 연결되고,
상기 내층 회로층을 형성하는 단계에서,
상기 수지층은 상기 베이스 기판 상하면의 더미 영역 및 상기 베이스 기판의 측면에 형성된 상기 도금층을 에칭으로부터 보호하고,
상기 도금층은, 상기 베이스 기판 상하면의 더미 영역에 형성되는 상하면 도금층;과 상기 베이스 기판의 측면에 형성되는 측면 도금층을 포함하고,
상기 측면 도금층은 상기 상하면 도금층과 연결되고,
상기 수지층은, 상기 상하면 도금층의 외측 표면에 형성되는 상하면 수지층;과 상기 측면 도금층의 외측 표면에 형성되는 측면 수지층을 포함하고,
상기 측면 수지층은 상기 상하면 수지층과 연결되는 인쇄회로기판의 제조 방법.
Providing a base substrate;
Forming a plating layer surrounding the upper and lower surfaces of the base substrate and the entire side surface;
Applying a resist on the plating layer located in a circuit formation region of the base substrate and then performing exposure;
Forming a resin layer on an outer surface of the plating layer so as to surround a dummy region on the upper and lower surfaces of the base substrate and a side surface of the base substrate;
Developing the resist to remove a portion of the resist;
Performing etching on the plating layer located in the circuit formation region to form an inner layer circuit layer; And
And removing the resist,
A dummy region on the upper and lower surfaces of the base substrate is connected to a side surface of the base substrate,
In the step of forming the inner-layer circuit layer,
Wherein the resin layer protects the plating layer formed on the dummy area on the upper and lower surfaces of the base substrate and the side surface of the base substrate from etching,
The plating layer may include a top or bottom plating layer formed on a dummy region of the upper or lower surface of the base substrate and a side plating layer formed on a side surface of the base substrate,
Wherein the side plating layer is connected to the upper and lower plating layers,
Wherein the resin layer comprises a top or bottom resin layer formed on an outer surface of the top or bottom plating layer and a side resin layer formed on an outer surface of the side plating layer,
And the side resin layer is connected to the upper and lower resin layers.
청구항5에 있어서,
상기 수지층을 형성하는 단계에서,
상기 수지층은 고분자 수지로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
The method of claim 5,
In the step of forming the resin layer,
Wherein the resin layer is formed of a polymer resin.
청구항5에 있어서,
상기 수지층을 형성하는 단계에서,
상기 수지층은 에폭시 계열의 수지로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
The method of claim 5,
In the step of forming the resin layer,
Wherein the resin layer is formed of an epoxy-based resin.
청구항5에 있어서,
상기 수지층을 형성하는 단계에서,
상기 수지층은 습식 증착(wet deposition) 방식으로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
The method of claim 5,
In the step of forming the resin layer,
Wherein the resin layer is formed by a wet deposition method.
청구항5에 있어서,
상기 베이스 기판을 제공하는 단계 이후에,
상기 베이스 기판에 내층 비아홀을 형성하는 단계를 더 포함하고,
상기 도금층을 형성하는 단계에서, 상기 도금층은 상기 내층 비아홀 내벽에 형성되는 인쇄회로기판의 제조 방법.
The method of claim 5,
After providing the base substrate,
Further comprising forming an inner layer via hole in the base substrate,
Wherein the plating layer is formed on the inner wall of the inner layer via hole in the step of forming the plating layer.
청구항5에 있어서,
상기 레지스트를 제거하는 단계 이후에,
상기 베이스 기판의 상기 내층 회로층 상부에 절연층을 적층하는 단계;
상기 절연층을 관통하는 외층 비아홀을 형성하는 단계; 및
상기 절연층 및 상기 외층 비아홀 상에 외층 회로층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
The method of claim 5,
After the step of removing the resist,
Stacking an insulating layer on the inner layer circuit layer of the base substrate;
Forming an outer layer via hole penetrating the insulating layer; And
And forming an outer layer circuit layer on the insulating layer and the outer layer via hole.
청구항10에 있어서,
상기 외층 비아홀을 형성하는 단계 이후에,
디스미어를 수행하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
The method of claim 10,
After the step of forming the outer layer via hole,
Further comprising the step of performing a desmear of the printed circuit board.
삭제delete
KR1020110085944A 2011-08-26 2011-08-26 Printed circuit board and manufacturing method for printed circuit board KR101896555B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110085944A KR101896555B1 (en) 2011-08-26 2011-08-26 Printed circuit board and manufacturing method for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110085944A KR101896555B1 (en) 2011-08-26 2011-08-26 Printed circuit board and manufacturing method for printed circuit board

Publications (2)

Publication Number Publication Date
KR20130022911A KR20130022911A (en) 2013-03-07
KR101896555B1 true KR101896555B1 (en) 2018-09-10

Family

ID=48175475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085944A KR101896555B1 (en) 2011-08-26 2011-08-26 Printed circuit board and manufacturing method for printed circuit board

Country Status (1)

Country Link
KR (1) KR101896555B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101509963B1 (en) * 2013-11-06 2015-04-08 주식회사 심텍 Ultra thin printed circuit board with excellent edge high stiffness and method of manufacturing the same
US10073347B1 (en) * 2017-08-24 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor method of protecting wafer from bevel contamination
USD898687S1 (en) 2018-08-29 2020-10-13 Samsung Electronics Co., Ltd. Television receiver
USD905649S1 (en) 2018-08-29 2020-12-22 Samsung Electronics Co., Ltd. Television receiver
USD933034S1 (en) 2018-08-29 2021-10-12 Samsung Electronics Co., Ltd. Television receiver
USD978094S1 (en) 2019-12-27 2023-02-14 Samsung Electronics Co., Ltd. Television receiver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324256A (en) * 2002-05-01 2003-11-14 Sumitomo Electric Printed Circuit Inc Flexible printed wiring board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601473B1 (en) * 2004-09-24 2006-07-18 삼성전기주식회사 Method for fabricating printed circuit board using hybrid build-up process
KR20100095913A (en) * 2009-02-23 2010-09-01 주식회사 비엠코리아 Method for fabricating metal board of metal pcb with improved operation efficiency and the metal pcb thereof
KR20110023038A (en) * 2009-08-28 2011-03-08 삼성전기주식회사 A fabricating method of inner layer substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324256A (en) * 2002-05-01 2003-11-14 Sumitomo Electric Printed Circuit Inc Flexible printed wiring board

Also Published As

Publication number Publication date
KR20130022911A (en) 2013-03-07

Similar Documents

Publication Publication Date Title
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
KR101043540B1 (en) Method of manufacturing printed circuit board
KR102472945B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101896555B1 (en) Printed circuit board and manufacturing method for printed circuit board
US8356405B2 (en) Method of manufacturing printed circuit board
US20140083744A1 (en) Printed circuit board and method for manufacturing same
KR101095211B1 (en) A carrier member for manufacturing a substrate and a fabricating method of substrate using the same
TWI478642B (en) Printed circuit board with embedded component and method for manufacturing same
US10763031B2 (en) Method of manufacturing an inductor
JP5302920B2 (en) Manufacturing method of multilayer wiring board
KR20210024840A (en) Printed circuit board and manufacturing method thereof
KR101516078B1 (en) Printed circuit board and method of mamufacturing the same
KR20110064216A (en) Circuit board with bumps and method of manufacturing the same
KR101222828B1 (en) Method of manufacturing coreless substrate
JP5302927B2 (en) Manufacturing method of multilayer wiring board
KR100704911B1 (en) Electronic chip embedded pcb and method of the same
US9288902B2 (en) Printed circuit board and method of manufacturing the same
KR101194552B1 (en) Printed circuit board and a method of manufacturing the same
KR101580285B1 (en) Solder resist film, package substrate including the same, and method of manufacturing the same
KR101283164B1 (en) The printed circuit board and the method for manufacturing the same
KR101397303B1 (en) Printed circuit board and method for manufacturing the same
KR100815322B1 (en) Printed circuit board and fabricating method of the same
KR20180013017A (en) Printed circuit board
KR20150032629A (en) Method for manufacturing wiring board
KR20220079277A (en) Method for forming out layer of multilayer printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant