JP5302927B2 - Manufacturing method of multilayer wiring board - Google Patents
Manufacturing method of multilayer wiring board Download PDFInfo
- Publication number
- JP5302927B2 JP5302927B2 JP2010083614A JP2010083614A JP5302927B2 JP 5302927 B2 JP5302927 B2 JP 5302927B2 JP 2010083614 A JP2010083614 A JP 2010083614A JP 2010083614 A JP2010083614 A JP 2010083614A JP 5302927 B2 JP5302927 B2 JP 5302927B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- release sheet
- sheet
- multilayer wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、コア基板を有さず、樹脂絶縁層と導体層とを交互に積層形成した多層配線基板の製造方法に関するものである。 The present invention relates to a method for manufacturing a multilayer wiring board that does not have a core substrate and is formed by alternately laminating resin insulating layers and conductor layers.
一般に、電子部品を搭載するパッケージとしては、コア基板の両側に樹脂絶縁層と導体層とを交互に積層してビルドアップ層を形成した多層配線基板が用いられている。多層配線基板において、コア基板は例えばガラス繊維を含んだ樹脂からなり、高い剛性によりビルドアップ層を補強する役割がある。しかし、コア基板は厚く形成されるため多層配線基板の小型化の妨げになるとともに、ビルドアップ層間を電気的に接続するスルーホール導体を設ける必要があるため配線長が長くなり、高周波信号の伝送性能の劣化を招く恐れがある。そのため、近年では上記のコア基板を設けることなく、小型化に適し、かつ高周波信号の伝送性能の向上が可能な構造を有するコアレス多層配線基板が提案されている(例えば、特許文献1、2参照)。このようなコアレス多層配線基板は、例えば、剥離可能に密着された2枚の金属箔を表面に設けた支持体に対しビルドアップ層を形成した後、2枚の金属箔を剥離界面で剥離させることによりビルドアップ層を支持体から分離して配線基板を得る方法を用いて製造することができる。
In general, a multilayer wiring board in which a build-up layer is formed by alternately laminating resin insulating layers and conductor layers on both sides of a core board is used as a package for mounting electronic components. In the multilayer wiring board, the core board is made of a resin containing glass fiber, for example, and has a role of reinforcing the buildup layer with high rigidity. However, since the core substrate is formed thick, it hinders the miniaturization of the multilayer wiring substrate, and it is necessary to provide a through-hole conductor that electrically connects the build-up layers, so that the wiring length becomes long and high-frequency signal transmission is performed. There is a risk of performance degradation. Therefore, in recent years, a coreless multilayer wiring board having a structure suitable for miniaturization and capable of improving high-frequency signal transmission performance without providing the core board has been proposed (for example, see
一般に、上述した構造の多層配線基板において、2枚の金属箔の剥離界面が多層配線基板の外周部の側面でそれぞれ露出した状態になる。このように露出した剥離界面は、製造プロセスで用いる薬品等が染み込むなどの要因で剥がれやすい状態となっており、多層配線基板の完成前に不良品となって歩留まりを低下させる恐れがある。そのための対策として、特許文献2には、多層配線基板の外周部の側面の剥離界面を樹脂層で被覆する手法が開示されている。しかしながら、剥離界面の近辺に加わる局所的な外力に対して樹脂の強度では不十分であり、製造工程の際に上記2枚の金属箔が剥離界面で剥がれる事態を確実に防止できないことが問題であった。また、特許文献2には、上記構造とともに、製品エリアの外側に形成した基準穴をアライメントマークとして用いる手法が開示されているが、かかる基準穴は多層配線基板を積層方向に貫通するものであり、その分だけ基板面積が制約されることも問題であった。
Generally, in the multilayer wiring board having the above-described structure, the peeling interface between the two metal foils is exposed on the side surface of the outer peripheral portion of the multilayer wiring board. The exposed peeling interface is in a state of being easily peeled off due to factors such as penetration of chemicals used in the manufacturing process, and may become a defective product before the multilayer wiring board is completed, which may reduce the yield. As a countermeasure for this,
本発明はこれらの問題を解決するためになされたものであり、剥離シートのパターニング及び金属めっき層形成によって積層工程時の剥離を有効に防止することが可能な多層配線基板の製造方法を実現することを目的とする。 The present invention has been made to solve these problems, and realizes a method for manufacturing a multilayer wiring board capable of effectively preventing peeling during a lamination process by patterning a release sheet and forming a metal plating layer. For the purpose.
上記課題を解決するために本発明は、樹脂絶縁層と導体層とを交互に積層形成した多層配線基板の製造方法において、板状の支持基材の少なくとも一方の主面側に下地層と金属層とを剥離可能な状態で配置するシート配置工程と、前記下地層と前記金属層とからなる剥離シートにパターニングを行うことにより、前記剥離シートのうち、所定の有効領域の外周側の第1のシート部分を除去する剥離シート加工工程と、少なくとも前記第1のシート部分の除去により露出する前記剥離シートの側面側を覆う金属被覆層を形成する金属被覆工程と、前記剥離シート及び前記金属被覆層の上部を覆う樹脂材料を積層形成する樹脂材料形成工程と、前記樹脂材料の上部に前記導体層と前記樹脂絶縁層を交互に積層してビルドアップ層を形成する積層工程と、前記支持基材、前記樹脂材料、前記ビルドアップ層からなる分離前積層体に対し、前記第1のシート部分が除去された領域より内周側における前記剥離シートの剥離界面を含む端面を露出させる露出工程と、前記露出工程後、前記剥離シートを前記剥離界面で剥離させることにより、前記分離前積層体から前記支持基材を分離する分離工程とを有し、前記分離工程により分離された分離後積層体を用いて一又は複数の多層配線基板を形成することを特徴としている。 In order to solve the above problems, the present invention provides a method for producing a multilayer wiring board in which a resin insulating layer and a conductor layer are alternately laminated, and an underlayer and a metal are formed on at least one main surface side of a plate-like support substrate. A sheet disposing step of disposing the layer in a peelable state, and patterning the release sheet composed of the base layer and the metal layer, thereby providing a first on the outer peripheral side of a predetermined effective area of the release sheet. A release sheet processing step for removing the sheet portion, a metal coating step for forming a metal coating layer covering at least a side surface of the release sheet exposed by removing the first sheet portion, the release sheet, and the metal coating A resin material forming step of laminating and forming a resin material covering the upper part of the layer; and a laminating process for alternately forming the conductor layer and the resin insulating layer on the resin material to form a build-up layer And an end face including a release interface of the release sheet on an inner peripheral side from a region where the first sheet portion is removed with respect to the pre-separation laminate including the support base material, the resin material, and the buildup layer. An exposure step for exposing, and a separation step for separating the support substrate from the pre-separation laminate by separating the release sheet at the release interface after the exposure step, and the separation is performed by the separation step. In addition, one or a plurality of multilayer wiring boards are formed using the laminated body after separation.
本発明の多層配線基板の製造方法によれば、剥離可能な下地層と金属層とからなる剥離シートを支持基材に配置し、剥離シートにパターニングを行って第1のシート部分を除去して少なくとも剥離シートの側面側を覆う金属被覆層を形成し、剥離シートの剥離界面を含む端面を露出させた状態で支持基材から分離された積層体が得られ、一又は複数の多層配線基板が形成される。よって、パターニング後の剥離シートの剥離界面が高い強度の金属被覆層で覆われた状態でビルドアップ層が形成されるので、積層工程時に剥離界面を薬品等から保護し、剥離界面が剥がれる事態を確実に防止できる。 According to the method for producing a multilayer wiring board of the present invention, a release sheet comprising a peelable underlayer and a metal layer is disposed on a support base, and the release sheet is patterned to remove the first sheet portion. A laminated body separated from the supporting substrate is obtained by forming a metal coating layer covering at least the side surface of the release sheet and exposing an end face including the release interface of the release sheet, and one or a plurality of multilayer wiring boards It is formed. Therefore, since the build-up layer is formed in a state where the release interface of the release sheet after patterning is covered with a high-strength metal coating layer, the release interface is protected from chemicals during the lamination process, and the release interface is peeled off. It can be surely prevented.
前記金属被覆工程において用いる金属及びその形成方法は限定されないが、例えば銅を用いることができる。この場合、第1の金属被覆層として、前記所定の有効領域の全面を覆う無電解金属(銅)めっき層を形成する第1の被覆工程と、少なくとも前記露出する前記剥離シートの側面側を覆う電解金属(銅)めっき層を形成する第2の被覆工程とにより前記金属被覆層を形成することができる。なお、第1の金属被覆層の形成方法としては、スパッタリングなどの方法であっても良い。 Although the metal used in the said metal coating process and its formation method are not limited, For example, copper can be used. In this case, as the first metal coating layer, a first coating step of forming an electroless metal (copper) plating layer covering the entire surface of the predetermined effective region, and at least the side surface side of the exposed release sheet are covered. The metal coating layer can be formed by a second coating process for forming an electrolytic metal (copper) plating layer. In addition, as a formation method of a 1st metal coating layer, methods, such as sputtering, may be used.
前記剥離シート加工工程では、前記第1のシート部分に加えて、前記所定の有効領域の内周側に位置する複数のアライメントマークに対応する第2のシート部分を除去してもよい。この場合、前記樹脂材料形成工程では、前記第2のシート部分が除去された領域に前記樹脂材料を充填し、前記露出工程で露出される前記端面が、前記第1のシート部分が除去された領域と前記第2のシート部分が除去された領域の間の領域に位置することが望ましい。 In the release sheet processing step, in addition to the first sheet portion, second sheet portions corresponding to a plurality of alignment marks located on the inner peripheral side of the predetermined effective area may be removed. In this case, in the resin material forming step, the resin material is filled in the area where the second sheet portion is removed, and the end surface exposed in the exposing step is removed from the first sheet portion. It is desirable to be located in a region between the region and the region where the second sheet portion is removed.
前記露出工程では、前記第1のシート部分が除去された領域と前記第2のシート部分が除去された領域の間の領域に設定された切断線に沿って前記分離前積層体を積層方向に切断することが望ましい。これにより、露出工程後には、前記分離前積層体の側面に前記剥離シートの前記剥離界面が露出した状態になる。 In the exposing step, the laminated body before separation is arranged in a laminating direction along a cutting line set in a region between the region from which the first sheet portion is removed and the region from which the second sheet portion is removed. It is desirable to cut. Thereby, after an exposure process, it will be in the state where the said peeling interface of the said peeling sheet was exposed to the side surface of the said laminated body before separation.
前記下地層の材料、構造は限定されないが、例えば、金属箔を用いることができる。この場合、前記剥離シート加工工程で、前記剥離シートをフォトレジストで覆った後、前記第1のシート部分及び前記第2のシート部分をエッチングにより除去すればよい。 Although the material and structure of the underlayer are not limited, for example, a metal foil can be used. In this case, after the release sheet is covered with a photoresist in the release sheet processing step, the first sheet portion and the second sheet portion may be removed by etching.
本発明の多層配線基板を製造する際、前記剥離シート、前記金属被覆層、前記樹脂材料、前記ビルドアップ層は、それぞれ前記支持基材の両面側に形成してもよい。これにより、前記分離工程において前記支持基材を分離した2つの前記分離後積層体を得ることができる。 When manufacturing the multilayer wiring board of this invention, you may form the said peeling sheet, the said metal coating layer, the said resin material, and the said buildup layer, respectively on the both surfaces side of the said support base material. Thereby, the two post-separation laminates obtained by separating the support base material in the separation step can be obtained.
以上説明したように、本発明によれば、いわゆるコアレス多層配線基板を製造する際、剥離シートをパターニングし、剥離界面を覆う金属めっき層を形成することにより、剥離界面と金属めっき層を強固に密着させて薬品等の染み込みから保護し、剥離界面が積層工程時に剥がれる事態を確実に防止することができる。これにより、多層配線基板の歩留まりの向上を実現できる。また、本発明によれば、剥離シートをパターニングする際、剥離シートの表面に複数のアライメントマークを形成することができ、剥離界面の剥離防止に加えて、分離工程後にアライメントマークを用いて高い精度で位置決めを行うことができる。 As described above, according to the present invention, when a so-called coreless multilayer wiring board is manufactured, the release sheet and the metal plating layer are strengthened by patterning the release sheet and forming a metal plating layer covering the release interface. It adheres and protects from penetration of chemicals and the like, and can reliably prevent the peeling interface from peeling off during the lamination process. Thereby, the improvement of the yield of a multilayer wiring board is realizable. In addition, according to the present invention, when patterning the release sheet, a plurality of alignment marks can be formed on the surface of the release sheet, and in addition to preventing peeling at the release interface, high accuracy is achieved using the alignment marks after the separation step. Can be positioned.
以下、本発明の好適な2つの実施形態について、図面を参照しながら説明する。ただし、以下に述べる第1及び第2実施形態はいずれも本発明の技術思想を適用した形態の一例であって、本発明がこれらの実施形態の内容により限定されることはない。 Hereinafter, two preferred embodiments of the present invention will be described with reference to the drawings. However, each of the first and second embodiments described below is an example to which the technical idea of the present invention is applied, and the present invention is not limited by the contents of these embodiments.
[第1実施形態]
以下、第1実施形態の多層配線基板の製造方法について、図1〜図13を参照して説明する。まず、図1に示すように、両面に銅箔12が貼り付けられた板状の支持基材11を用意する。この支持基材11は、例えばガラス繊維を含んだ樹脂からなり、高い剛性を有している。支持基材11のそれぞれの銅箔12の表面に、例えば熱硬化性樹脂からなるプリプレグ13を挟んで剥離シート14をそれぞれ配置した状態で、例えば、真空熱プレスにより圧着する(本発明のシート配置工程)。圧着後は外縁部を切断して所定サイズに整形し、表面の剥離シート14と一体化された支持基材11を得る。支持基材11は、例えば、縦300mm、横300mmの矩形形状に形成される。一方、剥離シート14は、厚さの異なる2つの銅箔14a、14bを剥離可能に密着した構造を有している。支持基材11に対し、外側に位置する銅箔14a(本発明の金属層)の厚さは内側に位置する銅箔14b(本発明の下地層)の厚さに比べて大きくなっている。
[First Embodiment]
Hereinafter, the manufacturing method of the multilayer wiring board of 1st Embodiment is demonstrated with reference to FIGS. First, as shown in FIG. 1, a plate-like
次に図2に示すように、両側の剥離シート14のそれぞれの表面に感光性のドライフィルムをラミネートして露光・現像することにより、レジストパターン15をそれぞれ形成する。このレジストパターン15においては、外周部Poが除去されている。続いて、レジストパターン15が形成された状態で剥離シート14に対するエッチングを行った後、レジストパターン15を除去する。その結果、図3(A)に示すように、剥離シート14のうち外周部Poの直下の領域で、部分的に銅箔14a、14bが除去され(本発明の剥離シート加工工程)、その部分のプリプレグ13の表面が露出した状態になる。この時点で、剥離シート14の側面において、銅箔14aと銅箔14bの間の剥離界面が露出した状態になっている。
Next, as shown in FIG. 2, resist
ここで、図3(B)を参照して、図3(A)の状態の積層体を上方から見たときの平面
構造を説明する。図3(B)に示すように、支持基材11の全体平面の範囲内において、所定の幅だけ銅箔14a、14bが除去された外周部Poが形成され、その内側の領域は矩形状の有効領域A1となっている。有効領域A1の外側の外周部Poは、後述の積層工程には残存するが、後述の露出工程に伴う切断によって除去される。一方、有効領域A1の内側の全領域に銅箔14a、14bが残存している。
Here, with reference to FIG. 3B, a planar structure when the stacked body in the state of FIG. 3A is viewed from above will be described. As shown in FIG. 3B, the outer peripheral portion Po from which the copper foils 14a and 14b are removed by a predetermined width is formed within the entire plane of the
次に図4に示すように、両側の剥離シート14の表面側に無電解銅めっきを施すことにより、剥離シート14の表面及び側面と外周部Poのプリプレグ13の表面を全体的に覆う薄い銅膜である無電解銅めっき層16を形成する(本発明の第1の被覆工程)。続いて、図5に示すように、両側の無電解銅めっき層16のそれぞれの表面に感光性のドライフィルムをラミネートして露光・現像することにより、レジストパターン17をそれぞれ形成する。このレジストパターン17においては、有効領域A1より僅かに内周側の領域と外周部Poの外縁のパターン部分17aとに挟まれた矩形リング状の部分のドライフィルムが除去されている。なお、無電解銅めっき層16は、本発明の第1の金属被覆層に相当する。
Next, as shown in FIG. 4, by applying electroless copper plating to the surface side of the
次に図6(A)に示すように、両側のレジストパターン17が形成された状態で、電解銅めっきを施すことによりドライフィルムが除去された部分に銅が析出し、矩形リング状の部分において下部の無電解銅めっき層16とその上部の電解銅めっき層が一体化された銅めっき層18が形成される(本発明の第2の被覆工程)。その後、レジストパターン17を除去した後、エッチングにより剥離シート14の表面と外周部Poの外縁部分の無電解銅めっき層16を除去し、矩形リング状の部分で周囲より若干上方に突出した銅めっき層18が残存する状態にする。これにより、剥離シート14の側面において銅箔14aと銅箔14bの間の剥離界面は銅めっき層18により完全に覆われた状態となり、後述の積層工程で剥離界面が保護され剥がれにくくなる効果がある。
Next, as shown in FIG. 6A, with the resist
ここで、図6(B)には、図6(A)の構造を上方から見たときの平面図を示している。図6(B)に示すように、支持基材11の全体平面の範囲内において、有効領域A1より僅かに内周側に銅箔14aが露出し、銅箔14aを取り囲むように銅めっき層18が形成されている。一方、銅めっき層18の外縁部分の細い領域にはプリプレグ13の表面が露出しているが、これは後述の樹脂材料をラミネートしたときに良好な接着性を保つためである。
Here, FIG. 6B shows a plan view when the structure of FIG. 6A is viewed from above. As shown in FIG. 6B, the
なお、銅めっき層18の形状と寸法(幅及び厚さ)は一例であって、同様の効果を得られる限り変更可能である。また、図6の例では、剥離シート14の側面の全ての剥離界面が銅めっき層18で覆われている例を示しているが、剥離シート14の剥離界面のうちの一部を銅めっき層18で覆わない場合でも、残余の部分を銅めっき層18で覆うことで同様の効果が得られるようにしてもよい。さらに、銅めっき層18に限られず、同様の効果を得られる限り、他の金属を用いた金属めっき層を形成してもよい。
In addition, the shape and dimension (width and thickness) of the
次に図7に示すように、剥離シート14の上部からフィルム状の樹脂材料をラミネートし、真空下にて加圧加熱することにより硬化させて樹脂材料層20を形成する(本発明の樹脂材料形成工程)。その結果、剥離シート14の表面と銅めっき層18の表面及び側面が樹脂材料層20で覆われる状態になる。
Next, as shown in FIG. 7, a film-like resin material is laminated from the upper part of the
次に図8に示すように、両側の樹脂材料層20の所定位置にレーザー加工を施して複数のビアホールを形成し、ビアホールの中のスミアを除去するデスミア処理を施した後、無電解銅めっきを行うことにより、樹脂材料層20の表面及びビアホールの内面に薄い銅膜を形成する。次に、この銅膜の表面全体に、感光性及び絶縁性のドライフィルムを貼着し、露光現像をおこなって、ドライフィルムを除去する。次に、ドライフィルムが除去された銅膜上に電解銅めっきを行って、銅を析出させる。続いて、専用剥離液を用いてめっきレジストを剥離し、薄い銅膜の露出箇所を所定のエッチング液でエッチングすることにより各ビアホール内にビア導体40と、導体層30を形成する。さらに、両側の導体層30を覆うようにフィルム状の樹脂材料を積層し、真空下にて加圧加熱することにより樹脂材料を硬化させて樹脂絶縁層21を形成する。
Next, as shown in FIG. 8, a plurality of via holes are formed by laser processing at predetermined positions of the resin material layers 20 on both sides, and after desmear treatment for removing smears in the via holes, electroless copper plating is performed. As a result, a thin copper film is formed on the surface of the
次に図9に示すように、両側の樹脂絶縁層21の所定位置にレーザー加工を施して複数のビアホールを形成し、ビアホールの中のスミアを除去するデスミア処理を施した後、上述の従来公知のセミアディティブ法によりビア導体41及び導体層31が同時に形成される。さらに、両側の導体層31を覆うようにフィルム状の樹脂材料を積層し、真空下にて加圧加熱することにより樹脂材料を硬化させて樹脂絶縁層22を形成する。なお、樹脂絶縁層22のうち導体層31のパターン部分にレーザー加工を施して開口部42を形成する。以上のように、樹脂絶縁層21、22と導体層30、31が交互に積層形成されたビルドアップ層が形成され(本発明の積層工程)、積層体10a(本発明の分離前積層体)が得られる。
Next, as shown in FIG. 9, a plurality of via holes are formed by laser processing at predetermined positions of the
次に図10に示すように、上記積層工程において得られた積層体10aを、有効領域A1(図3(B))より僅かに内周側に設定された切断線(図中、破線で示す)に沿って切断する。その結果、積層体10aから、銅めっき層18を含む外周領域が除去され、その側面に剥離シート14の剥離界面を含む端面が露出した状態になる(本発明の露出工程)。この状態で、上下の各剥離シート14において密着していた銅箔14aと銅箔14bとを剥離界面に沿って剥離する。その結果、図11に示すように、積層体10aから支持基材11が分離され(本発明の分離工程)、2つの同一構造の積層体10b(本発明の分離後積層体)を得ることができる。このとき、それぞれの積層体10bにおいて、銅箔14aの表面が現れる。
Next, as shown in FIG. 10, the
次に、分離工程で得られた積層体10bに対し、感光性のドライフィルムをラミネートして露光・現像することによりレジストパターンを形成し、銅箔14aに対するエッチングを行った後、レジストパターンを除去する。その結果、図12に示すように、銅箔14aの所定部分が除去されたパターニングが施され、ビア導体40に直接接続されるパッド50が形成される。この時点で、導体層31、ビア導体41、導体層30、ビア導体40、パッド50を経由する電気的接続が可能になる。
Next, a resist pattern is formed by laminating a photosensitive dry film on the
次に図13に示すように、樹脂材料層20の下面側に感光性エポキシ樹脂を塗布して硬化させることによりソルダーレジスト層51を形成した後、パッド50の部分に開口部を形成する。なお、分離工程後の工程としては図12及び図13のみを示したが、最終的な多層配線基板の用途及び機能に応じて、図13で得られた積層体10bに対し多様な加工を施すことができる。
Next, as shown in FIG. 13, after forming a solder resist
例えば、パッド50にはBGAパッケージに用いる半田ボールを接続してもよい。また例えば、上部の開口部42には半導体チップの端子に接続するための半田バンプを接続してもよい。また例えば、積層体10bを貫く貫通孔を形成し、その貫通孔を経由して電気的接続が可能なスルーホール導体を形成してもよい。なお、多数個取りの基板形態を前提とするときは、最終的に得られた積層体10bを切断して複数の多層配線基板を得ることができる。
For example, a solder ball used for a BGA package may be connected to the
以上のように、第1実施形態の製造方法によれば、分離工程前の積層工程に先立って、剥離シート14の剥離界面を銅めっき層18で覆う構造を形成するので、高い強度の銅めっき層18により剥離シート14の剥離端面を保護することができる。このとき、剥離シート14と銅めっき層18はともに銅であって密着した状態で強固に結合しているので、薬品等の染み込みによる剥離端面の剥がれを確実に防止することができる。そして、その後の分離工程では銅めっき層18を含む外周領域が切断により除去され、露出した剥離界面にて剥離シート14を容易に剥がすことができる。
As described above, according to the manufacturing method of the first embodiment, the structure in which the peeling interface of the
[第2実施形態]
次に、第2実施形態の多層配線基板の製造方法について、図14〜図17を参照して説明する。第2実施形態の配線基板の特徴は、第1実施形態と同様の銅めっき層18に加えて、分離工程以降の各工程の位置決めに用いる後述のアライメントマークを設ける点にある。まず、第1実施形態の図1と同様の構造を有する支持基材11を用意する。次いで、図14に示すように、両側の剥離シート14のそれぞれの表面に感光性のドライフィルムをラミネートして露光・現像することにより、レジストパターン15aをそれぞれ形成する。このレジストパターン15aは、図2のレジストパターン15とは異なり、外周部Poに加えて、その内周側のアライメントマーク形成部Paが除去されている。続いて、レジストパターン15aが形成された状態で剥離シート14に対するエッチングを行った後、レジストパターン15aを除去する。
[Second Embodiment]
Next, the manufacturing method of the multilayer wiring board of 2nd Embodiment is demonstrated with reference to FIGS. The feature of the wiring board of the second embodiment is that, in addition to the
その結果、図15(A)に示すように、剥離シート14のうちアライメントマーク形成部Paの直下の領域と、外周部Poの直下の領域で、部分的に銅箔14a、14bが除去され(本発明の剥離シート加工工程)、その部分のプリプレグ13の表面が露出した状態になる。なお、剥離シート14と後述の樹脂材料との密着性を高めるべく、エッチングされた状態の剥離シート14の表面を粗化しておくことが望ましい。
As a result, as shown in FIG. 15A, the copper foils 14a and 14b are partially removed in the region immediately below the alignment mark forming portion Pa and the region directly below the outer peripheral portion Po in the release sheet 14 ( The release sheet processing step of the present invention), and the surface of the
ここで、図15(B)を参照して、図15(A)の状態の積層体を上方から見たときの平面構造を説明する。図15(B)では、第1実施形態の図3(B)と同様の範囲の有効領域A1が示され、有効領域A1の外側の外周部Poに加えて、有効領域A1の内側における四隅のアライメントマーク形成部Paが設けられ、その部分の銅箔14a、14bが除去されている。このアライメントマーク形成部Paには、分離工程以降の各工程の位置決めに用いるアライメントマークAMが形成されるが、詳細は後述する。なお、分離工程以前の各工程における位置決めに際しては、有効領域A1の外部に別途設けたアライメントパターン(不図示)が用いられる。 Here, with reference to FIG. 15B, a planar structure when the stacked body in the state of FIG. 15A is viewed from above will be described. FIG. 15B shows an effective area A1 in the same range as in FIG. 3B of the first embodiment. In addition to the outer peripheral portion Po outside the effective area A1, the four corners inside the effective area A1 are shown. An alignment mark forming portion Pa is provided, and the copper foils 14a and 14b in that portion are removed. The alignment mark forming portion Pa is formed with an alignment mark AM used for positioning in each step after the separation step. Details will be described later. For positioning in each step before the separation step, an alignment pattern (not shown) separately provided outside the effective area A1 is used.
次いで、第1実施形態の図4〜図6と同様、第1及び第2の被覆工程により、剥離シート14の剥離界面を覆う銅めっき層18を形成する。このとき、外周部Poの外縁部分に加えて、アライメントマーク形成部Paの部分でプリプレグ13の表面を露出させるため、エッチングにより無電解銅めっき層16を除去しておく必要がある。続いて、図16に示すように、第1実施形態の図7と同法の手法で樹脂材料層20を形成する(本発明の樹脂材料形成工程)。その結果、剥離シート14の表面と銅めっき層18の表面及び側面が樹脂材料層20で覆われるとともに、上述のアライメントマーク形成部Paの部分に樹脂材料層20が充填された状態になる。これにより、第1実施形態と同様の構造に加えて、アライメントマーク形成部Paの部分にアライメントマークAMの構造が形成される。
Next, as in FIGS. 4 to 6 of the first embodiment, the
次いで、第1実施形態の図8及び図9と同様の積層工程を経て積層体10a(本発明の分離前積層体)が得られ、図10と同様の切断線に沿って積層体10aが切断される(本発明の露出工程)。その結果、図17に示すように、積層体10aから支持基材11が分離され(本発明の分離工程)、2つの同一構造の積層体10b(本発明の分離後積層体)を得ることができる。このとき、それぞれの積層体10bにおいて、上述のアライメントマークAMの構造が形成された銅箔14aの表面が現れる。その後の工程については、第1実施形態の図12及び図13と同様に行われる。この場合、図12で銅箔14aをエッチングするためのレジストパターン形成の位置基準としてアライメントマークAMが用いられる。それ以降の工程でも、アライメントマークAMが残存している時点では、位置基準としてアライメントマークAMを用いることができる。
Next, a
以上のように、第2実施形態の製造方法によれば、分離工程前の積層工程では銅めっき層18の構造により第1実施形態と同様の効果が得られるとともに、分離工程後ではアライメントマークAMを用いた位置決めにより各種構造を形成することができる。図14に示すように、初期段階でアライメントマークAMの位置精度が確定することから、例えば積層工程後にアライメントマークを形成する場合に比べ格段に位置精度を高めることが可能となる。例えば、初期時点でアライメントマークAMを設けない場合、積層体10bにおいて下層側の銅箔14aではなく、上層側にアライメントマークを形成する必要があるが、この場合は積層を繰り返すことにより位置ずれが蓄積していくため位置精度の劣化は避けられない。第2実施形態では、積層を繰り返すことによる位置ずれの影響がないアライメントマークAMを予め形成しておくので、高い位置精度を実現可能となる。さらに、上記露出工程において、アライメントマークAMの部分で銅箔14aと樹脂材料層20とが接着されることで両者の密着性が向上し、積層体10aの切断時または切断直後に、剥離シート14が剥離界面で勝手に剥がれにくくなる効果がある。
As described above, according to the manufacturing method of the second embodiment, the structure similar to that of the first embodiment is obtained by the structure of the
次に、第2実施形態の多層配線基板の製造方法の変形例について、図18を参照して説明する。本変形例は、一部の工程にセミアディティ法を適用したものであるが、以下では、既に説明した製造方法と共通の工程は説明を省略し、主に異なる工程について説明する。 Next, a modification of the method for manufacturing a multilayer wiring board according to the second embodiment will be described with reference to FIG. In this modified example, the semi-additive method is applied to some processes, but in the following, description of processes common to the manufacturing method already described will be omitted, and different processes will be mainly described.
図18は、本変形例において図16に対応する断面構造図である。図18において、図16と異なるのは、銅めっき層18を形成するのと同時に、有効領域A1内の銅めっき層70を形成する点である。そのため、図5のレジストパターン17は、銅めっき層18に加えて、銅めっき層70の領域でドライフィルムを除去しておく必要がある。
FIG. 18 is a cross-sectional structure diagram corresponding to FIG. 16 in the present modification. 18 is different from FIG. 16 in that the
また、以降の工程において、銅めっき層70の表面側には上記した手法と同様の手法で樹脂絶縁層と導体層とを積層し、ビルドアップ層を形成することができる。なお、本変形例は、アライメントマークAMを設けない第1実施形態の多層配線基板に対しても適用することができる。
Further, in the subsequent steps, a resin insulation layer and a conductor layer can be laminated on the surface side of the
以上、上記各実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で多様な変更を施すことができる。例えば、上記各実施形態では銅箔14a、14bを剥離可能に密着した剥離シート14を説明したが、銅に限られることなく剥離可能に密着した各種金属材料を用いて剥離シート14を形成してもよく、その厚さも変更可能である。また、樹脂材料層20、樹脂絶縁層21、22、ビア導体40、41、開口部42、パッド50、ソルダーレジスト層51、その他の構成部材についても、本発明の作用効果を得られる限り、それらの構造、形状、形成方法は上記各実施形態に開示した内容には限定されることなく変更可能である。また、上記各実施形態では、分離工程以降の各工程の位置決めにのみアライメントマークAMを用いる形態を説明したが、分離工程前の積層工程において、アライメントマークAMを用いて位置決めし、積層することも可能である。なお、上記実施形態では、無電解金属めっきによる第1の被覆金属層の形成について説明したが、この方法に限らず、スパッタリング等の方法によって形成してもよい。
The contents of the present invention have been specifically described above based on the above embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. . For example, in each of the embodiments described above, the
10a、10b…積層体
11…支持基材
12…銅箔
13…プリプレグ
14…剥離シート
14a、14b…銅箔
15、15a、17…レジストパターン
16…無電解銅めっき層
18、70…銅めっき層
20…樹脂材料層
21、22…樹脂絶縁層
30、31…導体層
40、41…ビア導体
42…開口部
50…パッド
51…ソルダーレジスト層
DESCRIPTION OF
Claims (6)
板状の支持基材の少なくとも一方の主面側に下地層と金属層とを剥離可能な状態で配置するシート配置工程と、
前記下地層と前記金属層とからなる剥離シートにパターニングを行うことにより、前記剥離シートのうち、所定の有効領域の外周側の第1のシート部分を除去する剥離シート加工工程と、
少なくとも前記第1のシート部分の除去により露出する前記剥離シートの側面側を覆う金属被覆層を形成する金属被覆工程と、
前記剥離シート及び前記金属被覆層の上部を覆う樹脂材料を積層形成する樹脂材料形成工程と、
前記樹脂材料の上部に前記導体層と前記樹脂絶縁層を交互に積層してビルドアップ層を形成する積層工程と、
前記支持基材、前記樹脂材料、前記ビルドアップ層からなる分離前積層体に対し、前記第1のシート部分が除去された領域より内周側における前記剥離シートの剥離界面を含む端面を露出させる露出工程と、
前記露出工程後、前記剥離シートを前記剥離界面で剥離させることにより、前記分離前積層体から前記支持基材を分離する分離工程と、
を有し、前記分離工程により分離された分離後積層体を用いて一又は複数の多層配線基板を形成することを特徴とする多層配線基板の製造方法。 In the method of manufacturing a multilayer wiring board in which resin insulation layers and conductor layers are alternately laminated,
A sheet disposing step of disposing the base layer and the metal layer in a peelable state on at least one main surface side of the plate-shaped support base;
By performing patterning on the release sheet composed of the base layer and the metal layer, the release sheet processing step of removing the first sheet portion on the outer peripheral side of the predetermined effective area of the release sheet;
A metal coating step of forming a metal coating layer covering at least a side surface of the release sheet exposed by removing the first sheet portion;
A resin material forming step of laminating a resin material covering the release sheet and the upper part of the metal coating layer;
A laminating step of alternately laminating the conductor layer and the resin insulating layer on the resin material to form a build-up layer;
An end face including a release interface of the release sheet on the inner peripheral side from an area where the first sheet portion is removed is exposed to the pre-separation laminate including the support base material, the resin material, and the buildup layer. An exposure process;
A separation step of separating the support substrate from the pre-separation laminate by separating the release sheet at the release interface after the exposing step;
And forming one or a plurality of multilayer wiring boards using the post-separation laminate separated in the separation step.
前記樹脂材料形成工程では、前記第2のシート部分が除去された領域に前記樹脂材料を充填し、
前記露出工程で露出される前記端面は、前記第1のシート部分が除去された領域と前記第2のシート部分が除去された領域の間の領域に位置することを特徴とする請求項1又は2に記載の多層配線基板の製造方法。 In the release sheet processing step, in addition to the first sheet portion, the second sheet portion corresponding to a plurality of alignment marks located on the inner peripheral side of the predetermined effective area is removed,
In the resin material forming step, the resin material is filled in an area where the second sheet portion is removed,
The end face exposed in the exposing step is located in a region between a region where the first sheet portion is removed and a region where the second sheet portion is removed. 3. A method for producing a multilayer wiring board according to 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010083614A JP5302927B2 (en) | 2010-03-31 | 2010-03-31 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010083614A JP5302927B2 (en) | 2010-03-31 | 2010-03-31 | Manufacturing method of multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216675A JP2011216675A (en) | 2011-10-27 |
JP5302927B2 true JP5302927B2 (en) | 2013-10-02 |
Family
ID=44946119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010083614A Expired - Fee Related JP5302927B2 (en) | 2010-03-31 | 2010-03-31 | Manufacturing method of multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5302927B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5722201B2 (en) * | 2011-12-05 | 2015-05-20 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
JP2013211519A (en) | 2012-02-29 | 2013-10-10 | Ngk Spark Plug Co Ltd | Method for manufacturing multilayer wiring board |
JP6682963B2 (en) * | 2016-04-01 | 2020-04-15 | 凸版印刷株式会社 | Method for manufacturing multilayer wiring board and laminated board for peeling |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214427A (en) * | 2006-02-10 | 2007-08-23 | Shinko Electric Ind Co Ltd | Method for manufacturing wiring board |
US8238114B2 (en) * | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
-
2010
- 2010-03-31 JP JP2010083614A patent/JP5302927B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011216675A (en) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9955580B2 (en) | Method of manufacturing rigid-flexible printed circuit board | |
KR101580343B1 (en) | Method of Manufacturing Multilayer Wiring Substrate | |
JP2011199077A (en) | Method of manufacturing multilayer wiring board | |
JP5464760B2 (en) | Multilayer circuit board manufacturing method | |
KR101095211B1 (en) | A carrier member for manufacturing a substrate and a fabricating method of substrate using the same | |
JP5607788B2 (en) | Method for manufacturing carrier member and method for manufacturing printed circuit board using the same | |
KR20120085673A (en) | Multilayer wiring substrate | |
KR20130079197A (en) | Multilayer wiring substrate and method of manufacturing the same | |
CN109788666B (en) | Circuit substrate and manufacturing method thereof | |
US10763031B2 (en) | Method of manufacturing an inductor | |
JP5302920B2 (en) | Manufacturing method of multilayer wiring board | |
KR101470706B1 (en) | Method of manufacturing multilayer wiring substrate | |
KR20130051424A (en) | Method of manufacturing multilayer wiring substrate | |
JP5302927B2 (en) | Manufacturing method of multilayer wiring board | |
JP5750400B2 (en) | Wiring board manufacturing method, wiring board manufacturing structure | |
CN109788664B (en) | Circuit substrate and manufacturing method thereof | |
TWI486104B (en) | Multilayer wiring board | |
KR101167422B1 (en) | Carrier member and method of manufacturing PCB using the same | |
JP5057339B2 (en) | Wiring board manufacturing method | |
KR101055571B1 (en) | Carrier member for substrate manufacturing and method for manufacturing substrate using same | |
KR101119380B1 (en) | A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same | |
JP2005244124A (en) | Method for manufacturing wiring board | |
KR101109234B1 (en) | A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same | |
JP2005063988A (en) | Method of manufacturing wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130621 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |