KR20060027676A - Method for fabricating the multi layer using layup process - Google Patents

Method for fabricating the multi layer using layup process Download PDF

Info

Publication number
KR20060027676A
KR20060027676A KR1020040076574A KR20040076574A KR20060027676A KR 20060027676 A KR20060027676 A KR 20060027676A KR 1020040076574 A KR1020040076574 A KR 1020040076574A KR 20040076574 A KR20040076574 A KR 20040076574A KR 20060027676 A KR20060027676 A KR 20060027676A
Authority
KR
South Korea
Prior art keywords
unclad
conductive paste
manufacturing
via hole
circuit board
Prior art date
Application number
KR1020040076574A
Other languages
Korean (ko)
Other versions
KR100651422B1 (en
Inventor
김종국
임경환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040076574A priority Critical patent/KR100651422B1/en
Publication of KR20060027676A publication Critical patent/KR20060027676A/en
Application granted granted Critical
Publication of KR100651422B1 publication Critical patent/KR100651422B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes

Abstract

본 발명은 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법에 관한 것으로, 접착부재를 개재하여 보호 필름이 피복된 언클래드 부재를 제공하는 단계; 상기 언클래드 부재에 대한 드릴링 공정을 수행하여 비아홀을 형성하는 단계; 액상의 도전성 페이스트가 충진된 챔버내에 상기 언클래드 부재를 침지시켜 비아홀 내부에 액상의 도전성 페이스트를 충진시키는 단계; 상기 언클래드 부재에 대한 건조를 수행하여 비아홀에 충진된 액상의 도전성 페이스트를 건조시키는 단계; 상기 언클래드 부재에 피복된 보호 필름을 제거하여 도전성 페이스트가 충진된 비이홀이 형성된 절연층을 형성하는 단계; 소정의 회로패턴이 형성되어 있는 코어층을 제작하는 단계; 및 상기 절연층상에 코어층을 정합처리한 후 소정의 프레스 공정에 의하여 일괄적층을 수행하는 단계를 포함하여 구성된다.The present invention relates to a method for manufacturing a multilayer printed circuit board using a batch lamination method, comprising: providing an unclad member coated with a protective film through an adhesive member; Performing via a drilling process on the unclad member to form a via hole; Filling the liquid conductive paste into the via hole by immersing the unclad member in a chamber filled with a liquid conductive paste; Drying the unclad member to dry the liquid conductive paste filled in the via hole; Removing the protective film coated on the unclad member to form an insulating layer having a non-hole filled with a conductive paste; Manufacturing a core layer in which a predetermined circuit pattern is formed; And performing a batch lamination by a predetermined pressing process after matching the core layer on the insulating layer.

다층 인쇄회로기판, 회로층, 절연층, 도전성 페이스트, 일괄적층Multilayer printed circuit board, circuit layer, insulation layer, conductive paste, batch lamination

Description

일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법{Method for fabricating the multi layer using Layup Process} Manufacturing method of multilayer printed circuit board using batch lamination method {Method for fabricating the multi layer using Layup Process}             

도 1은 종래의 빌드-업 방식으로 형성된 다층 인쇄회로기판의 단면도.1 is a cross-sectional view of a multilayer printed circuit board formed by a conventional build-up method.

도 2는 종래의 스크린 인쇄방식으로 페이스트를 충진하여 비아홀을 매립하는 공정도.Figure 2 is a process of filling the paste in the conventional screen printing method to fill the via hole.

도 3은 본 발명에 따른 다층 인쇄회로기판을 구성하는 절연층을 제조하는 공정도.3 is a process chart for manufacturing an insulating layer constituting a multilayer printed circuit board according to the present invention.

도 4는 본 발명에 따른 언클래드 부재에 형성된 비아홀 내부에 액상의 도전성 페이스트를 충진하는 과정을 도시한 도면.4 is a view illustrating a process of filling a liquid conductive paste in a via hole formed in an unclad member according to the present invention.

도 5는 본 발명에 따른 다층 인쇄회로기판을 구성하는 코어층을 제조하는 공정도.5 is a process chart for manufacturing a core layer constituting a multilayer printed circuit board according to the present invention.

도 6은 본 발명에 따른 다수의 절연층과 코어층이 정합되어 정렬된 구조를 도시한 도면.6 is a view illustrating a structure in which a plurality of insulating layers and a core layer are matched and aligned according to the present invention.

도 7은 본 발명에 따른 소정의 프레스 공정에 의하여 다수의 절연층과 코어층이 일괄 적층된 구조를 갖는 다층 인쇄회로기판의 구조를 도시한 도면.7 is a view showing a structure of a multilayer printed circuit board having a structure in which a plurality of insulating layers and a core layer are collectively stacked by a predetermined pressing process according to the present invention.

* 도면의 간단한 부호의 설명 ** Explanation of simple symbols in the drawings

100 : 언클래드 부재 101 : 절연재100: unclad member 101: insulating material

102 : 접착부재 103 : 보호 필름102: adhesive member 103: protective film

104 : 비아홀 105 : 액상 도전성 페이스트104: via hole 105: liquid conductive paste

110 : 절연층 200 : 동박적층원판110: insulation layer 200: copper foil laminated disc

201 : 절연층 202 : 동박  201: insulating layer 202: copper foil

203 : 비아홀 204 : 도금층 203: via hole 204: plating layer

205 : 레지스트 패턴 210 : 코어층205: resist pattern 210: core layer

본 발명은 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a multilayer printed circuit board using a batch lamination method.

보다 구체적으로는, 액상의 도전성 페이스트가 충진된 챔버내에 비아홀이 형성된 언클래드 부재를 침지시켜 형성된 절연층과 코어층을 프레스 공정에 의하여 일괄적층시킴으로써, 비아홀에 대한 도전성 페이스트의 미충진을 방지할 수 있는 다층 인쇄회로기판의 제조 방법에 관한 것이다.More specifically, unfilling the insulating layer and the core layer formed by immersing the unclad member in which the via hole is formed in the chamber filled with the liquid conductive paste by a pressing process can prevent the unfilling of the conductive paste into the via hole. The present invention relates to a method for manufacturing a multilayer printed circuit board.

인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등의 한쪽면에 구리 등의 박판을 부착시킨 후에, 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성하고, 부품들을 부착 탑재시키기 위한 홀(hall)을 뚫어서 만든다.Printed Circuit Board (PCB) is made by attaching a thin plate such as copper to one side of phenolic resin insulation board or epoxy resin insulation board, and then etching it according to the wiring pattern of the circuit. It constructs the necessary circuits and makes holes by attaching and mounting the parts.

즉, 상기 인쇄회로기판은 배선 패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것이다.That is, the printed circuit board electrically connects the components mounted through the wiring pattern, supplies power and the like, and mechanically fixes the components.

인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다. 본 발명은 이들 중 MLB의 제조 방법에 관한 것이다.The printed circuit board includes a single-sided PCB in which wiring is formed only on one side of the insulated substrate, a double-sided PCB in which wiring is formed on both sides, and an MLB (Multi Layered Board) that is wired in multiple layers. In the past, single-sided PCBs were used because of simple components and simple circuit patterns. However, in recent years, due to increased complexity of circuits and increased demand for high-density and miniaturized circuits, it is common to use double-sided PCBs or MLBs. The present invention relates to a process for producing MLB among them.

MLB는 배선밀도를 획기적으로 늘릴 수 있다는 큰 장점이 있으나, 그 만큼 제조 공정이 복잡하게 되는 어려움이 있다. 특히 내층은 종래의 빌드업 방식에 따른 경우 공정이 완료되면 변형이 불가능하므로 내층에 오류가 있는 경우 완성된 모든 제품이 불량으로 되어 버린다. 이러한 오류를 미연에 방지하기 위해 많은 검사장치가 개발되어 사용되고 있다.MLB has a great advantage that it can significantly increase the wiring density, but there is a difficulty that the manufacturing process is complicated. In particular, since the inner layer is not deformable when the process is completed according to the conventional build-up method, if there is an error in the inner layer, all the finished products become defective. Many inspection devices have been developed and used to prevent such errors in advance.

이하, 도 1 을 참조하여 종래의 빌드업(build-up) 방식에 의해 구현되는 다층 인쇄회로기판의 구성에 대하여 상세하게 설명한다.Hereinafter, a configuration of a multilayer printed circuit board implemented by a conventional build-up method will be described in detail with reference to FIG. 1.

빌드업 방식이라 함은 말 그대로 먼저 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조 방법으로써, 보다 구체적으로는 소정의 내층 회로패턴이 형성된 베이스 기판상에 절연층을 적층한 후 추가적인 마스킹 공정을 수행하여 다수의 외층을 적층시키는 방법이다. The build-up method is literally a method of manufacturing a method of forming an inner layer first, and then additionally stacking outer layers one by one. More specifically, an insulating layer is laminated on a base substrate on which a predetermined inner layer circuit pattern is formed. A method of stacking a plurality of outer layers by performing an additional masking process.

즉, 상기 빌드업 방식을 이용한 패키지 기판 제작 방법은, 드릴링 가공을 수행하여 비아홀(12)이 형성된 동박적층원판(11)에 도금층(13)을 형성하고 소정의 마스킹 공정을 수행하여 내층 회로패턴이 형성된 베이스 기판을 제작한다.That is, in the method of manufacturing a package substrate using the build-up method, the plating layer 13 is formed on the copper-clad laminate 11 having the via holes 12 formed by drilling, and the inner layer circuit pattern is formed by performing a predetermined masking process. The formed base substrate is produced.

이후, 베이스 기판 상에 절연층(14)을 적층한 후 레이저 가공을 수행하여 층간 전기적 접속을 수행하는 블라인드 비아홀을 형성하고 외층 회로패턴을 형성하기 위한 시드층(16)을 형성한다. Thereafter, the insulating layer 14 is stacked on the base substrate, and then laser processing is performed to form blind via holes for performing interlayer electrical connection, and to form a seed layer 16 for forming an outer circuit pattern.

상술한 바와 같이 시드층(16)을 형성한 후, 소정의 마스킹 공정을 수행하여 레지스트 패턴을 형성하고 동도금을 수행하여 외층 회로 패턴(17)을 완성한다. After the seed layer 16 is formed as described above, a predetermined masking process is performed to form a resist pattern and copper plating is performed to complete the outer circuit pattern 17.

이후, 레지스트 패턴 제거 및 불필요한 시드층의 에칭 처리로 외층을 형성하고 솔더 브리지(땜납 걸침) 현상을 방지하는 PSR 잉크(18)(Photo Imageable Solder Resist Mask ink)를 도포시킴으로써 다층 인쇄회로기판을 최종적으로 완성한다.Thereafter, the multilayer printed circuit board is finally formed by applying an PSR ink 18 (Photo Imageable Solder Resist Mask ink) that forms an outer layer by removing a resist pattern and etching an unnecessary seed layer and prevents solder bridging. Complete

기존의 인쇄회로기판의 제조 방법은 최근의 경박단소화 추세에 대처하기에는 한계가 있고, PCB의 고기능화에 대응하여 다층화 되면서 제조 단가 또한 급격히 증가하고 있다. 하지만 제품에 대한 전자 부품의 판매 가격은 상대적으로 하락하고 있으며 급속한 발전과 더불어 제작 기간도 단축될 것이 요구된다.Existing methods of manufacturing printed circuit boards have limitations in order to cope with the recent trend of thin and short and short, and manufacturing costs are also rapidly increasing as they are multilayered in response to high functionality of PCBs. However, the selling price of electronic components for products is falling relatively, and the development period is required to be shortened with rapid development.

이러한 경향에 대해 전술한 바와 같이, 기존의 빌드업 공법에 따른 레이저에 의해 비아홀을 가공한 후 내벽을 도금하여 층간을 접속하고 순차적으로 쌓아가는 제조 방법으로 공정 단가를 최소화 하기에는 많은 문제점이 있고 기판의 제작 기간을 단축하는 데도 한계가 있었다.As described above, as described above, a method of manufacturing via holes by laser according to the existing build-up method, and plating the inner wall to connect the layers and sequentially stacking them, there are many problems in minimizing the process cost. There was also a limit to shortening the production period.

이를 보안하기 위해, 회로층 및 절연층을 독립적인 프로세스를 통하여 각각 제조한 후 다수개를 병렬적으로 일괄 적층하는 제조 공법이 개발되었다.In order to secure this, a manufacturing method has been developed in which a circuit layer and an insulating layer are each manufactured through independent processes, and then a plurality of batches are stacked in parallel.

그러나, 상기 절연층 제조시 층간 전기적 도통을 수행하는 비아홀(21)을 도 2에 도시된 바와 같이, 기판(20)상에 인쇄망(22)을 설치하고 액체 도전성 페이스트를 도포하는 인쇄스크린 인쇄방식으로 페이스트 충진함으로써 공기 기포 등의 잔재물들이 비아홀(21) 내부 영역에 남아있게 되고 이후 열에 의한 비아홀 파괴, 신호 단절 등의 불량으로 신뢰성에 치명적인 악영향을 미치는 문제가 발생하였다.However, as shown in FIG. 2, the via hole 21 which performs interlayer electrical conduction in manufacturing the insulating layer is provided with a printing screen printing method in which a printing network 22 is installed on a substrate 20 and a liquid conductive paste is applied. As a result of filling the paste, residues such as air bubbles remain in the via hole 21, and thereafter, a problem that has a fatal adverse effect on reliability due to failure of via hole destruction and signal disconnection due to heat occurs.

또한, 스크린 인쇄방식에서는 비아홀(21) 패턴과 동일한 인쇄망(22)을 별도록 제작함으로써 미세홀일 경우 인쇄망(22) 제작의 어려움이 따르고 미세홀 매립이 용이하지 않은 문제가 발생하였다.In addition, in the screen printing method, since the same printing network 22 as the via hole 21 pattern is manufactured to be separate, it is difficult to produce the printing network 22 in the case of fine holes, and a problem in which fine holes are not easily embedded.

본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 액상의 도전성 페이스트가 충진된 챔버내에 비아홀이 형성된 언클래드 부재를 침지시켜 형성된 절연층과 코어층을 프레스 공정에 의하여 일괄적층시킴으로써, 비아홀에 대한 도전성 페이스트의 미충진을 방지할 수 있는 인쇄회로기판의 제조 방법을 제공하는 데 있다.
In order to solve the above problems, the present invention provides a conductive layer for via holes by laminating an insulating layer and a core layer formed by immersing an unclad member in which a via hole is formed in a chamber filled with a liquid conductive paste. It is to provide a method for manufacturing a printed circuit board that can prevent the filling of the paste.

이러한 목적을 달성하기 위한 본 발명에 따른 일괄 적층 방식을 이용한 인쇄회로기판의 제조 방법은, 접착부재를 개재하여 보호 필름이 피복된 언클래드 부재를 제공하는 단계; 상기 언클래드 부재에 대한 드릴링 공정을 수행하여 비아홀을 형성하는 단계; 액상의 도전성 페이스트가 충진된 챔버내에 상기 언클래드 부재를 침지시켜 비아홀 내부에 액상의 도전성 페이스트를 충진시키는 단계; 상기 언클래드 부재에 대한 건조를 수행하여 비아홀에 충진된 액상의 도전성 페이스트를 건조시키는 단계; 상기 언클래드 부재에 피복된 보호 필름을 제거하여 도전성 페이스트가 충진된 비이홀이 형성된 절연층을 형성하는 단계; 소정의 회로패턴이 형성되어 있는 코어층을 제작하는 단계; 및 상기 절연층상에 코어층을 정합처리한 후 소정의 프레스 공정에 의하여 일괄적층을 수행하는 단계를 포함하여 구성된 것을 특징으로 한다.
Method of manufacturing a printed circuit board using a batch lamination method according to the present invention for achieving this object comprises the steps of providing an unclad member coated with a protective film through an adhesive member; Performing via a drilling process on the unclad member to form a via hole; Filling the liquid conductive paste into the via hole by immersing the unclad member in a chamber filled with a liquid conductive paste; Drying the unclad member to dry the liquid conductive paste filled in the via hole; Removing the protective film coated on the unclad member to form an insulating layer having a non-hole filled with a conductive paste; Manufacturing a core layer in which a predetermined circuit pattern is formed; And performing a batch lamination by a predetermined pressing process after matching the core layer on the insulating layer.

이하, 첨부 도면을 참조하여 본 발명에 따른 병렬적 다층 인쇄회로기판의 제조 방법에 대하여 상세하게 설명한다.Hereinafter, a method of manufacturing a parallel multilayer printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 3을 참조하여 본 발명에 따른 액상의 도전성 페이스트가 충진된 비아홀이 형성된 절연층의 제조 방법에 대하여 상세하게 설명한다.First, referring to FIG. 3, a method of manufacturing an insulating layer having a via hole filled with a liquid conductive paste according to the present invention will be described in detail.

도 3a에 도시된 바와 같이, 절연재(101)상에 접착부재(Adheaive Film)(102) 를 개재하여 보호 필름(103)이 도포된 언클래드(Unclad) 자재(100)를 제공한다.As shown in FIG. 3A, an unclad material 100 having a protective film 103 coated thereon is provided on an insulating material 101 via an adhesive film 102.

일반적으로 수지와 보강기재의 합성물질로 형성된 절연재(101) 상에 반경화 상태의 접착부재(102)가 양면에 형성되어있고, 접착부재(102)를 보호하기 위한 보호 필름(103)이 접착부재(102)상에 얇게 입혀져 있다. In general, a semi-cured adhesive member 102 is formed on both sides on an insulating material 101 formed of a synthetic material of a resin and a reinforcing base material, and a protective film 103 for protecting the adhesive member 102 is an adhesive member. It is thinly coated on 102.

여기서, 접착부재(102)는 유리섬유에 열경화성 수지를 침투시켜 반 경화상태로 만든 것으로, 추후에 서술되는 코어층과 일괄 적층시 접착하는 원자재로 사용된다. 일정 이상의 가압, 가열에 의하여 상기 필름이 경화가 되면서 절연층과 코어층 을 접착시켜준다. Here, the adhesive member 102 is made into a semi-cured state by infiltrating the thermosetting resin into the glass fiber, and is used as a raw material to be bonded when collectively laminating with the core layer described later. The film is cured by pressing or heating a predetermined amount or more to bond the insulating layer and the core layer.

또한, 보호필름(103)은 PET(Polyethylene terephthalate) 재질로 형성되고, 절연층(100) 제조 공정 중에서 발생할 수 있는 상기 접착부재(102)의 손상 및 이물질 침입 등을 막아주는 역할을 한다. In addition, the protective film 103 is formed of a polyethylene terephthalate (PET) material, and serves to prevent damage to the adhesive member 102 and foreign matter intrusion, which may occur during the manufacturing process of the insulating layer 100.

상술한 바와 같이 구성된 언클래드 부재(100)를 제공한 후, 도 3b에 도시된 바와 같이, 상기 언클래드 부재에 층간 전기적 접속을 수행하는 비아홀(104)을 형성한다. After providing the unclad member 100 configured as described above, as shown in FIG. 3B, a via hole 104 for interlayer electrical connection is formed in the unclad member.

여기서, 비아홀(104)은 드릴링 가공으로 형성하고, 디버링(Deburring) 및 디스미어(Desmear)의 공정을 수행하여 드릴링 가공 중에 발생하는 각종 오염과 이물질을 제거한다. Here, the via hole 104 is formed by drilling, and performs various processes of deburring and desmear to remove various contaminants and foreign substances generated during drilling.

상술한 바와 같이 언클래드 부재에 층간 전기적 접속을 수행하는 비아홀(104)을 형성한 후, 도 3c에 도시된 바와 같이, 액상의 도전성 페이스트(105)를 비아홀 내부에 충진시킨다. As described above, after the via hole 104 is formed to perform the interlayer electrical connection to the unclad member, as shown in FIG. 3C, the liquid conductive paste 105 is filled in the via hole.

여기서, 비아홀(104) 내부에 충진되는 액상의 도전성 페이스트(105)는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 도전성 물질이다.Here, the liquid conductive paste 105 filled in the via hole 104 is a conductive material in which a main component is a metal, such as Cu, Ag, Au, Sn, Pb, alone or in an alloy form, mixed with an organic adhesive.

이때, 비아홀(104)에 액상의 도전성 페이스트를 충진하는 방법은, 도 4에 도시된 바와 같이, 비아홀(104)이 형성된 언클래드 자재(100)를 액체 상태의 도전성 페이스트가 담겨진 챔버내에 침지시킨다.In this case, in the method of filling the via hole 104 with the liquid conductive paste, as shown in FIG. 4, the unclad material 100 having the via hole 104 is immersed in a chamber in which the conductive paste in the liquid state is contained.

이후, 노즐 등을 이용한 압력 분사 방식을 이용하여 챔버내의 액상의 도전성 페이스트가 언클래드 부재(100)의 일측면 방향으로 흐르도록 함으로써, 액상의 도전성 페이스트가 비아홀(104) 내부에 용이하게 충진될 수 있도록 한다.Thereafter, the liquid conductive paste in the chamber flows in one side direction of the unclad member 100 by using a pressure injection method using a nozzle or the like, so that the liquid conductive paste can be easily filled in the via hole 104. Make sure

상술한 바와 같이 액상의 도전성 페이스트를 비아홀 내부에 충진한 후, 도 3d에 도시된 바와 같이, 건조 공정을 통하여 비아홀(104) 내부에 충진된 도전성 페이스트(104)를 경화시키고, 절연재(101)상에 접착부재(102)를 개재하여 부착된 보호 필름(103)을 제거함으로써 도전성 페이스트가 충진된 비아홀(104)이 형성된 절연층(110)을 완성한다. As described above, after filling the liquid conductive paste into the via hole, as shown in FIG. 3D, the conductive paste 104 filled in the via hole 104 is cured through a drying process, and the insulating material 101 is formed on the insulating material 101. By removing the protective film 103 attached through the adhesive member 102, the insulating layer 110 in which the via hole 104 filled with the conductive paste is formed is completed.

상술한 바와 같이 인쇄회로기판의 층간 절연을 수행하는 절연층을 형성한 후, 도 5에 도시된 바와 같이, 소정의 프레스 공정에 의하여 절연층상에 일괄 적층되는 코어층을 제작한다.As described above, after the insulating layer for interlayer insulation of the printed circuit board is formed, a core layer which is collectively laminated on the insulating layer is manufactured by a predetermined pressing process as shown in FIG. 5.

도 5를 참조하여 본 발명에 따른 인쇄회로기판을 구성하는 코어층의 제조 방 법에 대하여 상세하게 설명한다.A method of manufacturing the core layer constituting the printed circuit board according to the present invention will be described in detail with reference to FIG. 5.

먼저, 도 5a에 도시된 바와 같이, 절연층(201)을 개재하여 양면에 박막의 동박(202)이 형성된 동박적층원판(CCL;Copper Clad Laminate)(200)을 제공한다.First, as shown in FIG. 5A, a copper clad laminate (CCL; Copper Clad Laminate) 200 having a thin copper foil 202 formed on both surfaces thereof is provided through an insulating layer 201.

여기서, 동박적층원판(200)은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층(201)에 얇게 구리(202)를 입힌 구조를 갖는다.Here, the copper-clad laminate 200 is a disk made of a printed circuit board generally has a structure in which a thin copper 202 is coated on the insulating layer 201.

이때, 동박적층원판은 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다. 또한, 동박의 두께는 보통 18~70㎛ 정도이나 배선 패턴의 미세화에 따라 5㎛, 7㎛, 15㎛를 사용하기도 한다. At this time, there are many kinds of copper clad laminate, such as glass / epoxy copper clad laminate, heat resistant resin copper clad laminate, paper / phenol copper clad laminate, high frequency copper clad laminate, flexible copper clad laminate (polyimide film), and composite copper clad laminate. Glass / epoxy copper clad laminates are mainly used for double-sided and multi-layer PCB fabrication. In addition, although the thickness of copper foil is about 18-70 micrometers normally, 5 micrometers, 7 micrometers, and 15 micrometers may be used according to the refinement | miniaturization of a wiring pattern.

상술한 바와 같이 동박적층원판을 제공한 후, 도 5b에 도시된 바와 같이, 동박적층원판(200)에 층간 전기적 접속을 수행하는 비아홀(203)을 형성한다. After providing the copper clad laminate as described above, as shown in FIG. 5B, a via hole 203 is formed in the copper clad laminate 200 to perform interlayer electrical connection.

상기 비아홀(203)은 드릴링 가공으로 형성하고, 디버링(Deburring) 및 디스미어(Desmear)의 공정을 수행하여 드릴링 가공 중에 발생하는 각종 오염과 이물질을 제거한다. The via hole 203 is formed by drilling, and performs deburring and desmear processes to remove various contaminants and foreign substances generated during drilling.

여기서, 상기 비아홀(203)은 기계적 드릴링을 사용할 수도 있으나, 미세 회로패턴 형성시 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 이용하는 것이 바람직하다. Here, the via hole 203 may use mechanical drilling, but it is preferable to use YAG (Yttrium Aluminum Garnet) laser or CO 2 laser because it requires precise processing when forming a fine circuit pattern.

상술한 바와 같이 층간 접속을 위한 비아홀(203)을 형성한 후, 도 5c에 도시된 바와 같이, 동박층(202) 및 비아홀(203)에 대한 무전해 동도금 및 전해 동도금을 실시하여 도금층(204)을 형성한다. After forming the via holes 203 for the interlayer connection as described above, as shown in FIG. 5C, the electroless copper plating and the electrolytic copper plating are performed on the copper foil layer 202 and the via holes 203 to form the plating layer 204. To form.

이때, 상기 비아홀(203)이 미세홀일 경우 도금층(204)이 형성되면서 비아홀(203) 내부 영역이 Fill 도금처리가 되지만, 도금층(204) 후에 페이스트를 충진하는 공정을 더 포함할 수도 있다.In this case, when the via hole 203 is a fine hole, the plating layer 204 is formed and the inside area of the via hole 203 is subjected to fill plating. However, the method may further include filling the paste after the plating layer 204.

여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. Here, electroless copper plating is performed first and then electrolytic copper plating is performed because electrolytic copper plating that requires electricity cannot be performed on the insulating layer.

즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에 회로패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직 하다.That is, in order to form the electroconductive film required for electrolytic copper plating, electroless copper plating is thinly performed as the pretreatment. Electroless copper plating is difficult to process and economically disadvantageous, so the conductive portion of the circuit pattern is preferably formed of electrolytic copper plating.

상술한 바와 같이 도금층을 형성한 후, 도 5d에 도시된 바와 같이, 상기 동도금층(204)상에 회로패턴을 형성하기 위한 에칭 레지스트 패턴(205)을 형성한다. After forming the plating layer as described above, as shown in FIG. 5D, an etching resist pattern 205 for forming a circuit pattern is formed on the copper plating layer 204.

여기서, 에칭 레지스트 패턴(205)을 형성하기 위해서는 아트워크 필름에 인쇄된 회로패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트 워크 필름에 인쇄된 회로패턴을 드라이 필름으로 전사하는 방식이다.Here, in order to form the etching resist pattern 205, the circuit pattern printed on the artwork film must be transferred onto the substrate. There are various methods of transferring, but the most commonly used method is a method of transferring a circuit pattern printed on an artwork film by ultraviolet light to a dry film using a photosensitive dry film.

이때, 회로패턴이 전사된 드라이 필름은 에칭 레지스트로서 역할을 하게 되고, 상기 드라이 필름을 에칭 레지스터로 이용하여 에칭 처리를 수행하는 경우, 도 5e에 도시된 바와 같이, 에칭 레지스트 패턴(205)이 형성되지 않은 영역의 도금층(204)이 제거되어 소정의 회로패턴이 형성된다.At this time, the dry film to which the circuit pattern is transferred serves as an etching resist, and when performing the etching process using the dry film as an etching resist, as shown in Figure 5e, the etching resist pattern 205 is formed The plating layer 204 in the unoccupied region is removed to form a predetermined circuit pattern.

상술한 바와 같이 소정의 회로패턴을 형성한 후, 도 5f에 도시된 바와 같이 남아있는 드라이 필름을 박리시킨후, AOI 검사 및 흑화처리를 진행하여 코어층(210)을 완성한다. After the predetermined circuit pattern is formed as described above, the remaining dry film is peeled off as shown in FIG. 5F, and then the AOI inspection and blackening process are performed to complete the core layer 210.

여기서, AOI를 이용한 검사는 회로층 공정 중에 발생되는 불량을 미연에 방 지한다. 또한, 화학적인 방법으로 동박의 표면을 산화시켜 거칠기를 부여하는 흑화처리는 상기 회로층(210)이 절연층(110)과 접착되기 전에 회로층의 접착력 및 내열성을 강화시켜준다. Here, inspection using AOI prevents defects generated during the circuit layer process. In addition, the blackening treatment that gives the roughness by oxidizing the surface of the copper foil by a chemical method enhances the adhesion and heat resistance of the circuit layer before the circuit layer 210 is adhered to the insulating layer 110.

상술한 바와 같이 소정의 회로패턴이 형성된 코어층을 형성한 후, 도 6에 도시된 바와 같이, 도전성 페이스트가 충진된 비아층(104)이 형성된 절연층(110)과 소정의 회로패턴이 형성된 코어층(210)을 일괄 적층시킨다.As described above, after the core layer having the predetermined circuit pattern is formed, as shown in FIG. 6, the insulating layer 110 having the via layer 104 filled with the conductive paste and the core having the predetermined circuit pattern are formed as shown in FIG. 6. Layers 210 are stacked in a batch.

이때, 상기 절연층(110)에 형성된 도전성 페이스트가 충진된 비아홀(104)과 코어층(210)에 형성된 비아홀(104)은 상호 전기적으로 접속될 수 있도록 정확하게 정합처리된다.In this case, the via hole 104 filled with the conductive paste formed in the insulating layer 110 and the via hole 104 formed in the core layer 210 are accurately matched to be electrically connected to each other.

상술한 바와 같이 다수의 절연층(110) 및 코어층(210)을 적층한 후, 도 7에 도시된 바와 같이, 소정의 프레스 공정에 의하여 소정 시간 동안 가압 및 가열함으로써 최종적으로 일괄 적층한 다층 인쇄회로기판을 제작한다.After stacking the plurality of insulating layers 110 and the core layer 210 as described above, as shown in Figure 7, the final multi-layer printing by pressing and heating for a predetermined time by a predetermined pressing process Manufacture a circuit board.

상기한 바와 같이, 본 발명에 따른 병렬적 다층 인쇄회로기판의 제조 방법에 따르면, 액상의 도전성 페이스트가 충진된 챔버내에 비아홀이 형성된 언클래드 부재를 침지시켜 인쇄회로기판의 절연층을 형성함으로써, 공기 기포 등의 잔재로 인 한 비아홀 파괴 및 신호 단절 등의 치명적인 불량을 해소하여 신뢰성을 크게 증가시키는 효과를 제공한다.
As described above, according to the method for manufacturing a parallel multilayer printed circuit board according to the present invention, by forming an insulating layer of a printed circuit board by immersing an unclad member having a via hole in a chamber filled with a liquid conductive paste, It provides an effect of greatly increasing reliability by eliminating fatal defects such as via hole destruction and signal disconnection caused by bubbles and the like.

또한, 본 발명은 비아홀 패턴과 동일한 스크린을 제조하여 사용하는 기존의 스크린 인쇄방식 대신 도전성 페이스트가 충진된 챔버내에 비아홀이 형성된 언클래드 부재를 침지시켜 인쇄회로기판의 절연층을 형성함으로써, 제작 공정이 용이하고 어떠한 미세홀 매립도 가능한 효과를 제공한다.
In addition, the present invention is to fabricate the insulating layer of the printed circuit board by immersing the unclad member formed with the via hole in the chamber filled with the conductive paste instead of the conventional screen printing method for manufacturing and using the same screen as the via hole pattern. Easy and any microhole filling provides a possible effect.

여기서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.Herein, the present invention described above has been described with reference to preferred embodiments, but those skilled in the art can variously modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that this can be changed.

Claims (6)

접착부재를 개재하여 보호 필름이 피복된 언클래드 부재를 제공하는 단계;Providing an unclad member coated with a protective film through an adhesive member; 상기 언클래드 부재에 대한 드릴링 공정을 수행하여 비아홀을 형성하는 단계;Performing via a drilling process on the unclad member to form a via hole; 액상의 도전성 페이스트가 충진된 챔버내에 상기 언클래드 부재를 침지시켜 비아홀 내부에 액상의 도전성 페이스트를 충진시키는 단계;Filling the liquid conductive paste into the via hole by immersing the unclad member in a chamber filled with a liquid conductive paste; 상기 언클래드 부재에 대한 건조를 수행하여 비아홀에 충진된 액상의 도전성 페이스트를 건조시키는 단계; Drying the unclad member to dry the liquid conductive paste filled in the via hole; 상기 언클래드 부재에 피복된 보호 필름을 제거하여 도전성 페이스트가 충진된 비이홀이 형성된 절연층을 형성하는 단계; Removing the protective film coated on the unclad member to form an insulating layer having a non-hole filled with a conductive paste; 소정의 회로패턴이 형성되어 있는 코어층을 제작하는 단계; 및 Manufacturing a core layer in which a predetermined circuit pattern is formed; And 상기 절연층상에 코어층을 정합처리한 후 소정의 프레스 공정에 의하여 일괄적층을 수행하는 단계Performing a batch lamination by a predetermined pressing process after matching the core layer on the insulating layer; 를 포함하여 구성된 것을 특징으로 하는 일괄 적층 방식을 이용한 인쇄회로기판의 제조 방법.Method of manufacturing a printed circuit board using a batch lamination method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 접착부재는 반경화 에폭시 수지인 것을 특징으로 하는 일괄 적층 방식 을 이용한 인쇄회로기판의 제조 방법.The adhesive member is a manufacturing method of a printed circuit board using a batch lamination method, characterized in that the semi-hardened epoxy resin. 제 1 항에 있어서,The method of claim 1, 상기 보호필름은 PET(Polyethylene terephthalate)인 것을 특징으로 하는 일괄 적층 방식을 이용한 인쇄회로기판의 제조 방법.The protective film is a manufacturing method of a printed circuit board using a batch lamination method, characterized in that the polyethylene terephthalate (PET). 제 1 항에 있어서,The method of claim 1, 상기 언클래드 부재는 경화성 에폭시 수지인 것을 특징으로 하는 일괄적층 방식을 이용한 인쇄회로기판의 제조 방법.The unclad member is a method of manufacturing a printed circuit board using a batch lamination method, characterized in that the curable epoxy resin. 제 1 항에 있어서,  The method of claim 1, 상기 비아홀 내부에 액상의 도전성 페이스트를 충진시키는 단계는,Filling the liquid conductive paste into the via hole may include: 액상의 도전성 페이스트를 상기 언클래드 부재의 측면 방향으로 압력 분사시켜 수행되는 것을 특징으로 하는 일괄적층 방식을 이용한 인쇄회로기판의 제조 방법.A method of manufacturing a printed circuit board using a batch lamination method, characterized in that the liquid conductive paste is carried out by pressure injection in the lateral direction of the unclad member. 제 1항에 있어서, 상기 코어층을 제작하는 단계는,The method of claim 1, wherein the manufacturing of the core layer comprises: 동박적층원판에 드릴링 가공을 수행하여 층간 연결을 위한 비아홀을 형성하는 단계;Drilling through the copper-clad laminate to form via holes for interlayer connection; 상기 비아홀이 형성된 동박적층원판에 무전해 및 전해 동도금을 수행하여 도금층을 형성하는 단계;Forming a plating layer by performing electroless and electrolytic copper plating on the copper foil laminated disc on which the via holes are formed; 상기 도금층 상에 자외선에 의해 경화처리되는 드라이 필름을 피복시키는 단계;Coating a dry film cured by ultraviolet rays on the plating layer; 상기 드라이 필름상에 소정의 회로패턴이 형성된 아트워크 필픔을 정합시키는 단계;Matching artwork fill with a predetermined circuit pattern formed on the dry film; 상기 아트워크 필름을 통한 자외선 조사를 수행하여 드라이 필름에 대한 경화처리를 수행하는 단계;Performing a curing treatment on the dry film by performing ultraviolet irradiation through the artwork film; 상기 자외선 조사에 의해 미경화 처리된 드라이 필름을 제거함으로써 오픈된 도금층을 에칭 처리하는 단계; 및Etching the opened plating layer by removing the dry film uncured by the ultraviolet irradiation; And 상기 에칭 처리되지 않은 도금층에 피복된 드라이 필름을 제거하여 소정의 회로패턴을 형성하는 단계Removing a dry film coated on the non-etched plating layer to form a predetermined circuit pattern 를 포함하는 것을 특징으로 하는 병렬적 인쇄회로기판의 제조 방법.Method of manufacturing a parallel printed circuit board comprising a.
KR1020040076574A 2004-09-23 2004-09-23 Method for fabricating the multi layer using Layup Process KR100651422B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040076574A KR100651422B1 (en) 2004-09-23 2004-09-23 Method for fabricating the multi layer using Layup Process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076574A KR100651422B1 (en) 2004-09-23 2004-09-23 Method for fabricating the multi layer using Layup Process

Publications (2)

Publication Number Publication Date
KR20060027676A true KR20060027676A (en) 2006-03-28
KR100651422B1 KR100651422B1 (en) 2006-11-29

Family

ID=37138650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076574A KR100651422B1 (en) 2004-09-23 2004-09-23 Method for fabricating the multi layer using Layup Process

Country Status (1)

Country Link
KR (1) KR100651422B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734244B1 (en) * 2006-05-29 2007-07-02 전자부품연구원 Multilayer printed circuit board and fabricating method thereof
KR20090104495A (en) * 2008-03-31 2009-10-06 삼성전기주식회사 Method for manufaturing a multy-layered printed circuit board
KR101956228B1 (en) * 2017-11-28 2019-03-08 홍성중 hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997576B1 (en) 2008-08-12 2010-11-30 이용준 Semiconductor device test contactor
KR101009729B1 (en) * 2008-08-14 2011-01-19 주식회사 에스아이 플렉스 A multi layer fpcb for forming bvh by using pth and a method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291720A (en) * 1992-04-10 1993-11-05 Cmk Corp Printed wiring board
JPH0738219A (en) * 1993-07-22 1995-02-07 Cmk Corp Double-sided printed circuit board
KR20040061410A (en) * 2002-12-30 2004-07-07 삼성전기주식회사 PCB with the plated through holes filled with copper with copper and the fabricating method thereof
KR100516621B1 (en) * 2003-01-16 2005-09-22 삼성전기주식회사 Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734244B1 (en) * 2006-05-29 2007-07-02 전자부품연구원 Multilayer printed circuit board and fabricating method thereof
KR20090104495A (en) * 2008-03-31 2009-10-06 삼성전기주식회사 Method for manufaturing a multy-layered printed circuit board
KR101956228B1 (en) * 2017-11-28 2019-03-08 홍성중 hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket

Also Published As

Publication number Publication date
KR100651422B1 (en) 2006-11-29

Similar Documents

Publication Publication Date Title
KR100674319B1 (en) Manufacturing method of printed circuit board having thin core layer
JP4555852B2 (en) Circuit board manufacturing method
KR100570856B1 (en) Method for fabricating the multi layer PCB in parallel
US8356405B2 (en) Method of manufacturing printed circuit board
WO1998056220A1 (en) Single-sided circuit board and method for manufacturing the same
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
JP2009295949A (en) Printed circuit board with electronic component embedded therein and manufacturing method therefor
KR100632560B1 (en) Parallel printed circuit board manufacturing method
JP4043115B2 (en) Multi-layer printed wiring board
JPH1154934A (en) Multilayered printed wiring board and its manufacture
KR100619348B1 (en) Method for manufacturing package substrate using a electroless Ni plating
JP2006148038A (en) Method of manufacturing high density printed circuit board
JP6643956B2 (en) Printed wiring board and manufacturing method thereof
KR100722599B1 (en) All layer inner via hall printed circuit board and the manufacturing method that utilize the fill plating
KR100536315B1 (en) Semiconductor packaging substrate and manufacturing method thereof
KR100651422B1 (en) Method for fabricating the multi layer using Layup Process
KR20060095814A (en) A pcb using the acf and manufacturing method thereof
JPH1154926A (en) One-sided circuit board and its manufacture
KR100754071B1 (en) Method of manufacturing printed circuit board for using all layer interstitial via hole
KR100601473B1 (en) Method for fabricating printed circuit board using hybrid build-up process
KR20070025493A (en) Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating
JP4633457B2 (en) Manufacturing method of rigid flexible printed wiring board
KR100651342B1 (en) Method for fabricating the multi layer PCB using the conductivity-photosensitivity liquefied matter
US20230063719A1 (en) Method for manufacturing wiring substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee