KR101956228B1 - hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket - Google Patents

hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket Download PDF

Info

Publication number
KR101956228B1
KR101956228B1 KR1020170160857A KR20170160857A KR101956228B1 KR 101956228 B1 KR101956228 B1 KR 101956228B1 KR 1020170160857 A KR1020170160857 A KR 1020170160857A KR 20170160857 A KR20170160857 A KR 20170160857A KR 101956228 B1 KR101956228 B1 KR 101956228B1
Authority
KR
South Korea
Prior art keywords
resin substrate
copper foil
resin
film
flexible copper
Prior art date
Application number
KR1020170160857A
Other languages
Korean (ko)
Inventor
홍성중
Original Assignee
홍성중
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍성중 filed Critical 홍성중
Priority to KR1020170160857A priority Critical patent/KR101956228B1/en
Application granted granted Critical
Publication of KR101956228B1 publication Critical patent/KR101956228B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F1/00—Perforating; Punching; Cutting-out; Stamping-out; Apparatus therefor
    • B26F1/16—Perforating by tool or tools of the drill type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes

Abstract

According to the present invention, a method of machining a hole of a substrate film for a semiconductor chip test socket comprises: a step of preparing a resin substrate used in a semiconductor chip test socket; a step of preparing a ductile copper foil lamination film to be laminated on the resin substrate; a step of pressing the resin substrate at high temperatures and with high pressure by a press to laminate the resin substrate on the ductile copper foil lamination film; and a step of machining a hole at a required position on the ductile copper foil lamination film and the resin substrate integrated after the laminating step in a required shape. Accordingly, a machining position deviation of a hole into which a pin terminal is inserted in the ductile copper foil lamination film and the resin substrate used as a part of a test socket performing a product test of a semiconductor device such as a semiconductor package is eliminated to prevent socket defects and shorten a hole machining process to save process time and reduce costs.

Description

반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법 {hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket}TECHNICAL FIELD [0001] The present invention relates to a hole processing method for a substrate film for a semiconductor chip test socket,

본 발명은 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법에 관한 것으로, 더욱 상세하게는 반도체 칩, 반도체 패키지 등과 같은 반도체 소자의 제품 테스트를 수행하는 테스트 소켓의 부품으로 사용되는 수지 기판과 연성 동박 적층필름에 핀 단자가 끼워지는 홀이 형성되도록 하는 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a hole processing method of a substrate film for a semiconductor chip test socket, and more particularly to a method of manufacturing a semiconductor chip test socket using a resin substrate used as a component of a test socket for performing a product test of a semiconductor device such as a semiconductor chip, And a hole for a pin terminal to be formed in the film.

일반적으로 반도체 소자와 같은 제품은 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 받게 된다. In general, a product such as a semiconductor device is subjected to a test to determine its electrical performance after a manufacturing process.

제품의 검사는 제품의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓을 제품과 검사 회로기판 사이에 삽입한 상태에서 검사가 수행된다.Inspection of the product is carried out with a semiconductor test socket formed so as to be in electrical contact with the terminal of the product inserted between the product and the inspection circuit board.

이러한 반도체 테스트 소켓은 반도체 소자의 최종 양불 판단용 검사 외에도 제품의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용될 수 있다.Such a semiconductor test socket can be used in a burn-in test process during the manufacturing process of a semiconductor device in addition to a test for determining final semiconductor devices.

반도체 소자와 같은 집적화 기술 제품의 발달과 소형화 추세에 따라 반도체 소자의 단자의 리드의 크기 및 리드 피치(pitch)도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호 간의 리드 피치도 미세하게 형성하는 방법이 요구되고 있다.The size and lead pitch of the leads of the terminals of the semiconductor devices are also becoming finer in accordance with the development and miniaturization trend of the integration technology products such as semiconductor devices and thus the lead pitch between the conductive patterns of the test socket is finely formed A method is required.

종래기술에 따른 반도체 테스트 소켓의 제조방법은 캡슐화(encapsulation) 방식 성형으로서, 제품의 가공면에 대한 평면도(flatness) 조건을 만족하지 못하며, 서브플레이트 성형에 의한 공정 비용 상승 및 고정도의 평면도 조건을 요구하는 제품에는 사용불가 하기 때문에 제품 제조시 매우 제한적이다.The method of manufacturing a semiconductor test socket according to the prior art is an encapsulation type molding which does not satisfy the flatness condition on the processed surface of the product and requires a flatness condition of a rise in the process cost and a high degree of accuracy due to the sub- It is very limited in the manufacture of products.

종래기술에 따른 반도체 칩 테스트용 소켓의 일 예가 대한민국 특허등록번호 제10-1311735호(2013년09월17일자 등록, 이하 '특허문헌 1'이라 함) 등에 개시되어 있다. An example of a socket for testing a semiconductor chip according to the prior art is disclosed in Korean Patent Registration No. 10-1311735 (registered on September 17, 2013, hereinafter referred to as Patent Document 1).

그러나, 종래기술에 의하면, 도 1 내지 도 3에 도시된 바와 같이, 반도체 칩 테스트용 소켓의 부품으로 사용되는 수지 기판(10)과 연성 동박 적층필름(20)에 핀 단자가 끼워지는 홀(30)이 각각 별도로 가공되기 때문에 기판과 필름 각각에서의 수축 팽창률의 차이 또는 홀 가공 위치의 편차 등으로 인하여 소켓의 불량이 발생 될 수 있고, 공정이 번거롭고 복잡하여 공정에 소요되는 시간이 늘어나게 되므로 전체적인 비용도 상승하게 될 수 있다는 문제점이 있다. However, according to the related art, as shown in Figs. 1 to 3, the resin substrate 10 and the flexible copper-clad laminate film 20, which are used as components of the semiconductor chip testing socket, ) Is separately processed, it is possible to cause defects of the socket due to difference in shrinkage expansion rate or deviation of hole processing position in each of the substrate and film, and since the process is troublesome and complicated, the time required for the process is increased, There is a problem that it can be increased.

대한민국 특허등록번호 제10-1311735호(2013년09월17일자 등록)Korea Patent Registration No. 10-1311735 (registered on September 17, 2013)

본 발명의 목적은, 반도체 패키지 등과 같은 반도체 소자의 제품 테스트를 수행하는 테스트 소켓의 부품으로 사용되는 수지 기판과 연성 동박 적층필름에 핀 단자가 끼워지는 홀의 가공 위치 편차가 없어지도록 하여 소켓의 불량이 방지되도록 할 수 있게 됨과 동시에, 홀 가공 공정이 단축되도록 하여 공정 소요 시간이 절약되고 비용도 절감되도록 할 수 있는 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법을 제공하는 것이다. It is an object of the present invention to provide a resin substrate and a flexible copper clad laminate film which are used as parts of a test socket for performing a product test of a semiconductor device such as a semiconductor package, The present invention also provides a method of manufacturing a hole for a substrate film for a semiconductor chip test socket, which can shorten the hole machining process, thereby saving time and cost.

상기 목적을 달성하기 위해 본 발명에 따른 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법은: 반도체 칩 테스트 소켓에 사용되는 수지 기판을 준비하는 단계; 상기 수지 기판에 적층 되는 연성 동박 적층필름을 준비하는 단계; 상기 연성 동박 적층필름에 상기 수지 기판을 프레스에서 고온 고압으로 가압하여 적층 시키는 단계; 및, 상기 적층 단계 이후에 일체형으로 된 상기 연성 동박 적층필름 및 수지 기판에서 필요한 위치에 필요한 형상으로 홀 가공하는 단계;를 포함하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of processing a substrate film for a semiconductor chip test socket comprising the steps of: preparing a resin substrate for use in a semiconductor chip test socket; Preparing a flexible copper foil laminated film laminated on the resin substrate; Pressing the resin substrate on the flexible copper clad laminate film at a high temperature and a high pressure in a press to laminate the resin substrate; And a step of performing hole processing in a required shape at a required position in the flexible copper-clad laminate film and the resin substrate integrated after the laminating step.

여기서, 상기 수지 기판은 에폭시 레진이 함침된 유리 섬유가 여러 겹으로 쌓인 FR-4 수지 기판인 것이 바람직하다. Here, it is preferable that the resin substrate is an FR-4 resin substrate in which a plurality of glass fibers impregnated with an epoxy resin are stacked.

그리고, 상기 홀 가공 단계는 CNC 드릴 머신에 의해 수행되는 것이 바람직하다. The hole machining step is preferably performed by a CNC drill machine.

본 발명에 따르면, 반도체 패키지 등과 같은 반도체 소자의 제품 테스트를 수행하는 테스트 소켓의 부품으로 사용되는 수지 기판과 연성 동박 적층필름에 핀 단자가 끼워지는 홀의 가공 위치 편차가 없어지도록 함으로써, 소켓의 불량이 방지되도록 할 수 있게 됨과 동시에, 홀 가공 공정이 단축되도록 함으로써, 공정 소요 시간이 절약되고 비용도 절감되도록 할 수 있는 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법을 제공할 수 있다. According to the present invention, there is no deviation in the machining position of the hole in which the pin terminal is fitted in the resin substrate and the flexible copper-clad laminate film used as the components of the test socket for testing the semiconductor device such as the semiconductor package, It is possible to provide a hole processing method of a substrate film for a semiconductor chip test socket, which can shorten the hole processing step, thereby saving time and cost.

도 1은 종래기술에 따른 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법을 도시한 공정 흐름도,
도 2는 도 1의 (a)에 도시된 공정에 의해 가공된 수지 기판의 사진,
도 3은 도 1의 (b)에 도시된 공정에 의해 가공된 연성 동박 적층필름의 사진,
도 4는 본 발명에 따른 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법을 도시한 공정 흐름도,
도 5는 도 4의 적층 단계에서 홀 가공 단계까지 수지 기판 및 연성 동박 적층필름이 가공되는 과정을 도시한 도면,
도 6은 도 4에 도시된 공정에 의해 가공된 수지 기판 및 연성 동박 적층필름 일체형 제품의 사진이다. BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a process flow diagram showing a method for hole processing of a substrate film for a semiconductor chip test socket according to the prior art,
Fig. 2 is a photograph of a resin substrate processed by the process shown in Fig. 1 (a)
Fig. 3 is a photograph of the flexible copper-clad laminated film processed by the process shown in Fig. 1 (b)
FIG. 4 is a flow chart showing a method of processing a substrate film for a semiconductor chip test socket according to the present invention,
5 is a view illustrating a process of processing the resin substrate and the flexible copper clad laminated film from the laminating step to the hole processing step of Fig. 4,
Fig. 6 is a photograph of a resin substrate and an integrated product of the flexible copper-clad laminated film processed by the process shown in Fig.

이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법은, 도 4에 도시된 바와 같이, 반도체 칩 테스트 소켓에 사용되는 수지 기판(10)을 준비하는 단계와, 수지 기판(10)에 적층 되는 연성 동박 적층필름(20)을 준비하는 단계와, 연성 동박 적층필름(20)에 수지 기판(10)을 프레스(40)에서 고온 고압으로 가압하여 적층 시키는 단계(S40)와, 적층 단계(S40) 이후에 일체형으로 된 연성 동박 적층필름(FCCL: Pi film)(20) 및 수지 기판(10)에서 필요한 위치에 필요한 형상으로 홀 가공하는 단계(S50)를 포함한다. 4, a method of manufacturing a substrate film for a semiconductor chip test socket according to the present invention includes the steps of preparing a resin substrate 10 used in a semiconductor chip test socket, A step (S40) of stacking the flexible copper-clad laminate film (20) with the resin substrate (10) by pressurizing at a high temperature and a high pressure in a press (40), a lamination step (S40 (FCCL: Pi film) 20 and a resin substrate 10 that are integrally formed thereafter (step S50).

이에 따라, 반도체 패키지 등과 같은 반도체 소자의 제품 테스트를 수행하는 테스트 소켓의 부품으로 사용되는 수지 기판(10)과 연성 동박 적층필름(20)에 핀 단자가 끼워지는 홀(30)의 가공 위치 편차가 없어지도록 함으로써, 소켓의 불량이 방지되도록 할 수 있게 됨과 동시에, 홀(30)의 가공 공정이 단축되도록 함으로써, 공정 소요 시간이 절약되고 비용도 절감되도록 할 수 있는 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법을 제공할 수 있다. Thereby, the processing position deviation of the hole 30 in which the pin terminal is fitted in the resin substrate 10 and the flexible copper-clad laminate film 20 used as parts of a test socket for performing a product test of a semiconductor device such as a semiconductor package It is possible to prevent the defects of the socket and shorten the processing steps of the holes 30 so that the time required for the process can be saved and the cost can be reduced. A processing method can be provided.

상기 수지 기판(10)의 준비 단계와 연성 동박 적층필름(20)의 준비 단계는, 도 4에 도시된 바와 같이, 생산하고자 하는 반도체 칩 소켓의 제품 정보와 제작상의 문제점을 검토하며 도면 등의 설계 사양을 검토하는 사양 검토 단계(S10)와, 사양 검토 단계(S10)를 통해 홀 가공 단계(S50)에서 사용되는 후술할 CNC 드릴 머신에 의한 드릴 홀 가공용 프로그램 및 노광용 필름, 마킹(marking) 용 데이터를 사전에 준비하는 데이터 작업 단계(S20)와, 데이터 작업 단계(S20)를 통한 데이터에 따라서 수지 기판(10)과 연성 동박 적층필름(20)을 각각 공정에 적합한 사이즈로 절단하는 원자재 재단 단계(S30)를 거치며 이뤄진다. As shown in FIG. 4, the preparation step of the resin substrate 10 and the preparation step of the flexible copper foil laminated film 20 are carried out by examining the product information and manufacturing problems of the semiconductor chip socket to be produced, A specification review step S10 for reviewing the specifications, a drill hole processing program and exposure film for use in a CNC drill machine, which will be described later, used in the hole processing step S50 through the specification review step S10, data for marking (S20) for preparing the flexible copper foil laminated film (20) in advance and a raw material cutting step (S20) for cutting the resin substrate (10) and the flexible copper foil laminated film (20) S30).

본 발명에 따른 수지 기판(10)은 프레임(frame) 기판으로서, 에폭시 레진(epoxy resin)이 함침된 유리 섬유가 여러 겹으로 쌓인 FR-4 수지 기판인 것이 바람직하다. The resin substrate 10 according to the present invention is preferably a FR-4 resin substrate having a plurality of glass fibers impregnated with an epoxy resin.

이에 따라, 수지 기판(10)의 치수 변화가 최소화되도록 함과 동시에 주파수 특성 및 열과 강도 등의 특성이 우수해지도록 함으로써, 반도체 칩 테스트 소켓에 적용시 우수한 소켓 제품이 되도록 할 수 있다. As a result, the dimensional change of the resin substrate 10 is minimized, and the characteristics such as the frequency characteristics and the heat and the strength are improved. Thus, it is possible to obtain a socket product excellent in application to a semiconductor chip test socket.

한편, 수지 기판(10)은, 도 5에 도시된 바와 같이, 제1 수지층(11)과, 제1 수지층(11) 주위의 제1 동박층(13)을 포함하고, 연성 동박 적층필름(20)은, 제1 수지층(11)에 대응되게 마련된 제2 수지층(21)과, 제2 수지층(21) 주위의 제2 동박층(23)을 포함한다. 5, the resin substrate 10 includes a first resin layer 11 and a first copper layer 13 around the first resin layer 11, and the flexible copper-clad laminated film The first resin layer 20 includes a second resin layer 21 provided corresponding to the first resin layer 11 and a second copper layer 23 around the second resin layer 21. [

적층 단계(S40)는 수지 기판(10)과 연성 동박 적층필름(20)을 프레스(40)로 고온 고압을 가하여 접합하는 공정으로서, 도 5의 (a)에 도시된 바와 같이, 예컨대 연성 동박 적층필름(20)은 프레스(40)의 상부 금형(41)의 하부에 고정하고, 수지 기판(10)은 프레스(40)의 하부 금형(43)의 상부에 고정하여 하부 금형(43)은 고정된 상태에서 상부 금형(41)이 하부 금형(43)을 향해 하강하며, 도 5의 (b)에 도시된 바와 같이, 수지 기판(10)에 연성 동박 적층필름(20)을 접합하는 공정이다. The lamination step S40 is a step of bonding the resin substrate 10 and the flexible copper foil laminated film 20 by applying a high temperature and a high pressure to the press 40. As shown in Fig. The film 20 is fixed to the lower part of the upper mold 41 of the press 40 and the resin substrate 10 is fixed to the upper part of the lower mold 43 of the press 40, The upper mold 41 descends toward the lower mold 43 and the soft copper foil laminated film 20 is bonded to the resin substrate 10 as shown in Fig. 5 (b).

본 발명의 일실시예로서, 수지 기판(10)을 하부 금형(43)에 고정하고 연성 동박 적층필름(20)을 상부 금형(41)에 고정하는 것으로 설명하지만, 본 발명의 또 다른 실시예로서, 수지 기판(10)을 상부 금형(41)에 고정하고 연성 동박 적층필름(20)을 하부 금형(43)에 고정하여 적층 단계(S40)가 수행되도록 할 수도 있다.As an embodiment of the present invention, it is explained that the resin substrate 10 is fixed to the lower mold 43 and the flexible copper laminate film 20 is fixed to the upper mold 41. However, as another embodiment of the present invention The resin substrate 10 may be fixed to the upper mold 41 and the flexible copper foil laminated film 20 may be fixed to the lower mold 43 to perform the lamination step S40.

홀 가공 단계(S50)는, 도 5의 (c) 및 (d)에 도시된 바와 같이, 적층 단계(S40) 이후에 일체형으로 된 연성 동박 적층필름(20) 및 수지 기판(10)(도 5의 (b) 참고)에서 필요한 위치에 필요한 형상으로 홀(30)이 천공 형성되게 가공하는 공정이다. 5C and 5D, the hole machining step S50 is a step of forming the flexible copper-clad laminate film 20 and the resin substrate 10 (Fig. 5B), which are integrated after the lamination step S40, (See (b) of FIG. 5), the hole 30 is formed in a required shape at a necessary position.

본 발명의 일실시예로서, 도 5의 (c)에 도시된 바와 같이, 홀 가공 단계(S50)는 CNC 드릴 머신(50)의 홀 가공용 드릴 비트(51)에 의해 수행되는 것이 바람직하다. 5 (c), it is preferable that the hole machining step (S50) is performed by the drill bit 51 for the hole machining of the CNC drill machine 50. In this case, as shown in Fig.

이에 따라, 사양 검토 단계(S10)를 통해 홀(30)의 가공 위치와 형상이 결정되면 이를 CNC 드릴 머신(50)에 의한 드릴 홀 가공용 프로그램에 미리 반영하여 X축, Y축 상의 가공 평면상에서 드릴 비트(51)에 의해 연속적인 홀 드릴 가공이 자동으로 수행되도록 하여 수지 기판(10)과 연성 동박 적층필름(20)이 일체형으로 접합 된 상태에서 홀(30)이 짧은 시간 동안 대량으로 신속하게 가공되도록 할 수 있다. Accordingly, if the machining position and shape of the hole 30 are determined through the specification review step S10, the machining position and shape of the hole 30 are reflected in the drill hole machining program by the CNC drill machine 50, The hole drilling is automatically performed by the bit 51 so that the hole 30 can be rapidly machined for a short time in a state in which the resin substrate 10 and the flexible copper foil laminated film 20 are integrally joined together .

본 발명에 따른 홀 가공 단계(S50)에서 사용되는 드릴 비트(51)의 사양은 가공되는 홀(30)의 내경에 따라 달라질 수 있지만, 예컨대 가공되는 홀(30)의 내경이 0.25 mm라면 드릴 비트(51)의 외경 역시 이에 대응되는 사양을 갖는 것이 사용되도록 하는 것이 바람직하고, CNC 드릴 머신(50)의 드릴 비트(51)가 연속 작동되는 드릴 회전수는 100,000 rpm ~ 125,000 rpm 정도인 것이 바람직하다. The specification of the drill bit 51 used in the drilling step S50 according to the present invention may vary depending on the inner diameter of the hole 30 to be machined. However, if the inner diameter of the hole 30 to be machined is 0.25 mm, It is preferable that the outer diameter of the drill bit 51 of the CNC drill machine 50 is also used so that the drill bit 51 of the drill bit 51 of the CNC drill machine 50 is operated continuously at 100,000 rpm to 125,000 rpm .

한편, 홀 가공 단계(S50)에서는 드릴이 아닌 펀치로 홀(30)을 가공하게 되면 가공 불량 등으로 인한 치수 오차 등이 발생 될 수 있기 때문에 드릴로 가공하는 것이 바람직하다. On the other hand, in the hole machining step (S50), if the hole (30) is machined by a punch other than a drill, a dimensional error or the like due to machining failure may occur.

또한, 본 발명에 따른 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법은, 도 4에 도시된 바와 같이, 홀 가공 단계(S50) 이후에 동박 에칭 단계(S60)와, 레이저 마킹 단계(S70)와, 외형 라우팅 단계(S80)와, 검사 단계(S90)를 더 포함한다.4, the copper foil etching step S60, the laser marking step S70, and the laser marking step S70 are performed after the hole forming step S50, An external routing step S80, and a checking step S90.

동박 에칭 단계(S60)는, 도 5의 (c) 및 (d)에 도시된 바와 같이, 적층 단계(S40)를 거쳐 일체형으로 접합 된 수지 기판(10)과 연성 동박 적층필름(20)에서 홀(30)이 형성된 제1 수지층(11)과 제2 수지층(21)을 제외하고 수지 기판(10)의 동박(copper foil)이 형성된 제1 동박층(13)과 연성 동박 적층필름(20)의 제2 동박층(23)을 에칭액으로 제거하여 에폭시(유리섬유) 부분만 남기는 공정이다. The copper foil etching step S60 is a step of etching the resin substrate 10 and the flexible copper foil laminated film 20 which are integrally bonded via the lamination step S40 as shown in Figures 5C and 5D, Except that the first resin layer 11 and the second resin layer 21 on which the copper foil 30 is formed and the first copper foil layer 13 on which the copper foil of the resin substrate 10 is formed and the flexible copper foil laminated film 20 ) Is removed with an etching solution to leave only the epoxy (glass fiber) portion.

레이저 마킹 단계(S70)는 홀(30)이 형성된 수지 기판(10) 및 연성 동박 적층필름(20)의 일체형 제품에 레이저 프린터 장비로 텍스트(text)를 각인하는 공정이다.The laser marking step S70 is a step of imprinting text on the integrated product of the resin substrate 10 on which the hole 30 is formed and the flexible copper-clad laminate film 20 with laser printer equipment.

외형 라우팅 단계(S80)는 레이저 마킹 단계(S70)를 거쳐 레이저 마킹된 수지 기판(10) 및 연성 동박 적층필름(20)의 일체형 제품에서 불필요한 부분을 절단하는 공정이다. The external routing step S80 is a step of cutting unnecessary portions of the integrated product of the laser-marked resin substrate 10 and the flexible copper-clad laminated film 20 through the laser marking step S70.

검사 단계(S90)는 외형 라우팅 단계(S80)를 거친 수지 기판(10) 및 연성 동박 적층필름(20)의 일체형 제품이 사양 검토 단계(S10)에서 검토된 도면과 일치하는지를 현미경 검사를 하고 3차원 측정기로 사이즈별 치수 검사를 수행하는 공정이다. The inspection step S90 is a microscopic inspection to check whether the integrated product of the resin substrate 10 and the flexible copper-clad laminate film 20 after the outline routing step S80 coincides with the drawing examined in the specification review step S10, It is a process of performing dimensional inspection by size with a measuring machine.

한편, 종래기술에 의하면, 수지 기판(10)은, 도 1의 (a)에 도시된 바와 같이, 수지 기판(10)의 사양 검토 단계와, 수지 기판(10)의 데이터 작업 단계와, 수지 기판(10)의 원자재 재단 단계와, 수지 기판(10)의 홀 가공 단계와, 수지 기판(10)의 동박 에칭 단계와, 수지 기판(10)의 레이저 마킹 단계와, 수지 기판(10)의 외형 라우팅 단계와, 수지 기판(10)의 검사 단계를 거쳐 완성되고, 연성 동박 적층필름(20)은, 도 1의 (b)에 도시된 바와 같이, 연성 동박 적층필름(20)의 사양 검토 단계와, 연성 동박 적층필름(20)의 데이터 작업 단계와, 연성 동박 적층필름(20)의 원자재 재단 단계와, 연성 동박 적층필름(20)의 홀 가공 단계와, 연성 동박 적층필름(20)의 노광 단계와, 연성 동박 적층필름(20)의 에칭 단계와, 연성 동박 적층필름(20)의 검사 단계를 거쳐 완성된다.1 (a), the resin substrate 10 includes a step of examining the specification of the resin substrate 10, a step of data processing of the resin substrate 10, The steps of cutting the raw material of the resin substrate 10, the hole processing step of the resin substrate 10, the copper foil etching step of the resin substrate 10, the laser marking step of the resin substrate 10, 1 and the inspection step of the resin substrate 10 and the flexible copper-clad laminate film 20 is subjected to the specification review step of the flexible copper-clad laminate film 20, The data processing step of the flexible copper-clad laminate film 20, the raw material cutting step of the flexible copper-clad laminate film 20, the hole-forming step of the flexible copper-clad laminate film 20, The etching step of the flexible copper-clad laminate film 20, and the inspection step of the flexible copper-clad laminate film 20.

종래기술에 의해 홀 가공이 완성된 수지 기판(10)의 일 예는 도 2의 사진으로 나타나 있고, 종래기술에 의해 홀 가공이 완성된 연성 동박 적층필름(20)의 일 예는 도 3의 사진으로 나타나 있다. An example of the resin substrate 10 completed by the conventional technique is shown in Fig. 2, and an example of the flexible copper foil laminated film 20 in which the hole processing is completed by the prior art is shown in Fig. 3 Respectively.

그러나, 이렇게 종래기술에 의해 수지 기판(10)과 연성 동박 적층필름(20)에서 홀(30)이 각각 별도로 가공되면, 공정이 번거롭고 복잡하여 공정에 소요되는 시간이 늘어나게 되므로 전체적인 비용도 상승하게 되고, 수지 기판(10)과 연성 동박 적층필름(20) 각각에서의 수축 팽창률의 차이 또는 홀(30) 가공 위치의 편차 등으로 인하여 소켓의 불량이 발생 될 수 있지만, 본 발명에 의하면 수지 기판(10)과 연성 동박 적층필름(20)이 일체형으로 적층 된 상태에서 한꺼번에 홀(30)의 가공이 이뤄지도록 함으로써, 이러한 정합 불량이 발생 될 일이 전혀 없이 전체 공정에 소요되는 시간도 절약되어 비용도 절감되도록 할 수 있다. However, if the holes 30 are separately formed in the resin substrate 10 and the flexible copper-clad laminated film 20 by the conventional technique, the process becomes cumbersome and complicated, and the time required for the process increases, Defective sockets may occur due to differences in shrinkage expansion rates in the resin substrate 10 and the flexible copper-clad laminate film 20, or deviation in the processing position of the holes 30. However, according to the present invention, And the flexible copper-clad laminated film 20 are integrally laminated, the hole 30 is machined all at once, so that the matching failure is never generated and the time required for the whole process is reduced, thereby reducing the cost .

참고로, 도 6은 본 발명에 따른 공정에 의해 가공된 수지 기판(10) 및 연성 동박 적층필름(20) 일체형 제품의 사진이다. 6 is a photograph of an integrated product of the resin substrate 10 and the flexible copper-clad laminate film 20 processed by the process according to the present invention.

상기에 의해 설명되고 첨부된 도면에서 그 기술적인 면이 기술되었으나, 본 발명의 기술적인 사상은 그 설명을 위한 것이고, 그 제한을 두는 것은 아니며 본 발명의 기술분야에서 통상의 기술적인 지식을 가진 자는 본 발명의 기술적인 사상을 이하 후술 될 특허청구범위에 기재된 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims.

10 : 수지 기판 20 : 연성 동박 적층필름
30 : 홀 40 : 프레스
50 : CNC 드릴 머신 10: Resin substrate 20: Flexible copper foil laminated film
30: hole 40: press
50: CNC Drilling Machine

Claims (3)

반도체 칩 테스트 소켓에 사용되는 수지 기판을 준비하는 단계;
상기 수지 기판에 적층 되는 연성 동박 적층필름을 준비하는 단계;
상기 연성 동박 적층필름에 상기 수지 기판을 프레스에서 고온 고압으로 가압하여 적층 시키는 단계; 및
상기 적층 단계 이후에 일체형으로 된 상기 연성 동박 적층필름 및 수지 기판에서 핀 단자가 끼워지는 위치에 홀이 형성되도록 가공하는 단계;
를 포함하고,
상기 수지 기판은 에폭시 레진이 함침된 유리 섬유가 여러 겹으로 쌓인 FR-4 수지 기판이되, 제1 수지층과, 상기 제1 수지층 주위의 제1 동박층을 포함하며,
상기 연성 동박 적층필름은, 상기 제1 수지층에 대응되게 마련된 제2 수지층과, 상기 제2 수지층 주위의 제2 동박층을 포함하고,
상기 홀 가공 단계 이후에는 상기 적층 단계를 거쳐 일체형으로 접합 된 상기 수지 기판과 상기 연성 동박 적층필름에서 상기 홀이 형성된 상기 제1 수지층과 상기 제2 수지층을 제외하고 상기 수지 기판의 동박이 형성된 상기 제1 동박층과 상기 연성 동박 적층필름의 상기 제2 동박층을 에칭액으로 제거하여 유리섬유 부분만 남기는 동박 에칭 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법.
Preparing a resin substrate for use in a semiconductor chip test socket;
Preparing a flexible copper foil laminated film laminated on the resin substrate;
Pressing the resin substrate on the flexible copper clad laminate film at a high temperature and a high pressure in a press to laminate the resin substrate; And
Processing the flexible copper-clad laminate film and the resin substrate, which are integrated after the laminating step, so that holes are formed at positions where the pin terminals are fitted;
Lt; / RTI >
Wherein the resin substrate is an FR-4 resin substrate in which a plurality of glass fibers impregnated with an epoxy resin are stacked, the resin substrate comprising a first resin layer and a first copper layer around the first resin layer,
Wherein the flexible copper clad laminated film includes a second resin layer provided corresponding to the first resin layer and a second copper foil layer around the second resin layer,
After the hole processing step, the first resin layer and the second resin layer in which the holes are formed are removed from the resin substrate and the flexible copper foil laminated film, which are integrally bonded via the laminating step, Further comprising a copper foil etching step of removing the first copper foil layer and the second copper foil layer of the flexible copper foil laminated film with an etchant to leave only the glass fiber portion.
삭제delete 제1항에 있어서,
상기 홀 가공 단계는 CNC 드릴 머신에 의해 수행되는 것을 특징으로 하는 반도체 칩 테스트 소켓용 기판 필름의 홀 가공방법. The method according to claim 1,
Wherein the hole machining step is performed by a CNC drill machine.
KR1020170160857A 2017-11-28 2017-11-28 hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket KR101956228B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170160857A KR101956228B1 (en) 2017-11-28 2017-11-28 hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170160857A KR101956228B1 (en) 2017-11-28 2017-11-28 hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket

Publications (1)

Publication Number Publication Date
KR101956228B1 true KR101956228B1 (en) 2019-03-08

Family

ID=65800585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160857A KR101956228B1 (en) 2017-11-28 2017-11-28 hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket

Country Status (1)

Country Link
KR (1) KR101956228B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230087067A (en) 2021-12-09 2023-06-16 (주)유니코어텍 Flexible printed circuit board terminal bonding crimp jig

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027676A (en) * 2004-09-23 2006-03-28 삼성전기주식회사 Method for fabricating the multi layer using layup process
KR20100005434A (en) * 2008-07-07 2010-01-15 이용준 Semiconductor device test contactor and manufacturing method thereof
KR20100068549A (en) * 2008-12-15 2010-06-24 이용준 Contactor manufacturing method
KR20130035790A (en) * 2011-09-30 2013-04-09 이재학 Connector for test, socket for test, fabrication method of connector for test and fabrication method of connector for test
KR101311735B1 (en) 2011-12-20 2013-09-26 주식회사 기가레인 Socket for testing semiconductor chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027676A (en) * 2004-09-23 2006-03-28 삼성전기주식회사 Method for fabricating the multi layer using layup process
KR20100005434A (en) * 2008-07-07 2010-01-15 이용준 Semiconductor device test contactor and manufacturing method thereof
KR20100068549A (en) * 2008-12-15 2010-06-24 이용준 Contactor manufacturing method
KR20130035790A (en) * 2011-09-30 2013-04-09 이재학 Connector for test, socket for test, fabrication method of connector for test and fabrication method of connector for test
KR101311735B1 (en) 2011-12-20 2013-09-26 주식회사 기가레인 Socket for testing semiconductor chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230087067A (en) 2021-12-09 2023-06-16 (주)유니코어텍 Flexible printed circuit board terminal bonding crimp jig

Similar Documents

Publication Publication Date Title
US7284311B2 (en) Multilayer wiring board, manufacturing method therefor and test apparatus thereof
KR100700922B1 (en) Substrate having embedded passive devices and Manufacturing method thereof
JP4397915B2 (en) Manufacturing method of substrate with cavity
CN110708859A (en) Embedded copper block and manufacturing method for enhancing bonding force of embedded copper block
JP2995264B2 (en) Printed circuit board strip for semiconductor package and defective printed circuit board unit display method of the board strip
KR101956228B1 (en) hole processing method on FR-4 frame and Pi film for using semiconductor chip test socket
KR100810724B1 (en) Processing method for rigid flexible printed circuit board
KR20110131049A (en) Pcb within cavity and fabricaring method of the same
KR100687791B1 (en) Manufacturing method of printed circuit board
US7679382B2 (en) Stepped PCB for probe card, probe card having the same and method for clamping the probe card
CN113068309B (en) Manufacturing method of heat dissipation circuit board
KR20110073875A (en) Routing process of pcb
CN112616266A (en) Surface step type circuit board alignment inspection method and circuit board
KR101077377B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
US11462460B2 (en) Electrical module assembly with embedded dies
TWI442857B (en) Embedded circuit structure and method for making the same
US11864329B2 (en) Packaging structure with embedded electronic components and method for manufacturing the same
JP3790120B2 (en) CIC metal core printed wiring board manufacturing method
KR100328854B1 (en) A Method for Manufacturing a Flexible Printed Circuit Board Having Double Access structure
KR101969643B1 (en) Rigid flexible circuit board manufacturing method
KR100529927B1 (en) multy chip module package structure and the same manufacturing method
KR101365769B1 (en) Manufacturing method of probecard
KR20110060623A (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR100541035B1 (en) A printed circuit board manufacturing method for probe card and thereby printed circuit board
KR101233640B1 (en) Method of enhancing the yield of embedded printed circuit board

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant