KR20090104495A - Method for manufaturing a multy-layered printed circuit board - Google Patents
Method for manufaturing a multy-layered printed circuit board Download PDFInfo
- Publication number
- KR20090104495A KR20090104495A KR1020080029941A KR20080029941A KR20090104495A KR 20090104495 A KR20090104495 A KR 20090104495A KR 1020080029941 A KR1020080029941 A KR 1020080029941A KR 20080029941 A KR20080029941 A KR 20080029941A KR 20090104495 A KR20090104495 A KR 20090104495A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- unclad
- circuit board
- printed circuit
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법에 관한 것이다. 보다 구체적으로는, C-스테이지의 절연수지의 양면에 접착층을 적층한 언클래드기판을 피적층 기판 사이에 배치하여, 일괄 적층된 기판 사이의 거리를 일정하게 유지하고 접속 신뢰성을 높일 수 있는 다층 인쇄회로기판의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a multilayer printed circuit board using a batch lamination method. More specifically, multi-layered printing in which an unclad substrate in which an adhesive layer is laminated on both sides of an insulating resin of a C-stage is arranged between laminated substrates, thereby maintaining a constant distance between batch laminated substrates and increasing connection reliability. It relates to a method for manufacturing a circuit board.
인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등의 한쪽면에 구리 등의 박판을 부착시킨 후에, 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성하고, 부품들을 부착 탑재시키기 위한 홀(hall)을 뚫어서 만든다.Printed Circuit Board (PCB) is made by attaching a thin plate such as copper to one side of phenolic resin insulation board or epoxy resin insulation board, and then etching it according to the wiring pattern of the circuit. It constructs the necessary circuits and makes holes by attaching and mounting the parts.
즉, 상기 인쇄회로기판은 배선 패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것이다.That is, the printed circuit board electrically connects the components mounted through the wiring pattern, supplies power and the like, and mechanically fixes the components.
인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면 에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다. 본 발명은 이들 중 MLB의 제조 방법에 관한 것이다.Printed circuit boards include single-sided PCBs with wires formed on only one side of the insulated board, double-sided PCBs with wires on both sides, and MLB (Multi Layered Boards) wired in multiple layers. In the past, single-sided PCBs were used because of simple components and simple circuit patterns. However, in recent years, due to increased complexity of circuits and increased demand for high-density and miniaturized circuits, it is common to use double-sided PCBs or MLBs. The present invention relates to a process for producing MLB among them.
MLB는 배선밀도를 획기적으로 늘릴 수 있다는 큰 장점이 있으나, 그 만큼 제조 공정이 복잡하게 되는 어려움이 있다. 특히 내층은 종래의 빌드업 방식에 따른 경우 공정이 완료되면 변형이 불가능하므로 내층에 오류가 있는 경우 완성된 모든 제품이 불량으로 되어 버린다. 이러한 오류를 미연에 방지하기 위해 많은 검사장치가 개발되어 사용되고 있다.MLB has a great advantage that it can significantly increase the wiring density, but there is a difficulty that the manufacturing process is complicated. In particular, since the inner layer is not deformable when the process is completed according to the conventional build-up method, if there is an error in the inner layer, all the finished products become defective. Many inspection devices have been developed and used to prevent such errors in advance.
이하, 도 1 을 참조하여 종래의 빌드업(build-up) 방식에 의해 구현되는 총 8개의 회로층으로 구성되는 인쇄회로기판의 제조방법에 대하여 상세하게 설명한다.Hereinafter, a manufacturing method of a printed circuit board including a total of eight circuit layers implemented by a conventional build-up method will be described in detail with reference to FIG. 1.
빌드업 방식이라 함은 말 그대로 먼저 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조 방법으로써, 보다 구체적으로는 소정의 내층 회로패턴이 형성된 베이스기판상에 절연층을 적층한 후 추가적인 마스킹 공정을 수행하여 다수의 외층을 적층시키는 방법이다.The build-up method is literally a method of manufacturing a method of forming an inner layer first, and additionally stacking outer layers one by one. More specifically, after stacking an insulating layer on a base substrate on which a predetermined inner layer circuit pattern is formed, A method of stacking a plurality of outer layers by performing an additional masking process.
먼저, 도 1a에 도시된 바와 같이, 종래의 MLB제조 방법으로 제조된 4층 코어기판(1)이 제공된다. 이후, 도 1b에 도시된 바와 같이, 외층 형성을 위하여 코어기판(1)의 상부 및 하부에 절연재(3)와 동박(5)을 위치시키고 가열 및 가압하여 적층한다. 이후, 도 1c에 도시된 바와 같이, 외층과 내층 사이의 전기적 도통을 위하여 외층 동박에 위한 윈도우를 형성하고 레이저로 비아홀을 가공한 한다. 이후, 도 1d에 도시된 바와 같이, 비아(7) 형성을 위해 필(Fill) 도금을 실시하고, 서브트렉티브(subtractive)법으로 회로를 형성한다. 도 1e 내지 도 1g는 이상의 공정을 반복수행하여 추가의 외층 회로층을 형성하기 위한 공정을 도시한다. 차이점은 비아(7') 내부를 채우지 않도록 도금을 실시한다는 점이다. 이상의 공정으로 완성된 기판이 도 1g에 도시된다.First, as shown in FIG. 1A, a four-layer core substrate 1 manufactured by a conventional MLB manufacturing method is provided. Thereafter, as shown in FIG. 1B, the
이와 같이 종래에는 코어기판 제작시부터 계속적인 순차적층 방식을 사용하고 있다, 그러나, 이러한 순차적층 방식을 따르는 경우 외층형성을 위해 반복적인 윈도우 형성공정, 레이저 가공공정, 도금공정이 요구되어, 공정 단가를 최소화하기에는 어려운 문제점이 있고 기판의 제작에 소요되는 시간을 단축하는 데도 한계가 있었다.As described above, the conventional sequential layer method has been used since fabrication of the core substrate. However, when the sequential layer method is used, a repeated window forming process, a laser processing process, and a plating process are required to form an outer layer, and thus, There is a problem that is difficult to minimize and there is a limit to shorten the time required for the production of the substrate.
이를 보완하기 위해, 회로층 및 절연층을 독립적인 프로세스를 통하여 각각 제조한 후 다수개를 병렬적으로 일괄 적층하는 제조 공법이 요구된다.In order to compensate for this, a fabrication method of fabricating a circuit layer and an insulating layer through independent processes, and then stacking a plurality of them in parallel is required.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창출된 것으로써, 독립적인 프로세스를 통하여 각각 제조한 복수개의 기판을 병렬적으로 일괄 적층하는 제조방법을 제안한다.The present invention was created to solve the problems of the prior art as described above, and proposes a manufacturing method of collectively stacking a plurality of substrates manufactured in parallel through independent processes.
본 발명에 따른 다층 인쇄회로기판 제조방법은, (A) 일면 또는 양면에 랜드 및 회로패턴을 포함하는 회로층이 형성된 제1 기판을 제공하는 단계; (B) 일면 또는 양면에 랜드 및 회로패턴을 포함하는 회로층이 형성되고, 일면의 상기 랜드 위에 도전성 범프가 형성된 제2 기판을 제공하는 단계; (C) 양면에 접착층을 가지며, 관통홀을 구비하는 언클래드기판을 제공하는 단계; (D) 상기 제1 기판, 상기 언클래드 기판 및 상기 제2 기판을 정렬하여 적층하는 단계;를 포함하는 것을 그 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a multilayer printed circuit board, the method comprising: (A) providing a first substrate having a circuit layer including lands and circuit patterns on one or both surfaces thereof; (B) providing a second substrate having a circuit layer including lands and circuit patterns on one or both surfaces thereof, and having conductive bumps formed on the lands of one surface; (C) providing an unclad substrate having an adhesive layer on both sides and having a through hole; (D) aligning and stacking the first substrate, the unclad substrate, and the second substrate.
본 발명의 바람직한 한 특징으로서, 상기 (D) 단계는, (D-1) 상기 범프가 상기 관통홀을 통과하도록 상기 언클래드기판을 상기 제2 기판의 범프가 형성된 면에 적층하여 언클래드 적층체를 형성하는 단계; 및 (D-2) 상기 제1 기판과 상기 언클래드 적층체를 정렬하여 적층하는 단계;를 포함하는 것에 있다.As a preferred feature of the invention, the step (D), (D-1) the unclad laminate by laminating the unclad substrate on the surface of the bump formed on the second substrate so that the bump passes through the through hole. Forming a; And (D-2) aligning and stacking the first substrate and the unclad laminate.
본 발명의 바람직한 또 다른 특징으로서, 상기 언클래드기판은 완전경화 상태의 수지인 것에 있다.As another preferable feature of the present invention, the unclad substrate is a resin in a fully cured state.
본 발명의 바람직한 또 다른 특징으로서, 상기 접착층은 반경화 상태의 수지 인 것에 있다.As another preferable feature of the present invention, the adhesive layer is a resin in a semi-cured state.
본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계 이후에, (E) 층간 도통을 위한 비아홀 및 관통홀을 형성하고 도금하여 층 사이를 전기적으로 연결하는 단계를 더 포함하는 것에 있다.In another preferred aspect of the present invention, after the step (D), (E) further comprises the step of electrically connecting between the layers by forming and plating through-holes and through-holes for interlayer conduction.
본 발명의 바람직한 또 다른 특징으로서, 상기 언클래드기판의 두께는 상기 범프의 높이보다 작은 것에 있다. As another preferred feature of the invention, the thickness of the unclad substrate is smaller than the height of the bump.
본 발명의 바람직한 또 다른 특징으로서, 상기 (C) 단계는, (C-1) 언클래드기판의 양면에 접착층을 적층하는 단계; 및 (C-2) 드릴링 공정으로 상기 언클래드기판에 관통홀을 형성하는 단계;를 포함하는 것에 있다.As another preferred feature of the invention, the step (C), (C-1) laminating an adhesive layer on both sides of the unclad substrate; And (C-2) forming a through hole in the unclad substrate by a drilling process.
본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계는, (D-1) 상기 (B)에 따른 상기 제2 기판을 복수개 제공하는 단계; (D-2) 상기 (C)에 따른 상기 언클래드기판을 복수개 제공하는 단계; 및 (D-3) 상기 제1 기판, 상기 복수개의 제2 기판 및 상기 복수개의 언클래드기판을 정렬하여 적층하는 단계를 포함하는 것에 있다.As another preferred feature of the invention, the step (D), (D-1) providing a plurality of the second substrate according to the (B); (D-2) providing a plurality of the unclad substrates according to (C); And (D-3) aligning and stacking the first substrate, the plurality of second substrates, and the plurality of unclad substrates.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, the terms or words used in this specification and claims are not to be interpreted in a conventional and dictionary sense, and the inventors may appropriately define the concept of terms in order to best describe their own invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.
본 발명의 다층 인쇄회로기판의 제조방법에 따르면, 각각 독립적으로 제조된 기판을 일괄적층함으로써, 다층 인쇄회로기판의 제조시간을 절감할 수 있는 이점이 있다.According to the method for manufacturing a multilayer printed circuit board of the present invention, by stacking the substrates independently manufactured, the manufacturing time of the multilayer printed circuit board is reduced.
또한, 본 발명은 C-스테이지의 절연수지를 포함하는 언클래드기판을 사용하기 때문에 기판의 강도가 향상되고, 일괄적층 공정시 적층되는 기판간의 층간 거리를 일정하게 유지할 수 있으며, 기판 사이에 개재되는 절연층의 경화시간이 필요없어 회로적층공정에 소요되는 시간을 단축할 수 있다.In addition, since the present invention uses an unclad substrate including an insulating resin of the C-stage, the strength of the substrate is improved, and the interlayer distance between the substrates stacked in the batch lamination process can be kept constant. Since the curing time of the insulating layer is not necessary, the time required for the circuit lamination process can be shortened.
이하, 본 발명에 따른 다층 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of a method for manufacturing a multilayer printed circuit board according to the present invention will be described in detail. Throughout the accompanying drawings, the same or corresponding components are referred to by the same reference numerals, and redundant descriptions are omitted.
도 2 내지 도 9는 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판(10)(도 9 참조)의 제조방법을 공정순서대로 도시한 도면이다. 본 실시예에서는 여덟 개의 회로층을 구비하는 다층 인쇄회로기판(10)을 제조하는 방법에 대해 서술하지만, 이는 예시적인 것이고 본 발명이 본 실시예의 회로층 수에 제한되는 것은 아니다.2 to 9 are diagrams showing a manufacturing method of a multilayer printed circuit board 10 (see FIG. 9) according to a preferred embodiment of the present invention in the order of process. In this embodiment, a method of manufacturing a multilayer printed
본 실시예에 따른 다층 인쇄회로기판(10)의 제조방법에서는 각각 다른 제조 방법으로 제조된 두 종류의 기판을 사용한다. 도 2는 본 실시예의 일괄 적층 공정에서 최외곽에 배치되는 기판의 제조방법을 공정순서를 따라 도시하고, 도 4는 본 실시예의 일괄 적층 공정에서 최외각층들 사이에 배치되는 기판의 제조방법을 공정순서를 따라 도시한다. 본 명세서에서는 서술의 편의상 일괄 적층시 최외층에 배치되는 기판을 "외층기판(100a, 100b)", 최외층들 사이에 배치되는 기판을 "내층기판(200b)"이라 명명한다. 그러나, 본 발명이 본 실시예에 따른 방법으로 제조되는 외층기판(100a, 100b) 및 내층기판(200b)만을 사용하는 것으로 제한되지 않으며, 공지된 다른 방법으로 제조된 기판이 사용될 수 있음을 이해하여야 한다. 또한, 외층기판(100a, 100b) 및 내층기판(200b)은 이해를 돕기 위해 정의된 명칭일 뿐이며, 그 명칭은 어떠한 제한적인 의미로도 해석되지 않는다. 즉, 본 실시예의 외층기판(100a, 100b)이 다른 실시예에서는 다른 기판들 사이에 위치할 수 있다. 이하 본 실시예에서 사용되는 기판의 제조방법에 대해 서술한다. In the manufacturing method of the multilayer printed
도 2는 본 실시예에 따른 외층기판(100a)의 제조방법을 도시하고, 도 3은 외층기판(100a)의 일면에 형성된 랜드(150)에 페이스트 범프(90)가 인쇄된 상태를 도시한다.2 illustrates a method of manufacturing the
도 2를 참조하면, 절연수지(110)의 양면에 동박층(130)을 구비한 양면동박적층판(CCL)이 제공되고(도 2a) 동박층(130)에 회로층을 형성하여 외층기판(100a)을 제공한다(도 2b). 동박층(130)에 비아의 랜드(150) 및 회로패턴(170)을 포함하는 회로층를 형성하기 위해 노광, 현상, 에칭, 검사 공정을 거친다. Referring to FIG. 2, a double-sided copper clad laminate (CCL) having a
노광 공정은 동박층(130) 상에 도포된 드라이 필름 위에 워킹 필름(working film)을 합치하고 정해진 광량을 쪼여 모노머(monomer; 단량체)를 폴리머(polymer; 중합체)로 반응시켜 패턴 이미지를 형성하는 공정이다. 현상 공정은 노광 공정에서 폴리머(광경화 중합체)로 변하지 않은 즉, 빛을 받지 않은 부분인 모노머(미경화 단량체) 부분을 약품을 사용해 벗겨내는 공정이다. 에칭 공정은 현상 공정 이후 드라이 필름으로 덮혀진 부분 이외 즉, 회로 패턴이 아닌 부분의 노출된 동박을 약품으로 제거하는 공정이다. 이후 박리 공정을 통해 드라이 필름을 제거하고 검사 공정을 통해 형성된 내층 회로를 검사함으로써 본 실시예의 제1 외층기판(100a)이 제공된다. The exposure process is a process of forming a pattern image by matching a working film on a dry film coated on the
도 3에 도시된 바와 같이, 또 하나의 외층기판으로서, 상술한 과정에 따라 제조된 또 하나의 제1 외층기판(100a) 일면에 형성된 랜드(150)에 범프(90)를 형성하여 제2 외층기판(100b)을 제작한다. 범프(90)는 스크린 프린트(screen print) 방식에 의해 인쇄된다. 스크린 프린트는 개구부(開口部)가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사(轉寫) 과정을 거쳐 범프(90)를 인쇄하는 방식이다. 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 랜드(150)에 전사된다. 이때 범프(90)는 회로층의 랜드(150)가 형성되는 부분에 인쇄되어 원하는 모양과 높이로 인쇄되는 것이 가능하다.As shown in FIG. 3, a second outer layer is formed by forming a
본 실시예에 따른 외층기판(100a, 100b)의 회로층은 일괄 적층시 인접하는 층과의 도통을 위한 랜드(150)를 포함하며, 랜드(150)의 위치는 회로 설계시 충분히 고려되어 진다. The circuit layers of the
한편,본 실시예에에 따른 외층기판(100a, 100b)은 층간 도통을 위한 비아가 형성되지 않은 것으로 도시되었으나, 이에 제한되지 않으며 층간 도통을 위한 비아가 형성된 것을 사용하여도 무방하다.Meanwhile, the
도 4는 본 실시예의 내층용 베이스기판(200a)을 제공하는 공정을 도시하고, 도 5는 내층용 베이스기판(200a) 일면의 랜드(250)에 페이스트 범프(90)가 형성된 내층기판(200b)을 도시한다. 도 4에 도시된 바와 같이, 본 실시예에서는 소위 "B2it(Burried bump interconnection technology)"공법으로 일컫는 방식으로 제조되는 내층기판(200b)을 사용한다. 4 shows a process of providing an inner
도 4를 참조하면, 동판(230a)이 제공되고(도 4a), 동판(230a) 상에 페이스트 범프(290)를 인쇄한다(도 4b). 페이스트 범프(290)를 형성하는 공정은 상술한 것과 동일 및 극히 유사하며 상세한 설명은 생략한다. 페이스트 범프(290)를 형성한 후 그 위에 페이스트 범프(290)가 절연층(210)을 관통하도록 절연층(210)을 적층한다(도 4c). 여기서 사용되는 절연층(210)은 B-스테이지(B-stage) 상태의 수지층인 것이 바람직하다. B-스테이지는 수지의 중간경화단계를 의미하며, 일정 크기 이상의 가열 가압에 의해 변형이 가능한 상태이다. 이후, 동박(230b)을 절연층(210) 상에 적층한다(도 4d). 이때, 상기 범프(290)는 적층되는 동박(230b)에 접속된다. 이후, 동판(230a) 및 동박(230b)에 랜드(250) 및 회로패턴(270)을 포함하는 회로층을 형성한다(도 4e). 회로층을 형성하는 공정은 제1 외층기판(100a)의 회로층 형성에 관하여 상술한 것과 동일 및 극히 유사하므로 상세한 설명은 생략한다. 회로층의 형성이 끝나면 본 실시예에서 사용하는 내층용 베이스기판(200a)이 완성된다. Referring to FIG. 4, a
도 5에 도시된 바와 같이, 상술한 과정에 따라 제조된 기판(200a) 일면에 형성된 랜드(250)에 범프(90)를 인쇄하여 내층기판(200b)을 제작한다. 범프(90)를 인쇄하는 방식은 상술한 바와 동일 및 극히 유사하므로 생략한다. 본 실시예에서는 이러한 내층기판(200b)을 두 개 사용한다.As shown in FIG. 5, the
이상의 공정에서, 제1 외층기판(100a), 제2 외층기판(100b), 2개의 내층기판(200b)이 제공된다. 본 명세서에서는 서술의 편의상 범프(90)가 형성되지 않은 기판을 "제1 기판", 범프(90)가 형성된 기판을 "제2 기판"이라 명명한다. 즉, 제1 기판 및 제2 기판의 명칭은 범프(90)가 형성되어 있는지를 기준으로 한 분류이고, 범프(90)가 형성된 기판이 내층기판(200b)인지 외층기판(100b)인지와는 무관하다. 본 실시예에서는 한 개의 제1 기판과, 세 개의 제2 기판을 사용한다. In the above process, the first
도 6은 본 실시예에 사용되는 언클래드기판(300)의 제조방법을 도시한다. 절연수지(310)가 제공되고(도 6a) 양면에 접착층(340)을 적층하고(도 6b), 드릴링 공정으로 관통홀(390)을 형성하여 언클래드기판(300)을 제공한다(도 6c). 언클래드기판(300)에 형성되는 관통홀(390)은 상술한 제2 기판의 범프(90)가 형성된 위치에 형성된다. 즉, 관통홀(390)의 위치가 제2 기판의 범프(90) 위치에 의해 결정된다. 언클래드기판(300)의 제조에 사용되는 절연수지(310)는 C-스테이지, 즉, 완전 경화상태의 수지인 것이 바람직하며, 접착층(340)은 B-스테이지의 수지인 것이 바람직하다. 본 실시예에서는 세 개의 언클래드기판(300)을 사용한다.6 shows a method of manufacturing the
본 실시예의 언클래드기판(300)은 C-스테이지의 절연수지(310)를 사용하기 때문에 후술하는 일괄 적층 공정에서 적층되는 기판간의 층간 거리가 일정하게 유지되며, 기판 사이에 개재되는 절연층의 경화시간이 필요없다는 점에서 회로적층공정에 소요되는 시간을 단축할 수 있다.Since the
도 7은 제2 기판의 범프(90)가 형성된 면에 언클래드기판(300)을 적층한 상태를 도시하는 도면이다. 일괄적층을 위한 준비단계로서 범프(90)가 언클래드의 관통홀(390)을 통과하여 돌출되도록 제2 기판에 언클래드기판(300)을 적층하여 언클래드 적층체(500a, 500b)를 형성한다. 즉, 본 실시예에서는 외층기판(100b)으로 형성된 언클래드 적층체(500a; 도 7a) 한 개와 내층기판(200b)으로 형성된 언클래드 적층체(500b; 도 7b)) 두 개가 제공된다. 본 단계는 필수적인 것은 아니나, 후술하는 일괄적층의 신뢰성을 확보하기 일괄적층에 선행하여 수행되는 것이 바람직하다.FIG. 7 is a diagram illustrating a state in which an
한편, 도 7a 및 도 7b에 도시되는 바와 같이, 본 실시예의 범프(90)의 높이는 언클래드기판(300)의 두께보다 크고, 범프(90)의 최대 직경은 언클래드기판(300)의 관통홀(390)의 직경보다 작은 것이 바람직하다.On the other hand, as shown in Figure 7a and 7b, the height of the
도 8은, 일괄적층을 위해 배열된 제1 기판(외층기판; 100a) 및 세 개의 언클래드 적층체(500b, 500b, 500a)를 도시한다.8 shows a first substrate (outer layer substrate) 100a and three
도 8을 참조하면, 적층되는 기판 사이에 범프(90)가 형성된 면이 중복되지 않고, 범프(90)가 인접하는 기판의 랜드(150, 250)에 접속할 수 있도록 배열하며, 이후 프레스로 가압하여 일괄적층한다. Referring to FIG. 8, the surfaces on which the
한편, 본 실시예에서는, 최외각층에 제1 기판을 배치한 것으로 도시하였으나, 이에 제한되는 것은 아니며, 제1 기판이 언클래드 적층체(500b) 사이에 위치할 수 있음을 이해할 수 있을 것이다.Meanwhile, in the present embodiment, although the first substrate is disposed on the outermost layer, the present invention is not limited thereto, and the first substrate may be located between the
도 9는 상기의 공정으로 일괄적층된 다층 인쇄회로기판(10)에 비아(730) 및 관통비아(710)가 추가로 형성된 상태를 도시하는 도면이다.FIG. 9 is a view illustrating a state in which vias 730 and through
비아(730) 및 관통비아(710)의 추가 형성은 선택적인 것이다. 즉, 외층기판(100a, 100b)에 층간 도통홀이 형성되어 있는 경우에는 비아(730)를 형성하는 공정이 수행될 필요가 없고, 관통비아(710)는 적층된 다층 인쇄회로기판(10)의 최외곽 회로층을 연결하기 위해 형성된 것으로, 이는 도 9에 도시된 바와 같이 적층되는 기판의 층간 도통을 위한 비아(290, 730)와 제2 기판에 인쇄된 범프(90)의 위치가 정합하여 이른바 스태거드 비아의 구현에 의해 달성될 수 있음을 이해하여야 한다. Further formation of
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.On the other hand, the present invention is not limited to the described embodiments, it is apparent to those skilled in the art that various modifications and variations can be made without departing from the spirit and scope of the present invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.
도 1은 종래 기술에 따라 8층 인쇄회로기판을 제조하는 방법을 공정순서대로 도시하는 도면이다.1 is a view showing a method of manufacturing an eight-layer printed circuit board according to the prior art in the process order.
도 2는 본 발명의 바람직한 실시예에 따른 제1 외층기판을 제조하는 방법을 공정순서대로 도시하는 도면이다.2 is a view showing a method of manufacturing a first outer layer substrate according to a preferred embodiment of the present invention in the order of process.
도 3은 도 2의 외층기판의 일면에 도전성 범프가 형성된 제2 외층기판을 도시하는 도면이다.3 is a diagram illustrating a second outer layer substrate having conductive bumps formed on one surface of the outer layer substrate of FIG. 2.
도 4는 본 발명의 바람직한 실시예에 따른 내층용 베이스기판을 제조하는 방법을 공정순서대로 도시하는 도면이다.4 is a diagram illustrating a method of manufacturing an inner layer base substrate according to a preferred embodiment of the present invention in the order of process.
도 5는 도 4의 내층용 베이스기판의 일면에 도전성 범프가 형성된 내층기판을 도시하는 도면이다.FIG. 5 is a diagram illustrating an inner layer substrate having conductive bumps formed on one surface of the inner layer base substrate of FIG. 4.
도 6은 본 발명의 바람직한 실시예에 따른 언클래드기판을 제조하는 방법을 공정순서대로 도시하는 도면이다.6 is a diagram illustrating a method of manufacturing an unclad substrate according to a preferred embodiment of the present invention in the order of process.
도 7은 본 발명의 바람직한 실시예에 따른 언클래드 적층체를 도시한다.7 illustrates an unclad laminate according to a preferred embodiment of the present invention.
도 8은 본 발명의 바람직한 실시예에 따라 배열된 제1 기판 및 언클래드 적층체를 도시한다.8 shows a first substrate and an unclad laminate arranged in accordance with a preferred embodiment of the present invention.
도 9는 본 발명의 바람직한 실시예에 따라 제조된 다층 인쇄회로기판을 도시한다.9 illustrates a multilayer printed circuit board made in accordance with a preferred embodiment of the present invention.
<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>
10 다층인쇄회로기판10 Multilayer Printed Circuit Board
100a 제1 외층기판 100b 제2 외층기판100a first
110 외층기판 절연수지 130 외층기판 동박 110 Outer
150 외층기판 랜드 170 회로패턴150
200a 내층용 베이스기판200a inner layer base board
200b 내층기판 210 절연수지200b
230a 동판 230b 동박
250 내층기판 랜드 270 회로패턴250
290 내층기판 범프 300 언클래드기판290
310 내층기판 절연수지 340 접착층310 Inner Layer
390 관통홀 390 through hole
500a 제2 외층기판으로 제조된 언클래드 적층체500a unclad laminate made of second outer layer substrate
500b 내층기판으로 제조된 언클래드 적층체Unclad laminate made of 500b innerlayer substrate
710 관통비아 730 비아710 Through
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080029941A KR20090104495A (en) | 2008-03-31 | 2008-03-31 | Method for manufaturing a multy-layered printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080029941A KR20090104495A (en) | 2008-03-31 | 2008-03-31 | Method for manufaturing a multy-layered printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090104495A true KR20090104495A (en) | 2009-10-06 |
Family
ID=41534281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080029941A KR20090104495A (en) | 2008-03-31 | 2008-03-31 | Method for manufaturing a multy-layered printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090104495A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060027676A (en) * | 2004-09-23 | 2006-03-28 | 삼성전기주식회사 | Method for fabricating the multi layer using layup process |
KR100728755B1 (en) * | 2005-06-24 | 2007-06-19 | 삼성전기주식회사 | Printed circuit board using bump and manufacturing method thereof |
KR100754071B1 (en) * | 2006-05-16 | 2007-08-31 | 삼성전기주식회사 | Method of manufacturing printed circuit board for using all layer interstitial via hole |
-
2008
- 2008-03-31 KR KR1020080029941A patent/KR20090104495A/en not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060027676A (en) * | 2004-09-23 | 2006-03-28 | 삼성전기주식회사 | Method for fabricating the multi layer using layup process |
KR100728755B1 (en) * | 2005-06-24 | 2007-06-19 | 삼성전기주식회사 | Printed circuit board using bump and manufacturing method thereof |
KR100754071B1 (en) * | 2006-05-16 | 2007-08-31 | 삼성전기주식회사 | Method of manufacturing printed circuit board for using all layer interstitial via hole |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100570856B1 (en) | Method for fabricating the multi layer PCB in parallel | |
KR100567087B1 (en) | Method for fabricating the multi layer printed circuit board in parallel with improved interconnection | |
US8334463B2 (en) | Wiring board and method for manufacturing the same | |
KR100632560B1 (en) | Parallel printed circuit board manufacturing method | |
JP2009124173A (en) | Printed circuit board using paste bump, and method of manufacturing the same | |
KR100843368B1 (en) | Fabricating method of multi layer printed circuit board | |
JP6643956B2 (en) | Printed wiring board and manufacturing method thereof | |
US8546698B2 (en) | Wiring board and method for manufacturing the same | |
KR100728755B1 (en) | Printed circuit board using bump and manufacturing method thereof | |
KR20060135983A (en) | Printed circuit board using bump and manufacturing method thereof | |
KR20190124616A (en) | Method of manufacturing the printed circuit board | |
KR100734244B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
KR101097504B1 (en) | The method for preparing multi layered circuit board | |
KR100651422B1 (en) | Method for fabricating the multi layer using Layup Process | |
KR100688865B1 (en) | Bump forming method and manufacturing method for printed circuit board using the same | |
KR100658437B1 (en) | Pcb and it's manufacturing method used bump board | |
KR100789522B1 (en) | Fabricating method of multi layer printed circuit board | |
KR100704927B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
KR100658972B1 (en) | Pcb and method of manufacturing thereof | |
KR20090104495A (en) | Method for manufaturing a multy-layered printed circuit board | |
KR101395904B1 (en) | Manufacturing multilayer flexible printed circuit board | |
KR100601472B1 (en) | Multi layer printed circuit board in parallel and method thereof | |
KR100745520B1 (en) | Multi-layered printed circuit board and the manufacturing method thereof | |
KR20180025345A (en) | Rigid flexible circuit board manufacturing method | |
KR101770895B1 (en) | Method of manufacturing a circuit board to form a fine via |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |