KR101395904B1 - Manufacturing multilayer flexible printed circuit board - Google Patents

Manufacturing multilayer flexible printed circuit board Download PDF

Info

Publication number
KR101395904B1
KR101395904B1 KR1020120109272A KR20120109272A KR101395904B1 KR 101395904 B1 KR101395904 B1 KR 101395904B1 KR 1020120109272 A KR1020120109272 A KR 1020120109272A KR 20120109272 A KR20120109272 A KR 20120109272A KR 101395904 B1 KR101395904 B1 KR 101395904B1
Authority
KR
South Korea
Prior art keywords
layer
copper
forming
substrate
circuit board
Prior art date
Application number
KR1020120109272A
Other languages
Korean (ko)
Other versions
KR20140042471A (en
Inventor
이인석
Original Assignee
영풍전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영풍전자 주식회사 filed Critical 영풍전자 주식회사
Priority to KR1020120109272A priority Critical patent/KR101395904B1/en
Publication of KR20140042471A publication Critical patent/KR20140042471A/en
Application granted granted Critical
Publication of KR101395904B1 publication Critical patent/KR101395904B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Abstract

본 발명은 다층연성회로기판을 제조하는 방법에 관한 것으로, 더욱 상세하게는 (a) PI층을 중심으로 상기 PI층의 상,하측 양면에 각각 동박층이 적층해 내층기판부재를 준비하는 단계와, (b) 상기 (a)단계에 의해 준비된 내층기판부재의 상,하측 양면 상에 레이저를 지정 위치에 출사해 복수의 제1바이어홀을 형성하는 단계와, (c) 상기 (b)단계에 의해 복수의 제1바이어홀이 형성된 상기 내층기판부재의 표면을 동도금하여, 복수의 제1블라인드바이어와 제1동도금층을 형성하는 단계와, (d) 상기 (c)단계에 의해 상기 내층기판부재의 표면에 형성된 상기 제1동도금층과 동박층을 부분적으로 제거하여 회로패턴을 형성하는 단계와, (e) 상기 (d)단계에 의해 회로패턴이 형성된 상기 내층기판부재의 표면에 외층기판부재를 접합하는 단계와, (f) 상기 (e)단계에 의해 상기 내층기판부재의 표면에 접합된 외층기판부재의 면상에 레이저를 지정 위치에 출사해 복수의 제2바이어홀을 형성하는 단계와, (g) 상기 (f)단계에 의해 제2바이어홀이 형성된 외층기판부재의 표면을 동도금하여, 복수의 제2블라인드바이어와 제2동도금층이 형성되어, 연성회로기판을 완성하는 단계가 포함되어, 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있고, 레이저에 의한 바이어홀 형성을 용이하게 실시할 수 있으며, 고밀도 배선 및 회로 구성을 도모할 수 있는 연성회로기판 제조방법을 제공한다.The present invention relates to a method of manufacturing a multilayer flexible circuit board, and more particularly, to a method of manufacturing a multilayer flexible circuit board, comprising: (a) preparing an inner layer substrate member by laminating copper layers on both upper and lower sides of the PI layer, (b) forming a plurality of first via holes by emitting a laser to a designated position on both upper and lower surfaces of the inner layer substrate member prepared in the step (a), and (c) (D) forming a plurality of first blind vias and a first copper plating layer by plating a surface of the inner layer substrate member on which a plurality of first via holes are formed, (E) forming an outer layer substrate member on the surface of the inner layer substrate member on which the circuit pattern is formed by the step (d), and removing the first copper plating layer and the copper foil layer formed on the surface of the inner layer substrate member, (F) performing the step (e) Forming a plurality of second via holes by emitting a laser to a designated position on a surface of an outer layer substrate member joined to a surface of the inner layer substrate member; (g) forming a second via hole by the step (f) Forming a plurality of second blind via holes and a second copper plating layer on the surface of the outer layer substrate member so as to complete the flexible circuit board to form a plurality of blind via holes into the upper and lower copper plates, The land for forming the via hole is reduced by forming a stack symmetrically with respect to the copper foil layer on either side of the layer to realize a high density interconnection (HDI) FPCB, The present invention provides a flexible circuit board manufacturing method which can be easily carried out and which can achieve high-density wiring and circuit configuration.

Description

다층연성회로기판 제조방법{Manufacturing multilayer flexible printed circuit board}TECHNICAL FIELD [0001] The present invention relates to a multilayer flexible printed circuit board
본 발명은 다층연성회로기판을 제조하는 방법에 관한 것으로, 더욱 상세하게는 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있는 다층연성회로기판 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing a multilayer flexible circuit board, and more particularly, to a method of manufacturing a multilayer flexible circuit board by stacking a plurality of blind via holes symmetrically with respect to a copper foil layer on either side of upper and lower copper foil layers layer flexible printed circuit board (FPCB), which is capable of realizing High Density Interconnection (FPCB) by reducing the number of lands for forming via holes.
최근 전자제품이 소형화, 박판화, 고밀도화 추세에 따라 다층 인쇄회로기판 역시 설계 자유도 및 전자제품의 추세에 맞추어 원자재의 변경과 함께 회로의 층 구성이 복합화되고 있다. 아울러, 신호 처리의 고속화 및 소형화(경박단소) 대응하기 위해 고밀도 인쇄회로기판(PCB)의 층간 도전법의 개발이 요구되고 있다.Recently, with the tendency of miniaturization, thinning, and high density of electronic products, multilayer printed circuit boards are also complicated with layer composition of the circuit along with changes of raw materials in accordance with design freedom and trend of electronic products. In addition, development of an interlaminar conductive method for a high-density printed circuit board (PCB) has been demanded in order to cope with speeding up of signal processing and miniaturization (thin and light).
상기한 연성인쇄회로기판의 종류로는, 회로패턴이 형성된 위치와 그 수에 따라 단면, 양면 및 다층으로 대별된다. The types of the flexible printed circuit boards described above are roughly classified into cross sections, both sides, and multilayers depending on the positions where the circuit patterns are formed and the number thereof.
이들 중 단면 연성인쇄회로기판은 회로패턴이 한쪽 면에만 형성된 것으로서, 부품의 실장밀도가 낮고제조방법이 간단하다. Among them, the one-sided flexible printed circuit board is formed on only one side of the circuit pattern, so that the mounting density of components is low and the manufacturing method is simple.
양면 연성인쇄회로기판은 회로패턴이 상하 양면에 형성된 것으로서, 상하 회로는 관통홀을 통해 연결된다. The double-sided flexible printed circuit board has circuit patterns formed on both upper and lower surfaces, and upper and lower circuits are connected through through holes.
다층 연성인쇄회로기판은 내층회로와 외층회로를 갖는 입체구조의 회로기판으로서, 입체배선에 의한 고밀도 부품실장과 배선거리의 단축이 가능하다는 장점을 갖는다.A multilayer flexible printed circuit board is a three-dimensional circuit board having an inner layer circuit and an outer layer circuit, and has advantages of high-density component mounting by a three-dimensional wiring and shortening of a wiring distance.
이러한 연성 인쇄회로기판(FPCB)의 제조과정은, 베이스필름에 동박이 형성된 동박적층판(FCCL)에 드라이필름(Dry film)을 라미네이팅(Laminating) 한 후 노광, 현상 및 에칭공정을 통하여 소정의 회로패턴을 형성하고, 이후 기판면의 회로 보호를 위해 커버레이필름 (Cover lay film)을 임시로 접합시킨다.The manufacturing process of such a flexible printed circuit board (FPCB) is performed by laminating a dry film on a copper-clad laminate (FCCL) having a copper foil formed on a base film and then laminating a predetermined circuit pattern And then a cover lay film is temporarily bonded to protect the circuit board surface.
상기와 같이 커버레이필름이 접착된 각 동박적층판을 본딩시트를 이용하여 적층한 후 NC드릴을 사용하여 관통홀 또는 비아홀(Via hole)을 형성하고, 무전해도금과 전해도금공정을 거쳐 관통홀 및 동박층에 도금층을 형성하여 필요한 층끼리 전기적으로 연결한 후 커버레이 필름을 최외층 동박상에 접착하는 과정으로 다층 연성 회로기판을 제조하게 된다.Each copper-clad laminate to which the coverlay film is adhered as described above is laminated using a bonding sheet, and then a through hole or a via hole is formed by using an NC drill, and through an electroless plating and an electrolytic plating process, A multilayer flexible circuit board is manufactured by forming a plating layer on the copper foil layer, electrically connecting necessary layers to each other, and then bonding the coverlay film to the outermost layer copper foil.
국내공개특허 제2007-0019199호(공개일 2007.02.15)에는 폴리이미드 수지에 동박층을 적층하여 형성된 동적층판을 순차적으로 노광, 현상, 에칭하여 회로패턴을 형성한 다음 커버레이 필름을 가접하고 적층하여 단면 또는 양면의 연성인쇄회로기판을 제조하거나, 층간접착제를 이용하여 회로패턴이 형성된 다수의 동적층판을 적층하여 다층의 연성인쇄회로기판을 제조하는 방법에 관한 것으로서, 커버레이 필름 및 층간접착제는 레이저가공부에서 조사되는 레이저 빔에 의해 불필요한 부분이 제거되는 것을 특징으로 하는 연성인쇄회로기판의 제조방법이 개시된 바 있다.In Korean Patent Laid-Open Publication No. 2007-0019199 (published on February 15, 2007), a copper laminate formed by laminating a copper foil layer on a polyimide resin is sequentially exposed, developed, and etched to form a circuit pattern, Layer flexible printed circuit board, and a method for producing a multilayer flexible printed circuit board by laminating a plurality of copper-clad laminated boards on which a circuit pattern is formed by using an interlayer adhesive, wherein the coverlay film and the interlayer adhesive And the unnecessary portion is removed by the laser beam irradiated by the laser in the process of manufacturing the flexible printed circuit board.
한편, 일반적인 연성인쇄회로기판의 제조과정은 회로가 형성된 기판은 두께가 27~43㎛로 극히 얇기 때문에 제조과정 중에서 기판이 구겨지거나 회로의 꺽임불량, 그리고 취급에 의한 기판표면에 이물불량이 발생할 수 있는 문제가 있었다.On the other hand, in the manufacturing process of a general flexible printed circuit board, since the substrate having a circuit is extremely thin with a thickness of 27 to 43 탆, the substrate may be wrinkled during the manufacturing process, defective circuit may be formed, There was a problem.
또한, 노광과정에서 고가의 양면노광기가 필요하고, 각 공정을 전량 낱장 방식으로 진행함으로써, 생산성이 저하되고, 불량률이 상승되며, 결국 제조 원가가 상승하여 제품 경쟁력이 떨어지는 등의 어려움이 존재했다.In addition, an expensive double-side exposure apparatus is required in the exposure process, and the entire process is carried out in a single-sheet manner, resulting in a decrease in productivity, an increase in defect rate, and an increase in manufacturing cost.
이에 따라, 빌드업 인쇄회로기판의 경우, 마이크로 비아홀, 즉, 블라인드 비아홀(Blind Via Hole)을 형성하여 층간의 선택적인 전기적 도통을 형성시키고 있는데, 다층연성회로기판에 있어서, 내층회로기판의 인너바이어(IVH) 위에 바로 블라인드 비아홀(BVH)를 가공하지 못해 추가적인 랜드를 형성한 후 블라인드 비아홀을 형성하는 문제점이 있었다.
Accordingly, in the case of the build-up printed circuit board, a micro-via hole, that is, a blind via hole is formed to form selective electrical conduction between the layers. In the multilayer flexible circuit board, The blind via hole (BVH) can not be directly formed on the IVH, thereby forming a blind via hole after forming an additional land.
본 발명은 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있는 다층연성회로기판 제조방법을 제공한 것에 그 목적을 가진다.
In the present invention, a plurality of blind via holes are formed as a stack symmetrically with respect to a copper foil layer on either side of the upper and lower copper foil layers constituting an inner layer substrate member, lands for producing via holes are reduced, (High Density Interconnection) FPCB according to an embodiment of the present invention.
본 발명에 따른 다층연성회로기판 제조방법은 (a)PI층을 중심으로 상기 PI층의 상,하측 양면에 각각 동박층을 적층하여 내층기판부재를 준비하는 단계 후, (b)상기 (a)단계에 의해 준비된 내층기판부재의 지정 위치에, 레이저로 상측 동박층에서 PI층 또는 하측동박층에서 PI층을 차례로 제거하여 내측향으로 갈수록 협소해지는 마름모 형태의 제1바이어홀을 복수로 형성하는 단계 후, (c)상기 (b)단계에 의해 복수의 제1바이어홀이 형성된 상기 내층기판부재의 표면에, 동도금하여 복수의 제1블라인드바이어와 제1동도금층을 형성하는 단계 후, (d)상기 (c)단계에 의해 상기 내층기판부재의 표면에 형성된 상기 제1동도금층과 동박층을 부분적으로 제거하여 회로패턴을 형성하는 단계 후, (e)상기 (d)단계에 의해 회로패턴이 형성된 상기 내층기판부재의 표면에, 강화섬유에 매트릭스 수지를 예비 함침한 층간접착제와, 상기 층간접착제의 외측면에 접합되는 구리호일로 이루어진 외층기판부재를 접합하는 단계 후, (f)상기 (e)단계에 의해 상기 내층기판부재의 표면에 접합된 외층기판부재에는 상기 제1블라인드바이어와 대향진 회로패턴이 노출되도록, 상기 외측기판부재를 레이저로 제거하여, 내측향으로 갈수록 협소해지는 마름모 형태인 제2바이어홀을 복수로 형성하는 단계 후, (g)상기 (f)단계에 의해 제2바이어홀이 형성된 외층기판부재의 표면에 동도금하여, 상기 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 각각의 제1블라인드바이어와 서로 대칭되게 스택(stack)으로 제2블라인드바이어와, 제2동도금층을 형성하여 연성회로기판을 완성하는 단계로 이루어진다.
(B) a step of preparing an inner layer substrate member by laminating copper foil layers on both upper and lower sides of the PI layer with the PI layer as a center, (b) A step of forming a plurality of first via holes in a rhomboid shape that is narrowed inwardly toward the inner side by sequentially removing the PI layer from the upper copper layer or the PI layer from the lower copper layer at the specified position of the inner layer substrate member prepared by the step (D) forming a plurality of first blind vias and a first copper plating layer by copper plating on a surface of the inner layer substrate member on which a plurality of first via holes are formed by the step (b) Forming a circuit pattern by partially removing the first copper plating layer and the copper foil layer formed on the surface of the inner layer substrate member by the step (c); (e) forming a circuit pattern by the step (d) Layer substrate member, (F) joining an outer layer substrate member preliminarily impregnated with a matrix resin to a fibrillated fiber and an outer layer substrate member composed of a copper foil bonded to an outer surface of the interlayer adhesive; A plurality of second via holes are formed in the outer layer substrate member joined to the surface by laser to remove the outer substrate member so as to expose the first blind via and the counter circuit pattern and to form a rhombus shape narrowing toward the inner side (G) copper plating is performed on the surface of the outer layer substrate member on which the second via hole is formed by the step (f), and the copper layer on either side of the upper and lower copper layer forming the inner layer substrate member is referred to as And forming a second copper plating layer and a second blind via as a stack symmetrically with the first blind via of the first blind via to complete the flexible circuit board.
삭제delete
삭제delete
삭제delete
본 발명에 따른 다층연성회로기판을 제조방법은 다음과 같은 효과를 가진다.The method for manufacturing a multilayer flexible circuit board according to the present invention has the following effects.
첫째, 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있는 효과가 있다.First, a plurality of blind via holes are formed in a stack symmetrically with respect to a copper foil layer on either side of the upper and lower copper foil layers forming the inner layer substrate member, lands for producing via holes are reduced, and HDI High Density Interconnection) FPCB can be implemented.
둘째, 레이저에 의한 바이어홀 형성을 용이하게 실시할 수 있고, 고밀도 배선 및 회로 구성을 도모할 수 있다.
Second, via holes can be easily formed by laser, and high-density wiring and circuit configuration can be achieved.
도 1은 종래의 실시 예에 따른 다층연성회로기판 제조 과정을 간략하게 보인 예시도이다.
도 2는 본 발명의 실시 예에 따른 다층연성회로기판 방법을 간략하게 보인 블록도이다.
도 3은 본 발명의 실시 예에 따른 다층연성회로기판 제조 과정을 간략하게 보인 예시도이다.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic view showing a manufacturing process of a multilayer flexible circuit board according to a conventional embodiment.
2 is a simplified block diagram of a multi-layer flexible circuit board method in accordance with an embodiment of the present invention.
3 is a schematic view illustrating a manufacturing process of a multilayer flexible circuit board according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms, and the inventor should appropriately interpret the concepts of the terms appropriately The present invention should be construed in accordance with the meaning and concept consistent with the technical idea of the present invention.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 균등한 변형 예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and not all of the technical ideas of the present invention are described. Therefore, at the time of the present application, It should be understood that variations can be made.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 종래의 실시 예에 따른 다층연성회로기판 제조 과정을 간략하게 보인 예시도이고, 도 2는 본 발명의 실시 예에 따른 다층연성회로기판 방법을 간략하게 보인 블록도이며, 도 3은 본 발명의 실시 예에 따른 다층연성회로기판 제조 과정을 간략하게 보인 예시도이다.FIG. 2 is a simplified block diagram of a method of manufacturing a multilayer flexible circuit board according to an embodiment of the present invention. FIG. 3 is a cross- FIG. 4 is a schematic view illustrating a manufacturing process of a multilayer flexible circuit board according to an embodiment of the present invention; FIG.
본 발명은 다층연성회로기판을 제조하는 방법에 관한 것으로, 더욱 상세하게는 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있는 다층연성회로기판 제조방법에 관한 것으로, 그 실시 예를 도 2 및 도 3을 참조하여 더욱 상세하게 살펴보면 다음과 같다.The present invention relates to a method of manufacturing a multilayer flexible circuit board, and more particularly, to a method of manufacturing a multilayer flexible circuit board by stacking a plurality of blind via holes symmetrically with respect to a copper foil layer on either side of upper and lower copper foil layers layer flexible printed circuit board (FPCB) with high density interconnection (HDI), wherein the land for forming a via hole is reduced, and a method of manufacturing the multilayer flexible circuit board is described in detail with reference to FIGS. 2 and 3 The following is an example.
먼저 (a)단계(S100)로,First, in step (a) (S100)
PI층(11)을 중심으로 상기 PI층(11)의 상,하측 양면에 각각 동박층(12)이 적층되어, 내층기판부재(10)가 준비된다. The inner layer substrate member 10 is prepared by laminating the copper foil layers 12 on both the upper and lower sides of the PI layer 11 with the PI layer 11 as the center.
이때 상기 PI층(11)의 재질은 내열성이 뛰어나고, 온도차에 따른 특성의 변화가 적으며, 내충격성이 좋고, 치수안정성이 좋으며, 전기특성(절연성)이 뛰어난 폴리이미드(Polyimide)로 구성되는 것이 바람직하다.At this time, the material of the PI layer 11 is made of a polyimide having excellent heat resistance, little change in characteristics according to temperature difference, good impact resistance, good dimensional stability, and excellent electrical characteristics (insulation) desirable.
그리고 (b)단계(S200)로,And (b) in step S200,
상기 (a)단계(S100)에 의해 준비된 내층기판부재(10)의 지정 위치에, 레이저로 상측 동박층(12)에서 PI층(11) 또는 하측동박층(12)에서 PI층(11)을 차례로 제거하여 내측향으로 갈수록 협소해지는 마름모 형태의 제1바이어홀(H1)을 복수로 형성한다.The PI layer 11 in the upper side copper layer 12 or the PI layer 11 in the lower side copper layer 12 is formed at the specified position of the inner layer substrate member 10 prepared in the step (a) And a plurality of rhombic first via holes H1 are formed so as to become narrower toward the inward direction.
이때 상기 (b)단계에서 형성되는 제1바이어홀(Via hole)(H1)은 회로의 구성에 따라 그 갯수 및 가공되는 위치가 결정되기에 갯수 및 위치는 한정하지 않고, 상기 제1바이어홀(Via hole)(H1)은 레이저에 의해 내측향으로 갈수록 협소해지는 마름모 형태로 형성하는 것이 바람직하고, 일측면의 동박층(12)과 PI층(11)을 레이저로 제거해 이면에 위치한 동박층(12)이 노출되도록 한다.In this case, the number and position of the first via hole H1 formed in the step (b) are determined depending on the structure of the circuit, and the number and position of the first via hole H1 are not limited, The copper foil layer 12 and the PI layer 11 on one side are removed by a laser to form a copper foil layer 12 located on the back surface of the copper foil layer 12, ).
일예로 상기 내층기판부재(10)의 상면에서 레이저로 제1바이어홀(Via hole)(H1)을 가공하면 상기 내층기판부재(10)의 중심에 위치되는 PI층(11)의 상면에 위치된 동박층(12)과 PI층(11)이 레이저에 의해 차례로 제거되어, 상기 PI층(11)의 저면에 위치된 동박층(12)의 상면이 상기 제1바이어홀(Via hole)(H1)을 통해 노출된다. For example, when a first via hole H1 is formed on the upper surface of the innerlayer substrate member 10 with a laser, the first via hole H1 is positioned on the upper surface of the PI layer 11 located at the center of the innerlayer substrate member 10 The copper layer 12 and the PI layer 11 are sequentially removed by the laser so that the upper surface of the copper foil layer 12 located on the bottom surface of the PI layer 11 is electrically connected to the first via hole H1, Lt; / RTI >
그리고 상기 동박층(12)의 표면은 레이저빔을 반사하기 때문에 선처리 작업으로, 가공할 바이어홀의 직경과 같은 크기로 상기 동박층(12)에 에칭법을 이용해 동박만을 제거하여 홀을 형성하고, 다음으로 같은 위치에 바이어홀과 같은 직경으로 레이저빔을 출사하여 PI층(11)에 홀을 가공하여 제1바이어홀(Via hole)(H1)을 완성할 수도 있다. Since the surface of the copper foil layer 12 reflects the laser beam, only the copper foil is removed from the copper foil layer 12 by etching using the same size as the diameter of the via hole to be processed, It is also possible to complete the first via hole H1 by emitting a laser beam with the same diameter as the via hole at the same position and processing the hole in the PI layer 11. [
그리고 (c)단계(S300)로,And (c) in step S300,
상기 (b)단계(S200)에 의해 복수의 제1바이어홀(Via hole)(H1)이 형성된 상기 내층기판부재(10)의 표면을 동도금하여, 복수의 제1블라인드바이어홀(BVH)(13)와 제1동도금층(20)을 형성한다. The surface of the inner layer substrate member 10 on which the plurality of first via holes H1 are formed is plated by the step (b) (S200) to form a plurality of first blind via holes (BVH) 13 And the first copper plating layer 20 are formed.
이때 이루어지는 동도금은 전해 또는 무전해 중 어느 하나의 방법으로 행하여도 무방하고, 상기 제1바이어홀(Via hole)(H1)의 내주면에 동도금되어 제1블라인드바이어홀(BVH)(13)을 이룬다.The copper plating may be performed by either electrolytic or electroless plating and is plated on the inner circumferential surface of the first via hole H1 to form a first blind via hole (BVH) 13.
그리고 (d)단계(S400)로,(D) In step S400,
상기 (c)단계(S300)에 의해 상기 내층기판부재(10)의 표면에 형성된 상기 제1동도금층(20)과 동박층(12)을 부분적으로 제거하여 회로패턴(21)을 형성한다.The circuit pattern 21 is formed by partially removing the first copper plating layer 20 and the copper foil layer 12 formed on the surface of the innerlayer substrate member 10 by the step (c) (S300).
이때 상기 제1동도금층(20)과 동박층(12)은 서로 동일한 부분이 제거되는 것이 바람직하다.At this time, it is preferable that the first copper plating layer 20 and the copper foil layer 12 are removed from each other.
그리고 (e)단계(S500)로,(E) In step S500,
상기 (d)단계(S400)에 의해 회로패턴(21)이 형성된 상기 내층기판부재(10)의 표면에, 강화섬유에 매트릭스 수지를 예비 함침한 층간접착제(31)와, 상기 층간접착제(31)의 외측면에 접합되는 구리호일(32)로 이루어진 외층기판부재(30)를 접합한다.The interlaminar adhesive 31 preliminarily impregnated with the matrix resin and the interlaminar adhesive 31 are formed on the surface of the inner layer substrate member 10 on which the circuit pattern 21 is formed by the step (d) The outer layer substrate member 30 made of the copper foil 32 bonded to the outer surface of the outer layer substrate member 30 is bonded.
이때 상기 (e)단계(S500)에서 접합되는 외층기판부재(30)는 강화섬유에 매트릭스 수지를 예비 함침한 층간접착제(프리프레그)(31)와, 상기 층간접착제(31)의 외측면에 구리호일(32)이 접합되어 단일체로 구성된다.The outer layer substrate member 30 to be bonded in step (e) (S500) includes an interlayer adhesive (prepreg) 31 preliminarily impregnated with a matrix resin in the reinforcing fiber, And the foil 32 is joined to form a single body.
따라서 회로패턴(21)이 형성된 상기 내층기판부재(10)의 표면에 상기 층간접착제(프리프레그)(31)가 적층된 후 상기 층간접착제(프리프레그)(31)의 상면에 구리호일(32)이 적층되는 구조를 이룬다.The copper foil 32 is formed on the upper surface of the interlayer adhesive (prepreg) 31 after the interlayer adhesive (prepreg) 31 is laminated on the surface of the inner layer substrate member 10 on which the circuit pattern 21 is formed. Are stacked.
그리고 (f)단계(S600)로,(F) In step S600,
상기 (e)단계(S500)에 의해 상기 내층기판부재(10)의 표면에 접합된 외층기판부재(30)에는 상기 제1블라인드바이어(13)와 대향진 회로패턴(21)이 노출되도록, 상기 외측기판부재(30)를 레이저로 제거하여, 내측향으로 갈수록 협소해지는 마름모 형태인 제2바이어홀(H2)을 복수로 형성한다.The outer layer substrate member 30 bonded to the surface of the innerlayer substrate member 10 by the step (e) (S500) is exposed to the first blind via 13 and the counter circuit pattern 21, The outer substrate member 30 is removed by a laser to form a plurality of second via holes H2 which are in the form of a rhombus which narrows toward the inner side.
이때 상기 (f)단계에서 형성되는 제2바이어홀(Via hole)(H2)은 레이저에 의해 내측향으로 갈수록 협소해지는 마름모 형태로 형성하는 것이 바람직하고, 일측면의 외층기판부재(30)를 레이저로 제거해 회로패턴(21)이 노출되도록 한다.The second via hole H2 formed in step (f) is preferably formed in a rhombic shape that becomes narrower toward the inward side by the laser, and the outer layer substrate member 30 on one side is formed as a laser So that the circuit pattern 21 is exposed.
또한 상기 (f)단계에서 형성되는 제2바이어홀(Via hole)(H2)은 상기 (b)단계에서 형성된 제1바이어홀(Via hole)(H1)과 상기 내층기판부재(10)를 이루는 상,하측 동박층(12) 중 어느 한측의 동박층(12)을 기준으로 서로 대칭되어 스택(stack)으로 형성되는 것이 바람직하다.The second via hole H2 formed in the step (f) may be formed on the upper surface of the first via hole H1 formed in the step (b) And the lower copper foil layer 12 are symmetrical with respect to each other on the basis of the copper foil layer 12 on either side of the lower copper foil layer 12,
그리고 (g)단계(S700)로,(G) step S700,
상기 (f)단계(S600)에 의해 제2바이어홀(Via hole)(H2)이 형성된 상기 외층기판부재(30)의 표면을 동도금하여, 상기 내층기판부재(10)를 이루는 상,하측 동박층(12) 중 어느 한 측의 동박층(12)을 기준으로 각각의 제1블라인드바이어(13)와 서로 대칭되게 스택(stack)으로 제2블라인드바이어(41)와, 제2동도금층(40)을 형성하여 연성회로기판을 완성한다. The surface of the outer layer substrate member 30 on which the second via hole H2 is formed is plated by the step (f) (S600) to form upper and lower copper foil layers 10, The second blind via 41 and the second copper plating layer 40 are stacked on the first blind via 13 symmetrically with respect to the first blind via 13 on either side of the first copper plating layer 12, Thereby completing the flexible circuit board.
이때 상기 제2바이어홀(Via hole)(H2)을 동도금으로 완전히 메워져 제2블라인드바이어(41)로 형성되는 것이 바람직하다.At this time, it is preferable that the second via hole (H2) is completely filled with the copper plating and is formed as the second blind via (41).
또한 상기한 (e)단계(S500) 내지 (g)단계(S700)를 연속반복적으로 수행하여 적어도 3층 이상의 다층연성회로기판을 제조할 수도 있다.At least three or more multi-layer flexible printed circuit boards may be manufactured by repeating the above-described steps (e) (S500) to (g) (S700).
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
H1: 제1바이어홀 H2: 제2바이어홀
10: 내층기판부재 11: PI층
12: 동박층 13: 제1블라인드바이어
20: 제1동도금층 21: 회로패턴
30: 외층기판부재 31: 층간접착제(프리프레그)
32: 구리호일 40: 제2동도금층
41: 제2블라인드바이어
H1: first via hole H2: second via hole
10: Inner layer substrate member 11: PI layer
12: copper foil layer 13: first blind via
20: first copper plating layer 21: circuit pattern
30: outer layer substrate member 31: interlayer adhesive (prepreg)
32: copper foil 40: second copper plating layer
41: second blind via

Claims (4)

  1. (a)PI층을 중심으로 상기 PI층의 상,하측 양면에 각각 동박층을 적층하여 내층기판부재를 준비하는 단계;
    (b)상기 (a)단계에 의해 준비된 내층기판부재의 지정 위치에, 레이저로 상측 동박층에서 PI층 또는 하측동박층에서 PI층을 차례로 제거하여 내측향으로 갈수록 협소해지는 마름모 형태의 제1바이어홀을 복수로 형성하는 단계;
    (c)상기 (b)단계에 의해 복수의 제1바이어홀이 형성된 상기 내층기판부재의 표면에, 동도금하여 복수의 제1블라인드바이어와 제1동도금층을 형성하는 단계;
    (d)상기 (c)단계에 의해 상기 내층기판부재의 표면에 형성된 상기 제1동도금층과 동박층을 부분적으로 제거하여 회로패턴을 형성하는 단계;
    (e)상기 (d)단계에 의해 회로패턴이 형성된 상기 내층기판부재의 표면에, 강화섬유에 매트릭스 수지를 예비 함침한 층간접착제와, 상기 층간접착제의 외측면에 접합되는 구리호일로 이루어진 외층기판부재를 접합하는 단계;
    (f)상기 (e)단계에 의해 상기 내층기판부재의 표면에 접합된 외층기판부재에는 상기 제1블라인드바이어와 대향진 회로패턴이 노출되도록, 상기 외측기판부재를 레이저로 제거하여, 내측향으로 갈수록 협소해지는 마름모 형태인 제2바이어홀을 복수로 형성하는 단계;
    (g)상기 (f)단계에 의해 제2바이어홀이 형성된 외층기판부재의 표면에 동도금하여, 상기 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 각각의 제1블라인드바이어와 서로 대칭되게 스택(stack)으로 제2블라인드바이어와, 제2동도금층을 형성하여 연성회로기판을 완성하는 단계로 이루어지는 연성회로기판 제조방법.
    (a) preparing an inner layer substrate member by laminating copper foil layers on both upper and lower sides of the PI layer with the PI layer as a center;
    (b) a step of removing the PI layer from the upper copper layer or the PI layer from the lower copper foil layer in order by the laser, in a predetermined position of the inner layer substrate member prepared in the step (a) Forming a plurality of holes;
    (c) forming a plurality of first blind via holes and a first copper plating layer by copper plating on the surface of the inner layer substrate member having the plurality of first via holes formed by the step (b);
    (d) forming a circuit pattern by partially removing the first copper plating layer and the copper foil layer formed on the surface of the inner layer substrate member by the step (c);
    (e) an outer layer substrate made of a copper foil bonded to the outer surface of the interlayer adhesive, and an interlayer adhesive, which is preliminarily impregnated with the matrix resin in the reinforcing fiber, on the surface of the inner layer substrate member on which the circuit pattern is formed by the step (d) Joining members;
    (f) removing the outer substrate member with a laser to expose the first blind via and the counter circuit pattern to the outer layer substrate member bonded to the surface of the inner layer substrate member by the step (e) Forming a plurality of second via holes in a rhomboidal shape which becomes narrower and narrower;
    (g) copper plating is performed on the surface of the outer layer substrate member on which the second via hole is formed by the step (f) to form a first copper layer on either the upper or lower copper layer, Forming a second copper plating layer on the second blind via and stacking the second blind via with the blind via to form a flexible circuit board.
  2. 삭제delete
  3. 삭제delete
  4. 삭제delete
KR1020120109272A 2012-09-28 2012-09-28 Manufacturing multilayer flexible printed circuit board KR101395904B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120109272A KR101395904B1 (en) 2012-09-28 2012-09-28 Manufacturing multilayer flexible printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120109272A KR101395904B1 (en) 2012-09-28 2012-09-28 Manufacturing multilayer flexible printed circuit board

Publications (2)

Publication Number Publication Date
KR20140042471A KR20140042471A (en) 2014-04-07
KR101395904B1 true KR101395904B1 (en) 2014-05-15

Family

ID=50651639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109272A KR101395904B1 (en) 2012-09-28 2012-09-28 Manufacturing multilayer flexible printed circuit board

Country Status (1)

Country Link
KR (1) KR101395904B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209330A (en) * 2002-01-15 2003-07-25 Ube Ind Ltd Double-sided circuit board and manufacturing method thereof
KR100789531B1 (en) * 2006-10-23 2007-12-28 삼성전기주식회사 Fabricating method of rigid flexible printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209330A (en) * 2002-01-15 2003-07-25 Ube Ind Ltd Double-sided circuit board and manufacturing method thereof
KR100789531B1 (en) * 2006-10-23 2007-12-28 삼성전기주식회사 Fabricating method of rigid flexible printed circuit board

Also Published As

Publication number Publication date
KR20140042471A (en) 2014-04-07

Similar Documents

Publication Publication Date Title
JP5529239B2 (en) Multilayer hard and flexible printed circuit board and method for manufacturing the same
JP2008021960A (en) Rigid flexible printed circuit board, and manufacturing method thereof
US20120181074A1 (en) Wiring board and method for manufacturing the same
JP6293998B2 (en) Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method
TW200410621A (en) Flexible rigid printed circuit board and method of fabricating the board
JP2004319962A (en) Flex rigid printed wiring board and its manufacturing method
TW201406224A (en) Multilayer printed circuit board and method for manufacturing same
TW201406222A (en) Multilayer printed circuit board and method for manufacturing same
KR100843368B1 (en) Fabricating method of multi layer printed circuit board
EP2327282B1 (en) Additional functionality single lammination stacked via with plated through holes for multilayer printed circuit boards
KR101282965B1 (en) Novel printed circuit board and method of producing the same
JP2013106034A (en) Manufacturing method of printed circuit board
KR20160080855A (en) Multi layer rigid-flexible printed circuit board and method of manufacturing the same
KR101023372B1 (en) Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
TW201547343A (en) Manufacturing method of multilayer flexible circuit structure
JP2010278067A (en) Method of manufacturing multilayer flexible printed circuit board, and multilayer circuit base material
KR101395904B1 (en) Manufacturing multilayer flexible printed circuit board
JP2005109299A (en) Multilayer wiring board and its manufacturing method
JP2004158671A (en) Multilayer board and its producing process
KR20150062059A (en) Multi layer rigid-flexible printed circuit board and method for manufacturing thereof
KR101557225B1 (en) Rigid flexible circuit board manufacturing method
KR100894701B1 (en) Rigid-flexible Print circuit board and method for manufacturing thereof
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
KR100745520B1 (en) Multi-layered printed circuit board and the manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee