JP2003209330A - Double-sided circuit board and manufacturing method thereof - Google Patents
Double-sided circuit board and manufacturing method thereofInfo
- Publication number
- JP2003209330A JP2003209330A JP2002005717A JP2002005717A JP2003209330A JP 2003209330 A JP2003209330 A JP 2003209330A JP 2002005717 A JP2002005717 A JP 2002005717A JP 2002005717 A JP2002005717 A JP 2002005717A JP 2003209330 A JP2003209330 A JP 2003209330A
- Authority
- JP
- Japan
- Prior art keywords
- double
- metal
- circuit board
- sided
- sided circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体素子を搭
載できる両面回路基板及びその製造方法に関し、特にＵ
Ｖ−ＹＡＧレ−ザ−加工を孔加工に用いることにより、
所望の位置に金属箔への孔形成とポリイミドフィルムへ
の孔形成とを同時に行うことにより、量産性に優れた両
面回路基板及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a double-sided circuit board on which a semiconductor element can be mounted and a method for manufacturing the same, and more particularly to U.
By using V-YAG laser processing for hole processing,
The present invention relates to a double-sided circuit board excellent in mass productivity by simultaneously forming holes in a metal foil and holes in a polyimide film at desired positions, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】最近の電子機器の小型化、高密度実装
化、高性能化の要求に対し、導体パタ−ンの細線化、ス
ル−ホ−ル、部品孔等の孔の小孔化、ランド、パッド等
の小径化および配線板のフレキシブル化及び多層化に対
して、スル−ホ−ルを設ける代わりにブラインドビアホ
−ルを設ける場合が増えている。小径ブラインドビアホ
−ル形成は、従来のドリルやパンチング加工方法では不
可能である。一般には、片側の金属箔にエッチング加工
にて孔加工を施した後、ＣＯ２レ−ザ−を照射してブラ
インドビアホ−ルが形成される。2. Description of the Related Art In response to recent demands for miniaturization, high-density mounting, and high performance of electronic equipment, thin conductor patterns, small holes such as through holes and component holes, In order to reduce the diameter of lands, pads, etc., and to make wiring boards flexible and multi-layered, blind via holes are increasingly provided instead of through holes. Forming small diameter blind via holes is not possible with conventional drilling and punching methods. In general, a blind via hole is formed by irradiating a metal foil on one side with holes by etching and then irradiating it with a CO 2 laser.
【０００３】例えば、特開平１０−１５４７３０号公報
には、２層ＣＣＬとして新日化学社製テ−プを使用し、
片面の銅箔にフォトレジストコ−ティングしてパタ−ン
を形成した後、ＣＯ２レ−ザ−でパタ−ンに対応する部
分のポリイミドフィルムを除去してブラインドホ−ルを
形成し、ブラインドホ−ル底部に堆積したポリイミド膜
をデスミアした後、底部の銅箔の一部および微量のポリ
イミドをエッチングおよびデスミアして除去し、導電化
処理した後、銅メッキしてブラインドビアホ−ルを形成
した例が記載されている。For example, in Japanese Unexamined Patent Publication No. 10-154730, a tape manufactured by Shin Nihon Kagaku Co., Ltd. is used as a two-layer CCL.
After forming the emission, CO 2 Le - - pattern by coating - photoresist co on one surface of a copper foil The - in pattern - blind e by removing the polyimide film portion corresponding to the down - to form a Le, blind After desmearing the polyimide film deposited on the bottom of the hole, a part of the copper foil at the bottom and a small amount of polyimide are removed by etching and desmearing, and after conducting a conductive treatment, copper is plated to form a blind via hole. The example formed is described.
【０００４】このように、従来公知の方法によれば、銅
箔にフォトレジストコ−ティングしてパタ−ンを形成す
る工程とＣＯ２レ−ザ−でパタ−ンに対応する部分のポ
リイミドフィルムを除去してブラインドホ−ルを形成す
る必要があり、ブラインドビアホ−ル形成に二工程が必
要である。さらに、特に小径ブラインドビアホ−ル形成
の場合にはＣＯ２レ−ザ−のみを使用すると薄膜が孔最
下底部に残存しやすい。このため、従来公知の両面回路
基板及びその製造方法は量産性が劣る。As described above, according to the conventionally known method, the step of forming a pattern by photoresist coating on a copper foil and the portion of the polyimide film corresponding to the pattern in the CO 2 laser are used. Must be removed to form a blind hole, and two steps are required to form a blind via hole. Further, especially in the case of forming a small-sized blind via hole, the thin film tends to remain at the bottom of the bottom of the hole if only the CO 2 laser is used. Therefore, the conventionally known double-sided circuit board and its manufacturing method are inferior in mass productivity.
【０００５】また、形成された小径ブラインドビアホ−
ル上に保護膜（ソルダ−レジスト）を形成する場合、一
般的なスクリ−ン印刷では孔底部に気泡が残りやすく、
気泡の生じない保護膜形成が求められている。Further, the formed small-diameter blind via hole
When a protective film (solder resist) is formed on the solder, air bubbles tend to remain at the bottom of the holes in general screen printing,
It is required to form a protective film that does not generate bubbles.
【０００６】[0006]
【発明が解決しようとする課題】従って、この発明の目
的は、量産性が改良された両面回路基板、及びその製造
方法を提供することである。また、この発明の他の目的
は、小径ブラインドビアホ−ル上に保護膜を形成しても
孔底部の気泡残りを実質上なくした両面回路基板の製造
方法を提供することである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a double-sided circuit board with improved mass productivity and a method for manufacturing the same. Another object of the present invention is to provide a method for manufacturing a double-sided circuit board in which the residual air bubbles at the bottom of the hole are substantially eliminated even if a protective film is formed on the small-sized blind via hole.
【０００７】[0007]
【課題を解決するための手段】この発明は、金属層がポ
リイミドフィルムの両面に積層された両面金属積層体の
一方の面の所望の位置にレ−ザ−加工により当該面の金
属層およびポリイミドフィルムに孔が形成されており、
孔内に金属メッキによってブラインドビアホ−ルが形成
され、両面の金属層がエッチング加工され、両面にソル
ダ−レジストが形成されてなる両面回路基板に関する。
さらに、この発明は、前記の両面回路基板のソルダ−レ
ジストの開孔部分の金属層上に金メッキ層が形成されて
なる両面回路基板（両面配線基板ともいう。）に関す
る。According to the present invention, a metal layer and a polyimide layer on a surface of a double-sided metal laminate, in which a metal layer is laminated on both sides of a polyimide film, are laser-processed at a desired position on the surface. There are holes in the film,
The present invention relates to a double-sided circuit board in which a blind via hole is formed in a hole by metal plating, metal layers on both sides are etched, and a solder resist is formed on both sides.
Further, the present invention relates to a double-sided circuit board (also referred to as a double-sided wiring board) in which a gold plating layer is formed on the metal layer in the opening portion of the solder resist of the double-sided circuit board.
【０００８】また、この発明は、金属層がポリイミドフ
ィルムの両面に積層された両面金属積層体の一方の面の
所望の位置にレ−ザ−加工により当該面の金属層および
ポリイミドフィルムに同時に孔加工を行い、孔内に金属
メッキしてブラインドビアホ−ルを形成し、両面の金属
層にエッチング加工を施した後、両面にソルダ−レジス
トを形成する両面回路基板の製造方法に関する。Further, according to the present invention, a metal layer on both sides of a polyimide film is laminated on both sides of a polyimide film by laser processing at a desired position on one surface of the double-sided metal laminate, and the metal layer and the polyimide film on the surface are simultaneously perforated. The present invention relates to a method for manufacturing a double-sided circuit board, in which a blind via hole is formed by performing metal processing in a hole by performing processing, etching processing is performed on metal layers on both surfaces, and then solder resist is formed on both surfaces.
【０００９】さらに、この発明は、金属層がポリイミド
フィルムの両面に積層された両面金属積層体の一方の面
の所望の位置にレ−ザ−加工により当該面の金属層およ
びポリイミドフィルムに同時に孔加工を行い、孔内に金
属メッキしてブラインドビアホ−ルを形成し、両面の金
属層にエッチング加工を施した後、真空下において感光
性ドライフィルムをラミネ−トし、露光現像操作にて所
定の位置にパタ−ンを形成する両面回路基板の製造方法
に関する。Further, according to the present invention, a metal layer is laminated on both sides of a polyimide film, and at a desired position on one surface of a double-sided metal laminate, the metal layer and the polyimide film on the surface are simultaneously perforated by laser processing. After processing, metal is plated in the holes to form blind via holes, and after etching the metal layers on both sides, the photosensitive dry film is laminated under vacuum and exposed and developed. The present invention relates to a method for manufacturing a double-sided circuit board in which a pattern is formed at a predetermined position.
【００１０】[0010]
【発明の実施の形態】以下にこの発明の好ましい態様を
列記する。
１）両面金属積層体が、金属箔が熱圧着特性を付与され
たポリイミドフィルムの両面に熱圧着して積層されたも
のである上記の両面回路基板及びその製造方法。
２）ソルダ−レジストが、硬化後の単体で１００ｋｇｆ
／ｍｍ２以下の引張弾性率を有するものであって、実質
的に反りの発生しないものである上記の両面回路基板。Preferred embodiments of the present invention will be listed below. 1) The double-sided circuit board and the manufacturing method thereof, wherein the double-sided metal laminate is one in which a metal foil is laminated by thermocompression bonding on both sides of a polyimide film provided with thermocompression bonding characteristics. 2) Solder resist is 100 kgf after curing
The double-sided circuit board as described above, which has a tensile elastic modulus of / mm 2 or less and does not substantially warp.
【００１１】３）レ−ザ−加工が、ＵＶ−ＹＡＧレ−ザ
−を用いて行われる上記の両面回路基板の製造方法。
４）ソルダ−レジストが、感光性ドライフィルムタイプ
であって真空下においてラミネ−トした後、露光現像操
作にて所定の位置にパタ−ンを形成できるものである上
記の両面回路基板の製造方法。3) A method for manufacturing the above-mentioned double-sided circuit board, wherein the laser processing is carried out by using a UV-YAG laser. 4) The method for producing a double-sided circuit board as described above, wherein the solder resist is a photosensitive dry film type and can form a pattern at a predetermined position by an exposure and development operation after being laminated under vacuum. .
【００１２】以下、この発明を、この発明の両面回路基
板の一例を示す図１およびこの発明の製造方法の一例の
工程を示す図２を用いて説明する。図１において、両面
回路基板１は、金属層２および３がポリイミドフィルム
４の両面に積層された両面金属積層体の一方の面の所望
の位置にレ−ザ−加工により当該面の金属層３およびポ
リイミドフィルム４に孔が形成されており、孔内に金属
メッキ５によってブラインドビアホ−ル６が形成され、
両面の金属層がエッチング加工され、両面にソルダ−レ
ジスト７が形成されてなり、さらに該ソルダ−レジスト
の開孔部分の金属層上に金属メッキ層８が形成されてい
る。The present invention will be described below with reference to FIG. 1 showing an example of the double-sided circuit board of the present invention and FIG. 2 showing steps of an example of the manufacturing method of the present invention. Referring to FIG. 1, a double-sided circuit board 1 includes a metal layer 3 on the surface of a double-sided metal laminated body in which metal layers 2 and 3 are laminated on both sides of a polyimide film 4 at a desired position by laser processing. And a hole is formed in the polyimide film 4, and a blind via hole 6 is formed in the hole by metal plating 5.
The metal layers on both sides are etched to form solder resists 7 on both sides, and a metal plating layer 8 is further formed on the metal layer in the opening portions of the solder resists.
【００１３】この発明の両面回路基板の製造方法の一例
を示す図２において、最終工程である（Ｅ）における両
面回路基板１は、（Ａ）に示す金属層２および３がポリ
イミドフィルム４の両面に積層された両面金属積層体
が、（Ｂ）に示す両面金属積層体の一方の面の所望の位
置にレ−ザ−加工により当該面の金属層およびポリイミ
ドフィルムに同時に孔加工を行い、（Ｃ）に示す孔内に
金属メッキして金属メッキ５およびブラインドビアホ−
ル６を形成し、（Ｄ）に示す両面の金属層にエッチング
加工を施した後、（Ｅ）に示す両面にソルダ−レジスト
７を形成して製造され、通常は、ソルダ−レジストの開
孔部分の金属層上に金メッキ層８が形成される。In FIG. 2 showing an example of the method for manufacturing a double-sided circuit board of the present invention, the double-sided circuit board 1 in the final step (E) has a metal layer 2 and 3 shown in (A) on both sides of a polyimide film 4. The double-sided metal laminate laminated on (1) simultaneously performs perforation on a desired position on one surface of the double-sided metal laminate shown in (B) by laser processing on the metal layer and the polyimide film on the surface, ( In the hole shown in C), the metal is plated to the metal plate 5 and the blind via hole.
(6) is formed, the metal layers on both sides shown in (D) are etched, and then solder resist 7 is formed on both sides shown in (E). The gold plating layer 8 is formed on the metal layer of the part.
【００１４】この発明における金属層としては、銅、ア
ルミニウム、鉄、金などの金属箔や金属膜あるいはこれ
ら金属の合金箔や合金膜が挙げられるが、好適には圧延
銅箔、電解銅箔、蒸着および／またはメッキ銅膜などが
あげられる。金属箔として、表面粗度の余り大きくなく
かつ余り小さくない、好適にはポリイミドとの接触面の
Ｒｚが３μｍ以下、特に０．５〜３μｍ、その中でも特
に１．５〜３μｍであるものが好ましい。このような金
属箔、例えば銅箔はＶＬＰ、ＬＰ（またはＨＴＥ）とし
て知られている。金属箔の厚さは、１μｍ〜１２μｍ程
度、特に２μｍ〜９μｍ程度であることが好ましい。金
属箔の厚みが大きくなるほどファインパタ−ン化に不利
である。また、Ｒｚが小さい場合には、金属箔表面を表
面処理したものを使用してもよい。Examples of the metal layer in the present invention include metal foils and metal films of copper, aluminum, iron, gold and the like, and alloy foils and alloy films of these metals, preferably rolled copper foil, electrolytic copper foil, Examples include vapor deposition and / or plated copper film. As the metal foil, one having a surface roughness that is not so large and not so small, preferably has an Rz of a contact surface with polyimide of 3 μm or less, particularly 0.5 to 3 μm, and particularly preferably 1.5 to 3 μm. . Such metal foils, eg copper foils, are known as VLPs, LPs (or HTEs). The thickness of the metal foil is preferably about 1 μm to 12 μm, and more preferably about 2 μm to 9 μm. The larger the thickness of the metal foil, the more disadvantageous it is for fine patterning. When Rz is small, a metal foil surface-treated may be used.
【００１５】この発明におけるポリイミドフィルムとし
て、高耐熱性と柔軟性とを兼ね備えたガラス転移温度が
３００〜３７５℃程度であるポリイミドからなる単一層
ポリイミドフィルムであってもよいが、多層ポリイミド
フィルム、特に両面に熱圧着性および／または柔軟性の
ポリイミド層を有し全体の厚みが７〜４０μｍ程度、特
に７〜２５μｍ程度であって引張弾性率（２５℃）が４
００〜１０００ｋｇｆ／ｍｍ2程度であるものが高密度
化の点から好ましい。The polyimide film in the present invention may be a single-layer polyimide film made of polyimide having both high heat resistance and flexibility and a glass transition temperature of about 300 to 375 ° C., but a multilayer polyimide film, particularly It has a thermocompression-bondable and / or flexible polyimide layer on both sides and has a total thickness of about 7 to 40 μm, particularly about 7 to 25 μm and a tensile elastic modulus (25 ° C.) of 4
It is preferably about 100 to 1000 kgf / mm 2 from the viewpoint of high density.
【００１６】この発明においては、好適には金属箔と熱
圧着性多層ポリイミドフィルムとを、好適にはダブルベ
ルトプレスによって加熱圧着して張り合わせることによ
って、金属箔がポリイミドフィルムの両面に積層された
両面金属積層体を得ることができる。In the present invention, the metal foil is laminated on both sides of the polyimide film, preferably by thermocompression bonding the metal foil and the thermocompression-bonding multilayer polyimide film, preferably by a double belt press, and pasting them together. A double-sided metal laminate can be obtained.
【００１７】この発明においては、前記のようにして形
成した積層体のポリイミドフィルムをレ−ザ−加工し
て、フィルムに貫通穴（スル−ホ−ル）を形成する。例
えば、レ−ザ−として、ＵＶ−ＹＡＧレ−ザ−（あるい
は同じ作用・効果を発揮するレ−ザ−）によって発振波
長が２６０〜４００ｎｍ程度の範囲にある紫外領域にあ
るレ−ザ−を使用することができる。また、レ−ザ−加
工は、両面の金属層の片面の金属層の所望の位置にレ−
ザ−を照射して、好適には２０〜１００μｍφ、特に約
３０〜１００μｍφの孔を形成する。同時にディフォ−
カスしてポリイミドフィルム層にも同一形状にレ−ザ−
を照射して孔を形成する。In the present invention, the polyimide film of the laminate formed as described above is laser-processed to form through holes in the film. For example, as a laser, a laser in the ultraviolet region whose oscillation wavelength is in the range of about 260 to 400 nm by a UV-YAG laser (or a laser which exhibits the same action and effect) is used. Can be used. Further, the laser processing is carried out by lasering the metal layers on both sides to a desired position on the metal layer on one side.
The wafer is irradiated to form holes having a diameter of preferably 20 to 100 μmφ, particularly about 30 to 100 μmφ. At the same time
Laser to the same shape for the polyimide film layer
To form holes.
【００１８】次いで、レ−ザ−加工部を過マンガン酸カ
リ水溶液などの酸化剤によってデスミア処理した後、金
属メッキによってブラインドホ−ルを形成する。前記の
金属メッキ法としては、例えば特開平１１−５１４２５
号公報に記載された方法によって行うことができる。例
えば、ブラインドビアホ−ル等の内部において、Ｐｄ−
Ｓｎ被膜を活性化し、導電性を高めて金属メッキ、好適
には電解銅メッキする方法が挙げられる。Next, the laser-processed portion is desmeared with an oxidizing agent such as an aqueous solution of potassium permanganate, and then a blind hole is formed by metal plating. As the above-mentioned metal plating method, for example, Japanese Patent Laid-Open No. 11-51425.
It can be performed by the method described in the publication. For example, in a blind via hole or the like, Pd-
A method of activating the Sn coating to increase conductivity and metal plating, preferably electrolytic copper plating can be mentioned.
【００１９】すなわち、パラジウム−スズコロイド触媒
を用いることにより形成されるパラジウム−スズ被膜
を、還元剤を含むアルカリアクセラレ−タ−浴に浸漬す
ることことによってパラジウム−スズ被膜の導電性向上
方法である。パラジウム−スズ被膜は、パラジウム−ス
ズコロイド触媒を用いることにより得られる被膜で、こ
の被膜は、一般にはいわゆるＤＰＳ（Direct Plating S
ystem）法の中で行われるものである。That is, it is a method for improving the conductivity of a palladium-tin coating by immersing the palladium-tin coating formed by using the palladium-tin colloid catalyst in an alkaline accelerator bath containing a reducing agent. . The palladium-tin coating is a coating obtained by using a palladium-tin colloid catalyst, and this coating is generally called DPS (Direct Plating S
ystem) method.
【００２０】具体的なＤＰＳ法は、次のようにして実施
される。まず、モノエタノ−ルアミン、ノニオン系界面
活性剤、カチオン系界面活性剤等を用いて、孔部の金属
およびポリイミドを脱脂し、アルカリ性過マンガン酸溶
液でデスミアし、次いで過硫酸ソ−ダを用いてソフトエ
ッチング後、塩化ナトリウム、塩酸等にプレディップす
る。 これらの工程の後、パラジウム−スズコロイドの
液に浸漬するアクチベ−ティング工程でＰｄ−Ｓｎ被膜
を形成させ、最後に炭酸ソ−ダ、炭酸カリおよび銅イオ
ンを含むアルカリアクセラレ−タ−浴および硫酸を含む
酸性アクセラレ−タ−浴で活性化する際に、活性化に用
いるアルカリ性アクセラレ−タ−浴に還元剤を添加すれ
ば良い。添加することのできる還元剤の例としては、例
えば、ホルムアルデヒド、アセトアルデヒド、プロピオ
ンアルデヒド、ベンズアルデヒド等のアルデヒド類、カ
テコ−ル、レゾルシン、アスコルビン酸等が挙げられ
る。還元剤を添加するアルカリ性アクセラレ−タ−浴と
しては、炭酸ナトリウム、炭酸カリウムおよび銅イオン
を含むものが好ましい。前記の方法により、Ｐｄ−Ｓｎ
からなる抵抗値の低い被膜を得ることができ、次工程で
の電気銅めっきによる被覆時間を短縮することが可能と
なる。The specific DPS method is carried out as follows. First, using monoethanolamine, nonionic surfactant, cationic surfactant, etc., degrease the metal and polyimide in the pores, desmear with an alkaline permanganate solution, and then use sodium persulfate. After soft etching, pre-dip in sodium chloride, hydrochloric acid, etc. After these steps, a Pd-Sn film is formed by an activating step of immersing in a solution of palladium-tin colloid, and finally, an alkali accelerator bath containing sodium carbonate, potassium carbonate and copper ions and sulfuric acid. When activating with an acidic accelerator bath containing, a reducing agent may be added to the alkaline accelerator bath used for activation. Examples of reducing agents that can be added include aldehydes such as formaldehyde, acetaldehyde, propionaldehyde, benzaldehyde, catechol, resorcin, and ascorbic acid. The alkaline accelerator bath to which the reducing agent is added preferably contains sodium carbonate, potassium carbonate and copper ions. By the method described above, Pd-Sn
It is possible to obtain a coating film having a low resistance value, and it is possible to shorten the coating time by electrolytic copper plating in the next step.
【００２１】次いで、酸洗浄した後、金属メッキ、好適
には電気銅メッキする。電気メッキにおいては、電流密
度を２Ａ／ｄｍｍ〜８Ａ／ｄｍｍに設定し、硫酸銅が１
８０〜２４０ｇ／ｌ、硫酸４５〜６０ｇ／ｌ、塩素イオ
ン２０〜８０ｇ／ｌ、添加剤としてチオ尿素、デキスト
リン又はチオ尿素と糖蜜とを添加して行うことが好まし
い。前記の方法によって厚さ３〜３０μｍの銅メッキな
どの金属メッキ層５を形成し、孔径が３０〜１００μｍ
程度のブラインドビアホ−ル６を形成することができ
る。Then, after acid cleaning, metal plating, preferably electrolytic copper plating is performed. In electroplating, the current density is set to 2 A / dmm to 8 A / dmm and copper sulfate is set to 1
It is preferable to add 80 to 240 g / l, sulfuric acid 45 to 60 g / l, chloride ion 20 to 80 g / l, and thiourea, dextrin or thiourea and molasses as additives. A metal plating layer 5 such as copper plating having a thickness of 3 to 30 μm is formed by the above method, and the hole diameter is 30 to 100 μm.
Some degree of blind via holes 6 can be formed.
【００２２】次いで、メッキした金属層および金属層に
フォトプロセスとエッチングにより、所定のパタ−ンを
有するグランド配線層を形成し、銅箔層にフォトプロセ
スとエッチングにより、所定のパタ−ンを有する信号配
線層を形成することが好ましい。この両面に、または少
なくともブラインドホ−ルが形成されているグランド配
線層側に、好適にはドライフィルムタイプの感光性ソル
ダ−レジストを、好適には真空ラミネ−タにてラミネ−
トし、露光現像操作で所望のパタ−ンを有するソルダ−
レジスト層をグランド配線層、信号配線層ともに形成す
ることにより、両面回路基板を得ることができる。この
後、通常はソルダ−レジストの開孔部分の銅層に、それ
自体公知の方法によって電解ニッケル／金メッキ層ある
いは電解すず／金メッキ層を形成することにより、両面
回路基板を得ることができる。Next, a ground wiring layer having a predetermined pattern is formed on the plated metal layer and the metal layer by a photo process and etching, and a predetermined pattern is formed on the copper foil layer by a photo process and etching. It is preferable to form the signal wiring layer. A dry film type photosensitive solder resist, preferably a vacuum film laminator, is preferably formed on the ground wiring layer side on which both the blind holes are formed, on both sides of this layer.
And a solder having a desired pattern in the exposure and development operation.
A double-sided circuit board can be obtained by forming the resist layer on both the ground wiring layer and the signal wiring layer. Thereafter, a double-sided circuit board can be obtained by forming an electrolytic nickel / gold plating layer or an electrolytic tin / gold plating layer on the copper layer in the open part of the solder resist by a method known per se.
【００２３】この発明における感光性ソルダ−レジスト
としては、インキタイプの感光性ソルダ−レジスト、例
えば特開２０００−２１２４４６号公報に記載のイミド
シロキサン系の感光性樹脂組成物や、特開２０００−１
０９５４１号公報に記載のエポキシアクリレ−ト系の感
光性熱硬化性樹脂組成物などであってもよいが、好適に
はドライフィルムタイプの感光性ソルダ−レジストが挙
げられる。As the photosensitive solder resist in the present invention, an ink type photosensitive solder resist, for example, the imidosiloxane-based photosensitive resin composition described in JP-A-2000-212446 and JP-A-2000-1.
Although it may be an epoxy acrylate type photosensitive thermosetting resin composition described in JP-A-09541, a dry film type photosensitive solder resist is preferable.
【００２４】特に、ソルダ−レジストとして硬化後の単
体で１００ｋｇｆ／ｍｍ２以下の引張弾性率を有するも
のは、実質的に反りの発生しない保護膜として使用でき
るため好適である。このような硬化後に保護膜として使
用できるドライフィルムタイプの感光性ソルダ−レジス
トとして、日本ポリテック株式会社のＦＰＣ用ドライフ
ィルムソルダ−マスク（ウレタンゴムとエポキシアクリ
レ−トとを主材とし、難燃剤、開始剤を含有する感光性
樹脂組成物：硬化後に３８ｋｇｆ／ｍｍ２の引張弾性率
を示す）や、宇部興産株式会社の特願２００１−３５９
７９０号明細書に記載のエポキシアクリレ−ト樹脂と非
対称性芳香族テトラカルボン酸二無水物とα、ω−ビス
（３−アミノプロピル）ポリジメチルシロキサンとの反
応物であるオリゴマ−とエポキシ樹脂と光重合開始剤と
を含む感光性樹脂組成物のドライフィルム（硬化後に約
６０ｋｇｆ／ｍｍ２の引張弾性率を示す）が好適であ
る。前記のドライフィルムタイプの感光性ソルダ−レジ
ストによれば、従来のカバ−レイタイプに比べて、耐メ
ッキ性良好、ブランキング不要、微細化が可能、接着剤
のしみ出しがなくなるなどの効果が得られる。In particular, as a solder resist, a cured single substance having a tensile elastic modulus of 100 kgf / mm 2 or less is suitable because it can be used as a protective film that does not substantially warp. As a dry film type photosensitive solder resist that can be used as a protective film after such curing, a dry film solder mask for FPC of Japan Polytech Co., Ltd. (mainly composed of urethane rubber and epoxy acrylate, flame retardant , A photosensitive resin composition containing an initiator: shows a tensile elastic modulus of 38 kgf / mm 2 after curing), and Japanese Patent Application No. 2001-359 of Ube Industries, Ltd.
No. 790, the epoxy acrylate resin, the asymmetric aromatic tetracarboxylic dianhydride, and the oligomer and epoxy resin which are the reaction products of α, ω-bis (3-aminopropyl) polydimethylsiloxane. A dry film of a photosensitive resin composition containing (1) and a photopolymerization initiator (having a tensile elastic modulus of about 60 kgf / mm 2 after curing) is suitable. According to the above-mentioned dry film type photosensitive solder resist, compared with the conventional coverlay type, good plating resistance, blanking unnecessary, miniaturization possible, and exudation of adhesive agent are eliminated. can get.
【００２５】[0025]
【実施例】以下、実施例によりこの発明を具体的に説明
するが、この発明はこれらの実施例に限定されるもので
はない。実施例、比較例における試験・評価方法または
判定基準は次に示すとおりである。The present invention will be specifically described below with reference to examples, but the present invention is not limited to these examples. The test / evaluation methods or criteria in Examples and Comparative Examples are as follows.
【００２６】合成例１
ブタンジオ−ル型エポキシ樹脂６０．９２ｇ、アクリル
酸３９．０８ｇ、反応促進剤０．５０ｇ、重合禁止剤を
８０℃で３０時間反応させて得た、酸価２．２６ｍｇＫ
ＯＨ／ｇの淡黄色透明なエポキシアクリレ−ト樹脂１
６．６９ｇ、２，３，３’，４’−ビフェニルテトラカ
ルボン酸二無水物５９．９５ｇとメタノ−ル７５ｇ、消
泡剤、α、ω−ビス（３−アミノプロピル）ポリジメチ
ルシロキサン（アミン当量４６０）９３．７２ｇを加
え、１９０℃まで昇温し、水を留去しながら、６時間反
応させて得た、茶褐色の粘調物である生成物［ＧＰＣ分
析による分子量分布は重量平均分子量５１２０、１１８
０、４００にピ−クを持つトリモ−ダルなもの］３３．
３１ｇ、シクロヘキサノン３０ｇとを８０℃で３時間反
応させて得られた、淡褐色のオリゴマ−溶液［酸価：３
６．６７ｍｇＫＯＨ／ｇ、ＧＰＣ分析による分子量分
布：重量平均分子量６４７０、９９０、５６０、２５０
にピ−クを持つマルチモ−ダルなもの］６０ｇに対し、
フタロシアニングリ−ン０．３８ｇを加え、一旦ろ過し
た。Synthesis Example 1 Acid value 2.26 mgK obtained by reacting butanediol-type epoxy resin 60.92 g, acrylic acid 39.08 g, reaction accelerator 0.50 g and polymerization inhibitor at 80 ° C. for 30 hours.
OH / g pale yellow transparent epoxy acrylate resin 1
6.69 g, 2,3,3 ', 4'-biphenyltetracarboxylic dianhydride 59.95 g and methanol 75 g, defoamer, α, ω-bis (3-aminopropyl) polydimethylsiloxane (amine Equivalent 460) 93.72 g was added, the temperature was raised to 190 ° C., the reaction was performed for 6 hours while distilling water, and the product was a brownish-brown viscous product [the molecular weight distribution by GPC analysis is a weight average molecular weight. 5120, 118
Trimodal with peaks at 0 and 400] 33.
31 g and 30 g of cyclohexanone were reacted at 80 ° C. for 3 hours to obtain a light brown oligomer solution [acid value: 3
6.67 mg KOH / g, molecular weight distribution by GPC analysis: weight average molecular weight 6470, 990, 560, 250
Multi-modal thing with peak on] 60g,
Phthalocyanine lean (0.38 g) was added, and the mixture was filtered once.
【００２７】このろ液５０ｇに対し、光重合開始剤０．
６２ｇ、重合禁止剤０．１６ｇ、４３％シクロヘキサノ
ン溶液としたエポキシ樹脂（日本化薬製ＥＯＣＮ−４５
００）の溶液１５．９５ｇ、タルク（平均粒径１．８μ
ｍ）９．３２ｇ、ハイドロタルサイト（平均粒径０．４
２μｍ）０．２４ｇを加え、三本ロ−ルにて均一に混錬
し、感光性樹脂組成物を得た。この感光性樹脂組成物を
離型処理を施したＰＥＴフィルム上に塗布し、８０℃で
５分乾燥し、厚み２５μｍのフィルムとした。このフィ
ルム成形体を、離型剤付きＰＥＴフィルムに貼り付け
て、ＰＥＴフィルム付きドライフィルムタイプの感光性
レジストとした。To 50 g of this filtrate, a photopolymerization initiator of 0.
62 g, polymerization inhibitor 0.16 g, and epoxy resin as a 43% cyclohexanone solution (EOCN-45 manufactured by Nippon Kayaku Co., Ltd.)
00) solution 15.95 g, talc (average particle size 1.8 μ
m) 9.32 g, hydrotalcite (average particle size 0.4
2 μm) (0.24 g) was added, and the mixture was uniformly kneaded with a triple roll to obtain a photosensitive resin composition. This photosensitive resin composition was applied onto a PET film that had been subjected to a mold release treatment, and dried at 80 ° C. for 5 minutes to give a film having a thickness of 25 μm. This film molded body was attached to a PET film with a release agent to obtain a dry film type photosensitive resist with a PET film.
【００２８】実施例１
両表面に熱圧着性を付与したポリイミドフィルム（厚
さ：２５μｍ）の両面に、電解銅箔（厚さ：９μｍ、日
本電解社製、商品名：ＵＳＬＰＲ２）を熱圧着した両面
金属箔積層体（宇部興産社製、商品名：ユピセルＮ）を
用い、ＵＶ−ＹＡＧレ−ザ−（エレクトロ・サイエンテ
ィフィック・インダストリ−ズ社製、モデル：５３２
０、波長：３５５μｍ）にて銅箔層およびポリイミドフ
ィルム層を同時に孔開け加工した。続いて、孔内に荏原
ユ−ジライト社のライザトロンＤＰＳプロセスにより導
電化皮膜を形成し、電解銅メッキ法によって銅箔層上に
厚さ１２μｍの銅メッキ層を形成した。次に、メッキし
た銅層５および銅箔層３にフォトプロセスとエッチング
により、所定のパタ−ンを有するグランド配線層（配線
ピッチ：８０μｍ）を形成した。さらに、銅箔層２にフ
ォトプロセスとエッチングにより、所定のパタ−ンを有
する信号配線層（配線ピッチ：４０μｍ）を形成した。Example 1 Electrolytic copper foil (thickness: 9 μm, product name: USLPR2, manufactured by Nippon Denryoku Co., Ltd.) was thermocompression bonded to both surfaces of a polyimide film (thickness: 25 μm) having thermocompression bonding properties on both surfaces. UV-YAG laser (manufactured by Electro Scientific Industries, model: 532) using a double-sided metal foil laminate (manufactured by Ube Industries, trade name: Upicel N)
0, wavelength: 355 μm), the copper foil layer and the polyimide film layer were simultaneously punched. Then, a conductive film was formed in the holes by the Risertron DPS process of Ebara-Ujirite Co., Ltd., and a 12 μm-thick copper plating layer was formed on the copper foil layer by the electrolytic copper plating method. Next, a ground wiring layer (wiring pitch: 80 μm) having a predetermined pattern was formed on the plated copper layer 5 and copper foil layer 3 by a photo process and etching. Further, a signal wiring layer (wiring pitch: 40 μm) having a predetermined pattern was formed on the copper foil layer 2 by a photo process and etching.
【００２９】この両面に前記のドライフィルムタイプの
感光性ソルダ−レジスト（厚み：２５μｍ、ＰＥＴフィ
ルムを剥離して使用）を真空ラミネ−タ（名機製作所社
製、ＭＶＬＰ５００／６００）にてプレス温度６０℃、
圧力０．４９ＭＰａ、時間３０秒にてラミネ−トし、露
光（露光量：３００ｍＪ／ｃｍ２）・現像［６０秒、１
％炭酸ソ−ダ水溶液（３０℃）］・熱硬化（１５０℃、
３０分）操作で所望のパタ−ンを有するソルダ−レジス
ト層をグランド配線層、信号配線層ともに形成すること
により、両面回路基板を作成した。熱硬化後のソルダ−
レジストの弾性率は６０ｋｇｆ／ｍｍ２であった。この
両面回路基板は孔底部に気泡は全く認められなかった。The dry film type photosensitive solder resist (thickness: 25 μm, used after peeling off the PET film) is applied to both sides with a vacuum laminator (MVLP500 / 600 manufactured by Meiki Seisakusho Co., Ltd.). 60 ℃,
Lamination is performed at a pressure of 0.49 MPa for a time of 30 seconds, and exposure (exposure amount: 300 mJ / cm 2 ) and development [60 seconds, 1
% Sodium carbonate aqueous solution (30 ° C)]-Heat curing (150 ° C,
By performing the operation for 30 minutes, a solder resist layer having a desired pattern was formed on both the ground wiring layer and the signal wiring layer to prepare a double-sided circuit board. Solder after heat curing
The elastic modulus of the resist was 60 kgf / mm 2 . No bubbles were observed at the bottom of the holes in this double-sided circuit board.
【００３０】また、ソルダ−レジストの埋め込み性、電
気特性、ＰＣＴ、半田耐熱性を次のようにして評価し
た。
埋め込み性：ＳＥＭによって孔底部に気泡が認められな
い場合を良好、気泡が認められる場合を不良と判断
電気信頼性：１２１℃、８５ＲＨ％、０．７気圧、５０
Ｖ印加電圧、１６８時間、ｎ＝３で、抵抗値に大きな変
化が認められない場合を良好、抵抗値に大きな変化が認
められた場合を不良と判断
ＰＣＴ：１２１℃、１００ＲＨ％、０．２ＭＰａ、１０
０時間後の目視観察で異常が認められない場合を良好、
異常が認められる場合を不良と判断
半田耐熱性：２６０℃半田浴浸漬、１０秒×１回後の目
視観察で異常が認められない場合を良好、異常が認めら
れる場合を不良と判断Further, the embedding property of the solder resist, the electrical characteristics, the PCT and the heat resistance of the solder were evaluated as follows. Embedding property: Good when no bubbles were observed at the bottom of the hole by SEM, and bad when bubbles were found Electrical reliability: 121 ° C., 85 RH%, 0.7 atm, 50
V applied voltage, 168 hours, n = 3, no significant change in resistance value was judged to be good, and a large change in resistance value was judged to be bad PCT: 121 ° C., 100 RH%, 0.2 MPa 10,
Good when no abnormality is observed by visual observation after 0 hours,
Abnormality is judged to be bad Solder heat resistance: 260 ° C solder bath immersion, 10 seconds × 1 time after visual observation, no abnormalities are found to be good, abnormalities are judged to be bad
【００３１】 埋め込み性：良好 電気信頼性：良好 ＰＣＴ：良好 半田耐熱性：良好[0031] Embeddability: good Electrical reliability: good PCT: good Solder heat resistance: good
【００３２】実施例２
ドライフィルムタイプの感光性ソルダ−レジストとし
て、日本ポリテック株式会社のトップフレックス（厚
み：２５μｍ）を使用した他は実施例１と同様に実施し
て、両面回路基板を作成した。熱硬化後のソルダ−レジ
ストの弾性率は３８ｋｇｆ／ｍｍ２であった。この両面
回路基板は孔底部に気泡は全く認められなかった。ま
た、ソルダ−レジストの埋め込み性、電気特性、ＰＣ
Ｔ、半田耐熱性を評価した。Example 2 A double-sided circuit board was prepared in the same manner as in Example 1 except that Topflex (thickness: 25 μm) manufactured by Nippon Polytech Co., Ltd. was used as a dry film type photosensitive solder resist. . The elastic modulus of the solder resist after heat curing was 38 kgf / mm 2 . No bubbles were observed at the bottom of the holes in this double-sided circuit board. Also, embedding property of solder resist, electrical characteristics, PC
T and solder heat resistance were evaluated.
【００３３】 埋め込み性：良好 電気信頼性：良好 ＰＣＴ：良好 半田耐熱性：良好[0033] Embeddability: good Electrical reliability: good PCT: good Solder heat resistance: good
【００３４】比較例１
ＵＶ−ＹＡＧレ−ザ−に代えてＣＯ２レ−ザ−を使用し
た他は実施例１と同様に実施したが、銅箔層の孔開け加
工ができなかった。Comparative Example 1 The procedure of Example 1 was repeated except that a CO 2 laser was used in place of the UV-YAG laser, but the copper foil layer could not be perforated.
【００３５】[0035]
【発明の効果】この発明によれば、小径ブラインドホ−
ルを有し、ブラインドビアホ−ル上に保護膜を形成して
も孔底部に気泡が実質上残存せず、片面の金属層をエッ
チングするためのマスキングが不要となりなど簡略化さ
れたプロセスによって両面回路基板を得ることができ
る。また、この発明によれば、金属層とポリイミドフィ
ルム層との孔形成とを同時に行うことにより、生産性良
く両面回路基板を得ることができる。According to the present invention, a small diameter blind wheel.
Even if a protective film is formed on the blind via hole, bubbles do not substantially remain at the bottom of the hole, and there is no need for masking for etching the metal layer on one side. A double-sided circuit board can be obtained. Further, according to the present invention, the double-sided circuit board can be obtained with good productivity by simultaneously forming the holes in the metal layer and the polyimide film layer.
【図１】図１は、この発明の一例の両面回路基板の概略
図である。FIG. 1 is a schematic view of a double-sided circuit board according to an example of the present invention.
【図２】図２は、この発明の一例の両面回路基板の製造
方法の工程図である。FIG. 2 is a process drawing of a method for manufacturing a double-sided circuit board according to an example of the present invention.
１ 両面回路基板 ２ 金属層 ３ 金属層 ４ ポリイミドフィルム ５ 金属メッキ ６ ブラインドビアホ−ル ７ ソルダ−レジスト ８ 金メッキ層 1 double-sided circuit board 2 metal layers 3 metal layers 4 Polyimide film 5 metal plating 6 Blind beer hole 7 Solder resist 8 gold plating layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/42 ６２０ Ｈ０５Ｋ 3/42 ６２０Ａ // Ｂ２３Ｋ 101:42 Ｂ２３Ｋ 101:42 (72)発明者 木暮 隆一郎 千葉県市原市五井南海岸８番の１ 宇部興 産株式会社高分子研究所内 (72)発明者 横沢 伊裕 千葉県市原市五井南海岸８番の１ 宇部興 産株式会社高分子研究所内 (72)発明者 青木 文雄 千葉県市原市五井南海岸８番の１ 宇部興 産株式会社高分子研究所内 Ｆターム(参考） 4E068 AF02 CA01 DA11 DB14 5E314 AA27 BB06 BB11 BB12 CC15 FF06 FF17 FF19 GG19 GG24 5E317 AA24 BB03 BB12 CC31 CC44 CC52 CD25 CD32 GG16 5F044 MM04 MM06 MM48 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/42 620 H05K 3/42 620A // B23K 101: 42 B23K 101: 42 (72) Inventor Ryuichiro Kogure 8-1 Goi Minamikaigan, Ichihara, Chiba Prefectural Polymer Research Laboratory, Ube Industries Ltd. (72) Inventor Ihiro Yokozawa 8-1 Goiminamikaigan, Ichihara, Chiba Prefectural Polymer Research Institute (72) ) Inventor Fumio Aoki 8-1 Goi Minamikaigan, Ichihara-shi, Chiba F-term in Polymer Research Laboratory, Ube Industries (reference) 4E068 AF02 CA01 DA11 DB14 5E314 AA27 BB06 BB11 BB12 CC15 FF06 FF17 FF19 GG19 GG24 5E317 AA24 BB03 BB12 CC31 CC44 CC52 CD25 CD32 GG16 5F044 MM04 MM06 MM48
Claims (9)
された両面金属積層体の一方の面の所望の位置にレ−ザ
−加工により当該面の金属層およびポリイミドフィルム
に孔が形成されており、孔内に金属メッキによってブラ
インドビアホ−ルが形成され、両面の金属層がエッチン
グ加工され、両面にソルダ−レジストが形成されてなる
両面回路基板。1. A hole is formed at a desired position on one surface of a double-sided metal laminate in which a metal layer is laminated on both surfaces of a polyimide film by laser processing. A double-sided circuit board in which a blind via hole is formed in the hole by metal plating, the metal layers on both sides are etched, and a solder resist is formed on both sides.
付与されたポリイミドフィルムの両面に熱圧着して積層
されたものである請求項１に記載された両面回路基板。2. The double-sided circuit board according to claim 1, wherein the double-sided metal laminate is formed by thermocompression-bonding metal foils on both sides of a polyimide film provided with thermocompression bonding properties.
０ｋｇｆ／ｍｍ２以下の引張弾性率を有するものであっ
て、実質的に反りの発生しないものである請求項１に記
載された両面回路基板。3. A solder resist is a single substance after curing.
The double-sided circuit board according to claim 1, which has a tensile elastic modulus of 0 kgf / mm 2 or less and is substantially free from warpage.
回路基板のソルダ−レジストの開孔部分の金属層上に金
メッキ層が形成されてなる両面回路基板。4. A double-sided circuit board in which a gold plating layer is formed on the metal layer in the opening portion of the solder resist of the double-sided circuit board according to claim 1.
された両面金属積層体の一方の面の所望の位置にレ−ザ
−加工により当該面の金属層およびポリイミドフィルム
に同時に孔加工を行い、孔内に金属メッキしてブライン
ドビアホ−ルを形成し、両面の金属層にエッチング加工
を施した後、両面にソルダ−レジストを形成する両面回
路基板の製造方法。5. A hole is simultaneously formed in the metal layer and the polyimide film on the surface by laser processing at a desired position on one surface of a double-sided metal laminate in which a metal layer is laminated on both surfaces of a polyimide film, A method for manufacturing a double-sided circuit board, comprising forming a blind via hole by metal plating in the hole, etching the metal layers on both sides, and then forming a solder resist on both sides.
用いて行われる請求項４に記載された両面回路基板の製
造方法。6. The method for manufacturing a double-sided circuit board according to claim 4, wherein the laser processing is performed by using a UV-YAG laser.
ムタイプであって真空下においてラミネ−トした後、露
光現像操作にて所定の位置にパタ−ンを形成できるもの
である請求項５に記載された両面回路基板の製造方法。7. The solder resist according to claim 5, which is a photosensitive dry film type and is capable of forming a pattern at a predetermined position by an exposure and development operation after being laminated under vacuum. Of manufacturing a double-sided printed circuit board.
付与されたポリイミドフィルムの両面に熱圧着して積層
されたものである請求項５に記載された両面回路基板の
製造方法。8. The method for producing a double-sided circuit board according to claim 5, wherein the double-sided metal laminate is one in which a metal foil is laminated by thermocompression bonding on both sides of a polyimide film provided with thermocompression bonding characteristics.
された両面金属積層体の一方の面の所望の位置にレ−ザ
−加工により当該面の金属箔およびポリイミドフィルム
に同時に孔加工を行い、孔内に金属メッキしてブライン
ドビアホ−ルを形成し、両面の金属層にエッチング加工
を施した後、真空下において感光性ドライフィルムをラ
ミネ−トし、露光現像操作にて所定の位置にパタ−ンを
形成して、ソルダ−レジストを設ける両面回路基板の製
造方法。9. A hole is simultaneously formed in a metal foil and a polyimide film on the surface by laser processing at a desired position on one surface of a double-sided metal laminate in which a metal layer is laminated on both surfaces of a polyimide film, Blind via holes are formed by metal plating in the holes, the metal layers on both sides are subjected to etching processing, then a photosensitive dry film is laminated under vacuum and exposed and developed at a predetermined position. A method for manufacturing a double-sided circuit board in which a pattern is formed and a solder resist is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005717A JP2003209330A (en) | 2002-01-15 | 2002-01-15 | Double-sided circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005717A JP2003209330A (en) | 2002-01-15 | 2002-01-15 | Double-sided circuit board and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209330A true JP2003209330A (en) | 2003-07-25 |
Family
ID=27644681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002005717A Pending JP2003209330A (en) | 2002-01-15 | 2002-01-15 | Double-sided circuit board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003209330A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073966A (en) * | 2004-09-06 | 2006-03-16 | Mitsui Mining & Smelting Co Ltd | Printed circuit board and semiconductor device |
| JP2006156949A (en) * | 2004-10-29 | 2006-06-15 | Ube Ind Ltd | Flexible wiring board for tape carrier package with improved burning resistance |
| JP2008218858A (en) * | 2007-03-07 | 2008-09-18 | Sumitomo Bakelite Co Ltd | Circuit board |
| KR101299257B1 (en) * | 2012-07-30 | 2013-08-22 | 주식회사 에스아이 플렉스 | The printed circuit board manufacturing method |
| JP2014083045A (en) * | 2012-10-26 | 2014-05-12 | Kyocer Slc Technologies Corp | Gene analysis wiring board and manufacturing method for the same |
| KR101395904B1 (en) * | 2012-09-28 | 2014-05-15 | 영풍전자 주식회사 | Manufacturing multilayer flexible printed circuit board |
| WO2019186738A1 (en) * | 2018-03-27 | 2019-10-03 | シャープ株式会社 | Substrate manufacturing method, substrate, and display device |
| WO2020230888A1 (en) * | 2019-05-15 | 2020-11-19 | 住友電気工業株式会社 | Printed wiring board |
| US10957836B2 (en) | 2016-09-30 | 2021-03-23 | Nichia Corporation | Printed board and light emitting device |
| WO2021234875A1 (en) * | 2020-05-20 | 2021-11-25 | 住友電気工業株式会社 | Printed wiring board |
| US11229123B2 (en) | 2016-09-30 | 2022-01-18 | Nichia Corporation | Method of manufacturing the printed board |
-
2002
- 2002-01-15 JP JP2002005717A patent/JP2003209330A/en active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073966A (en) * | 2004-09-06 | 2006-03-16 | Mitsui Mining & Smelting Co Ltd | Printed circuit board and semiconductor device |
| JP2006156949A (en) * | 2004-10-29 | 2006-06-15 | Ube Ind Ltd | Flexible wiring board for tape carrier package with improved burning resistance |
| JP4701914B2 (en) * | 2004-10-29 | 2011-06-15 | 宇部興産株式会社 | Flexible wiring board for tape carrier package with improved flame resistance |
| JP2008218858A (en) * | 2007-03-07 | 2008-09-18 | Sumitomo Bakelite Co Ltd | Circuit board |
| KR101299257B1 (en) * | 2012-07-30 | 2013-08-22 | 주식회사 에스아이 플렉스 | The printed circuit board manufacturing method |
| KR101395904B1 (en) * | 2012-09-28 | 2014-05-15 | 영풍전자 주식회사 | Manufacturing multilayer flexible printed circuit board |
| JP2014083045A (en) * | 2012-10-26 | 2014-05-12 | Kyocer Slc Technologies Corp | Gene analysis wiring board and manufacturing method for the same |
| US10957836B2 (en) | 2016-09-30 | 2021-03-23 | Nichia Corporation | Printed board and light emitting device |
| US10964865B2 (en) | 2016-09-30 | 2021-03-30 | Nichia Corporation | Printed board, light emitting device, and method for manufacturing same |
| US11229123B2 (en) | 2016-09-30 | 2022-01-18 | Nichia Corporation | Method of manufacturing the printed board |
| WO2019186738A1 (en) * | 2018-03-27 | 2019-10-03 | シャープ株式会社 | Substrate manufacturing method, substrate, and display device |
| WO2020230888A1 (en) * | 2019-05-15 | 2020-11-19 | 住友電気工業株式会社 | Printed wiring board |
| JPWO2020230888A1 (en) * | 2019-05-15 | 2020-11-19 | ||
| CN113811641A (en) * | 2019-05-15 | 2021-12-17 | 住友电气工业株式会社 | Printed wiring board |
| CN113811641B (en) * | 2019-05-15 | 2023-12-05 | 住友电气工业株式会社 | Printed wiring board |
| US11877397B2 (en) | 2019-05-15 | 2024-01-16 | Sumitomo Electric Industries, Ltd. | Printed circuit board |
| JP7431227B2 (en) | 2019-05-15 | 2024-02-14 | 住友電気工業株式会社 | printed wiring board |
| WO2021234875A1 (en) * | 2020-05-20 | 2021-11-25 | 住友電気工業株式会社 | Printed wiring board |
| JPWO2021234875A1 (en) * | 2020-05-20 | 2021-11-25 | ||
| JP7427776B2 (en) | 2020-05-20 | 2024-02-05 | 住友電気工業株式会社 | printed wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941573B2 (en) | Method for manufacturing flexible double-sided substrate | |
| US7802361B2 (en) | Method for manufacturing the BGA package board | |
| US20070207607A1 (en) | Ball grid array substrate having window and method of fabricating same | |
| US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
| KR100936446B1 (en) | Process for the production of high-density printed wiring board | |
| WO2002007487A1 (en) | Production method for copper-clad laminated sheet | |
| JP2003209330A (en) | Double-sided circuit board and manufacturing method thereof | |
| JP5256747B2 (en) | Manufacturing method of copper wiring insulating film by semi-additive method, and copper wiring insulating film manufactured therefrom | |
| JP2004055618A (en) | Process for producing multilayer printed wiring board | |
| JP2007116191A (en) | Method for electrically connecting metal layers in both sides of polyimide film in laminated body having metal layers in both sides of polyimide film | |
| JP2004273744A (en) | Thermoplastic resin material and manufacturing method of printed circuit board | |
| JP2005175150A (en) | Double sided circuit board and its manufacturing method | |
| JP2000036659A (en) | Manufacture of build-up multilayer interconnection board | |
| JPH1126938A (en) | Manufacture of laminated board with inner layer circuit | |
| JP2006156760A (en) | Manufacturing method of rigid-flex printed wiring board | |
| JP3071722B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JPH11307936A (en) | Multi-layer printed circuit board | |
| JPH09153661A (en) | Wiring board and manufacture thereof | |
| KR100771308B1 (en) | Fabricating method of rigid flexible printed circuit board | |
| JP2005223174A (en) | Method for manufacturing double-sided circuit board | |
| JP3773567B2 (en) | Method for manufacturing printed wiring board | |
| JP2003243810A (en) | Method of manufacturing printed wiring board equipped with very fine wire pattern | |
| JP2005191080A (en) | Laminate plate and multilayer printed circuit board using it and these manufacturing method | |
| JP2003198122A (en) | Method of manufacturing printed wiring board | |
| KR100645642B1 (en) | High density BGA package board and method for manufacturing thereof |