KR100745520B1 - Multi-layered printed circuit board and the manufacturing method thereof - Google Patents

Multi-layered printed circuit board and the manufacturing method thereof Download PDF

Info

Publication number
KR100745520B1
KR100745520B1 KR1020060006509A KR20060006509A KR100745520B1 KR 100745520 B1 KR100745520 B1 KR 100745520B1 KR 1020060006509 A KR1020060006509 A KR 1020060006509A KR 20060006509 A KR20060006509 A KR 20060006509A KR 100745520 B1 KR100745520 B1 KR 100745520B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
layer
circuit pattern
core substrate
Prior art date
Application number
KR1020060006509A
Other languages
Korean (ko)
Other versions
KR20070076950A (en
Inventor
신동원
장병재
남재욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060006509A priority Critical patent/KR100745520B1/en
Publication of KR20070076950A publication Critical patent/KR20070076950A/en
Application granted granted Critical
Publication of KR100745520B1 publication Critical patent/KR100745520B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 인쇄회로기판 및 그 제조방법이 개시된다. 복수의 회로패턴층을 포함하는 인쇄회로기판에 있어서, 복수의 회로패턴층에 각각 형성되며, 인쇄회로기판의 두께방향으로 위치가 정렬되는 복수의 랜드부와, 인쇄회로기판의 표면에 형성된 외층회로와, 복수의 랜드부 및 외층회로를 관통하는 PTH와, PTH 내에 충전되는 도전성 물질을 포함하는 다층 인쇄회로기판은, A multilayer printed circuit board and a method of manufacturing the same are disclosed. A printed circuit board comprising a plurality of circuit pattern layers, each of which comprises a plurality of land portions formed on the plurality of circuit pattern layers and aligned in a thickness direction of the printed circuit board, and an outer layer circuit formed on the surface of the printed circuit board. And a PTH penetrating through the plurality of land portions and the outer layer circuit, and a conductive material filled in the PTH.

인쇄회로기판, IVH, BVH, 도금 Printed Circuit Boards, IVH, BVH, Plating

Description

다층 인쇄회로기판 및 그 제조방법{Multi-layered printed circuit board and the manufacturing method thereof}Multi-layered printed circuit board and its manufacturing method

도 1은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판을 나타낸 단면도.1 is a cross-sectional view showing a multilayer printed circuit board according to an exemplary embodiment of the present invention.

도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 나타낸 순서도.2 is a flow chart showing a manufacturing method of a multilayer printed circuit board according to an exemplary embodiment of the present invention.

도 3은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조공정을 나타낸 흐름도.3 is a flowchart illustrating a manufacturing process of a multilayer printed circuit board according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 코어기판 12 : 내층회로10: core substrate 12: inner layer circuit

20 : 절연층 22 : 외층회로20: insulation layer 22: outer layer circuit

30 : 랜드부 40 : PTH30: land part 40: PTH

42 : 도전성 페이스트42: conductive paste

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 다층 인쇄회로기 판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a multilayer printed circuit board and a method of manufacturing the same.

종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 어디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.In the conventional multilayer printed circuit board, an inner layer circuit is formed by applying an additive method or a subtractive method to the surface of a core substrate such as a copper clad laminate (CCL), and an insulating layer and a metal layer are sequentially stacked. It is manufactured by forming the outer layer circuit in the same way as the inner layer circuit while building (up).

다층 인쇄회로기판의 제조과정에서는 각 층의 회로패턴 간의 전기적 연결, 회로패턴과 전자소자와의 전기적 연결 등을 위해 IVH(Interstitial via hole), BVH(Blind via hole), PTH(Plated through hole) 등의 다양한 비아홀이 형성된다.In the manufacturing process of multilayer printed circuit boards, the interstitial via hole (IVH), blind via hole (BVH), and plated through hole (PTH) are used for electrical connection between circuit patterns of each layer, and electrical connection between circuit patterns and electronic devices. Various via holes are formed.

즉, 종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 IVH를 드릴링하여 천공하고, 코어기판의 표면 및 IVH의 내주면에 동도금 등으로 도금층을 형성하고, IVH의 내부공간을 도전성 물질로 충전한 후 표면을 연마하고, 코어기판의 표면에 어디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성한다.That is, in the manufacturing process of the multilayer printed circuit board according to the prior art, first, IVH is drilled and drilled into a core substrate such as CCL, and a plating layer is formed on the surface of the core substrate and the inner circumferential surface of the IVH by copper plating, and the inner space of the IVH Is filled with a conductive material, the surface is polished, and an inner layer circuit is formed by applying an additive method or a subtractive method to the surface of the core substrate.

다음으로, 코어기판의 양면을 검사(AOI, Automatic optical inspection)하고, 전처리 공정을 거친 후, 코어기판의 표면에 ABF(Ajinomoto Build-up Film) 등의 절연재를 적층한 후 표면에 금속층을 형성하거나 RCC(Resin coated copper) 등과 같이 표면에 금속층이 형성되어 있는 절연재를 적층하고, 레이저 드릴링 등에 의해 금속층과 내층회로 간의 전기적 연결을 위해 BVH를 가공한다.Next, after both surfaces of the core substrate are inspected (AOI, automatic optical inspection), and after the pretreatment process, an insulating material such as Ajinomoto Build-up Film (ABF) is laminated on the surface of the core substrate, and then a metal layer is formed on the surface. Insulating material having a metal layer formed on the surface, such as Resin coated copper (RCC), is laminated, and BVH is processed for electrical connection between the metal layer and the inner layer circuit by laser drilling.

다음으로, 디스미어(desmear) 공정 후 BVH의 표면에 무전해 동도금을 하고, 어디티브 공법을 적용하여 외층 회로패턴을 형성함과 동시에 BVH의 표면에 도금층 을 형성하고, 플래시(flash) 에칭 후 기판의 표면을 검사(AOI)한다. 이로써, 4층의 인쇄회로기판이 형성되며, 절연재 적층, 레이저 드릴링(BVH 형성), 어디티브 공정, 플래시 에칭 공정을 반복함으로써 다층의 인쇄회로기판이 형성된다.Next, after the desmear process, electroless copper plating is applied to the surface of the BVH, and an additive circuit method is applied to form an outer layer circuit pattern, a plating layer is formed on the surface of the BVH, and a substrate after flash etching Examine the surface of the (AOI). As a result, a four-layer printed circuit board is formed, and a multilayer printed circuit board is formed by repeating insulating material stacking, laser drilling (BVH formation), additive process, and flash etching process.

한편, BGA(ball grid array) 등과 같이 인쇄회로기판이 고집적화 되어감에 따라, 종래의 다층 인쇄회로기판 제조방법에서 기판 전체를 관통하는 전기적 연결통로를 형성하기 위해서는, 회로패턴의 층간 전기적 연결을 위한 BVH를 기판의 두께방향으로 정렬시켜 소위 '스택 비아(stack via)'를 형성하는데, 이와 같은 스택 비아는 한 층씩 BVH를 형성하고 필 도금을 해 가면서 기판 전체의 두께방향으로 전기적 연결통로를 형성하게 되므로, 전기적 연결의 안정성 및 가공의 정확도가 떨어진다는 문제가 있다.Meanwhile, as printed circuit boards such as ball grid array (BGA) are becoming highly integrated, in order to form electrical connection paths that penetrate the entire substrate in a conventional multilayer printed circuit board manufacturing method, a circuit pattern may be used for interlayer electrical connection. The BVHs are aligned in the thickness direction of the substrate to form a so-called 'stack via', which stack vias form BVHs one by one and fill plating to form electrical connection paths in the thickness direction of the entire substrate. Therefore, there is a problem that the stability of the electrical connection and the accuracy of processing is poor.

또한, BGA나 패키지 기판과 같이 인쇄회로기판의 사양이 높아질수록 BVH의 위치를 정렬하는 것이 어려워진다는 한계가 있다.In addition, there is a limit that it becomes more difficult to align the position of the BVH as the specification of the printed circuit board, such as BGA or package substrate.

본 발명은 다층 인쇄회로기판에서 회로패턴의 층마다 BVH를 형성하지 않고도 전기적으로 안정하고, 가공의 정확도가 높은 스택 비아 구조를 형성할 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention provides a multilayer printed circuit board and a method for manufacturing the multilayer printed circuit board capable of forming a stack via structure that is electrically stable and has high processing accuracy without forming BVH for each layer of the circuit pattern in the multilayer printed circuit board.

본 발명의 일측면에 따르면, 복수의 회로패턴층을 포함하는 인쇄회로기판에 있어서, 복수의 회로패턴층에 각각 형성되며, 인쇄회로기판의 두께방향으로 위치가 정렬되는 복수의 랜드부와, 인쇄회로기판의 표면에 형성된 외층회로와, 복수의 랜드부 및 외층회로를 관통하는 PTH와, PTH 내에 충전되는 도전성 물질을 포함하는 다층 인쇄회로기판이 제공된다.According to an aspect of the present invention, in a printed circuit board including a plurality of circuit pattern layers, a plurality of land portions respectively formed in the plurality of circuit pattern layers, the positions of which are aligned in the thickness direction of the printed circuit board, and printing There is provided a multilayer printed circuit board comprising an outer layer circuit formed on the surface of the circuit board, a PTH penetrating through the plurality of land portions and the outer layer circuit, and a conductive material filled in the PTH.

랜드부는 복수의 회로패턴층 간의 전기적 연결을 위한 BVH가 형성될 위치에 대응하여 형성되는 것이 바람직하다. 도전성 물질은 도전성 페이스트인 것이 바람직하다. 인쇄회로기판은 FCBGA(Flip chip ball grid array)인 것이 바람직하다.The land portion is preferably formed corresponding to the position where the BVH for electrical connection between the plurality of circuit pattern layers is to be formed. It is preferable that a conductive material is a conductive paste. The printed circuit board is preferably a flip chip ball grid array (FCBGA).

또한, 복수의 회로패턴층에 각각 형성되며, 인쇄회로기판의 두께방향으로 위치가 정렬되는 복수의 랜드부를 포함하는 다층 인쇄회로기판을 제조하는 방법으로서, (a) 코어기판의 표면에 내층회로를 형성하는 단계, (b) 코어기판에 절연층과 회로패턴층을 순차적으로 적층하는 단계, (c) 복수의 랜드부 및 내층회로를 관통하는 PTH를 천공하는 단계, 및 (d) PTH 내에 도전성 물질을 충전하는 단계를 포함하는 다층 인쇄회로기판의 제조방법이 제공된다.In addition, a method of manufacturing a multilayer printed circuit board which is formed on a plurality of circuit pattern layers and includes a plurality of land portions aligned in a thickness direction of a printed circuit board, the method comprising: (a) forming an inner layer circuit on a surface of a core substrate; Forming (b) sequentially stacking an insulating layer and a circuit pattern layer on the core substrate, (c) drilling a PTH through a plurality of land portions and an inner layer circuit, and (d) a conductive material in the PTH. Provided is a method of manufacturing a multilayer printed circuit board, including the step of filling the same.

단계 (c)는 기계적 드릴링에 의해 수행될 수 있다. 도전성 물질은 도전성 페이스트인 것이 바람직하다. 코어기판은 동박적층판이며, 단계 (a)는 어디티브 공법에 의해 수행되는 것이 바람직하다. 단계 (b)는 금속층이 적층되어 있는 절연층을 적층하고, 금속층의 일부를 제거하여 회로패턴을 형성하는 것을 포함할 수 있다.Step (c) may be performed by mechanical drilling. It is preferable that a conductive material is a conductive paste. The core substrate is a copper clad laminate, and step (a) is preferably carried out by additive process. Step (b) may include laminating an insulating layer on which the metal layer is stacked, and removing a portion of the metal layer to form a circuit pattern.

랜드부는 복수의 회로패턴층 간의 전기적 연결을 위한 BVH가 형성될 위치에 대응하여 형성되는 것이 바람직하다. 랜드부는 코어기판의 양면에 형성되는 내층회로 간의 전기적 연결을 위해 코어기판에 천공되는 IVH가 형성될 위치에 대응하여 형성되는 것이 바람직하다.The land portion is preferably formed corresponding to the position where the BVH for electrical connection between the plurality of circuit pattern layers is to be formed. The land portion is preferably formed in correspondence with the position where the IVH perforated on the core substrate is to be formed for electrical connection between inner layer circuits formed on both sides of the core substrate.

이하, 본 발명에 따른 다층 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a multilayer printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components regardless of reference numerals Denotes the same reference numerals and duplicate description thereof will be omitted.

도 1은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판을 나타낸 단면도이다. 도 1을 참조하면, 코어기판(10), 내층회로(12), 절연층(20), 외층회로(22), 랜드부(30), PTH(40), 도전성 페이스트(42)가 도시되어 있다.1 is a cross-sectional view illustrating a multilayer printed circuit board according to an exemplary embodiment of the present invention. Referring to FIG. 1, a core substrate 10, an inner layer circuit 12, an insulating layer 20, an outer layer circuit 22, a land portion 30, a PTH 40, and a conductive paste 42 are illustrated. .

본 발명은 다층 인쇄회로기판에서 전층 스택 비아(stack via)를 형성하기 위해 빌드업(build up) 공정 이후에 CNC 드릴과 같은 기계적 드릴링에 의해 스택 비아가 형성될 위치에 PTH(40)를 천공하고, PTH(40) 내부 공간을 전도성 페이스트로 충전함으로써 전기적으로 안정되고 가공의 정밀도를 향상시킨 것을 특징으로 한다.The present invention perforates the PTH 40 at a position where a stack via is to be formed by mechanical drilling such as a CNC drill after a build up process to form a stack via in a multilayer printed circuit board. By filling the interior space of the PTH 40 with a conductive paste, it is electrically stable and has improved processing accuracy.

도 1에 도시된 본 실시예의 경우, '3+2+3 구조', 즉 8층의 다층 인쇄회로기판에서 전층 스택 비아를 형성하기 위해 종래와 같이 회로층마다 레이저 드릴링에 의해 BVH를 형성하고 필(fill) 도금을 형성하지 않고, 3층의 절연층(20) 및 회로패턴을 적층한 후에 CNC 드릴로 전층 스택 비아가 형성될 부위를 드릴링한 후, 전도성 페이스트와 같은 도전성 물질을 충전하여 정밀도가 향상되고 안정성 있는 스택 비아 형성한 것이다.In the present embodiment shown in Fig. 1, the BVH is formed and filled by laser drilling for each circuit layer in order to form a full stack stack via in a '3 + 2 + 3 structure', that is, an 8-layer multilayer printed circuit board. After forming three layers of insulating layer 20 and a circuit pattern without forming a fill plating, the area where full-layer stack vias are to be formed is drilled by a CNC drill, and then a conductive material such as a conductive paste is filled to improve precision. Improved and stable stack vias.

이를 위해 본 발명에서는 각 층의 회로패턴 중 비아홀이 형성될 부분에 랜드부(30)만을 먼저 형성하여 빌드업한 후, 기판 전체를 관통하는 PTH(40)를 가공하고 도전성 페이스트(42)를 충전하여 전기적으로 도통시킨다.To this end, in the present invention, only the land portion 30 is first formed in the portion of the circuit pattern of each layer in which the via hole is to be formed, followed by building up, and then processing the PTH 40 penetrating the entire substrate and filling the conductive paste 42. Electrical conduction.

본 실시예에서 랜드부(30)는 다층 인쇄회로기판에서 각 회로패턴층 간의 전기적 도통을 위해 도전성을 갖는 PTH(40) 등의 비아홀이 형성될 때, 각 회로패턴층과 비아홀이 전기적으로 연결되도록 하는 매개 역할을 하는 부분이다.In the present exemplary embodiment, the land part 30 may be electrically connected to each of the circuit pattern layers and the via holes when a via hole such as a conductive PTH 40 is formed in the multilayer printed circuit board for electrical conduction between the circuit pattern layers. It is the part that plays the role of mediator

즉, 랜드부(30)는 종래기술의 BVH 중 기판의 표면에 형성되는 단면상 '날개 형상'의 부분에 상응하는 기능을 하며, 따라서, 그 형상 또한 비아홀에서 회로패턴층을 따라 소정 거리 연장되는 날개 형상의 회로패턴으로 형성된다.That is, the land portion 30 has a function corresponding to a portion of the 'wing shape' in the cross-section formed on the surface of the substrate of the BVH of the prior art, so that the shape also extends a predetermined distance along the circuit pattern layer in the via hole It is formed of a circuit pattern of a shape.

본 발명에 따른 랜드부(30)의 형상은 각 회로패턴층마다 동일하게 형성할 필요는 없으며, 비아홀을 통해 회로패턴층 간의 전기적 도통이 구현될 수 있도록 비아홀의 위치에 인접하여 기판의 표면에 일정부분 형성된다. 즉, 종래기술의 BVH에서의 랜드부와 마찬가지로 별도의 도금으로 형성할 경우에는 '도넛(donut)' 형태의 회로패턴으로 형성될 수 있으며, 기판 표면에 대한 전체 도금에 의해 형성할 경우에는 회로패턴층의 일부로서 형성될 수 있다.The shape of the land part 30 according to the present invention does not need to be identically formed for each circuit pattern layer, and is fixed to the surface of the substrate adjacent to the position of the via hole so that electrical conduction between the circuit pattern layers can be realized through the via hole. Part is formed. That is, like the land part of the BVH of the prior art, when formed by a separate plating, it may be formed as a 'donut' type circuit pattern, and when formed by the entire plating on the substrate surface, the circuit pattern It can be formed as part of a layer.

본 발명에 따른 복수의 회로패턴층을 포함하는 다층 인쇄회로기판은, 각 층에 형성되는 복수의 회로패턴층에 각각 랜드부(30)를 형성한다. 랜드부(30)는 인쇄회로기판의 두께방향으로 그 위치가 정렬되도록 형성하며, 다층의 인쇄회로를 적층한 후 위치가 정렬된 복수의 랜드부(30)와 인쇄회로기판의 표면에 형성된 외층회로(22)를 관통하는 PTH(40)를 천공한다. PTH(40) 내에는 도전성 페이스트(42)와 같은 도전성 물질을 충전하여 전기적 연결통로를 구현하게 된다.In the multilayer printed circuit board including the plurality of circuit pattern layers according to the present invention, the land portions 30 are formed in the plurality of circuit pattern layers formed in the respective layers. Land portion 30 is formed so that the position is aligned in the thickness direction of the printed circuit board, the plurality of land portion 30 and the outer layer circuit formed on the surface of the printed circuit board aligned after stacking the multilayered printed circuit PTH 40 is penetrated through 22. The PTH 40 may be filled with a conductive material such as the conductive paste 42 to implement an electrical connection path.

이와 같이 기판 전체를 관통하는 PTH(40)는 스택 비아로서 기능하게 되므로, PTH(40)가 관통하게 되는 각 회로패턴층의 랜드부(30)는, 종래기술에 있어서 스택 비아를 형성하기 위해 BVH를 연속적으로 형성하였을 위치에 형성한다.In this way, the PTH 40 penetrating the entire substrate functions as a stack via, so that the land portion 30 of each circuit pattern layer through which the PTH 40 penetrates has a BVH in order to form a stack via in the prior art. Is formed at a position where it will be formed continuously.

한편, PTH(40) 내에 충전되는 도전성 물질로서 본 실시예에서는 도전성 페이스트(42)를 사용하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, PTH(40)에 필(fill) 도금층을 형성하거나 그 외 당업자에게 자명한 범위 내에서 전기적 연결을 구현할 수 있는 도전성 물질로 충전할 수도 있음은 물론이다.Meanwhile, although the conductive paste 42 is used in the present embodiment as the conductive material to be filled in the PTH 40, the present invention is not necessarily limited thereto, and a fill plating layer may be formed on the PTH 40 or the like. Of course, it can also be filled with a conductive material that can be implemented within the scope apparent to those skilled in the art.

이와 같이 스택 비아를 형성하는 다층 인쇄회로기판은 고사양 제품에 적용가능하며, 대표적으로는 FCBGA(Flip chip ball grid array)나 차세대 패키지(package) 기판의 제조에 적용하는 것이 좋다.The multilayer printed circuit board forming the stack vias is applicable to high specification products, and is typically applied to fabrication of flip chip ball grid array (FCBGA) or next generation package substrates.

도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 3은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 코어기판(10), 내층회로(12), 절연층(20), 외층회로(22), 랜드부(30), PTH(40), 도전성 페이스트(42)가 도시되어 있다.2 is a flowchart illustrating a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention, and FIG. 3 is a flowchart illustrating a process of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention. Referring to FIG. 3, a core substrate 10, an inner layer circuit 12, an insulating layer 20, an outer layer circuit 22, a land portion 30, a PTH 40, and a conductive paste 42 are illustrated. .

복수의 회로패턴층에 인쇄회로기판의 두께방향으로 위치가 정렬되도록 각각 형성되는 복수의 랜드부(30)를 포함하는 본 발명 다층 인쇄회로기판을 제조하기 위해서는, 먼저, 도 3의 (a)와 같이 코어기판(10)의 표면에 내층회로(12)를 형성한다(100). 코어기판(10)으로 통상의 동박적층판을 사용할 경우 표면에 적층된 동박층 의 일부를 제거하여 내층회로(12)를 형성할 수 있으며, 고사양의 인쇄회로기판과 같이 미세한 회로패턴을 구현할 경우에는 동박적층판의 표면에 도금층을 형성하고, 드라이 필름을 적층한 후, 노광, 현상, 에칭 등의 고정을 거쳐 회로패턴을 형성하는 어디티브 공정을 적용하는 것이 좋다.In order to manufacture the multi-layer printed circuit board of the present invention, which includes a plurality of land portions 30 respectively formed on the plurality of circuit pattern layers in such a manner that their positions are aligned in the thickness direction of the printed circuit board, first, FIGS. As described above, the inner circuit 12 is formed on the surface of the core substrate 10 (100). In the case of using a common copper clad laminate as the core substrate 10, a part of the copper foil layer laminated on the surface may be removed to form an inner layer circuit 12. In the case of realizing a fine circuit pattern such as a high specification printed circuit board, copper foil may be used. After forming a plating layer on the surface of a laminated board, laminating a dry film, it is good to apply the additive process of forming a circuit pattern through fixing, such as exposure, image development, and etching.

다음으로, 도 3의 (b)와 같이 스택 비아가 형성될 부분에 BVH를 만들지 않고 랜드부(30)만으로 형성하면서 코어기판(10)에 절연층(20)과 회로패턴층을 순차적으로 적층하여, 도 3의 (c)와 같이 다층의 인쇄회로기판을 형성한다(110). 이는 ABF와 같은 절연층(20)을 적층하고 도금층을 형성하는 방식으로 진행될 수 있으며, 또한 RCC(resin coated copper) 등과 같이 금속층이 적층되어 있는 절연층(20)을 순차적으로 적층해 가면서 각각의 금속층에 회로패턴을 형성하는 방식으로 진행될 수도 있다.Next, as shown in FIG. 3B, the insulating layer 20 and the circuit pattern layer are sequentially stacked on the core substrate 10 while forming only the land portion 30 without forming BVH in the portion where the stack via is to be formed. As shown in FIG. 3C, a multilayer printed circuit board is formed (110). This can be proceeded by stacking the insulating layer 20 such as ABF and forming a plating layer, and also by sequentially stacking the insulating layer 20 where the metal layer is laminated, such as resin coated copper (RCC). It can also proceed in a manner to form a circuit pattern.

랜드부(30)는 복수의 회로패턴층 간의 전기적 연결을 위한 BVH가 형성될 위치에 형성한다. 즉, 본 발명의 경우 각 회로패턴층에 회로패턴 및 BVH를 형성하면서 적층해 가는 종래의 방식 대신에, 각 회로패턴층에 회로패턴과 랜드부(30)만을 형성해가면서 적층하므로, 랜드부(30)는 종래의 경우 BVH가 형성되었을 위치에 형성되도록 한다.The land part 30 is formed at a position where the BVH for electrical connection between the plurality of circuit pattern layers is to be formed. That is, in the present invention, instead of the conventional method of stacking the circuit pattern and the BVH while forming the circuit pattern and BVH, only the circuit pattern and the land portion 30 are formed on each circuit pattern layer, and thus the land portion 30 is laminated. ) Is formed at the position where BVH would have been formed in the prior art.

나아가, 본 발명은 각 층의 랜드부(30) 뿐만 아니라 코어기판(10)까지 관통하는 PTH(40)를 형성하여 스택 비아를 구현하므로, 종래의 경우 코어기판(10)의 양면에 형성되는 내층회로(12) 간의 전기적 연결을 위한 IVH가 형성되었을 위치에도, IVH를 천공하는 대신에 랜드부(30)만을 형성한 후 적층공정을 진행한다.Furthermore, the present invention implements the stack via by forming the PTH 40 penetrating not only the land portion 30 of each layer but also the core substrate 10, so that the inner layer formed on both sides of the core substrate 10 in the conventional case. Even in the position where the IVH for the electrical connection between the circuits 12 has been formed, instead of drilling the IVH, only the land portion 30 is formed and then the lamination process is performed.

다음으로, 도 3의 (d)와 같이 복수의 랜드부(30) 및 내층회로(12)를 관통하는 PTH(40)를 천공한다(120). PTH(40)는 CNC 드릴 등 기계적 드릴을 사용하여 천공할 수 있으며, 그 외 당업자에게 자명한 범위 내에서 다른 천공방법도 사용될 수 있다.Next, as illustrated in FIG. 3D, the PTH 40 penetrating through the plurality of land portions 30 and the inner layer circuit 12 is drilled (120). The PTH 40 may be drilled using a mechanical drill such as a CNC drill, and other drilling methods may be used within a range apparent to those skilled in the art.

마지막으로, 도 3의 (e)와 같이 PTH(40) 내에 도전성 물질을 충전하여 스택 비아를 형성한다(130). 전술한 바와 같이 도전성 물질은 도전성 페이스트(42)인 것이 바람직하나, 본 발명이 반드시 충전 물질로서 도전성 페이스트(42)에 한정되는 것은 아니다.Finally, as shown in FIG. 3E, a conductive material is filled in the PTH 40 to form a stack via (130). As described above, the conductive material is preferably the conductive paste 42, but the present invention is not necessarily limited to the conductive paste 42 as a filling material.

이와 같이 스택 비아 구조를 완성한 후에는 기존의 인쇄회로기판 제조 공정을 적용하여 이후의 공정이 진행될 수 있다.After the stack via structure is completed as described above, a subsequent process may be performed by applying an existing printed circuit board manufacturing process.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described embodiments, the above-described embodiments are for the purpose of description and not of limitation, and a person of ordinary skill in the art will appreciate It will be understood that various embodiments are possible within the scope.

이와 같은 구성을 갖는 본 발명에 의하면, 다층 인쇄회로기판에 있어서 스택 비아 구조를 형성하므로 단위면적당 회로 설계의 밀집도가 향상되며, 각 층에 형성되는 BVH를 적층하지 않고 한 번에 PTH를 형성하여 전기적으로 도통시키므로 전기적 안정성이 향상되고, 보다 정밀한 스택 비아 구조를 형성할 수 있다.According to the present invention having such a configuration, since the stack via structure is formed in a multilayer printed circuit board, the density of circuit design per unit area is improved, and PTH is formed at once without stacking BVHs formed in each layer. As a result, the electrical stability is improved, and a more precise stack via structure can be formed.

Claims (6)

복수의 회로패턴층을 포함하는 인쇄회로기판에 있어서,In a printed circuit board comprising a plurality of circuit pattern layers, 상기 복수의 회로패턴층에 각각 형성되고, 상기 인쇄회로기판의 두께방향으로 위치가 정렬되며, 상기 복수의 회로패턴층 간의 전기적 연결을 위한 BVH(Blind Via Hole)가 형성될 위치에 대응하여 형성되는 복수의 랜드부와;Respectively formed on the plurality of circuit pattern layers, the positions of which are aligned in the thickness direction of the printed circuit board, and corresponding to positions at which blind via holes (BVHs) are to be formed for electrical connection between the plurality of circuit pattern layers. A plurality of land portions; 상기 인쇄회로기판의 표면에 형성된 외층회로와;An outer layer circuit formed on a surface of the printed circuit board; 상기 복수의 랜드부 및 상기 외층회로를 관통하는 비아홀과;A via hole penetrating the plurality of land portions and the outer layer circuit; 상기 비아홀 내에 충전되는 도전성 물질을 포함하는 다층 인쇄회로기판.A multilayer printed circuit board comprising a conductive material filled in the via hole. 삭제delete 복수의 회로패턴층에 각각 형성되고, 인쇄회로기판의 두께방향으로 위치가 정렬되며, 상기 복수의 회로패턴층 간의 전기적 연결을 위한 BVH(Blind Via Hole)가 형성될 위치에 대응하여 형성되는 복수의 랜드부를 포함하는 다층 인쇄회로기판을 제조하는 방법으로서,A plurality of circuit patterns each formed on a plurality of circuit pattern layers, the positions of which are aligned in a thickness direction of the printed circuit board, and corresponding to positions at which blind via holes (BVHs) are to be formed for electrical connection between the plurality of circuit pattern layers. A method of manufacturing a multilayer printed circuit board comprising a land portion, (a) 코어기판의 표면에 내층회로를 형성하는 단계;(a) forming an inner layer circuit on the surface of the core substrate; (b) 상기 코어기판에 절연층과 회로패턴층을 순차적으로 적층하는 단계;(b) sequentially stacking an insulating layer and a circuit pattern layer on the core substrate; (c) 상기 복수의 랜드부 및 상기 내층회로를 관통하는 비아홀을 를 천공하는 단계; 및(c) drilling a via hole penetrating through the plurality of land portions and the inner layer circuit; And (d) 상기 비아홀 내에 도전성 물질을 충전하는 단계를 포함하는 다층 인쇄회로기판의 제조방법.(d) filling a conductive material in the via hole. 제3항에 있어서,The method of claim 3, 상기 단계 (b)는 금속층이 적층되어 있는 절연층을 적층하고, 상기 금속층의 일부를 제거하여 회로패턴을 형성하는 것을 포함하는 다층 인쇄회로기판의 제조방법.The step (b) is a method of manufacturing a multilayer printed circuit board comprising laminating an insulating layer on which a metal layer is laminated, and removing a part of the metal layer to form a circuit pattern. 삭제delete 제3항에 있어서,The method of claim 3, 상기 랜드부는 상기 코어기판의 양면에 형성되는 상기 내층회로 간의 전기적 연결을 위해 상기 코어기판에 천공되는 IVH(Interstitial Via Hole)가 형성될 위치에 대응하여 형성되는 다층 인쇄회로기판의 제조방법.And the land portion is formed corresponding to a position at which an interstitial via hole (IVH) is formed in the core substrate for electrical connection between the inner layer circuits formed on both surfaces of the core substrate.
KR1020060006509A 2006-01-20 2006-01-20 Multi-layered printed circuit board and the manufacturing method thereof KR100745520B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060006509A KR100745520B1 (en) 2006-01-20 2006-01-20 Multi-layered printed circuit board and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006509A KR100745520B1 (en) 2006-01-20 2006-01-20 Multi-layered printed circuit board and the manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20070076950A KR20070076950A (en) 2007-07-25
KR100745520B1 true KR100745520B1 (en) 2007-08-02

Family

ID=38501686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006509A KR100745520B1 (en) 2006-01-20 2006-01-20 Multi-layered printed circuit board and the manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100745520B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440750B1 (en) * 2014-02-10 2014-09-17 두두테크 주식회사 Multiple Layer Transformer PCB Structure for Electric Car and Method for Making a Multiple Layer Transformer PCB Structure for the Samee

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003175Y1 (en) * 1984-12-28 1991-05-13 후지쓰 가부시끼가이샤 High density multilayer printed circuit board
KR20000036301A (en) * 1999-11-17 2000-07-05 배영하 Hole Pluging Land PCB and fabrcation method
KR20000050723A (en) * 1999-01-14 2000-08-05 정해원 manufacturing method for multi-layer PCB
KR20050035430A (en) * 2003-10-13 2005-04-18 주식회사 퓨텍몰드 Printed circuit board for improving radiant heat capacity
KR20050052327A (en) * 2003-11-28 2005-06-02 가부시끼가이샤 도시바 Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003175Y1 (en) * 1984-12-28 1991-05-13 후지쓰 가부시끼가이샤 High density multilayer printed circuit board
KR20000050723A (en) * 1999-01-14 2000-08-05 정해원 manufacturing method for multi-layer PCB
KR20000036301A (en) * 1999-11-17 2000-07-05 배영하 Hole Pluging Land PCB and fabrcation method
KR20050035430A (en) * 2003-10-13 2005-04-18 주식회사 퓨텍몰드 Printed circuit board for improving radiant heat capacity
KR20050052327A (en) * 2003-11-28 2005-06-02 가부시끼가이샤 도시바 Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board

Also Published As

Publication number Publication date
KR20070076950A (en) 2007-07-25

Similar Documents

Publication Publication Date Title
US8413324B2 (en) Method of manufacturing double-sided circuit board
KR101167466B1 (en) Multi-layer printed circuit board and method of manufacturing the same
KR100701353B1 (en) Multi-layer printed circuit board and manufacturing method thereof
WO2008004382A1 (en) Method for manufacturing multilayer printed wiring board
KR100843368B1 (en) Fabricating method of multi layer printed circuit board
KR20170118780A (en) Printed wiring board and method for manufacturing same
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
JP2008311612A (en) Multilayer printed circuit board, and method of manufacturing the same
KR100754070B1 (en) Manufacturing method of printed circuit board using Cu fill plating
KR102046006B1 (en) High-current transfer methods utilizing the printed circuit board
US20080209722A1 (en) Method for forming via hole having fine hole land
KR100745520B1 (en) Multi-layered printed circuit board and the manufacturing method thereof
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2000323841A (en) Multilayer circuit board and manufacture thereof
JP2002134918A (en) Method for manufacturing multilayer printed wiring board
JP4802402B2 (en) High-density multilayer build-up wiring board and manufacturing method thereof
KR100754071B1 (en) Method of manufacturing printed circuit board for using all layer interstitial via hole
KR100658437B1 (en) Pcb and it&#39;s manufacturing method used bump board
KR100651341B1 (en) Printed circuit board manufacturing method where fine pattern can be formed
KR20090106723A (en) Manufacturing method of build-up multi pcb using CO2 laser direct method
JP7397718B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2014072311A (en) Multilayer wiring board and manufacturing method therefor
KR101395904B1 (en) Manufacturing multilayer flexible printed circuit board
JP2009088337A (en) Printed circuit board and its manufacturing method
KR100722742B1 (en) Printed circuit board and the manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee