KR100734244B1 - Multilayer printed circuit board and fabricating method thereof - Google Patents
Multilayer printed circuit board and fabricating method thereof Download PDFInfo
- Publication number
- KR100734244B1 KR100734244B1 KR1020060048170A KR20060048170A KR100734244B1 KR 100734244 B1 KR100734244 B1 KR 100734244B1 KR 1020060048170 A KR1020060048170 A KR 1020060048170A KR 20060048170 A KR20060048170 A KR 20060048170A KR 100734244 B1 KR100734244 B1 KR 100734244B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- copper foil
- forming
- via hole
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
Description
도 1a 내지 도 1g는 종래의 빌드업(Build-up) 방식에 따른 다층 인쇄회로기판의 제조방법을 나타낸 단면도.1A to 1G are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board according to a conventional build-up method.
도 2a 내지 도 2d는 본 발명의 회로 패턴이 형성된 제1적층판 및 제2적층판을 형성하는 일 실시예를 나타낸 단면도.2A to 2D are cross-sectional views showing one embodiment of forming a first laminated plate and a second laminated plate on which a circuit pattern of the present invention is formed.
도 3a 내지 도 3c는 본 발명의 회로 패턴이 형성된 제1적층판 및 제2적층판을 형성하는 다른 실시예를 나타낸 단면도.3A to 3C are cross-sectional views showing another embodiment of forming a first laminated plate and a second laminated plate on which a circuit pattern of the present invention is formed.
도 4a 내지 도 4d는 본 발명의 제1적층판 및 제2적층판을 전기적으로 연결하기 위한 층간 접속층을 형성하는 과정을 나타낸 단면도.4A to 4D are cross-sectional views illustrating a process of forming an interlayer connection layer for electrically connecting a first laminate and a second laminate of the present invention.
도 5는 본 발명의 제1적층판 및 제2적층판과 층간 접속층을 일괄 적층하는 상태를 나타낸 단면도.5 is a cross-sectional view showing a state in which the first laminated plate and the second laminated plate and the interlayer connection layer of the present invention are collectively laminated;
도 6은 본 발명의 다층 인쇄회로기판의 실시예를 나타낸 단면도.6 is a cross-sectional view showing an embodiment of a multilayer printed circuit board of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
110 : 절연층 113 : 동박110: insulating layer 113: copper foil
120 : 비아홀 130 : 도전성 페이스트120: via hole 130: conductive paste
140 : 회로패턴 140: circuit pattern
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to a multilayer printed circuit board and a method of manufacturing the same.
최근, 전자 산업의 급속한 발달로 전자 제품이 소형화, 박판화, 고밀도화, 경량화 됨에 따라 그 기반이 되는 인쇄회로기판(Printed Circuit Board : PCB)에서도 미세패턴화, 고정밀화, 소형화가 동시에 진행되고 있다.Recently, due to the rapid development of the electronics industry, as electronic products become smaller, thinner, higher density, and lighter, micropatterning, high precision, and miniaturization are simultaneously progressed on a printed circuit board (PCB), which is the basis thereof.
이러한 인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계 밀도의 향상을 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual-In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장 밀도 역시 높아지고 있는 추세이다. In order to improve the pattern formation, reliability, and design density of the printed circuit board, there is a tendency to change the structure of the circuit layer with the change of raw materials, and the parts are also SMT in the DIP (Dual-In-Line Package) type. As the surface mount technology is changed, the mounting density is also increasing.
또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이도의 기술을 요하게 된다.In addition to the portableization of electronic devices, high functionalization, the Internet, moving pictures, and high-capacity data transmission and reception make the design of printed circuit boards complicated and require high-level technology.
인쇄회로기판에는 절연 기판의 일면에만 배선을 형성한 단면 인쇄회로기판, 양면에 배선을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회로기판(Multi Layered Board : MLB)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 인쇄회로기판을 사용하였으나, 최근에는 회로의 복잡도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 양면 인쇄회로기판 또는 다층 인쇄회로기판이 널리 사용되고 있다.The printed circuit board includes a single-sided printed circuit board having wiring formed only on one surface of an insulated substrate, a double-sided printed circuit board having wiring formed on both sides, and a multi-layered printed circuit board (MLB) wired in multiple layers. In the past, single-sided printed circuit boards were used because of simple component parts and simple circuit patterns. Recently, double-sided printed circuit boards or multilayer printed circuit boards have been widely used due to the increased complexity of circuits and increased demand for high density and miniaturized circuits. have.
상기 다층 인쇄회로기판은 배선 영역을 확대하기 위해 배선이 가능한 층을 추가로 형성한 것이다. 구체적으로, 다층 인쇄회로기판은 내층과 외층으로 구분된다. 내층에는 전원 회로, 접지 회로, 신호 회로 등을 형성하며, 내층과 외층간 또는 외층 사이에는 절연층이 형성된다. 이때, 각 층의 배선은 비아홀을 이용하여 연결한다.The multilayer printed circuit board further includes a layer capable of wiring in order to enlarge a wiring area. Specifically, the multilayer printed circuit board is divided into an inner layer and an outer layer. An inner layer forms a power supply circuit, a ground circuit, a signal circuit, and the like, and an insulating layer is formed between the inner layer and the outer layer or between the outer layers. At this time, the wiring of each layer is connected using via holes.
내층의 재료로서 박판 코어(Thin Core)를 사용하고, 외층과 내층을 절연층으로 접착한 구조의 4층 구조가 기본이며, 회로의 복잡도의 증가에 따라, 6층, 8층, 10층 또는 그 이상으로 구성되기도 한다. As a material of the inner layer, a thin core is used, and a four-layer structure in which an outer layer and an inner layer are bonded to each other as an insulating layer is basic. As the complexity of the circuit increases, six layers, eight layers, ten layers, or the like It may be composed of the above.
도 1a 내지 도 1g는 종래의 빌드업(Build-up) 방식에 따른 다층 인쇄회로기판의 제조방법을 나타낸 단면도이다. 이에 도시된 바와 같이, 먼저 절연층(100)에 동박(101)이 입혀져 있는 동박 적층판(Copper Clad Laminate : CCL)에 제1비아홀(102)을 형성한다(도 1a).1A to 1G are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board according to a conventional build-up method. As shown in the drawing, first, the
다음으로, 상기 동박(101)과 제1비아홀(102)의 표면에 도금층(103)을 형성한다(도 1b). 상기 도금층(103)은 무전해 도금을 먼저 실시한 다음, 전해 도금을 실시하여 형성한다. 전해 도금 전에 무전해 도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 도금을 실시할 수 없기 때문이다. 즉, 전해 도금에 필요한 도전성 막을 형성시켜 주기 위해서 그 전처리로서 얇게 무전해 도금을 하는 것이다. Next, a
이어서, 상기 제1비아홀(102)을 충진하여 연결부(104)를 형성한다(도 1c). 상기 연결부(104)는 절연성의 잉크로 이루어질 수 있으며, 인쇄회로기판의 사용 목 적에 따라 도전성 페이스트로 이루어질 수도 있다. Subsequently, the
그 후, 상기 동박(101) 및 도금층(103)을 식각하여 회로 패턴을 형성한다(도 1d). 상기 절연층(100) 위에 형성된 회로 패턴과 절연층(100) 아래에 형성된 회로 패턴은 비아홀(102) 내부에 형성된 도금층(103)을 통해 전기적으로 연결된다.Thereafter, the
다음으로, 상기 동박 적층판의 양면에 절연층(105)과 동박(106)으로 이루어진 필름을 적층한다(도 1e). 상기 절연층(105)은, 절연층(105)의 상부 및 하부에 형성되는 회로를 절연하는 역할을 한다.Next, the film which consists of the
이어서, 내층 회로와 외층 회로간의 전기 접속 역할을 하는 제2비아홀(108)을 형성하고, 다시 도금을 실시하여, 도금층(107)을 형성한다(도 1f). 상기 제2비아홀(108)을 형성할 때는 내층의 제1비아홀(102)을 형성할 때보다 정밀한 가공을 요하므로, 레이저 드릴을 이용하는 것이 바람직하다.Subsequently, a
그 후, 외층의 동박(106) 및 도금층(107)을 식각하여 외층 회로 패턴을 형성한다(도 1g). Thereafter, the
전술한 방식으로, 추가적 외층을 형성하고, 회로 패턴을 형성하면, 더 많은 층을 갖는 다층 인쇄회로기판을 제조할 수 있다. In the manner described above, by forming additional outer layers and forming circuit patterns, multilayer printed circuit boards having more layers can be produced.
이와 같은 종래의 다층 인쇄회로기판의 제조방법은 절연층의 형성과 회로층의 형성을 반복하여 실시하기 때문에 제조 시간이 오래 걸리며, 1개 층의 회로층에 불량이 발생하면 지금까지의 적층구조체 자체가 불량품이 되기 때문에 제품 수율이 매우 낮다는 문제가 있다.Such a conventional method for manufacturing a multilayer printed circuit board takes a long time since the formation of the insulating layer and the formation of the circuit layer are repeated. If a failure occurs in the circuit layer of one layer, the laminated structure itself until now is There is a problem that the product yield is very low because becomes a defective product.
그리고, 제2 비아홀을 형성하기 위해서는 제1비아홀이 형성된 부분을 피해야 하기 때문에, 불필요한 공간이 필요하여 고밀도, 고집적 구조의 인쇄회로기판을 제작하는데는 한계가 있다.In order to form the second via hole, a portion where the first via hole is formed must be avoided. Therefore, unnecessary space is required, and thus there is a limit to manufacturing a printed circuit board having a high density and high integration structure.
따라서, 현재는 각 회로 패턴이 형성된 적층판을 독립된 프로세스에 의해 형성한 다음, 한 번의 적층으로 제품을 완성하는 일괄 적층 방식의 제조방법이 연구되고 있다.Therefore, the manufacturing method of the batch lamination system which forms the laminated board in which each circuit pattern was formed by an independent process, and completes a product by one lamination | stacking is currently researched.
현재 연구되고 있는 일괄 적층 방식의 다층 인쇄회로기판 제조방법 중 절연층을 관통하는 도전성 범프를 형성함으로써, 절연층 상부와 하부에 형성되는 적층판의 회로 패턴을 전기적으로 연결하는 방법이 있다.There is a method of electrically connecting the circuit patterns of the laminates formed on the upper and lower portions of the insulating layer by forming the conductive bumps penetrating the insulating layer of the multilayer laminated printed circuit board manufacturing method currently being studied.
이 경우, 절연층의 상부와 하부에 보호 필름을 형성하고, 상기 절연층 및 보호 필름을 관통하는 비아홀을 형성한 후, 비아홀을 도전성 페이스트로 충진하고 보호 필름을 제거하여 보호 필름의 높이 만큼 돌출된 도전성 범프를 형성하는 방법이 사용된다.In this case, a protective film is formed on the upper and lower portions of the insulating layer, a via hole penetrating the insulating layer and the protective film is formed, and the via hole is filled with a conductive paste and the protective film is removed to protrude by the height of the protective film. The method of forming a conductive bump is used.
그러나, 상기 방법의 경우 보호 필름을 박리하는 과정에서 도전성 범프의 보호 필름과 접촉되는 부분이 손상되는 문제점이 있다.However, in the case of the method, there is a problem in that the portion in contact with the protective film of the conductive bump is damaged in the process of peeling the protective film.
따라서, 본 발명의 목적은 절연층의 상부와 하부에 동박을 형성하고, 절연층 및 동박을 관통하는 비아홀을 형성한 후, 비아홀을 도전성 페이스트로 충진하고 동박을 제거함으로써, 층간접속층의 도전성 범프를 손상없이 형성하는 다층 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to form a copper foil on the upper and lower portions of the insulating layer, form a via hole penetrating the insulating layer and the copper foil, and then fill the via hole with a conductive paste and remove the copper foil to thereby form a conductive bump of the interlayer connection layer. The present invention provides a multilayer printed circuit board and a method of manufacturing the same.
본 발명의 다른 목적은 제1적층판 및 제2적층판과 층간 접속층을 일괄 적층하여 열압착함으로써, 제조 시간을 단축하고 제품 수율을 향상시킨 다층 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a multilayer printed circuit board and a method of manufacturing the same, which shorten the manufacturing time and improve the product yield by thermally compressing the first laminated plate, the second laminated plate and the interlayer connection layer by laminating them together.
본 발명의 다층 인쇄회로기판의 바람직한 실시예는, 제1절연층과, 상기 제1절연층의 양면에 형성된 제1회로 패턴과, 상기 제1절연층 및 제1회로 패턴을 관통하는 제1비아홀과, 상기 제1비아홀 내에 충진되어 상기 제1회로 패턴과 접촉하는 도전성 페이스트로 이루어지는 제1적층판;A preferred embodiment of the multilayer printed circuit board of the present invention includes a first insulating layer, a first circuit pattern formed on both surfaces of the first insulating layer, and a first via hole penetrating the first insulating layer and the first circuit pattern. And a first laminated plate made of a conductive paste filled in the first via hole and in contact with the first circuit pattern;
제2절연층과, 상기 제1비아홀과 대응되는 위치에 형성된 제2비아홀과, 상기 제2비아홀 내에 충진된 도전성 페이스트로 이루어지는 층간 접속층; 및An interlayer connection layer comprising a second insulating layer, a second via hole formed at a position corresponding to the first via hole, and a conductive paste filled in the second via hole; And
제3절연층과, 상기 제3절연층의 양면의 상기 제1회로 패턴과 대응되는 위치에 형성되는 제2회로 패턴과, 상기 제3절연층 및 제2회로 패턴을 관통하는 제3비아홀과, 상기 제3비아홀 내에 충진되어 상기 제2회로 패턴과 접촉하는 도전성 페이스트로 이루어지는 제2적층판;A third insulating layer, a second circuit pattern formed at a position corresponding to the first circuit pattern on both surfaces of the third insulating layer, a third via hole penetrating through the third insulating layer and the second circuit pattern; A second laminated plate made of a conductive paste filled in the third via hole and in contact with the second circuit pattern;
을 포함하여 이루어지고, 상기 제1적층판과 제2적층판 사이에 층간 접속층이 개재되며, 상기 도전성 페이스트가 대응되도록 압착되어 전기적으로 연결되는 것을 특징으로 한다.And an interlayer connection layer is interposed between the first laminate and the second laminate, and the conductive paste is pressed and electrically connected to each other.
본 발명의 다층 인쇄회로기판의 제조방법의 바람직한 실시예는, 제1절연층의 상부면과 하부면에 회로 패턴이 형성되어 있고, 상기 회로 패턴을 전기적으로 연결하기 위해 상기 제1절연층 및 회로 패턴을 관통하는 비아홀이 형성되어 있고, 상기 비아홀 내에 도전성 페이스트가 충진되어 있는 제1적층판 및 제2적층판을 형성하는 단계와, 제2절연층 내에 비아홀이 형성되어 있고, 상기 비아홀 내에 도전성 페이스트가 상기 제2절연층의 상부면과 하부면으로부터 돌출되어 충진되어 있는 층간 접속층을 형성하는 단계와, 상기 제1적층판 및 제2적층판 사이에 상기 층간 접속층을 개재하고 상기 제1적층판, 제2적층판 및 층간 접속층의 비아홀들이 동일 선상에서 연결되도록 위치시킨 후, 열압착하는 단계를 포함하는 것을 특징으로 한다.In a preferred embodiment of the method of manufacturing a multilayer printed circuit board of the present invention, a circuit pattern is formed on an upper surface and a lower surface of a first insulating layer, and the first insulating layer and the circuit for electrically connecting the circuit pattern. Forming a first laminated plate and a second laminated plate in which a via hole penetrates the pattern, the conductive hole is filled in the via hole, and a via hole is formed in the second insulating layer, and the conductive paste is formed in the via hole. Forming an interlayer connection layer protruding from and filling the upper and lower surfaces of the second insulating layer, and interposing the first and second laminates with the interlayer connection layer interposed between the first and second laminates. And positioning the via holes of the interlayer connection layer so as to be connected on the same line, and then thermally compressing the via holes.
이하, 도 2 내지 도 6을 참조하여 본 발명의 다층 인쇄회로기판 및 그 제조방법에 대해 상세히 설명한다. 본 발명의 다층 인쇄회로기판의 제조방법은 크게 회로 패턴이 형성된 제1적층판 및 제2적층판을 형성하는 단계, 상기 제1적층판 및 제2적층판을 전기적으로 연결하기 위한 층간 접속층을 형성하는 단계, 상기 제1적층판 및 제2적층판과 층간 접속층을 일괄 적층하는 단계로 이루어진다.Hereinafter, a multilayer printed circuit board of the present invention and a manufacturing method thereof will be described in detail with reference to FIGS. 2 to 6. The method of manufacturing a multilayer printed circuit board of the present invention comprises the steps of: forming a first laminated plate and a second laminated plate having a large circuit pattern, forming an interlayer connection layer for electrically connecting the first laminated plate and the second laminated plate, And laminating the first laminated plate, the second laminated plate, and the interlayer connection layer.
도 2a 내지 도 2d는 본 발명의 회로 패턴이 형성된 제1적층판 및 제2적층판을 형성하는 일 실시예를 나타낸 단면도이다. 이에 도시된 바와 같이, 먼저 절연층(110)의 양면에 동박(113)이 형성되어 있는 동박 적층판(Copper Clad Laminate : CCL)(A)을 준비한다(도 2a). 2A to 2D are cross-sectional views illustrating an embodiment of forming a first laminated plate and a second laminated plate on which a circuit pattern of the present invention is formed. As shown in the drawing, first, a copper clad laminate (CCL) (A) having copper foils 113 formed on both surfaces of the insulating
동박 적층판이라 함은 일반적으로 인쇄회로기판이 제조되는 원판으로서 절연층에 얇게 구리를 입힌 얇은 적층판을 말한다. 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동팍 적층판, 플렉시블 동박 적층판(폴리이미드 필름) 및 복합 동박 적층판 등 여러 가지가 있으나, 다층 인쇄회로기판의 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.Copper foil laminate refers to a thin laminate that is generally coated with a thin layer of copper as an original plate on which a printed circuit board is manufactured. There are various kinds of copper foil laminates such as glass / epoxy copper foil laminate, heat resistant resin copper foil laminate, paper / phenol copper foil laminate, high frequency copper foil laminate, flexible copper foil laminate (polyimide film), and composite copper foil laminate. Glass / epoxy copper clad laminates are mainly used in the manufacture of multilayer printed circuit boards.
다음으로, 상기 동박 적층판(A)에 비아홀(120)을 형성한다(도 2b).Next, a via
상기 비아홀(120)은 기계적 드릴링 또는 레이저 드릴링을 통해 형성하며, 레이저 드릴을 이용하는 경우 CO2를 이용한 레이저 드릴을 주로 사용하나, 자외선-야그(UV-Yag)를 이용한 레이저 드릴을 사용해도 무방하다. The via
이어서, 상기 비아홀(120)을 도전성 페이스트(130)로 충진한다(도 2c).Subsequently, the via
상기 도전성 페이스트(130)로는 금(Au), 니켈(Ni), 은(Ag), 구리(Cu) 등 전기 전도도가 높은 금속 분말에 에폭시, 셀룰로오스 등의 수지 성분을 첨가한 후, 유기 용매에 의해 혼련한 것이 사용된다.As the
상기 도전성 페이스트(130)는 유동성이 있으므로, 도전성 페이스트(120)를 비아홀(120)에 충진한 다음, 경화시키는 것이 바람직하다.Since the
연이어, 상기 동박(113)을 에칭하여 상기 절연층(110)의 양면에 회로 패턴(140)을 형성한다(도 2d). 이때, 상기 절연층(110)의 상부면과 하부면에 형성되는 회로 패턴(140)은 도전성 페이스트(130)를 통하여 전기적으로 연결되게 된다.Subsequently, the
먼저, 상기 동박(113) 상부에 포토 레지스트를 도포한 후, 포토 레지스트를 패턴화한다. 그리고, 상기 패턴된 포토 레지스트를 식각 마스크로 하여 상기 동박(113)을 식각한 후, 남아 있는 포토 레지스트를 제거하여 상기 절연층(110)의 상 부면과 하부면에 회로 패턴(140)을 형성한다.First, a photoresist is coated on the
상기 회로 패턴(140)은 후술할 층간 접속층과의 결합을 고려하여 그 정확한 위치 및 치수가 미리 설계되어야 한다.The
상기 회로 패턴(140)을 형성한 후, 회로가 제대로 형성되었는가를 검사하기 위해 자동 광학 검사(Automatic Optical Inspection) 등의 방법으로 회로의 외관을 검사하는 과정과, 흑화(Black Oxide) 처리 등의 표면 처리를 하는 과정을 더 수행할 수 있다.After the
자동 광학 검사는 자동으로 인쇄회로기판의 외관을 검사하는 장치이다. 이 장치는 영상 센서와 컴퓨터의 패턴 인식 기술을 이용하여 기판의 외관 상태를 자동으로 검사한다. 즉, 영상 센서로 대상 회로의 패턴 정보를 읽어들인 후, 이를 기준 데이터와 비교하여 불량을 판독한다. Automatic optical inspection is a device for automatically inspecting the appearance of a printed circuit board. The device uses an image sensor and a computer's pattern recognition technology to automatically inspect the substrate's appearance. That is, the pattern information of the target circuit is read into the image sensor, and then compared with the reference data to read the defect.
다층 인쇄회로기판은 하나의 적층판에 불량이 발생할 경우, 인쇄회로기판 전체를 사용할 수 없게 되므로, 각 적층판에 대한 충실한 검사가 필요하다.In the multilayer printed circuit board, when a failure occurs in one laminate, the entire printed circuit board cannot be used. Therefore, a faithful inspection of each laminate is required.
도 3a 내지 도 3c는 본 발명의 회로 패턴이 형성된 제1적층판 및 제2적층판을 형성하는 다른 실시예를 나타낸 단면도이다. 이에 도시된 바와 같이, 먼저 절연층(200)과 동박(210)을 관통하는 비아홀(220)을 형성한 후, 상기 비아홀(220)에 도전성 페이스트(230)를 충진한다(도 3a).3A to 3C are cross-sectional views illustrating another embodiment of forming a first laminated plate and a second laminated plate on which a circuit pattern of the present invention is formed. As shown in FIG. 3, first, the via
다음으로, 상기 동박(210) 및 도전성 페이스트(230)의 상부면과 하부면에 도금층(240)을 형성한다(도 3b). 상기 도금층(240)은 전해 도금법을 이용하여 형성하 며, 도금층(240)은 구리(Cu)로 이루어지는 것이 바람직하다.Next, a
상기 전해 도금은 바람직하게는 2 ~ 8 A/㎠의 전류 밀도에서, 황산구리 180 ~ 240 g/L, 황산 45 ~ 60 g/L 및 티오우레아, 덱스트린, 또는 티오우레아와 몰라세(Molasses)의 화합물 같은 첨가물을 포함하는 욕조에서 실시된다. The electroplating is preferably a copper sulfate 180-240 g / L, sulfuric acid 45-60 g / L and a thiourea, dextrin, or thiourea and molasses at a current density of 2-8 A / cm 2. It is carried out in a bath containing the same additives.
이와 같이, 동박(210) 및 도전성 페이스트(230)의 상부면과 하부면에 도금층(240)을 형성하는 이유는, 후술할 회로 패턴간의 전기적 접속의 신뢰성을 높이기 위한 것이다.As described above, the reason why the
즉, 도 3a에서 도전성 페이스트(230)가 비아홀(220)에 제대로 충진되지 않아 보이드(Void)가 발생하는 경우, 절연층(200)의 상부면과 하부면에 형성되는 회로 패턴간에 전기적 접속이 제대로 이루어지지 않을 수 있는데, 이를 대비하여 동박(210) 및 도전성 페이스트(230)의 상부면과 하부면에 도금층(240)을 형성한다.That is, in the case where voids occur because the
이어서, 상기 도금층(240) 및 동박(210)의 일부를 에칭하여 상기 절연층(200)의 상부면과 하부면에 회로 패턴(250)을 형성한다(도 3c). Subsequently, portions of the
도 4a 내지 도 4d는 본 발명의 제1적층판 및 제2적층판을 전기적으로 연결하기 위한 층간 접속층을 형성하는 과정을 나타낸 단면도이다. 이에 도시된 바와 같이, 먼저 절연층(300)의 양면에 동박(310)을 형성한다(도 4a).4A to 4D are cross-sectional views illustrating a process of forming an interlayer connection layer for electrically connecting a first laminate and a second laminate of the present invention. As shown in the figure, first,
상기 절연층(300)은 합성 수지로 이루어지고, 바람직하게는 유리 섬유를 합성 수지에 함침(含浸)시킨 형태의 것이 좋다. 상기 절연층(300)의 두께는 7 ~ 50㎛인 것이 바람직하다.The insulating
상기 합성 수지로는 반경화 상태의 열 경화성 수지 또는 열 가소성 수지가 사용된다. 상기 반경화 상태의 열 경화성 수지는 복수개의 적층판을 열압착하는 단계에서, 중합이 진행되어 완전 경화하게 된다.As said synthetic resin, the thermosetting resin or the thermoplastic resin of a semi-hardened state is used. In the semi-cured thermosetting resin, in the step of thermocompression bonding a plurality of laminates, polymerization proceeds to complete curing.
상기 반경화 상태의 열 경화성 수지로는 폴리이미드가 주로 사용되는데, 폴리이미드는 용융점이 높기 때문에 열안정성이 뛰어나며, 장시간 사용에 견딜 수 있다. 또 기계적 강도, 전기적 특성, 내화학약품성, 내방사선성 등이 좋기 때문에 다층인쇄회로기판의 절연층으로 널리 사용되고 있다.As the thermosetting resin in the semi-cured state, polyimide is mainly used, and since polyimide has a high melting point, it has excellent thermal stability and can withstand long-term use. In addition, since the mechanical strength, electrical properties, chemical resistance, radiation resistance and the like is good, it is widely used as an insulating layer of a multilayer printed circuit board.
상기 반경화 상태의 열 경화성 폴리이미드는 유리 섬유를 폴리아믹산 용액에 함침한 다음, 비교적 낮은 온도에서 중합을 진행시켜 형성한다. 상기 폴리아믹산은 폴리이미드의 중간체로서, 아미드화 반응 및 가교 반응이 진행되면서 폴리이미드가 된다. The semi-cured thermosetting polyimide is formed by impregnating the glass fibers in a polyamic acid solution and then proceeding the polymerization at a relatively low temperature. The polyamic acid is an intermediate of the polyimide, and becomes a polyimide while the amidation reaction and the crosslinking reaction proceed.
그리고, 열 가소성 수지로는 폴리 에틸렌, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리프로필렌 등이 사용될 수 있으며, 열 가소성 수지는 가열에 의해 쉽게 유동성을 가지며, 경화시키는 과정에서 중합을 진행시킬 필요가 없으므로 반경화 상태의 열 경화성 수지에 비하여 작업성이 좋다는 유리한 점이 있다.In addition, as the thermoplastic resin, polyethylene, polymethyl methacrylate, polyethylene terephthalate, polypropylene, or the like may be used. The thermoplastic resin is easily flowable by heating, and it is necessary to proceed polymerization in the curing process. Therefore, there is an advantage that the workability is good as compared to the thermosetting resin in the semi-cured state.
다음으로, 상기 절연층(300) 및 동박(310)을 관통하는 비아홀(320)을 형성한다(도 2b). Next, a via
상기 비아홀(320)은 기계적 드릴링 또는 레이저 드릴링을 통해 형성하며, 레 이저 드릴을 이용하는 경우 CO2를 이용한 레이저 드릴을 주로 사용하나, 자외선-야그(UV-Yag)를 이용한 레이저 드릴을 사용해도 무방하다. The via
이어서, 상기 비아홀(320)에 도전성 페이스트(330)를 충진한다(도 4c).Subsequently, the
이때, 도전성 페이스트(330)는 스크린 인쇄법을 이용하여 충진하며, 스크린 인쇄시 작업 환경은 대기압 또는 진공 상태에서 작업을 한다.At this time, the
상기 도전성 페이스트(330)의 주성분은 금속 분말로써 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 등의 금속을 사용하며 유기 바인더가 포함되어서 금속 분말을 결합시켜 주는 역할을 한다. The main component of the
상기 도전성 페이스트(330)는 가열, 가압시 금속 분말 끼리 서로 접촉되어 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다. The
층간 접속층의 비아홀(320)에 충진되는 도전성 페이스트(330)의 경우, 제1적층판 및 제2적층판의 비아홀에 충진되는 도전성 페이스트와는 달리 완전히 경화시키지 않고 건조 공정만 진행시키는데, 이는 제1적층판 및 제2적층판과 층간 접속층을 일괄 적층하여 열압착할 때, 도전성 페이스트(330)의 층간 접착을 용이하게 하고 열 경화성 수지의 열충격을 방지하기 위한 것이다.In the case of the
그 후, 상기 동박(310)을 에칭(Etching)하여 제거한다(도 4d). Thereafter, the
즉, 상기 동박(310) 및 도전성 페이스트(330)의 상부에 포토 레지스트를 형 성하고, 포토 레지스트를 패턴화한 후, 패턴된 포토 레지스트를 식각 마스크로 하여 상기 동박(310)을 식각한다. 여기서, 상기 동박(310)은 에칭액을 이용한 습식 식각으로 제거하는 것이 바람직하다.That is, after forming a photoresist on the
이때, 상기 동박(310)을 제거하면, 비아홀(320)에 충진된 도전성 페이스트(330)는 절연층(300)의 표면으로부터 상기 동박(310)의 두께만큼 돌출되어 도전성 범프를 형성하게 된다. 이러한 도전성 범프는 제1적층판 및 제2적층판과 층간 접속층의 열압착시 전기적 연결을 좋게 한다.In this case, when the
이와 같이, 절연층(300)의 양면에 동박(310)을 형성한 후 에칭으로 제거하여 도전성 범프를 형성하면, 보호필름을 사용하였을때 보호필름의 제거시 도전성 범프가 손상되던 것을 방지할 수 있다.As such, if the
그리고, 동박(310)의 형성시 동박(310)의 두께를 조절함으로써, 도전성 범프의 높이를 조절할 수 있다.And, by adjusting the thickness of the
층간 접속층도 본 발명의 다층 인쇄회로기판에서 결합될 제1적층판 및 제2적층판의 회로 패턴을 고려하여 미리 정밀하게 그 위치 및 패턴이 설계되어야 한다. 또한, 제조하고자 하는 다층 인쇄회로기판의 층수에 따라 그 수가 결정된다.The interlayer connection layer should also be designed in precise position and pattern in advance in consideration of the circuit patterns of the first laminated board and the second laminated board to be bonded in the multilayer printed circuit board of the present invention. In addition, the number is determined depending on the number of layers of the multilayer printed circuit board to be manufactured.
도 5는 본 발명의 제1적층판 및 제2적층판과 층간 접속층을 일괄 적층하는 상태를 나타낸 단면도이다. 5 is a cross-sectional view showing a state in which the first laminated plate and the second laminated plate and the interlayer connection layer of the present invention are collectively laminated.
이에 도시된 바와 같이, 도 2a 내지 도 2d의 방법에 의해 형성된 제1적층판(A) 및 제2적층판(B) 사이에 도 4a 내지 도 4d의 방법에 의해 형성된 층간 접속 층(C)을 위치시킨다. 이때, 상기 제1적층판(A) 및 제2적층판(B)과 층간 접속층(C)의 비아홀이 동일 선상에서 연결되도록 위치시킨다.As shown here, the interlayer connection layer C formed by the method of FIGS. 4A to 4D is positioned between the first laminated plate A and the second laminated plate B formed by the method of FIGS. 2A to 2D. . In this case, the via holes of the first laminated plate A, the second laminated plate B, and the interlayer connecting layer C may be connected on the same line.
여기서, 상기 제1적층판(A) 및 제2적층판(B)과 층간 접속층(C)을 압착하여 한 장의 인쇄회로기판으로 만드는 방법으로는 열압착 방법이 사용된다. 이는 제1적층판(A) 및 제2적층판(B)과 층간 접속층(C)을 케이스에 넣고, 진공 챔버의 상하에서 열판에 끼워 가압 가열하는 방법으로 적층을 행한다. 이 방법을 VHL(Vacuum Hydraulic Lamination)법이라 한다.Here, a thermocompression bonding method is used as a method of compressing the first laminated plate A, the second laminated plate B, and the interlayer connection layer C into a single printed circuit board. The lamination is carried out by placing the first laminated plate A, the second laminated plate B, and the interlayer connection layer C in a case and pressing and heating them by inserting them into hot plates above and below the vacuum chamber. This method is called VHL (Vacuum Hydraulic Lamination) method.
그 밖에 진공 챔버에 가열원으로 전열 히터를 설치하고, 가스를 사용하여 가압한 상태에서 적층하는 진공 압착법도 있다. 이 방법은 열판을 필요로 하지 않기 때문에, 적층판의 수에 관계 없이 한 번에 적층할 수 있는 유리한 점이 있다.In addition, there is a vacuum crimping method in which a heat transfer heater is provided as a heating source in a vacuum chamber and laminated in a pressurized state using gas. Since this method does not require a hot plate, there is an advantage in that it can be laminated at one time regardless of the number of laminates.
여기서, 제1적층판(A) 및 제2적층판(B)과 층간 접속층(C)의 절연층은 열 가소성 수지 또는 반경화 상태의 열 경화성 수지로 이루어지는데, 열 가소성 수지의 경우, 열압착 공정에서 유리 전이 온도 이상으로 가열되어 유동성 및 점착성이 높아져 각 적층판을 결합시키며, 반경화 상태의 열 경화성 수지의 경우, 열압착 공정에서 중합이 진행되면서 각 적층판을 결합시킨다.Here, the insulating layer of the first laminated plate (A) and the second laminated plate (B) and the interlayer connection layer (C) is made of a thermoplastic resin or a thermosetting resin in a semi-cured state, in the case of the thermoplastic resin, the thermocompression bonding step At the glass transition temperature at and the flowability and adhesiveness is increased to bond each laminated plate, and in the case of the semi-cured thermosetting resin, the laminate is bonded while the polymerization proceeds in the thermocompression bonding process.
상기 열압착 공정에서 가해지는 압력은 80 ~ 120 kg/㎠이 바람직하며, 가열 온도는 150 ~ 350℃ 정도가 바람직하다.The pressure applied in the thermocompression process is preferably 80 to 120 kg / cm 2, and the heating temperature is preferably about 150 to 350 ° C.
도 6은 본 발명의 다층 인쇄회로기판의 실시예를 나타낸 단면도이다.6 is a cross-sectional view showing an embodiment of a multilayer printed circuit board of the present invention.
이에 도시된 바와 같이, 제1절연층(400)과, 상기 제1절연층(400)의 양면에 형성된 제1회로 패턴(410)과, 상기 제1절연층(400) 및 제1회로 패턴(410)을 관통하는 제1비아홀(420)과, 상기 제1비아홀(420) 내에 충진되어 상기 제1회로 패턴(410)과 접촉하는 도전성 페이스트와, 상기 제1절연층(400)의 양면에 형성된 제1회로 패턴(410) 및 상기 도전성 페이스트의 상하부에 형성된 제1도금층(430)으로 이루어지는 제1적층판;As shown in the drawing, the first insulating
제2절연층(500)과, 상기 제1비아홀(420)과 대응되는 위치에 형성된 제2비아홀(510)과, 상기 제2비아홀(510) 내에 충진된 도전성 페이스트로 이루어지는 층간 접속층; 및An interlayer connection layer including a second insulating
제3절연층(600)과, 상기 제3절연층(600)의 양면의 제1회로 패턴(410)과 대응되는 위치에 형성되는 제2회로 패턴(610)과, 상기 제3절연층(600) 및 제2회로 패턴(610)을 관통하는 제3비아홀(620)과, 상기 제3비아홀(620) 내에 충진되어 상기 제2회로 패턴(610)과 접촉하는 도전성 페이스트와, 상기 제3절연층(600)의 양면에 형성된 제2회로 패턴(610) 및 상기 도전성 페이스트의 상하부에 형성된 제2도금층(630)으로 이루어지는 제2적층판;을 포함하여 이루어지고, 상기 제1적층판과 제2적층판 사이에 층간 접속층이 개재되며, 상기 도전성 페이스트가 대응되도록 압착되어 전기적으로 연결된다.The third
여기서, 상기 제2절연층(500)은 열 가소성 수지 또는 반경화 상태의 열 경화성 수지로 이루어지며, 상기 제1도금층(430) 및 제2도금층(630)은 구리로 이루어지는 것이 바람직하다.Here, the second insulating
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. Although the present invention has been described in detail with reference to exemplary embodiments above, those skilled in the art to which the present invention pertains can make various modifications to the above-described embodiments without departing from the scope of the present invention. I will understand.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the claims below and equivalents thereof.
이상에서 살펴본 바와 같이, 본 발명에 의하면 절연층의 양면에 동박을 형성한 후 에칭으로 제거하여 도전성 범프를 형성함으로써, 종래의 보호 필름을 사용하였을때 보호 필름의 제거시 도전성 범프가 손상되던 것을 방지할 수 있고, 동박의 형성시 동박의 두께를 조절함으로써, 도전성 범프의 높이를 조절할 수 있다.As described above, according to the present invention, copper foils are formed on both surfaces of the insulating layer and then removed by etching to form conductive bumps, thereby preventing the conductive bumps from being damaged when the protective film is removed when using a conventional protective film. The height of an electroconductive bump can be adjusted by adjusting the thickness of copper foil at the time of formation of copper foil.
그리고, 본 발명에 의하면 제1적층판 및 제2적층판과 층간 접속층을 일괄 적층하여 열압착함으로써, 제조 시간을 단축하고 제품 수율을 향상시킬 수 있다.In addition, according to the present invention, the first laminated plate, the second laminated plate and the interlayer connection layer are stacked together and thermally compressed to reduce the manufacturing time and improve the product yield.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060048170A KR100734244B1 (en) | 2006-05-29 | 2006-05-29 | Multilayer printed circuit board and fabricating method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060048170A KR100734244B1 (en) | 2006-05-29 | 2006-05-29 | Multilayer printed circuit board and fabricating method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100734244B1 true KR100734244B1 (en) | 2007-07-02 |
Family
ID=38502868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060048170A KR100734244B1 (en) | 2006-05-29 | 2006-05-29 | Multilayer printed circuit board and fabricating method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100734244B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101068466B1 (en) | 2009-07-27 | 2011-09-28 | 한국과학기술원 | Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method |
KR101109277B1 (en) | 2009-09-17 | 2012-01-30 | 삼성전기주식회사 | Fabricating Method of Printed Circuit Board |
KR101361610B1 (en) * | 2012-06-28 | 2014-02-12 | 서울대학교산학협력단 | Method of Fabricating Vertical Structure using Wet Etching |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040085908A (en) * | 2003-04-02 | 2004-10-08 | 삼성전기주식회사 | Method for fabricating the multi layer PCB in parallel |
KR20050027758A (en) * | 2003-09-16 | 2005-03-21 | 삼성전기주식회사 | Method of manufacturing multi-layer printed circuit board in parallel |
KR20060027676A (en) * | 2004-09-23 | 2006-03-28 | 삼성전기주식회사 | Method for fabricating the multi layer using layup process |
KR20060028155A (en) * | 2004-09-24 | 2006-03-29 | 삼성전기주식회사 | Method for fabricating printed circuit board using hybrid build-up process |
-
2006
- 2006-05-29 KR KR1020060048170A patent/KR100734244B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040085908A (en) * | 2003-04-02 | 2004-10-08 | 삼성전기주식회사 | Method for fabricating the multi layer PCB in parallel |
KR20050027758A (en) * | 2003-09-16 | 2005-03-21 | 삼성전기주식회사 | Method of manufacturing multi-layer printed circuit board in parallel |
KR20060027676A (en) * | 2004-09-23 | 2006-03-28 | 삼성전기주식회사 | Method for fabricating the multi layer using layup process |
KR20060028155A (en) * | 2004-09-24 | 2006-03-29 | 삼성전기주식회사 | Method for fabricating printed circuit board using hybrid build-up process |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101068466B1 (en) | 2009-07-27 | 2011-09-28 | 한국과학기술원 | Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method |
KR101109277B1 (en) | 2009-09-17 | 2012-01-30 | 삼성전기주식회사 | Fabricating Method of Printed Circuit Board |
KR101361610B1 (en) * | 2012-06-28 | 2014-02-12 | 서울대학교산학협력단 | Method of Fabricating Vertical Structure using Wet Etching |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940009175B1 (en) | Multi-printed wiring board | |
JP3927955B2 (en) | Multilayer printed circuit board with improved interlayer electrical connection and method for manufacturing the same | |
US8934262B2 (en) | Wiring board and method for manufacturing the same | |
US8178191B2 (en) | Multilayer wiring board and method of making the same | |
KR100570856B1 (en) | Method for fabricating the multi layer PCB in parallel | |
KR100632560B1 (en) | Parallel printed circuit board manufacturing method | |
US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
WO2008004382A1 (en) | Method for manufacturing multilayer printed wiring board | |
WO2010103695A1 (en) | Method for manufacturing module with built-in component and module with built-in component | |
KR100734234B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
KR100734244B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
KR100536315B1 (en) | Semiconductor packaging substrate and manufacturing method thereof | |
KR100716809B1 (en) | A PCB using the ACF and manufacturing method thereof | |
KR100728755B1 (en) | Printed circuit board using bump and manufacturing method thereof | |
KR100723270B1 (en) | Method of fabricating multiple-layer printed circuit board | |
KR100657410B1 (en) | Manufacturing multi-layer pcb | |
KR100704922B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
JPH1154926A (en) | One-sided circuit board and its manufacture | |
JPH1070363A (en) | Method for manufacturing printed wiring board | |
KR101097504B1 (en) | The method for preparing multi layered circuit board | |
JP4684454B2 (en) | Printed wiring board manufacturing method and printed wiring board | |
JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
KR100704927B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
TWI477214B (en) | Printed circuit board having buried component and method for manufacturing same | |
KR100975927B1 (en) | Method of manufacturing package board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170512 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 12 |