KR100657410B1 - Manufacturing multi-layer pcb - Google Patents

Manufacturing multi-layer pcb Download PDF

Info

Publication number
KR100657410B1
KR100657410B1 KR1020060014555A KR20060014555A KR100657410B1 KR 100657410 B1 KR100657410 B1 KR 100657410B1 KR 1020060014555 A KR1020060014555 A KR 1020060014555A KR 20060014555 A KR20060014555 A KR 20060014555A KR 100657410 B1 KR100657410 B1 KR 100657410B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
paste bump
circuit board
paste
Prior art date
Application number
KR1020060014555A
Other languages
Korean (ko)
Inventor
박동진
목지수
민병렬
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060014555A priority Critical patent/KR100657410B1/en
Application granted granted Critical
Publication of KR100657410B1 publication Critical patent/KR100657410B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Abstract

A method for manufacturing a multi-layer printed circuit board is provided to implement a high integrated interconnection of a printed circuit board by performing a precise ink-jet printing. A method for manufacturing a multi-layer printed circuit board includes the steps of: combining a first paste bump on a predetermined location of a substrate(100); stacking the first insulation layer on the substrate so that the first paste bump penetrates the first insulation layer(110); compressing the first paste bump corresponding to the height of the first insulation layer(120); and printing a first circuit pattern on the surface plane of the first insulation layer through an ink-jet scheme(130).

Description

다층 인쇄회로기판 제조방법{Manufacturing multi-layer PCB}Manufacturing method of multilayer printed circuit board {Manufacturing multi-layer PCB}

도 1은 종래기술에 따른 페이스트 범프 기판을 나타낸 단면도.1 is a cross-sectional view showing a paste bump substrate according to the prior art.

도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조방법을 나타낸 순서도.2 is a flowchart illustrating a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention.

도 3은 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도.3 is a flowchart illustrating a manufacturing process of a multilayer printed circuit board according to a first exemplary embodiment of the present invention.

도 4는 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도.Figure 4 is a flow chart showing a multi-layer printed circuit board manufacturing process according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

7 : 외층회로 8 : 베이스 패턴7: outer layer circuit 8: base pattern

9 : 동박판 10 : 캐리어 메탈층9: copper foil 10: carrier metal layer

12, 22 : 회로패턴 14, 24 : 페이스트 범프12, 22: circuit pattern 14, 24: paste bump

20, 30 : 절연층20, 30: insulation layer

본 발명은 다층 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a multilayer printed circuit board.

종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.In conventional multilayer printed circuit boards, an inner layer circuit is formed by applying an additive method or a subtractive method to a surface of a core substrate such as a copper clad laminate (CCL), and an insulating layer and a metal layer are sequentially stacked. It is manufactured by forming the outer layer circuit in the same way as the inner layer circuit while building (up).

전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는 실정이다. 즉, HDI기판의 성능향상을 위해서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 필요하다.Due to the development of electronic components, there is a demand for a technology capable of improving performance of high density interconnection (HDI) substrates to which electrical patterns of circuit patterns and fine circuit wiring are applied for increasing the density of printed circuit boards. That is, in order to improve the performance of the HDI substrate, a technique for securing the electrical conduction technology and the degree of freedom of design between circuit patterns is required.

종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 기계적 드릴링(mechanical drilling) 등에 의해 비아홀을 천공하고, 코어기판의 표면 및 비아홀의 내주면에 화학동도금 및/또는 전기동도금 등으로 도금층을 형성하고, 코어기판의 표면에 애디티브 공법 또는 서브트랙티브 공법 등을 적용하여 내층회로를 형성한 후 회로를 검사한다.In the manufacturing process of a multilayer printed circuit board according to the prior art, first, a via hole is drilled into a core substrate such as CCL by mechanical drilling, and then chemical copper plating and / or electroplating is performed on the surface of the core substrate and the inner circumferential surface of the via hole. After forming a plating layer, and the inner layer circuit is formed by applying an additive method or a subtractive method, etc. to the surface of the core substrate, the circuit is inspected.

다음으로, 표면처리 및 RCC(resin coated copper) 등의 적층에 의해 빌드업을 진행하며, 회로패턴의 층간 전기적 연결을 위한 비아홀을 레이저 드릴링 등에 의해 형성하고 비아홀의 표면을 도금한 후 적층된 기판의 표면에 외층회로를 형성하고 회로를 검사한다. 회로패턴의 층을 추가하기 위해서는 다시 표면처리 및 RCC 등을 적층하고, 비아홀을 형성하고 비아홀의 표면을 도금한 후 외층회로를 형성한다. 이와 같은 빌드업 공정을 진행하여 원하는 수만큼의 회로패턴 층을 형성한다.Next, build-up is performed by surface treatment and lamination of RCC (resin coated copper), and a via hole for interlayer electrical connection of a circuit pattern is formed by laser drilling, and the surface of the via hole is plated and then laminated. Form an outer layer circuit on the surface and inspect the circuit. In order to add a layer of a circuit pattern, surface treatment, RCC, etc. are laminated again, a via hole is formed, the surface of the via hole is plated, and an outer layer circuit is formed. This build-up process is performed to form as many circuit pattern layers as desired.

그러나, 이와 같은 종래의 다층 인쇄회로기판 제조공정은 핸드폰 등의 적용제품의 가격 하락에 따른 저비용(low cost)에 대한 요청, 양산성을 높이기 위한 리드 타임(lead-time) 단축에 대한 요청 등을 만족시키지 못하는 문제가 있으며, 이러한 문제를 해결할 수 있는 새로운 제조공정이 요구되는 실정이다.However, such a conventional multi-layer printed circuit board manufacturing process, such as the request for low cost (low cost) in accordance with the falling price of the application products such as mobile phones, the request for shortening the lead time (lead-time) to increase the mass production, etc. There is a problem that does not satisfy, there is a need for a new manufacturing process that can solve this problem.

한편, 종래기술의 복잡한 공정을 단순화하고 일괄적층에 의해 신속하고 저렴하게 다층 인쇄회로기판을 제조하기 위해, 도 1에 도시된 바와 같이 동박판(3)에 페이스트(paste)를 인쇄하여 범프(bump)(2')를 형성하고 여기에 절연재(1)를 적층시켜 페이스트 범프 기판을 미리 제조함으로써 간단하고 용이하게 적층공정이 이루어지도록 하는 소위 'B2it'(Buried bump interconnection technology) 기술이 상용화되어 있다.Meanwhile, in order to simplify the complicated process of the prior art and to manufacture a multilayer printed circuit board quickly and inexpensively by batch lamination, a bump is printed by printing a paste on the copper foil 3 as shown in FIG. 1. A so-called 'B2it' (Buried bump interconnection technology) technology has been commercialized so that a lamination process can be performed simply and easily by forming a 2 'and stacking the insulating material 1 thereon to prepare a paste bump substrate in advance.

본 발명은 도금공정과 드릴링 공정이 불필요하고 잉크젯 기술과 페이스트 범프 기술만으로 다층 인쇄회로기판을 제조하는 방법을 제공하는 것이다.The present invention provides a method for manufacturing a multilayer printed circuit board using only inkjet technology and paste bump technology without requiring plating and drilling processes.

본 발명의 일 측면에 따르면, (a) 기판 상의 소정의 위치에 제1 페이스트 범프를 결합하는 단계, (b) 제1 페이스트 범프가 제1 절연층을 관통하도록 기판에 제1 절연층을 적층하는 단계, (c) 제1 절연층의 높이에 대응하여 제1 페이스트 범프를 압착하는 단계, 및 (d) 제1 절연층의 표면에 잉크젯 방식으로 제1 회로패턴을 프린팅하는 단계를 포함하는 다층 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, (a) bonding the first paste bump to a predetermined position on the substrate, (b) laminating the first insulating layer on the substrate so that the first paste bump penetrates the first insulating layer Multilayer printing comprising the steps of: (c) pressing the first paste bump corresponding to the height of the first insulating layer, and (d) printing the first circuit pattern on the surface of the first insulating layer by an inkjet method. A circuit board manufacturing method is provided.

단계 (d) 이후에 (e) 제1 회로패턴의 소정의 위치에 제2 페이스트 범프를 결합하는 단계, (f) 제2 페이스트 범프가 제2 절연층을 관통하도록 제1 절연층에 제2 절연층을 적층하는 단계, (g) 제2 절연층의 높이에 대응하여 제2 페이스트 범프를 압착하는 단계, 및 (h) 제2 절연층의 표면에 잉크젯 방식으로 제2 회로패턴을 프린팅하는 단계를 더 포함할 수 있다.After step (d) (e) coupling the second paste bump to a predetermined position of the first circuit pattern, (f) second insulation on the first insulating layer such that the second paste bump penetrates the second insulating layer Laminating the layers, (g) pressing the second paste bump corresponding to the height of the second insulating layer, and (h) printing the second circuit pattern on the surface of the second insulating layer by an inkjet method. It may further include.

즉, 첫번째 회로패턴층을 형성한 공정을 반복하여 두번째 회로패턴층을 빌드업(build-up)할 수 있으며, 전술한 공정을 필요한 회로패턴층의 수만큼 반복하여 다층의 인쇄회로기판을 제조할 수 있다.That is, the process of forming the first circuit pattern layer may be repeated to build up the second circuit pattern layer, and the above-described process may be repeated by the required number of circuit pattern layers to manufacture a multilayer printed circuit board. Can be.

다층의 회로패턴층 간의 전기적 연결을 위해서는, 제1 페이스트 범프의 표면이 제1 절연층의 표면으로 노출되고 제1 회로패턴이 제1 페이스트 범프와 전기적으로 연결되도록 형성되는 것이 바람직하다.For electrical connection between the multilayer circuit pattern layers, it is preferable that the surface of the first paste bump is exposed to the surface of the first insulating layer and the first circuit pattern is electrically connected to the first paste bump.

기판으로서 표면에 베이스 패턴이 형성된 캐리어 메탈층을 사용할 수 있으며, 베이스 패턴은 다른 회로패턴과 마찬가지로 잉크젯 프린팅에 의해 형성하는 것이 별도의 추가 장치 없이 공정을 진행할 수 있어 효율적이다. 한편, 베이스 패턴 상에 제1 페이스트 범프가 결합되며 페이스트 범프는 회로패턴층 간의 전기적 통로 역할을 하므로, 제1 페이스트 범프가 결합되는 위치에는 랜드부가 형성되도록 하는 것이 좋다.As a substrate, a carrier metal layer having a base pattern formed on a surface thereof may be used. The base pattern may be formed by inkjet printing like other circuit patterns, and thus the process may be performed without any additional device. Meanwhile, since the first paste bump is coupled to the base pattern and the paste bump serves as an electrical path between the circuit pattern layers, the land portion may be formed at a position where the first paste bump is coupled.

기판으로서 캐리어 메탈층을 사용할 경우에는 단계 (h) 이후에 인쇄회로기판으로부터 캐리어 메탈층을 제거할 수 있다. 캐리어 메탈층은 잉크젯 프린팅 및 페이스트 범프 형성을 반복하여 다층의 회로패턴층을 적층하기 위한 구조적 지지체 의 역할을 하므로 다층 인쇄회로기판이 형성된 후에는 그로부터 분리하여 제거해도 된다.If the carrier metal layer is used as the substrate, the carrier metal layer can be removed from the printed circuit board after step (h). Since the carrier metal layer serves as a structural support for stacking multilayer circuit pattern layers by repeating inkjet printing and paste bump formation, after the multilayer printed circuit board is formed, the carrier metal layer may be separated therefrom and removed.

한편, 캐리어 메탈층을 제거하지 않고, 단계 (h) 이후에 캐리어 메탈층에 공동(cavity)을 천공하고, 공동 내에 전자소자를 내장할 수도 있다. 이 경우 베이스 패턴의 일부는 내장되는 전자소자의 전극과 전기적으로 연결되는 전극패턴이 되도록 하는 것이 좋다.Meanwhile, without removing the carrier metal layer, a cavity may be drilled in the carrier metal layer after step (h), and an electronic device may be embedded in the cavity. In this case, a part of the base pattern may be an electrode pattern electrically connected to the electrodes of the electronic device to be embedded.

또한, 기판으로서 동박판을 사용할 수 있으며, 동박판에 페이스트 범프를 결합하고 절연층을 적층하는 것은 전술한 'B2it' 공법에 따른 페이스트 범프 기판 제조공정에 해당한다. 즉, 본 발명의 다른 측면에 따르면 페이스트 범프 기판을 형성한 후, 그 위로 회로패턴층을 적층하여 다층 인쇄회로기판을 제조하는 방법이 제공되며, 이와 같이 페이스트 범프 기판을 최외곽층으로 하여 다층 인쇄회로기판을 제조하는 경우에는 적층 공정 이후에 최외곽층인 동박판에 에칭 등의 공정을 적용하여 외층회로를 형성할 수도 있다.In addition, a copper foil may be used as the substrate, and bonding the paste bumps to the copper foil and laminating an insulating layer corresponds to a paste bump substrate manufacturing process according to the above-described 'B2it' method. That is, according to another aspect of the present invention, there is provided a method of manufacturing a multilayer printed circuit board by forming a paste bump substrate and then laminating a circuit pattern layer thereon. Thus, multilayer printing is performed using the paste bump substrate as the outermost layer. In the case of manufacturing a circuit board, after the lamination process, an outer layer circuit may be formed by applying a process such as etching to the outermost copper sheet.

이와 같이 최외곽층을 페이스트 범프 기판으로 하고, 동박판에 회로패턴을 형성할 경우에는 잉크젯 프린팅만으로 회로패턴을 형성하는 경우에 비해 인쇄회로기판의 강성이 향상될 수 있다.As described above, when the outermost layer is used as a paste bump substrate and the circuit pattern is formed on the copper foil, the rigidity of the printed circuit board may be improved as compared with the case where the circuit pattern is formed only by inkjet printing.

이하, 본 발명에 따른 다층 인쇄회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a method for manufacturing a multilayer printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same components will be denoted by the same reference numerals regardless of the reference numerals and redundant description thereof will be omitted.

도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 3은 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 베이스 패턴(8), 캐리어 메탈층(10), 회로패턴(12, 22), 페이스트 범프(14, 24), 절연층(20, 30)이 도시되어 있다.2 is a flowchart illustrating a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention, and FIG. 3 is a flowchart illustrating a process of manufacturing a multilayer printed circuit board according to a first embodiment of the present invention. Referring to FIG. 3, the base pattern 8, the carrier metal layer 10, the circuit patterns 12 and 22, the paste bumps 14 and 24, and the insulating layers 20 and 30 are illustrated.

본 실시예에서는 지지기판으로서 캐리어 메탈(Carrier Metal)을 사용하였으며, 그 위에 회로패턴인 베이스 패턴(8)을 잉크젯 방식으로 형성하고, 회로패턴층 간의 전기적 도통을 위해 실버 페이스트(Ag paste) 등을 이용하여 페이스트 범프를 형성한 후, 페이스트 범프가 절연층을 관통하도록 적층하여 회로패턴층을 빌드업해 가는 것을 특징으로 한다. 즉, 회로패턴의 형성은 잉크젯 프린팅 기술을 적용하고, 페이스트 범프 및 절연층의 적층과정에서는 'B2it'공법을 응용한 것이다.In this embodiment, a carrier metal is used as a support substrate, and a base pattern 8, which is a circuit pattern, is formed thereon by an inkjet method, and silver paste or the like is used for electrical conduction between the circuit pattern layers. After the paste bumps are formed, the paste bumps are laminated so as to penetrate through the insulating layer to build up the circuit pattern layer. That is, the circuit pattern is formed by applying an inkjet printing technique and applying the 'B2it' method in the process of laminating paste bumps and insulating layers.

먼저 도 3의 (a)와 같은 캐리어 메탈층(10)을 기판으로 하여 그 위에 도 3의 (b)와 같이 베이스 패턴(8)을 잉크젯 방식으로 프린팅한다(90). 잉크젯 인쇄기술은 주로 사무자동화(OA) 분야에서 사용되어 왔고 산업용으로는 포장재 마킹(marking)이나 의류 인쇄와 같은 분야에서 주로 사용되어 왔으나, 은 및 니켈 등의 나노 금속입자를 포함하는 기능성 잉크의 개발과 더불어 응용 가능성이 점차 확대되어, 현재에는 나노 금속입자를 포함하는 기능성 잉크를 사용하여 인쇄회로기판의 회로패턴 형성 등에 적용되고 있다. 캐리어 메탈층(10)은 잉크젯 프린팅에 의해 베이스 패턴(8)을 형성하기 위한 바탕층에 해당한다.First, the carrier metal layer 10 as shown in FIG. 3 (a) is used as a substrate, and the base pattern 8 is printed thereon, as shown in FIG. Inkjet printing technology has been mainly used in office automation (OA) field and has been mainly used in fields such as packaging material marking and garment printing. However, the development of functional ink containing nano metal particles such as silver and nickel In addition, the application possibilities are gradually expanded, and are currently being applied to the formation of circuit patterns of printed circuit boards using functional inks including nano metal particles. The carrier metal layer 10 corresponds to a base layer for forming the base pattern 8 by inkjet printing.

베이스 패턴(8)에는 층간 전기적 도통을 위한 페이스트 범프(14)가 결합될 부위에 형성되는 랜드부가 포함되며, 페이스트 범프(14)가 결합될 위치를 미리 고려하여 적절한 위치에 랜드부가 형성되도록 베이스 패턴(8)을 프린팅한다.The base pattern 8 includes a land portion formed at a portion to which the paste bumps 14 for interlayer electrical conduction are to be coupled, and the base pattern is formed so that the land portion is formed at an appropriate position in consideration of the position where the paste bumps 14 are to be coupled in advance. Print (8).

캐리어 메탈층(10)의 표면에 베이스 패턴(8)이 프린팅된 후에는 도 3의 (c)와 같이 회로패턴층 간의 전기적 도통을 위한 페이스트 범프(14)를 소정의 위치에 결합한다(100). 페이스트 범프(14)는 실버 페이스트와 같은 도전성 페이스트로 이루어지며, 전술한 바와 같이 회로패턴층 간의 전기적 도통을 위해 베이스 패턴(8)에 랜드부를 형성해 놓은 위치에 페이스트 범프(14)를 결합한다. 본 실시예에서 페이스트 범프(14)는 기존의 다층 인쇄회로기판에서 IVH와 같은 역할을 한다.After the base pattern 8 is printed on the surface of the carrier metal layer 10, as shown in FIG. 3C, the paste bumps 14 for electrical conduction between the circuit pattern layers are coupled to a predetermined position (100). . The paste bump 14 is made of a conductive paste such as silver paste, and the paste bump 14 is coupled to a position where a land portion is formed in the base pattern 8 for electrical conduction between the circuit pattern layers as described above. In the present embodiment, the paste bump 14 plays the same role as the IVH in the conventional multilayer printed circuit board.

다음으로, 도 3의 (d)와 같이 페이스트 범프(14)가 절연층(20)을 관통하도록 캐리어 메탈층(10)에 절연층(20)을 적층한다(110). 이 과정에서 페이스트 범프(14)가 형성된 기판에 절연층(20)을 적층하여 '페이스트 범프 기판'을 형성하는 소위 'B2it'공법이 적용되며, 'B2it'공법용 관통기를 사용하여 절연층(20)을 페이스트 범프(14)에 관통시켜 적층한다.Next, as illustrated in FIG. 3D, the insulating layer 20 is laminated on the carrier metal layer 10 so that the paste bump 14 penetrates the insulating layer 20 (110). In this process, a so-called 'B2it' method of forming a 'paste bump substrate' by stacking the insulating layer 20 on a substrate on which the paste bump 14 is formed is applied, and using the penetrator for the 'B2it' method. ) Is laminated through the paste bump 14.

다음으로 도 3의 (e)와 같이 적층된 절연층(20)의 높이에 대응하여 페이스트 범프(14)를 압착한다(120). 이는 절연층(20)을 관통하여 절연층(20)의 표면 위로 돌출된 페이스트 범프(14)의 높이를 절연층(20)의 높이와 같게 맞추기 위함이다. 페이스트 범프(14)의 압착은 기계적인 방식으로 이루어지며, 기존의 코이닝(coining) 장비를 응용할 수도 있다. 페이스트 범프(14)를 압착하지 않고 바로 절연층(20)을 적층하게 되면 페이스트 범프(14)의 일부가 절연층(20)의 표면 위로 돌 출되어 순차적인 회로패턴층의 적층이 곤란하게 될 수 있다.Next, the paste bumps 14 are pressed in correspondence to the heights of the insulating layers 20 stacked as shown in FIG. 3E (120). This is to match the height of the paste bump 14 that penetrates the insulating layer 20 and protrudes above the surface of the insulating layer 20 to be equal to the height of the insulating layer 20. The compression of the paste bump 14 is performed in a mechanical manner, and may be applied to existing coining equipment. If the insulating layer 20 is directly stacked without pressing the paste bumps 14, a part of the paste bumps 14 may protrude over the surface of the insulating layer 20, thereby making it difficult to sequentially stack the circuit pattern layer. have.

이와 같이 페이스트 범프(14)를 압착하여 절연층(20)의 표면을 평평하게 한 후, 도 3의 (f)와 같이 절연층(20)의 표면에 잉크젯 방식으로 회로패턴(12)을 프린팅한다(130). 회로패턴(12)의 프린팅 공정은 전술한 베이스 패턴(8) 형성공정과 동일하며, 이로써 한 층의 회로패턴층이 형성된다.After the paste bump 14 is pressed to flatten the surface of the insulating layer 20, the circuit pattern 12 is printed on the surface of the insulating layer 20 by an inkjet method as shown in FIG. (130). The printing process of the circuit pattern 12 is the same as the formation process of the base pattern 8 mentioned above, and one circuit pattern layer is formed by this.

이와 같은 공정을 거쳐 1층의 회로패턴층이 형성된다. 첫번째 회로패턴층은 절연층(20)과 층간 도통을 위한 페이스트 범프(14)의 상면으로 이루어져 있는 평평한 면에 회로패턴(12)이 프린팅되어 있는 상태이다.Through this process, one circuit pattern layer is formed. The first circuit pattern layer is a state in which the circuit pattern 12 is printed on a flat surface consisting of an insulating layer 20 and an upper surface of the paste bump 14 for interlayer conduction.

다층의 회로패턴을 형성하기 위해서는 도 3의 (g)와 같이 첫번째 회로패턴층의 소정의 위치에 다시 페이스트 범프(24)를 결합하고, 도 3의 (h)와 같이 페이스트 범프(24)가 관통되도록 절연층(30)을 적층하고, 도 3의 (i)와 같이 페이스트 범프(24)를 절연층(30)의 높이만큼 압착하여 평평한 표면을 형성한 후, 도 3의 (j)와 같이 다시 회로패턴(22)을 잉크젯 방식으로 프린팅한다.In order to form a multi-layer circuit pattern, the paste bumps 24 are again bonded to predetermined positions of the first circuit pattern layer as shown in FIG. 3G, and the paste bumps 24 penetrate as shown in FIG. The insulating layer 30 is laminated as much as possible, the paste bumps 24 are pressed by the height of the insulating layer 30 to form a flat surface as shown in FIG. 3 (i), and then again as shown in FIG. 3 (j). The circuit pattern 22 is printed by the inkjet method.

이는 결국 첫번째 회로패턴층을 형성하는 공정을 다시 반복하는 것에 해당하며, 따라서 본 실시예에 따라 다층 인쇄회로기판을 형성함에 있어서는 도 3의 (k)와 같이 필요한 회로패턴층의 수만큼 전술한 공정을 반복하여 다층 인쇄회로기판이 제조된다.This is equivalent to repeating the process of forming the first circuit pattern layer again, and thus, in forming the multilayer printed circuit board according to the present embodiment, the process described above as many as the number of circuit pattern layers required as shown in FIG. By repeating to produce a multilayer printed circuit board.

본 실시예에 따라 1층의 회로패턴층을 형성하게 되면 그 표면은 회로패턴(12)으로 이루어지며, 그 소정의 위치에 다시 페이스트 범프(24)를 결합하는 과정에서 회로패턴층 간의 전기적 도통을 구현하기 위해서는 회로패턴(12)의 랜드부가 페이스트 범프(24)와 연결되도록 페이스트 범프(24)의 결합위치를 결정하는 것이 좋다. 이와 같이 회로패턴(12)의 랜드부와 페이스트 범프(24)를 수직방향으로 연속하여 연결하면 이른바 '스택 비아(stack via)'와 같이 인쇄회로기판 전체를 관통하는 비아홀도 구현할 수 있다.According to the present embodiment, when the circuit pattern layer of one layer is formed, the surface is formed of the circuit pattern 12, and electrical conduction between the circuit pattern layers is performed in the process of bonding the paste bumps 24 to the predetermined positions again. In order to implement, it is preferable to determine the bonding position of the paste bump 24 so that the land portion of the circuit pattern 12 is connected to the paste bump 24. As such, when the land portion of the circuit pattern 12 and the paste bump 24 are continuously connected in the vertical direction, a via hole penetrating the entire printed circuit board may be realized, such as a so-called 'stack via'.

전술한 공정을 반복하여 다수의 회로패턴층이 적층되면 도 3의 (l)과 같이 이를 일괄 압착(press)하여 다층 인쇄회로기판이 형성되며, 도 3의 (m)과 같이 잉크젯 프린팅을 위한 바탕층에 해당하는 캐리어 메탈층(10)을 제거하여 다층 인쇄회로기판의 제조를 완료한다.When a plurality of circuit pattern layers are stacked by repeating the above-described process, a multilayer printed circuit board is formed by pressing them collectively as shown in FIG. 3 (l), and as a base for inkjet printing as shown in FIG. 3 (m). The manufacture of the multilayer printed circuit board is completed by removing the carrier metal layer 10 corresponding to the layer.

한편, 캐리어 메탈층(10)은 반드시 제거해야 하는 것은 아니며, 고밀도 인쇄회로기판을 제조하기 위해 전자소자가 내장되는 코어기판으로서 사용할 수도 있다. 즉, 도 3의 (l)과 같이 다층 인쇄회로기판이 형성된 후, 캐리어 메탈층(10)에 공동(미도시)을 천공하고, 공동 내에 전자소자를 내장한다.On the other hand, the carrier metal layer 10 is not necessarily removed, and may be used as a core substrate in which electronic devices are embedded to manufacture a high density printed circuit board. That is, after the multilayer printed circuit board is formed as shown in FIG. 3 (l), a cavity (not shown) is drilled in the carrier metal layer 10, and an electronic device is embedded in the cavity.

기판으로 사용된 캐리어 메탈층(10)은 두꺼운 동박판이므로, 여기에 에칭이나 드릴링 등에 의해 공동을 천공하고 전자소자를 내장하여 고밀도 인쇄회로기판을 구현할 수 있다. 캐리어 메탈층은 전자소자가 내장될 공간을 제공할 뿐만 아니라 전자소자로부터 발생되는 열을 외부로 방출하는 방열기능 및 인쇄회로기판 전체의 강성을 증대시키는 구조적 지지체의 역할을 한다.Since the carrier metal layer 10 used as the substrate is a thick copper thin plate, a cavity may be drilled therein by etching or drilling, and an electronic device may be embedded to implement a high density printed circuit board. The carrier metal layer serves as a structural support to increase the rigidity of the entire printed circuit board and the heat dissipation function that not only provides a space in which the electronic device is embedded, but also emits heat generated from the electronic device to the outside.

캐리어 메탈층(10)에 공동을 천공하고 공동 내에 전자소자를 내장할 경우에는 기판의 표면에 잉크젯 방식으로 베이스 패턴(8)을 형성하는 과정에서 전자소자의 전극과 연결될 전극패턴이 포함되도록 하는 것이 좋다. 이렇게 하면 캐리어 메 탈층(10)을 천공하여 공동을 형성하고 전자소자의 전극이 전극패턴과 전기적으로 연결되도록 실장한 후 공동을 충전재로 채움으로써 소자 내장 다층 인쇄회로기판을 용이하게 제조할 수 있다.When the cavity is drilled in the carrier metal layer 10 and the electronic device is embedded in the cavity, the electrode pattern to be connected to the electrode of the electronic device is included in the process of forming the base pattern 8 on the surface of the substrate by an inkjet method. good. In this way, the carrier metal layer 10 may be formed to form a cavity, the electrode of the electronic device may be electrically connected to the electrode pattern, and the cavity may be filled with a filler to easily manufacture the device-embedded multilayer printed circuit board.

도 4는 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 4를 참조하면, 외층회로(7), 동박판(9), 회로패턴(12, 22), 페이스트 범프(14, 24), 절연층(20, 30)이 도시되어 있다.4 is a flowchart illustrating a manufacturing process of a multilayer printed circuit board according to a second exemplary embodiment of the present invention. Referring to FIG. 4, the outer circuit 7, the copper foil 9, the circuit patterns 12 and 22, the paste bumps 14 and 24, and the insulating layers 20 and 30 are illustrated.

제2 실시예는 캐리어 메탈층(10)에 베이스 패턴(8)을 프린팅하여 기판으로 사용한 제1 실시예와는 달리, 동박판(9)에 페이스트 범프(14)를 결합하여 페이스트 범프 기판을 형성하고, 필요한 수만큼 회로패턴층을 적층한 후 최외곽층에 동박층을 적층하여 외층회로(7)를 형성함으로써, 캐리어 메탈층(10)을 제거하는 공정이 생략되고 다층 인쇄회로기판의 강성이 향상된다는 점에서 제1 실시예와 구별된다.Unlike the first embodiment in which the base pattern 8 is printed on the carrier metal layer 10 and used as a substrate, the second embodiment bonds the paste bumps 14 to the copper foil 9 to form a paste bump substrate. After stacking the circuit pattern layers as many times as necessary, the copper foil layer is formed on the outermost layer to form the outer circuit 7 so that the process of removing the carrier metal layer 10 is omitted and the rigidity of the multilayer printed circuit board is eliminated. It is distinguished from the first embodiment in that it is improved.

먼저 도 4의 (a)와 같은 동박판(9)을 기판으로 하여 그 위에 도 4의 (b)와 같이 페이스트 범프(14)를 결합하고, 도 4의 (c)와 같이 페이스트 범프(14)가 절연층(20)을 관통하도록 절연층(20)을 적층하여 페이스트 범프 기판을 형성한다. 페이스트 범프(14)는 실버 페이스트와 같은 도전성 페이스트로 이루어지며, 기존의 다층 인쇄회로기판에서 IVH와 같은 역할을 한다.First, the copper foil plate 9 as shown in FIG. 4A is used as a substrate, and the paste bumps 14 are bonded thereon as shown in FIG. 4B, and the paste bumps 14 as shown in FIG. 4C. The insulating layer 20 is laminated so as to penetrate the insulating layer 20 to form a paste bump substrate. The paste bump 14 is made of a conductive paste such as silver paste, and serves as IVH in a conventional multilayer printed circuit board.

페이스트 범프 기판을 형성하기 위해서는 전술한 바와 같이 'B2it'공법이 적용될 수 있으며, 'B2it'공법용 관통기를 사용하여 절연층(20)을 페이스트 범프(14)에 관통시켜 적층한다.In order to form the paste bump substrate, the 'B2it' method may be applied as described above, and the insulating layer 20 is laminated through the paste bump 14 by using a penetrator for the 'B2it' method.

다음으로 도 4의 (d)와 같이 적층된 절연층(20)의 높이에 대응하여 페이스 트 범프(14)를 압착한다. 이는 절연층(20)을 관통하여 절연층(20)의 표면 위로 돌출된 페이스트 범프(14)의 높이를 절연층(20)의 높이와 같게 맞추기 위함이다. 페이스트 범프(14)의 압착은 기계적인 방식으로 이루어지며, 기존의 코이닝(coining) 장비를 응용할 수도 있다. 페이스트 범프(14)를 압착하지 않고 바로 절연층(20)을 적층하게 되면 페이스트 범프(14)의 일부가 절연층(20)의 표면 위로 돌출되어 순차적인 회로패턴층의 적층이 곤란하게 될 수 있다.Next, the paste bump 14 is pressed in correspondence with the height of the insulating layers 20 stacked as shown in FIG. This is to match the height of the paste bump 14 that penetrates the insulating layer 20 and protrudes above the surface of the insulating layer 20 to be equal to the height of the insulating layer 20. The compression of the paste bump 14 is performed in a mechanical manner, and may be applied to existing coining equipment. If the insulating layer 20 is directly stacked without pressing the paste bump 14, a part of the paste bump 14 may protrude above the surface of the insulating layer 20, thereby making it difficult to sequentially stack the circuit pattern layer. .

이와 같이 페이스트 범프(14)를 압착하여 절연층(20)의 표면을 평평하게 한 후, 도 4의 (e)와 같이 절연층(20)의 표면에 잉크젯 방식으로 회로패턴(12)을 프린팅한다. 회로패턴(12)의 프린팅 공정은 제1 실시예와 동일하며, 이로써 한 층의 회로패턴층이 형성된다.After the paste bump 14 is pressed to flatten the surface of the insulating layer 20, the circuit pattern 12 is printed on the surface of the insulating layer 20 by an inkjet method as shown in FIG. 4E. . The printing process of the circuit pattern 12 is the same as in the first embodiment, whereby one circuit pattern layer is formed.

회로패턴(12)에는 층간 전기적 도통을 위한 페이스트 범프(24)가 결합될 부위에 형성되는 랜드부가 포함되며, 페이스트 범프(24)가 결합될 위치를 미리 고려하여 적절한 위치에 랜드부가 형성되도록 회로패턴(12)을 프린팅한다.The circuit pattern 12 includes a land portion formed at a portion to which the paste bumps 24 for interlayer electrical conduction are to be coupled, and the circuit pattern is formed such that the land portion is formed at an appropriate position in consideration of the position where the paste bumps 24 are to be coupled in advance. Print (12).

이와 같은 공정을 거쳐 1층의 회로패턴층이 형성된다. 첫번째 회로패턴층은 절연층(20)과 층간 도통을 위한 페이스트 범프(14)의 상면으로 이루어져 있는 평평한 면에 회로패턴(12)이 프린팅되어 있는 상태이다.Through this process, one circuit pattern layer is formed. The first circuit pattern layer is a state in which the circuit pattern 12 is printed on a flat surface consisting of an insulating layer 20 and an upper surface of the paste bump 14 for interlayer conduction.

다층의 회로패턴을 형성하기 위해서는 도 4의 (f)와 같이 첫번째 회로패턴층의 소정의 위치에 다시 페이스트 범프(24)를 결합하고, 도 4의 (g)와 같이 페이스트 범프(24)가 관통되도록 절연층(30)을 적층하고, 도 4의 (h)와 같이 페이스트 범프(24)를 절연층(30)의 높이만큼 압착하여 평평한 표면을 형성한 후, 도 4의 (i) 와 같이 다시 회로패턴(22)을 잉크젯 방식으로 프린팅한다.In order to form a multi-layered circuit pattern, the paste bumps 24 are again bonded to predetermined positions of the first circuit pattern layer as shown in FIG. 4 (f), and the paste bumps 24 pass through as shown in FIG. The insulating layer 30 is laminated as much as possible, and the paste bumps 24 are pressed by the height of the insulating layer 30 to form a flat surface as shown in FIG. 4H, and then again as shown in FIG. 4I. The circuit pattern 22 is printed by the inkjet method.

이는 결국 첫번째 회로패턴층을 형성하는 공정을 다시 반복하는 것에 해당하며, 따라서 본 실시예에 따라 다층 인쇄회로기판을 형성함에 있어서는 도 4의 (j)와 같이 필요한 회로패턴층의 수만큼 전술한 공정을 반복하여 다층 인쇄회로기판이 제조된다.This is equivalent to repeating the process of forming the first circuit pattern layer again, and thus, in forming the multilayer printed circuit board according to the present embodiment, the process described above as many as the number of circuit pattern layers required as shown in FIG. By repeating to produce a multilayer printed circuit board.

본 실시예에 따라 1층의 회로패턴층을 형성하게 되면 그 표면은 회로패턴(12)으로 이루어지며, 그 소정의 위치에 다시 페이스트 범프(24)를 결합하는 과정에서 회로패턴층 간의 전기적 도통을 구현하기 위해서는 회로패턴(12)의 랜드부가 페이스트 범프(24)와 연결되도록 페이스트 범프(24)의 결합위치를 결정하는 것이 좋다. 이와 같이 회로패턴(12)의 랜드부와 페이스트 범프(24)를 수직방향으로 연속하여 연결하면 이른바 '스택 비아(stack via)'와 같이 인쇄회로기판 전체를 관통하는 비아홀도 구현할 수 있다.According to the present embodiment, when the circuit pattern layer of one layer is formed, the surface is formed of the circuit pattern 12, and electrical conduction between the circuit pattern layers is performed in the process of bonding the paste bumps 24 to the predetermined positions again. In order to implement, it is preferable to determine the bonding position of the paste bump 24 so that the land portion of the circuit pattern 12 is connected to the paste bump 24. As such, when the land portion of the circuit pattern 12 and the paste bump 24 are continuously connected in the vertical direction, a via hole penetrating the entire printed circuit board may be realized, such as a so-called 'stack via'.

전술한 공정을 반복하여 다수의 회로패턴층이 적층되면 도 4의 (k)와 같이 최상층에 다시 동박판(9)을 적층하여 일괄 압착하여 다층 인쇄회로기판이 형성되며, 도 4의 (l)과 같이 동박판(9)을 에칭하여 외층회로(7)를 형성하여 다층 인쇄회로기판의 제조를 완료한다. 제2 실시예에 따른 다층 인쇄회로기판은 최외곽층에 동박판(9)으로부터 형성된 외층회로(7)가 적층되어 있으므로, 전체적으로 기판의 구조적 강성이 향상되는 효과가 있다.When a plurality of circuit pattern layers are stacked by repeating the above-described process, a multilayer printed circuit board is formed by stacking copper foil plates 9 on the uppermost layer and compressing them collectively as shown in FIG. 4 (k). As described above, the copper foil plate 9 is etched to form an outer layer circuit 7 to complete the manufacture of the multilayer printed circuit board. In the multilayered printed circuit board according to the second embodiment, since the outer circuit 7 formed from the copper foil 9 is laminated on the outermost layer, the structural rigidity of the substrate as a whole is improved.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상 술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail with reference to the above-described embodiments, the above-described embodiments are for the purpose of description and not of limitation, and a person of ordinary skill in the art will appreciate It will be understood that various embodiments are possible within the scope.

상술한 바와 같이 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판 제조방법에 의하면, 도금공정과 드릴링 공정 및 에칭공정이 불필요한 'dry process'로서, 잉크젯 기술과 페이스트 범프 형성 기술만으로 간단하게 다층 인쇄회로기판을 제조할 수 있어 환경친화적이며 비용절감이 가능하다.As described above, according to the method of manufacturing a multilayer printed circuit board according to the preferred embodiment of the present invention, a plating process, a drilling process, and an etching process are unnecessary 'dry processes'. The board can be manufactured to be environmentally friendly and cost-effective.

또한, 잉크젯 프린팅 기술의 정밀도로 인해 인쇄회로기판의 고집적 인터커넥션(Interconnection) 구현이 가능하다.In addition, due to the precision of inkjet printing technology, it is possible to realize highly integrated interconnection of printed circuit boards.

Claims (8)

(a) 기판 상의 소정의 위치에 제1 페이스트 범프를 결합하는 단계;(a) bonding the first paste bump to a predetermined position on the substrate; (b) 상기 제1 페이스트 범프가 제1 절연층을 관통하도록 상기 기판에 상기 제1 절연층을 적층하는 단계;(b) depositing the first insulating layer on the substrate such that the first paste bump penetrates through the first insulating layer; (c) 상기 제1 절연층의 높이에 대응하여 상기 제1 페이스트 범프를 압착하는 단계; 및(c) pressing the first paste bump in correspondence with the height of the first insulating layer; And (d) 상기 제1 절연층의 표면에 잉크젯 방식으로 제1 회로패턴을 프린팅하는 단계를 포함하는 다층 인쇄회로기판 제조방법.(d) printing a first circuit pattern on the surface of the first insulating layer by an inkjet method. 제1항에 있어서,The method of claim 1, 상기 단계 (d) 이후에After step (d) (e) 상기 제1 회로패턴의 소정의 위치에 제2 페이스트 범프를 결합하는 단계;(e) coupling a second paste bump to a predetermined position of the first circuit pattern; (f) 상기 제2 페이스트 범프가 제2 절연층을 관통하도록 상기 제1 절연층에 상기 제2 절연층을 적층하는 단계;(f) stacking the second insulating layer on the first insulating layer such that the second paste bump penetrates through the second insulating layer; (g) 상기 제2 절연층의 높이에 대응하여 상기 제2 페이스트 범프를 압착하는 단계; 및(g) pressing the second paste bump in correspondence with the height of the second insulating layer; And (h) 상기 제2 절연층의 표면에 잉크젯 방식으로 제2 회로패턴을 프린팅하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.(h) printing a second circuit pattern on the surface of the second insulating layer by an inkjet method. 제2항에 있어서,The method of claim 2, 상기 기판은 표면에 베이스 패턴이 적층된 캐리어 메탈층인 다층 인쇄회로기판 제조방법.The substrate is a multi-layer printed circuit board manufacturing method of a carrier metal layer in which the base pattern is laminated on the surface. 제3항에 있어서,The method of claim 3, 상기 베이스 패턴은, 상기 캐리어 메탈층의 표면에 잉크젯 방식으로 프린팅하여 형성되며, 상기 제1 페이스트 범프가 결합된 위치에 대응하는 랜드부를 포함하는 다층 인쇄회로기판 제조방법.The base pattern is formed by printing on the surface of the carrier metal layer by an inkjet method, the multilayer printed circuit board manufacturing method comprising a land portion corresponding to the position where the first paste bump is coupled. 제3항에 있어서,The method of claim 3, 상기 단계 (h) 이후에 상기 인쇄회로기판으로부터 상기 캐리어 메탈층을 제거하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.And removing the carrier metal layer from the printed circuit board after the step (h). 제3항에 있어서,The method of claim 3, 상기 베이스 패턴은 전극패턴을 포함하며,The base pattern includes an electrode pattern, 상기 단계 (h) 이후에 상기 캐리어 메탈층에 공동(cavity)을 천공하고, 상기 공동 내에 전자소자를 내장하여 상기 전자소자의 전극이 상기 전극패턴과 전기적으로 연결되도록 하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.After the step (h) further comprises the step of perforating a cavity (cavity) in the carrier metal layer, by embedding an electronic device in the cavity to electrically connect the electrode of the electronic device with the electrode pattern Circuit board manufacturing method. 제2항에 있어서,The method of claim 2, 상기 기판은 동박판이며, 상기 단계 (h) 이후에 상기 동박판의 일부를 제거하여 외층회로를 형성하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.The substrate is a copper foil, and after the step (h) further comprises the step of removing a portion of the copper plate to form an outer layer circuit. 제1항에 있어서,The method of claim 1, 상기 제1 페이스트 범프는 상기 제1 절연층의 표면으로 노출되며, 상기 제1 회로패턴의 일부는 상기 제1 페이스트 범프와 전기적으로 연결되는 다층 인쇄회로기판 제조방법.The first paste bump is exposed to the surface of the first insulating layer, a portion of the first circuit pattern is a method of manufacturing a multilayer printed circuit board electrically connected with the first paste bump.
KR1020060014555A 2006-02-15 2006-02-15 Manufacturing multi-layer pcb KR100657410B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060014555A KR100657410B1 (en) 2006-02-15 2006-02-15 Manufacturing multi-layer pcb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060014555A KR100657410B1 (en) 2006-02-15 2006-02-15 Manufacturing multi-layer pcb

Publications (1)

Publication Number Publication Date
KR100657410B1 true KR100657410B1 (en) 2006-12-14

Family

ID=37733261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014555A KR100657410B1 (en) 2006-02-15 2006-02-15 Manufacturing multi-layer pcb

Country Status (1)

Country Link
KR (1) KR100657410B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871030B1 (en) 2007-06-01 2008-11-27 삼성전기주식회사 Fabricating method of embedded resistor printed circuit board
KR100990613B1 (en) * 2008-04-30 2010-10-29 삼성전기주식회사 A printed circuit board and a fabricating method of the same
KR101022965B1 (en) 2008-10-27 2011-03-16 삼성전기주식회사 A multilayer printed circuit board and a fabricating method the same
KR101050876B1 (en) * 2010-01-06 2011-07-20 (주)인터플렉스 Manufacturing Method Of Flexible Printed Circuit Board And Its Flexible Printed Circuit Board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079579A (en) 1996-09-05 1998-03-24 Toshiba Corp Printed circuit board and manufacturing method of printed circuit board
JP2002353617A (en) 2001-05-23 2002-12-06 Kyocera Chemical Corp Printed wiring board and method of manufacturing the same
JP2004172523A (en) 2002-11-22 2004-06-17 Matsushita Electric Ind Co Ltd Printed wiring board
JP2004207510A (en) 2002-12-25 2004-07-22 Denso Corp Multilayered circuit board and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079579A (en) 1996-09-05 1998-03-24 Toshiba Corp Printed circuit board and manufacturing method of printed circuit board
JP2002353617A (en) 2001-05-23 2002-12-06 Kyocera Chemical Corp Printed wiring board and method of manufacturing the same
JP2004172523A (en) 2002-11-22 2004-06-17 Matsushita Electric Ind Co Ltd Printed wiring board
JP2004207510A (en) 2002-12-25 2004-07-22 Denso Corp Multilayered circuit board and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871030B1 (en) 2007-06-01 2008-11-27 삼성전기주식회사 Fabricating method of embedded resistor printed circuit board
KR100990613B1 (en) * 2008-04-30 2010-10-29 삼성전기주식회사 A printed circuit board and a fabricating method of the same
KR101022965B1 (en) 2008-10-27 2011-03-16 삼성전기주식회사 A multilayer printed circuit board and a fabricating method the same
KR101050876B1 (en) * 2010-01-06 2011-07-20 (주)인터플렉스 Manufacturing Method Of Flexible Printed Circuit Board And Its Flexible Printed Circuit Board

Similar Documents

Publication Publication Date Title
JP5895635B2 (en) Wiring board manufacturing method, wiring board and via structure
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
KR100657410B1 (en) Manufacturing multi-layer pcb
KR100704920B1 (en) Pcb and it&#39;s manufacturing method used bump board
JP4939519B2 (en) Multilayer circuit board manufacturing method
CN1886034B (en) Printed circuit board using convex point and manufacturing method thereof
KR100887393B1 (en) Method of manufacturing printed circuit board
KR100782404B1 (en) Printed circuit board and manufacturing method thereof
KR100704922B1 (en) Pcb using paste bump and method of manufacturing thereof
KR100699240B1 (en) Chip embedded PCB and method of the same
JP6324669B2 (en) Multilayer wiring board and manufacturing method thereof
KR100657406B1 (en) Manufacturing multi-layer pcb
JP6058321B2 (en) Wiring board manufacturing method
KR100734244B1 (en) Multilayer printed circuit board and fabricating method thereof
JP2010010714A (en) Wiring board with built-in component, and method of manufacturing wiring board with built-in component
KR100733814B1 (en) Manufacturing method of pcb
KR100796981B1 (en) Method for manufacturing printed circuit board
JP2007335631A (en) Manufacturing method of laminated wiring board
KR100832649B1 (en) Embedded Resistor Printed Circuit Board and Fabricating Method of the same
KR100729939B1 (en) Method for manufacturing multi-layered pcb
JP3955799B2 (en) Wiring board manufacturing method
KR100658437B1 (en) Pcb and it&#39;s manufacturing method used bump board
KR100657409B1 (en) Manufacturing multi-layer pcb
KR101050214B1 (en) Multilayer printed circuit board and its manufacturing method
KR200415210Y1 (en) Rigid-flexible Printed Circuit Board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee