KR100657410B1 - Manufacturing multi-layer pcb - Google Patents
Manufacturing multi-layer pcb Download PDFInfo
- Publication number
- KR100657410B1 KR100657410B1 KR1020060014555A KR20060014555A KR100657410B1 KR 100657410 B1 KR100657410 B1 KR 100657410B1 KR 1020060014555 A KR1020060014555 A KR 1020060014555A KR 20060014555 A KR20060014555 A KR 20060014555A KR 100657410 B1 KR100657410 B1 KR 100657410B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- paste bump
- circuit board
- paste
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
Description
도 1은 종래기술에 따른 페이스트 범프 기판을 나타낸 단면도.1 is a cross-sectional view showing a paste bump substrate according to the prior art.
도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조방법을 나타낸 순서도.2 is a flowchart illustrating a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention.
도 3은 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도.3 is a flowchart illustrating a manufacturing process of a multilayer printed circuit board according to a first exemplary embodiment of the present invention.
도 4는 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도.Figure 4 is a flow chart showing a multi-layer printed circuit board manufacturing process according to a second embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
7 : 외층회로 8 : 베이스 패턴7: outer layer circuit 8: base pattern
9 : 동박판 10 : 캐리어 메탈층9: copper foil 10: carrier metal layer
12, 22 : 회로패턴 14, 24 : 페이스트 범프12, 22:
20, 30 : 절연층20, 30: insulation layer
본 발명은 다층 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a multilayer printed circuit board.
종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.In conventional multilayer printed circuit boards, an inner layer circuit is formed by applying an additive method or a subtractive method to a surface of a core substrate such as a copper clad laminate (CCL), and an insulating layer and a metal layer are sequentially stacked. It is manufactured by forming the outer layer circuit in the same way as the inner layer circuit while building (up).
전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는 실정이다. 즉, HDI기판의 성능향상을 위해서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 필요하다.Due to the development of electronic components, there is a demand for a technology capable of improving performance of high density interconnection (HDI) substrates to which electrical patterns of circuit patterns and fine circuit wiring are applied for increasing the density of printed circuit boards. That is, in order to improve the performance of the HDI substrate, a technique for securing the electrical conduction technology and the degree of freedom of design between circuit patterns is required.
종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 기계적 드릴링(mechanical drilling) 등에 의해 비아홀을 천공하고, 코어기판의 표면 및 비아홀의 내주면에 화학동도금 및/또는 전기동도금 등으로 도금층을 형성하고, 코어기판의 표면에 애디티브 공법 또는 서브트랙티브 공법 등을 적용하여 내층회로를 형성한 후 회로를 검사한다.In the manufacturing process of a multilayer printed circuit board according to the prior art, first, a via hole is drilled into a core substrate such as CCL by mechanical drilling, and then chemical copper plating and / or electroplating is performed on the surface of the core substrate and the inner circumferential surface of the via hole. After forming a plating layer, and the inner layer circuit is formed by applying an additive method or a subtractive method, etc. to the surface of the core substrate, the circuit is inspected.
다음으로, 표면처리 및 RCC(resin coated copper) 등의 적층에 의해 빌드업을 진행하며, 회로패턴의 층간 전기적 연결을 위한 비아홀을 레이저 드릴링 등에 의해 형성하고 비아홀의 표면을 도금한 후 적층된 기판의 표면에 외층회로를 형성하고 회로를 검사한다. 회로패턴의 층을 추가하기 위해서는 다시 표면처리 및 RCC 등을 적층하고, 비아홀을 형성하고 비아홀의 표면을 도금한 후 외층회로를 형성한다. 이와 같은 빌드업 공정을 진행하여 원하는 수만큼의 회로패턴 층을 형성한다.Next, build-up is performed by surface treatment and lamination of RCC (resin coated copper), and a via hole for interlayer electrical connection of a circuit pattern is formed by laser drilling, and the surface of the via hole is plated and then laminated. Form an outer layer circuit on the surface and inspect the circuit. In order to add a layer of a circuit pattern, surface treatment, RCC, etc. are laminated again, a via hole is formed, the surface of the via hole is plated, and an outer layer circuit is formed. This build-up process is performed to form as many circuit pattern layers as desired.
그러나, 이와 같은 종래의 다층 인쇄회로기판 제조공정은 핸드폰 등의 적용제품의 가격 하락에 따른 저비용(low cost)에 대한 요청, 양산성을 높이기 위한 리드 타임(lead-time) 단축에 대한 요청 등을 만족시키지 못하는 문제가 있으며, 이러한 문제를 해결할 수 있는 새로운 제조공정이 요구되는 실정이다.However, such a conventional multi-layer printed circuit board manufacturing process, such as the request for low cost (low cost) in accordance with the falling price of the application products such as mobile phones, the request for shortening the lead time (lead-time) to increase the mass production, etc. There is a problem that does not satisfy, there is a need for a new manufacturing process that can solve this problem.
한편, 종래기술의 복잡한 공정을 단순화하고 일괄적층에 의해 신속하고 저렴하게 다층 인쇄회로기판을 제조하기 위해, 도 1에 도시된 바와 같이 동박판(3)에 페이스트(paste)를 인쇄하여 범프(bump)(2')를 형성하고 여기에 절연재(1)를 적층시켜 페이스트 범프 기판을 미리 제조함으로써 간단하고 용이하게 적층공정이 이루어지도록 하는 소위 'B2it'(Buried bump interconnection technology) 기술이 상용화되어 있다.Meanwhile, in order to simplify the complicated process of the prior art and to manufacture a multilayer printed circuit board quickly and inexpensively by batch lamination, a bump is printed by printing a paste on the
본 발명은 도금공정과 드릴링 공정이 불필요하고 잉크젯 기술과 페이스트 범프 기술만으로 다층 인쇄회로기판을 제조하는 방법을 제공하는 것이다.The present invention provides a method for manufacturing a multilayer printed circuit board using only inkjet technology and paste bump technology without requiring plating and drilling processes.
본 발명의 일 측면에 따르면, (a) 기판 상의 소정의 위치에 제1 페이스트 범프를 결합하는 단계, (b) 제1 페이스트 범프가 제1 절연층을 관통하도록 기판에 제1 절연층을 적층하는 단계, (c) 제1 절연층의 높이에 대응하여 제1 페이스트 범프를 압착하는 단계, 및 (d) 제1 절연층의 표면에 잉크젯 방식으로 제1 회로패턴을 프린팅하는 단계를 포함하는 다층 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, (a) bonding the first paste bump to a predetermined position on the substrate, (b) laminating the first insulating layer on the substrate so that the first paste bump penetrates the first insulating layer Multilayer printing comprising the steps of: (c) pressing the first paste bump corresponding to the height of the first insulating layer, and (d) printing the first circuit pattern on the surface of the first insulating layer by an inkjet method. A circuit board manufacturing method is provided.
단계 (d) 이후에 (e) 제1 회로패턴의 소정의 위치에 제2 페이스트 범프를 결합하는 단계, (f) 제2 페이스트 범프가 제2 절연층을 관통하도록 제1 절연층에 제2 절연층을 적층하는 단계, (g) 제2 절연층의 높이에 대응하여 제2 페이스트 범프를 압착하는 단계, 및 (h) 제2 절연층의 표면에 잉크젯 방식으로 제2 회로패턴을 프린팅하는 단계를 더 포함할 수 있다.After step (d) (e) coupling the second paste bump to a predetermined position of the first circuit pattern, (f) second insulation on the first insulating layer such that the second paste bump penetrates the second insulating layer Laminating the layers, (g) pressing the second paste bump corresponding to the height of the second insulating layer, and (h) printing the second circuit pattern on the surface of the second insulating layer by an inkjet method. It may further include.
즉, 첫번째 회로패턴층을 형성한 공정을 반복하여 두번째 회로패턴층을 빌드업(build-up)할 수 있으며, 전술한 공정을 필요한 회로패턴층의 수만큼 반복하여 다층의 인쇄회로기판을 제조할 수 있다.That is, the process of forming the first circuit pattern layer may be repeated to build up the second circuit pattern layer, and the above-described process may be repeated by the required number of circuit pattern layers to manufacture a multilayer printed circuit board. Can be.
다층의 회로패턴층 간의 전기적 연결을 위해서는, 제1 페이스트 범프의 표면이 제1 절연층의 표면으로 노출되고 제1 회로패턴이 제1 페이스트 범프와 전기적으로 연결되도록 형성되는 것이 바람직하다.For electrical connection between the multilayer circuit pattern layers, it is preferable that the surface of the first paste bump is exposed to the surface of the first insulating layer and the first circuit pattern is electrically connected to the first paste bump.
기판으로서 표면에 베이스 패턴이 형성된 캐리어 메탈층을 사용할 수 있으며, 베이스 패턴은 다른 회로패턴과 마찬가지로 잉크젯 프린팅에 의해 형성하는 것이 별도의 추가 장치 없이 공정을 진행할 수 있어 효율적이다. 한편, 베이스 패턴 상에 제1 페이스트 범프가 결합되며 페이스트 범프는 회로패턴층 간의 전기적 통로 역할을 하므로, 제1 페이스트 범프가 결합되는 위치에는 랜드부가 형성되도록 하는 것이 좋다.As a substrate, a carrier metal layer having a base pattern formed on a surface thereof may be used. The base pattern may be formed by inkjet printing like other circuit patterns, and thus the process may be performed without any additional device. Meanwhile, since the first paste bump is coupled to the base pattern and the paste bump serves as an electrical path between the circuit pattern layers, the land portion may be formed at a position where the first paste bump is coupled.
기판으로서 캐리어 메탈층을 사용할 경우에는 단계 (h) 이후에 인쇄회로기판으로부터 캐리어 메탈층을 제거할 수 있다. 캐리어 메탈층은 잉크젯 프린팅 및 페이스트 범프 형성을 반복하여 다층의 회로패턴층을 적층하기 위한 구조적 지지체 의 역할을 하므로 다층 인쇄회로기판이 형성된 후에는 그로부터 분리하여 제거해도 된다.If the carrier metal layer is used as the substrate, the carrier metal layer can be removed from the printed circuit board after step (h). Since the carrier metal layer serves as a structural support for stacking multilayer circuit pattern layers by repeating inkjet printing and paste bump formation, after the multilayer printed circuit board is formed, the carrier metal layer may be separated therefrom and removed.
한편, 캐리어 메탈층을 제거하지 않고, 단계 (h) 이후에 캐리어 메탈층에 공동(cavity)을 천공하고, 공동 내에 전자소자를 내장할 수도 있다. 이 경우 베이스 패턴의 일부는 내장되는 전자소자의 전극과 전기적으로 연결되는 전극패턴이 되도록 하는 것이 좋다.Meanwhile, without removing the carrier metal layer, a cavity may be drilled in the carrier metal layer after step (h), and an electronic device may be embedded in the cavity. In this case, a part of the base pattern may be an electrode pattern electrically connected to the electrodes of the electronic device to be embedded.
또한, 기판으로서 동박판을 사용할 수 있으며, 동박판에 페이스트 범프를 결합하고 절연층을 적층하는 것은 전술한 'B2it' 공법에 따른 페이스트 범프 기판 제조공정에 해당한다. 즉, 본 발명의 다른 측면에 따르면 페이스트 범프 기판을 형성한 후, 그 위로 회로패턴층을 적층하여 다층 인쇄회로기판을 제조하는 방법이 제공되며, 이와 같이 페이스트 범프 기판을 최외곽층으로 하여 다층 인쇄회로기판을 제조하는 경우에는 적층 공정 이후에 최외곽층인 동박판에 에칭 등의 공정을 적용하여 외층회로를 형성할 수도 있다.In addition, a copper foil may be used as the substrate, and bonding the paste bumps to the copper foil and laminating an insulating layer corresponds to a paste bump substrate manufacturing process according to the above-described 'B2it' method. That is, according to another aspect of the present invention, there is provided a method of manufacturing a multilayer printed circuit board by forming a paste bump substrate and then laminating a circuit pattern layer thereon. Thus, multilayer printing is performed using the paste bump substrate as the outermost layer. In the case of manufacturing a circuit board, after the lamination process, an outer layer circuit may be formed by applying a process such as etching to the outermost copper sheet.
이와 같이 최외곽층을 페이스트 범프 기판으로 하고, 동박판에 회로패턴을 형성할 경우에는 잉크젯 프린팅만으로 회로패턴을 형성하는 경우에 비해 인쇄회로기판의 강성이 향상될 수 있다.As described above, when the outermost layer is used as a paste bump substrate and the circuit pattern is formed on the copper foil, the rigidity of the printed circuit board may be improved as compared with the case where the circuit pattern is formed only by inkjet printing.
이하, 본 발명에 따른 다층 인쇄회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a method for manufacturing a multilayer printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same components will be denoted by the same reference numerals regardless of the reference numerals and redundant description thereof will be omitted.
도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 3은 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 베이스 패턴(8), 캐리어 메탈층(10), 회로패턴(12, 22), 페이스트 범프(14, 24), 절연층(20, 30)이 도시되어 있다.2 is a flowchart illustrating a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention, and FIG. 3 is a flowchart illustrating a process of manufacturing a multilayer printed circuit board according to a first embodiment of the present invention. Referring to FIG. 3, the
본 실시예에서는 지지기판으로서 캐리어 메탈(Carrier Metal)을 사용하였으며, 그 위에 회로패턴인 베이스 패턴(8)을 잉크젯 방식으로 형성하고, 회로패턴층 간의 전기적 도통을 위해 실버 페이스트(Ag paste) 등을 이용하여 페이스트 범프를 형성한 후, 페이스트 범프가 절연층을 관통하도록 적층하여 회로패턴층을 빌드업해 가는 것을 특징으로 한다. 즉, 회로패턴의 형성은 잉크젯 프린팅 기술을 적용하고, 페이스트 범프 및 절연층의 적층과정에서는 'B2it'공법을 응용한 것이다.In this embodiment, a carrier metal is used as a support substrate, and a
먼저 도 3의 (a)와 같은 캐리어 메탈층(10)을 기판으로 하여 그 위에 도 3의 (b)와 같이 베이스 패턴(8)을 잉크젯 방식으로 프린팅한다(90). 잉크젯 인쇄기술은 주로 사무자동화(OA) 분야에서 사용되어 왔고 산업용으로는 포장재 마킹(marking)이나 의류 인쇄와 같은 분야에서 주로 사용되어 왔으나, 은 및 니켈 등의 나노 금속입자를 포함하는 기능성 잉크의 개발과 더불어 응용 가능성이 점차 확대되어, 현재에는 나노 금속입자를 포함하는 기능성 잉크를 사용하여 인쇄회로기판의 회로패턴 형성 등에 적용되고 있다. 캐리어 메탈층(10)은 잉크젯 프린팅에 의해 베이스 패턴(8)을 형성하기 위한 바탕층에 해당한다.First, the
베이스 패턴(8)에는 층간 전기적 도통을 위한 페이스트 범프(14)가 결합될 부위에 형성되는 랜드부가 포함되며, 페이스트 범프(14)가 결합될 위치를 미리 고려하여 적절한 위치에 랜드부가 형성되도록 베이스 패턴(8)을 프린팅한다.The
캐리어 메탈층(10)의 표면에 베이스 패턴(8)이 프린팅된 후에는 도 3의 (c)와 같이 회로패턴층 간의 전기적 도통을 위한 페이스트 범프(14)를 소정의 위치에 결합한다(100). 페이스트 범프(14)는 실버 페이스트와 같은 도전성 페이스트로 이루어지며, 전술한 바와 같이 회로패턴층 간의 전기적 도통을 위해 베이스 패턴(8)에 랜드부를 형성해 놓은 위치에 페이스트 범프(14)를 결합한다. 본 실시예에서 페이스트 범프(14)는 기존의 다층 인쇄회로기판에서 IVH와 같은 역할을 한다.After the
다음으로, 도 3의 (d)와 같이 페이스트 범프(14)가 절연층(20)을 관통하도록 캐리어 메탈층(10)에 절연층(20)을 적층한다(110). 이 과정에서 페이스트 범프(14)가 형성된 기판에 절연층(20)을 적층하여 '페이스트 범프 기판'을 형성하는 소위 'B2it'공법이 적용되며, 'B2it'공법용 관통기를 사용하여 절연층(20)을 페이스트 범프(14)에 관통시켜 적층한다.Next, as illustrated in FIG. 3D, the
다음으로 도 3의 (e)와 같이 적층된 절연층(20)의 높이에 대응하여 페이스트 범프(14)를 압착한다(120). 이는 절연층(20)을 관통하여 절연층(20)의 표면 위로 돌출된 페이스트 범프(14)의 높이를 절연층(20)의 높이와 같게 맞추기 위함이다. 페이스트 범프(14)의 압착은 기계적인 방식으로 이루어지며, 기존의 코이닝(coining) 장비를 응용할 수도 있다. 페이스트 범프(14)를 압착하지 않고 바로 절연층(20)을 적층하게 되면 페이스트 범프(14)의 일부가 절연층(20)의 표면 위로 돌 출되어 순차적인 회로패턴층의 적층이 곤란하게 될 수 있다.Next, the paste bumps 14 are pressed in correspondence to the heights of the insulating
이와 같이 페이스트 범프(14)를 압착하여 절연층(20)의 표면을 평평하게 한 후, 도 3의 (f)와 같이 절연층(20)의 표면에 잉크젯 방식으로 회로패턴(12)을 프린팅한다(130). 회로패턴(12)의 프린팅 공정은 전술한 베이스 패턴(8) 형성공정과 동일하며, 이로써 한 층의 회로패턴층이 형성된다.After the
이와 같은 공정을 거쳐 1층의 회로패턴층이 형성된다. 첫번째 회로패턴층은 절연층(20)과 층간 도통을 위한 페이스트 범프(14)의 상면으로 이루어져 있는 평평한 면에 회로패턴(12)이 프린팅되어 있는 상태이다.Through this process, one circuit pattern layer is formed. The first circuit pattern layer is a state in which the
다층의 회로패턴을 형성하기 위해서는 도 3의 (g)와 같이 첫번째 회로패턴층의 소정의 위치에 다시 페이스트 범프(24)를 결합하고, 도 3의 (h)와 같이 페이스트 범프(24)가 관통되도록 절연층(30)을 적층하고, 도 3의 (i)와 같이 페이스트 범프(24)를 절연층(30)의 높이만큼 압착하여 평평한 표면을 형성한 후, 도 3의 (j)와 같이 다시 회로패턴(22)을 잉크젯 방식으로 프린팅한다.In order to form a multi-layer circuit pattern, the paste bumps 24 are again bonded to predetermined positions of the first circuit pattern layer as shown in FIG. 3G, and the paste bumps 24 penetrate as shown in FIG. The insulating
이는 결국 첫번째 회로패턴층을 형성하는 공정을 다시 반복하는 것에 해당하며, 따라서 본 실시예에 따라 다층 인쇄회로기판을 형성함에 있어서는 도 3의 (k)와 같이 필요한 회로패턴층의 수만큼 전술한 공정을 반복하여 다층 인쇄회로기판이 제조된다.This is equivalent to repeating the process of forming the first circuit pattern layer again, and thus, in forming the multilayer printed circuit board according to the present embodiment, the process described above as many as the number of circuit pattern layers required as shown in FIG. By repeating to produce a multilayer printed circuit board.
본 실시예에 따라 1층의 회로패턴층을 형성하게 되면 그 표면은 회로패턴(12)으로 이루어지며, 그 소정의 위치에 다시 페이스트 범프(24)를 결합하는 과정에서 회로패턴층 간의 전기적 도통을 구현하기 위해서는 회로패턴(12)의 랜드부가 페이스트 범프(24)와 연결되도록 페이스트 범프(24)의 결합위치를 결정하는 것이 좋다. 이와 같이 회로패턴(12)의 랜드부와 페이스트 범프(24)를 수직방향으로 연속하여 연결하면 이른바 '스택 비아(stack via)'와 같이 인쇄회로기판 전체를 관통하는 비아홀도 구현할 수 있다.According to the present embodiment, when the circuit pattern layer of one layer is formed, the surface is formed of the
전술한 공정을 반복하여 다수의 회로패턴층이 적층되면 도 3의 (l)과 같이 이를 일괄 압착(press)하여 다층 인쇄회로기판이 형성되며, 도 3의 (m)과 같이 잉크젯 프린팅을 위한 바탕층에 해당하는 캐리어 메탈층(10)을 제거하여 다층 인쇄회로기판의 제조를 완료한다.When a plurality of circuit pattern layers are stacked by repeating the above-described process, a multilayer printed circuit board is formed by pressing them collectively as shown in FIG. 3 (l), and as a base for inkjet printing as shown in FIG. 3 (m). The manufacture of the multilayer printed circuit board is completed by removing the
한편, 캐리어 메탈층(10)은 반드시 제거해야 하는 것은 아니며, 고밀도 인쇄회로기판을 제조하기 위해 전자소자가 내장되는 코어기판으로서 사용할 수도 있다. 즉, 도 3의 (l)과 같이 다층 인쇄회로기판이 형성된 후, 캐리어 메탈층(10)에 공동(미도시)을 천공하고, 공동 내에 전자소자를 내장한다.On the other hand, the
기판으로 사용된 캐리어 메탈층(10)은 두꺼운 동박판이므로, 여기에 에칭이나 드릴링 등에 의해 공동을 천공하고 전자소자를 내장하여 고밀도 인쇄회로기판을 구현할 수 있다. 캐리어 메탈층은 전자소자가 내장될 공간을 제공할 뿐만 아니라 전자소자로부터 발생되는 열을 외부로 방출하는 방열기능 및 인쇄회로기판 전체의 강성을 증대시키는 구조적 지지체의 역할을 한다.Since the
캐리어 메탈층(10)에 공동을 천공하고 공동 내에 전자소자를 내장할 경우에는 기판의 표면에 잉크젯 방식으로 베이스 패턴(8)을 형성하는 과정에서 전자소자의 전극과 연결될 전극패턴이 포함되도록 하는 것이 좋다. 이렇게 하면 캐리어 메 탈층(10)을 천공하여 공동을 형성하고 전자소자의 전극이 전극패턴과 전기적으로 연결되도록 실장한 후 공동을 충전재로 채움으로써 소자 내장 다층 인쇄회로기판을 용이하게 제조할 수 있다.When the cavity is drilled in the
도 4는 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 4를 참조하면, 외층회로(7), 동박판(9), 회로패턴(12, 22), 페이스트 범프(14, 24), 절연층(20, 30)이 도시되어 있다.4 is a flowchart illustrating a manufacturing process of a multilayer printed circuit board according to a second exemplary embodiment of the present invention. Referring to FIG. 4, the
제2 실시예는 캐리어 메탈층(10)에 베이스 패턴(8)을 프린팅하여 기판으로 사용한 제1 실시예와는 달리, 동박판(9)에 페이스트 범프(14)를 결합하여 페이스트 범프 기판을 형성하고, 필요한 수만큼 회로패턴층을 적층한 후 최외곽층에 동박층을 적층하여 외층회로(7)를 형성함으로써, 캐리어 메탈층(10)을 제거하는 공정이 생략되고 다층 인쇄회로기판의 강성이 향상된다는 점에서 제1 실시예와 구별된다.Unlike the first embodiment in which the
먼저 도 4의 (a)와 같은 동박판(9)을 기판으로 하여 그 위에 도 4의 (b)와 같이 페이스트 범프(14)를 결합하고, 도 4의 (c)와 같이 페이스트 범프(14)가 절연층(20)을 관통하도록 절연층(20)을 적층하여 페이스트 범프 기판을 형성한다. 페이스트 범프(14)는 실버 페이스트와 같은 도전성 페이스트로 이루어지며, 기존의 다층 인쇄회로기판에서 IVH와 같은 역할을 한다.First, the
페이스트 범프 기판을 형성하기 위해서는 전술한 바와 같이 'B2it'공법이 적용될 수 있으며, 'B2it'공법용 관통기를 사용하여 절연층(20)을 페이스트 범프(14)에 관통시켜 적층한다.In order to form the paste bump substrate, the 'B2it' method may be applied as described above, and the insulating
다음으로 도 4의 (d)와 같이 적층된 절연층(20)의 높이에 대응하여 페이스 트 범프(14)를 압착한다. 이는 절연층(20)을 관통하여 절연층(20)의 표면 위로 돌출된 페이스트 범프(14)의 높이를 절연층(20)의 높이와 같게 맞추기 위함이다. 페이스트 범프(14)의 압착은 기계적인 방식으로 이루어지며, 기존의 코이닝(coining) 장비를 응용할 수도 있다. 페이스트 범프(14)를 압착하지 않고 바로 절연층(20)을 적층하게 되면 페이스트 범프(14)의 일부가 절연층(20)의 표면 위로 돌출되어 순차적인 회로패턴층의 적층이 곤란하게 될 수 있다.Next, the
이와 같이 페이스트 범프(14)를 압착하여 절연층(20)의 표면을 평평하게 한 후, 도 4의 (e)와 같이 절연층(20)의 표면에 잉크젯 방식으로 회로패턴(12)을 프린팅한다. 회로패턴(12)의 프린팅 공정은 제1 실시예와 동일하며, 이로써 한 층의 회로패턴층이 형성된다.After the
회로패턴(12)에는 층간 전기적 도통을 위한 페이스트 범프(24)가 결합될 부위에 형성되는 랜드부가 포함되며, 페이스트 범프(24)가 결합될 위치를 미리 고려하여 적절한 위치에 랜드부가 형성되도록 회로패턴(12)을 프린팅한다.The
이와 같은 공정을 거쳐 1층의 회로패턴층이 형성된다. 첫번째 회로패턴층은 절연층(20)과 층간 도통을 위한 페이스트 범프(14)의 상면으로 이루어져 있는 평평한 면에 회로패턴(12)이 프린팅되어 있는 상태이다.Through this process, one circuit pattern layer is formed. The first circuit pattern layer is a state in which the
다층의 회로패턴을 형성하기 위해서는 도 4의 (f)와 같이 첫번째 회로패턴층의 소정의 위치에 다시 페이스트 범프(24)를 결합하고, 도 4의 (g)와 같이 페이스트 범프(24)가 관통되도록 절연층(30)을 적층하고, 도 4의 (h)와 같이 페이스트 범프(24)를 절연층(30)의 높이만큼 압착하여 평평한 표면을 형성한 후, 도 4의 (i) 와 같이 다시 회로패턴(22)을 잉크젯 방식으로 프린팅한다.In order to form a multi-layered circuit pattern, the paste bumps 24 are again bonded to predetermined positions of the first circuit pattern layer as shown in FIG. 4 (f), and the paste bumps 24 pass through as shown in FIG. The insulating
이는 결국 첫번째 회로패턴층을 형성하는 공정을 다시 반복하는 것에 해당하며, 따라서 본 실시예에 따라 다층 인쇄회로기판을 형성함에 있어서는 도 4의 (j)와 같이 필요한 회로패턴층의 수만큼 전술한 공정을 반복하여 다층 인쇄회로기판이 제조된다.This is equivalent to repeating the process of forming the first circuit pattern layer again, and thus, in forming the multilayer printed circuit board according to the present embodiment, the process described above as many as the number of circuit pattern layers required as shown in FIG. By repeating to produce a multilayer printed circuit board.
본 실시예에 따라 1층의 회로패턴층을 형성하게 되면 그 표면은 회로패턴(12)으로 이루어지며, 그 소정의 위치에 다시 페이스트 범프(24)를 결합하는 과정에서 회로패턴층 간의 전기적 도통을 구현하기 위해서는 회로패턴(12)의 랜드부가 페이스트 범프(24)와 연결되도록 페이스트 범프(24)의 결합위치를 결정하는 것이 좋다. 이와 같이 회로패턴(12)의 랜드부와 페이스트 범프(24)를 수직방향으로 연속하여 연결하면 이른바 '스택 비아(stack via)'와 같이 인쇄회로기판 전체를 관통하는 비아홀도 구현할 수 있다.According to the present embodiment, when the circuit pattern layer of one layer is formed, the surface is formed of the
전술한 공정을 반복하여 다수의 회로패턴층이 적층되면 도 4의 (k)와 같이 최상층에 다시 동박판(9)을 적층하여 일괄 압착하여 다층 인쇄회로기판이 형성되며, 도 4의 (l)과 같이 동박판(9)을 에칭하여 외층회로(7)를 형성하여 다층 인쇄회로기판의 제조를 완료한다. 제2 실시예에 따른 다층 인쇄회로기판은 최외곽층에 동박판(9)으로부터 형성된 외층회로(7)가 적층되어 있으므로, 전체적으로 기판의 구조적 강성이 향상되는 효과가 있다.When a plurality of circuit pattern layers are stacked by repeating the above-described process, a multilayer printed circuit board is formed by stacking
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상 술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail with reference to the above-described embodiments, the above-described embodiments are for the purpose of description and not of limitation, and a person of ordinary skill in the art will appreciate It will be understood that various embodiments are possible within the scope.
상술한 바와 같이 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판 제조방법에 의하면, 도금공정과 드릴링 공정 및 에칭공정이 불필요한 'dry process'로서, 잉크젯 기술과 페이스트 범프 형성 기술만으로 간단하게 다층 인쇄회로기판을 제조할 수 있어 환경친화적이며 비용절감이 가능하다.As described above, according to the method of manufacturing a multilayer printed circuit board according to the preferred embodiment of the present invention, a plating process, a drilling process, and an etching process are unnecessary 'dry processes'. The board can be manufactured to be environmentally friendly and cost-effective.
또한, 잉크젯 프린팅 기술의 정밀도로 인해 인쇄회로기판의 고집적 인터커넥션(Interconnection) 구현이 가능하다.In addition, due to the precision of inkjet printing technology, it is possible to realize highly integrated interconnection of printed circuit boards.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060014555A KR100657410B1 (en) | 2006-02-15 | 2006-02-15 | Manufacturing multi-layer pcb |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060014555A KR100657410B1 (en) | 2006-02-15 | 2006-02-15 | Manufacturing multi-layer pcb |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100657410B1 true KR100657410B1 (en) | 2006-12-14 |
Family
ID=37733261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060014555A KR100657410B1 (en) | 2006-02-15 | 2006-02-15 | Manufacturing multi-layer pcb |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100657410B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100871030B1 (en) | 2007-06-01 | 2008-11-27 | 삼성전기주식회사 | Fabricating method of embedded resistor printed circuit board |
KR100990613B1 (en) * | 2008-04-30 | 2010-10-29 | 삼성전기주식회사 | A printed circuit board and a fabricating method of the same |
KR101022965B1 (en) | 2008-10-27 | 2011-03-16 | 삼성전기주식회사 | A multilayer printed circuit board and a fabricating method the same |
KR101050876B1 (en) * | 2010-01-06 | 2011-07-20 | (주)인터플렉스 | Manufacturing Method Of Flexible Printed Circuit Board And Its Flexible Printed Circuit Board |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079579A (en) | 1996-09-05 | 1998-03-24 | Toshiba Corp | Printed circuit board and manufacturing method of printed circuit board |
JP2002353617A (en) | 2001-05-23 | 2002-12-06 | Kyocera Chemical Corp | Printed wiring board and method of manufacturing the same |
JP2004172523A (en) | 2002-11-22 | 2004-06-17 | Matsushita Electric Ind Co Ltd | Printed wiring board |
JP2004207510A (en) | 2002-12-25 | 2004-07-22 | Denso Corp | Multilayered circuit board and manufacturing method thereof |
-
2006
- 2006-02-15 KR KR1020060014555A patent/KR100657410B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079579A (en) | 1996-09-05 | 1998-03-24 | Toshiba Corp | Printed circuit board and manufacturing method of printed circuit board |
JP2002353617A (en) | 2001-05-23 | 2002-12-06 | Kyocera Chemical Corp | Printed wiring board and method of manufacturing the same |
JP2004172523A (en) | 2002-11-22 | 2004-06-17 | Matsushita Electric Ind Co Ltd | Printed wiring board |
JP2004207510A (en) | 2002-12-25 | 2004-07-22 | Denso Corp | Multilayered circuit board and manufacturing method thereof |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100871030B1 (en) | 2007-06-01 | 2008-11-27 | 삼성전기주식회사 | Fabricating method of embedded resistor printed circuit board |
KR100990613B1 (en) * | 2008-04-30 | 2010-10-29 | 삼성전기주식회사 | A printed circuit board and a fabricating method of the same |
KR101022965B1 (en) | 2008-10-27 | 2011-03-16 | 삼성전기주식회사 | A multilayer printed circuit board and a fabricating method the same |
KR101050876B1 (en) * | 2010-01-06 | 2011-07-20 | (주)인터플렉스 | Manufacturing Method Of Flexible Printed Circuit Board And Its Flexible Printed Circuit Board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5895635B2 (en) | Wiring board manufacturing method, wiring board and via structure | |
KR100747022B1 (en) | Imbedded circuit board and fabricating method therefore | |
KR100657410B1 (en) | Manufacturing multi-layer pcb | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
JP4939519B2 (en) | Multilayer circuit board manufacturing method | |
CN1886034B (en) | Printed circuit board using convex point and manufacturing method thereof | |
KR100887393B1 (en) | Method of manufacturing printed circuit board | |
KR100782404B1 (en) | Printed circuit board and manufacturing method thereof | |
KR100704922B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
KR100699240B1 (en) | Chip embedded PCB and method of the same | |
JP6324669B2 (en) | Multilayer wiring board and manufacturing method thereof | |
KR100657406B1 (en) | Manufacturing multi-layer pcb | |
JP6058321B2 (en) | Wiring board manufacturing method | |
KR100734244B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
JP2010010714A (en) | Wiring board with built-in component, and method of manufacturing wiring board with built-in component | |
KR100733814B1 (en) | Manufacturing method of pcb | |
KR100796981B1 (en) | Method for manufacturing printed circuit board | |
JP2007335631A (en) | Manufacturing method of laminated wiring board | |
KR100832649B1 (en) | Embedded Resistor Printed Circuit Board and Fabricating Method of the same | |
KR100729939B1 (en) | Method for manufacturing multi-layered pcb | |
JP3955799B2 (en) | Wiring board manufacturing method | |
KR100658437B1 (en) | Pcb and it's manufacturing method used bump board | |
KR100657409B1 (en) | Manufacturing multi-layer pcb | |
KR101050214B1 (en) | Multilayer printed circuit board and its manufacturing method | |
KR200415210Y1 (en) | Rigid-flexible Printed Circuit Board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |