KR100782404B1 - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR100782404B1
KR100782404B1 KR1020060104889A KR20060104889A KR100782404B1 KR 100782404 B1 KR100782404 B1 KR 100782404B1 KR 1020060104889 A KR1020060104889 A KR 1020060104889A KR 20060104889 A KR20060104889 A KR 20060104889A KR 100782404 B1 KR100782404 B1 KR 100782404B1
Authority
KR
South Korea
Prior art keywords
paste
substrate
bump
layer
circuit board
Prior art date
Application number
KR1020060104889A
Other languages
Korean (ko)
Inventor
윤상준
김태경
오융
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060104889A priority Critical patent/KR100782404B1/en
Application granted granted Critical
Publication of KR100782404B1 publication Critical patent/KR100782404B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A printed circuit board and a manufacturing method thereof are provided to improve the conductivity between substrates by forming a plating layer on the surface of a paste bump. A method for manufacturing a printed circuit board includes the steps of: forming a paste bump by selectively printing a conductive paste on a substrate(S10); forming a plating layer on the surface of the paste bump(S20); and stacking an insulating material on the substrate to make the paste bump penetrate the insulating material(S30). An inner layer circuit is formed on the surface of the substrate. The first step includes the step of printing the conductive paste to be elastically connected to the inner layer circuit.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}Printed circuit board and manufacturing method thereof

도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.1 is a flow chart showing a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도.2 is a flowchart illustrating a manufacturing process of a printed circuit board according to an exemplary embodiment of the present invention.

도 3은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판을 나타낸 단면도.Figure 3 is a cross-sectional view showing a printed circuit board according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 기판 103 : 내층회로100: substrate 103: inner layer circuit

105 : 페이스트 범프 107 : 도금층105: paste bump 107: plating layer

109 : 절연재 111 : 금속층109: insulating material 111: metal layer

113 : 외층회로113: outer layer circuit

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

휴대폰 등 각종 전자기기의 기능이 많아지고 있으나, 시장의 요구는 보다 작은 크기를 원하고 있다. 이에 따라 인쇄회로기판의 회로밀도는 점차 증가하고, 이를 제조하기 위한 공정가는 점점 상승하고 있다. 그 중에서 많은 비용을 차지하는 공정은 다층의 회로패턴층을 갖는 다층 인쇄회로기판에서 회로 층간을 연결하기 위한 공정이다. Functions of various electronic devices such as mobile phones are increasing, but the market demands smaller size. Accordingly, the circuit density of the printed circuit board gradually increases, and the process cost for manufacturing the same increases. Among them, a costly process is a process for connecting circuit layers in a multilayer printed circuit board having multilayer circuit pattern layers.

인쇄회로기판에서 층간 접속 방식으로는 레이저 드릴이나, 기계식 드릴을 이용하여 관통홀을 가공한 후 관통홀 내벽에 도금을 하거나, 도금으로 관통홀을 충전(fill)하는 방식이 사용되고 있다. 그러나, 관통홀을 천공하는 공정은 인쇄회로기판의 비용을 높이고, 생산률을 저하시키게 되며, 관통홀을 천공하고 도금하는 방식은 층간 접속의 수가 증가함에 따라 제조에 소요되는 비용도 같이 증가하는 문제가 발생할 수 있다.In a printed circuit board, a method of interlayer connection is used to process a through hole using a laser drill or a mechanical drill and then plate the inner wall of the through hole, or to fill the through hole by plating. However, the process of drilling through-holes increases the cost of printed circuit boards, lowers the production rate, and the method of drilling and plating through-holes increases the manufacturing cost as the number of interlayer connections increases. May occur.

또한, 관통홀에 도전성 페이스트(paste)를 채워넣음으로써 관통홀을 전기적으로 도통시키는 방식도 사용되고 있으나, 관통홀의 지름이 작을 경우, 균일한 도전성 페이스트를 인쇄하여 관통홀을 메우는 것이 어렵기 때문에, 전기적인 접속의 신뢰성에 문제가 발생할 수 있다.In addition, a method of electrically conducting the through hole by filling a conductive paste into the through hole is also used. However, when the diameter of the through hole is small, it is difficult to fill the through hole by printing a uniform conductive paste. Problems can arise with reliable connection.

따라서, 관통홀을 천공하는 공정 없이 다층 인쇄회로기판의 층간 접속을 원활히 구현할 수 있는 보다 개선된 층간 접속 방법이 요구되는 실정이다.Therefore, there is a need for a more improved interlayer connection method capable of smoothly implementing interlayer connection of a multilayer printed circuit board without a process of drilling a through hole.

본 발명은 기판 층간의 전도도를 향상시킬 수 있으며, 기판이 고주파수에서 사용됨에 따라 표면의 높은 전도도에 의해 저항을 감소시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention provides a printed circuit board and a method for manufacturing the same, which can improve conductivity between substrate layers and can reduce resistance due to high conductivity of the surface as the substrate is used at high frequencies.

본 발명의 일 측면에 따르면, (a) 기판 상에 도전성 페이스트를 선택적으로 인쇄하여 페이스트 범프를 형성하는 단계, (b) 페이스트 범프의 표면에 도금층을 형성하는 단계, (c) 페이스트 범프가 절연재를 관통하도록 절연재를 기판에 적층하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, (a) selectively printing a conductive paste on a substrate to form a paste bump, (b) forming a plating layer on the surface of the paste bump, (c) the paste bump is an insulating material Provided is a method for manufacturing a printed circuit board, the method including laminating an insulating material to a substrate to penetrate through the substrate.

페이스트 범프의 표면에 도금층을 형성함으로써, 도금층을 이용하여 기판의 층간에 높은 전도도를 구현할 수 있고, 주파수가 높은 영역까지 전도도를 향상시킬 수 있다.By forming the plating layer on the surface of the paste bump, it is possible to implement high conductivity between the layers of the substrate using the plating layer, it is possible to improve the conductivity up to a high frequency region.

기판의 표면에는 내층회로가 형성되어 있고, 단계 (a)는 내층회로와 전기적으로 연결되도록 도전성 페이스트를 인쇄하는 단계를 포함할 수 있다.An inner layer circuit is formed on a surface of the substrate, and step (a) may include printing a conductive paste to be electrically connected to the inner layer circuit.

단계 (b)는, 무전해 도금법, 전해 도금법 및 스퍼터링(Sputtering)으로 이루어진 군으로부터 선택된 어느 하나 이상의 방법으로 수행될 수 있다.Step (b) may be performed by any one or more methods selected from the group consisting of electroless plating, electrolytic plating and sputtering.

단계 (c) 이후에, (d) 절연재의 표면에 금속층을 적층하여 페이스트 범프를 가압하고, 금속층을 선택적으로 제거함으로써 페이스트 범프와 전기적으로 연결되는 외층회로를 형성하는 단계를 더 포함하는 것이 바람직하다.After step (c), it is preferable to further include the step of (d) laminating a metal layer on the surface of the insulating material to pressurize the paste bumps and selectively remove the metal layer to form an outer layer circuit electrically connected to the paste bumps. .

단계 (d) 이후에, (e) 외층회로가 형성된 절연재 상에 도전성 페이스트를 선 택적으로 인쇄하여 외층 범프를 형성하는 단계, (f) 외층 범프의 표면에 도금층을 형성하는 단계, 및 (g) 외층 범프가 빌드업층을 관통하도록 빌드업층을 절연재에 적층하는 단계를 더 포함할 수 있다.After step (d), (e) selectively printing a conductive paste on an insulating material on which an outer layer circuit is formed to form an outer layer bump, (f) forming a plating layer on the surface of the outer layer bump, and (g) The method may further include stacking the buildup layer on the insulating material such that the outer bump penetrates the buildup layer.

도금층의 두께는 0.5㎛ 내지 10㎛인 것이 바람직하다.It is preferable that the thickness of a plating layer is 0.5 micrometer-10 micrometers.

본 발명의 다른 측면에 따르면, 기판과, 기판의 표면에 선택적으로 인쇄되는 페이스트 범프와, 페이스트 범프의 표면에 형성되는 도금층과, 기판에 적층되며, 페이스트 범프에 의해 관통되는 절연층을 포함하는 인쇄회로기판이 제공된다.According to another aspect of the invention, a printing comprising a substrate, a paste bump selectively printed on the surface of the substrate, a plating layer formed on the surface of the paste bump, and an insulating layer laminated on the substrate and penetrated by the paste bump A circuit board is provided.

기판의 표면에는 내층회로가 형성되어 있고, 페이스트 범프는 내층회로와 전기적으로 연결되도록 인쇄되는 것이 바람직하다.An inner layer circuit is formed on the surface of the substrate, and the paste bump is preferably printed to be electrically connected to the inner layer circuit.

도금층은 무전해 도금법, 전해 도금법 및 스퍼터링(Sputtering)으로 이루어진 군으로부터 선택된 어느 하나 이상의 방법으로 형성될 수 있다.The plating layer may be formed by any one or more methods selected from the group consisting of an electroless plating method, an electrolytic plating method, and sputtering.

절연재의 표면에 형성되며, 페이스트 범프와 전기적으로 연결되는 외층회로를 더 포함하는 것이 바람직하다.It is preferable to further include an outer layer circuit formed on the surface of the insulating material and electrically connected to the paste bumps.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위을 포함한 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features, and advantages other than the foregoing will be apparent from the following detailed description of the invention including the drawings and the claims.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings, in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals. And duplicate description thereof will be omitted.

도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

본 실시예는 다층 인쇄회로기판 제조과정 중 회로 층간의 전기적 연결 방법에 있어서, 전도성 페이스트를 이용하여 층간 연결용 페이스트 범프를 형성하고, 페이스트 범프의 표면에 금속층을 도금하여, 기판의 층간 전도성을 향상시킨 것을 특징으로 한다.In the present embodiment, in the method of electrical connection between circuit layers during the manufacturing process of a multilayer printed circuit board, an interconnect bump is formed by using a conductive paste, and a metal layer is plated on the surface of the paste bump to improve interlayer conductivity of the substrate. It is characterized in that.

이를 위해 먼저, 기판의 표면에 내층회로를 형성한다. 내층회로는 동박적층판(CCL) 등 금속층이 적층되어 있는 기판, 또는 절연기판 상에 무전해 도금 등에 의해 금속층을 형성한 기판에 서브트랙티브(subtractive) 공법을 적용하여 형성할 수 있다. 이와 같이 내층회로가 형성되어 있는 기판에 페이스트 범프를 인쇄한다(S10). 내층회로의 재질이 되는 금속층은 구리, 은, 알루미늄 등 제조 조건에 따라 적당한 재질로 할 수 있다.To this end, first, an inner layer circuit is formed on the surface of the substrate. The inner layer circuit can be formed by applying a subtractive method to a substrate on which a metal layer such as a copper clad laminate (CCL) is laminated, or a substrate on which an metal layer is formed on an insulating substrate by electroless plating or the like. Thus, the paste bump is printed on the substrate on which the inner layer circuit is formed (S10). The metal layer used as a material of an inner layer circuit can be made into a suitable material according to manufacturing conditions, such as copper, silver, and aluminum.

페이스트 범프는 후술하는 바와 같이 회로 층간을 도통시키는 통로역할을 하므로 내층회로와 전기적으로 연결되도록 인쇄하는 것이 좋다(S12). 즉, 내층회로 중 층간 연결이 필요한 위치에 페이스트 범프를 형성한다.Since the paste bumps serve as a passage for conducting the circuit layers as described below, it is preferable to print the paste bumps so as to be electrically connected to the inner layer circuits (S12). That is, paste bumps are formed at positions where interlayer connection is required among the inner layer circuits.

다음으로, 페이스트 범프의 표면에 도금층을 형성한다(S20). 도금층 형성은 무전해 도금, 전해 도금이나 스퍼터링(Sputtering) 등 페이스트 범프의 재질, 공정조건 등을 고려하여 적절한 방법으로 수행될 수 있으며, 여러 가지 방법을 복합적으로 적용하여 도금할 수도 있다.Next, a plating layer is formed on the surface of the paste bumps (S20). The plating layer may be formed by an appropriate method in consideration of the material and process conditions of the paste bumps such as electroless plating, electrolytic plating or sputtering, and may be plated by applying various methods in combination.

여기서, 스퍼터링(Sputtering)이란, 목적물 표면에 막의 형태로 부착하는 기 술로서, 세라믹이나 소재 등에 전자 회로를 만들기 위해 고진공 상태에서 고체를 증발시켜 박막(thin film)이나 후막(thick film)을 형성하는 경우에 사용된다.Here, sputtering is a technique of attaching to the surface of a target in the form of a film, in which a thin film or a thick film is formed by evaporating a solid in a high vacuum state in order to make an electronic circuit, such as a ceramic or a material. Is used in the case.

보다 구체적으로, 페이스트 범프의 표면을 도금함으로써, 페이스터 범프를 통한 층간 연결의 전기 전도도를 향상시킬 수 있는데, 회로의 전기 전도도가 향상됨에 따라 저항이 감소하기 때문에, 기판이 고주파 영역에서 사용될 경우에 보다 효과적으로 기능할 수 있는 인쇄회로기판을 제조할 수 있다.More specifically, by plating the surface of the paste bumps, it is possible to improve the electrical conductivity of the interlayer connection through the paste bumps, since the resistance decreases as the electrical conductivity of the circuit is improved, so that the substrate is used in the high frequency region. It is possible to manufacture a printed circuit board that can function more effectively.

도금층은 기판의 전기 전도도를 향상시킬 수 있을 뿐만 아니라, 후술할 페이스트 범프의 가압공정에서, 페이스트 범프의 모양이 변형되지 않도록 구조적으로 보강하는 역할을 하므로, 도금층의 두께는 이러한 점을 고려하여 필요에 따라 적절히 설계할 수 있다. 예를 들어 0.5㎛ 내지 10㎛의 범위 내로 할 수 있다.The plating layer not only improves the electrical conductivity of the substrate, but also serves to structurally reinforce the shape of the paste bumps in the pressing process of the paste bumps, which will be described later. It can be designed accordingly. For example, it can be in the range of 0.5 micrometer-10 micrometers.

도금층의 재질은 구리, 금, 은, 백금, 니켈, 철 등 전도성이 높고 페이스트 범프를 구조적으로 지지할 수 있는 재질로 할 수 있다. 이러한 도금 재질들은 페이스트 범프의 표면에 부착되어 전기 전도도 및 구조적 강성을 향상시키는 역할을 수행할 수 있다.The material of the plating layer may be a material having high conductivity such as copper, gold, silver, platinum, nickel, iron, and structurally supporting the paste bumps. These plating materials may be attached to the surface of the paste bump to serve to improve electrical conductivity and structural rigidity.

페이스트 범프의 표면에 도금층을 형성한 후, 절연재를 기판에 적층하여 페이스트 범프가 절연재를 관통하도록 한다(S30). 절연재로는 폴리프로필렌 글리콜 또는 절연 필름을 사용할 수 있으며, 절연재의 적층에는 롤 라미네이터 또는 프레스기를 사용하여 페이스트 범프가 절연재를 관통하도록 한다. 이 공정에는 기판 상에 페이스트 범프를 인쇄하여 층간 연결을 구현하는 이른바 'B2it(buried bump interconnection technology)'에 사용되는 전용 적층기를 사용할 수 있음은 물론이 다.After forming the plating layer on the surface of the paste bump, the insulating material is laminated on the substrate so that the paste bump penetrates the insulating material (S30). Polypropylene glycol or an insulating film may be used as the insulating material, and a roll laminator or a press may be used to stack the insulating material so that the paste bump penetrates the insulating material. In this process, it is of course possible to use a dedicated laminate used in so-called buried bump interconnection technology (B2it), which prints paste bumps on a substrate to achieve interlayer interconnection.

다음으로, 절연재의 표면에 금속층을 적층하여 한 층의 회로층이 더 형성되도록 한다. 이 과정에서 절연재의 표면 위로 일부 돌출되는 페이스트 범프를 가압하여 절연재의 표면이 평평하게 되도록 한다(S40). 따라서, 절연재의 적층에서와 마찬가지로 프레스기 또는 라미네이터를 사용하여 절연재의 표면에 금속층을 적층하며, 페이스트 범프에 의해 층간 도통되는 외층회로를 구현할 수 있다.Next, a metal layer is laminated on the surface of the insulating material so that one circuit layer is further formed. In this process, the surface of the insulating material is flattened by pressing the paste bump partially protruding from the surface of the insulating material (S40). Accordingly, as in the stacking of the insulating material, a metal layer is laminated on the surface of the insulating material by using a press machine or a laminator, and an outer layer circuit which is electrically connected between layers by paste bumps can be implemented.

내층회로를 형성할 때와 마찬가지로 절연재의 표면에 적층된 금속층에 서브트랙티브 공법 등 회로패턴 형성공정을 적용하여 외층회로를 형성한다. 외층회로 중 내층회로와의 층간 전기적 연결이 구현되어야 하는 부분은 페이스트 범프와 전기적으로 연결되도록 함으로써 본 실시예에 따른 페이스트 범프가 회로 층간의 전기적 통로역할을 하도록 한다(S50).As in the case of forming the inner layer circuit, the outer layer circuit is formed by applying a circuit pattern forming process such as a subtractive method to the metal layer laminated on the surface of the insulating material. The portion of the outer layer circuit to which the electrical connection between layers with the inner layer circuit is to be implemented is electrically connected to the paste bump so that the paste bump according to the present embodiment serves as an electrical passage between the circuit layers (S50).

이와 같이 내층회로와 외층회로를 표면이 도금된 페이스트 범프를 이용하여 전기적으로 도통시킬 수 있다. 본 실시예에 따라 표면에 도금층이 형성된 페이스트 범프를 갖는 기판을 복수로 적층하여 2층 이상의 다층 인쇄회로기판을 제조할 수 있다.In this manner, the inner layer circuit and the outer layer circuit can be electrically conducted by using paste bumps having surface plating. According to the present exemplary embodiment, a multilayer printed circuit board having two or more layers may be manufactured by stacking a plurality of substrates having a paste bump having a plating layer formed on the surface thereof.

즉, 외층회로를 형성한 절연재에 다시 도전성 페이스트를 인쇄하여 외층 범프, 즉 페이스트 범프를 형성한다. 외층 범프가 외층회로와 전기적으로 연결되는 위치에 형성되어야 함은 전술한 페이스트 범프와 내층회로의 경우와 마찬가지이다.That is, the conductive paste is printed on the insulating material on which the outer layer circuit is formed to form the outer layer bump, that is, the paste bump. The outer bumps must be formed at positions electrically connected to the outer circuits as in the case of the paste bumps and the inner circuits described above.

외층 범프의 표면에 전술한 페이스트 범프의 경우와 마찬가지로 도금층을 형성하고, 절연재인 빌드업층을 적층하여 외층 범프가 빌드업층을 관통하도록 한다. 빌드업층의 표면에 금속층을 적층하여 외층 범프를 가압하고, 금속층을 선택적으로 제거하여 회로패턴을 형성하는 공정은 전술한 외층회로 형성공정과 마찬가지이다.A plating layer is formed on the surface of the outer bump as in the case of the paste bump described above, and a buildup layer which is an insulating material is laminated so that the outer bump passes through the buildup layer. The process of laminating a metal layer on the surface of the build-up layer to press the outer bump and selectively removing the metal layer to form a circuit pattern is similar to the above-described outer layer circuit forming process.

이와 같은 방식으로 빌드업(build-up)을 계속하여 다층의 인쇄회로기판을 형성한다. 다층의 회로패턴층의 적층과정 또는 적층 후에는 드릴가공, 동도금, 레지스트 도포, 표면처리 및 라우팅 등의 후공정이 진행될 수 있다.Build-up is continued in this manner to form a multilayer printed circuit board. After the lamination process or lamination of the multi-layered circuit pattern layer, post-processing such as drilling, copper plating, resist coating, surface treatment, and routing may be performed.

도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이고, 도 3은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판을 나타낸 단면도이다. 도 2 및 도 3을 참조하면, 기판(100), 내층회로(103), 페이스트 범프(105), 도금층(107), 절연재(109), 금속층(111), 외층회로(113)가 도시되어 있다.2 is a flowchart illustrating a manufacturing process of a printed circuit board according to an exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view illustrating a printed circuit board according to an exemplary embodiment of the present invention. 2 and 3, a substrate 100, an inner layer circuit 103, a paste bump 105, a plating layer 107, an insulating material 109, a metal layer 111, and an outer layer circuit 113 are illustrated. .

도 2의 (a)와 같이, 표면에 내층회로(103)를 형성하기 위한 구리, 은, 알루미늄 등의 금속박이 적층된 절연성 기판(100)의 표면에 도전성 페이스트를 인쇄하여 페이스트 범프(105)를 형성한다. 이때, 기판(100)의 표면에 형성되는 내층회로(103)와 전기적으로 연결되도록 도전성 페이스트를 인쇄하는 것이 바람직하다.As shown in FIG. 2A, the paste bump 105 is formed by printing a conductive paste on the surface of the insulating substrate 100 on which metal foils such as copper, silver and aluminum are laminated to form the inner layer circuit 103 on the surface. Form. In this case, it is preferable to print the conductive paste so as to be electrically connected to the inner layer circuit 103 formed on the surface of the substrate 100.

도 2의 (b)와 같이, 기판(100) 표면에 형성되는 내층회로(103)와 전기적으로 연결되도록 도전성 페이스트를 인쇄한 후, 페이스트 범프(105)의 표면을 도금하여 도금층(107)을 형성한다.As shown in FIG. 2B, after the conductive paste is printed to be electrically connected to the inner layer circuit 103 formed on the surface of the substrate 100, the surface of the paste bump 105 is plated to form the plating layer 107. do.

보다 구체적으로, 페이스트 범프(105)의 표면을 도금하여 도금층(107)을 형성함으로써, 기판(100)의 전기 전도도를 향상시킬 수 있는데, 특히, 기판(100)이 고주파 영역에서 사용될 경우, 페이스트 범프의 표면의 전도도가 증가함에 따라 기 판의 저항이 감소하기 때문에 보다 효율적인 전기 전도를 구현하는 인쇄회로기판이 제조될 수 있다.More specifically, by plating the surface of the paste bump 105 to form the plating layer 107, it is possible to improve the electrical conductivity of the substrate 100, in particular, when the substrate 100 is used in a high frequency region, the paste bump Since the resistance of the substrate decreases as the conductivity of the surface of the substrate increases, a printed circuit board that realizes more efficient electrical conduction can be manufactured.

도금층(107)은 전술한 바와 같이 무전해 도금법, 전해도금법 또는 스퍼터링(Sputtering) 등 적절한 방법으로 형성될 수 있으며, 그 재질로는 구리, 금, 은, 백금, 니켈, 철 등이 사용될 수 있다. 도금층(107)의 두께는 페이스트 범프(105)에 의해 기판(100)의 전도도를 향상시키고, 페이스트 범프(105)의 가압공정에서 페이스트 범프(105)의 모양이 필요 이상으로 변형되지 않도록 하는 범위 내에서 설정하는 것이 좋으며, 예를 들어 0.5㎛ 내지 10㎛로 할 수 있다.The plating layer 107 may be formed by a suitable method such as electroless plating, electroplating, or sputtering as described above, and the material may be copper, gold, silver, platinum, nickel, iron, or the like. The thickness of the plating layer 107 is within the range of improving the conductivity of the substrate 100 by the paste bump 105 and preventing the shape of the paste bump 105 from being deformed more than necessary in the pressing process of the paste bump 105. It is preferable to set at, and may be, for example, 0.5 μm to 10 μm.

도 2의 (c)와 같이, 페이스트 범프(105)의 표면에 도금층(107)이 형성된 기판(100)에, 페이스트 범프(105)가 절연재(109)를 관통하도록 절연재(109)를 기판(100)에 적층시킨다. 이때, 절연재(109)는 폴리프로필렌 글리콜 또는 절연 필름을 사용할 수 있으며, 롤 라미네이터 또는 프레스기를 사용하여 절연재(109)를 기판(100)에 적층시킨다.As shown in FIG. 2C, the substrate 100 is provided with the insulating material 109 so that the paste bump 105 penetrates the insulating material 109 on the substrate 100 having the plating layer 107 formed on the surface of the paste bump 105. )). In this case, the insulating material 109 may use polypropylene glycol or an insulating film, and the insulating material 109 is laminated on the substrate 100 using a roll laminator or a press.

도 2의 (d)와 같이, 절연재(109) 위에 금속층(111)을 정렬하고, 도 2의 (e)와 같이, 절연재(109)의 표면에 금속층(111)을 적층하여 페이스트 범프(105)를 가압한다. 이때, 페이스트 범프(105)의 형상이 변형되어 절연재의 표면이 평평하게 되는 것은 도시된 바와 같다.As shown in FIG. 2D, the metal layer 111 is aligned on the insulating material 109, and as shown in FIG. 2E, the metal layer 111 is laminated on the surface of the insulating material 109 to paste the paste 105. Pressurize. At this time, the shape of the paste bump 105 is deformed so that the surface of the insulating material is flat as shown.

도 2의 (f)에서는, 금속층(111)을 선택적으로 제거함으로써 페이스트 범프(105)와 전기적으로 연결되는 외층회로(113)를 형성한다. 외층회로(113)는 내층회로(103)의 경우와 마찬가지로 페이스트 범프(105)와 전기적으로 연결되도록 형성 하는 것이 좋다.In FIG. 2F, the outer layer circuit 113 electrically connected to the paste bump 105 is formed by selectively removing the metal layer 111. The outer circuit 113 may be formed to be electrically connected to the paste bump 105 as in the inner circuit 103.

또한, 본 실시예에서는, 도 2의 (f)와 같이 외층회로에 전기적으로 연결되도록 다시 페이스트 범프를 형성하고, 그 위에 다시 절연재를 빌드업하여 다층의 인쇄회로기판을 제조할 수 있다. 이 과정에서 필요한 경우에는 기판(100)을 제거하여 다층 인쇄회로기판의 양면으로 회로패턴이 노출되도록 할 수 있다.In addition, in the present embodiment, as shown in FIG. 2 (f), the paste bumps are formed to be electrically connected to the outer layer circuits, and the insulating material is built up again to manufacture a multilayer printed circuit board. In this process, if necessary, the substrate 100 may be removed to expose the circuit pattern on both sides of the multilayer printed circuit board.

이에 따라, 도 2의 (g)와 같이 페이스트 범프(105)를 인쇄하고 그 표면에 도금층(107)이 형성한 후 절연재를 빌드업하는 과정을 반복 수행하여 다수의 회로 층을 갖는 다층 인쇄회로기판을 제조한다. 이와 같이, 회로 층간의 전기적 연결을 레이저나 기계적 드릴을 사용하지 않고, 페이스트 범프(105)를 형성한 후 그 표면을 도금함으로써, 관통홀을 천공하는 공정 없이 층간 접속을 원활히 구현하여 층간의 전도도를 향상 시킬 수 있다.Accordingly, as shown in FIG. 2G, the paste bump 105 is printed, the plating layer 107 is formed on the surface thereof, and then the process of building up the insulating material is repeatedly performed, thereby forming a multilayer printed circuit board having a plurality of circuit layers. To prepare. In this way, the electrical connection between the circuit layers is formed without the use of a laser or a mechanical drill, and the paste bumps 105 are formed and then the surface is plated to smoothly implement the interlayer connection without the process of drilling through holes. Can improve.

이와 같은 방법에 따라 제조된 다층 인쇄회로기판의 단면은 도 3과 같다. 이와 같이 2층 이상의 회로층이 적층되도록 한 후, 드릴가공, 동도금, 레지스트 도포, 표면처리 및 라우팅 등의 후공정을 수행하여 인쇄회로기판을 완성할 수 있다.3 is a cross-sectional view of the multilayer printed circuit board manufactured according to the above method. After the two or more circuit layers are laminated in this manner, a printed circuit board may be completed by performing post-processing such as drilling, copper plating, resist coating, surface treatment, and routing.

전술한 실시예 외의 많은 실시예들이 본 발명의 청구범위 내에 존재한다.Many embodiments other than those described above are within the scope of the present invention.

상술한 바와 같이 본 발명의 바람직한 실시예에 따른 인쇄회로기판 및 그 제조방법 은 기판의 층간을 연결하는 페이스트 범프의 표면에 도금층을 형성함으로 써, 도금층을 이용하여 기판의 층간의 전도도를 향상시킬 수 있으며, 기판이 고주파수에서 사용됨에 따라 표면의 높은 전도도에 의해 저항을 감소시킬 수 있다.As described above, a printed circuit board and a method of manufacturing the same according to an exemplary embodiment of the present invention may form a plating layer on a surface of a paste bump connecting the layers of the substrate, thereby improving conductivity between layers of the substrate using the plating layer. In addition, as the substrate is used at a high frequency, the resistance may be reduced by the high conductivity of the surface.

Claims (10)

(a) 기판 상에 도전성 페이스트를 선택적으로 인쇄하여 페이스트 범프를 형성하는 단계;(a) selectively printing a conductive paste on the substrate to form a paste bump; (b) 상기 페이스트 범프의 표면에 도금층을 형성하는 단계; 및(b) forming a plating layer on a surface of the paste bump; And (c) 상기 페이스트 범프가 절연재를 관통하도록 상기 절연재를 상기 기판에 적층하는 단계를 포함하는 인쇄회로기판 제조방법.(c) stacking the insulating material on the substrate such that the paste bump penetrates the insulating material. 제1항에 있어서,The method of claim 1, 상기 기판의 표면에는 내층회로가 형성되어 있고, 상기 단계 (a)는 상기 내층회로와 전기적으로 연결되도록 상기 도전성 페이스트를 인쇄하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.An inner layer circuit is formed on a surface of the substrate, and the step (a) includes the step of printing the conductive paste to be electrically connected to the inner layer circuit. 제1항에 있어서,The method of claim 1, 상기 단계 (b)는, 무전해 도금법, 전해 도금법 및 스퍼터링(Sputtering)으로 이루어진 군으로부터 선택된 어느 하나 이상의 방법으로 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.The step (b) is a method for manufacturing a printed circuit board, characterized in that carried out by any one or more methods selected from the group consisting of electroless plating, electroplating and sputtering. 제1항에 있어서,The method of claim 1, 상기 단계 (c) 이후에,After step (c), (d) 상기 절연재의 표면에 금속층을 적층하여 상기 페이스트 범프를 가압하고, 상기 금속층을 선택적으로 제거함으로써 상기 페이스트 범프와 전기적으로 연결되는 외층회로를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.(d) stacking a metal layer on the surface of the insulating material to pressurize the paste bump and selectively remove the metal layer to form an outer circuit electrically connected to the paste bump. 제4항에 있어서,The method of claim 4, wherein 상기 단계 (d) 이후에,After step (d) above, (e) 상기 외층회로가 형성된 상기 절연재 상에 도전성 페이스트를 선택적으로 인쇄하여 외층 범프를 형성하는 단계;(e) selectively printing a conductive paste on the insulating material on which the outer layer circuit is formed to form an outer layer bump; (f) 상기 외층 범프의 표면에 도금층을 형성하는 단계; 및(f) forming a plating layer on a surface of the outer bump; And (g) 상기 외층 범프가 빌드업층을 관통하도록 상기 빌드업층을 상기 절연재에 적층하는 단계를 더 포함하는 인쇄회로기판 제조방법.and (g) stacking the buildup layer on the insulating material such that the outer bump passes through the buildup layer. 제1항에 있어서,The method of claim 1, 상기 도금층의 두께는 0.5㎛ 내지 10㎛인 것을 특징으로 하는 인쇄회로기판 제조방법.The thickness of the plating layer is a printed circuit board manufacturing method, characterized in that 0.5㎛ to 10㎛. 기판과;A substrate; 상기 기판의 표면에 선택적으로 인쇄되는 페이스트 범프와;Paste bumps selectively printed on a surface of the substrate; 상기 페이스트 범프의 표면에 형성되는 도금층과;A plating layer formed on a surface of the paste bump; 상기 기판에 적층되며, 상기 페이스트 범프에 의해 관통되는 절연층을 포함하는 인쇄회로기판.A printed circuit board stacked on the substrate, the printed circuit board including an insulating layer penetrated by the paste bump. 제7항에 있어서,The method of claim 7, wherein 상기 기판의 표면에는 내층회로가 형성되어 있고, 상기 페이스트 범프는 상기 내층회로와 전기적으로 연결되도록 인쇄되는 것을 특징으로 하는 인쇄회로기판.A printed circuit board, wherein an inner layer circuit is formed on a surface of the substrate, and the paste bump is printed to be electrically connected to the inner layer circuit. 제7항에 있어서,The method of claim 7, wherein 상기 도금층은 무전해 도금법, 전해 도금법 및 스퍼터링(Sputtering)으로 이루어진 군으로부터 선택된 어느 하나 이상의 방법으로 형성되는 것을 특징으로 하는 인쇄회로기판.The plating layer is a printed circuit board, characterized in that formed by any one or more methods selected from the group consisting of electroless plating, electroplating and sputtering. 제7항에 있어서,The method of claim 7, wherein 상기 절연재의 표면에 형성되며, 상기 페이스트 범프와 전기적으로 연결되는 외층회로를 더 포함하는 인쇄회로기판.The printed circuit board further comprises an outer layer circuit formed on a surface of the insulating material and electrically connected to the paste bump.
KR1020060104889A 2006-10-27 2006-10-27 Printed circuit board and manufacturing method thereof KR100782404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060104889A KR100782404B1 (en) 2006-10-27 2006-10-27 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060104889A KR100782404B1 (en) 2006-10-27 2006-10-27 Printed circuit board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100782404B1 true KR100782404B1 (en) 2007-12-07

Family

ID=39139708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104889A KR100782404B1 (en) 2006-10-27 2006-10-27 Printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100782404B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980100B1 (en) * 2008-03-17 2010-09-07 주식회사 심텍 Method for manufacturing electrode for flipchip package
KR100990567B1 (en) 2008-05-15 2010-10-29 삼성전기주식회사 A landless printed circuit board and a fabricating method of the same
KR101003632B1 (en) * 2008-10-09 2010-12-23 삼성전기주식회사 Printed circuit board and method for manufacturing the same
KR101051565B1 (en) * 2008-05-13 2011-07-22 삼성전기주식회사 Printed circuit board and manufacturing method thereof
KR101167375B1 (en) 2009-12-28 2012-07-19 삼성전기주식회사 Fabricating Method of Printed Circuit Board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6479579A (en) * 1987-09-21 1989-03-24 Toshiba Electric Equip Heating cooling device
JPH01187932A (en) * 1988-01-22 1989-07-27 Matsushita Electron Corp Semiconductor device
JP2002353617A (en) * 2001-05-23 2002-12-06 Kyocera Chemical Corp Printed wiring board and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6479579A (en) * 1987-09-21 1989-03-24 Toshiba Electric Equip Heating cooling device
JPH01187932A (en) * 1988-01-22 1989-07-27 Matsushita Electron Corp Semiconductor device
JP2002353617A (en) * 2001-05-23 2002-12-06 Kyocera Chemical Corp Printed wiring board and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980100B1 (en) * 2008-03-17 2010-09-07 주식회사 심텍 Method for manufacturing electrode for flipchip package
KR101051565B1 (en) * 2008-05-13 2011-07-22 삼성전기주식회사 Printed circuit board and manufacturing method thereof
KR100990567B1 (en) 2008-05-15 2010-10-29 삼성전기주식회사 A landless printed circuit board and a fabricating method of the same
KR101003632B1 (en) * 2008-10-09 2010-12-23 삼성전기주식회사 Printed circuit board and method for manufacturing the same
KR101167375B1 (en) 2009-12-28 2012-07-19 삼성전기주식회사 Fabricating Method of Printed Circuit Board

Similar Documents

Publication Publication Date Title
KR100867148B1 (en) Printed circuit board and manufacturing method of the same
JP5213094B2 (en) Method and process for embedding conductive vias in a dielectric layer
JP4538486B2 (en) Multilayer substrate and manufacturing method thereof
KR100701353B1 (en) Multi-layer printed circuit board and manufacturing method thereof
KR100728754B1 (en) Printed circuit board using bump and method for manufacturing thereof
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
KR20070037671A (en) Printed-wiring board, multilayer printed-wiring board and manufacturing process therefor
KR20090110596A (en) Printed circuit board and method for manufacturing the same
US10292279B2 (en) Disconnect cavity by plating resist process and structure
KR100782404B1 (en) Printed circuit board and manufacturing method thereof
KR100832650B1 (en) Multi layer printed circuit board and fabricating method of the same
KR100704920B1 (en) Pcb and it&#39;s manufacturing method used bump board
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
KR20100002664A (en) Metal clad laminate and manufacturing method thereof
WO2004017689A1 (en) Multilayer printed wiring board and production method therefor
KR100752017B1 (en) Manufacturing Method of Printed Circuit Board
KR100894701B1 (en) Rigid-flexible Print circuit board and method for manufacturing thereof
KR100796981B1 (en) Method for manufacturing printed circuit board
JP2002176258A (en) Method of manufacturing printed wiring board
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
KR100658972B1 (en) Pcb and method of manufacturing thereof
JP2008181914A (en) Multilayer printed-wiring board and manufacturing method thereof
KR100658437B1 (en) Pcb and it&#39;s manufacturing method used bump board
JP2004072125A (en) Manufacturing method of printed wiring board, and printed wiring board
JP2013187458A (en) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee