KR100990613B1 - A printed circuit board and a fabricating method of the same - Google Patents

A printed circuit board and a fabricating method of the same Download PDF

Info

Publication number
KR100990613B1
KR100990613B1 KR1020080040555A KR20080040555A KR100990613B1 KR 100990613 B1 KR100990613 B1 KR 100990613B1 KR 1020080040555 A KR1020080040555 A KR 1020080040555A KR 20080040555 A KR20080040555 A KR 20080040555A KR 100990613 B1 KR100990613 B1 KR 100990613B1
Authority
KR
South Korea
Prior art keywords
layer
circuit
bump
insulating layer
circuit layer
Prior art date
Application number
KR1020080040555A
Other languages
Korean (ko)
Other versions
KR20090114753A (en
Inventor
박준형
유제광
류창섭
이경아
오융
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080040555A priority Critical patent/KR100990613B1/en
Publication of KR20090114753A publication Critical patent/KR20090114753A/en
Application granted granted Critical
Publication of KR100990613B1 publication Critical patent/KR100990613B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 지지체의 일면에 제1 회로패턴 및 제1 랜드를 포함하는, 도전성 페이스트로 이루어진 제1 회로층을 형성하는 단계, 상기 제1 랜드에 범프를 형성하는 단계, 상기 범프가 형성된 상기 제1 회로층에 절연층을 적층하는 단계, 상기 절연층 상에 동박층을 적층한 후 제2 회로패턴을 포함하는 제2 회로층을 형성하고, 상기 지지체를 제거하는 단계 및 상기 제2 회로층을 가압하여 상기 절연층에 매립시키는 단계를 통해 제조되어, 회로패턴이 매립구조를 가지고, 범프를 이용하여 층간도통을 구현함으로써 인쇄회로기판의 고밀도 배선화 및 박판화가 가능하게 된다. The present invention relates to a printed circuit board and a method of manufacturing the same. Forming an insulating layer on the bumped first circuit layer, laminating a copper foil layer on the insulating layer, and forming a second circuit layer including a second circuit pattern, and forming the support. It is manufactured through the step of removing and embedding in the insulating layer by pressing the second circuit layer, the circuit pattern has a buried structure, by implementing the interlayer conduction using bumps, high-density wiring and thinning of the printed circuit board It becomes possible.

매립, 도전성 페이스트, 범프, 랜드리스, 지지체 Buried, conductive paste, bump, landless, support

Description

인쇄회로기판 및 그 제조방법{A printed circuit board and a fabricating method of the same}A printed circuit board and a fabrication method of the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 도전성 페이스트를 이용하여 매립된 구조의 회로층 및 층간 연결을 위한 범프를 형성함으로써 고밀도 배선화 및 박판화가 가능한 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to a printed circuit board and a method for manufacturing the same. More particularly, a printed circuit board capable of high-density wiring and thinning by forming bumps for interlayer connection and a circuit layer having a buried structure using a conductive paste and a manufacturing method thereof It is about a method.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. In general, a printed circuit board is wired to one side or both sides of a board made of various thermosetting synthetic resins, and then ICs and electronic components are disposed and fixed on the boards, and electrical wiring therebetween is coated with an insulator.

최근, 전자산업의 발달에 따라 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다. In recent years, with the development of the electronic industry, the demand for high functionalization and light weight reduction of electronic components is rapidly increasing, and printed circuit boards on which such electronic components are mounted also require high density wiring and thinning.

이러한 요구에 대응하기 위한 하나의 방법으로서 회로전사방식이 제안되고 있으며, 도 1 내지 도 6에는 이러한 종래의 회로전사방식을 이용한 인쇄회로기판의 제조 공정이 도시되어 있다. 이하, 도 1 내지 도 6을 참조하여 종래의 회로전사방 식을 이용한 인쇄회로기판의 제조 공정을 설명하면 다음과 같다. A circuit transfer method has been proposed as one method for responding to such a demand, and FIGS. 1 to 6 illustrate a process of manufacturing a printed circuit board using the conventional circuit transfer method. Hereinafter, a manufacturing process of a printed circuit board using a conventional circuit transfer method will be described with reference to FIGS. 1 to 6.

먼저, 캐리어(11)에 니켈 베리어층(nikel barrier layer; 12)을 형성한다(도 1).First, a nickel barrier layer 12 is formed on the carrier 11 (FIG. 1).

다음, 니켈 베리어층(12) 상에 동도금층을 도금하고, 노광, 현상, 및 에칭을 통해 회로층(13)을 형성한다(도 2).Next, a copper plating layer is plated on the nickel barrier layer 12, and the circuit layer 13 is formed through exposure, development, and etching (Fig. 2).

다음, 절연층(14)을 사이에 두고 회로층(13)이 형성된 한 쌍의 캐리어(11)를 대향하도록 정렬 후 가압하고, 캐리어(11)를 제거한다(도 3). Next, the pair of carriers 11 on which the circuit layers 13 are formed with the insulating layer 14 therebetween are aligned and pressed to face each other, and the carriers 11 are removed (FIG. 3).

다음, 니켈 베리어층(12)을 제거한다(도 4).Next, the nickel barrier layer 12 is removed (FIG. 4).

다음, 기계적 드릴링 또는 레이저 등을 이용하여 양 회로층(13)을 연결하기 위한 비아홀(15)을 형성한다(도 5). Next, via holes 15 for connecting both circuit layers 13 are formed by using mechanical drilling or laser (FIG. 5).

마지막으로, 비아홀(15)에 필도금 공정을 통해 필도금층(16)을 형성하고, 회로층(13)과 높이가 일치하도록 필도금층(16)을 평탄화한다(도 6). Finally, the fill plating layer 16 is formed in the via hole 15 through the plating process, and the fill plating layer 16 is planarized so as to match the height of the circuit layer 13 (FIG. 6).

종래에는 이와 같은 회로전사방식을 이용하여 인쇄회로기판을 제조하였다. Conventionally, a printed circuit board has been manufactured using such a circuit transfer method.

그러나, 이러한 회로전사방식을 이용한 인쇄회로기판의 제조방법은 회로층(13)의 회로패턴이 에칭되는 것을 보호하기 위해 베리어층을 필요로 하고, 이 베리어층을 형성하고 제거하는데 독립적인 공정이 요구되었을 뿐만 아니라 이에 따라 비용이 상승되는 문제가 발생하였다. 또한, 공정 수의 증가에 따라 제조시간이 늘어났을 뿐만 아니라, 필도금 후 필도금층(16)을 평탄화하는 공정이 추가되는 문제점이 있었다. However, the method of manufacturing a printed circuit board using the circuit transfer method requires a barrier layer to protect the circuit pattern of the circuit layer 13 from being etched, and requires an independent process for forming and removing the barrier layer. Not only that, but also the cost increases. In addition, as the number of processes increases, not only the manufacturing time is increased, but also a process of flattening the coating layer 16 after coating is added.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 도전성 페이스트로 일부의 회로층을 형성함으로써 별도의 금속층 패터닝 과정 및 베리어층 형성/제거과정이 필요없는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다. The present invention has been made to solve the above problems, and an object of the present invention is to form a portion of the circuit layer with a conductive paste to eliminate the need for a separate metal layer patterning process and barrier layer formation / removal process and its It is to provide a manufacturing method.

본 발명의 다른 목적은, 회로패턴을 매립된 구조로 형성함으로써 고밀도 배선화 및 박판화가 가능한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다. Another object of the present invention is to provide a printed circuit board and a method for manufacturing the same, which are capable of making high-density wiring and thinning by forming a circuit pattern in a buried structure.

본 발명의 또 다른 목적은, 범프와 연결되는 회로패턴의 폭을 범프의 직경보다 작게 형성함으로써 랜드리스 구조의 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다. Still another object of the present invention is to provide a landless structured printed circuit board and a method of manufacturing the same by forming a width of a circuit pattern connected to the bump smaller than the diameter of the bump.

본 발명에 따른 인쇄회로기판은, The printed circuit board according to the present invention,

절연층;Insulating layer;

상기 절연층의 일면에 상기 절연층과 평평하도록 매립된 제1 회로층;A first circuit layer embedded in one surface of the insulating layer to be flat with the insulating layer;

상기 절연층의 타면에 상기 절연층과 평평하도록 매립된 제2 회로층; 및 A second circuit layer embedded in the other surface of the insulating layer so as to be flat with the insulating layer; And

상기 제1 회로층과 상기 제2 회로층 사이에 전기적 접속을 위해 형성된 도전성 페이스트로 이루어진 범프를 포함하고,A bump made of a conductive paste formed for electrical connection between the first circuit layer and the second circuit layer,

상기 제1 회로층은 도전성 페이스트로 이루어진 것을 특징으로 한다. The first circuit layer is characterized by consisting of a conductive paste.

여기서, 상기 도전성 페이스트는 Ag 페이스트인 것을 특징으로 한다. Here, the conductive paste is characterized in that the Ag paste.

또한, 상기 제2 회로층 중 상기 범프와 연결되는 제2 회로패턴은 상기 범프의 직경보다 작은 폭을 가지며, 상기 범프에 매립되는 것을 특징으로 한다. In addition, the second circuit pattern connected to the bump of the second circuit layer has a width smaller than the diameter of the bump, it characterized in that it is embedded in the bump.

본 발명에 따른 인쇄회로기판의 제조방법은, Method of manufacturing a printed circuit board according to the present invention,

(A) 지지체의 일면에 제1 회로패턴 및 제1 랜드를 포함하는, 도전성 페이스트로 이루어진 제1 회로층을 형성하는 단계;(A) forming a first circuit layer made of a conductive paste, the first circuit pattern and a first land on one surface of the support;

(B) 상기 제1 랜드에 범프를 형성하는 단계;(B) forming a bump in the first land;

(C) 상기 범프가 형성된 상기 제1 회로층에 절연층을 적층하는 단계(C) stacking an insulating layer on the bumped first circuit layer

(D) 상기 절연층 상에 동박층을 적층한 후 제2 회로층을 형성하고, 상기 지지체를 제거하는 단계; 및 (D) stacking a copper foil layer on the insulating layer, forming a second circuit layer, and removing the support; And

(E) 상기 제2 회로층을 가압하여 상기 절연층에 매립시키는 단계를 포함하는 것을 특징으로 한다. (E) pressurizing the second circuit layer and embedding it in the insulating layer.

이때, 상기 지지체의 제거는 상기 제2 회로층의 형성과 동시에 수행되는 것을 특징으로 한다.In this case, the support may be removed at the same time as the formation of the second circuit layer.

또한, 상기 지지체는 동박인 것을 특징으로 한다. In addition, the support is characterized in that the copper foil.

또한, 상기 동박의 제거는 염화철 부식액, 2염화동 부식액, 알칼리 부식액, 및 과산화수소/황산계 부식액 중 선택된 하나의 에칭액에 의해 에칭하여 수행되는 것을 특징으로 한다. In addition, the copper foil may be removed by etching with an etchant selected from iron chloride corrosion solution, copper dichloride corrosion solution, alkaline corrosion solution, and hydrogen peroxide / sulfuric acid solution.

또한, 상기 도전성 페이스트로 형성된 제1 회로층은 상기 에칭액에 의해 제거되지 않는 것을 특징으로 한다. The first circuit layer formed of the conductive paste is not removed by the etching solution.

또한, 상기 (D)단계에서 상기 제2 회로층을 형성하는 단계는 상기 제2 회로 층 중 범프와 연결되는 제2 회로패턴의 폭이 상기 범프의 직경보다 작게 형성되도록 수행되는 것을 특징으로 한다. In addition, the forming of the second circuit layer in the step (D) is characterized in that the width of the second circuit pattern connected to the bump of the second circuit layer is formed smaller than the diameter of the bump.

또한, 상기 제2 회로패턴은 상기 범프에 매립되는 것을 특징으로 한다. The second circuit pattern may be embedded in the bump.

본 발명에 따른 인쇄회로기판 및 그 제조방법은, 제1 회로층을 도전성 페이스트로 형성함으로써 회로전사방식을 이용하여 회로층을 형성하는 경우 사용되는 별도의 금속층 패터닝 과정이나 베리어층 형성 및 제거 과정이 필요없어, 공정이 단순화되고 제조비용이 절감되는 효과를 갖는다. According to the present invention, a printed circuit board and a method of manufacturing the same include a separate metal layer patterning process or a barrier layer forming and removing process used when forming a circuit layer using a circuit transfer method by forming the first circuit layer with a conductive paste. There is no need, which simplifies the process and reduces the manufacturing cost.

또한, 본 발명은 별도의 금속층 패터닝 과정이나 베리어층 형성 및 제거 과정을 사용할 필요 없이 도전성 페이스트로 회로층 및 범프를 형성함으로써 에칭공정에 의해 발생하는 환경문제등을 예방하는 효과를 갖는다. In addition, the present invention has the effect of preventing the environmental problems caused by the etching process by forming a circuit layer and a bump with a conductive paste without the need of using a separate metal layer patterning process or barrier layer formation and removal process.

또한, 도전성 페이스트 충진을 통해 회로층을 형성함으로써 고밀도, 예를 들어 10㎛ 내지 15㎛의 미세회로패턴이 구현이 가능하다. In addition, by forming a circuit layer through the conductive paste filling, it is possible to implement a high-density, for example, a fine circuit pattern of 10㎛ to 15㎛.

또한, 매립형 회로패턴을 가짐으로써 인쇄회로기판의 박판화가 가능하며, 회로패턴을 매립시킴에 있어 평평한 프레스판을 이용함으로써 별도의 평탄화 공정이 필요없는 장점을 갖는다. In addition, by having a buried circuit pattern, it is possible to thin a printed circuit board, and by using a flat press plate in embedding the circuit pattern, an additional planarization process is not required.

또한, 범프와 연결되는 회로패턴의 폭을 범프의 직경보다 작게 형성함으로써 랜드리스 구조를 제공하여 인쇄회로기판의 박판화가 가능한 장점을 갖는다. In addition, by forming the width of the circuit pattern connected to the bump smaller than the diameter of the bump to provide a landless structure has the advantage that the printed circuit board can be thinned.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로 기판 및 그 제조방법을 상세히 설명한다. Hereinafter, a printed circuit board and a manufacturing method thereof according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 7은 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이고, 도 8은 본 발명의 다른 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이며, 도 9 내지 도 14는 도 7에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조 공정을 나타내는 도면이고, 도 15 내지 도 20은 도 8에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조공정을 나타내는 도면이다. 7 is a view showing a printed circuit board according to a preferred embodiment of the present invention, Figure 8 is a view showing a printed circuit board according to another preferred embodiment of the present invention, Figures 9 to 14 are shown in FIG. 15 is a view showing a manufacturing process according to a preferred embodiment of the present invention for manufacturing a printed circuit board, Figures 15 to 20 shows a manufacturing process according to a preferred embodiment of the present invention for manufacturing the printed circuit board shown in FIG. Drawing.

도 7은 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)을 나타낸 도면이다. 7 is a diagram illustrating a printed circuit board 100 according to a preferred embodiment of the present invention.

본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)은 절연층(106), 이 절연층(106)의 양면에 형성된 제1 회로층(102) 및 제2 회로층(108), 및 범프(105)를 포함하여 구성된다. The printed circuit board 100 according to the preferred embodiment of the present invention includes an insulating layer 106, a first circuit layer 102 and a second circuit layer 108 formed on both surfaces of the insulating layer 106, and a bump ( 105).

절연층(106)은 하나 이상의 열경화성 수지를 혼합한 조성물로 이루어질 수 있다. 열경화성 수지 조성물은 에폭시 수지, 시안산 에스테르 수지, 비스말레이미드 수지, 폴리이미드 수지, 관능기 함유 폴리페닐렌 에테르 수지 등의 수지가 단독 또는 2종 이상 배합된 조성으로 이루어진다. 필요에 따라, 통상의 열가소성 수지 역시 배합하여 사용할 수 있다. The insulating layer 106 may be made of a composition in which one or more thermosetting resins are mixed. The thermosetting resin composition consists of a composition in which resins such as an epoxy resin, a cyanic acid ester resin, a bismaleimide resin, a polyimide resin, and a functional group-containing polyphenylene ether resin are used alone or in combination of two or more thereof. As needed, normal thermoplastic resin can also be mix | blended and used.

제1 회로층(102)은 절연층(106)의 일면에 형성되며, 제1 회로패턴(103) 및 제1 랜드(104)를 포함한다. The first circuit layer 102 is formed on one surface of the insulating layer 106 and includes a first circuit pattern 103 and a first land 104.

여기서, 제1 회로층(102)은 도전성 페이스트로 형성되며, 제1 랜드(104)에는 층간 회로층의 전기적 접속을 위한 범프(105)가 형성되어 있다. Here, the first circuit layer 102 is formed of a conductive paste, and a bump 105 for electrical connection of the interlayer circuit layer is formed in the first land 104.

제2 회로층(108)은 절연층(106)의 타면에 형성되며, 제2 회로층(108) 중 일부 회로패턴은 범프(105)와 연결되어 있다. The second circuit layer 108 is formed on the other surface of the insulating layer 106, and some circuit patterns of the second circuit layer 108 are connected to the bump 105.

범프(105)는 제1 회로층(102)과 제2 회로층(108)을 연결하기 위한 것으로서, 도전성 페이스트로 형성된다. The bump 105 is for connecting the first circuit layer 102 and the second circuit layer 108 and is formed of a conductive paste.

여기서 도전성 페이스트 범프(105)는 Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.The conductive paste bump 105 may be one of Ag, Pd, Pt, Ni, and Ag / Pd.

도 8은 본 발명의 다른 바람직한 실시예에 따른 인쇄회로기판(200)을 나타낸 도면이다. 8 is a diagram illustrating a printed circuit board 200 according to another exemplary embodiment of the present invention.

본 발명의 바람직한 실시예에 따른 인쇄회로기판(200)은 절연층(206), 이 절연층(206)의 양면에 형성된 제1 회로층(202) 및 제2 회로층(208), 및 범프(205)를 포함하여 구성된다. The printed circuit board 200 according to the preferred embodiment of the present invention includes an insulating layer 206, first and second circuit layers 202 and 208, and bumps formed on both surfaces of the insulating layer 206. 205).

여기서, 본 실시예에 따른 다층 인쇄회로기판(200)은 제2 회로층(208) 중 범프(205)와 연결되는 제2 회로패턴(208a)의 폭이 범프(205)의 직경보다 작게 형성되어 범프(205)에 매립되는 점, 즉 랜드리스 구조를 채용하는 점에 특징이 있다. Here, in the multilayered printed circuit board 200 according to the present exemplary embodiment, the width of the second circuit pattern 208a connected to the bump 205 of the second circuit layer 208 is smaller than the diameter of the bump 205. A feature is that the bump 205 is embedded, that is, a landless structure is adopted.

상술한 바와 같이, 랜드리스 구조를 채용하는 점을 제외하고는 도 7에 도시된 인쇄회로기판(100)의 구조와 동일하므로 각 구성요소에 대한 상세한 설명을 생 략하기로 한다. As described above, except for employing a landless structure, the structure of the PCB 100 is the same as that of the printed circuit board 100 shown in FIG.

도 9 내지 도 14는 도 7에 도시된 인쇄회로기판을 제조하는 바람직한 실시예에 따른 제조공정을 나타낸 도면으로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다. 9 to 14 are views showing a manufacturing process according to a preferred embodiment of manufacturing the printed circuit board shown in FIG. 7, the manufacturing process with reference to this as follows.

먼저, 도 9에 도시한 바와 같이, 지지체(101)의 일면에 도전성 페이스트로 제1 회로패턴(103) 및 제1 랜드(104)를 포함하는 제1 회로층(102)을 형성한다. First, as shown in FIG. 9, the first circuit layer 102 including the first circuit pattern 103 and the first land 104 is formed on one surface of the support 101 with conductive paste.

여기서, 지지체(101)는 도전성 페이스트로 제1 회로층(102)의 형성이 가능하도록 일정강도 이상을 갖는 것이 바람직하며, 예를 들어, 금속 또는 중합체, 특히 박리성 중합체로 이루어진 재료 모두 사용가능하며, 일례로 동박을 들 수 있다. Here, the support 101 preferably has a certain strength or more so that the first circuit layer 102 can be formed of a conductive paste, and for example, a material made of a metal or a polymer, particularly a peelable polymer can be used. Copper foil is mentioned as an example.

또한, 제1 회로층(102)은 도전성 페이스트로 이루어지며, 그 형성과정의 일례를 간단히 설명하면 다음과 같다. In addition, the first circuit layer 102 is formed of a conductive paste, and an example of the formation process thereof will be briefly described as follows.

먼저, 지지체(101)에 드라이 필름을 적층하고, 제1 회로층(102)이 형성되는 위치에 대응되는 위치에 개구부가 형성되도록 드라이 필름을 패터닝 한다. 다음, 개구부에 도전성 페이스트를 충진한 후, 드라이 필름을 제거함으로써 제1 회로층(102)이 형성된다. First, the dry film is laminated on the support 101, and the dry film is patterned to form an opening at a position corresponding to the position at which the first circuit layer 102 is formed. Next, after the conductive paste is filled in the openings, the first circuit layer 102 is formed by removing the dry film.

이때, 도전성 페이스트를 충진에 의한 회로층을 형성하는 어디티브(additive) 방식을 사용함으로써, 미세회로패턴의 구현이 가능하며, 예를 들어, 약 10㎛에서 약 15㎛의 미세회로패턴의 구현이 가능하게 된다. 또한, 도전성 페이스트를 통해 회로층을 형성함으로써 별도의 회로층 형성을 위한 금속층 패터닝 과 정, 베리어층 형성 및 제거 과정 등이 필요 없을 뿐만 아니라, 공정이 단축되게 된다. At this time, by using an additive method of forming a circuit layer by filling the conductive paste, it is possible to implement a fine circuit pattern, for example, to implement a fine circuit pattern of about 10㎛ to about 15㎛ It becomes possible. In addition, by forming the circuit layer through the conductive paste, a metal layer patterning process, a barrier layer forming and removing process for forming a separate circuit layer are not necessary, and the process is shortened.

또한, 이 도전성 페이스트는 이후에 경화되어 제1 회로패턴(103) 및 제1 랜드(104)를 포함하는 제1 회로층(102)을 형성하기 위한 것으로서, 도전성이 있는 재료이면 사용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.In addition, the conductive paste is subsequently cured to form the first circuit layer 102 including the first circuit pattern 103 and the first land 104, and may be used as long as it is a conductive material. For example, one of Ag, Pd, Pt, Ni, Ag / Pd may be used.

한편, 상기한 방법 이외에도 도전성 페이스트의 인쇄등에 의하여 제1 회로층(102)을 직접 형성할 수 있으나, 특별히 상술한 방법들에 한정되는 것은 아니다. On the other hand, in addition to the above-described method, the first circuit layer 102 may be directly formed by printing conductive paste, but is not particularly limited to the above-described methods.

다음, 도 10에 도시한 바와 같이, 제1 회로층(102)의 제1 랜드(104)에 범프(105)를 형성한다. Next, as shown in FIG. 10, bumps 105 are formed in the first lands 104 of the first circuit layer 102.

여기서, 범프(105)는 예를 들어, 스크린 프린트(screen print) 방식에 의해 형성될 수 있다. 스크린 프린트는 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프를 인쇄하는 방식이다. 즉, 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고, 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 제1 랜드(104) 상에 전사되며, 원하는 모양과 높이로 형성하는 것이 가능하다. 물론, 다른 공지의 방법으로 범프(105)를 인쇄하는 것 또한 본 발명의 범주 내에 포함된다 할 것이다. Here, the bump 105 may be formed by, for example, a screen print method. Screen printing is a method of printing a bump through a conductive paste transfer process through a mask having an opening. That is, the position of the opening part of a mask is aligned, and an electrically conductive paste is apply | coated to the upper surface of a mask. Then, when the conductive paste is pushed using a squeegee or the like, the conductive paste is transferred onto the first land 104 while being extruded through the opening, and can be formed in a desired shape and height. Of course, printing bumps 105 in other known ways would also fall within the scope of the present invention.

한편, 범프(105)를 구성하는 도전성 페이스트는 도전성이 있는 재료이면 사 용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.On the other hand, the conductive paste constituting the bump 105 may be used as long as it is a conductive material. For example, one of Ag, Pd, Pt, Ni, and Ag / Pd may be used.

다음, 도 11에 도시한 바와 같이, 범프(105)가 인쇄된 제1 회로층(102)에 절연층(106)을 적층한다. 이때, 절연층(106)은 인쇄된 범프(105)의 높이보다 작은 두께를 갖도록 형성하는 것이 바람직하며, 이는 접촉 또는 무접촉 방식에 의해 형성될 수 있다. Next, as shown in FIG. 11, the insulating layer 106 is laminated on the first circuit layer 102 on which the bumps 105 are printed. At this time, the insulating layer 106 is preferably formed to have a thickness smaller than the height of the printed bump 105, which may be formed by a contact or contactless method.

여기서, 접촉 방식은 범프(105)가 인쇄된 지지체(101)에 절연층(106)을 적층하는 것이다. 여기서, 범프(105)는 절연층(106)을 관통하도록 절연층(106) 보다 강도가 큰 것이 바람직하며, 절연층(106)은 열경화성 수지로 형성된 반경화 상태의 프리프레그가 바람직하다. 바람직하게는, 절연층(106)은 범프(105)의 높이보다 작은 두께를 가지므로, 범프(105)는 그 높이만큼 절연층(106)을 관통하게 된다. Here, the contact method is to laminate the insulating layer 106 on the support 101 on which the bumps 105 are printed. Here, it is preferable that the bump 105 has a higher strength than the insulating layer 106 so as to penetrate the insulating layer 106, and the insulating layer 106 is preferably a prepreg in a semi-cured state formed of a thermosetting resin. Preferably, since the insulating layer 106 has a thickness smaller than the height of the bump 105, the bump 105 penetrates the insulating layer 106 by that height.

한편, 비접촉 방식은 잉크젯 프린팅 방식에 의해 절연수지 분말을 코팅하는 것이다. 이 비접촉 방식은, 접촉방식에서 범프(105)가 절연층(106)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 범프(105)의 형상 변화 또는 범프(105)와 절연층(106) 사이의 미세한 간극의 발생과 같은 문제가 최소화되는 점에서 유용하다. On the other hand, the non-contact method is to coat the insulating resin powder by the inkjet printing method. This non-contact method is a microscopic change between the bump 105 and the insulating layer 106 or a change in shape of the bump 105 that may occur due to the force applied as the bump 105 penetrates the insulating layer 106 in the contact method. This is useful in that problems such as the occurrence of gaps are minimized.

다음, 도 12에 도시한 바와 같이, 절연층(106) 상에 동박층(107)을 적층한다. Next, as shown in FIG. 12, the copper foil layer 107 is laminated on the insulating layer 106.

여기서, 동박층(107)은 진공상태에서 절연층(106) 및 범프(105)를 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레 스판을 이용하여 가압함으로써 절연층(106) 상에 적층된다. 이와 같이, 동박층(107)을 가압함으로써 동박층(107)은 범프(105)와 연결되게 된다.Here, the copper foil layer 107 is pressed by using a press plate such as a stainless plate having a flat surface while heating the insulating layer 106 and the bump 105 in a vacuum state to a softening temperature or higher. It is laminated on). In this way, the copper foil layer 107 is connected to the bump 105 by pressing the copper foil layer 107.

다음, 도 13에 도시한 바와 같이, 동박층(107)을 패터닝하여 제2 회로층(108)을 형성하고, 지지체(101)를 제거한다. Next, as shown in FIG. 13, the copper foil layer 107 is patterned, the 2nd circuit layer 108 is formed, and the support body 101 is removed.

여기서, 제2 회로층(108)은 통상의 서브트랙티브(subtractive)법을 이용하여 형성된다. 즉, 동박층(107) 상에 드라이 필름(dry film; DF)층을 적층하고, 노광, 현상 및 에칭 공정에 의해 제2 회로층(108)이 형성된다. Here, the second circuit layer 108 is formed using a conventional subtractive method. That is, a dry film (DF) layer is laminated on the copper foil layer 107, and the second circuit layer 108 is formed by an exposure, development, and etching process.

이때, 동박층(107)의 에칭에 사용되는 에칭액은 염화철(FeCl5) 부식액, 5염화동 부식액(CuCl5), 알칼리 부식액, 및 과산화수소/황산계(H2O5/H5SO4) 부식액 등이다. At this time, the etchant used to etch the copper foil layer 107 may include iron chloride (FeCl 5 ) corrosion solution, copper pentoxide corrosion solution (CuCl 5 ), alkali corrosion solution, hydrogen peroxide / sulfuric acid (H 2 O 5 / H 5 SO 4 ) corrosion solution, and the like. to be.

한편, 상술한 바와 같이, 지지체(101)로 동박이 사용될 수 있으며, 이때 지지체(101)는 제2 회로층(108)의 형성 공정 중의 에칭액에 의한 에칭 공정에 의해 동시에 제거될 수 있다. 그러나, 지지체(101)가 에칭액에 의해 제거되는 경우 제1 회로패턴(103) 및 제1 랜드(104)는 이 에칭액에 의해 에칭되지 않는 것이 바람직하다. 즉, 제1 회로패턴(103) 및 제1 랜드(104)를 형성하는 도전성 페이스트는 이 에칭액에 의해 에칭되지 않는 것이 바람직하다. Meanwhile, as described above, copper foil may be used as the support 101, and at this time, the support 101 may be simultaneously removed by an etching process by an etching solution during the process of forming the second circuit layer 108. However, when the support body 101 is removed by the etching solution, it is preferable that the first circuit pattern 103 and the first land 104 are not etched by the etching solution. That is, it is preferable that the electrically conductive paste which forms the 1st circuit pattern 103 and the 1st land 104 is not etched by this etching liquid.

마지막으로, 도 14에 도시한 바와 같이, 제2 회로층(108)을 가압하여 절연 층(106)에 매립시킨다. Finally, as shown in FIG. 14, the second circuit layer 108 is pressurized and embedded in the insulating layer 106.

여기서, 제2 회로층(108)은 진공상태에서 절연층(106)을 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 가압함으로써 매립될 수 있다. 이 프레스판은 표면이 평평하기 때문에 제2 회로층(108)이 절연층(106)과 평평하도록 매립되게 된다. 이와 같이 표면이 평평한 프레스판을 사용하여 가압함으로써 별도의 평탄화 공정을 수행할 필요 없이 매립된 구조의 회로층이 형성된다. Here, the second circuit layer 108 may be embedded by pressing using a press plate such as a stainless plate having a flat surface while heating the insulating layer 106 at a softening temperature or higher in a vacuum state. Since the press plate has a flat surface, the second circuit layer 108 is embedded so as to be flat with the insulating layer 106. In this way, by using a press plate having a flat surface, a circuit layer having a buried structure is formed without performing a separate planarization process.

이와 같은 공정에 의해 도 7에 도시한 바와 같은 인쇄회로기판(100)이 제조된다. By such a process, the printed circuit board 100 as shown in FIG. 7 is manufactured.

도 15 내지 도 20은 도 8에 도시된 인쇄회로기판을 제조하는 바람직한 실시예에 따른 제조공정을 나타낸 도면으로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다. 여기서, 이전 실시예와 동일한 기능을 수행하는 구성 및 공정에 대해서는 동일하게 채용될 수 있으므로 이에 대한 상세한 설명은 생략하기로 한다. 15 to 20 are views showing a manufacturing process according to a preferred embodiment of manufacturing the printed circuit board shown in FIG. 8, the manufacturing process with reference to this as follows. Here, since the configuration and process for performing the same function as the previous embodiment can be employed in the same, a detailed description thereof will be omitted.

먼저, 도 15에 도시한 바와 같이, 지지체(201)의 일면에 도전성 페이스트로 제1 회로패턴(203) 및 제1 랜드(204)를 포함하는 제1 회로층(202)을 형성한다. First, as shown in FIG. 15, the first circuit layer 202 including the first circuit pattern 203 and the first land 204 is formed on one surface of the support 201 with conductive paste.

다음, 도 16에 도시한 바와 같이, 제1 회로층(202)의 제1 랜드(204)에 범프(205)를 인쇄한다. Next, as shown in FIG. 16, the bump 205 is printed on the first land 204 of the first circuit layer 202.

다음, 도 17에 도시한 바와 같이, 범프(205)가 인쇄된 제1 회로층(202)에 절연층(206)을 적층한다.Next, as shown in FIG. 17, the insulating layer 206 is laminated on the first circuit layer 202 on which the bumps 205 are printed.

다음, 도 18에 도시한 바와 같이, 절연층(206) 상에 동박층(207)을 적층한다. Next, as shown in FIG. 18, the copper foil layer 207 is laminated on the insulating layer 206.

다음, 도 19에 도시한 바와 같이, 동박층(207)을 패터닝하여 제2 회로층(208)을 형성하고, 지지체(201)를 제거한다.Next, as shown in FIG. 19, the copper foil layer 207 is patterned, the 2nd circuit layer 208 is formed, and the support body 201 is removed.

여기서, 제2 회로층(208) 중 범프(205)와 연결되는 회로패턴의 폭이 범프(205)의 직경보다 작게 형성된다. Here, the width of the circuit pattern connected to the bump 205 of the second circuit layer 208 is formed smaller than the diameter of the bump 205.

마지막으로, 도 20에 도시한 바와 같이, 제2 회로층(208)을 가압하여 절연층(206)에 매립시킨다. Finally, as shown in FIG. 20, the second circuit layer 208 is pressurized and embedded in the insulating layer 206.

여기서, 제2 회로층(208) 중 범프(205)와 연결되는 제2 회로패턴(208a)은 그 폭이 범프(205)의 직경보다 작게 형성된 상태로 범프(205)에 매립된다. 즉, 랜드리스(landless) 구조가 형성된다. Here, the second circuit pattern 208a of the second circuit layer 208 connected to the bump 205 is embedded in the bump 205 in a state in which a width thereof is smaller than the diameter of the bump 205. That is, a landless structure is formed.

이와 같은 공정에 의해 도 8에 도시한 바와 같은 인쇄회로기판(200)이 제조된다. By such a process, the printed circuit board 200 as shown in FIG. 8 is manufactured.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the printed circuit board and the manufacturing method thereof according to the present invention are not limited thereto, and the technical field of the present invention is related to the present invention. It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다. All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1 내지 도 6은 종래기술에 따른 인쇄회로기판의 제조 공정을 나타내는 도면이다. 1 to 6 are views showing a manufacturing process of a printed circuit board according to the prior art.

도 7은 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이다. 7 is a view showing a printed circuit board according to a preferred embodiment of the present invention.

도 8은 본 발명의 다른 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이다. 8 is a diagram illustrating a printed circuit board according to another exemplary embodiment of the present invention.

도 9 내지 도 14는 도 7에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조 공정을 나타내는 도면이다. 9 to 14 are views illustrating a manufacturing process according to a preferred embodiment of the present invention for manufacturing the printed circuit board shown in FIG.

도 15 내지 도 20은 도 8에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조 공정을 나타내는 도면이다. 15 to 20 are views illustrating a manufacturing process according to an exemplary embodiment of the present invention for manufacturing the printed circuit board shown in FIG.

<도면 부호의 설명>&Lt; Description of reference numerals &

100, 200 : 인쇄회로기판 101, 201 : 지지체100, 200: printed circuit board 101, 201: support

102, 202 : 제1 회로층 103, 203 : 제1 회로패턴102, 202: first circuit layer 103, 203: first circuit pattern

104, 204 : 제1 랜드 105, 205 : 범프104, 204: First land 105, 205: Bump

106, 206 : 절연층 107, 207 : 동박층106 and 206: Insulating layer 107 and 207: Copper foil layer

108, 208 : 제2 회로층 208a : 제2 회로패턴108,208: second circuit layer 208a: second circuit pattern

Claims (10)

절연층;Insulating layer; 상기 절연층의 일면에 상기 절연층과 평평하도록 매립된 제1 회로층;A first circuit layer embedded in one surface of the insulating layer to be flat with the insulating layer; 상기 절연층의 타면에 상기 절연층과 평평하도록 매립된 제2 회로층; 및 A second circuit layer embedded in the other surface of the insulating layer so as to be flat with the insulating layer; And 상기 제1 회로층과 상기 제2 회로층 사이에 전기적 접속을 위해 형성된 도전성 페이스트로 이루어진 범프를 포함하고,A bump made of a conductive paste formed for electrical connection between the first circuit layer and the second circuit layer, 상기 제1 회로층은 도전성 페이스트로 이루어지고, 상기 제2 회로층 중 상기 범프와 연결되는 제2 회로패턴은 상기 범프의 직경보다 작은 폭을 가지며, 상기 범프에 매립되는 것을 특징으로 하는 인쇄회로기판.The first circuit layer is made of a conductive paste, the second circuit pattern of the second circuit layer connected to the bump has a width smaller than the diameter of the bump, the printed circuit board, characterized in that embedded in the bump . 청구항 1에 있어서,The method according to claim 1, 상기 도전성 페이스트는 Ag 페이스트인 것을 특징으로 하는 인쇄회로기판. The conductive paste is an Ag paste, characterized in that the printed circuit board. 삭제delete (A) 지지체의 일면에 제1 회로패턴 및 제1 랜드를 포함하는, 도전성 페이스트로 이루어진 제1 회로층을 형성하는 단계;(A) forming a first circuit layer made of a conductive paste, the first circuit pattern and a first land on one surface of the support; (B) 상기 제1 랜드에 범프를 형성하는 단계;(B) forming a bump in the first land; (C) 상기 범프가 형성된 상기 제1 회로층에 반경화 상태의 프리프레그로 절연층을 적층하는 단계(C) laminating an insulating layer with a prepreg in a semi-cured state on the first circuit layer having the bumps formed thereon (D) 상기 절연층 상에 동박층을 적층한 후 제2 회로층을 형성하고, 상기 지지체를 제거하는 단계; 및 (D) stacking a copper foil layer on the insulating layer, forming a second circuit layer, and removing the support; And (E) 상기 제2 회로층을 가압하여 상기 절연층에 매립시키는 단계를 포함하고, 상기 (D)단계에서 상기 제2 회로층을 형성하는 단계는 상기 제2 회로층 중 범프와 연결되는 제2 회로패턴의 폭이 상기 범프의 직경보다 작게 형성되도록 수행되며, 상기 제2 회로패턴은 상기 범프에 매립되는 것을 특징으로 하는 인쇄회로기판의 제조방법. (E) pressurizing the second circuit layer to embed it in the insulating layer, and the forming of the second circuit layer in the step (D) may include a second connected to the bump of the second circuit layer. The width of the circuit pattern is performed to be formed smaller than the diameter of the bump, the method of manufacturing a printed circuit board, characterized in that the second circuit pattern is embedded in the bump. 청구항 4에 있어서,The method according to claim 4, 상기 지지체의 제거는 상기 제2 회로층의 형성과 동시에 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법. The removal of the support is carried out simultaneously with the formation of the second circuit layer manufacturing method of a printed circuit board. 청구항 4에 있어서,The method according to claim 4, 상기 지지체는 동박인 것을 특징으로 하는 인쇄회로기판의 제조방법.The support is a manufacturing method of a printed circuit board, characterized in that the copper foil. 청구항 6에 있어서,The method according to claim 6, 상기 동박의 제거는 염화철 부식액, 2염화동 부식액, 알칼리 부식액, 및 과산화수소/황산계 부식액 중 선택된 하나의 에칭액에 의해 에칭하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.The removal of the copper foil is performed by etching with an etching solution selected from iron chloride corrosion solution, copper dichloride corrosion solution, alkaline corrosion solution, hydrogen peroxide / sulfuric acid-based corrosion solution. 청구항 7에 있어서,The method of claim 7, 상기 도전성 페이스트로 형성된 제1 회로층은 상기 에칭액에 의해 제거되지 않는 것을 특징으로 하는 인쇄회로기판의 제조방법. The first circuit layer formed of the conductive paste is not removed by the etching solution. 삭제delete 삭제delete
KR1020080040555A 2008-04-30 2008-04-30 A printed circuit board and a fabricating method of the same KR100990613B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080040555A KR100990613B1 (en) 2008-04-30 2008-04-30 A printed circuit board and a fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040555A KR100990613B1 (en) 2008-04-30 2008-04-30 A printed circuit board and a fabricating method of the same

Publications (2)

Publication Number Publication Date
KR20090114753A KR20090114753A (en) 2009-11-04
KR100990613B1 true KR100990613B1 (en) 2010-10-29

Family

ID=41555968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040555A KR100990613B1 (en) 2008-04-30 2008-04-30 A printed circuit board and a fabricating method of the same

Country Status (1)

Country Link
KR (1) KR100990613B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079579A (en) 1996-09-05 1998-03-24 Toshiba Corp Printed circuit board and manufacturing method of printed circuit board
JP2002353617A (en) 2001-05-23 2002-12-06 Kyocera Chemical Corp Printed wiring board and method of manufacturing the same
KR100657410B1 (en) * 2006-02-15 2006-12-14 삼성전기주식회사 Manufacturing multi-layer pcb

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079579A (en) 1996-09-05 1998-03-24 Toshiba Corp Printed circuit board and manufacturing method of printed circuit board
JP2002353617A (en) 2001-05-23 2002-12-06 Kyocera Chemical Corp Printed wiring board and method of manufacturing the same
KR100657410B1 (en) * 2006-02-15 2006-12-14 삼성전기주식회사 Manufacturing multi-layer pcb

Also Published As

Publication number Publication date
KR20090114753A (en) 2009-11-04

Similar Documents

Publication Publication Date Title
US8737085B2 (en) Wiring board with a built-in component and method for manufacturing the same
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
KR101281410B1 (en) Multilayer Wiring Substrate
KR20110076804A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
KR101006603B1 (en) A printed circuit board and a fabricating method the same
JPWO2007010758A1 (en) WIRING BOARD, WIRING MATERIAL, COPPER-CLAD LAMINATE, AND WIRING BOARD MANUFACTURING METHOD
KR100832650B1 (en) Multi layer printed circuit board and fabricating method of the same
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
US8161634B2 (en) Method of fabricating a printed circuit board
US7278205B2 (en) Multilayer printed wiring board and production method therefor
KR101018281B1 (en) Method for fabricating printed circuit board contaning embedded passive components
JP2007005815A (en) Multilayer printed-circuit support and method for manufacturing it
KR101022965B1 (en) A multilayer printed circuit board and a fabricating method the same
KR100990613B1 (en) A printed circuit board and a fabricating method of the same
KR100689018B1 (en) Printed circuit board with embedded coaxial cable and manufacturing method thereof
KR100674320B1 (en) PCB with circuit pattern formed by injection nozzle
JP4666830B2 (en) Multilayer wiring board and manufacturing method thereof
KR100990567B1 (en) A landless printed circuit board and a fabricating method of the same
JP5565951B2 (en) Wiring board and manufacturing method thereof
JP5860303B2 (en) Wiring board and manufacturing method thereof
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
KR100796981B1 (en) Method for manufacturing printed circuit board
TWI644368B (en) Package substrate, method for making the same, and package structure having the same
KR20150136914A (en) Manufacturing method of printed circuit board
JP2002252459A (en) Multilayer wiring board and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee