JP5565951B2 - Wiring board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP5565951B2 JP5565951B2 JP2010186909A JP2010186909A JP5565951B2 JP 5565951 B2 JP5565951 B2 JP 5565951B2 JP 2010186909 A JP2010186909 A JP 2010186909A JP 2010186909 A JP2010186909 A JP 2010186909A JP 5565951 B2 JP5565951 B2 JP 5565951B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- insulating plate
- layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板に関する。 The present invention relates to a wiring board used for mounting electronic components such as semiconductor elements.
従来、半導体素子等の電子部品を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図5は、電子部品としての半導体素子を搭載するための従来の配線基板の一例を示す概略断面図である。 Conventionally, a wiring board formed by a build-up method is known as a wiring board for mounting an electronic component such as a semiconductor element. FIG. 5 is a schematic cross-sectional view showing an example of a conventional wiring board for mounting a semiconductor element as an electronic component.
この図5に示すように、従来の配線基板100は、コア用の絶縁板101の上下面に複数のビルドアップ用の絶縁層102が積層されている。
As shown in FIG. 5, a
コア用の絶縁板101の上面から下面にかけては複数のスルーホール103が形成されており、スルーホール103の内面には銅めっき層から成るスルーホール導体104が被着されている。また絶縁板101の上下面にはスルーホール導体104に接続された銅箔から成る第1導体層105が被着されている。さらに、スルーホール103の内部には埋め込み樹脂106が充填されており、この埋め込み樹脂106上および第1導体層105上に銅めっき層から成る第2導体層107が被着されている。そしてこれらのスルーホール導体104、第1導体層105および第2導体層107によりコア用の配線導体が形成されている。
A plurality of through
また、ビルドアップ用の絶縁層102には、それぞれに複数のビアホール108が形成されており、各絶縁層102の表面およびビアホール108の内面には、銅めっき層から成るビルドアップ用の配線導体109が被着形成されている。そしてビルドアップ用の配線導体109はビアホール108を介してコア用の配線導体における第2導体層107上に接続している。さらに、このビルドアップ用の配線導体109のうち、配線基板100の上面側における最外層の絶縁層102上に被着された一部は、電子部品Eの電極端子Tに導電バンプB1を介して電気的に接続される円形の電子部品接続パッド110を形成しており、これらの電子部品接続パッド110は格子状の並びに複数並んで形成されている。また、配線基板100の下面側における最外層の絶縁層102上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド111であり、この外部接続パッド111は格子状の並びに複数並んで形成されている。
A plurality of
さらに、最外層の絶縁層102およびその上の配線導体109上には、電子部品接続パッド110および外部接続パッド111を露出させるソルダーレジスト層112が被着されている。そして、電子部品接続パッド110の露出部に電子部品Eの電極端子Tが半田や金等から成る導電バンプB1を介して電気的に接続されるとともに外部接続パッド111の露出部に図示しない外部電気回路基板の配線導体が半田ボールB2を介して電気的に接続される。なお、ソルダーレジスト層112は、最外層の配線導体109を保護するとともに、電子部品接続パッド110や外部接続パッド111の露出部を画定する。
Further, a
このような従来の配線基板100の製造方法について図6〜図11を基にして説明する。まず、図6(a)に示すように、ガラス−エポキシ樹脂等の電気絶縁材料から成る絶縁板101用の樹脂基板101Pの上下面に第1導体層105用の銅箔105Pが積層されて成る両面銅張り板120を準備する。樹脂基板101Pの厚みは例えば50〜800μm程度であり、銅箔105Pの厚みは例えば2〜18μm程度である。
A method for manufacturing such a
次に、図6(b)に示すように、両面銅張り板120の上面から下面にかけてスルーホール103をドリル加工やレーザ加工により形成し、スルーホール103を有するコア用の絶縁板101を得る。スルーホール103の直径は50〜300μm程度である。
Next, as shown in FIG. 6B, a
次に、図6(c)に示すように、スルーホール103の内壁および銅箔105Pの表面の全面にわたり、無電解銅めっき層および電解銅めっき層を順次被着させて成るスルーホール導体104となる銅めっき層104Pを形成する。銅めっき層104Pを構成する無電解銅めっき層の厚みは0.1〜1.0μm程度であり、電解銅めっき層の厚みは10〜30μm程度である。
Next, as shown in FIG. 6C, a through-
次に、図6(d)に示すように、銅めっき層104Pが被着されたスルーホール103内に孔埋め樹脂106を充填する。
Next, as shown in FIG. 6D, a hole-filling
次に、図6(e)に示すように、孔埋め樹脂106の上下端および上下面の銅めっき層104Pを、絶縁板101の上下面に銅箔105Pの層が2〜15μm程度の厚みで残存するように研磨して平坦化する。このとき、スルーホール103内には銅めっき層から成るスルーホール導体104が銅箔105Pと電気的に接続された状態で残る。
Next, as shown in FIG. 6 (e), the upper and lower ends and upper and lower
次に、図7(f)に示すように、残存した銅箔105Pの層の表面およびスルーホール導体104の端面および孔埋め樹脂106の端面の全面にわたり無電解銅めっき層および電解銅めっき層を順次被着させて成る第2導体層107用の銅めっき層107Pを形成する。銅めっき層107Pを構成する無電解銅めっき層の厚みは0.1〜1.0μm程度であり、電解銅めっき層の厚みは10〜30μm程度である。
Next, as shown in FIG. 7F, an electroless copper plating layer and an electrolytic copper plating layer are formed over the entire surface of the remaining
次に、図7(g)に示すように、銅めっき層107Pにおけるスルーホール103上およびその周囲に対応する領域を被覆するランド形成用のマスクパターンを含む所定パターンのエッチングレジスト層131を銅めっき層107Pの表面に被着形成する。
Next, as shown in FIG. 7 (g), a copper plating is applied to the
次に、図7(h)に示すように、エッチングレジスト層131から露出する銅めっき層107Pおよびその下の銅箔105Pの層をエッチング除去する。これによりエッチングレジスト層131に対応した形状の配線導体が形成される。
Next, as shown in FIG. 7 (h), the
次に、図7(i)に示すように、第2導体層107上からエッチングレジスト層131を剥離除去する。これにより、スルーホール導体104、第1導体層105および第2導体層107から成るコア用の配線導体が形成される。
Next, as shown in FIG. 7 (i), the
次に、図8(j)に示すように、コア用の配線導体が形成されたコア用の絶縁板101の上下面に絶縁層102用の樹脂層102Pを積層する。樹脂層102Pは、例えばエポキシ樹脂等の熱硬化性樹脂とシリカ等の無機絶縁フィラーを含有する樹脂系電気絶縁材料であり、20〜50μm程度の厚みである。
Next, as shown in FIG. 8J, a
次に、図8(k)に示すように、樹脂層102Pにレーザ加工を施すことにより第2導体層107を底面とするビアホール108を穿孔して絶縁層102を形成する。
Next, as shown in FIG. 8K, the
次に、図8(l)に示すように、ビアホール108内および絶縁層102の表面に第2導体層107に接続するビルドアップ用の配線導体109を形成する。ビルドアップ用の配線導体109は無電解めっき層および電解銅めっき層を順次被着させて成り、公知のセミアディティブ法を用いて形成する。
Next, as shown in FIG. 8L, a build-
次に、図8(m)に示すように、次層の絶縁層102および配線導体109を必要に応じて所定層数形成し、最後に図8(n)に示すように、最表層の絶縁層102および配線導体109上にソルダーレジスト層112を被着形成して従来の配線基板100が完成する。
Next, as shown in FIG. 8 (m), a predetermined number of next
ところで近時、電子部品Eは、その高集積化が急激に進み、これを搭載する配線基板にも高密度な微細配線が要求されるようになってきている。このような高密度な微細配線の要求に答えるために、電子部品Eが接続されるビルドアップ用の配線導体109のみならず、コア用の配線導体においてもその幅や間隔を30μm以下の微細なものにする要求が高まっている。
Recently, the electronic component E has been rapidly integrated, and a wiring board on which the electronic component E is mounted is required to have high-density fine wiring. In order to meet the demand for such high-density fine wiring, not only the build-
ところが、上述の従来の配線基板100においては、コア用の配線導体における絶縁板101上のパターンは、絶縁板101上に積層された厚みが2〜15μm程度の銅箔105P上に厚みが10〜30μm程度の銅めっき層107Pを被着させた後、その上に形成したエッチングレジスト層131から露出する銅箔105Pおよび銅めっき層107Pを所定のパターンにエッチング除去するサブトラクティブ法により形成されることから、エッチングの際に、銅箔105Pおよび銅めっき層107Pがその厚みに応じて横方向にも極めて大きくエッチングされるので、絶縁板101の上下面に例えば幅や隣接間隔が30μm以下の微細な配線パターンを含むコア用の配線導体を形成することは困難であった。
However, in the above-described
本発明の課題は、半導体素子を搭載する配線基板において、ビルドアップ用の配線導体のみならず、コア用の配線導体においてもその幅や間隔を例えば30μm以下とした高密度な微細配線を有する配線基板およびその製造方法を提供することにある。 An object of the present invention is to provide a wiring board having a high-density fine wiring with a width and interval of, for example, 30 μm or less not only in a build-up wiring conductor but also in a core wiring conductor in a wiring board on which a semiconductor element is mounted. It is to provide a substrate and a manufacturing method thereof.
本発明の配線基板は、上下に貫通するスルーホールを有する絶縁板と、該絶縁板の前記スルーホールの内壁に被着されためっき導体から成るスルーホール導体と、前記スルーホール内を充填する孔埋め樹脂と、内周側面が前記スルーホール導体と密着するように前記スルーホールの周囲の前記絶縁板上下面にサブトラクティブ法により形成された銅箔から成るスルーホールランドと、前記孔埋め樹脂上および前記スルーホールランド上および前記絶縁板上に、前記孔埋め樹脂と前記スルーホールランドとを覆うようにセミアディティブ法により形成されためっき導体から成る蓋めっきと、前記絶縁板の上下面にセミアディティブ法により直接形成されためっき導体から成る配線導体と、を具備することを特徴とするものである。
The wiring board of the present invention includes an insulating plate having a through-hole penetrating vertically, a through-hole conductor made of a plated conductor deposited on the inner wall of the through-hole of the insulating plate, and a hole filling the through-hole. A through hole land made of a copper foil formed by a subtractive method on the upper and lower surfaces of the insulating plate around the through hole so that an inner peripheral side surface is in close contact with the through hole conductor ; and the upper through hole land and the insulating board, and a cover plating consisting formed plated conductor by a semi-additive method as with the hole filling resin cover and the through hole land, semi the upper and lower surfaces of the insulating plate And a wiring conductor made of a plating conductor directly formed by an additive method.
また本発明の配線基板の製造方法は、上下面に銅箔が被着された絶縁板に上下に貫通するスルーホールを形成する工程と、前記スルーホールの内壁にめっき導体から成るスルーホール導体を形成する工程と、前記スルーホール内を孔埋め樹脂で充填する工程と、前記絶縁板の上下面おける前記スルーホール周囲に、内周側面が前記スルーホール導体と密着する前記銅箔から成るスルーホールランドをサブトラクティブ法により形成する工程と、前記孔埋め樹脂上およびスルーホールランド上および前記絶縁板上に、前記孔埋め樹脂と前記スルーホールランドとを覆うめっき導体から成る蓋めっきをセミアディティブ法により形成するとともに、前記絶縁板の上下面にめっき導体から成る配線導体をセミアディティブ法により直接形成する工程と、を含むことを特徴とするものである。
The wiring board manufacturing method of the present invention includes a step of forming a through hole penetrating vertically in an insulating plate having copper foils attached to the upper and lower surfaces, and a through hole conductor made of a plated conductor on the inner wall of the through hole. A through-hole made of the copper foil in which an inner peripheral side is in close contact with the through-hole conductor around the through-hole in the upper and lower surfaces of the insulating plate; A step of forming lands by a subtractive method, and a semi-additive method of lid plating made of a plating conductor covering the hole-filling resin and the through-hole lands on the hole-filling resin , the through-hole lands , and the insulating plate. a step of directly forming thereby forming the wiring conductor made of plated conductors on the upper and lower surfaces of the insulation plate by a semi-additive method by And it is characterized in that it comprises a.
本発明の配線基板およびその製造方法によれば、スルーホール導体に電気的に接続するスルーホールランドは、微細加工が困難なサブトラクティブ法により形成されるものの、蓋めっきおよび配線導体は、微細加工が容易なセミアディティブ法により形成されることから、コア用の配線導体においてもその幅や間隔を例えば30μm以下とした高密度な微細配線を有する配線基板およびその製造方法を提供することができる。また、スルーホールランドは、その内周側面がスルーホール導体に密着することから、両者間の接続信頼性の高い配線基板およびその製造方法を提供することができる。 According to the wiring board and the manufacturing method thereof of the present invention, the through-hole land that is electrically connected to the through-hole conductor is formed by a subtractive method in which fine processing is difficult. Therefore, it is possible to provide a wiring board having high-density fine wiring with a width and interval of, for example, 30 μm or less in the core wiring conductor and a manufacturing method thereof. Moreover, since the inner peripheral side surface of the through-hole land is in close contact with the through-hole conductor, it is possible to provide a wiring board with high connection reliability between the two and a manufacturing method thereof.
以下、本発明にかかる配線基板およびその製造方法について図面を参照して詳細に説明する。
図1は、本発明における配線基板の実施形態の一例を示す概略断面図であり、電子部品としてのエリアアレイ型の半導体素子をフリップチップ接続により搭載した場合を示している。
Hereinafter, a wiring board and a manufacturing method thereof according to the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing an example of an embodiment of a wiring board according to the present invention, and shows a case where an area array type semiconductor element as an electronic component is mounted by flip-chip connection.
図1に示すように、本例の配線基板20は、コア用の絶縁板1の上下面に複数のビルドアップ用の絶縁層2が積層されている。
As shown in FIG. 1, the
コア用の絶縁板1は、厚みが50〜800μm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。
The
コア用の絶縁板1の上面から下面にかけては直径が50〜300μmの複数のスルーホール3が形成されており、スルーホール3の内面には銅めっき層から成るスルーホール導体4が被着されている。また絶縁板1の上下面にはスルーホール導体4に接続されたスルーホールランド5が被着されている。スルーホールランド5は、厚みが2〜15μm程度の銅箔から成り、サブトラクティブ法により形成されている。スルーホールランド5の直径はスルーホール3の直径よりも70〜150μm程度大きいものとなっている。なお、この場合、スルーホール導体4はスルーホールランド5の内周側面に密着しており、両者は極めて信頼性高く接続されている。さらに、スルーホール3の内部にはエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂6が充填されている。
A plurality of through
スルーホールランド5および孔埋め樹脂6および絶縁板1の上には、スルーホールランド5および埋め込み樹脂6を覆う蓋めっき7と幅や間隔が30μm以下の微細なパターンを有するコア用の配線導体8とがセミアディティブ法により形成されている。これらの蓋めっき7および配線導体8は、厚みが10〜30μm程度の銅めっき層から成り、セミアディティブ法により形成されているので、絶縁基板1の両面に幅や間隔が30μm以下の微細なパターンを形成することができる。したがって本発明の配線基板によれば、コア用の配線導体における配線の幅や間隔を30μm以下とした高密度な微細配線を有する配線基板を提供することができる。なお、スルーホールランド5を覆う蓋めっき7はスルーホールランド5周囲の絶縁板1上を覆う大きさとすることが好ましい。
On the through-
ビルドアップ用の絶縁層2は、厚みが20〜50μm程度であり、それぞれに直径が35〜100μm程度の複数のビアホール9が形成されており、各絶縁層2の表面およびビアホール9の内面には、ビルドアップ用の配線導体10が被着形成されている。そしてビルドアップ用の配線導体10は、ビアホール9の一部を介して絶縁板1上の蓋めっき7や配線導体8に接続している。なお、ビルドアップ用の配線導体10をコア用の配線導体8にビアホール9を介して接続する場合、ビアホール9の直下の絶縁板1上にスルーホールランド5と同じ銅箔から成るビアランド11をサブトラクティブ法により形成しておき、その上をコア用の配線導体8で覆うようにすることが好ましい。
The build-up insulating
さらに、このビルドアップ用の配線導体10のうち、配線基板20の上面側における最外層の絶縁層2上に被着された一部は、電子部品Eの電極端子Tに導電バンプB1を介してフリップチップ接続により電気的に接続される円形の電子部品接続パッド12を形成しており、これらの電子部品接続パッド12は格子状の並びに複数並んで形成されている。そして、これらの電子部品接続パッド12はその外周部がソルダーレジスト層13により覆われているとともに上面の中央部がソルダーレジスト層13から露出しており、電子部品接続パッド12の露出部に電子部品Eの電極端子Tが半田や金等から成る導電バンプB1を介して電気的に接続される。
Further, a part of the build-up
他方、配線基板20の下面側における最外層の絶縁層2上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド14であり、この外部接続パッド14は格子状の並びに複数並んで形成されている。この外部接続パッド14はその外周部がソルダーレジスト層13により覆われているとともに、その下面中央部がソルダーレジスト層13から露出しており、外部接続パッド14の露出部に、図示しない外部電気回路基板の配線導体が半田ボールB2を介して電気的に接続される。なお、ソルダーレジスト層13は、最外層の配線導体10を保護するとともに、電子部品接続パッド12や外部接続パッド14の露出部を画定する。
On the other hand, a part deposited on the outermost insulating
次に、上述した配線基板の一例を製造する製造方法について図2〜図6を基にして説明する。まず、図2(a)に示すように、ガラス−エポキシ樹脂やガラス−ビスマレイミドトリアジン樹脂等の電気絶縁材料から成る絶縁板1用の樹脂基板1Pの上下面に銅箔5Pが積層されて成る両面銅張り板30を準備する。樹脂基板1Pの厚みは例えば50〜800μm程度であり、銅箔5Pの厚みは例えば2〜18μm程度である。また銅箔5Pにおける樹脂基板1Pと密着する面は、十点平均高さRzが0.10〜7.0μmの粗面となっている。このような両面銅張り板30はプリント配線基板用途に一般的に販売されているものを用いればよい。
Next, the manufacturing method which manufactures an example of the wiring board mentioned above is demonstrated based on FIGS. First, as shown in FIG. 2A, a
次に、図2(b)に示すように、両面銅張り板30の上面から下面にかけてスルーホール3をドリル加工やレーザ加工により形成することにより上面に銅箔5Pが被着された絶縁板1を形成する。スルーホール3の直径は50〜300μm程度である。スルーホール3を形成した後、スルーホール3内壁を過マンガン酸カリウムや過マンガン酸ナトリウム等を含む水溶液でデスミア処理することが好ましい。
Next, as shown in FIG. 2 (b), the through-
次に、図2(c)に示すように、スルーホール3の内壁および上下の銅箔5Pの表面の全面にわたり、無電解銅めっきおよびその上の電解銅めっきから成るめっき導体4Pを公知の無電解銅めっき法および電解銅めっき法により被着させる。なお、めっき導体4Pを構成する無電解銅めっきの厚みは0.1〜1.0μm程度であり電解銅めっきの厚みは10〜30μm程度である。
Next, as shown in FIG. 2 (c), the
次に、図2(d)に示すように、スルーホール3の内部に孔埋め樹脂6を充填する。孔埋め樹脂6は、エポキシ樹脂等の熱硬化性樹脂にシリカ等の無機絶縁フィラーを分散させた樹脂系絶縁材料から成り、エポキシ樹脂等の熱硬化性樹脂組成物にシリカ等の無機絶縁フィラーを分散させて成る樹脂ペーストを絶縁板1の上下面からスクリーン印刷法により印刷し、それを熱硬化させることにより形成される。
Next, as shown in FIG. 2D, the through
次に、図2(e)に示すように、絶縁板1の上下面に被着させためっき導体4Pとスルーホール3から上下に突出する孔埋め樹脂6を銅箔5Pが2〜15μmの厚みで絶縁板1の上下面に残存するように研磨して平坦化する。これによりスルーホール3内にスルーホール導体4および孔埋め樹脂6が形成される。
Next, as shown in FIG. 2 (e), a
次に、図3(f)に示すように、銅箔5Pおよび孔埋め樹脂6上にスルーホールランド5およびビアランド11に対応したパターンのエッチングレジスト層31を被着形成する。エッチングレジスト層31は感光性樹脂から成るドライフィルムレジストを銅箔5Pおよび孔埋め樹脂6上に貼着するとともに上記所定のパターンに露光および現像することにより形成される。
Next, as shown in FIG. 3F, an etching resist
次に、図3(g)に示すように、エッチングレジスト層31から露出する部位の銅箔5Pをエッチング除去する。銅箔5Pのエッチングには塩化第二銅や塩化第二鉄等を含有するエッチング液を用いればよい。このとき、スルーホールランド5およびビアランド11に対応する部位に被着された銅箔5Pのみが残る。
Next, as shown in FIG. 3G, the
次に、図3(h)に示すように、エッチングレジスト31を除去する。エッチングレジスト層31の除去はアルカリ系のレジスト剥離液を用いて行えば良い。これにより、絶縁板1の上下面にスルーホールランド5とビアランド11とがサブトラクティブ法により形成される。なお、この場合、スルーホール導体4はスルーホールランド5の内周側面に無電解めっき法および電解めっき法により良好に密着しており、両者は極めて信頼性高く接続される。
Next, as shown in FIG. 3H, the etching resist 31 is removed. The etching resist
次に、露出する絶縁板1の上下面およびスルーホール導体4の端面およびスルーホールランド5の表面および孔埋め樹脂6の端面に図示しない無電解銅めっきを0.1〜1.0μm程度の厚みに被着させた後、図3(i)に示すように、その無電解銅めっき上に蓋めっき7および配線導体8に対応する形状の開口パターンを有するめっきレジスト層32を被着させる。このとき、蓋めっき7に対応する開口パターンの径をスルーホールランド5の径よりも、50〜200μm大きくしておくと、開口パターンの形成位置が1〜49μm程度ずれたとしてもスルーホールランド5とめっきレジスト層32との間に泡噛みが発生することなく、蓋めっき7を良好に形成することができる。したがって、めっきレジスト層32の蓋めっき7に対応する開口パターンの径は、スルーホールランド5の径よりも、50〜200μm大きくしておくことが好ましい。
Next, electroless copper plating (not shown) is applied to the exposed upper and lower surfaces of the insulating
次に、図3(j)に示すように、めっきレジスト層32から露出する無電解銅めっき層上にそれぞれ蓋めっき7および配線導体8に対応したパターンの電解銅めっき7P,8Pを被着させる。電解銅めっき7P,8Pは、厚みが10〜30μm程度であり、公知の電解めっき液を用いることにより被着される。
Next, as shown in FIG. 3 (j),
次に、図4(k)に示すように、めっきレジスト層32を剥離除去した後、めっきレジスト層32に下にあった無電解銅めっきをエッチング除去することによって、蓋めっき7および配線導体8を形成する。めっきレジスト層32の剥離にはアルカリ系の剥離液を用いればよい。また無電解銅めっきのエッチングには過酸化水素および過硫酸ナトリウム等を含有する公知のエッチング液を用いればよい。
Next, as shown in FIG. 4 (k), after the plating resist
このような蓋めっき7および配線導体8の形成方法は、いわゆるセミアディティブ法と呼ばれる方法であり、蓋めっき7および配線導体8を形成する際にめっきレジスト層32の下にあった無電解銅めっきの厚み分だけエッチングすればよいので蓋めっき7および配線導体8が横方向に大きくエッチングされることがない。したがって、コア用の絶縁板1の上下に配線の幅や間隔を30μm以下とした微細なコア用の配線導体8を高密度で形成することができる。
Such a method of forming the lid plating 7 and the
次に、図4(l)に示すように、絶縁板1の上下面に蓋めっき7および配線導体8を覆うようにして絶縁層2用の樹脂層2Pを積層する。樹脂層2Pは、例えばエポキシ樹脂等の熱硬化性樹脂とシリカ等の無機絶縁フィラーを含有する樹脂系電気絶縁材料であり、20〜50μm程度の厚みである。このような樹脂層2Pは、例えばエポキシ樹脂等の熱硬化性樹脂組成物およびシリカ等の無機絶縁フィラーを含有する未硬化の樹脂シートを、絶縁板1の上下面に蓋めっき7および配線導体8を覆うようにして貼着するとともに熱硬化させることにより形成される。なお、樹脂層2Pはガラスクロスを含有していてもよい。
Next, as shown in FIG. 4L, a
次に、図4(m)に示すように、樹脂層2Pにレーザ加工を施すことにより蓋めっき7またはビアランド11上の配線導体8を底面とするビアホール9を穿孔して絶縁層2を形成する。ビアホール9の直径は35〜100μm程度である。
Next, as shown in FIG. 4 (m), the
次に、図4(n)に示すように、ビアホール9内および絶縁層2の表面に蓋めっき7およびビアランド11上の配線導体8に接続するビルドアップ用の配線導体10を形成する。配線導体10は、厚みが0.1〜1.0μm程度の無電解銅めっき層および厚みが10〜20μm程度の電解銅めっき層を順次被着させて成り、セミアディティブ法を用いて形成すればよい。
Next, as shown in FIG. 4 (n), a build-up
次に、図4(o)に示すように、次層の絶縁層2および配線導体10を必要に応じて所定層数形成し、更にその上にソルダーレジスト層13を被着形成して本発明による配線基板20が完成する。なお、ソルダーレジスト層13は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂とシリカ等の無機絶縁フィラーを含有する樹脂系電気絶縁材料であり、10〜25μm程度の厚みである。このようなソルダーレジスト層13は、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂組成物およびシリカ等の無機絶縁フィラーを含有する未硬化の感光性樹脂シートまたは樹脂ペーストを、最表層の絶縁層2および配線導体10上に被着させるとともに所定のパターンに露光および現像した後、熱硬化させることにより形成される。
Next, as shown in FIG. 4 (o), a predetermined number of insulating
かくして、本発明の配線基板の製造方法によれば、コア用の配線導体における配線の幅や間隔を30μm以下とした高密度な微細配線を有する配線基板20を提供することができる。
Thus, according to the method for manufacturing a wiring board of the present invention, it is possible to provide the
1 コア用の絶縁板
2 ビルドアップ用の絶縁層
3 スルーホール
4 スルーホール導体
5 スルーホールランド
6 孔埋め樹脂
7 蓋めっき
8 配線導体
1 Insulating plate for
Claims (2)
Forming a through-hole penetrating vertically in an insulating plate having copper foils on the upper and lower surfaces, forming a through-hole conductor made of a plated conductor on the inner wall of the through-hole, and forming a hole in the through-hole. A step of filling with a filling resin, a step of forming a through-hole land made of the copper foil in which an inner peripheral side surface is in close contact with the through-hole conductor around the through-hole in the upper and lower surfaces of the insulating plate by a subtractive method, A lid plating made of a plating conductor covering the hole-filling resin and the through-hole land is formed on the hole-filling resin , the through-hole land , and the insulating plate by a semi-additive method , and the upper and lower surfaces of the insulating plate wiring board comprising the a step of directly forming a semi-additive method wiring conductor made of the plating conductor Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186909A JP5565951B2 (en) | 2010-08-24 | 2010-08-24 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186909A JP5565951B2 (en) | 2010-08-24 | 2010-08-24 | Wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049160A JP2012049160A (en) | 2012-03-08 |
JP5565951B2 true JP5565951B2 (en) | 2014-08-06 |
Family
ID=45903739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010186909A Active JP5565951B2 (en) | 2010-08-24 | 2010-08-24 | Wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565951B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018110437A1 (en) | 2016-12-15 | 2018-06-21 | 凸版印刷株式会社 | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041475A (en) * | 2015-08-17 | 2017-02-23 | 凸版印刷株式会社 | Wiring board, multilayer wiring board and wiring board manufacturing method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI310670B (en) * | 2003-08-28 | 2009-06-01 | Ibm | Printed wiring board manufacturing method and printed wiring board |
JP2006294956A (en) * | 2005-04-13 | 2006-10-26 | Cmk Corp | Multilayer printed circuit board and its manufacturing method |
-
2010
- 2010-08-24 JP JP2010186909A patent/JP5565951B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018110437A1 (en) | 2016-12-15 | 2018-06-21 | 凸版印刷株式会社 | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate |
US10966324B2 (en) | 2016-12-15 | 2021-03-30 | Toppan Printing Co., Ltd. | Wiring board, multilayer wiring board, and method of manufacturing wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP2012049160A (en) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015122545A (en) | Multilayer wiring board and manufacturing method of the same | |
JP2007324559A (en) | Multilayer circuit board with fine pitch and fabricating method thereof | |
JP5576547B2 (en) | Wiring board manufacturing method | |
JP2009218545A (en) | Multilayer printed wiring board and its manufacturing method | |
JP2010135721A (en) | Printed circuit board comprising metal bump and method of manufacturing the same | |
JP5048005B2 (en) | Printed circuit board having metal bumps and manufacturing method thereof | |
KR101516072B1 (en) | Semiconductor Package and Method of Manufacturing The Same | |
JP5221887B2 (en) | Wiring board manufacturing method | |
JP2008141109A (en) | Wiring board, and its manufacturing method | |
JP5762376B2 (en) | Wiring board and manufacturing method thereof | |
KR102268388B1 (en) | Printed circuit board and manufacturing method thereof | |
JP5432800B2 (en) | Wiring board manufacturing method | |
US20150334850A1 (en) | Method of manufacturing wiring substrate, and wiring substrate | |
JP5565951B2 (en) | Wiring board and manufacturing method thereof | |
JP5289241B2 (en) | Wiring board and manufacturing method thereof | |
JP2010040936A (en) | Wiring board and method of manufacturing the same | |
JP5860303B2 (en) | Wiring board and manufacturing method thereof | |
JP2012160559A (en) | Method for manufacturing wiring board | |
JP2009289868A (en) | Wiring substrate and its manufacturing method | |
JP2008124124A (en) | Core board manufacturing method, and wiring board manufacturing method | |
JP5106351B2 (en) | Wiring board and manufacturing method thereof | |
JP5370883B2 (en) | Wiring board | |
JP2007150111A (en) | Wiring board | |
JP2004111578A (en) | Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader | |
JP2020150094A (en) | Printed wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |