JP2012160559A - Method for manufacturing wiring board - Google Patents
Method for manufacturing wiring board Download PDFInfo
- Publication number
- JP2012160559A JP2012160559A JP2011018875A JP2011018875A JP2012160559A JP 2012160559 A JP2012160559 A JP 2012160559A JP 2011018875 A JP2011018875 A JP 2011018875A JP 2011018875 A JP2011018875 A JP 2011018875A JP 2012160559 A JP2012160559 A JP 2012160559A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- metal layer
- copper foil
- insulating layer
- plated metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、配線基板の製造方法に関するものである。 The present invention relates to a method for manufacturing a wiring board.
従来、薄型の配線基板として、例えば厚みが40〜300μm程度の薄い絶縁層に直径が30〜100μm程度のテーパ状の複数の貫通孔を設け、これらの貫通孔内をめっき金属層で充填して貫通導体を形成するとともに絶縁層の上下面に貫通導体と同じめっき金属層から成る配線導体を形成した配線基板が知られている。このような配線基板は、例えば厚みが40〜300μm程度の絶縁層にレーザ加工により直径が30〜100μm程度のテーパ状の貫通孔を複数形成するとともに、無電解めっき法により貫通孔内壁および絶縁層の上下面に0.1〜1μm程度の薄い無電解めっき層を被着させた後、この無電解めっき層上に電解めっき法により貫通孔内が完全に充填されるまでめっき金属層を析出させ、最後に絶縁層上のめっき金属層を配線導体に対応するパターンに選択的にエッチングする方法が好適に用いられる。 Conventionally, as a thin wiring substrate, for example, a plurality of tapered through holes having a diameter of about 30 to 100 μm are provided in a thin insulating layer having a thickness of about 40 to 300 μm, and the inside of these through holes is filled with a plated metal layer. There is known a wiring board in which a through conductor is formed and a wiring conductor made of the same plated metal layer as the through conductor is formed on the upper and lower surfaces of an insulating layer. In such a wiring board, for example, a plurality of tapered through holes having a diameter of about 30 to 100 μm are formed by laser processing in an insulating layer having a thickness of about 40 to 300 μm, and the inner walls of the through holes and the insulating layer are formed by electroless plating. After depositing a thin electroless plating layer of about 0.1 to 1 μm on the upper and lower surfaces, a plating metal layer is deposited on the electroless plating layer until the inside of the through hole is completely filled by electrolytic plating. Finally, a method of selectively etching the plated metal layer on the insulating layer into a pattern corresponding to the wiring conductor is preferably used.
しかしながら、このような方法では貫通孔内を十分に充填するだけのめっき金属層を形成しようとすると、絶縁層の上下面にも例えば厚みが40μm程度の厚いめっき金属層が形成されてしまう。このように絶縁層の上下面に形成されるめっき金属層の厚みが40μm程度と厚いと、このめっき金属層を所定のパターンに選択的にエッチングすることにより形成される配線導体の幅は50μm程度、配線導体同士の間隔においては60μm程度が限界となり、それ以上に細い幅および狭い間隔の配線導体を形成することは困難である。したがって、このような従来の製造方法においては、例えば配線導体の幅が30μm以下、および配線導体同士の間隔が40μm未満の高密度配線を有する薄型の配線基板を得ることはできなかった。 However, in such a method, if an attempt is made to form a plated metal layer sufficient to fill the through hole sufficiently, a thick plated metal layer having a thickness of about 40 μm, for example, is also formed on the upper and lower surfaces of the insulating layer. When the thickness of the plated metal layer formed on the upper and lower surfaces of the insulating layer is as thick as about 40 μm, the width of the wiring conductor formed by selectively etching the plated metal layer into a predetermined pattern is about 50 μm. The distance between the wiring conductors is limited to about 60 μm, and it is difficult to form wiring conductors with a narrower width and narrower spacing than that. Therefore, in such a conventional manufacturing method, it has not been possible to obtain a thin wiring substrate having a high-density wiring in which, for example, the width of the wiring conductor is 30 μm or less and the distance between the wiring conductors is less than 40 μm.
本発明は、両面に銅箔が張着された薄い絶縁層に設けられた貫通孔内を、めっき導体で充填するとともに、絶縁層の上下面に銅箔とめっき金属層とから成る配線導体を備えた配線基板において、例えば配線導体の幅が30μm以下、および配線導体同士の間隔が40μm未満の高密度配線を有する薄型の配線基板の製造方法を提供することを課題とするものである。 The present invention fills the inside of a through hole provided in a thin insulating layer with copper foil stuck on both sides with a plated conductor, and has a wiring conductor composed of a copper foil and a plated metal layer on the upper and lower surfaces of the insulating layer. An object of the present invention is to provide a method for manufacturing a thin wiring board having high-density wirings, for example, having a wiring conductor width of 30 μm or less and a spacing between the wiring conductors of less than 40 μm.
本発明の製造方法は、絶縁層の両面に銅箔が張着された銅箔付き絶縁層を準備する工程と、銅箔付き絶縁層に貫通孔を形成する工程と、貫通孔内を充填する貫通導体および貫通導体に接続するランドならびに絶縁層上を延在する配線導体を形成するための第一のめっき金属層を、貫通孔内およびその周囲ならびに配線導体の形成位置に貫通孔を完全に充填しない厚みに選択的に被着させる工程と、貫通孔内およびその周囲の第一のめっき金属層上に貫通導体およびランドを形成するための第二のめっき金属層を貫通孔を完全に充填する厚みに選択的に被着させる工程と、第一のめっき金属層から露出する銅箔をエッチング除去して貫通孔内に第一および第二のめっき金属層から成る貫通導体と、絶縁層の両面に銅箔および第一および第二のめっき金属層から成るランドと、銅箔および第一のめっき金属層から成る配線導体とを残す工程とを行なうことを特徴とする。 The manufacturing method of the present invention includes a step of preparing an insulating layer with copper foil in which copper foil is stuck on both surfaces of the insulating layer, a step of forming a through hole in the insulating layer with copper foil, and a filling of the through hole. The first plated metal layer for forming the through conductor and the land connected to the through conductor and the wiring conductor extending over the insulating layer is completely formed in and around the through hole and at the position where the wiring conductor is formed. Fully fill the through hole with a second plating metal layer to form through conductors and lands on the first plated metal layer in and around the through hole, and selectively depositing the unfilled thickness A step of selectively depositing the copper foil exposed from the first plated metal layer by etching and removing the copper foil exposed from the first plated metal layer in the through hole; and a through conductor comprising the first and second plated metal layers; Copper foil on both sides and first and second And performing a land made of come metal layer, and a step of leaving a wiring conductor made of copper foil and the first plated metal layer.
本発明の配線基板の製造方法によれば、貫通孔を有する絶縁層の貫通孔内およびその周囲ならびに配線導体の形成位置に、貫通孔を完全に充填しない厚みに選択的に第一のめっき金属層を形成した後、貫通孔内およびその周囲のみの第一のめっき金属層上に第2のめっき金属層を形成して貫通孔内を充填することから、絶縁層の上下面での配線導体の厚みを銅箔および第一のめっき金属層から成る例えば20μm以下の薄いものとすることができ、配線導体の幅が30μm以下、および配線導体同士の間隔が40μm未満の微細な配線導体を高密度で形成することができ、それにより高密度配線で薄型の配線基板が製造可能となる。 According to the method for manufacturing a wiring board of the present invention, the first plated metal is selectively formed in a thickness that does not completely fill the through hole in and around the through hole of the insulating layer having the through hole and the position where the wiring conductor is formed. After the layer is formed, the second plated metal layer is formed on the first plated metal layer only in and around the through hole to fill the through hole, so that the wiring conductors on the upper and lower surfaces of the insulating layer The thickness of the copper foil and the first plated metal layer can be made as thin as, for example, 20 μm or less, the width of the wiring conductor is 30 μm or less, and a fine wiring conductor with a spacing between the wiring conductors of less than 40 μm is high. Therefore, a thin wiring board can be manufactured with high-density wiring.
まず、本発明の製造方法により製造される配線基板の例を図1を基に説明する。図1に示すように、本発明の製造方法により製造される配線基板20は、例えばコア用の絶縁層1の上下面にビルドアップ用の絶縁層2が積層されている。コア用の絶縁層1には、複数の貫通孔3が形成されており、この貫通孔3の内部には第一のめっき金属層4および第二のめっき金属層5から成る貫通導体6が充填されている。また絶縁層1の上下面には、銅箔7を下地とした第一のめっき金属層4と第二のめっき金属層5とから成るランド8、および銅箔7を下地とした第一のめっき金属層4から成るコア用の配線導体9が被着されている。
First, an example of a wiring board manufactured by the manufacturing method of the present invention will be described with reference to FIG. As shown in FIG. 1, a
絶縁層2には、ランド8や配線導体9を底面とする複数のビアホール10が形成されており、ビアホール10の内部および絶縁層2の表面には第三のめっき金属層11から成るビルドアップ用の配線導体12が被着されている。それによりコア用のランド8および配線導体9とビルドアップ用の配線導体12とが電気的に接続されている。さらに、絶縁層2および配線導体12の表面には配線導体12の一部を電子部品や回路基板との接続に用いられる接続パッドとして露出させる開口部13aを有するソルダーレジスト層13が被着されている。
A plurality of
次に、図2(a)〜(h)を基に本発明の製造方法における実施形態の一例を説明する。なお、図2において図1と同様の箇所には同様の符号を付して説明する。まず、図2(a)に示すように、上面および下面に銅箔7が張着された絶縁層1を準備する。絶縁層1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層1の厚みは40〜300μm程度である。このような絶縁層1は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて半硬化させたプリプレグの両面に厚みが3〜5μm程度の銅箔7を張りつけたものを熱硬化させることにより得られる。
Next, an example of an embodiment in the production method of the present invention will be described with reference to FIGS. In FIG. 2, the same parts as those in FIG. First, as shown in FIG. 2A, an
次に、図2(b)に示すように、銅箔7が張着された絶縁層1に貫通孔3を形成する。貫通孔3は、例えばレーザ加工により形成される。レーザ加工では、貫通孔3におけるレーザの入射側の開口径が出射側の開口径よりも大きくなる。貫通孔3の開口径は、レーザの入射側で80〜100μm程度、出射側で30〜80μm程度である。したがって、貫通孔3はテーパ形状となる。貫通孔3がこのようにテーパ形状であると、貫通孔3の内部をめっき金属層で良好に充填することが容易となる。なお、貫通孔3を形成した後には、デスミア処理をすることが好ましい。その後、貫通孔3内壁および銅箔7の表面に厚みが0.1〜1μm程度の薄い無電解めっき層(不図示)を被着させる。無電解めっき層は、後述する第一のめっき金属層4の下地金属として機能し、例えば、無電解銅めっき層が好適に用いられる。
Next, as shown in FIG.2 (b), the through-
次に、図2(c)に示すように、貫通孔3内およびその周囲ならびに配線導体9を形成する位置を露出させる開口部を有する第一のめっきレジスト14を銅箔7の上下面に形成する。
Next, as shown in FIG. 2 (c), first plating resists 14 having openings for exposing the positions inside and around the through
次に、図2(d)に示すように、第一のめっきレジスト14から露出する貫通孔3内およびその周囲ならびに配線導体9を形成する位置の銅箔7表面に電解めっき法により第一のめっき金属層4を、貫通孔3内を完全に充填しない厚みに析出させる。このとき、配線導体9を形成する位置には第一のめっき金属層4が銅箔の厚みと合わせて、例えば20μm程度の厚みに形成される。なお、第一のめっき金属層4としては、電解銅めっき層が好適に用いられる。この場合、第一のめっき金属層4は、貫通孔3を完全に充填しない厚みに析出させるので、配線導体9を形成する位置に被着される第一のめっき金属層4の厚みを銅箔の厚みと合わせて例えば20μm程度の十分に薄いものとすることができる。
Next, as shown in FIG. 2 (d), a first electroplating method is applied to the surface of the
次に、図2(e)に示すように、貫通孔3内およびその周囲のみの第一のめっき金属層4を露出させるように第一のめっきレジスト14および配線導体9となる第一のめっき金属層4上に第二のめっきレジスト15を被覆する。
Next, as shown in FIG. 2 (e), the first plating resist 14 and the
次に、図2(f)に示すように、第二のめっきレジスト15から露出した第一のめっき金属層4上に、電解めっき法により第二のめっき金属層5を貫通孔3内を完全に充填するように被着させる。このとき、貫通孔3内には第一のめっき金属層4及び第二のめっき金属層5から成る貫通導体6が形成されるとともに、貫通導体6の上およびその周辺には銅箔7および第1のめっき導体層4および第二のめっき導体層5から成るランド8用の金属層が形成される。また、配線導体9を形成する位置の第一のめっき金属層4は、第二のめっきレジスト15により被覆されているので第二のめっき金属層5は被着されずに薄いままで残る。なお、第二のめっき金属層5としては、電解銅めっき層が好適に用いられる。第二のめっき金属層5の厚みは、貫通孔3内を十分に充填するために必要な範囲であればよいが、銅箔7と第一のめっき金属層4とを合わせた厚みが25〜35μm程度であることが好ましい。
Next, as shown in FIG. 2 (f), the second
次に、図2(g)に示すように、ランド8用の金属層をエッチングにより所定の厚みに削っていく。このとき、ランド8の厚みは20〜30μm程度とすることが好ましい。ランド8が20μm未満の厚みになるまでエッチングを行うと、その上にビルドアップ用の絶縁層2を積層する際にランド8上を被覆する絶縁層2が厚くなり、絶縁層2のビアホール10内にビルドアップ用の配線導体12を形成する際に接続信頼性において低下を招くことになり、逆に30μmを超える厚みが残る程度のエッチングを行うと、ランド8とその周囲との段差が大きくなるため絶縁層2の厚みが薄くなり絶縁信頼性が低下する危険がある。
Next, as shown in FIG. 2G, the metal layer for the
最後に、図2(h)に示すように、両めっきレジスト14、15を除去するとともに、第一のめっき金属層4から露出する銅箔7をエッチング除去する。これによって、貫通孔3内が第一および第二のめっき金属層4、5で充填されている貫通導体6と、絶縁層1の上下面に銅箔7を下地とした第一および第二のめっき金属層4、5から成るランド8と、銅箔7を下地とした第一のめっき金属層4から成る配線導体9が形成される。その後、周知のビルドアップ技術を用いてビルドアップ用の絶縁層2および配線導体12ならびにソルダーレジスト層13を形成することにより図1に示した配線基板20が完成する。本例の場合、絶縁層1上下面の銅箔7を下地として第一のめっき金属層4で形成された配線導体9は、厚みが20μm以下の薄いものであり、配線導体9の幅が30μm以下、および配線導体9同士の間隔が40μm未満の微細な配線導体9を高密度で形成することができ、それにより高密度配線で薄型の配線基板を製造可能である。さらに、本例の場合、第一のめっき金属層4から成る配線導体9の下地金属として絶縁層1の上下面に被着された銅箔7を用いることから、第一のめっき金属層4から成る配線導体9を絶縁層1の上下面に銅箔7を介して極めて強固に接合させることができる。
Finally, as shown in FIG. 2H, both plating resists 14 and 15 are removed, and the
1 絶縁層
3 貫通孔
4 第一のめっき導体
5 第二のめっき導体
6 貫通導体
7 銅箔
8 ランド
9 配線導体
DESCRIPTION OF
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011018875A JP2012160559A (en) | 2011-01-31 | 2011-01-31 | Method for manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011018875A JP2012160559A (en) | 2011-01-31 | 2011-01-31 | Method for manufacturing wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012160559A true JP2012160559A (en) | 2012-08-23 |
Family
ID=46840855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011018875A Pending JP2012160559A (en) | 2011-01-31 | 2011-01-31 | Method for manufacturing wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012160559A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019039251A1 (en) * | 2017-08-24 | 2019-02-28 | 住友電気工業株式会社 | Printed wiring board |
CN113677105A (en) * | 2021-07-09 | 2021-11-19 | 皆利士多层线路版(中山)有限公司 | Hole plating method for blind hole of circuit board and HDI circuit board containing copper plated blind hole |
WO2022092129A1 (en) * | 2020-10-30 | 2022-05-05 | 京セラ株式会社 | Wiring board, electronic device, and electronic module |
WO2022202794A1 (en) * | 2021-03-23 | 2022-09-29 | 凸版印刷株式会社 | Glass substrate and glass-core multilayer wiring board |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332745A (en) * | 2002-05-14 | 2003-11-21 | Cmk Corp | Multilayer printed wiring board and its manufacturing method |
JP2009252952A (en) * | 2008-04-04 | 2009-10-29 | Fujikura Ltd | Copper charge plating method and printed circuit board manufactured by the method |
-
2011
- 2011-01-31 JP JP2011018875A patent/JP2012160559A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332745A (en) * | 2002-05-14 | 2003-11-21 | Cmk Corp | Multilayer printed wiring board and its manufacturing method |
JP2009252952A (en) * | 2008-04-04 | 2009-10-29 | Fujikura Ltd | Copper charge plating method and printed circuit board manufactured by the method |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019039251A1 (en) * | 2017-08-24 | 2019-02-28 | 住友電気工業株式会社 | Printed wiring board |
JP2019040981A (en) * | 2017-08-24 | 2019-03-14 | 住友電気工業株式会社 | Printed wiring board |
CN110999546A (en) * | 2017-08-24 | 2020-04-10 | 住友电气工业株式会社 | Printed circuit board |
US10952321B2 (en) | 2017-08-24 | 2021-03-16 | Sumitomo Electric Industries, Ltd. | Printed circuit board |
CN110999546B (en) * | 2017-08-24 | 2022-12-06 | 住友电气工业株式会社 | Printed circuit board |
WO2022092129A1 (en) * | 2020-10-30 | 2022-05-05 | 京セラ株式会社 | Wiring board, electronic device, and electronic module |
WO2022202794A1 (en) * | 2021-03-23 | 2022-09-29 | 凸版印刷株式会社 | Glass substrate and glass-core multilayer wiring board |
CN113677105A (en) * | 2021-07-09 | 2021-11-19 | 皆利士多层线路版(中山)有限公司 | Hole plating method for blind hole of circuit board and HDI circuit board containing copper plated blind hole |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
JP6189592B2 (en) | Component-embedded printed circuit board and manufacturing method thereof | |
JP5908003B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
JP5693339B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2019046860A (en) | Printed-circuit board and manufacturing method thereof | |
JP2012160559A (en) | Method for manufacturing wiring board | |
KR20160080526A (en) | Printed circuit board and method of manufacturing the same | |
JP2015170769A (en) | Printed wiring board and manufacturing method of the same | |
JP2014150091A (en) | Wiring board, and method of manufacturing the same | |
KR102268388B1 (en) | Printed circuit board and manufacturing method thereof | |
JP5432800B2 (en) | Wiring board manufacturing method | |
JP2015060981A (en) | Printed wiring board | |
KR20150137001A (en) | Method of manufacturing wiring substrate | |
JP2020057767A (en) | Printed wiring board | |
JP5565950B2 (en) | Wiring board manufacturing method | |
JP5565951B2 (en) | Wiring board and manufacturing method thereof | |
JP2012160558A (en) | Method for manufacturing wiring board | |
JP2013206937A (en) | Wiring board and manufacturing method thereof | |
JP5608262B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
KR101171100B1 (en) | Manufacturing method for circuit board | |
JP2017011247A (en) | Method of manufacturing wiring board | |
JP2015225959A (en) | Method of manufacturing wiring board | |
JP2016181697A (en) | Wiring board | |
JP2015070105A (en) | Method for manufacturing wiring board | |
JP2014067946A (en) | Manufacturing method of printed wiring board and printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140724 |