KR20170122500A - Printed circuit board and method for manufacturing the same - Google Patents

Printed circuit board and method for manufacturing the same Download PDF

Info

Publication number
KR20170122500A
KR20170122500A KR1020160051544A KR20160051544A KR20170122500A KR 20170122500 A KR20170122500 A KR 20170122500A KR 1020160051544 A KR1020160051544 A KR 1020160051544A KR 20160051544 A KR20160051544 A KR 20160051544A KR 20170122500 A KR20170122500 A KR 20170122500A
Authority
KR
South Korea
Prior art keywords
circuit pattern
insulating layer
circuit board
sandblasting
embedded
Prior art date
Application number
KR1020160051544A
Other languages
Korean (ko)
Other versions
KR102473417B1 (en
Inventor
이양제
김승락
박건섭
최종규
김영주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160051544A priority Critical patent/KR102473417B1/en
Publication of KR20170122500A publication Critical patent/KR20170122500A/en
Application granted granted Critical
Publication of KR102473417B1 publication Critical patent/KR102473417B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

Disclosed is a method for manufacturing a printed circuit board. The method for manufacturing a printed circuit board comprises the steps of: preparing a circuit board on which a first circuit pattern is formed; laminating an insulating layer embedding the first circuit pattern; and selectively removing the insulating layer by sand blast processing to protrude a part of the first circuit pattern.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a manufacturing method thereof.

휴대폰을 비롯한 IT 분야의 전자기기들이 작고 고성능화 되면서 이에 대한 기술적 요구에 부응하여 다양한 형태의 미세회로를 가지는 인쇄회로기판 구조가 제시되고 있다. 예를 들면, 반도체의 미세화에 대응하여 ETS(Embedded trace substrate)와 같이 미세한 피치를 가지는 인쇄회로기판이 제시되었다.As electronic devices such as mobile phones and the like are becoming smaller and higher in performance, a printed circuit board structure having various types of microcircuits is proposed in response to technical requirements therefor. For example, a printed circuit board having a fine pitch such as an embedded trace substrate (ETS) has been proposed in response to miniaturization of a semiconductor.

그런데, ETS 구조를 구현하지 위해서는 복잡한 공정이 필요하고 이로 인해 불량이 많이 발생하는 어려움이 있다.However, in order to implement the ETS structure, complicated processes are required and there is a problem that many defects occur.

공개특허공보 제10- 2014-0079393호Japanese Patent Application Laid-Open No. 10-2014-0079393

본 발명의 일 측면에 따르면, 제1 회로패턴이 형성된 회로기판을 준비하는 단계, 제1 회로패턴을 매립시키는 절연층을 적층하는 단계 및 샌드 블라스트(Sand blast) 가공으로 절연층을 선택적으로 제거하여, 제1 회로패턴의 일부를 돌출시키는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a circuit board on which a first circuit pattern is formed; laminating an insulating layer for embedding the first circuit pattern; and selectively removing the insulating layer by sandblasting And protruding a part of the first circuit pattern.

또한, 본 발명의 다른 측면에 따르면, 오목한 홈이 형성된 절연층과, 오목한 홈의 바닥에 배치되어 있으며 상면 및 이에 인접한 측면의 일부만 노출되고 나머지는 절연층에 매립된 제1 회로패턴을 포함하는 인쇄회로기판이 제공된다.According to another aspect of the present invention, there is provided a printed circuit board including: an insulating layer having a concave groove; a first circuit pattern disposed on the bottom of the concave groove and including a first circuit pattern exposed only on a top surface and a part of a side surface adjacent thereto, A circuit board is provided.

도 1 내지 도 6은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.
도 7 내지 도 13은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.
도 14는 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 15는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타낸 도면.1 to 6 show a method of manufacturing a printed circuit board according to a first embodiment of the present invention.
7 to 13 are views showing a method of manufacturing a printed circuit board according to a second embodiment of the present invention.
14 shows a printed circuit board according to a first embodiment of the present invention.
15 shows a printed circuit board according to a second embodiment of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view of a printed circuit board according to a first embodiment of the present invention; Fig. A duplicate description will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.It is also to be understood that the terms first, second, etc. used hereinafter are merely reference numerals for distinguishing between identical or corresponding components, and the same or corresponding components are defined by terms such as first, second, no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.

인쇄회로기판 제조방법Printed circuit board manufacturing method

도 1 내지 도 6은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다. 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법은 회로기판(100) 준비단계, 절연층(130) 적층단계 및 샌드 블라스트 가공단계를 포함한다.1 to 6 are views showing a method of manufacturing a printed circuit board according to a first embodiment of the present invention. The method of manufacturing a printed circuit board according to the first embodiment of the present invention includes a step of preparing a circuit board 100, a step of laminating an insulating layer 130, and a step of sandblasting.

회로기판(100) 준비단계는, 외층에 제1 회로패턴(110)이 구비된 회로기판(100)을 준비한다. In preparing the circuit board 100, the circuit board 100 having the first circuit pattern 110 on the outer layer is prepared.

도 1을 참조하면, 회로기판(100)의 외층에는 후술할 샌드 블라스트 가공에 의해 ETS(Embedded trace substrate)구조를 형성하는 제1 회로패턴(110)과 그 외의 회로패턴인 제2 회로패턴(120)이 형성될 수 있다. 제1 회로패턴(110) 및 제2 회로패턴(120)은 시드층(112)에 도금을 하여 형성할 수 있다.Referring to FIG. 1, a first circuit pattern 110 forming an ETS (Embedded Trace) structure is formed on the outer layer of the circuit board 100 by sandblasting, which will be described later, and a second circuit pattern 120 May be formed. The first circuit pattern 110 and the second circuit pattern 120 may be formed by plating the seed layer 112.

절연층(130) 적층단계는, 준비된 회로기판(100)에 절연층(130)을 적층하여 제1 회로패턴(110)을 매립시킨다. In the step of laminating the insulating layer 130, the insulating layer 130 is laminated on the prepared circuit board 100 to fill the first circuit pattern 110.

도 1을 참조하면, 회로기판(100)의 외층에 절연층(130)을 적층하여 제1 회로패턴(110) 및 제2 회로패턴(120)을 매립시킬 수 있다. 이 때, 감광성 수지를 회로기판(100)에 적층하여, 제1 회로패턴(110) 및 제2 회로기판(100)을 매립하는 절연층(130)을 형성할 수 있다. 그리고 제2 회로패턴(120)이 노출되도록 감광성 수지를 선택적으로 노광 및 현상할 수 있다. 절연층(130)에서 노출된 제2 회로패턴(120)은 외부 접속을 위한 패드로 사용될 수 있다. 한편, 절연층(130)은 열경화성 수지를 적층하여 형성할 수도 있다. 이 때, 제2 회로패턴(120)은 후술하는 샌드 블라스트 가공에 의해 일부가 절연층(130)에서 선택적으로 노출될 수 있다.Referring to FIG. 1, the first circuit pattern 110 and the second circuit pattern 120 may be embedded by laminating the insulating layer 130 on the outer layer of the circuit board 100. At this time, the photosensitive resin may be laminated on the circuit board 100 to form the insulating layer 130 for embedding the first circuit pattern 110 and the second circuit board 100. The photosensitive resin may be selectively exposed and developed so that the second circuit pattern 120 is exposed. The second circuit pattern 120 exposed in the insulating layer 130 may be used as a pad for external connection. On the other hand, the insulating layer 130 may be formed by laminating a thermosetting resin. At this time, the second circuit pattern 120 can be selectively exposed in the insulating layer 130 by sandblasting, which will be described later.

샌드 블라스트 가공단계에서는 제1 회로패턴(110)을 매립시키는 절연층(130)을 제거하여 제1 회로패턴(110)의 일부를 돌출시킨다. 샌드 블라스트 가공은, 노즐에서 연마재를 분사하여 소재 표면을 다듬거나 절삭하는 가공 방법이다. 과거에는 모래를 연삭재로 분사했기 때문에 샌드 블라스트라는 이름이 붙었으나, 현재는 알루미나(산화 알루미늄) 또는 탄화 규소 등의 세라믹 분말, 글래스 비드, 플라스틱 파우더 등의 다양한 입자를 연삭재로 사용할 수 있다. 샌드 블라스트의 종류에는 연마재와 물을 혼합한 뒤 노즐에서 분사하여 가공하는 습식 샌드 블라스트(Wet blast)와, 에어를 이용해 연마재만 노즐에서 분사하여 가공하는 건식 샌드블라스트(Air blast)가 있다. In the sandblasting step, the insulating layer 130 for embedding the first circuit pattern 110 is removed to protrude a part of the first circuit pattern 110. Sandblasting is a method of cutting or polishing a workpiece surface by spraying an abrasive from a nozzle. In the past, sand was blasted because the sand was sprayed with abrasives. At present, various particles such as ceramic powder such as alumina (aluminum oxide) or silicon carbide, glass beads, plastic powder and the like can be used as an abrasive. There are two types of sand blast: a wet sand blast that mixes abrasive and water and then spraying it from the nozzle, and a dry sand blast that processes the abrasive only from the nozzle by using air.

이 때, 절연층(130) 중 가공하지 않을 부분을 보호하기 위하여, 절연층(130) 중 가공되지 않는 영역을 선택적으로 커버하는 가공 방지층(150)을 형성할 수 있다. 도 2 및 도 3을 참조하면, 가공 방지층(150)은, 감광성 필름을 적층하여 형성한 후에 감광성 필름을 선택적으로 노광 및 현상하여 형성할 수 있다. 감광성 필름은 절연층(130) 중 가공 영역(A)인 제1 회로패턴(110)이 매립된 부분을 노출시킨다. 한편, 가공 방지층(150)은 필름 형태가 아닌 액상의 수지를 도포하여 형성할 수 있다.At this time, in order to protect the unprocessed portion of the insulating layer 130, the processing preventing layer 150 selectively covering the unprocessed region of the insulating layer 130 may be formed. Referring to FIGS. 2 and 3, the anti-curl layer 150 may be formed by laminating a photosensitive film and then selectively exposing and developing the photosensitive film. The photosensitive film exposes a portion of the insulating layer 130 in which the first circuit pattern 110, which is the processing area A, is buried. On the other hand, the anti-curl layer 150 can be formed by applying a liquid resin instead of a film.

도 4를 참조하면, 샌드 블라스트 가공을 통하여 절연층(130)을 가공하여 제1 회로패턴(110)의 상부를 돌출시킨다. 제1 회로패턴(110)은 금속 재질로 이루어지므로 수지 재질로 이루어진 절연층(130)에 비하여 샌드 블라스트 가공에 의해 적게 마모 또는 절삭된다. 다시 말해, 금속과 수지의 내마모성 차이를 이용하여, 샌드 블라스트 가공으로 일부분만이 돌출되고 나머지 부분은 매립되는 제1 회로패턴(110)을 용이하게 형성할 수 있다. 일부분만이 돌출된 제1 회로패턴(110)은 기본적으로 ETS(Embedded trace substrate)구조를 가지며, 돌출된 상면을 통하여 외부의 단자와도 용이하게 접속할 수 있다. 가공된 절연층(130)에는 가공에 의해 오목한 홈(135)이 형성된다.Referring to FIG. 4, the insulating layer 130 is processed through sandblasting to protrude the upper portion of the first circuit pattern 110. Since the first circuit pattern 110 is made of a metal material, the first circuit pattern 110 is slightly worn or cut by sandblasting as compared with the insulating layer 130 made of a resin material. In other words, it is possible to easily form the first circuit pattern 110, which is partially buried by the sandblasting and the remaining portion is buried, by utilizing the difference in abrasion resistance between the metal and the resin. The first circuit pattern 110, which is partially protruded, basically has an embedded trace substrate (ETS) structure, and can easily connect to an external terminal through the projected upper surface. A concave groove 135 is formed in the processed insulating layer 130 by processing.

도 5를 참조하면, 절연층(130)에서 돌출된 구조의 제1 회로패턴(110)을 에칭하여, 제1 회로패턴(110)을 절연층(130) 내부로 함몰된 구조로 바꿀 수 있다. 절연층(130)의 내부로 함몰된 구조의 제1 회로패턴(110)은 미세한 피치에 대응하는데 유리한 이점이 있다. 절연층(130)이 제1 회로패턴(110)을 나누는 벽 역할을 하므로, 절연층(130)에 함몰된 구조의 제1 회로패턴(110)은 도금층(115)이나 솔더 추가할 때에 발생할 수 있는 합선(short)을 방지할 수 있다. Referring to FIG. 5, the first circuit pattern 110 protruding from the insulating layer 130 may be etched to convert the first circuit pattern 110 into a recessed structure inside the insulating layer 130. The first circuit pattern 110 having a structure recessed into the insulating layer 130 has an advantage in that it corresponds to a fine pitch. Since the insulating layer 130 acts as a wall for dividing the first circuit pattern 110, the first circuit pattern 110 having a structure embedded in the insulating layer 130 can be formed by the plating layer 115, It is possible to prevent a short.

도 6을 참조하면, 제1 회로패턴(110) 또는 제2 회로패턴(120)의 상면에 와이어 본딩이나 솔더링을 위한 도금층(115, 125)을 추가로 형성할 수 있다.Referring to FIG. 6, plating layers 115 and 125 for wire bonding or soldering may be further formed on the first circuit pattern 110 or the second circuit pattern 120.

본 실시예에 따른 샌드 블라스트 가공은 기판의 적층 방식이나 적층 방향에 제약을 받지 않으므로, 기판의 양면에 ETS구조를 간단하고 용이하게 형성할 수 있다. 또한, 박형의 기판에서 양면에 대칭적 ETS구조를 형성할 수 있어서, 비대칭 구조로 인한 기판 휨의 문제도 방지할 수 있다.Since the sandblasting according to the present embodiment is not limited by the stacking method of the substrate or the lamination direction, the ETS structure can be easily and easily formed on both sides of the substrate. In addition, it is possible to form a symmetrical ETS structure on both sides of a thin substrate, and it is also possible to prevent the problem of substrate warping due to an asymmetric structure.

도 7 내지 도 13은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다. 제2 실시예에 따른 인쇄회로기판의 제조방법은 샌드 블라스트 가공을 이용하여 인쇄회로기판에 전자소자 등이 수용될 수 있는 캐비티(cavity, C) 구조를 추가로 형성하는 방법을 제시한다. 7 to 13 are views showing a method of manufacturing a printed circuit board according to a second embodiment of the present invention. The manufacturing method of the printed circuit board according to the second embodiment proposes a method of forming a cavity (C) structure capable of accommodating an electronic element or the like on a printed circuit board by sandblasting.

제2 실시예에서 제1 회로패턴(210)은 전자소자가 수용되는 홈의 바닥에 형성될 수 있다. 도 7을 참조하면, 제1 회로패턴(210)을 매립시키는 절연층(230, 240)은 캐비티(C) 구조를 형성할 수 있도록 두껍게 형성된다. 예를 들면, 제1 회로패턴(210)을 2개 층의 절연층(230, 240)으로 매립하여 제1 회로패턴(210) 위에 두꺼운 절연층(230, 240)을 형성할 수 있다.In the second embodiment, the first circuit pattern 210 may be formed at the bottom of the groove in which the electronic device is accommodated. Referring to FIG. 7, the insulating layers 230 and 240 for embedding the first circuit pattern 210 are formed thick to form a cavity (C) structure. For example, the first circuit pattern 210 may be embedded with two insulating layers 230 and 240 to form the thick insulating layers 230 and 240 on the first circuit pattern 210.

도 8 및 도 9를 참조하면, 절연층(230, 240) 중 가공하지 않을 부분을 보호하기 위하여, 캐비티(C)가 형성될 부분(B)을 제외한 나머지를 커버하는 가공 방지층(250)을 형성할 수 있다. 8 and 9, in order to protect unprocessed portions of the insulating layers 230 and 240, a processing preventing layer 250 is formed to cover the remainder except the portion B where the cavity C is to be formed can do.

도 10을 참조하면, 샌드 블라스트를 이용한 1차 가공으로, 절연층(230)을 가공하여 오목한 홈(235), 다시 말해, 전자소자 등이 수용될 캐비티(C) 구조를 형성할 수 있다. 예를 들면, 1차 가공에 의해 2개 층의 절연층(230, 240) 중 상부 절연층(230)을 관통시켜서 오목한 홈(235)을 형성할 수 있다.Referring to FIG. 10, the insulating layer 230 can be processed by a primary machining using a sandblast to form a cavity C structure in which concave grooves 235, in other words, electronic elements and the like are accommodated. For example, the first insulating layer 230 and the upper insulating layer 230 of the two insulating layers 230 and 240 can be penetrated to form the concave groove 235.

도 11을 참조하면, 샌드 블라스트를 이용한 2차 가공으로, 오목한 홈(235, 245)의 바닥에서 제1 회로패턴(210)의 일부를 돌출시킬 수 있다. 예를 들면, 2차 가공에 의해서, 상부 절연층(230)의 관통홀과 연결된 하부 절연층(240)의 홈(245)을 추가로 형성하고 홈(235, 245)의 바닥에서 제1 회로패턴(210)을 돌출시킬 수 있다.Referring to FIG. 11, a part of the first circuit pattern 210 can be protruded from the bottom of the concave grooves 235 and 245 by the second machining using the sandblast. A groove 245 of the lower insulating layer 240 connected to the through hole of the upper insulating layer 230 is additionally formed by the secondary processing and the first circuit pattern 240 is formed at the bottom of the recesses 235 and 245. [ (210) can be protruded.

도 12를 참조하면, 절연층(240)에서 돌출된 구조의 제1 회로패턴(210)을 에칭하여, 제1 회로패턴(210)을 절연층(240) 내부로 함몰된 구조로 바꿀 수 있다. 절연층(240) 내부로 함몰된 구조의 제1 회로패턴(210)은 미세한 피치에 대응하는데 유리한 이점이 있다. 절연층(240)이 제1 회로패턴(210)을 나누는 벽 역할을 하므로, 절연층(240) 내부로 함몰된 구조의 제1 회로패턴(210)은 도금층(215)이나 솔더 추가할 때에 발생할 수 있는 합선(short)을 방지할 수 있다. Referring to FIG. 12, the first circuit pattern 210 protruding from the insulating layer 240 may be etched to convert the first circuit pattern 210 into a recessed structure inside the insulating layer 240. The first circuit pattern 210 having a structure recessed into the insulating layer 240 has an advantage in that it corresponds to a fine pitch. Since the insulating layer 240 acts as a wall for dividing the first circuit pattern 210, the first circuit pattern 210 having a structure embedded in the insulating layer 240 may occur when the plating layer 215 or the solder is added. A short can be prevented.

도 13을 참조하면, 제1 회로패턴(210)의 상면에 와이어 본딩이나 솔더링을 위한 도금층(215)을 추가로 형성할 수 있다.Referring to FIG. 13, a plating layer 215 for wire bonding or soldering may be additionally formed on the upper surface of the first circuit pattern 210.

인쇄회로기판Printed circuit board

도 14는 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 본 발명의 제1 실시예에 따른 인쇄회로기판은 오목한 홈(135)이 형성된 절연층(130) 및 오목한 홈(135)의 바닥에서 돌출된 제1 회로패턴(110)을 포함한다.14 is a view illustrating a printed circuit board according to the first embodiment of the present invention. The printed circuit board according to the first embodiment of the present invention includes an insulating layer 130 having a concave groove 135 formed therein and a first circuit pattern 110 protruding from the bottom of the concave groove 135.

절연층(130)의 오목한 홈(135)은 상술한 샌드 블라스트 가공에 의하여 형성될 수 있다. 그리고, 절연층(130)을 구성하는 수지와 제1 회로패턴(110)을 구성하는 금속의 내마모성 차이로 인하여, 홈(135)의 바닥에서 제1 회로패턴(110)은 일부가 돌출된 구조를 가질 수 있다. 도 14를 참조하면, 제1 회로패턴(110)은 상면 및 이에 인접한 측면의 일부만 노출되고 나머지는 절연층(130)에 매립된 구조를 가질 수 있다. 즉, 제1 회로패턴(110)은 기본적으로 ETS구조를 가지며 돌출된 상면을 통하여 외부의 단자와도 용이하게 접속할 수 있다. 또한, 제1 회로패턴(110)은 샌드 블라스트 가공으로 돌출되게 형성되므로, 돌출된 부분과 매립된 부분은 하나의 금속층으로 이루어질 수 있다. The concave groove 135 of the insulating layer 130 may be formed by the sandblasting described above. Due to the difference in abrasion resistance between the resin constituting the insulating layer 130 and the metal constituting the first circuit pattern 110, the first circuit pattern 110 partially protrudes from the bottom of the groove 135 Lt; / RTI > Referring to FIG. 14, the first circuit pattern 110 may have a structure in which only the upper surface and a part of the side surface adjacent thereto are exposed, and the remainder is embedded in the insulating layer 130. That is, the first circuit pattern 110 basically has an ETS structure and can easily connect to an external terminal through a projected upper surface. In addition, since the first circuit pattern 110 is formed to protrude by sandblasting, the protruded portion and the buried portion can be formed of one metal layer.

한편, 제1 회로패턴(110)의 상면에 와이어 본딩이나 솔더링을 위한 도금층(115)을 추가로 형성할 수 있다.On the other hand, a plating layer 115 for wire bonding or soldering may be additionally formed on the upper surface of the first circuit pattern 110.

도 15는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 본 발명의 제1 실시예에 따른 인쇄회로기판은 오목한 홈(235, 245)이 제1 실시예보다 깊게 형성되고, 오목한 홈(235, 245)에 전자소자 등이 배치될 수 있다. 도 15를 참조하면, 제1 회로패턴(210)을 2개 층의 절연층(230, 240)으로 매립하여 제1 회로패턴(210) 위에 두꺼운 절연층(230, 240)을 형성할 수 있다. 그 후에, 상술한 샌드 블라스트 가공을 통하여, 2개 층의 절연층(230, 240) 중 상부 절연층(230)의 관통홀(235)을 형성하고, 하부 절연층(230)의 오목한 홈(245)에 형성할 수 있다. 전체 홈(235, 245)의 바닥에서 제1 회로패턴(210)이 돌출되며, 2개 층의 절연층(230, 240)을 가공하여 형성된 홈(235, 245)은 전자소자 등이 삽입될 수 있는 캐비티(C)로 이용될 수 있다.15 is a view illustrating a printed circuit board according to a second embodiment of the present invention. The printed circuit board according to the first embodiment of the present invention may have concave grooves 235 and 245 formed deeper than those of the first embodiment and electronic elements and the like may be disposed in the concave grooves 235 and 245. [ Referring to FIG. 15, the first circuit pattern 210 may be filled with two insulating layers 230 and 240 to form thick insulating layers 230 and 240 on the first circuit pattern 210. Thereafter, the through-holes 235 of the upper insulating layer 230 of the two insulating layers 230 and 240 are formed through the sandblasting described above, and the concave grooves 245 of the lower insulating layer 230 As shown in Fig. The first circuit patterns 210 protrude from the bottoms of the entire grooves 235 and 245 and the grooves 235 and 245 formed by processing the two layers of insulating layers 230 and 240 can be inserted (C). ≪ / RTI >

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

100, 200: 회로기판
110, 210: 제1 회로패턴
115, 125, 215: 도금층
120, 220: 제2 회로패턴
130, 230, 240: 절연층
135, 235, 245: 홈
150: 가공 방지층100, 200: circuit board
110, 210: first circuit pattern
115, 125, 215: Plated layer
120, 220: second circuit pattern
130, 230, 240: insulating layer
135, 235, 245: Home
150:

Claims (12)

제1 회로패턴이 형성된 회로기판을 준비하는 단계;
상기 제1 회로패턴을 매립시키는 절연층을 적층하는 단계; 및
샌드 블라스트(Sand blast) 가공으로 상기 절연층을 선택적으로 제거하여, 상기 제1 회로패턴의 일부를 돌출시키는 단계를 포함하는 인쇄회로기판 제조방법.
Preparing a circuit board on which a first circuit pattern is formed;
Stacking an insulating layer for embedding the first circuit pattern; And
And selectively removing the insulating layer by sandblasting to protrude a part of the first circuit pattern.
제1항에 있어서,
상기 샌드 블라스트 가공단계 이후에,
상기 제1 회로패턴을 에칭하여, 상기 제1 회로패턴을 상기 절연층 내부로 함몰되게 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
The method according to claim 1,
After the sandblasting step,
And etching the first circuit pattern to form the first circuit pattern so as to be embedded in the insulating layer.
제1항에 있어서,
상기 샌드 블라스트 가공단계 이전에,
상기 절연층 중 가공되지 않는 영역을 선택적으로 커버하는 가공 방지층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
The method according to claim 1,
Prior to the sandblasting step,
Further comprising the step of forming a processing preventing layer selectively covering an unprocessed region of the insulating layer.
제3항에 있어서,
상기 가공 방지층 형성단계는,
상기 절연층에 감광성 필름을 적층하는 단계;
상기 제1 회로패턴이 매립된 영역이 노출되도록, 상기 감광성 필름을 선택적으로 노광 및 현상하는 단계를 포함하는 인쇄회로기판 제조방법.
The method of claim 3,
In the step of forming the anti-
Laminating a photosensitive film on the insulating layer;
And selectively exposing and developing the photosensitive film so that a region in which the first circuit pattern is embedded is exposed.
제3항에 있어서,
상기 가공 방지층 형성단계는,
상기 절연층에 감광성 수지를 도포하는 단계;
상기 제1 회로패턴이 매립된 영역이 노출되도록, 상기 감광성 수지를 선택적으로 노광 및 현상하는 단계를 포함하는 인쇄회로기판 제조방법.
The method of claim 3,
In the step of forming the anti-
Applying a photosensitive resin to the insulating layer;
And selectively exposing and developing the photosensitive resin so that a region in which the first circuit pattern is embedded is exposed.
제1항에 있어서,
상기 샌드 블라스트 가공단계는;
상기 절연층 중 상기 제1 회로패턴이 매립된 영역을 가공하여 오목한 홈을 형성하는 제1 가공단계; 및
상기 오목한 홈의 바닥에서 상기 제1 회로패턴의 일부를 돌출시키는 제2 가공단계를 포함하는 인쇄회로기판 제조방법.
The method according to claim 1,
The sandblasting step comprises:
A first processing step of forming a concave groove by processing a region of the insulating layer in which the first circuit pattern is embedded; And
And a second machining step of protruding a part of the first circuit pattern from the bottom of the concave groove.
제1항에 있어서,
상기 회로기판은 제2 회로패턴을 포함하고,
상기 절연층 형성단계는,
감광성 수지를 상기 회로기판에 적층하여, 상기 제1 회로패턴 및 상기 제2 회로기판을 매립하는 상기 절연층을 형성하는 단계; 및
상기 제2 회로패턴이 노출되도록, 상기 감광성 수지를 선택적으로 노광 및 현상하는 단계를 포함하는 인쇄회로기판 제조방법.
The method according to claim 1,
Wherein the circuit board includes a second circuit pattern,
In the insulating layer forming step,
Laminating a photosensitive resin on the circuit board to form the insulating layer for embedding the first circuit pattern and the second circuit board; And
And selectively exposing and developing the photosensitive resin so that the second circuit pattern is exposed.
제1항에 있어서,
상기 회로기판은, 제2 회로패턴을 포함하고,
상기 절연층은, 열경화성 수지로 형성되며 상기 제1 회로패턴 및 상기 제2 회로기판을 매립하고,
상기 샌드 블라스트 가공단계는,
샌드 블라스트 가공으로 상기 절연층을 선택적으로 제거하여, 상기 제2 회로패턴의 일부를 노출시키는 단계를 포함하는 인쇄회로기판 제조방법.
The method according to claim 1,
Wherein the circuit board includes a second circuit pattern,
Wherein the insulating layer is made of a thermosetting resin and embeds the first circuit pattern and the second circuit board,
In the sandblasting step,
And selectively removing the insulating layer by sandblasting to expose a part of the second circuit pattern.
오목한 홈이 형성된 절연층;
상기 오목한 홈의 바닥에 배치되어 있으며, 상면 및 이에 인접한 측면의 일부만 노출되고 나머지는 상기 절연층에 매립된 제1 회로패턴을 포함하는 인쇄회로기판.
An insulating layer formed with a concave groove;
And a first circuit pattern disposed on the bottom of the concave groove, the first circuit pattern having only the top surface and a part of the side surface adjacent to the top surface exposed, and the other being embedded in the insulating layer.
제9항에 있어서,
상기 제1 회로패턴의 돌출된 부분과 매립된 부분은 하나의 금속층인 인쇄회로기판.
10. The method of claim 9,
Wherein the protruded portion and the buried portion of the first circuit pattern are one metal layer.
제9항에 있어서,
상기 제1 회로패턴의 상면에 형성된 도금층을 더 포함하는 인쇄회로기판.
10. The method of claim 9,
And a plating layer formed on an upper surface of the first circuit pattern.
제9항에 있어서,
상기 오목한 홈에 배치되는 전자소자를 더 포함하는 인쇄회로기판.
10. The method of claim 9,
Further comprising an electronic element disposed in the concave groove.
KR1020160051544A 2016-04-27 2016-04-27 Printed circuit board and method for manufacturing the same KR102473417B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160051544A KR102473417B1 (en) 2016-04-27 2016-04-27 Printed circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160051544A KR102473417B1 (en) 2016-04-27 2016-04-27 Printed circuit board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170122500A true KR20170122500A (en) 2017-11-06
KR102473417B1 KR102473417B1 (en) 2022-12-02

Family

ID=60384459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160051544A KR102473417B1 (en) 2016-04-27 2016-04-27 Printed circuit board and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102473417B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127471A (en) * 2018-05-04 2019-11-13 주식회사 티엘비 Method for forming cavity in pcb
KR102059299B1 (en) 2019-07-17 2019-12-24 이원용 Condensation prevention fire door
WO2021049859A1 (en) * 2019-09-10 2021-03-18 엘지이노텍 주식회사 Printed circuit board
CN114128409A (en) * 2019-07-15 2022-03-01 Lg 伊诺特有限公司 Printed circuit board
KR20220048227A (en) * 2020-10-12 2022-04-19 주식회사 티엘비 Cavity Printed Circuit Board Manufacturing Method Using Sand Blast
US11528804B2 (en) 2020-09-28 2022-12-13 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060120399A (en) * 2005-05-20 2006-11-27 삼성전기주식회사 Method of forming permanent protective film and printed circuit board thereof
KR20140079393A (en) 2011-09-09 2014-06-26 퀄컴 엠이엠에스 테크놀로지스, 인크. Backplate with recess and electronic component
KR20160037783A (en) * 2014-09-29 2016-04-06 니뽄 도쿠슈 도교 가부시키가이샤 Circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060120399A (en) * 2005-05-20 2006-11-27 삼성전기주식회사 Method of forming permanent protective film and printed circuit board thereof
KR20140079393A (en) 2011-09-09 2014-06-26 퀄컴 엠이엠에스 테크놀로지스, 인크. Backplate with recess and electronic component
KR20160037783A (en) * 2014-09-29 2016-04-06 니뽄 도쿠슈 도교 가부시키가이샤 Circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127471A (en) * 2018-05-04 2019-11-13 주식회사 티엘비 Method for forming cavity in pcb
CN114128409A (en) * 2019-07-15 2022-03-01 Lg 伊诺特有限公司 Printed circuit board
KR102059299B1 (en) 2019-07-17 2019-12-24 이원용 Condensation prevention fire door
WO2021049859A1 (en) * 2019-09-10 2021-03-18 엘지이노텍 주식회사 Printed circuit board
CN114365586A (en) * 2019-09-10 2022-04-15 Lg 伊诺特有限公司 Printed circuit board
US11528804B2 (en) 2020-09-28 2022-12-13 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
KR20220048227A (en) * 2020-10-12 2022-04-19 주식회사 티엘비 Cavity Printed Circuit Board Manufacturing Method Using Sand Blast

Also Published As

Publication number Publication date
KR102473417B1 (en) 2022-12-02

Similar Documents

Publication Publication Date Title
KR20170122500A (en) Printed circuit board and method for manufacturing the same
US7337535B2 (en) Hole plugging method for printed circuit boards, and hole plugging device
KR20150007982A (en) Wiring board and method for manufacturing the same
TWI820021B (en) Printed circuit board and method for manufacturing the same
TWI612860B (en) Electronic circuit module
JP2006294701A (en) Semiconductor device and its manufacturing method
CN101393848A (en) Method of forming semiconductor device
KR20140122062A (en) PCB(printed circuit board) and manufacturing method thereof, and semiconductor package including the PCB
KR100452820B1 (en) Method of defining electrode for circut device, and chip package and multilayer board using that
TWI642145B (en) Semiconductor package substrate and manufacturing method thereof
CN102214628B (en) Package substrate and fabricating method thereof
JP2006080284A (en) Semiconductor device and manufacturing method thereof
KR100662686B1 (en) Circuit device and method of manufacturing the same
KR100895820B1 (en) Circuit substrate for semiconductor package, and method of manufacturing the same and semiconductor package having the circuit substrate
JP2016100552A (en) Semiconductor device
US10925163B2 (en) Printed circuit board
JP7111314B2 (en) Printed circuit board and manufacturing method thereof
KR20200067458A (en) Printed Circuit Board and manufacturing method for the same
KR20200067453A (en) Printed Circuit Board and manufacturing method for the same
TWI577248B (en) Circuit carrier and manufacturing mtheod thereof
KR20170026372A (en) Method for producing wiring board, and wiring board
KR20190038016A (en) Coil component and method for manufacturing the same
KR102436220B1 (en) Package substrate and manufacturing method thereof
KR20200004596A (en) Printed Circuit Board and manufacturing method for the same
JP2005286143A (en) Wiring board

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
GRNT Written decision to grant