KR101125356B1 - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR101125356B1
KR101125356B1 KR1020110027194A KR20110027194A KR101125356B1 KR 101125356 B1 KR101125356 B1 KR 101125356B1 KR 1020110027194 A KR1020110027194 A KR 1020110027194A KR 20110027194 A KR20110027194 A KR 20110027194A KR 101125356 B1 KR101125356 B1 KR 101125356B1
Authority
KR
South Korea
Prior art keywords
cavity
layer
pattern
circuit board
circuit
Prior art date
Application number
KR1020110027194A
Other languages
Korean (ko)
Inventor
유재현
전진구
이기용
권덕순
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110027194A priority Critical patent/KR101125356B1/en
Application granted granted Critical
Publication of KR101125356B1 publication Critical patent/KR101125356B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/38Removing material by boring or cutting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to easily eliminate an insulating layer within a cavity by using a weak contact force between a cavity parting layer and a cavity circuit pattern. CONSTITUTION: An internal circuit layer(120) is formed in the upper and lower side of a base substrate(110). The internal circuit layer comprises a cavity circuit pattern(125) which is exposed to a cavity area. The cavity circuit pattern comprises an etch-stop layer(124) straddled on an edge region of a cavity(C). The etch-stop layer is extended along the edge of the cavity. The internal circuit layer is buried by a first insulation layer(130). A second insulation layer(140) and a third insulation layer(150) are formed on the first insulation layer. An interfacial layer is formed between the first insulation layer and the second insulation layer, and the second insulation layer and the third insulation layer.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. A printed circuit board (PCB) is formed by printing a circuit line pattern on a electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components to the flat surface surface, in order to mount many electronic elements of various types densely on a flat plate.

이러한 인쇄회로기판은 일반적으로 단층PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.Such printed circuit boards generally include a single layer PCB and a build-up board having multiple layers of PCBs, that is, a multilayer PCB substrate.

특히 최근에는 전자제품의 경박단소화를 위하여 시스템 집적화 기술이 요구되고 있으며 대응 기술로는 매립형 인쇄회로기판(Embedded PCB)와 캐비티형 인쇄회로기판(Cavity PCB)을 제조하는 기술이 주목받고 있다. 매립형 인쇄회로기판(Embedded PCB)은 표면에 실장되는 부품을 PCB 공정 중에서 완전히 매립하여 내장 부품 주위의배선 설계 자유도가 높은 장점이 있는 반면에 내장 부품과 PCB 원자재의 호완성 및 불량 부품에 대한 재작업이 어렵고, 부품 검사 방법에 있어 제약이 발생하는 문제가 있다.In particular, in recent years, system integration technology is required to reduce the size and lightness of electronic products, and technologies for manufacturing embedded PCB and cavity PCB have been attracting attention as corresponding technologies. Embedded PCBs have the advantage that the components mounted on the surface are completely embedded during the PCB process, providing a high degree of freedom in the design of wiring around embedded components, while reworking on the incomplete and defective parts of embedded components and PCB raw materials. This is difficult, and there is a problem that constraints occur in the part inspection method.

캐비티 인쇄회로기판(Cavity PCB)의 경우 부품이 완전히 내부에 매립이 되지않고 Chip이 실장되는 방향 쪽으로 공간이 형성되는 캐비티(Cavity)에 실장 함으로 설계자유도가 낮아지는 단점은 있으나 매립형 인쇄회로기판(Embedded PCB)에서 발생하는 문제점인 부품 재작업, 부품 검사에 있어 매우 효율적인 기술적 장점이 있다. 그러나 캐비티 인쇄회로기판(Cavity PCB)의 경우는 LTCC(: Law Temperature co-fired ceramic) 기반의 몰드 공정(Mold Process)이 적용되는 기술에서 많이 적용되어 왔으나, 다중 적층(Layer-by-layer) 기술인 PCB에서는 그 적용 사례가 극히 적다.In the case of cavity PCB, the design freedom is lowered because the component is not completely embedded in the cavity and is mounted in the cavity where the space is formed in the direction in which the chip is mounted. However, the embedded PCB is embedded. There is a technical advantage that is very efficient in reworking and inspecting parts, which are problems in PCB). Cavity PCB, however, has been applied in many cases in which mold process based on law temperature co-fired ceramic (LTCC) has been applied, but it is a multilayer-by-layer technology. On the PCB, there are very few applications.

그 이유로는 정확한 캐비티 영역의 가공이 어렵고, PCB Process 중에 발생하는 도금,이미지(Image), 에칭(Etching) 등의 공정에서 캐비티(Cavity) 내부 회로를 손상하는 문제가 발생해, 형성하기가 매우 어렵기 때문이다.For this reason, it is difficult to form accurate cavity area and damage the internal circuit of cavity in the process of plating, image, etching, etc. generated during PCB process, which is very difficult to form. Because.

도 1a 및 도 1b는 종래의 기술에 따른 캐비티 인쇄회로기판의 캐비티 형성공정을 개략적으로 나타낸 개념도이다.1A and 1B are conceptual views schematically illustrating a cavity forming process of a cavity printed circuit board according to the related art.

도시된 것처럼, 다중의 절연층(1, 2, 3, 4, 5)가 적층된 구조에 각 절연체의 사이에 다수의 회로패턴(1a, 1b, 2a,3a,4a, 6)이 형성되어 있는 인쇄회로기판에 전자 소자칩이 실장 될 위치인 캐비티(C)를 형성하는 공정은 매우 어려운 기술에 해당한다.As shown, a plurality of circuit patterns 1a, 1b, 2a, 3a, 4a, and 6 are formed between each insulator in a structure in which multiple insulating layers 1, 2, 3, 4, and 5 are stacked. The process of forming the cavity C, which is a position where the electronic device chip is to be mounted on the printed circuit board, is a very difficult technology.

즉, 도 1a에 도시된 것처럼, 완제품 상태의 적층이 이루어진 인쇄회로기판에서 캐비티(C)의 위치를 밀링 비트(Milling Bit; M)를 이용하여 선택적으로 가공하는 방식이 많이 이용되는데, 이러한 방식은 가공 정밀도가 ±5㎛로 관리되어야 하지만, 현실적으로는 50~100㎛ 정도로 관리되는바, 현실적으로 가공하기가 매우 어려우며, 가공 정밀성의 차이가 매우 심하게 되는바, 양산화 시 제품 신뢰도에 치명적인 문제로 작용하여 양산화의 문제점으로 나타나고 있다. That is, as shown in Figure 1a, a method for selectively processing the position of the cavity (C) using a milling bit (M) in a printed circuit board in which the laminated state of the finished product is made, a number of methods are used Machining precision should be controlled at ± 5㎛, but in reality it is managed at about 50 ~ 100㎛, it is very difficult to process in reality, and the difference in processing precision becomes very severe, which is a fatal problem for product reliability during mass production. It appears to be a problem.

또는, 도 1b 에 도시된 것처럼, 완제품의 상태에서 캐비티의 위치를 정밀하게 펀칭기(P)를 통해 정밀 펀칭(punching)함으로써 선택적으로 캐비티를 형성하는 방법이 적용될 수 있다. 그러나 이러한 방식은 C-stage의 기판을 펀칭날을 통해 펀칭하게 되므로, 캐비티 외벽의 손상이 필연적으로 발생하게 되며, 이러한 캐비티 외벽의 손상은 흡습으로 인한 CAF(Cathode Anode Filament) shot(프리프레그 내에 존재하는 글라스필라멘트가 펀칭으로 인해 벌어져서 PCB 내부의 비아(132, 142, 152)들 사이에 전기적이 쇼트가 발생하는 현상), 디라미레이션(Delamination), 캐비티 하부 면의 손상 문제가 발생하게 되며, 펀칭 지그(P)의 제작비용으로 인한 가격 상승 및 캐비티 디자인의 폭이 매우 협소해지는 문제로 이어지게 된다.Alternatively, as shown in FIG. 1B, a method of selectively forming a cavity by precisely punching the position of the cavity through the punching machine P in the state of the finished product may be applied. However, this method punches the substrate of the C-stage through the punching edge, which inevitably leads to damage of the cavity outer wall, and the damage of the cavity outer wall exists in the CAF (Cathode Anode Filament) shot (prepreg) due to moisture absorption. When the glass filament is opened by punching, electric short is generated between vias 132, 142, and 152 inside the PCB), delamination, and damage to the lower surface of the cavity may occur. Price increases due to the manufacturing cost of the jig (P) and the width of the cavity design will lead to a very narrow problem.

실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board having a new structure and a method of manufacturing the same.

실시예는 레이저로 캐비티를 형성하는 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board for forming a cavity with a laser and a method of manufacturing the same.

실시예는 캐비티를 포함하는 인쇄회로기판에 있어서, 베이스 기판, 상기 베이스 기판 상부 또는 하부에 형성되며, 상기 캐비티에 의해 노출되는 캐비티회로패턴 및 상기 캐비티의 가장자리 영역에 형성되는 식각저지패턴을 포함하는 회로층, 상기 캐비티를 형성하며, 상기 회로층 및 상기 식각저지패턴의 일부를 매립하는 절연층, 상기 절연층에 의해 매립되는 상기 식각저지패턴의 일부 영역 위에 형성되어 있는 레지스트패턴, 그리고 상기 절연층에 의해 매립되는 상기 레지스트패턴 위에 형성되어 있는 캐비티분리패턴을 포함한다. In an embodiment, a printed circuit board including a cavity includes a base substrate, a cavity circuit pattern formed on or above the base substrate, and an etch stop pattern formed on an edge region of the cavity. An insulating layer forming a circuit layer, the cavity, and filling a portion of the circuit layer and the etch stop pattern, a resist pattern formed on a portion of the etch stop pattern filled by the insulating layer, and the insulating layer It includes a cavity separation pattern formed on the resist pattern is buried by.

한편, 실시예에 따른 인쇄회로기판의 제조 방법은 기판의 표면에 캐비티회로패턴 및 캐비티의 가장자리를 따라 식각저지패턴을 포함하는 내부회로층을 구비하는 베이스회로기판을 형성하는 단계, 상기 캐비티회로패턴 및 상기 식각저지패턴 위에 레지스트층을 형성하는 단계, 상기 레지스트층 위에 캐비티분리층을 형성하는 단계, 상기 베이스회로기판 위에 적어도 하나의 절연층 및 회로층을 형성하는 단계, 레이저로 드릴링하여 상기 식각저지패턴 위의 상기 절연층 및 상기 캐비티분리층을 절단하는 단계, 상기 식각저지패턴과 상기 캐비티분리층을 분리하여 절단된 상기 절연층을 제거하여 캐비티를 형성하는 단계, 그리고 상기 레지스트층을 박리하여 상기 캐비티 내의 캐비티회로패턴을 노출하는 단계를 포함한다.The method of manufacturing a printed circuit board according to the embodiment may include forming a base circuit board having a cavity circuit pattern on the surface of the substrate and an internal circuit layer including an etch stop pattern along an edge of the cavity, wherein the cavity circuit pattern is formed. And forming a resist layer on the etch stop pattern, forming a cavity isolation layer on the resist layer, forming at least one insulating layer and a circuit layer on the base circuit board, and drilling the laser to remove the etch stop. Cutting the insulating layer and the cavity separation layer on the pattern, separating the etch stop pattern and the cavity separation layer to remove the cut insulation layer to form a cavity, and peeling the resist layer to the Exposing a cavity circuit pattern in the cavity.

본 발명에 따르면, 캐비티회로패턴 위에 레지스트층 및 캐비티분리층을 형성하고, 상기 캐비티분리층까지 레이저를 이용하여 절단 후 레지스트층을 박리함으로써 캐비티분리층과 금속의 캐비티회로패턴 사이에 약한 접착을 이용하여 상기 절연층을 분리하여 상기 캐비티 내의 절연층을 쉽게 제거할 수 있으며, 레지스트층 제거와 동시에 잔존하는 캐비티분리층을 함께 제거할 수 있다. According to the present invention, by forming a resist layer and a cavity separation layer on the cavity circuit pattern, and using a laser to the cavity separation layer after the cutting to peel off the resist layer using a weak adhesion between the cavity separation layer and the metal cavity circuit pattern. By separating the insulating layer, the insulating layer in the cavity can be easily removed, and the remaining cavity separation layer can be removed together with the removal of the resist layer.

또한, 상기 캐비티의 경계 영역에 상기 캐비티회로패턴을 형성하여 레이저로 드릴링하여 캐비티를 형성 할 때, 상기 캐비티회로패턴이 식각스타퍼의 기능을 수행하여 타겟 깊이까지 캐비티를 형성할 수 있다.In addition, when the cavity circuit pattern is formed in the boundary region of the cavity and drilled with a laser to form the cavity, the cavity circuit pattern may function as an etch stopper to form a cavity to a target depth.

도 1a 및 도 1b는 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 3은 도 2의 A 영역을 확대한 확대도이다.
도 4 내지 도 16은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
1A and 1B are cross-sectional views of a printed circuit board according to the prior art.
2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
FIG. 3 is an enlarged view illustrating region A of FIG. 2.
4 through 16 are cross-sectional views illustrating a method for manufacturing the printed circuit board of FIG. 2.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle.

본 발명은 다층 인쇄회로기판에서 레이저를 이용하여 캐비티(cavity)를 형성하면서, 캐비티 내의 식각저지층 위에 캐비티분리층을 이용하여 레이저 드릴링 후 캐비티 내의 절연층을 용이하게 제거할 수 있으며, 식각저지층과 캐비티분리층 사이에 레지스트층을 더 형성한 뒤 캐비티 내의 절연층 제거 후 제거함으로써 잔존하는 식각저지층을 제거할 수 있는 인쇄회로기판을 제시한다.The present invention can easily remove the insulating layer in the cavity after laser drilling using a cavity separation layer on the etch stop layer in the cavity, while forming a cavity (cavity) using a laser in a multilayer printed circuit board, the etch stop layer The present invention provides a printed circuit board capable of removing the remaining etch stop layer by further forming a resist layer between the cavity and the cavity separation layer and then removing the insulating layer in the cavity.

이하에서는 도 2 내지 도 16을 참고하여 본 발명의 일 실시예에 따른 인쇄회로 기판을 설명한다. Hereinafter, a printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 16.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이고, 도 3은 도 2의 A 영역의 확대도이다.2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention, and FIG. 3 is an enlarged view of region A of FIG. 2.

도 2 및 도 3을 참고하면, 본 발명에 따른 인쇄회로기판(100)은 다층의 회로패턴층을 포함하는 다층 인쇄회로기판으로서, 내부회로층(120)을 포함하는 베이스회로기판을 포함한다. 2 and 3, the printed circuit board 100 according to the present invention is a multilayer printed circuit board including a multilayer circuit pattern layer, and includes a base circuit board including an internal circuit layer 120.

상기 베이스회로기판은 베이스기판(110) 및 상기 베이스기판(110) 상하부에 형성되는 내부회로층(120)을 포함한다.The base circuit board includes a base substrate 110 and an internal circuit layer 120 formed above and below the base substrate 110.

상기 베이스기판(110)은 절연 기판으로서, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The base substrate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate, and may include an epoxy-based insulating resin as the insulating substrate. Alternatively, it may alternatively include a polyimide-based resin.

상기 베이스기판(110) 상하부에 내부회로층(120)이 형성되어 있으며, 상기 내부회로층(120)의 일부는 제1폭(d1)의 캐비티(C)가 형성된 캐비티 영역에 노출되는 캐비티회로패턴(125)을 포함한다.Internal circuit layers 120 are formed on upper and lower portions of the base substrate 110, and a part of the internal circuit layers 120 is exposed to a cavity region in which a cavity C having a first width d1 is formed. And 125.

상기 캐비티회로패턴(125)은 상기 캐비티(C)의 가장자리 영역에 걸쳐있는 식각저지층(124)을 포함한다.The cavity circuit pattern 125 includes an etch stop layer 124 over an edge region of the cavity C.

상기 식각저지층(124)은 상기 캐비티(C)의 가장자리를 따라 연장되어 있으며, 상기 캐비티(C) 내부의 제3폭(d3)과 상기 캐비티(C) 외부의 제2폭(d2)을 포함하는 제4폭(d4)을 가지며 형성된다.The etch stop layer 124 extends along an edge of the cavity C, and includes a third width d3 inside the cavity C and a second width d2 outside the cavity C. It is formed having a fourth width d4.

상기 캐비티회로패턴(125) 이외의 내부회로층(120)은 제1 절연층(130)에 의해 매립되어 있으며, 상기 제1 절연층(130) 위에 복수의 절연층(140, 150)이 형성된다.The internal circuit layers 120 other than the cavity circuit pattern 125 are buried by the first insulating layer 130, and a plurality of insulating layers 140 and 150 are formed on the first insulating layer 130. .

상기 제1 절연층(130) 위에 형성되는 제2 절연층(140) 및 제3 절연층(150)은 동일한 물질로 형성되어 있는 수지 절연층일 수 있다. The second insulating layer 140 and the third insulating layer 150 formed on the first insulating layer 130 may be a resin insulating layer formed of the same material.

도 2에서는 3개의 절연층(130, 140, 150)으로 형성된 것으로 도시하였으나, 절연층의 수효는 다양하게 변형가능하며, 베이스회로기판의 상하부에 서로 다른 수효의 절연층 및 층간회로층이 형성될 수 있다.In FIG. 2, three insulating layers 130, 140, and 150 are illustrated, but the number of insulating layers may be variously modified, and different numbers of insulating layers and interlayer circuit layers may be formed on upper and lower portions of the base circuit board. Can be.

상기 제1 내지 제3 절연층(130, 140, 150) 사이에는 각각의 층간회로층(도시하지 않음)이 형성되어 있으며, 각각의 제1 내지 제3 절연층(130, 140, 150)에는 층간회로층을 연결하는 비아(132, 142, 152)가 형성되어 있다.Interlayer circuit layers (not shown) are formed between the first to third insulating layers 130, 140, and 150, and interlayers are formed on the first to third insulating layers 130, 140, and 150. Vias 132, 142, and 152 connecting the circuit layers are formed.

상기 복수의 절연층(130, 140, 150) 적층, 층간회로층 형성 및 비아(132, 142, 152) 형성은 일반적인 빌드업(build-up) 공정을 통하여 제조될 수 있다.The plurality of insulating layers 130, 140, and 150 may be stacked, the interlayer circuit layer may be formed, and the vias 132, 142, and 152 may be formed through a general build-up process.

도 2의 인쇄회로기판(100)에서 최상층으로 정의되어 있는 제3 절연층(150) 위에 외부회로층(154)이 형성되어 있으며, 상기 외부회로층(154)과 하부의 층간회로층을 연결하는 비아(152)가 형성되어 있다.The external circuit layer 154 is formed on the third insulating layer 150 defined as the uppermost layer in the printed circuit board 100 of FIG. 2, and connects the external circuit layer 154 and the lower interlayer circuit layer. Via 152 is formed.

상기 인쇄회로기판(100)은 상기 인쇄회로기판(100)의 최상층에서 최하층을 관통하는 전도성 쓰루홀(155)을 포함할 수 있다.The printed circuit board 100 may include a conductive through hole 155 penetrating through the lowermost layer of the uppermost layer of the printed circuit board 100.

상기 제3 절연층(150) 위에 상기 상부회로층(154)을 매립하고, 상기 쓰루홀(155)과 비아(152)를 노출하는 커버레이(160)가 적층되어 있을 수 있다.The coverlay 160 exposing the upper circuit layer 154 and exposing the through hole 155 and the via 152 may be stacked on the third insulating layer 150.

상기 커버레이(160)는 드라이 필름이나 솔더 레지스트일 수 있다.The coverlay 160 may be a dry film or a solder resist.

이때, 상기 캐비티(C) 내부를 상세히 검토하면, 제1폭(d1)을 가지는 캐비티(C)를 형성하고 있는 캐비티 영역에는 복수의 캐비티회로패턴(125)이 형성되어 있다.At this time, when the inside of the cavity C is examined in detail, a plurality of cavity circuit patterns 125 are formed in the cavity area forming the cavity C having the first width d1.

앞서 설명했듯이, 상기 캐비티회로패턴(125) 중 상기 식각저지층(124)은 상기 캐비티(C)의 가장자리에 걸쳐있으며, 상기 가장자리로부터 캐비티(C) 바깥쪽으로 제2 거리(d2)만큼 뻗어있다.As described above, the etch stop layer 124 of the cavity circuit pattern 125 extends over the edge of the cavity C, and extends from the edge to the outside of the cavity C by a second distance d2.

상기 식각저지층(124)은 캐비티(C)를 형성하기 위한 레이저 드릴링 시의 스타퍼(stopper)로서 기능하여, 상기 식각저지층(124)의 일부는 캐비티 영역에서 노출되어 있으며, 나머지는 캐비티 이외의 영역에서 제1 내지 제3 절연층(130, 140, 150)에 의해 매립되어 있다.The etch stop layer 124 functions as a stopper during laser drilling for forming the cavity C, and a part of the etch stop layer 124 is exposed in the cavity area, and the rest is other than the cavity. It is buried by the first to third insulating layers (130, 140, 150) in the region of.

이때, 상기 제1 내지 제3 절연층(130, 140, 150)에 의해 매립되어 있는 제2폭(d2)의 식각저지층(124) 위에 레지스트층(123) 및 캐비티분리층(129)의 일부가 적층되어 있다.In this case, a portion of the resist layer 123 and the cavity separation layer 129 on the etch stop layer 124 of the second width d2 buried by the first to third insulating layers 130, 140, and 150. Are stacked.

상기 레지스트층(123)은 레지스트 잉크로서, 감광성 레지스트 잉크일 수 있으며,액상 타입의 레지스트 잉크이거나, 박리 타입의 감광성 잉크일 수 있다. The resist layer 123 may be photosensitive resist ink as the resist ink, and may be a liquid type resist ink or a peeling type photosensitive ink.

상기 레지스트층(123) 위에 캐비티분리층(129)이 형성되어 있다. A cavity separation layer 129 is formed on the resist layer 123.

상기 캐비티분리층(129)은 하부의 레지스트층(123)을 형성하는 잉크와의 접착력이 상부의 제1 절연층(130)과의 접착력보다 약하며, 내열성을 가지는 물질로서, 바람직하게는 테이프 형태로 구성된 이형 필름의 일부일 수 있다.The cavity separation layer 129 is a material having a heat resistance that is less than the adhesive strength with the ink forming the lower resist layer 123 than the first insulating layer 130, and preferably in the form of a tape It may be part of the configured release film.

상기 캐비티분리층(129)은 에폭시, 페놀수지, 프리프레그, 폴리이미드, ABF 중 어느 하나를 이용하여 형성되는 테이프 형태의 절연층일 수 있으며, 바람직하게는 폴리이미드 테이프의 일부일 수 있다.The cavity separation layer 129 may be an insulating layer in the form of a tape formed using any one of an epoxy, a phenol resin, a prepreg, a polyimide, and ABF, and may preferably be part of a polyimide tape.

상기와 같이, 레이저 드릴링하는 캐비티(C)의 가장자리 영역에 금속의 식각저지층(124)을 형성하고, 상기 식각저지층(124) 위에 캐비티분리층(129)를 부착하여, 레이저 드릴링 후 캐비티분리층(129)에 의해 캐비티(C)를 매립하던 절연층을 용이하게 제거할 수 있다.As described above, the metal etch stop layer 124 is formed on the edge region of the cavity C for laser drilling, and the cavity separation layer 129 is attached on the etch stop layer 124 to separate the cavity after laser drilling. By the layer 129, the insulating layer which filled the cavity C can be easily removed.

또한, 캐비티분리층(129) 하부에 레지스트층(123)을 형성함으로써, 캐비티분리층(129) 제거 후 잔존하는 접착성분을 레지스트층(123) 제거 시 함께 제거할 수있다. In addition, by forming the resist layer 123 under the cavity separation layer 129, the adhesive component remaining after the cavity separation layer 129 is removed may be removed together with the removal of the resist layer 123.

이하에서는 도 4 내지 도 16을 참고하여 도 2의 인쇄회로기판의 제조 방법을 설명한다.Hereinafter, a method of manufacturing the printed circuit board of FIG. 2 will be described with reference to FIGS. 4 to 16.

먼저, 도 4와 같이, 절연성의 베이스기판(110)의 양면에 금속층(121)이 형성된 동박복합체를 준비한다.First, as shown in FIG. 4, a copper foil composite having a metal layer 121 formed on both surfaces of an insulating base substrate 110 is prepared.

상기 금속층(121)은 구리를 포함하는 동박일 수 있으나, 이와 달리 알루미늄, 금, 은 등을 포함하는 합금일 수 있다.The metal layer 121 may be a copper foil including copper, but may be an alloy including aluminum, gold, silver, and the like.

다음으로, 도 5와 같이, 베이스기판(110)의 양면의 금속층(121)을 패터닝하여 내부회로층(120)을 형성한다.Next, as shown in FIG. 5, the internal circuit layer 120 is formed by patterning the metal layers 121 on both sides of the base substrate 110.

상기 내부회로층(120) 중 일부는 캐비티(C)에 노출될 캐비티회로패턴(125)로서, 상기 캐비티 영역의 가장자리를 따라 제4폭(d4)을 가지는 식각저지층(124)을 함께 형성한다.A portion of the internal circuit layer 120 is a cavity circuit pattern 125 to be exposed to the cavity C, and together forms an etch stop layer 124 having a fourth width d4 along the edge of the cavity region. .

이때, 식각저지층(124)은 캐비티 영역 밖으로 제2폭(d2)을 가지며, 캐비티 영역 안으로 제3폭(d3)을 갖도록 캐비티(C)의 가장자리 영역에 형성한다. In this case, the etch stop layer 124 has a second width d2 outside the cavity region and is formed in the edge region of the cavity C so as to have a third width d3 into the cavity region.

도 5와 같이 베이스기판(110)의 양면으로 형성되는 내부회로층(120)을 포함하는 구조를 베이스회로기판이라 정의한다.As shown in FIG. 5, a structure including an internal circuit layer 120 formed on both sides of the base substrate 110 is defined as a base circuit board.

다음으로, 도 6과 같이, 상기 캐비티 영역에 솔더레지스트(PSR; 127)을 인쇄하고, 캐비티 영역의 솔더레지스트(127)을 노광하여 상기 캐비티 영역 내의 캐비티회로패턴(125)의 사이에 도 7과 같이, 솔더레지스트패턴(126)이 형성된 구조를 형성한다. Next, as shown in FIG. 6, a solder resist (PSR) 127 is printed in the cavity area, and the solder resist 127 of the cavity area is exposed to expose the cavity circuit pattern 125 in the cavity area. Likewise, a structure in which the solder resist pattern 126 is formed is formed.

이후, 도 8과 같이 상기 캐비티회로패턴(125)의 표면을 산화 처리하여 표면처리층(128)을 형성하는 공정이 추가될 수 있다. Thereafter, a process of forming a surface treatment layer 128 by oxidizing the surface of the cavity circuit pattern 125 may be added as shown in FIG. 8.

상기 표면처리층(128)은 산화 처리하여 형성하는 외에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하여 형성하는 것도 가능하다.The surface treatment layer 128 may be formed by performing a plating treatment in a single layer or a multilayer using any one of Cu, Ni, Pd, Au, Sn, Ag, Co, or a binary or ternary alloy thereof. It is also possible.

다음으로, 도 9와 같이, 상기 캐비티(C) 영역에 레지스트 잉크를 도포하여 레지스트층(123)을 형성한다.Next, as shown in FIG. 9, resist ink is applied to the cavity C region to form a resist layer 123.

상기 레지스트층(123)은 캐비티(C) 영역 및 상기 식각저지층(124)의 제2폭(d2)까지까지 덮도록 형성할 수 있으며, 이와 달리 식각저지층(124)의 제3폭(d3)까지만 덮도록 형성할 수도 있다.The resist layer 123 may be formed to cover up to the second width d2 of the cavity C region and the etch stop layer 124. Alternatively, the resist layer 123 may have a third width d3 of the etch stop layer 124. It may be formed to cover only up to).

레지스트층(123)이 식각저지층(124)의 제3폭(d3)까지만 형성되는 경우, 도 2에서 식각저지층(124)과 캐비티분리층(129) 사이에 레지스트층(123)이 잔존하지 않을 수 있다.When the resist layer 123 is formed only up to the third width d3 of the etch stop layer 124, the resist layer 123 does not remain between the etch stop layer 124 and the cavity separation layer 129 in FIG. 2. You may not.

상기 레지스트층(123)은 액상타입의 레지스트 잉크를 도포함으로써 형성할 수 있으며, 경화하지 않은 상태에서 상기 레지스트층(123) 위에 캐비티분리층(129)을 도 10과 같이 형성한다.The resist layer 123 may be formed by applying a liquid type resist ink, and a cavity separation layer 129 is formed on the resist layer 123 as shown in FIG. 10 without curing.

상기 캐비티분리층(129)은 상기 캐비티(C) 영역보다 넓은 폭을 갖도록 형성되며, 상기 캐비티(C) 영역을 모두 덮으며, 상기 식각저지층(124)의 제2폭(d2)까지 덮도록 형성한다.The cavity separation layer 129 is formed to have a wider width than the cavity C area, covers all the cavity C areas, and covers the second width d2 of the etch stop layer 124. Form.

따라서, 상기 캐비티(C) 영역의 가장자리에서 상기 식각저지층(124), 레지스트층(123) 및 캐비티분리층(129)이 적층된다.Accordingly, the etch stop layer 124, the resist layer 123, and the cavity separation layer 129 are stacked at the edge of the cavity C region.

상기 캐비티분리층(129)은 뒤에 레이저 드릴로 캐비티(C) 영역을 가공할 때, 절연층과 함께 절단되어 절단된 절연층을 드러내는 분리층으로서 기능한다.The cavity separation layer 129 serves as a separation layer exposing the cut insulation layer cut along with the insulation layer when the cavity C region is later processed by a laser drill.

상기 캐비티분리층(129)은 접착력이 약한 내열성 재질로 형성될 수 있으며, 특히 바람직하게는 공정의 편의를 위해 테이프형태로 구성되어 탈부착이 용이하도록 함이 바람직하다. 예를 들어 에폭시, 페놀수지, 프리프레그, 폴리이미드, ABF 중 어느 하나를 이용하여 형성되는 절연층으로 형성할 수 있으며, 더욱 바람직하게는 상기 재질의 테이프소재로 형성하는 것이 바람직하다. 바람직한 일례를 들자면 PI(폴리이미드) 테이프를 부착하는 방식으로 캐비티분리층(129)을 간단하게 형성할 수 있다.The cavity separation layer 129 may be formed of a heat-resistant material having a weak adhesive force, and particularly preferably, in the form of a tape for the convenience of the process, to facilitate detachment and detachment. For example, it may be formed of an insulating layer formed by using any one of epoxy, phenol resin, prepreg, polyimide, ABF, and more preferably formed of a tape material of the material. As a preferred example, the cavity separation layer 129 can be simply formed by attaching a PI (polyimide) tape.

상기 캐비티분리층(129)는 절연층과 부착되는 면이 레지스트층(123)과 부착되는 면보다 높은 접착력을 가질 수 있다. The cavity separation layer 129 may have a higher adhesive force than a surface attached to the insulating layer 123.

다음으로, 도 11 및 도 12와 같이 베이스기판(110)의 상부 또는 하부에 적어도 1 이상의 절연층(130)과 금속층(135)을 적층하고, 패터닝하여 층간회로층을 순차 형성한다.Next, as shown in FIGS. 11 and 12, at least one insulating layer 130 and a metal layer 135 are stacked and patterned on the upper or lower portion of the base substrate 110 to sequentially form an interlayer circuit layer.

도 11 및 도 12의 공정을 반복하면서, 상기 절연층(130)의 일부를 개방하여 하부 층간회로층을 노출하고, 도금 등에 의해 비아(132, 142, 152)를 형성하여 도 12의 다층회로기판을 형성한다.Repeating the process of FIGS. 11 and 12, a portion of the insulating layer 130 is opened to expose the lower interlayer circuit layer, and vias 132, 142, and 152 are formed by plating or the like, thereby forming the multilayer circuit board of FIG. 12. To form.

이때, 상기 다층회로기판의 최상부에서 최하부까지 관통하는 전도성 쓰루홀 (155)을 형성할 수 있으며, 내부회로층(120) 및 다른 회로층과 전기적으로 도통 되는 비아(132, 142, 152)을 형성하는 일반적인 적층공정(Build-up process)이 수행될 수 있다. In this case, a conductive through hole 155 penetrating from the top to the bottom of the multilayer circuit board may be formed, and the vias 132, 142, and 152 electrically connected to the internal circuit layer 120 and other circuit layers may be formed. A general build-up process may be performed.

도 13과 같이, 최외면의 절연층인 제3 절연층(150) 위의 외부회로층(154)을 형성하면, 제3 절연층(150) 위에 솔더 레지스트 등을 이용하여 커버레이(160)를 형성한다.As shown in FIG. 13, when the external circuit layer 154 is formed on the third insulating layer 150, which is the outermost insulating layer, the coverlay 160 is formed on the third insulating layer 150 by using a solder resist or the like. Form.

상기 커버레이(160)는 외부회로층(154)을 매립하고, 최외면의 비아(152) 및 쓰루홀(155)을 노출하도록 형성된다.The coverlay 160 fills the external circuit layer 154 and is formed to expose the outermost via 152 and the through hole 155.

다음으로, 도 14의 다층회로기판의 캐비티 영역에 캐비티(C)를 형성한다.Next, the cavity C is formed in the cavity region of the multilayer circuit board of FIG. 14.

상기 캐비티(C)를 형성하는 공정은 도 14와 같이 레이저 드릴(200)을 이용하여 캐비티(C)가 가공될 위치를 어라인하고, 캐비티회로패턴(125)의 식각저지층(124)을 향하여 레이저 드릴링을 수행한다.The process of forming the cavity C aligns the position where the cavity C is to be processed by using the laser drill 200 and toward the etch stop layer 124 of the cavity circuit pattern 125 as shown in FIG. 14. Perform laser drilling.

이러한 레이저 드릴링은 최상층으로부터 식각저지층(124)까지 진행되며, 식각저지층(124)위의 캐비티분리층(129)이 절단되어 레이저 드릴(200)이 식각저지층(124)에 도달하면 자동으로 정지하게 된다.The laser drilling proceeds from the uppermost layer to the etch stop layer 124, and when the cavity separation layer 129 on the etch stop layer 124 is cut and the laser drill 200 reaches the etch stop layer 124, the laser drilling is automatically performed. Will stop.

다음으로, 도 15와 같이, 레이저 드릴(200)에 의해 분리된 캐비티 영역의 절연층을 드러내면, 상기 캐비티분리층(129)과 하부의 레지스트층(123) 사이의 낮은 접착력에 의해 캐비티 영역의 절연층이 용이하게 제거된다.Next, as shown in FIG. 15, when the insulating layer of the cavity region separated by the laser drill 200 is exposed, the cavity region is insulated by the low adhesive force between the cavity separation layer 129 and the resist layer 123 below. The layer is easily removed.

이와 같이, 절단된 캐비티분리층(129)의 제거될 부분의 가장자리가 레지스트층(123)과 접착하고 있어 약한접착력에 의해 가장자리부터 용이하게 떨어짐으로써 제거될 수 있다.In this way, the edge of the portion to be removed of the cut cavity separation layer 129 is adhered to the resist layer 123 and can be removed by easily falling off the edge by a weak adhesive force.

마지막으로, 도 16과 같이 캐비티회로패턴(125) 위에 형성되어 있는 레지스트층(123)을 박리액, 예를 들어 NaOH 등을 통하여 박리하면, 레지스트층(123)과 레지스트층(123) 상부에 잔존하는 캐비티분리층(129)의 일부가 함께 제거된다. Finally, as shown in FIG. 16, when the resist layer 123 formed on the cavity circuit pattern 125 is peeled off using a stripping solution, for example, NaOH, the residue remains on the resist layer 123 and the resist layer 123. A portion of the cavity separation layer 129 is removed together.

따라서, 도 16의 캐비티(C)가 형성되며, 캐비티회로패턴(125)이 노출되어 캐비티(C) 내에 상기 캐비티회로패턴(125)과 전기적으로 연결되는 수동소자 또는 능동소자가 실장될 수 있다.Accordingly, the cavity C of FIG. 16 is formed, and the passive circuit or the active device electrically connected to the cavity circuit pattern 125 may be mounted in the cavity C by exposing the cavity circuit pattern 125.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

인쇄회로기판 100
베이스 기판 110
내부회로층 120
캐비티 C
레이저 드릴 200
Printed Circuit Board 100
Base Board 110
Internal circuit layer 120
Cavity C
Laser drill 200

Claims (15)

캐비티를 포함하는 인쇄회로기판에 있어서,
베이스 기판,
상기 베이스 기판 상부 또는 하부에 형성되며, 상기 캐비티에 의해 노출되는 캐비티회로패턴 및 상기 캐비티의 가장자리 영역에 형성되는 식각저지패턴을 포함하는 회로층,
상기 캐비티를 형성하며, 상기 회로층 및 상기 식각저지패턴의 일부를 매립하는 절연층,
상기 절연층에 의해 매립되는 상기 식각저지패턴의 일부 영역 위에 형성되어 있는 레지스트패턴, 그리고
상기 절연층에 의해 매립되는 상기 레지스트패턴 위에 형성되어 있는 캐비티분리패턴
을 포함하는 인쇄회로기판.
In a printed circuit board comprising a cavity,
Base substrate,
A circuit layer formed on an upper portion or a lower portion of the base substrate, the circuit layer including a cavity circuit pattern exposed by the cavity and an etch stop pattern formed in an edge region of the cavity;
An insulating layer forming the cavity and filling a portion of the circuit layer and the etch stop pattern;
A resist pattern formed on a portion of the etch stop pattern buried by the insulating layer, and
Cavity separation pattern formed on the resist pattern buried by the insulating layer
Printed circuit board comprising a.
제1항에 있어서,
상기 절연층은 적어도 하나의 절연막으로 형성되는 인쇄회로기판.
The method of claim 1,
The insulating layer is a printed circuit board formed of at least one insulating film.
제1항에 있어서,
상기 절연층은 상기 베이스 기판의 상부 및 하부에 형성되는 인쇄회로기판.
The method of claim 1,
The insulating layer is formed on top and bottom of the base substrate.
제1항에 있어서,
상기 식각저지패턴의 일부 영역은 상기 캐비티 내에 노출되며,
나머지 영역은 상기 절연층 내에 매립되어 있는 인쇄회로기판.
The method of claim 1,
A portion of the etch stop pattern is exposed in the cavity,
The remaining area is embedded in the insulating layer.
제1항에 있어서,
상기 캐비티분리패턴은 상기 레지스트패턴과의 접착하는 면의 접착력이 상기 절연층과 접착하는 면의 접착력보다 낮은 인쇄회로기판.
The method of claim 1,
The cavity separation pattern is a printed circuit board having an adhesive strength of the surface to be bonded to the resist pattern is less than the adhesive strength of the surface to be bonded to the insulating layer.
제1항에 있어서,
상기 캐비티분리패턴은 폴리이미드 테이프의 일부인 인쇄회로기판.
The method of claim 1,
The cavity separation pattern is part of a polyimide tape.
제1항에 있어서,
상기 캐비티회로패턴 사이에 솔더레지스트패턴이 형성되어 있는 인쇄회로기판.
The method of claim 1,
A printed circuit board having a solder resist pattern formed between the cavity circuit pattern.
제1항에 있어서,
상기 레지스트패턴은 레지스트 잉크로 형성되어 있는 인쇄회로기판.
The method of claim 1,
The resist pattern is a printed circuit board formed of a resist ink.
기판의 표면에 캐비티회로패턴 및 캐비티의 가장자리를 따라 식각저지패턴을 포함하는 내부회로층을 구비하는 베이스회로기판을 형성하는 단계,
상기 캐비티회로패턴 및 상기 식각저지패턴 위에 레지스트층을 형성하는 단계,
상기 레지스트층 위에 캐비티분리층을 형성하는 단계,
상기 베이스회로기판 위에 적어도 하나의 절연층 및 회로층을 형성하는 단계,
레이저로 드릴링하여 상기 식각저지패턴 위의 상기 절연층 및 상기 캐비티분리층을 절단하는 단계,
상기 식각저지패턴과 상기 캐비티분리층을 분리하여 절단된 상기 절연층을 제거하여 캐비티를 형성하는 단계, 그리고
상기 레지스트층을 박리하여 상기 캐비티 내의 캐비티회로패턴을 노출하는 단계
를 포함하는 캐비티를 포함하는 인쇄회로기판의 제조방법.
Forming a base circuit board having a cavity circuit pattern on the surface of the substrate and an inner circuit layer including an etch stop pattern along an edge of the cavity;
Forming a resist layer on the cavity circuit pattern and the etch stop pattern;
Forming a cavity separation layer on the resist layer;
Forming at least one insulating layer and a circuit layer on the base circuit board,
Cutting the insulating layer and the cavity separation layer on the etch stop pattern by drilling with a laser;
Separating the etch stop pattern and the cavity separation layer to remove the cut insulation layer to form a cavity; and
Exfoliating the resist layer to expose a cavity circuit pattern in the cavity
Method of manufacturing a printed circuit board comprising a cavity comprising a.
제9항에 있어서,
상기 베이스회로기판을 형성하는 단계는,
베이스 기판의 양면에 상기 캐비티회로패턴 및 상기 식각저지패턴을 포함하는 내부회로층을 패터닝하는 단계, 그리고
상기 캐비티회로패턴 사이에 솔더레지스트패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
10. The method of claim 9,
Forming the base circuit board,
Patterning an internal circuit layer including the cavity circuit pattern and the etch stop pattern on both sides of a base substrate, and
Forming a solder resist pattern between the cavity circuit pattern.
제9항에 있어서,
상기 캐비티회로패턴의 상부에 산화층을 형성하는 단계를 더 포함하는 인쇄히로기판의 제조방법.
10. The method of claim 9,
And forming an oxide layer on the cavity circuit pattern.
제9항에 있어서,
상기 캐비티분리층을 형성하는 단계는,
절연성의 테이프를 상기 식각저지패턴과 상기 캐비티회로패턴 위에 부착하는 인쇄회로기판의 제조방법.
10. The method of claim 9,
Forming the cavity separation layer,
A method of manufacturing a printed circuit board for attaching an insulating tape on the etch stop pattern and the cavity circuit pattern.
제9항에 있어서,
상기 적어도 하나의 절연층 및 회로층을 형성하는 단계는,
상기 베이스회로기판 상에 적어도 하나의 상기 절연층과 회로층을 순차 형성하고, 내부회로층과 상기 회로층을 전기적으로 도통 되는 비아를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
10. The method of claim 9,
Forming the at least one insulating layer and the circuit layer,
And sequentially forming at least one insulating layer and a circuit layer on the base circuit board, and forming vias electrically connecting the internal circuit layer and the circuit layer.
제9항에 있어서,
상기 레지스트층을 형성하는 단계는,
레지스트 잉크를 상기 캐비티회로패턴 및 상기 식각저지패턴의 일부 영역까지 도포하는 인쇄회로기판의 제조 방법.
10. The method of claim 9,
Forming the resist layer,
A method of manufacturing a printed circuit board for applying a resist ink to a portion of the cavity circuit pattern and the etch stop pattern.
제9항에 있어서,
상기 레지스트층을 제거하는 단계는
박리액을 이용하여 상기 캐비티 내의 상기 레지스트층을 제거하는 인쇄회로기판의 제조 방법.
10. The method of claim 9,
Removing the resist layer
A method of manufacturing a printed circuit board using the release liquid to remove the resist layer in the cavity.
KR1020110027194A 2011-03-25 2011-03-25 The printed circuit board and the method for manufacturing the same KR101125356B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110027194A KR101125356B1 (en) 2011-03-25 2011-03-25 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110027194A KR101125356B1 (en) 2011-03-25 2011-03-25 The printed circuit board and the method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101125356B1 true KR101125356B1 (en) 2012-04-02

Family

ID=46142085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110027194A KR101125356B1 (en) 2011-03-25 2011-03-25 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101125356B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304359B1 (en) * 2012-04-18 2013-09-11 대덕전자 주식회사 Method of manufacturing a cavity printed circuit board
US20130299223A1 (en) * 2010-10-20 2013-11-14 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR101336635B1 (en) * 2012-03-13 2013-12-04 주식회사 디에이피 Method for manufacturing cavity PCB
KR101510037B1 (en) 2014-01-08 2015-04-08 주식회사 심텍 Embedded type printed circuit board using copper foil and method of manufacturing the same and stack package including the same
KR20150075841A (en) * 2013-12-26 2015-07-06 삼성전기주식회사 Rigid flexible printed circuit board and method of manufacturing the same
KR20180070276A (en) * 2016-12-16 2018-06-26 삼성전기주식회사 Printed circuit board, package and manufacturing method of printed circuit board
KR20190127471A (en) * 2018-05-04 2019-11-13 주식회사 티엘비 Method for forming cavity in pcb
CN114449774A (en) * 2022-02-28 2022-05-06 厦门市匠研新材料技术有限公司 Manufacturing process of conducting circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677184B1 (en) 2006-02-10 2007-02-02 삼성전기주식회사 Method for manufacturing a substrate with cavity
JP2007266195A (en) 2006-03-28 2007-10-11 Dainippon Printing Co Ltd Multilayer printed-wiring board and manufacturing method therefor
WO2009011025A1 (en) 2007-07-13 2009-01-22 Ibiden Co., Ltd. Wiring board and its manufacturing method
KR100890217B1 (en) 2007-12-20 2009-03-25 삼성전기주식회사 Method for manufacturing pcb

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677184B1 (en) 2006-02-10 2007-02-02 삼성전기주식회사 Method for manufacturing a substrate with cavity
JP2007266195A (en) 2006-03-28 2007-10-11 Dainippon Printing Co Ltd Multilayer printed-wiring board and manufacturing method therefor
WO2009011025A1 (en) 2007-07-13 2009-01-22 Ibiden Co., Ltd. Wiring board and its manufacturing method
KR100890217B1 (en) 2007-12-20 2009-03-25 삼성전기주식회사 Method for manufacturing pcb

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130299223A1 (en) * 2010-10-20 2013-11-14 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US9282626B2 (en) * 2010-10-20 2016-03-08 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR101336635B1 (en) * 2012-03-13 2013-12-04 주식회사 디에이피 Method for manufacturing cavity PCB
KR101304359B1 (en) * 2012-04-18 2013-09-11 대덕전자 주식회사 Method of manufacturing a cavity printed circuit board
KR20150075841A (en) * 2013-12-26 2015-07-06 삼성전기주식회사 Rigid flexible printed circuit board and method of manufacturing the same
KR102142521B1 (en) * 2013-12-26 2020-08-07 삼성전기주식회사 Rigid flexible printed circuit board and method of manufacturing the same
KR101510037B1 (en) 2014-01-08 2015-04-08 주식회사 심텍 Embedded type printed circuit board using copper foil and method of manufacturing the same and stack package including the same
KR20180070276A (en) * 2016-12-16 2018-06-26 삼성전기주식회사 Printed circuit board, package and manufacturing method of printed circuit board
KR102691318B1 (en) * 2016-12-16 2024-08-05 삼성전기주식회사 Printed circuit board, package and manufacturing method of printed circuit board
KR20190127471A (en) * 2018-05-04 2019-11-13 주식회사 티엘비 Method for forming cavity in pcb
KR102092816B1 (en) * 2018-05-04 2020-03-24 주식회사 티엘비 Method for forming cavity in pcb
CN114449774A (en) * 2022-02-28 2022-05-06 厦门市匠研新材料技术有限公司 Manufacturing process of conducting circuit

Similar Documents

Publication Publication Date Title
US9282626B2 (en) Printed circuit board and method for manufacturing the same
KR101125356B1 (en) The printed circuit board and the method for manufacturing the same
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
JP5727521B2 (en) Printed circuit board and manufacturing method thereof
US9439282B2 (en) Method for manufacturing printed circuit board
US9756735B2 (en) Method for manufacturing printed wiring board
KR101580343B1 (en) Method of Manufacturing Multilayer Wiring Substrate
KR101043540B1 (en) Method of manufacturing printed circuit board
KR20120093776A (en) Method of manufacturing multilayer wiring substrate
US10477682B2 (en) Printed wiring board and method for manufacturing the same
KR20140086824A (en) Method of manufacturing wiring substrate
US20180324952A1 (en) Printed circuit board and manufacturing method thereof
TW201347639A (en) Method of manufacturing multilayer wiring substrate
JP5302920B2 (en) Manufacturing method of multilayer wiring board
KR101136396B1 (en) PCB within cavity and Fabricaring method of the same
JP2019121766A (en) Printed wiring board and manufacturing method thereof
KR101151472B1 (en) PCB within cavity and Fabricaring method of the same
KR101134697B1 (en) The printed circuit board and the method for manufacturing the same
KR101154605B1 (en) The printed circuit board and the method for manufacturing the same
KR20100109699A (en) Method of manufacturing a printed circuit board
JP2004087697A (en) Method for manufacturing wiring board
KR20120028566A (en) Carrier member and method of manufacturing pcb using the same
KR20110093407A (en) Pcb within cavity and fabricaring method of the same
KR101156776B1 (en) A method of manufacturing a printed circuit board
JP2015144152A (en) Manufacturing method of wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 9