KR20190126750A

KR20190126750A - 협 베젤 평판 표시장치

Info

Publication number: KR20190126750A
Application number: KR1020190139754A
Authority: KR
Inventors: 김민주; 남경진; 이승주
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-11-04
Filing date: 2019-11-04
Publication date: 2019-11-12
Also published as: KR102112093B1

Abstract

본 발명은 협 베젤 구조를 갖는 평판 표시장치에 관한 것이다. 본 발명에 의한 평판 표시장치는, 하부 패널, 구동 소자 및 배선부, 제1 트랜치를 구비하는 평탄화 막, 하부 배향막 그리고 실링재를 포함한다. 하부 패널은 표시 영역 및 비 표시 영역이 정의된다. 구동 소자 및 배선부는 비 표시 영역 내에 배치된다. 평탄화 막은, 하부 패널 전체 표면에 도포되며, 구동 소자 및 배선부 위에서 배치된 제1 트랜치를 구비한다. 하부 배향막은, 제1 트랜치 상부 표면을 제외한 평탄화 막의 상부 표면에 도포된다. 그리고 실링재는 제1 트랜치에 도포된다.

Description

협 베젤 평판 표시장치{Narrow Bezel Flat Panel Display}

본 발명은 협 베젤 구조를 갖는 평판 표시장치에 관한 것이다. 특히, 본 발명은 상판과 하판을 합착하는 실링재(Sealant)의 합착력을 향상하여 실링재의 면적을 극소화함으로써 협 베젤을 구현한 평판 표시장치에 관한 것이다.

액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다. 이러한 액정 표시장치는 액정을 구동하는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.

수직 전계형 액정 표시장치는 상부 기판 상에 형성된 공통 전극과 하부 기판 상에 형성된 화소 전극이 서로 대향 하도록 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nematic) 모드의 액정을 구동한다. 이러한 수직 전계형 액정 표시장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도 좁은 단점을 가진다.

수평 전계형 액정 표시장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching: IPS) 모드로 액정을 구동한다. 이러한 수평 전계형 액정 표시장치는 시야각이 170도 정도로 넓은 장점을 가진다. 반면에 수평 전계형 액정표시장치는 전극 상에는 전계가 형성되지 않아 전극 상부의 액정을 구동하지 못하기 때문에 수직 전계형 액정 표시장치보다 개구율이 떨어지는 단점이 있다.

현재 대부분의 액정표시장치는 박막 트랜지스터가 매트릭스 배열을 이루는 박막 트랜지스터 기판과, 컬러 필터가 형성되는 컬러 필터 기판을 합착한 후, 그 사이에 액정 층을 개재하는 구조를 갖는다. 박막 트랜지스터 기판에 형성되는 화소 영역과 컬러 필터 기판에 형성되는 화소 영역이 서로 완전히 중첩되도록 합착하여야 한다. 이 합착 정렬 과정에서 오차 발생을 줄이기 위해 박막 트랜지스터 기판에 컬러 필터층을 형성하기도 한다.

도 1은 종래 기술에 의한 평판 표시장치의 일종인 액정 표시장치의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'으로 자른, 액정 표시장치의 구조를 나타내는 단면도이다.

도 1 및 2를 참조하면, 종래 기술에 의한 컬러 필터층이 박막 트랜지스터 기판에 형성된 수평 전계형 액정표시장치는 박막 트랜지스터와 컬러 필터가 하나씩 할당된 화소 영역들이 매트릭스 배열로 형성되는 하부 패널(LP), 상기 화소 영역들 사이에 대응하도록 배치된 블랙 컬럼 스페이서들이 형성된 상부 패널(UP), 그리고, 하부 패널과 상부 패널 사이에 개재되는 액정 층(LC)을 포함한다.

하부 패널(LP)은 투명 유리와 같은 재질로 만든 하부 기판(SL)과 그 위에 형성된 표시소자들을 포함한다. 하부 기판(SL)은, 기판의 중심부를 차지하며 화상 데이터를 표시하는 표시 영역(DA)과 표시 영역(DA)을 둘러싸는 비 표시 영역(NA)으로 구분된다. 표시 영역(DA)에는 매트릭스 방식으로 정의된 화소 영역들이 배치되어 있다. 각 화소 영역에는 박막 트랜지스터(T), 박막 트랜지스터(T)에 연결된 화소 전극(PXL) 그리고 색상을 구현하기 위한 컬러 필터(CF)가 하나씩 할당된다.

좀 더 구체적으로 설명하면, 하부 기판(SL) 위에서 매트릭스 방식으로 정의된 화소 영역의 일측 모서리에 박막 트랜지스터(T)가 배치된다. 그 위에는 박막 트랜지스터(T)를 보호하기 위한 제1 보호막(PAS)이 도포되어 있다. 제1 보호막(PAS) 위에서 화소 영역 대부분을 차지하는 컬러 필터(CF)가 형성된다. 컬러 필터(CF)는 이웃하는 화소 영역들 각각에 적색 컬러 필터(CFR), 녹색 컬러 필터(CFG) 그리고 청색 컬러 필터(CFB)가 교대로 배치되는 것이 바람직하다.

컬러 필터들(CF) 위에는 제2 보호막(PAC)이 도포되어 있다. 제2 보호막(PAC) 위의 화소 영역 내에는 박막 트랜지스터(T)와 연결되는 화소 전극(PXL)이 형성된다. 수평 전계 방식의 경우, 화소 전극(PXL)은 다수 개의 선분 모양이 일정 간격으로 평행하게 배열된 빗살 구조를 갖는다. 그리고 공통 전극(COM)이 화소 영역 내에서 다수 개의 선분 모양이 일정 간격으로 평행하게 배열된 빗살 구조를 가지면서 화소 전극(PXL)과 교대로 배치된다.

한편, 상부 패널(UP)은 투명 유리와 같은 재질로 만든 상부 기판(SU)을 포함한다. 상부 기판(SU)의 일측 표면 위에는 하부 기판(SL)과 마찬가지로 표시 영역(DA)과 비 표시 영역(NA)으로 구분된다. 비 표시 영역(NA) 전체에는 블랙 컬럼 스페이서(BCS)가 형성되어 있다. 또한, 표시 영역(DA) 내에는 하부 기판(SL)에서 정의된 화소 영역들 사이의 경계부에 컬럼 스페이서(CS)가 형성될 수 있다. 특히, 컬럼 스페이서(CS)는 컬러 필터(CF)들 사이에 배치되도록 형성하는 것이 바람직하다.

하부 패널(LP)의 비 표시 영역(NA)에는 표시 영역(DA)에 형성되는 표시 소자들을 구동하기 위한 구동 소자(GIP)가 형성될 수 있다. 또한, 구동 소자(GIP)의 외곽에는 배선(LIN)이 배치될 수 있다. 구동 소자(GIP)는 박막 트랜지스터를 포함하는데, 이를 보호하기 위해서 상부 패널(UP)의 비 표시 영역(NA) 전체에 블랙 컬럼 스페이서(BCS)를 형성하는 것이 바람직하다.

이 후, 액정 층(LC)을 사이에 두고, 상부 패널(UP)의 컬럼 스페이서(CS)가 형성된 면과 하부 패널(LP)의 표시 소자들이 형성된 면이 서로 대향 하도록 합착하여, 평판 표시장치가 완성된다. 컬럼 스페이서(CS)는 상부 기판(SU)과 하부 기판(SL) 사이의 합착 간격을 일정하게 유지하는 스페이서 기능을 수행함과 동시에, 컬러 필터(CF)들 사이에서 블랙 매트릭스 기능을 수행하기도 한다.

상기와 같이 컬러 필터(CF)가 박막 트랜지스터(T)와 함께 하부 기판(SL)에 형성되는 경우, 컬러 필터(CF)가 하부 기판(SL)에 정의된 화소 영역 내에서 형성되기 때문에, 컬러 필터(CF)와 화소 영역이 정확하게 일치되는 장점이 있다. 또한, 상부 패널(UP)에는 블랙 컬럼 스페이서(BCS) 및/또는 컬럼 스페이서(CS)만 형성하면 되기 때문에, 상부 패널(UP)의 제조 공정이 단순화된다.

이와 같이 구성된 상부 패널(UP)과 하부 패널(LP)을 합착함으로써, 액정 표시장치가 완성된다. 예를 들어, 하부 패널(LP)의 비 표시 영역(NA)의 일부에 테두리를 따라 실링재(SEAL)를 도포한다. 한편, 하부 패널(LP)의 표시 영역(AA) 내부에는 액정(LC)을 도포한다. 그리고 나서, 상부 패널(UP)을 하부 패널(LP) 상부에서 합착한다. 합착시 약간의 합착력을 인가하여 실링재(SEAL)에 의해 상부 패널(UP)과 하부 패널(LP)이 견고하게 합착된다.

액정 표시장치의 경우, 하부 패널(LP)과 상부 패널(UP)의 표면 위에는 배향막을 도포한다. 예를 들어, 하부 패널(LP)의 최상층에는 하부 배향막(LPI)이 상부 패널(UP)의 최상층에는 상부 배향막(UPI)이 도포된다. 즉, 실제로 실링재(SEAL)는 하부 배향막(LPI)과 상부 배향막(UPI) 사이에 개재되어 하부 패널(LP)과 상부 패널(UP)을 합착한다.

특히, 베젤 영역을 최소화한 구조에서는, 실링재(SEAL)가 차지할 수 있는 영역이 극히 줄어들수 밖에 없으므로, 배향막과 중첩되어 도포될 수밖에 없다. 그런데, 실링재(SEAL)는 배향막(LPI, UPI)와 사이에서 합착력이 좋지않아 불량이 발생한다. 베젤 영역이 상대적으로 상당히 넓은 구조라면, 배향막(LPI, UPI)을 실링재(SEAL)와 이격 거리를 갖도록 도포할 수도 있지만, 협 베젤 구조에서는 실링재(SEAL)가 배향막(LPI, UPI)과 중첩될 수밖에 없다. 따라서, 배향막과 실링재 사이에서 합착력을 향상할 수 있는 방안이 필요하다.

본 발명의 목적은 상기 종래 기술에서 발생하는 문제점들을 극복하기 위해 고안된 것으로서, 협 베젤 구조를 갖는 평판 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 실링재를 배향막과 중첩하도록 배치함에 있어서, 실링재가 도포되는 부위에서 선택적으로 배향막이 도포되지 않도록하여 실링재의 합착력을 향상한 협 베젤 구조를 갖는 평판 표시장치를 제공하는 데 있다. 본 발명의 또 다른 목적은, 실링재가 도포되는 영역에 보호막에 트랜치 영역을 형성하여 실링재에 의한 상부 패널과 하부 패널 사이의 합착력을 향상한 협 베젤 구조를 갖는 평판 표시장치를 제공하는 데 있다.

상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 평판 표시장치는, 하부 패널, 구동 소자 및 배선부, 평탄화 막, 제1 트랜치, 하부 배향막 그리고 실링재를 포함한다. 하부 패널은 표시 영역 및 비 표시 영역을 포함한다. 구동 소자 및 배선부는 비 표시 영역 내에 배치된다. 평탄화 막은, 하부 패널 전체 표면에 도포된다. 제1 트랜치는 평탄화 막에서 구동 소자 및 배선부 위를 덮는 부위에 배치된다. 하부 배향막은, 제1 트랜치 하부 표면과 평탄화 막의 상부에 도포되되 제1 트랜치가 배치된 평탄화 막의 상부 표면 일부를 노출한다. 그리고 실링재는 제1 트랜치가 배치된 영역 위에 도포된다.

일례로, 제1 트랜치의 하부 표면은 평탄화 막의 두께보다 작은 일정 깊이 아래도 함몰되어 위치한다. 제1 트랜치는, 제1 트랜치의 하부 표면과 연결된 측벽부를 포함한다. 그리고 실링재는 노출된 평탄화 막의 상부 표면 및 측벽부와 면 접촉한다.

일례로, 측벽부가 하부 표면과 이루는 각도는 적어도 50° 이상이다.

일례로, 구동 소자 및 배선부의 외곽부에서 하부 패널의 상부 표면을 노출하는 제2 트랜치를 더 구비한다. 하부 배향막은, 제2 트랜치의 하부 표면과 제2 트랜치가 배치된 평탄화 막의 상부 표면 일부를 노출한다.

일례로, 제2 트랜치는, 제2 트랜치의 하부 표면과 연결된 측벽부를 포함한다. 그리고 실링재는 노출된 평탄화 막의 상부 표면 및 측벽부와 면 접촉한다.

또한, 본 발명에 의한 평판 표시장치는, 하부 패널, 구동 소자 및 배선부, 평탄화 막, 트랜치, 보호막, 하부 배향막 그리고 실링재를 포함한다. 하부 패널은 표시 영역 및 비 표시 영역을 포함한다. 구동 소자 및 배선부는 비 표시 영역 내에 배치된다. 평탄화 막은, 하부 패널 전체 표면에 도포된다. 트랜치는 평탄화 막에서 구동 소자 및 배선부 위를 덮는 부위에 배치된다. 보호막은, 상기 평탄화 막 상부 및 상기 트랜치의 측벽부를 덮는다. 하부 배향막은, 트랜치 하부 표면과 보호막의 상부에 도포되되 트랜치가 배치된 보호막의 상부 표면 일부를 노출한다. 그리고 실링재는 트랜치가 배치된 영역 위에 도포된다.

일례로, 트랜치의 하부 표면은, 평탄화 막의 두께보다 작은 일정 깊이 아래로 함몰되어 위치한다. 트랜치는 트랜치의 하부 표면과 연결된 측벽부를 포함한다. 그리고 실링재는 노출된 보호막의 상부 표면 및 측벽부와 면 접촉한다.

또한, 본 발명에 의한 평판 표시장치는, 패널, 박막 트랜지스터 및 배선, 절연막, 배향막, 요철부, 그리고 실링재를 포함한다. 박막 트랜지스터 및 배선은 기판 위에 배치된다. 절연막은 박막 트랜지스터 및 배선을 덮는다. 배향막은 절연막을 덮도록 배치된다. 요철부는 배선과 중첩되는 절연막의 일부가 함몰되어 형성된 것으로 배향막의 형성을 방지한다. 그리고 실링재는 배향막 상에 배치되며 요철부에 의해 노출된 절연막과 접촉한다.

본 발명에 의한 평판 표시장치는, 구동 소자 및 배선부와 중첩하도록 실링재를 도포함으로써 협 베젤 구조를 이룩할 수 있다. 실링재가 도포된 영역에는 트랜치를 구비하여, 실링재의 합착력을 향상할 수 있다. 특히, 실링재가 도포되는 영역에 형성된 트랜치는 테이퍼 각도를 50°이상 가짐으로써, 상부 표면에 배향막이 도포되지 않는다. 따라서, 실링재는 배향막을 제외한 다른 박막층과 직접 면 접촉함으로써, 실링재의 합착력을 향상할 수 있다.

도 1은 종래 기술에 의한 평판 표시장치의 일종인 액정 표시장치의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'으로 자른, 액정 표시장치의 합착 구조를 나타내는 단면도.
도 3은 본 발명에 의한 평판 표시장치의 일종인 액정 표시장치의 구조를 나타내는 평면도.
도 4는 도 3에서 절취선 II-II'로 자른, 본 발명의 제1 실시 예에 의한 평판 표시장치의 일종인 IPS 방식 액정 표시장치의 합착 구조를 나타내는 단면도.
도 5는 도 4에서 실링재가 도포되는 부위의 합착 구조를 상세히 나타낸 확대 단면도.
도 6a 내지 6c는 본 발명의 제1 실시 예에 의한 IPS 방식 액정 표시장치의 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들.
도 7은 도 3에서 절취선 II-II'로 자른, 본 발명의 제2 실시 예에 의한 평판 표시장치의 일종인 FFS 방식 액정 표시장치의 합착 구조를 나타내는 단면도.
도 8은 도 7에서 실링재가 도포되는 부위의 합착 구조를 상세히 나타낸 확대 단면도.
도 9a 내지 9d는 본 발명의 제2 실시 예에 의한 FFS 방식 액정 표시장치의 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예에 대해 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

<제1 실시 예>

먼저, 도 3과 4를 참조하여 본 발명의 제1 실시 예를 설명한다. 도 3은 본 발명에 의한 평판 표시장치의 일종인 액정 표시장치의 구조를 나타내는 평면도이다. 도 4는 도 3에서 절취선 II-II'로 자른, 본 발명의 제1 실시 예에 의한 평판 표시장치의 일종인 IPS(인-플레인 스위칭: In-Plane Switching) 방식 액정 표시장치의 합착 구조를 나타내는 단면도이다.

본 발명의 제1 실시 예에 의한 평판 표시장치의 일종인 IPS 방식 액정 표시장치에서, 대부분의 구성은 종래의 것과 유사하다. IPS 방식은 화소 전극과 공통 전극이 동일 평면상에 존재하되, 일정 간격 이격하여 배치된 구조를 갖는다. 본 발명의 제1 실시 예에 의한 구조적 특징이라면, 상판과 하판을 합착하는 실링재의 합착력을 향상시킨 협 베젤 구조에 있다. 예를 들어, 평면도 상에서 본 발명에 의한 액정 표시장치의 특징을 보면, 도 3에 도시한 바와 같이 실링재(SEAL)를 구동 소자(GIP) 및 배선부(LIN)과 중첩하도록 도포함으로써, 베젤 영역(BZ)의 폭을 극소화하였다.

좀 더 구체적으로 설명하면, 본 발명의 제1 실시 예에 의한 IPS 방식의 액정 표시장치는, 박막 트랜지스터(T)와 컬러 필터(CF)가 하나씩 할당된 화소 영역들이 매트릭스 배열로 형성되는 하부 패널(LP), 상기 화소 영역들 사이에 대응하도록 배치된 블랙 컬럼 스페이서(BCS)가 형성된 상부 패널(UP), 그리고, 하부 패널(LP)과 상부 패널(UP) 사이에 개재되는 액정 층(LC)을 포함한다.

하부 패널(LP)은 투명 유리와 같은 재질로 만든 하부 기판(SL)과 그 위에 형성된 표시소자들을 포함한다. 하부 기판(SL)은, 기판의 중심부를 차지하며 화상 데이터를 표시하는 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비 표시 영역(NA)으로 구분된다. 표시 영역(AA)에는 다수 개의 화소 영역들이 매트릭스 방식으로 정의된다. 각 화소 영역에는 박막 트랜지스터(T), 박막 트랜지스터(T)에 연결된 화소 전극(PXL) 그리고 색상을 구현하기 위한 컬러 필터(CF)가 하나씩 할당된다.

하부 기판(SL) 위에서 매트릭스 방식으로 정의된 화소 영역의 일측 모서리에 박막 트랜지스터(T)가 형성된다. 그 위에는 박막 트랜지스터(T)를 보호하기 위한 보호막(PAS)이 도포된다. 보호막(PAS) 위에서 화소 영역 대부분을 차지하는 컬러 필터(CF)가 형성된다. 컬러 필터(CF)는 이웃하는 화소 영역들 각각에 적색 컬러 필터(CFR), 녹색 컬러 필터(CFG) 그리고 청색 컬러 필터(CFB)가 교대로 배치되는 것이 바람직하다.

컬러 필터들(CF) 위에는 평탄화 막(PAC)이 도포된다. 평탄화 막(PAC) 위의 화소 영역 내에는 박막 트랜지스터(T)와 연결되는 화소 전극(PXL)이 형성된다. 수평 전계 방식의 경우, 화소 전극(PXL)은 다수 개의 선분 모양이 일정 간격으로 평행하게 배열된 빗살 구조를 갖는다. 그리고 공통 전극(COM)이 화소 영역 내에서 다수 개의 선분 모양이 일정 간격으로 평행하게 배열된 빗살 구조를 가지면서 화소 전극(PXL)과 교대로 배치된다.

그리고 하부 패널(LP)의 최상층부에는 하부 배향막(LPI)이 하부 기판(SL) 전체 표면을 덮도록 도포되어 있다.

한편, 상부 패널(UP)은 투명 유리와 같은 재질로 만든 상부 기판(SU)을 포함한다. 상부 기판(SU)의 일측 표면 위에는 하부 기판(SL)과 마찬가지로 표시 영역(AA)과 비 표시 영역(NA)으로 구분된다. 비 표시 영역(NA) 전체에는 블랙 컬럼 스페이서(BCS)가 형성된다. 또한, 표시 영역(AA) 내에서도 하부 기판(SL)에서 정의된 화소 영역들 사이의 경계부에 블랙 컬럼 스페이서(BCS)가 형성될 수 있다. 특히, 블랙 컬럼 스페이서(BCS)는 컬러 필터(CF)들 사이에 배치되도록 형성하는 것이 바람직하다.

하부 패널(LP)의 비 표시 영역(NA)에는 표시 영역(AA)에 형성되는 표시 소자들을 구동하기 위한 구동 소자(GIP)가 형성될 수 있다. 또한, 구동 소자(GIP)의 외곽부에는 배선부(LIN)들이 배치될 수 있다. 구동 소자(GIP)는 박막 트랜지스터를 포함하는데, 이 박막 트랜지스터는 특히 빛에 민감하기 때문에, 외부 빛으로부터 보호하기 위해서 상부 패널(UP)의 비 표시 영역(NA) 전체에 블랙 컬럼 스페이서(BCS)를 형성하는 것이 바람직하다.

그리고 액정 층(LC)을 사이에 두고, 블랙 컬럼 스페이서(BCS)가 형성된 상부 패널(UP)의 표면과 표시 소자들이 형성된 하부 패널(LP)의 표면이 서로 대향 하도록 합착하면, 액정 표시장치가 완성된다. 블랙 컬럼 스페이서(BCS)는 상부 기판(SU)과 하부 기판(SL) 사이의 합착 간격을 일정하게 유지하는 스페이서 기능을 수행함과 동시에, 컬러 필터(CF)들 사이에서 블랙 매트릭스 기능을 수행한다.

마찬가지로 상부 패널(UP)의 최상층부에는 상부 배향막(UPI)이 상부 기판(SU) 전체 표면을 덮도록 도포되어 있다.

상부 패널(UP)과 하부 패널(LP)을 합착하기 위해 것은 비 표시 영역(NA)에 도포된 실링재(SEAL)를 이용한다. 특히, 본 발명에서는 협 베젤을 구현하기 위해 실링재(SEAL)는 구동 소자(GIP) 및 배선부(LIN)와 중첩하도록 도포한다. 그럼으로써, 베젤 영역(BZ)을 극소화할 수 있다.

이와 같이 실링재(SEAL)를 배향막(LPI, UPI)과 중첩하도록 도포하는 경우, 실링재(SEAL)는 배향막(LPI, UPI)과의 결합력이 다른 막, 예를 들어, 평탄화 막(PAC)과의 결합력보다 현저히 떨어지기 때문에, 상부 패널(UP)과 하부 패널(LP)의 결합상태에 문제가 발생할 수 있다.

따라서, 본 발명에서는 실링재(SEAL)가 도포되는 하부 패널(LP)의 일부 영역에 하부 배향막(LPI)이 도포되지 않는 구조를 갖는다. 이하, 도 5를 더 참조하여, 본 발명의 제1 실시 예에 의한 IPS 방식의 액정 표시장치에서 하부 기판의 실링재 도포 부분을 상세히 설명한다. 도 5는 도 4에서 실링재가 도포되는 부위의 합착 구조를 상세히 나타낸 확대 단면도이다.

구동 소자(GIP) 및 배선부(LIN)의 상부를 덮는 평탄화 막(PAC)에는 일부 두께를 식각하여 형성한 제1 트렌치(TR1)가 형성되어 있다.

제1 트랜치(TR1)는 일정 깊이로 형성되는데, 평탄화 막(PAC)의 제1 상부 표면(US1)과 제1 하부 표면(LS1), 그리고 제1 상부 표면(US1)과 제1 하부 표면(LS1)을 연결하는 제1 측벽부(SW1)를 갖는다. 제1 트랜치(TR1)가 형성된 평탄화 막(PAC) 위에 하부 배향막(LPI)를 도포하면, 제1 트랜치(TR1)의 제1 상부 표면(US1) 위에는 하부 배향막(LPI)이 도포되지 않고, 제1 하부 표면(LS1)에만 도포된다.

이와 같이, 제1 상부 표면(US1) 위에 하부 배향막(LPI)이 도포되지 않도록 하기 위해서는, 제1 트랜치(TR1)의 테이퍼 각도(θ°)가 적어도 50°이상인 것이 바람직하다. 즉, 제1 하부 표면(LS1)과 제1 측벽부(SW1)가 이루는 각도가 50°이상, 가장 바람직하게는 55°이상을 갖는다. 또한, 제1 상부 표면(US1)은 중앙부에서 측부로 갈수록 높이가 약간씩 낮아지는 구릉 형태를 갖는다. 이러한 상태에서, 하부 배향막(LPI)을 도포하면, 제1 트랜치(TR1)의 제1 상부 표면(US1)에는 하부 배향막(LPI)이 도포되지 않고, 대부분이 제1 트랜치(TR1)의 내부로 흘러들어 간다.

또한, 구동 소자(GIP) 및 배선부(LIN)의 외곽부에 도포된 평탄화 막(PAC)에는 제2 트랜치(TR2)가 형성되어 있다. 제2 트랜치(TR2)는 하부 기판(SL)의 표면을 노출하도록 형성하는 것이 바람직하다. 예를 들어, 제2 트랜치(TR2)는, 평탄화 막(PAC)의 제2 상부 표면(US2)과 하부 기판(SL)의 노출된 표면인 제2 하부 표면(LS2), 그리고 제2 상부 표면(US2)과 제2 하부 표면(LS2)을 연결하는 제2 측벽부(SW2)를 갖는다. 제2 트랜치(TR2)는 평탄화 막(PAC) 및 보호막(PAS)을 식각하여 하부 기판(SL)의 표면을 노출하도록 형성하기 때문에 테이퍼 각도는 제1 트랜치(TR1)의 테이퍼 각도보다 크다. 또한, 제2 상부 표면(US2) 역시 중앙부에서 측부로 갈수록 높이가 약간씩 낮아지는 구릉 형태를 갖는다. 이러한 상태에서, 하부 배향막(LPI)을 도포하면, 제2 트랜치(TR2)의 제2 상부 표면(US2)에는 하부 배향막(LPI)이 도포되지 않고, 대부분이 제2 트랜치(TR2)의 내부로 흘러들어 간다.

결과적으로, 제1 트랜치(TR1) 및 제2 트랜치(TR2)가 형성된 평탄화 막(PAC) 부분에는 하부 배향막(LPI)이 도포되지 않고, 평탄화 막(PAC)의 표면이 노출된 상태가 된다. 이 상태에서 실링재(SEAL)를 도포하면, 실링재(SEAL)의 대부분은, 특히 트랜치들이 형성된 부분에서는, 평탄화 막(PAC)과 직접 면접촉을 이룬다. 또한, 트랜치들 내부로 실링재(SEAL)가 채워지므로, 실링재(SEAL)는 트랜치들의 측벽부들과도 직접 면접촉을 이룬다. 따라서, 협 베젤을 이루는 구조에서 상부 패널(UP)과 하부 패널(LP) 사이의 충분한 합착력을 확보할 수 있다.

이하, 도 6a 내지 6c를 참조하여, 본 발명의 제1 실시 예에 의한 액정 표시장치의 박막 트랜지스터 기판을 제조하는 공정을 설명한다. 도 6a 내지 6c는 본 발명의 제1 실시 예에 의한 IPS 방식 액정 표시장치의 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들이다.

박막 트랜지스터 기판을 제조한다. 박막 트랜지스터(T)를 형성하고, 보호막(PAS)을 도포한다. 보호막(PAS) 위에서 화소 영역 내에 칼라 필터(CF)를 형성한다. 칼라 필터(CF)가 형성된 하부 기판(SL) 위에 평탄화 막(PAC)을 도포한다. 평탄화 막(PAC)에 화소 콘택홀을 형성하여 박막 트랜지스터(T)의 드레인 전극을 노출한다. 평탄화 막(PAC) 위에 투명 도전물질(IT)을 도포한다. 투명 도전 물질(IT) 위에 포토레지스트(PR)를 도포한다. 노광 및 현상 공정으로 포토레지스트(PR)를 화소 전극(PXL) 및 공통 전극(COM)의 형태로 패턴한다. 여기서, 포토레지스트(PR)를 패턴할 때, 하프-톤 마스크를 사용하는 것이 바람직하다. 예를 들어, 제1 트랜치(TR1)가 형성될 부분에는 하프-톤 영역(HT)을 배치하고, 제2 트랜치(TR2)가 형성될 부분에는 개방 영역(WT)을 배치한다. 그리고 개방 영역(WT)에서 일부의 제2 트랜치(TR2)를 형성한다. 즉, 제2 트랜치(TR2)를 완전히 형성하는 것이 아니고, 일정 깊이까지만 형성한다. 나머지는 제1 트랜치(TR1)를 형성하는 과정에서 완성할 것이다. (도 6a)

애슁 공정을 통해 포토레지스터(PR)를 얇게 만든다. 예를 들어, 하프-톤 영역(HT)의 포토레지스트(PR)들이 모두 없어질 정도로 애슁 공정을 수행한다. 그 후, 남아 있는 포토레지스트(PR)를 마스크로 하여, 노출된 투명 금속물질(IT)과 평탄화 막(PAC)을 식각하여 제1 트랜치(TR1)를 형성한다. 이와 동시에, 제2 트랜치(TR2)도 추가로 식각하여, 하부 기판(SL)의 표면을 노출한다. 특히, 이때 수행하는 식각 공정은 건식 식각법을 사용하는 것이 바람직하다. 건식 식각을 수행하여야 제1 트랜치(TR1)의 테이퍼 각도를 50°이상 확보할 수 있다. 식각 공정에서 평탄화 막(PAC)의 측변부가 중앙부보다 좀 더 식각 이루어져 중앙부에서 측변부로 갈수록 높이가 약간 낮아지는 구릉 형상을 갖는다. (도 6b)

포토레지스터(PR)을 모두 제거한다. 그리고 나서, 제1 트랜치(TR1) 및 제2 트랜치(TR2)가 형성된 하부 기판(SL)의 표면 위에 하부 배향막(LPI)을 전면 도포한다. 그러면 평탄화 막(PAC)의 대부분의 표면 위에는 하부 배향막(LPI)이 도포된다. 하지만, 제1 트랜치(TR1) 및 제2 트랜치(TR2)가 형성된 평탄화 막(PAC)의 상부 표면에는 하부 배향막(LPI)이 도포되지 않고, 대부분이 제1 트랜치(TR1) 및 제2 트랜치(TR2)의 내부로 흘러들어 간다. (도 6c)

트랜치들(TR1, TR2)이 형성된 부분에는 하부 배향막(LPI)이 도포되지 않기 때문에, 이 부분에 실링재(SEAL)를 도포할 경우, 실링재(SEAL)의 합착력을 충분히 확보할 수 있다. 이 상태에서, 제1 트랜치(TR1) 및 제2 트랜치(TR2)가 형성된 비 표시 영역(NA)의 표면 위에 실링재(SEAL)를 도포하고, 표시 영역(AA)의 내부 표면 위에는 액정 층(LC)을 도포한 후, 상부 패널(UP)과 합착함으로써 액정 표시장치를 완성한다.

<제2 실시 예>

앞에서는 IPS 방식의 액정 표시장치에서 합착력을 향상한 구조에 대하여 설명하였다. 이하에서는 FFS(프린지 필드 스위칭; Fringe Field Switching) 방식의 액정 표시장치에서 합착력을 향상한 구조에 대하여 설명한다. FFS 방식에서는, 공통 전극과 화소 전극이 서로 다른 층에 형성되기 때문에 단면 구조가 IPS 방식보다 좀 더 복잡한 구조를 갖는다.

제2 실시 예에서는, FFS 방식의 액정 표시장치에서 본 발명의 사상을 적용한 구체적인 구조에 대해서 설명한다. FFS 방식의 특징은 화소 전극과 공통 전극이 서로 다른 층에 위치하되, 어느 하나는 면 전극 형상을 다른 하나는 선분 전극 형상을 갖고 서로 중첩하는 구조를 갖는다. 본 발명에 의한 FFS 방식의 액정 표시장치도 기본적인 구조는 종래의 것과 유사하므로, 여기서는 본 발명의 주요 특징적인 부분을 중심으로 설명한다.

또한, 본 발명의 특징이 비 표시 영역에 있으므로, 평면도는 제1 실시 예에서 설명한 도 3을 공통으로 사용한다. 도 7은 도 3에서 절취선 II-II'로 자른, 본 발명의 제2 실시 예에 의한 평판 표시장치의 일종인 FFS 방식의 액정 표시장치의 합착 구조를 나타내는 단면도이다.

본 발명의 제2 실시 예에 의한 FFS 방식의 액정 표시장치는, 박막 트랜지스터(T)와 컬러 필터(CF)가 하나씩 할당된 화소 영역들이 매트릭스 배열로 형성되는 하부 패널(LP), 상기 화소 영역들 사이에 대응하도록 배치된 블랙 컬럼 스페이서(BCS)가 형성된 상부 패널(UP), 그리고, 하부 패널(LP)과 상부 패널(UP) 사이에 개재되는 액정 층(LC)을 포함한다.

하부 기판(SL) 위에서 매트릭스 방식으로 정의된 화소 영역의 일측 모서리에 박막 트랜지스터(T)가 형성된다. 그 위에는 박막 트랜지스터(T)를 보호하기 위한 제1 보호막(PAS1)이 도포된다. 제1 보호막(PAS1) 위에서 화소 영역 대부분을 차지하는 컬러 필터(CF)가 형성된다. 컬러 필터(CF)는 이웃하는 화소 영역들 각각에 적색 컬러 필터(CFR), 녹색 컬러 필터(CFG) 그리고 청색 컬러 필터(CFB)가 교대로 배치되는 것이 바람직하다.

컬러 필터들(CF) 위에는 평탄화 막(PAC)이 도포되어 있다. 평탄화 막(PAC) 위의 화소 영역 내에는 컬러 필터(CF)와 대응하는 크기 및 형상을 갖는 공통 전극(COM)이 형성되어 있다. 각 화소에 배치된 공통 전극(COM)은 공통 배선에 의해 서로 연결되어 있을 수 있다. 또는 공통 전극(COM)이 평탄화 막(PAC) 위에서 콘택홀 등과 같은 부분을 제외한 하부 기판(SL) 표면 대부분을 차지하도록 형성될 수도 있다.

공통 전극(COM) 형성된 하부 기판(SL) 전체 표면 위에는 제2 보호막(PAS2)이 도포되어 있다. 제2 보호막(PAS2) 위에는 박막 트랜지스터(T)와 연결되는 화소 전극(PXL)이 형성된다. FFS 방식의 경우, 화소 전극(PXL)은 다수 개의 선분 모양이 일정 간격으로 평행하게 배열된 빗살 구조를 갖는다. 다수 개의 선분 모양이 일정 간격으로 평행하게 배열된 빗살 구조를 갖는 화소 전극(PXL)은 공통 전극(COM)과 중첩하도록 배치되어 있다.

그리고 하부 패널(LP)의 최상층부에는 하부 배향막(UPI)이 하부 기판(SL) 전체 표면을 덮도록 도포되어 있다.

마찬가지로, 상부 패널(UP)의 최상층부에는 상부 배향막(UPI)이 기판(SUB) 전체 표면을 덮도록 도포되어 있다.

따라서, 본 발명에서는 실링재(SEAL)가 도포되는 하부 패널(LP)의 일부 영역에 하부 배향막(LPI)이 도포되지 않도록 하는 구조를 갖는다. 이하, 도 8을 더 참조하여, 본 발명의 제2 실시 예에 의한 FFS 방식의 액정 표시장치에서 하부 기판의 실링재 도포 부분을 상세히 설명한다. 도 8은 도 7에서 실링재가 도포되는 부위의 합착 구조를 상세히 나타낸 확대 단면도이다.

구동 소자(GIP) 및 배선부(LIN)의 상부를 덮는 제2 보호막(PAS2)과 평탄화 막(PAC)에는 일부 두께를 식각하여 형성한 트랜치(TR)가 형성되어 있다. 특히, 제2 실시 예에서는, 트랜치(TR)가 제2 보호막(PAS2)을 관통하고, 평탄화 막(PAC)의 일정 깊이까지 함몰된 구조를 갖는다. 또한, 편의상 제1 실시 예에서 설명한, 평탄화 막(PAC)을 관통하는 제2 트랜치는 도시하지 않았다. 하지만, 필요하다면, 제2 트랜치를 더 구비할 수도 있다.

트랜치(TR)는 일정 깊이로 형성되는데, 제2 보호막(PAS)의 상부 표면(US)과 하부 표면(LS), 그리고 상부 표면(US)과 하부 표면(LS)을 연결하는 측벽부(SW)를 갖는다. 트랜치(TR)가 형성된 제2 보호막(PAS) 및 평탄화 막(PAC) 위에 하부 배향막(LPI)를 도포하면, 트랜치(TR)의 상부 표면(US) 위에는 하부 배향막(LPI)이 도포되지 않고, 하부 표면(LS)에만 도포된다.

이와 같이, 상부 표면(US) 위에 하부 배향막(LPI)이 도포되지 않도록 하기 위해서는, 트랜치(TR)의 테이퍼 각도(θ°)가 적어도 50°이상인 것이 바람직하다. 즉, 하부 표면(LS)과 측벽부(SW)가 이루는 각도가 50°이상, 가장 바람직하게는 55°이상을 갖는다. 이 상태에서, 하부 배향막(LPI)을 도포하면, 트랜치(TR)의 상부 표면(US)에는 하부 배향막(LPI)이 도포되지 않고, 대부분이 트랜치(TR)의 내부로 흘러들어 간다.

결과적으로, 트랜치(TR)가 형성된 제2 보호막(PAS2)과 평탄화 막(PAC) 부분에는 하부 배향막(LPI)이 도포되지 않고, 제2 보호막(PAS2)의 표면이 노출된 상태가 된다. 이 상태에서 실링재(SEAL)를 도포하면, 실링재(SEAL)의 대부분은, 특히 트랜치(TR)들이 형성된 부분에서는, 제2 보호막(PAS2)과 직접 면접촉을 이룬다. 또한, 트랜치(TR)들 내부로 실링재(SEAL)가 채워지므로, 실링재(SEAL)는 트랜치(TR)들의 측벽부(SW)들과도 직접 면접촉을 이룬다. 따라서, 협 베젤을 이루는 구조에서 상부 패널(UP)과 하부 패널(LP) 사이의 충분한 합착력을 확보할 수 있다.

이하, 도 9a 내지 9d를 참조하여, 본 발명의 제2 실시 예에 의한 FFS 방식의 액정 표시장치용 박막 트랜지스터 기판을 제조하는 공정을 설명한다. 도 9a 내지 9d는 본 발명의 제2 실시 예에 의한 FFS 방식의 액정 표시장치의 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들이다.

박막 트랜지스터 기판을 제조한다. 박막 트랜지스터(T)를 형성하고, 제1 보호막(PAS1)을 도포한다. 제1 보호막(PAS1) 위에서 화소 영역 내에 칼라 필터(CF)를 형성한다. 칼라 필터(CF)가 형성된 하부 기판(SL) 위에 평탄화 막(PAC)을 도포한다. 평탄화 막(PAC)을 패턴하여 화소 콘택홀(PH)을 형성한다. 추후에 제1 보호막(PAS1)을 더 관통하여 화소 콘택홀(PH)을 완성한다. 이 때, 구동 소자(GIP) 및 배선부(LIN)의 상부를 덮는 평탄화 막(PAC)에는 일정 깊이만큼 함몰된 트랜치(TR)을 형성한다. 트랜치(TR)와 화소 콘택홀(PH)은 형성되는 깊이가 다르다. 따라서, 평탄화 막(PAC)을 패턴할 때, 하프-톤 마스크를 사용한다. (도 9a)

트랜치(TR)과 화소 콘택홀(PH)을 구비한 평탄화 막(PAC) 위에 공통 전극(COM)을 형성한다. 공통 전극(COM)이 형성된 하부 기판(SL) 표면 전체 위에 제2 보호막(PAS2)을 도포한다. (도 9b)

제2 보호막(PAS2)와 제1 보호막(PAS1)을 패턴하여, 박막 트랜지스터(T)의 드레인 전극을 노출하는 화소 콘택홀(PH)을 완성한다. 이때, 트랜치(TR)에서도, 제2 보호막(PAS2)을 제거하고, 평탄화 막(PAC)의 일정 깊이를 더 식각하여 트랜치(TR)를 완성한다. 평탄화 막(PAC)을 패턴할 때 형성된 트랜치(TR)는 하프-톤 마스크를 사용하기 때문에 깊이가 상당히 낮은 편이며, 트랜치(TR)를 형성하는 측벽부(SW)의 경사 각도가 30°미만으로 완만한 경사를 갖는다. 이러한 조건의 트랜치(TR)는 나중에 하부 배향막(LPI)을 도포할 때, 상부 표면(US)에 하부 배향막(LPI)가 잔존한다. 따라서, 트랜치(TR)가 충분한 깊이와 경사각도를 갖도록 하기 위해, 제2 보호막(PAS2)을 패턴하는 공정에서 트랜치(TR)을 추가 식각하여 완성한다. (도 9c)

제2 보호막(PAS2) 위에 투명 도전 물질을 도포하고 패턴하여 화소 전극(PXL)을 형성한다. 그리고 나서, 트랜치(TR) 및 화소 전극(PXL)이 형성된 하부 기판(SL)의 표면 위에 하부 배향막(LPI)을 전면 도포한다. 그러면 제2 보호막(PAS2)의 대부분의 표면 위에는 하부 배향막(LPI)이 도포된다. 하지만, 트랜치(TR) 가 형성된 제2 보호막(PAS2)의 상부 표면에는 하부 배향막(LPI)이 도포되지 않고, 대부분이 트랜치(TR) 의 내부로 흘러들어간다. (도 9d)

트랜치들(TR)이 형성된 부분에는 하부 배향막(LPI)이 도포되지 않기 때문에, 이 부분에 실링재(SEAL)를 도포할 경우, 실링재(SEAL)의 합착력을 충분히 확보할 수 있다. 이 상태에서, 트랜치들(TR)이 형성된 비 표시 영역(NA)의 표면 위에 실링재(SEAL)를 도포하고, 표시 영역(AA)의 내부 표면 위에는 액정 층(LC)을 도포한 후, 상부 패널(UP)과 합착함으로써 액정 표시장치를 완성한다.

본 발명의 제1 및 제2 실시 예들은, 배향막을 최상층으로 도포하고, 다른 기판과 합착하여 완성하는 평판 표시장치에 있어서, 합착력을 개선하는 특징을 갖는다. 합착을 위한 실링재가 도포되는 영역에는 설계적으로 배향막을 도포하지 않으면, 합착력을 확보할 수 있다. 하지만, 실링재가 도포되는 부위는 베젤 영역에 해당하는 데, 협 베젤 구조에서는 베젤 영역이 극히 좁기 때문에, 실질적으로 배향막을 베젤 영역만 제외하고 도포하는 것이 어렵다.

따라서, 본 발명에서 제시한 바와 같이, 배향막을 베젤 영역에 도포하더라도, 배향막의 대부분이 트랜치 내부로 함침되도록 하여, 실링재의 대부분이 합착력이 우수한 다른 박막과 접촉하도록 할 수 있다. 특히, 협 베젤 구조에서는 베젤 영역에 구동 소자 및 배선들이 배치되는데, 이들을 보호하는 보호막이나 평탄화 막을 관통하지 않도록 트랜치를 형성하는 것이 특징이다.

이와 같이 보호막이나 평탄화 막을 관통하지 않는 트랜치를 형성하더라도, 트랜치의 측벽부 각도가 30°미만으로 완만할 경우, 배향막이 상부 표면에 그대로 존재하는 경우가 있다. 따라서, 본 발명에서는 트랜치가 형성된 부위의 상부 표면에서 배향막이 트랜치 내부로 효과적으로 함침되도록 하기 위해, 측벽부 각도가 50°이상이 되도록 한다.

또한, 트랜치의 깊이도 배향막이 트랜치 내부로 효과적으로 함침할 수 있도록 충분한 깊이를 갖는 것이 바람직하다. 깊이에 대한 한정적인 값은 일정치 않기 때문에 특히 한정하지는 않는다. 다만, 평탄화 막 위에 보호막이 더 도포하는 경우, 제조 공정상 평탄화 막에 트랜치를 형성하고, 보호막을 도포하면, 트랜치의 측벽부 각도가 완만해지며, 깊이가 낮아질 수 있다. 그 결과 트랜치의 기능을 충분히 발휘할 수 없을 수 있는 데, 이를 방지하기 위해, 보호막에서 트랜치 부분을 추가로 더 식각하여 충분한 깊이와 측벽부 각도를 확보하는 것이 필요하다.

그리고 트랜치의 형상은 기판의 가장자리 부분에서 배선이나 구동 소자 위에 형성되는데, 배선을 따라 길쭉한 선분 형상으로 형성하거나, 배선과 직교하는 짧은 선분 형상으로 형성할 수 있다. 또는, 단면 형상이 원형, 타원형, 사각형 등과 같은 우물(Well) 형상으로 형성할 수도 있다.

또 다른 측면에서 본 발명을 설명하면, 실링재가 도포되는 부위를 덮는 절연막(평탄화 막 및/또는 절연막)에 요철부를 형성하는 것이 특징이다. 그 결과, 이후에 절연막 위에 배향막을 도포하면, 요철부의 요부(오목한 부분)로 배향막이 함침되어, 철부(볼록한 부분)에는 배향막이 도포되는 것을 방지할 수 있다. 그 후에 실링재를 요철부가 형성된 절연막 위에 도포하면, 실링재가 요철부에서 배향막이 도포되지 않은 철부 및 요철에 의해 형성된 측벽부와 직접 면 접촉을 한다. 즉, 실링재는, 실링재와의 사이에서 접착력이 좋지않은 배향막을 회피하여, 접착력이 우수한 절연막과 접촉함으로써 우수한 합착력을 확보할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.

UP: 상부 패널 LP: 하부 패널
SU: 상부 기판 SL: 하부 기판
NA: 비 표시 영역 DA: 표시 영역
GIP: 구동 소자 T: 박막 트랜지스터
G: 게이트 전극 A: 반도체 채널 층
S: 소스 전극 D: 드레인 전극
GI: 게이트 절연막 PAC: 제1 보호막
PAS: 제2 보호막 PXL: 화소 전극
COM: 공통 전극 CF: 컬러 필터
CFR: 적색 컬러 필터 CFB: 청색 컬러 필터
CFG: 녹색 컬러 필터 BCS: 블랙 컬럼 스페이서
CS: 컬럼 스페이서 LC: 액정 (층)
TR1: 제1 트랜치 TR2: 제2 트랜치
LPI: 하부 배향막 UPI: 상부 배향막

Claims

표시 영역 및 비 표시 영역이 정의된 하부 패널;
상기 하부 패널 상부에 도포된 평탄화 막;
상기 하부 패널의 비표시 영역에서, 상기 평탄화 막의 상부 표면으로부터 일정 깊이를 갖도록 형성되는 하부 표면과, 상기 하부 표면과 상기 상부 표면을 연결하는 제1 측벽부를 갖는 제1 트랜치;
상기 제1 트랜치의 하부 표면과 상기 평탄화 막의 상부 표면에 도포되되, 상기 제1 트랜치가 배치된 상기 평탄화 막의 상부 표면 일부 및 상기 제1 측벽부를 노출하도록 배치되는 하부 배향막; 및
상기 제1 트랜치가 배치된 영역 위에 도포된 실링재를 포함하는 평판 표시장치.
제 1 항에 있어서,
상기 제1 트랜치의 일정 깊이는 상기 평탄화 막의 두께보다 작으며,
상기 실링재는 노출된 상기 평탄화 막의 상부 표면 및 상기 제1 측벽부와 면 접촉하는 평판 표시장치.
제 2 항에 있어서,
상기 제1 측벽부가 상기 하부 표면과 이루는 각도는 적어도 50°인 평판 표시장치.
제 1 항에 있어서,
상기 제1 트랜치의 깊이보다 큰 깊이를 갖는 제2 트랜치를 더 포함하고,
상기 하부 배향막은, 상기 제2 트랜치가 배치된 상기 평탄화 막의 상부 표면 일부를 노출하는 평판 표시장치.
제 4 항에 있어서,
상기 제2 트랜치는, 제2 측벽부를 포함하고,
상기 실링재는 상기 제2 트랜치에 의해 노출된 상기 평탄화 막의 상부 표면 및 상기 제2 측벽부와 면 접촉하는 평판 표시장치.
제 4 항에 있어서,
상기 하부 패널의 비표시 영역에서 상기 제1 트랜치와 중첩되도록 배치된 배선부; 및
상기 배선과 상기 표시 영역 사이에서 상기 제1트랜치와 중첩되도록 배치된 구동 소자를 더 포함하고,
상기 실링재는 상기 구동 소자 및 상기 배선부와 중첩하도록 형성되는 평판 표시장치.
제 6 항에 있어서,
상기 제2 트랜치는 상기 구동 소자 및 상기 배선부의 외각부에 배치된 평판 표시장치.
표시 영역 및 비 표시 영역이 정의된 하부 패널;
상기 하부 패널에 도포된 평탄화 막;
상기 하부 패널의 비표시 영역에서, 상기 평탄화 막의 상부 표면으로부터 일정 깊이를 갖도록 형성되는 하부 표면과, 상기 하부 표면과 상기 상부 표면을 연결하는 측벽부를 갖는 트랜치;
상기 평탄화 막의 상부 표면 및 상기 트랜치의 측벽부를 덮는 보호막;
상기 트랜치의 하부 표면과 상기 보호막의 상부 표면에 도포되되, 상기 트랜치가 배치된 상기 보호막의 상부 표면 일부를 노출하는 하부 배향막; 그리고
상기 트랜치가 배치된 영역 위에 도포된 실링재를 포함하는 평판 표시장치.
제 8 항에 있어서,
상기 트랜치의 일정 깊이는 상기 평탄화막의 두께보다 작으며,
상기 실링재는 노출된 상기 보호막의 상부 표면 및 상기 측벽부와 면 접촉하는 평판 표시장치.
제 8 항에 있어서,
상기 하부 패널의 비표시 영역에서 상기 트랜치와 중첩되도록 배치된 배선부; 및
상기 배선과 상기 표시 영역 사이에서 상기 트랜치와 중첩되도록 배치된 구동 소자를 더 포함하고,
상기 실링재는 상기 구동 소자 및 상기 배선부와 중첩하도록 형성되는 평판 표시장치.
제 10 항에 있어서,
상기 트랜치는 상기 하부 패널의 가장자리와 일정 간격을 두고 상기 하부 패널의 가장자리를 따라 복수개가 서로 나란하게 연장 형성되는 평판 표시장치.
제 1 항에 있어서,
상기 제1 트랜치가 구비된 상기 평탄화막 상에 형성되며, 상기 제1 트랜치의 제1 측벽부에서 상기 평탄화막의 경사면과 직접 접촉하는 보호막을 더 포함하며,
상기 실링재는 상기 제1 트랜치의 제1 측벽부에 형성된 상기 보호막과 직접 접촉하는 평판 표시장치.
제 1 항 내지 제 12 항 중 어느 한항에 있어서,
상기 실링재는 상기 하부 배향막과 직접 접촉하는 평판 표시장치.