TWI531837B - 元件基板及其配向方法 - Google Patents
元件基板及其配向方法 Download PDFInfo
- Publication number
- TWI531837B TWI531837B TW103125992A TW103125992A TWI531837B TW I531837 B TWI531837 B TW I531837B TW 103125992 A TW103125992 A TW 103125992A TW 103125992 A TW103125992 A TW 103125992A TW I531837 B TWI531837 B TW I531837B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- layer
- substrate
- conductive layer
- pixel array
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 105
- 238000000034 method Methods 0.000 title claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000003491 array Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 37
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000004873 anchoring Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- -1 aluminum tin oxide Chemical compound 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WHXAGNPBEKUGSK-UHFFFAOYSA-N zinc antimony(3+) indium(3+) oxygen(2-) Chemical compound [Sb+3].[Zn+2].[O-2].[In+3].[O-2].[O-2].[O-2] WHXAGNPBEKUGSK-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本發明是有關於一種基板及其配向方法，且特別是有關於一種元件基板及其配向方法。
顯示面板包括元件基板、相對於元件基板的對向基板以及配置於元件基板與對向基板之間的顯示介質。以液晶顯示面板為例，顯示介質為多個液晶分子。顯示面板致能時，為使液晶分子的光軸能夠正確且快速地轉至指定方向，以提供對應畫素指定的穿透率，元件基板上通常設有一層配向膜。透過配向膜提供的錨定力(Anchoring force)，多個液晶分子的光軸便可在顯示面板未致能時向指定方向傾斜，即液晶分子具有指定的預傾角(pre-tilt angle)。藉此，當顯示面板致能時，多個液晶分子的光軸便能夠正確且快速地轉至指定方向，進而提供使用者良好的影像品質。
然而，元件基板的周邊區上需設置供測試人員測試元件基板之畫素陣列的測試接墊。一般而言，測試接墊相較於其周圍之膜層具有較高的高度，使得測試接墊與其周圍膜層之間存在一
高度差。當利用一配向工具在配向膜上進行一接觸式配向程序時，配向工具對配向膜之下壓力量便會受到測試接墊與其周圍膜層之間的高度差影響，從而造成元件基板之主動區與周邊區交界附近與主動區中心附近的配向膜具有之錨定力大小不一致，即產生配向不良(rubbing mura)的問題。
本發明提供一種元件基板，其能夠改善配向不良的現象。
本發明提供一種元件基板，包括具有主動區及周邊區的基板、位於主動區內的畫素陣列、位於基板上且與畫素陣列電性連接的多個訊號接墊以及位於周邊區內並與畫素陣列電性連接的至少一測試接墊。測試接墊包括位於周邊區的導電層、覆蓋導電層的絕緣層及位於絕緣層上的接觸圖案層。絕緣層具有至少一接觸開口及至少一溝槽。接觸開口暴露出導電層。接觸圖案層透過接觸開口而與導電層電性連接。部份接觸圖案層位於溝槽內。
本發明提供一種元件基板的配向方法，包括下列步驟：提供上述元件基板；在元件基板上形成配向膜，以覆蓋畫素陣列以及測試接墊；利用一配向工具在配向膜上進行一接觸式配向程序，配向工具係先與測試接墊重疊再與主動區重疊。
基於上述，在本發明一實施例之元件基板中，測試接墊的接觸圖案層向絕緣層的溝槽延伸而使接觸圖案層的一部份位於絕緣層的溝槽內，此時部分的接觸圖案層舖設於溝槽的側壁上而
形成一緩坡。當利用一配向工具在鋪設於測試接墊及畫素陣列上的配向膜上進行一接觸式配向程序時，配向工具便能夠順著上述緩坡以穩定的下壓力量對主動區與周邊區交界附近的部份配向膜以及靠近主動區中心的部份配向膜進行配向。如此一來，元件基板上之各區域上的配向膜便能夠具有相近的錨定力，從而改善習知技術中配向不良的現象。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧滾輪
20‧‧‧布毛
100、100A、100C~100F‧‧‧元件基板
110‧‧‧基板
110a‧‧‧主動區
110b‧‧‧周邊區
110c‧‧‧承載面
120‧‧‧畫素陣列
122、122A‧‧‧畫素結構
122a‧‧‧主動元件
122b‧‧‧畫素電極
122b1‧‧‧畫素電極的分支
122c‧‧‧共用電極
122c1‧‧‧共用電極的分支
130‧‧‧訊號接墊
140、140C、140F‧‧‧測試接墊
142、142D‧‧‧導電層
142a‧‧‧本體部
142b‧‧‧橋接電極
142c‧‧‧開口
144‧‧‧絕緣層
144a、144aA、144aE‧‧‧第一絕緣層
144b‧‧‧第二絕緣層
146‧‧‧接觸圖案層
146a‧‧‧邊緣
150‧‧‧驅動電路
160‧‧‧軟性電路板
A-A’、D-D’‧‧‧剖線
DL‧‧‧資料線
Hc‧‧‧接觸開口
Hp、HpA、HpD、HpE‧‧‧溝槽
d1‧‧‧法線方向
d2‧‧‧方向
d3‧‧‧預定配向方向
SL‧‧‧掃描線
S1‧‧‧第一側壁
S2‧‧‧第二側壁
S3‧‧‧底部
R‧‧‧配向工具
PI‧‧‧配向膜
K‧‧‧元件基板局部
W1、W2、W3‧‧‧寬度
圖1為本發明一實施例之元件基板的上視示意圖。
圖2A為圖1之元件基板局部K的放大示意圖。
圖2B為根據圖2A的剖線A-A’所繪的元件基板局部的剖面示意圖。
圖2C為圖2A之測試接墊的導電層的上視示意圖。
圖3為本發明另一實施例之元件基板的畫素結構、資料線及掃描線的上視示意圖。
圖4為本發明另一實施例之元件基板局部的剖面示意圖。
圖5為本發明又一實施例之元件基板局部的上視示意圖。
圖6A為本發明又一實施例之元件基板局部的上視示意圖。
圖6B為根據圖6A的剖線D-D’所繪的元件基板局部的剖面
示意圖。
圖7為本發明再一實施例之元件基板局部的的剖面示意圖。
圖8為本發明一實施例之元件基板的上視示意圖。
圖1為本發明一實施例之元件基板的上視示意圖。元件
基板100包括基板110、畫素陣列120、多個訊號接墊130以及至少一個測試接墊140。基板110具有主動區110a以及周邊區110b，周邊區110b與主動區110a連接且環繞主動區110a。畫素陣列120位於基板110的主動區110a內。多個訊號接墊130位於基板110的周邊區110b內且與畫素陣列120電性連接。至少一個測試接墊140位於基板110的周邊區110b內且與畫素陣列120電性連接。
在本實施例中，基板110的材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷等)、或是其它可適用的材料。若使用導電材料或金屬製作基板110時，則基板110需具有一層絕緣層(未繪示)，以避免搭載於基板110上的構件發生短路問題。
在本實施例中，畫素陣列120包括陣列排列的多個畫素
結構122。每一畫素結構122包括至少一主動元件122a(例如：薄膜電晶體)以及與主動元件122a電性連接的至少一畫素電極122b。圖1繪示的畫素結構122是以包括一個主動元件122a以及一個畫素電極122b為示例。然而，本發明不限於此，每一畫素結
構包括的主動元件數量可選擇性地為多個；每一畫素結構包括的畫素電極數量可選擇性地為多個；同一畫素結構包括的主動元件數量及畫素電極數量可相同或不同。簡言之，每一畫素結構的畫素電極與主動元件的數量，以及每一畫素結構的畫素電極與主動元件之間的電性連接方式均可視實際需求做適當的設計。
在本實施例中，畫素陣列120可進一步包括多條資料線
DL、多條掃描線SL、驅動電路150(例如驅動晶片)以及軟性電路板(flexible printed circuit，FPC)160。多條資料線DL與對應的畫素結構122電性連接。詳言之，每一資料線DL與對應的多個主動元件122a的源極電性連接。多條掃描線SL與對應的畫素結構122電性連接，且與資料線DL相交。詳言之，每一掃描線SL與對應的多個主動元件122a的閘極電性連接，且掃描線SL的延伸方向可與資料線DL的延伸方向垂直。驅動電路150位於周邊區110b且位於畫素陣列120與多個訊號接墊130之間。多個訊號接墊130可透過驅動電路150與畫素陣列120電性連接。驅動電路150與多條資料線DL以及多條掃描線SL的至少一者電性連接，以驅動畫素陣列120。在本實施例中，驅動電路150可同時與多條資料線DL以及多條掃描線SL電性連接。然而，本發明不限於此，在其他實施例中，驅動電路150亦可與多條資料線DL或多條掃描線SL電性連接。軟性電路板160是用以與多個訊號接墊130接合(bounding)。訊號接墊130與軟性電路板160接合後，軟性電路板160覆蓋在多個訊號接墊130上，並與訊號接墊130電性連接。
測試接墊140位於訊號接墊130旁。在本實施例中，測
試接墊140與多個訊號接墊130亦可分別配置在彼此隔開的不同二列上。測試接墊140可選擇性地設置在基板110的左下角。然而，本發明不限於此，測試接墊140設置的位置可視實際的元件基板100佈局(layout)及製程需求而定。在其他實施例中，測試接墊140亦可選擇性地設置在基板110的左上角、右上角、右下角或基板110的側邊。此外，測試接墊140與多個訊號接墊130間的位置關係亦可做圖1以外的其他適當設計，將於後續實施例中，舉例說明。
測試接墊140是供測試人員輸入一測試訊號至畫素陣列
120，以測試畫素陣列120的功能是否正常。一般而言，測試人員是利用肉眼及手將具有測試訊號的探針與測試接墊140電性接觸，以將測試訊號輸入至畫素陣列120。為使測試人員能夠容易地執行上述測試動作，測試接墊140具有相當的尺寸。舉例而言，測試接墊140的尺寸大於每一訊號接墊130的尺寸。更進一步地說，每一測試接墊140之面積可為每一訊號接墊130之面積的1倍至10倍，但本發明不以此為限。
當元件基板100做為顯示面板的一構件時，為配向顯示
面板中的顯示介質(例如液晶)，元件基板100可進一步包括配向膜PI，以覆蓋畫素陣列120、訊號接墊130以及測試接墊140。值得一提的是，由於測試接墊140具有特殊的結構設計，因此當利用配向工具(例如：滾輪及鋪設於滾輪上的布毛)在配向膜PI上進行
接觸式配向程序時，即使測試接墊140具有相當的尺寸，位於畫素陣列120邊緣或中心的配向膜PI皆能夠被均勻地配向，而使包括元件基板100的顯示面板不易發生習知技術中配向不良的問題。以下將配合圖示具體說明測試接墊140的特殊結構及其能夠改善配向不良問題的機制。
圖2A為圖1之元件基板局部K的放大示意圖。圖2B為
根據圖2A的剖線A-A’所繪的元件基板局部的剖面示意圖。請參照圖2A及圖2B，測試接墊140包括位於周邊區110b(標示於圖2B)的導電層142、覆蓋導電層142的絕緣層144以及位於絕緣層144上的接觸圖案層146。導電層142、絕緣層144以及接觸圖案層146沿著基板110之承載面110c的法線方向d1依序堆疊。
測試接墊140是利用導電層142將接觸圖案層146接收
的測試訊號傳遞至畫素陣列120(繪於圖1)。換言之，導電層142是電性連接於接觸圖案層146與畫素陣列120之間。接觸圖案層146接收測試訊號後，測試訊號可依序經由接觸圖案層146及導電層142進而傳遞至畫素陣列120。在本實施例中，為將測試接墊140的製程與畫素陣列120的製程整合在一起，導電層142與畫素陣列120之主動元件122a(繪於圖1)的閘極可選擇地為同一膜層所形成，但本發明不以此為限。導電層142一般是使用金屬材料，然而，本發明不限於此，根據其他實施例，導電層142亦可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的
堆疊層。
圖2C為圖2A之測試接墊的導電層142的上視示意圖。請參照圖2A、圖2B及圖2C，在本實施例中，導電層142包括本體部142a(標示於圖2C)及電性連接於本體部142a與畫素陣列120(繪於圖1)之間的至少一個橋接電極142b(標示於圖2C)。至少一橋接電極142b之數量可為一個或多個。每一橋接電極142b在垂直於承載面110c的法線方向d1的方向d2上的寬度W1小於本體部142a在垂直於法線方向d1的方向d2上的寬度W2。更進一步地說，每一橋接電極142b在垂直於承載面110c的法線方向d1的方向d2上的寬度W1小於或等於訊號接墊130(繪於圖1)在方向d2上的寬度W3(繪於圖1)。本體部142a與接觸圖案層146以及接觸開口Hc重疊。本體部142a可與接觸圖案層146直接接觸。橋接電極142b電性連接於本體部142a與畫素陣列(繪於圖1)之間。接觸圖案層146的邊緣146a(標示於圖2A)位於橋接電極142b上。從另一角度而言，如圖2C所示，導電層142可選擇性地具有多個開口142c。多個開口142c排列為一環狀結構。導電層142的本體部142a在多個開口142c圍繞的範圍以內。每一橋接電極142b位於本體部142a外以及相鄰二開口142c之間且電性接觸於本體部142a。
請參照圖2A及圖2B，絕緣層144具有至少一接觸開口Hc。接觸開口Hc暴露出導電層142的本體部142a。接觸圖案層146填入接觸開口Hc而與導電層142的本體部142a電性連接。
特別是，絕緣層144具有至少一溝槽Hp。接觸圖案層146的一部份係位於溝槽Hp內。如圖2B所示，接觸圖案層146可遮蔽導電層142且超出導電層142的本體部142a，亦即接觸圖案層146完全遮蔽本體部142a。更進一步地說，每一溝槽Hp具有第一側壁S1、相對於第一側壁S1的第二側壁S2以及連接第一側壁S1與第二側壁S2的底部S3。第一側壁S1較第二側壁S2靠近接觸開口Hc。接觸圖案層146由接觸開口Hc向外延伸，以覆蓋絕緣層144的第一側壁S1且至少局部地覆蓋溝槽Hp的底部S3，但本實施例不侷限於此，接觸圖案層146亦可完全覆蓋溝槽Hp的底部S3。
換言之，接觸圖案層146不覆蓋每一溝槽Hp的第二側壁S2而局部地暴露出每一溝槽Hp的底部S3。接觸圖案層146之至少部份的邊緣146a是位於溝槽Hp內。
值得注意的是，如圖2B所示，當接觸圖案層146向絕緣
層144的溝槽Hp延伸而使接觸圖案層146的一部份位於溝槽Hp之內時，部分的接觸圖案層146舖設於溝槽Hp的第一側壁S1上而形成一緩坡。藉此，當利用配向工具R在配向膜PI上進行一接觸式配向程序(例如：令配向工具R的布毛20以滾輪10的中心軸為轉動中心轉動；接著，令配向膜PI與布毛20接觸且下壓配向工具R；然後，令搭載配向膜PI的元件基板100沿著一預定配向方向d3移動，以使配向工具R先與位於周邊區110b的測試接墊140重疊後再與主動區110a重疊)時，配向工具R便能夠順著上述緩坡以穩定的下壓力量對主動區110a與周邊區110b交界附近的
部份配向膜PI以及靠近主動區110a中心的部份配向膜PI進行配向。如此一來，畫素陣列120(繪於圖1)邊緣上的配向膜PI(即主動區110a與周邊區110b交界附近的配向膜PI)以及畫素陣列120中心附近的配向膜PI(即靠近主動區110a中心的配向膜PI)便能夠具有相近的錨定力，從而配向不良的發生機率或配向不良的嚴重程度能夠降低。
請參照圖2B，在本實施例中，為整合測試接墊140與畫
素陣列120(繪於圖1)的製程，絕緣層144可選擇性地包括第一絕緣層144a以及第二絕緣層144b。第一絕緣層144a位於導電層142上。第二絕緣層144b位於第一絕緣層144a上的。導電層142、第一絕緣層144a、第二絕緣層144b、接觸圖案層146沿著遠離基板110的方向d1依序堆疊。第一絕緣層144a的製作可與畫素陣列120之主動元件122a的閘絕緣層(未繪示)的製作整合在一起。換言之，第一絕緣層144a可選擇性地與位於主動元件122a的閘極與通道之間的閘絕緣層為同一膜層。第二絕緣層144b的製作可與位於畫素電極122b與主動元件122a的汲極之間的平坦層(未繪示)的製作整合在一起。換言之，第二絕緣層144b可選擇性地與平坦層(Passivation)屬於同一膜層。需說明的是，上述絕緣層144的多層結構以及此多層結構與閘絕緣層及平坦層之間的關係是用以舉例說明本發明而非用以限制本發明。在其他實施例中，絕緣層144不一定要為多層結構，且絕緣層144與位於主動區110a上之構件的關係亦可視實際的需求作適當的設計。在本實施例中，第一絕
緣層144a及第二絕緣層144b係分別圖案化(舉例係為不同的蝕刻程序)，以構成溝槽Hp，然本實施例不以此為限，第一絕緣層144a及第二絕緣層144b亦可同時圖案化以形成Hp。
在本實施例中，絕緣層144的材料可為無機材料(例如：
氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述之組合。接觸圖案層146之材料包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層，但本發明不以此為限。在本實施例中，接觸圖案層146與圖1之畫素電極122b的製程可選擇性地整合在一起。換言之，接觸圖案層146可與畫素電極122b可為同一膜層所形成。然而，本發明不限於此，圖3為本發明另一實施例之元件基板的畫素結構、資料線及掃描線的上視示意圖。在圖3的實施例中，畫素結構122A除了主動元件122a、畫素電極122b之外更包括共用電極122c。
共用電極122c的分支122c1與畫素電極122b的分支122b1可交替排列。接觸圖案層146亦可選擇性地與共用電極122c、或同時與共用電極122c及畫素電極122b為同一膜層所形成。在圖3之實施例中，共用電極122c與畫素電極122b實質上可共平面。簡言之，畫素結構122A可為共面切換(In-Plane Switching，IPS)模式的畫素結構。然而，本發明不限於此，在其他實施例中，共用電極122c與畫素電極122b亦可不共平面。簡言之，畫素結構亦可為邊緣場切換(Fringe-Field Switching，FFS)模式的畫素結構，而
接觸圖案層146可選擇性地與共用電極122c和畫素電極122b中與基板110之間的最大距離較大的一者為同一膜層所形成。
請再參照圖2B，在本實施例中，溝槽Hp可選擇性地貫
穿第一、二絕緣層144a、144b而暴露出基板110。換言之，第一、二絕緣層144a、144b分別具有相重合的二開口，而溝槽Hp是由第一、二絕緣層144a、144b之相重合的二開口構成的。然而，本發明不限於此，圖4為本發明另一實施例之元件基板局部的剖面示意圖。圖4之元件基板100A與圖2B之元件基板100相似，因此相同或相對應的元件以相同或相對應的標號表示。在圖4的實施例中，第一絕緣層144aA在主動區110a與周邊區110b的交界附近可不具開口。溝槽HpA可由第二絕緣層144b的單一開口構成，而溝槽HpA暴露出第一絕緣層144aA。元件基板100A具有與元件基板100相似的優點及功效，於此便不再重述。
請再參照圖2A及圖2C，在測試接墊140中，至少一溝槽Hp之數量可為複數個。這些溝槽Hp實質上可構成一環狀結構，以環繞接觸開口Hc。溝槽Hp實質上可不與導電層142重疊。換言之，溝槽Hp是在導電層142之開口142c的正上方。在本實施例中，測試接墊140的多個溝槽Hp的尺寸可相異。詳言之，位在導電層142之本體部142a上下二側之多個溝槽Hp具有相同的第一面積，位在導電層142之本體部142a左右二側之多個溝槽Hp具有相同的第二面積，其中第二面積大於第一面積。然而，本發明之溝槽的型態並不限於圖2A所示。溝槽的型態可視實際的需
求而定。舉例而言，圖5為本發明又一實施例之元件基板局部的上視示意圖。圖5的元件基板100C與圖2A的元件基板100相似，因此相同或相對應的元件以相同或相對應的標號表示。在圖5的實施例中，測試接墊140C的多個溝槽Hp可具有相同尺寸，且均勻地環繞在接觸開口Hc四周。
圖6A為本發明又一實施例之元件基板局部的上視示意
圖。圖6B為根據圖6A的剖線D-D’所繪的元件基板局部的剖面示意圖。請參照圖6A及圖6B，元件基板100D與圖2A及圖2B的元件基板100相似，因此相同或相對應的元件以相同或相對應的標號表示。在圖6A及圖6B的實施例中，導電層142D可不像圖2C之導電層142般具有開口142c，導電層142D可為一完整導電圖案。溝槽HpD可為連續的環狀溝槽，以環繞接觸開口Hc。溝槽HpD暴露出導電層142D。與圖2A及圖2B的實施例類似地，第一、二絕緣層144a、144b亦分別具有相重合的二開口，而呈連續環狀的溝槽HpD亦可由第一、二絕緣層144a、144b之相重合的二開口構成。但本發明不限於此，圖7為本發明再一實施例之元件基板局部的剖面示意圖。圖7的元件基板100E與圖6A及圖6B的元件基板100D相似，因此相同或相對應的元件以相同或相對應的標號表示。在圖7的實施例中，溝槽HpE亦為一連續的環狀溝槽，以環繞接觸開口Hc。與圖6A及圖6B的溝槽HpD不同的是，在圖7的實施例中，第一絕緣層144aE在主動區110a與周邊區110b的交界附近可不具開口。呈連續環狀的溝槽HpE可由第二絕緣層
144b的單一開口構成，而呈連續環狀的溝槽HpE可暴露出第一絕緣層144aE。元件基板100D、100E具有與元件基板100相似的優點，於此便不再重述。
圖8為本發明一實施例之元件基板的上視示意圖。圖8
的元件基板100F與圖1的元件基板100相似，因此相同或相對應的元件以相同或相對應的標號表示。元件基板100F與圖1的元件基板100不同之處在於：元件基板100F之測試接墊140F的位置與元件基板100之測試接墊140的位置不同。詳言之，當軟性電路板160與多個訊號接墊130接合後，測試接墊140F可被軟性電路板160延伸至訊號接墊130外的部分覆蓋。如此一來，使用者便不易察覺到測試接墊140F的設置，而有助於包括元件基板100F之顯示面板的外觀美感提升。
綜上所述，在本發明一實施例之元件基板中，測試接墊
的接觸圖案層向絕緣層的溝槽延伸而使接觸圖案層的一部份位於絕緣層的溝槽內，此時部分的接觸圖案層舖設於溝槽的側壁上而形成一緩坡。當利用一配向工具在鋪設於測試接墊及畫素陣列上的配向膜上進行一接觸式配向程序時，配向工具便能夠順著上述緩坡以穩定的下壓力量對主動區與周邊區交界附近的部份配向膜以及靠近主動區中心的部份配向膜進行配向。如此一來，元件基板上之各區域上的配向膜便能夠具有相近的錨定力，從而改善習知技術中配向不良的現象。
雖然本發明已以實施例揭露如上，然其並非用以限定本
發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧滾輪
20‧‧‧布毛
100‧‧‧元件基板
110‧‧‧基板
110a‧‧‧主動區
110b‧‧‧周邊區
110c‧‧‧承載面
140‧‧‧測試接墊
142‧‧‧導電層
142a‧‧‧本體部
142b‧‧‧橋接電極
144‧‧‧絕緣層
144a‧‧‧第一絕緣層
144b‧‧‧第二絕緣層
146‧‧‧接觸圖案層
146a‧‧‧邊緣
A-A’‧‧‧剖線
Hc‧‧‧接觸開口
Hp‧‧‧溝槽
d1‧‧‧法線方向
d3‧‧‧預定配向方向
S1‧‧‧第一側壁
S2‧‧‧第二側壁
S3‧‧‧底部
R‧‧‧配向工具
PI‧‧‧配向膜
Claims (9)
- 一種元件基板，包括：一基板，具有一主動區以及一周邊區；一畫素陣列，位於該基板之該主動區內；多個訊號接墊，位於該基板上且與該畫素陣列電性連接；以及至少一測試接墊，位於該周邊區內並與該畫素陣列電性連接，其中該測試接墊包括：一導電層，位於該周邊區；一絕緣層，覆蓋該導電層，其中該絕緣層具有至少一接觸開口以及至少一溝槽，該接觸開口暴露出該導電層，且該至少一溝槽係為一環狀結構以環繞該接觸開口；以及一接觸圖案層，位於該絕緣層上，其中該接觸圖案層透過該接觸開口而與該導電層電性連接，且該接觸圖案層之一部份位於該溝槽內。
- 如申請專利範圍第1項所述的元件基板，其中該測試接墊的尺寸大於每一該訊號接墊的尺寸。
- 如申請專利範圍第1項所述的元件基板，更包括：一軟性電路板，覆蓋在該些訊號接墊上，以與該些訊號接墊電性連接，該軟性電路板更覆蓋該測試接墊。
- 如申請專利範圍第1項所述的元件基板，其中該絕緣層包括： 一第一絕緣層位於該導電層上；以及一第二絕緣層位於該第一絕緣層上，其中該溝槽係貫穿該第二絕緣層以暴露出該第一絕緣層。
- 如申請專利範圍第1項所述的元件基板，其中該導電層包括：一本體部，與該接觸圖案層以及該接觸開口重疊；以及至少一橋接電極，電性連接於該本體部以及該畫素陣列之間，其中該至少一溝槽之數量係為複數個，該些溝槽實質上不與該導電層重疊。
- 如申請專利範圍第5項所述的元件基板，其中該至少一橋接電極之數量係為複數個，每一該橋接電極的寬度小於該本體部的寬度，其中該絕緣層包括：一第一絕緣層，位於該導電層上；以及一第二絕緣層，位於該第一絕緣層上，其中該些溝槽係暴露出該第一絕緣層或該基板。
- 如申請專利範圍第1項所述的元件基板，更包括：一配向膜，覆蓋該畫素陣列、該些訊號接墊以及該測試接墊。
- 如申請專利範圍第1項所述的元件基板，其中該畫素陣列包括：一畫素電極以及一共通電極，該接觸圖案層與該畫素電極或該共通電極為同一膜層所形成，該接觸圖案層之材料係包括透明金屬氧化物。
- 一種元件基板的配向方法，包括：提供如申請專利範圍第1項所述之該元件基板；在該元件基板上形成一配向膜，以覆蓋該畫素陣列以及該至少一測試接墊；以及利用一配向工具在該配向膜上進行一接觸式配向程序，該配向工具係先與該至少一測試接墊重疊再與該主動區重疊。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103125992A TWI531837B (zh) | 2014-07-30 | 2014-07-30 | 元件基板及其配向方法 |
| CN201410534206.2A CN104267553B (zh) | 2014-07-30 | 2014-10-11 | 元件基板及其配向方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103125992A TWI531837B (zh) | 2014-07-30 | 2014-07-30 | 元件基板及其配向方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201604617A TW201604617A (zh) | 2016-02-01 |
| TWI531837B true TWI531837B (zh) | 2016-05-01 |
Family
ID=52159085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103125992A TWI531837B (zh) | 2014-07-30 | 2014-07-30 | 元件基板及其配向方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104267553B (zh) |
| TW (1) | TWI531837B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105137678B (zh) | 2015-10-15 | 2018-06-19 | 深圳市华星光电技术有限公司 | 一种像素电极结构及液晶显示面板 |
| CN105259709B (zh) * | 2015-10-28 | 2018-11-02 | 深超光电（深圳）有限公司 | 阵列基板及液晶显示面板 |
| KR101931768B1 (ko) * | 2016-06-30 | 2018-12-24 | 삼성디스플레이 주식회사 | 전자 장치 |
| CN108962016B (zh) * | 2018-08-20 | 2021-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080022354A (ko) * | 2006-09-06 | 2008-03-11 | 삼성전자주식회사 | 액정표시장치 |
| TWI370257B (en) * | 2008-07-15 | 2012-08-11 | Au Optronics Corp | Panel circuit structure |
| JP5521305B2 (ja) * | 2008-10-08 | 2014-06-11 | セイコーエプソン株式会社 | 液晶装置の製造方法および液晶装置 |
| CN101697052B (zh) * | 2009-09-18 | 2011-08-10 | 友达光电股份有限公司 | 主动元件阵列母基板及其制作方法 |
| CN102495505A (zh) * | 2011-12-21 | 2012-06-13 | 友达光电股份有限公司 | 一种用于液晶显示器组装时的静电防护方法 |
-
2014
- 2014-07-30 TW TW103125992A patent/TWI531837B/zh not_active IP Right Cessation
- 2014-10-11 CN CN201410534206.2A patent/CN104267553B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN104267553B (zh) | 2017-04-12 |
| CN104267553A (zh) | 2015-01-07 |
| TW201604617A (zh) | 2016-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101097333B1 (ko) | 액정표시장치 | |
| KR102045034B1 (ko) | 협 베젤 평판 표시장치 | |
| JP5437971B2 (ja) | 液晶表示装置 | |
| US8189160B2 (en) | Display substrate and liquid crystal display panel having the same | |
| US20150261050A1 (en) | Display device | |
| KR101484022B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| US10520761B2 (en) | Method of producing substrate having alignment mark | |
| US9638963B2 (en) | Display device | |
| US10282005B2 (en) | Touch display panel, manufacturing method and detecting method for the same | |
| JP2010181563A (ja) | 表示装置、タッチセンサ、および、表示装置の製造方法 | |
| JP2006259725A (ja) | 横電界方式の液晶表示素子及びその製造方法 | |
| TWI531837B (zh) | 元件基板及其配向方法 | |
| CN108241227B (zh) | 用于液晶显示器的阵列基板和包括其的液晶显示器 | |
| JP2008076800A (ja) | 液晶装置及び電子機器 | |
| TWI515482B (zh) | 液晶顯示裝置 | |
| KR101778364B1 (ko) | 디스플레이 디바이스 | |
| US20110317115A1 (en) | Liquid crystal display device and method for manufacturing same | |
| KR20140086395A (ko) | 액정 디스플레이 장치 및 그 제조방법 | |
| JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
| JP4722538B2 (ja) | 表示装置 | |
| KR101878481B1 (ko) | 칼라 필터 층을 포함하는 고 투과율 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2010139962A (ja) | アレイ基板、平面表示装置、マザー基板及びアレイ基板の製造方法 | |
| KR101875044B1 (ko) | 게이트 인 패널 구조 액정표시장치용 어레이 기판 | |
| JP2009020421A (ja) | 液晶装置及び電子機器 | |
| JP5207947B2 (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |