CN108962016B - 一种阵列基板、显示面板及显示装置 - Google Patents

Abstract

本申请提供了一种阵列基板、显示面板及显示装置，其中，阵列基板通过将信号输入电极设置在绑定区域，由于绑定区域位于阵列基板的边缘，距离有效显示区域较远，在rubbing过程中Rubbing布从信号输入电极到有效显示区域的距离相对现有技术增大，这样在PI配向工序中可以减小信号输入电极与周边位置膜厚差异的影响，使得信号输入电极对应的有效显示区域与有效显示区域其他位置的摩擦效果差异减小，进而提高显示产品显示亮度的均一性，同时可以提高产品良率、降低生产成本。

Description

一种阵列基板、显示面板及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板、显示面板及显示装置。

背景技术

现有显示产品的制作过程中，为了在模组工序投入前检出显示屏中存在的不良，一般会在显示屏上设计cell test对合测试相关的电路。由于模组投入前的显示屏尚未贴附偏光片，也没有焊接IC和FPC，因此不能直接点亮。为了以相对简单的方式点亮显示屏，通常会在显示屏的引线区将所有Gate扫描线和Data数据线分组连接，并将分组后的走线引出连接至Cell test pad测试端子上。当通过外部探针给cell test pad加载合适的电学信号时，配合外置偏光片，即可点亮显示屏，以检测产品中存在的不良。

然而，由于cell test pad设置在引线区，距离有效显示区域较近，cell test pad与周边位置的膜厚不均一容易在PI配向工序中造成Rubbing摩擦效果的不均一，进而导致cell test pad相对应的有效显示区域中出现mura不良，即显示不均一。

发明内容

本发明提供及一种阵列基板、显示面板及显示装置，以提高显示均一性。

为了解决上述问题，本发明公开了一种阵列基板，所述阵列基板包括绑定区域和有效显示区域；

所述绑定区域的阵列基板包括：基板以及设置在所述基板上的信号输入电极和多个分立的绑定电极；所述有效显示区域内设置有多条信号线；

所述信号输入电极与所述多条信号线连接，用于向所述多条信号线输入检测信号。

可选地，所述基板包括：

衬底，以及依次层叠设置在所述衬底上的第一金属层、第一介质层和第二介质层，其中所述第一金属层靠近所述衬底设置，所述第一金属层包括多个分立的绑定位；

所述信号输入电极和所述绑定电极设置在所述第二介质层背离所述衬底的一侧，并分别通过设置在所述第一介质层和所述第二介质层上的过孔与对应的绑定位连接。

可选地，所述信号输入电极为连续的透明电极。

可选地，所述信号输入电极沿第一方向的尺寸大于0.3mm且小于0.8mm，沿第二方向的尺寸大于0.3mm且小于0.8mm；其中，所述第一方向与所述信号线的延伸方向垂直，所述第二方向与所述信号线的延伸方向平行。

可选地，所述绑定电极沿所述第一方向的尺寸大于0.1mm且小于0.3mm，沿所述第二方向的尺寸大于0.3mm且小于0.8mm。

可选地，所述阵列基板还包括引线区域，所述引线区域内设置有短路棒，所述多条信号线通过所述短路棒与所述信号输入电极连接。

可选地，所述信号线为数据信号线。

可选地，所述信号输入电极的膜层厚度与所述绑定电极的膜层厚度之差小于预设阈值。

为了解决上述问题，本发明还公开了一种显示面板，包括任一实施例所述的阵列基板。

为了解决上述问题，本发明还公开了一种显示装置，包括任一实施例所述的阵列基板。

与现有技术相比，本发明包括以下优点：

本申请提供了一种阵列基板、显示面板及显示装置，其中，阵列基板包括绑定区域和有效显示区域；所述绑定区域的阵列基板包括：基板以及设置在所述基板上的信号输入电极和多个分立的绑定电极；所述有效显示区域内设置有多条信号线；所述信号输入电极与所述多条信号线连接，用于向所述多条信号线输入检测信号。本申请技术方案通过将信号输入电极设置在绑定区域，由于绑定区域位于阵列基板的边缘，距离有效显示区域较远，在rubbing过程中Rubbing布从信号输入电极到有效显示区域的距离相对现有技术增大，这样在PI配向工序中可以减小信号输入电极与周边位置膜厚差异的影响，使得信号输入电极对应的有效显示区域与有效显示区域其他位置的摩擦效果差异减小，进而提高显示产品显示亮度的均一性，同时可以提高产品良率、降低生产成本。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1示出了现有技术一种阵列基板的平面结构示意图；

图2示出了现有技术存在的画面显示不良示意图；

图3示出了现有技术阵列基板在AA’位置的剖面结构示意图；

图4示出了现有技术阵列基板在BB’位置的剖面结构示意图；

图5示出了本申请一实施例提供的一种阵列基板的平面结构示意图；

图6示出了本申请一实施例提供的另一种阵列基板的平面结构示意图；

图7示出了本申请一实施例提供的阵列基板在CC’位置和DD’位置的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

在本发明的描述中，除非另有说明，″多个”的含义是两个或两个以上；术语″上”、″下”、″左”、″右”、″内”、″外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的机或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

参照图1示出了现有技术一种阵列基板的结构示意图。所有Data走线11在阵列基板下侧的layout扇出区域被分组连接并最终连接至cell test pad测试端子12上。阵列基板的下侧边缘设置有绑定区域13，绑定区域内设置有有效绑定电极131，以及为了提高膜厚均一性而设置的虚拟绑定电极132。

参照图2示出了现有技术阵列基板应用于显示产品后，在cell test pad 12对应的Active Area有效显示区域出现的亮度不均现象，即mura不良。这是由于在cell testpad 12位置(AA’位置)和周边位置(BB’位置)的膜层设计不同，如图3和图4分别示出了AA’位置和BB’位置处的剖面结构示意图。其中，AA’位置处的膜层包括金属层31、介质层32、介质层33和ITO层34，膜层厚度为金属层31、介质层32、介质层33和ITO层34之和。而BB’位置处的膜层包括介质层32和介质层33，膜层厚度为介质层32和介质层33之和。相比之下，AA’位置比BB’位置的膜层多出金属层31和ITO层34两层，因此厚度更厚。

由于cell test pad 12位置距离Active Area区域很近，当进行到竖向Rubbing工序时，Rubbing布受到AA’和BB’位置处膜层厚度不均的影响较大，当Rubbing布行进至Active Area区域时，cell test pad 12对应Active Area区域的PI摩擦效果和ActiveArea内其他位置存在细微差异，这种细微差异最终导致显示产品点亮后出现显示亮度不均一的情况(Rubbing mura不良)。

为了解决上述问题，本申请一实施例提供了一种阵列基板，参照图5和图6，该阵列基板可以包括绑定区域501和有效显示区域502；绑定区域501的阵列基板可以包括：基板51以及设置在基板51上的信号输入电极52和多个分立的绑定电极53；有效显示区域502内设置有多条信号线54；信号输入电极52与多条信号线54连接，用于向多条信号线54输入检测信号。

其中，绑定电极53可以包括有效绑定电极531和虚拟绑定电极532。在实际应用中，有效绑定电极531可以是FPC lead，虚拟绑定电极532可以是dummy FPC lead。

信号输入电极52可以位于虚拟绑定电极532之间，如图5所示；也可以位于有效绑定电极531之间，如图6所示；还可以位于虚拟绑定电极532和有效绑定电极531之间。

具体的，绑定区域501靠近阵列基板的边缘设置，该阵列基板还可以包括引线区503，引线区503位于绑定区域501和有效显示区域502之间。在实际应用中，引线区503内还可以设置有用于与有效绑定电极531连接的IC引脚56。

信号线可以为数据信号线(Data走线)或者扫描信号线(Gate走线)。本实施例以数据信号线为例进行说明，Data走线在阵列基板的引线区503的IC引脚56处被分组并最终连接至信号输入电极52上。信号输入电极52与多条信号线54连接的方式可以有多种，例如多条信号线54可以通过设置在引线区503的短路棒55连接至信号输入电极52。

本实施例提供的阵列基板，通过将信号输入电极设置在绑定区域，由于绑定区域位于阵列基板的边缘，距离有效显示区域较远，在rubbing过程中Rubbing布从信号输入电极到有效显示区域的距离相对现有技术增大，这样在PI配向工序中可以减小信号输入电极与周边位置膜厚差异的影响，使得信号输入电极对应的有效显示区域与有效显示区域其他位置的摩擦效果差异减小，进而提高显示产品显示亮度的均一性，同时可以提高产品良率、降低生产成本。

为了进一步减小信号输入电极52和绑定电极53之间的膜厚差异对rubbing效果的影响，信号输入电极52的膜层厚度与绑定电极53的膜层厚度之差小于预设阈值。其中，预设阈值可以根据实际工艺以及显示效果等参数预先确定，本申请对其具体数值不作限定。

在上述实施例的一种实现方式中，参照图7示出了图5和图6中CC’位置和DD’位置处阵列基板的剖面示意图，其中，基板51可以包括：衬底71，以及依次层叠设置在衬底71上的第一金属层72、第一介质层73和第二介质层74，其中第一金属层72靠近衬底71设置，第一金属层72包括多个分立的绑定位；信号输入电极52和绑定电极53设置在第二介质层74背离衬底71的一侧，并分别通过设置在第一介质层73和第二介质层74上的过孔与对应的绑定位连接。信号输入电极52和绑定电极53可以同步形成，材质均可以是ITO等透明电极材料。

多个分立的绑定电极53可以与第一金属层72的绑定位一一对应并通过过孔连接，如图7中DD’部分所示。为了增大外部探针与信号输入电极之间的接触面积，提高测试效率，信号输入电极52可以为连续的透明电极，即一个信号输入电极52与多个绑定位对应并通过过孔连接，如图7中CC’部分所示。

信号输入电极52位置CC’对应的阵列基板的厚度为基板51的厚度与信号输入电极52的厚度之和，绑定电极53位置DD’对应的阵列基板的厚度为基板51的厚度与绑定电极53的厚度之和，本实施例中由于信号输入电极52与绑定电极53是同步形成在基板51上，因此，信号输入电极52位置CC’与绑定电极53位置DD’对应的阵列基板的厚度相同，即没有引入膜层厚度不均。因此，信号输入电极52不会影响有效显示区域的Rubbing均一性，当该阵列基板应用于显示产品中并被点亮时，整个屏幕的亮度显示均一，不会存在Rubbing mura不良。其中，基板51的厚度为衬底71、第一金属层72、第一介质层73和第二介质层74的厚度之和。

信号输入电极52沿第一方向x的尺寸可以大于0.3mm且小于0.8mm，沿第二方向y的尺寸可以大于0.3mm且小于0.8mm；其中，第一方向x与信号线的延伸方向垂直，第二方向y与信号线的延伸方向平行。图5和图6中是以信号线为数据信号线示出的，则第一方向x是与数据信号线垂直的方向，第二方向y是与数据信号线平行的方向。绑定电极53沿第一方向x的尺寸可以大于0.1mm且小于0.3mm，沿第二方向y的尺寸可以大于0.3mm且小于0.8mm。例如，信号输入电极52沿第一方向x和第二方向y的尺寸分别为0.5mm和0.5mm，绑定电极53沿第一方向x和第二方向y的尺寸分别为0.2mm和0.7mm。

在实际应用中，可以通过增加多个有效绑定电极531如FPC lead或采用虚拟绑定电极532如dummy FPC lead组成一个信号输入电极52的方案设计。当信号输入电极52通过增加的多个有效绑定电极531如FPC lead组成时，需要增大FPC lead区的宽度，甚至可能需要FPC变更设计或增加长度。当信号输入电极52采用多个虚拟绑定电极532如dummy FPClead组成时，无需增大FPC lead区的宽度，更不需要FPC变更设计或增加长度。因此，在实际应用中，优选采用多个虚拟绑定电极532如dummy FPC lead组成一个信号输入电极52的方案设计。

在实际应用中，由于竖向rubbing引起的mura不良较为普遍，因此信号线为数据信号线时，可以明显提升显示产品的画面品质。

该实施例提供的阵列基板，通过增加多个有效绑定电极531如FPC lead或采用虚拟绑定电极532如dummy FPC lead组成一个信号输入电极52的方案设计，可以有效避免因在引线区单独设计号输入电极52而引入的图形、段差的不均一，从而解决信号输入电极52导致的Rubbing mura不良。采用如上设计，不仅可以提高产品生产良率，节约生产成本，同时也能够大大提升产品显示的均一性和画面品质。

本申请另一实施例还提供了一种显示面板，该显示面板可以上述任一实施例所述的阵列基板。

本申请另一实施例还提供了一种显示装置，该显示装置可以上述任一实施例所述的阵列基板。

需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本申请实施例提供了一种阵列基板、显示面板及显示装置，其中，阵列基板包括一个或多个测试单元，各所述测试单元包括绑定区域和有效显示区域；所述绑定区域的阵列基板包括：基板以及设置在所述基板上的信号输入电极和多个分立的绑定电极；所述有效显示区域内设置有多条信号线；所述信号输入电极与所述多条信号线连接，用于向所述多条信号线输入检测信号。本申请技术方案通过将信号输入电极设置在绑定区域，由于绑定区域位于阵列基板的边缘，距离有效显示区域较远，在rubbing过程中Rubbing布从信号输入电极到有效显示区域的距离相对现有技术增大，这样在PI配向工序中可以减小信号输入电极与周边位置膜厚差异的影响，使得信号输入电极对应的有效显示区域与有效显示区域其他位置的摩擦效果差异减小，进而提高显示产品显示亮度的均一性，同时可以提高产品良率、降低生产成本。

进一步地，通过设置信号输入电极的膜层厚度与绑定电极的膜层厚度之差小于预设阈值，可以避免信号输入电极和绑定电极之间的膜厚差异对rubbing效果的影响，进一步提高摩擦效果的均一性，提高显示产品显示亮度的均一性，同时进一步提高产品良率、降低生产成本。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语″包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种阵列基板、显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种阵列基板，其特征在于，所述阵列基板包括绑定区域和有效显示区域；

所述绑定区域的阵列基板包括：基板以及设置在所述基板上的信号输入电极和多个分立的绑定电极；所述信号输入电极设置在所述多个分立的绑定电极之间；所述有效显示区域内设置有多条信号线；

所述信号输入电极与所述多条信号线连接，用于向所述多条信号线输入检测信号；

其中，所述基板包括：

衬底，以及依次层叠设置在所述衬底上的第一金属层、第一介质层和第二介质层，其中所述第一金属层靠近所述衬底设置，所述第一金属层包括多个分立的绑定位；

所述信号输入电极和所述绑定电极设置在所述第二介质层背离所述衬底的一侧，并分别通过设置在所述第一介质层和所述第二介质层上的过孔与对应的绑定位连接；

所述信号输入电极的膜层厚度与所述绑定电极的膜层厚度之差小于预设阈值。

2.根据权利要求1所述的阵列基板，其特征在于，所述信号输入电极为连续的透明电极。

3.根据权利要求1所述的阵列基板，其特征在于，所述信号输入电极沿第一方向的尺寸大于0.3mm且小于0.8mm，沿第二方向的尺寸大于0.3mm且小于0.8mm；其中，所述第一方向与所述信号线的延伸方向垂直，所述第二方向与所述信号线的延伸方向平行。

4.根据权利要求3所述的阵列基板，其特征在于，所述绑定电极沿所述第一方向的尺寸大于0.1mm且小于0.3mm，沿所述第二方向的尺寸大于0.3mm且小于0.8mm。

5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括引线区域，所述引线区域内设置有短路棒，所述多条信号线通过所述短路棒与所述信号输入电极连接。

6.根据权利要求1所述的阵列基板，其特征在于，所述信号线为数据信号线。

7.一种显示面板，其特征在于，包括权利要求1至6任一项所述的阵列基板。

8.一种显示装置，其特征在于，包括权利要求1至6任一项所述的阵列基板。

Images