KR20190125002A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20190125002A
KR20190125002A KR1020180049183A KR20180049183A KR20190125002A KR 20190125002 A KR20190125002 A KR 20190125002A KR 1020180049183 A KR1020180049183 A KR 1020180049183A KR 20180049183 A KR20180049183 A KR 20180049183A KR 20190125002 A KR20190125002 A KR 20190125002A
Authority
KR
South Korea
Prior art keywords
read
memory
target data
ecc decoding
data
Prior art date
Application number
KR1020180049183A
Other languages
English (en)
Other versions
KR102567314B1 (ko
Inventor
홍지만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180049183A priority Critical patent/KR102567314B1/ko
Priority to US16/196,471 priority patent/US10977117B2/en
Priority to CN201811534099.8A priority patent/CN110413440A/zh
Publication of KR20190125002A publication Critical patent/KR20190125002A/ko
Application granted granted Critical
Publication of KR102567314B1 publication Critical patent/KR102567314B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템의 동작방법에 있어서, 복수의 리드 전압들 각각으로 타겟 페이지에 저장된 상기 타겟 데이터를 판독하는 단계; 상기 타겟 데이터에 대응하는 판독 데이터를 복수의 래치들 각각에 순차적으로 저장하는 단계; 제 1 래치에 저장된 제 1 판독 데이터에 대하여 제 1 ECC 복호를 수행하는 단계; 및 상기 제 1 ECC 복호가 실패한 경우, 제 2 래치에 저장된 제 2 판독 데이터에 대하여 제 2 ECC 복호를 수행하는 단계를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 효율적으로 리드 동작을 수행할 수 있는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 본 발명의 실시 예에 따른 메모리 시스템은 호스트 요청에 대응하는 타겟 데이터에 대한 리드 동작을 효율적으로 수행할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법에 있어서, 복수의 리드 전압들 각각으로 타겟 페이지에 저장된 상기 타겟 데이터를 판독하는 단계; 상기 타겟 데이터에 대응하는 판독 데이터를 복수의 래치들 각각에 순차적으로 저장하는 단계; 제 1 래치에 저장된 제 1 판독 데이터에 대하여 제 1 ECC 복호를 수행하는 단계; 및 상기 제 1 ECC 복호가 실패한 경우, 제 2 래치에 저장된 제 2 판독 데이터에 대하여 제 2 ECC 복호를 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템에 있어서, 페이지 버퍼에 복수의 래치들을 포함하는 리드/라이트 회로, 복수의 리드 전압들 각각으로 타겟 페이지에 저장된 상기 타겟 데이터를 판독하며, 상기 타겟 데이터에 대응하는 판독 데이터를 상기 복수의 래치들 각각에 순차적으로 저장하도록 상기 리드/라이트 회로를 제어하는 제어회로를 포함하는 메모리 장치; 및 제 1 래치에 저장된 제 1 판독 데이터에 대하여 제 1 ECC 복호를 수행하고, 상기 제 1 ECC 복호가 실패한 경우, 제 2 래치에 저장된 제 2 판독 데이터에 대하여 제 2 ECC 복호를 수행하는 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치에 있어서, 페이지 버퍼에 복수의 래치들을 포함하는 리드/라이트 회로; 및 복수의 리드 전압들 각각으로 타겟 페이지에 저장된 상기 타겟 데이터를 판독하며, 상기 타겟 데이터에 대응하는 판독 데이터를 상기 복수의 래치들 각각에 순차적으로 저장하도록 상기 리드/라이트 회로를 제어하는 제어회로를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 호스트로부터 요청된 타겟 데이터에 대한 리드 동작을 효율적으로 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 메모리 시스템의 구조를 나타낸 도면이다.
도 6은 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 개략적으로 나타내는 흐름도이다.
도 7 내지 도 15은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 회로(PMC: Power Management circuit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMC(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 셀 어레이(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 셀 어레이(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 셀 어레이(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 구조를 나타낸 도면이다.
메모리 시스템(110)은 도 1에서 설명된 바와 같이, 컨트롤러(130)와 메모리 장치(150)를 포함할 수 있다. 나아가, 메모리 장치(150)는 리드/라이트 회로(320), 메모리 셀 어레이(330)뿐만 아니라 제어 회로(510) 및 데이터 입출력 회로(530)를 더 포함할 수 있다. 이하에서는 호스트(102)가 타겟 데이터에 대한 리드 커맨드를 이슈하였다고 가정한다. 나아가, 도 5에서 컨트롤러(130)가 메모리 장치(150)에 데이터(DATA), 커맨드(CMD) 및 주소(ADDR)를 개별적으로 제공할 수 있다. 반면에, 도5와는 상이하게, 컨트롤러(130)는 데이터, 커맨드 및 주소를 동일한 I/O 버스를 통하여 제공할 수도 있다.
본 발명의 일 실시 예에 따른 컨트롤러(130)는 호스트(102)로부터 타겟 데이터에 대한 리드 커맨드 및 타겟 데이터에 대응하는 어드레스 정보를 전달받을 수 있다. 컨트롤러(130)는 전달받은 리드 커맨드 및 어드레스 정보에 기초하여 타겟 데이터를 리드하도록 메모리 장치(150)를 제어할 수 있다.
구체적으로, 제어회로(510)는 타겟 데이터에 대한 리드 커맨드 및 어드레스 정보를 컨트롤러(130)로부터 전달받을 수 있다. 제어회로(510)는 전달받은 리드 커맨드 및 어드레스 정보에 기초하여 타겟 데이터를 리드하도록 전압공급부(310) 및 리드/라이트 회로(320)를 제어할 수 있다. 비록, 도 5에는 도시되지 아니하였으나, 전압공급부(310)는 어드레스 정보에 기초하여 타겟 데이터가 저장된 워드라인 및 비트라인에 타겟 데이터를 리드할 수 있도록 초기 리드 전압(initial read voltage)을 인가할 수 있다. 또한, 리드/라이트 회로(320)는 리드 커맨드 및 어드레스 정보에 기초하여 타겟 데이터를 전압공급부(310)에서 인가된 초기 리드 전압을 활용하여 리드할 수 있다. 나아가, 리드/라이트 회로(320)는 리드된 타겟 데이터(이하, 판독 데이터, read data)를 리드/라이트 회로(320)에 포함된 페이지 버퍼 내부 래치에 저장할 수 있다. 페이지 버퍼는 복수의 래치를 포함할 수 있다. 그 후, 데이터 입출력 회로(530)는 래치에 저장된 판독 데이터를 컨트롤러(130)로 출력할 수 있다.
컨트롤러(130)는 메모리 장치(150)로부터 출력된 판독 데이터에 대한 ECC 복호 동작(error correction code decoding operation)을 수행할 수 있다. 구체적으로, 도 5에 도시되진 아니하였으나, ECC 유닛(138)은 판독 데이터에 대한 ECC 복호 동작을 수행할 수 있다. 이때, 컨트롤러(130)가 ECC 복호된 판독 데이터(이하, 복호 데이터, decoded data)에 기초하여 타겟 데이터에 대한 리드 동작의 성공 여부를 판단할 수 있다. 만약, 복호 데이터가 사전 설정된 성공 기준을 만족한다면, 예를 들면, 상기 ECC 복호 동작에 대한 에러비트 수가 사전 설정된 에러 비트 수보다 작다면, 컨트롤러(130)는 타겟 데이터에 대한 리드 동작을 성공으로 판단할 수 있다. 반면에, 사전 설정된 성공 기준을 만족하지 못하였다면, 예를 들면, ECC 복호 동작에 대한 에러비트 수가 사전 설정된 에리비트 수보다 크거나 같다면, 컨트롤러(130) 타겟 데이터에 대한 리드 동작을 실패로 판단할 수 있으며, 컨트롤러(130)는 리드 전압을 변경하여 타겟 데이터를 다시 리드하도록 메모리 장치(150)를 제어할 수 있다.
구체적으로, 제어회로(510)는 타겟 데이터를 다시 리드하기 위한 커맨드 및 타겟 데이터에 대응하는 어드레스 정보를 컨트롤러(130)로부터 전달받을 수 있다.
제어회로(510)는 앞서 사용된 초기 리드 전압과는 다른 리드 전압으로 변경하기 위하여 전압공급부(310)를 제어할 수 있다. 예를 들면, 제어회로(510)는 리드전압 테이블(read voltage table)에 기초하여 리드 전압을 변경할 수 있다. 리드전압 테이블은 제어회로(510)에 저장될 수 있으며, 복수의 리드 전압이 리드전압 테이블에 기록되어 있을 수 있다. 나아가, 리드전압 테이블에 기록된 복수의 리드 전압들 간에는 우선순위가 존재할 수 있다. 이하에서는 설명의 편의를 위하여 리드전압 테이블에 우선순위에 따라 기재된 제 1 내지 제 6 리드 전압이 기록되어 있다고 가정한다. 제어회로(510)는 제 1 내지 제 6 리드 전압이 순차적으로 타겟 데이터에 대응하는 어드레스에 인가될 수 있도록 전압공급부(310)를 제어할 수 있다. 그에 따라, 전압공급부(310)는 제 1 내지 제 6 리드 전압을 순차적으로 타겟 데이터에 대응하는 워드라인 및 비트라인에 인가할 수 있다.
리드/라이트 회로(320)는 순차적으로 인가되는 제 1 내지 제 6 리드 전압 각각을 활용하여 타겟 데이터를 순차적으로 리드하여 래치에 각각 저장할 수 있다. 예를 들어, 리드/라이트 회로(320)에 포함된 페이지 버퍼들 각각에 3개의 래치가 포함된다면, 리드/라이트 회로(320)는 제 1 리드 전압으로 타겟 데이터를 리드한 제 1 판독 데이터를 제 1 래치에 저장하고, 제 2 리드 전압으로 타겟 데이터를 리드한 제 2 판독 데이터를 제 2 래치에 저장하며, 제 3 리드 전압으로 타겟 데이터를 리드한 제 3 판독 데이터를 제 3 래치에 저장할 수 있다. 그 후, 제 1 래치에 저장된 제 1 판독 데이터가 컨트롤러(130)로 데이터 입출력(530)를 통하여 출력되면, 리드/라이트 회로(320)는 제 4 리드 전압으로 타겟 데이터를 리드한 제 4 판독 데이터를 제 1 래치에 저장할 수 있다. 동일한 원리로, 제 5 판독 데이터 및 제 6 판독 데이터 각각은 제 2 래치 및 제 3 래치에 저장될 수 있다. 판독 데이터가 복수의 래치들 각각에 저장되는 동작은 컨트롤러(130)에서 수행되는 ECC 복호 동작과는 무관하게 수행될 수 있다. 즉, 컨트롤러(130)가 제 1 판독 데이터에 대한 ECC 복호 동작을 수행하는 도중에, 리드/라이트 회로(320)는 제 4 판독 데이터를 제1 래치에 저장할 수 있다.
또 다른 예를 들면, 제어회로(510)는 리드 전압을 순차적으로 일정하게 오름차수 혹은 내림차수로 변경하여 복수의 리드 전압들이 각각 타겟 데이터에 대응하는 어드레스에 인가될 수 있도록 전압공급부(310)를 제어할 수 있다. 즉, 리드전압 테이블이 제어 회로(510)에 저장되어 있지 않고, 제어회로(510)는 사전에 설정된 일정한 차이로 전압이 인가될 수 있도록 전압공급부(310)를 제어할 수 있다. 그리고, 인가된 복수의 전압들 각각으로 리드/라이트 회로(320)는 앞서 설명된 바와 같이, 복수의 래치들 각각에 저장할 수 있다.
컨트롤러(130)는 데이터 입출력 회로(530)를 통하여 제 1 래치에 저장된 제 1 판독 데이터를 로드(load)할 수 있다. 그리고, 컨트롤러(130)는 로드된 제 1 판독 데이터에 대한 ECC 복호 동작을 수행할 수 있으며, 제 1 복호 데이터가 사전 설정된 성공 기준을 만족하였는지 판단할 수 있다.
만약, 제 1 복호 데이터가 사전 설정된 성공 기준을 만족하였다면, 컨트롤러(130)는 타겟 데이터에 대한 리드 동작을 종료하고, 제 1 복호 데이터를 호스트(102)로 출력할 수 있다. 그리고, 컨트롤러(130)는 다음 리드 동작을 수행하기 위하여 타겟 데이터가 저장된 타겟 페이지에 대하여 디스차지 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 구체적으로, 컨트롤러(130)가 메모리 장치(150)로 디스차지 커맨드를 전달할 수 있으며, 제어회로(510)는 디스차지 커맨드에 대응하는 타겟 페이지에 대하여 디스차지 동작을 수행할 수 있다. 나아가, 컨트롤러(130)는 제 1 리드 전압을 새롭게 리드 기준 전압으로 설정하도록 메모리 장치(150)를 제어할 수 있다.
반면에, 제 1 복호 데이터가 사전 설정된 성공 기준을 만족하지 못하였다면, 컨트롤러(130)는 사전 설정된 ECC 복호 반복 횟수에 기초하여 다시 판독 데이터를 로드할지 판단할 수 있다. 예를 들면, 사전 설정된 반복 반복 횟수가 3회라면, 동일한 타겟 데이터에 대한 ECC 복호 동작을 3회 수행한 경우, 컨트롤러(130)는 타겟 데이터에 대한 리드 동작을 더 이상 수행하지 아니하고, 타겟 데이터를 UECC(Uncorrectable ECC)로 판단할 수 있다. 반면에, 아직 사전 설정된 반복 횟수를 채우지 못하였다면, 컨트롤러(130)는 앞서 로드한 래치가 아닌 다른 래치에서 판독 데이터를 로드하여 다시 ECC 복호 동작을 수행할 수 있다.
상기의 예와는 달리, ECC 복호 반복 횟수가 사전 설정된 ECC 복호 반복 횟수에 도달하더라도, 리드전압 테이블에 기재된 복수의 전압들이 모두 사용된 경우라면, 컨트롤러(130)는 타겟 데이터에 대한 리드 동작을 더 이상 수행하지 않고 타겟 데이터를 UECC로 판단할 수 있다. 그리고, 컨트롤러(130)는 타겟 페이지에 대하여 디스차지 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
앞서 설명된 본 발명의 실시 예에 따른 리드 동작은 초기 전압을 활용하여 타겟 데이터에 대한 초기 리드 동작이 실패한 후에 수행되는 리드 동작을 기준으로 하여 설명되었다. 다만, 이는 하나의 실시 예에 불과하며, 이에 제한되지 아니한다. 예를 들면, 앞서 설명된 실시 예에서는, 컨트롤러(130)가 기 설정된 초기 리드 전압으로 타겟 데이터를 리드하도록 메모리 장치(150)를 제어한 후, 컨트롤러(130)는 다시 리드전압 테이블에 기재된 복수의 리드전압들 각각으로 타겟 데이터를 리드하도록 메모리 장치(150)를 제어할 수 있다. 이와 달리, 컨트롤러(130)가 초기 리드 전압을 활용하지 않고, 바로 리드전압 테이블에 기재된 복수의 리드전압들 각각으로 타겟 데이터를 리드하도록 메모리 장치(150)를 제어할 수도 있다.
도 6은 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다. 이하에서는 설명의 편의를 위하여 타겟 데이터에 대한 초기 리드 동작(initial read operation)이 실패(fail)하였으며, 타겟 데이터에 대하여 다시 리드 동작을 수행하는 상황이라고 가정한다. 그리고, 제어회로(510)에 리드전압 테이블이 저장되어 있다고 가정한다.
단계 S601에서, 판독 데이터가 저장될 래치의 번호(i) 및 리드전압 테이블에 기록된 리드 전압의 번호(j)의 초기값이 설정될 수 있다.
단계 S603에서, 제어회로(510)는 리드전압 테이블에 기초하여 제 j 리드 전압을 인가하도록 전압공급부(310)를 제어할 수 있으며, 리드/라이트 회로(320)는 인가된 제 j 리드 전압에 기초하여 타겟 데이터를 리드할 수 있다.
그리고, 단계 S605에서, 리드/라이트 회로(320)는 제 i 판독 데이터를 제 i 래치에 저장할 수 있다.
이때, 단계 S607에서, 제어회로(510)는 제 i 래치가 타겟 데이터가 저장된 타겟 페이지에 대응하는 페이지 버퍼에 포함된 마지막 번호를 갖는 래치인지 판단할 수 있다.
만약, 제 i 래치가 페이지 버퍼에 포함된 마지막 번호를 갖는 래치가 아니라면(단계 S607에서, 'No'), 단계 S609에서, i 및 j의 값에 '1'를 더한 값이 설정될 수 있다. 그리고 나서, 제어회로(510)는 설정된 i 및 j값에 기초하여 단계 S603 내지 S605의 동작을 수행할 수 있다.
반면에, 만약, 제 i 래치가 페이지 버퍼에 포함된 마지막 번호를 갖는 래치라면(단계 S607에서, 'Yes'), 단계 S611에서, i의 값은 '1'로, j의 값은 이전 'j'값에'1'를 더한 값으로 설정될 수 있다. 그리고 나서, 제어회로(510)는 설정된 i 및 j값에 기초하여 단계 S603 내지 S605의 동작을 수행할 수 있다.
단계 S613에서, 컨트롤러(130)는 메모리 장치(150)에서 단계 S607 내지 단계 S611의 동작이 수행되는 것과는 무관하게 제 i 래치에 저장된 판독 데이터를 데이터 입출력 회로(530)를 통하여 로드할 수 있다.
단계 S615에서, 컨트롤러(130)는 로드된 데이터에 대하여 ECC 복호 동작을 수행할 수 있다.
그리고 단계 S617에서, 컨트롤러(130)는 복호 데이터에 대한 ECC 복호 동작이 사전 설정된 성공 기준을 만족하였는지 판단할 수 있다.
만약, ECC 복호 동작이 사전 설정된 성공 기준을 만족하였다면(단계 S617에서, 'Yes'), 단계 S619에서, 컨트롤러(130)는 복호 데이터를 호스트(102)로 출력할 수 있다. 그리고, 도면에 도시되진 아니하였으나, 컨트롤러(130)는 다음 리드 동작을 수행하기 위하여 타겟 데이터가 저장된 타겟 페이지에 대하여 디스차지 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 나아가, 컨트롤러(130)는 복호 데이터에 대응하는 판독 데이터를 리드할 때 사용된 리드 전압을 새롭게 리드 기준 전압으로 설정하도록 메모리 장치(150)를 제어할 수 있다.
반면에, ECC 복호 동작이 사전 설정된 성공 기준을 만족하지 못하였다면(단계 S617에서, 'No'), 단계 S621에서, 컨트롤러(130)는 사전 설정된 ECC 복호 반복 횟수에 기초하여 다시 판독 데이터를 로드할지 판단할 수 있다.
만약, 현재 ECC 복호 동작을 반복한 횟수가 사전 설정된 ECC 복호 반복 횟수보다 크거나 같다면(단계 S621에서, 'Yes'), 단계 S623에서, 컨트롤러(130)는 타겟 데이터를 UECC로 판단할 수 있다.
반면에, 현재 ECC 복호 동작을 반복한 횟수가 사전 설정된 ECC 복호 반복 횟수보다 작다면(단계 S621에서, 'No'), 단계 S625에서, 컨트롤러(130)는 제 i 래치가 타겟 데이터가 저장된 타겟 페이지에 대응하는 페이지 버퍼에 포함된 마지막 번호를 갖는 래치인지 판단할 수 있다.
만약, 제 i 래치가 페이지 버퍼에 포함된 마지막 번호를 갖는 래치라면(단계 S625에서, 'Yes'), 단계 S611에서, i의 값은 '1'로 설정될 수 있다. 그리고 나서, 컨트롤러(130)는 설정된 i 값에 기초하여 단계 S613 내지 S617의 동작을 수행할 수 있다.
반면에, 제 i 래치가 페이지 버퍼에 포함된 마지막 번호를 갖는 래치가 아니라면(단계 S625에서, 'No'), 단계 S629에서, i의 값은 이전 i 값에 '1'를 더한 값으로 설정될 수 있다. 그리고 나서, 컨트롤러(130)는 설정된 i 값에 기초하여 단계 S613 내지 S617의 동작을 수행할 수 있다.
상기와 같이 본 발명의 일 실시 예에 따른 메모리 시스템(110)은 효율적으로 리드 동작을 수행할 수 있다.
그러면 이하에서는, 도 7 내지 도 15을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 7에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 7은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 7을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 이러한 컨트롤러(130)는 복수의 프로세서를 포함할 수 있다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 8을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 8에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 9를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 10을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 11 내지 도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11 내지 도 14는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 11 내지 도 14를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 8 내지 도 10에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 7에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 15를 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 9 내지 도 14에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (18)

  1. 타겟 데이터를 리드하는 메모리 시스템의 동작방법에 있어서,
    복수의 리드 전압들 각각으로 타겟 페이지에 저장된 상기 타겟 데이터를 판독하는 단계;
    상기 타겟 데이터에 대응하는 판독 데이터를 복수의 래치들 각각에 순차적으로 저장하는 단계;
    제 1 래치에 저장된 제 1 판독 데이터에 대하여 제 1 ECC 복호를 수행하는 단계; 및
    상기 제 1 ECC 복호가 실패한 경우, 제 2 래치에 저장된 제 2 판독 데이터에 대하여 제 2 ECC 복호를 수행하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  2. 제 1 항에 있어서,
    상기 타겟 데이터를 판독하는 단계는
    제어회로에 저장된 리드전압 테이블에 기재된 상기 복수의 리드 전압들 각각으로 상기 타겟 데이터를 판독하는
    메모리 시스템의 동작방법.
  3. 제 1 항에 있어서,
    상기 제 2 ECC 복호를 수행하는 단계는
    현재 ECC 복호 반복 횟수가 사전 설정된 ECC 복호 반복횟수보다 작은 경우에 상기 제 2 ECC 복호를 수행하는
    메모리 시스템의 동작방법.
  4. 제 3 항에 있어서,
    상기 현재 ECC 복호 반복 횟수가 상기 사전 설정된 ECC 복호 반복 횟수보다 크거나 같은 경우, 상기 타겟 데이터를 UECC로 판단하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  5. 제 1 항에 있어서,
    상기 제 2 ECC 복호가 성공한 경우에, 상기 타겟 페이지에 대하여 디스차지 동작을 수행하는 단계; 및
    상기 타겟 데이터를 호스트로 출력하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  6. 제 1 항에 있어서,
    기 설정된 초기 리드 전압으로 상기 타겟 데이터를 판독하는 단계;
    상기 타겟 데이터에 대응하는 초기 판독 데이터를 상기 복수의 래치들 중 어느 하나에 저장하는 단계; 및
    상기 초기 판독 데이터에 대하여 초기 ECC 복호를 수행하는 단계; 및
    상기 초기 ECC 복호가 실패한 경우, 컨트롤러가 상기 타겟 데이터를 상기 복수의 리드 전압들 각각으로 상기 타겟 데이터를 판독하도록 메모리 장치를 제어하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  7. 제 1 항에 있어서,
    상기 제 1 래치에 저장된 상기 제 1 판독 데이터를 로드하는 단계; 및
    상기 제 2 래치에 저장된 상기 제 2 판독 데이터를 로드하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  8. 타겟 데이터를 리드하는 메모리 시스템에 있어서,
    페이지 버퍼에 복수의 래치들을 포함하는 리드/라이트 회로,
    복수의 리드 전압들 각각으로 타겟 페이지에 저장된 상기 타겟 데이터를 판독하며, 상기 타겟 데이터에 대응하는 판독 데이터를 상기 복수의 래치들 각각에 순차적으로 저장하도록 상기 리드/라이트 회로를 제어하는 제어회로
    를 포함하는 메모리 장치; 및
    제 1 래치에 저장된 제 1 판독 데이터에 대하여 제 1 ECC 복호를 수행하고, 상기 제 1 ECC 복호가 실패한 경우, 제 2 래치에 저장된 제 2 판독 데이터에 대하여 제 2 ECC 복호를 수행하는 컨트롤러
    를 포함하는 메모리 시스템.
  9. 제 8 항에 있어서,
    상기 제어회로는
    상기 제어회로에 저장된 리드전압 테이블에 기재된 상기 복수의 리드 전압들 각각으로 상기 타겟 데이터를 판독하도록 상기 리드/라이트 회로를 제어하는
    메모리 시스템.
  10. 제 8 항에 있어서,
    상기 컨트롤러는
    현재 ECC 복호 반복 횟수가 사전 설정된 ECC 복호 반복횟수보다 작은 경우에 상기 제 2 ECC 복호를 수행하는
    메모리 시스템.
  11. 제 10 항에 있어서,
    상기 컨트롤러는
    상기 현재 ECC 복호 반복 횟수가 상기 사전 설정된 ECC 복호 반복 횟수보다 크거나 같은 경우, 상기 타겟 데이터를 UECC로 판단하는
    메모리 시스템.
  12. 제 8 항에 있어서,
    상기 컨트롤러는
    상기 제 2 ECC 복호가 성공한 경우, 상기 타겟 페이지에 대하여 디스차지 동작을 수행하도록 상기 메모리 장치를 제어하며, 상기 타겟 데이터를 호스트로 출력하는
    메모리 시스템.
  13. 제 8 항에 있어서,
    상기 제어회로는 기 설정된 초기 리드 전압으로 상기 타겟 데이터를 판독하고, 상기 타겟 데이터에 대응하는 초기 판독 데이터를 상기 복수의 래치들 중 어느 하나에 저장하도록 상기 리드/라이트 회로를 제어하며,
    상기 컨트롤러는 상기 초기 판독 데이터에 대하여 초기 ECC 복호를 수행하고, 상기 초기 ECC 복호가 실패한 경우, 상기 타겟 데이터를 상기 복수의 리드 전압들 각각으로 상기 타겟 데이터를 판독하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  14. 제 8 항에 있어서,
    상기 컨트롤러는
    상기 제 1 래치에 저장된 상기 제 1 판독 데이터를 로드하고, 상기 제 2 래치에 저장된 상기 제 2 판독 데이터를 로드하는
    메모리 시스템.
  15. 메모리 장치에 있어서,
    페이지 버퍼에 복수의 래치들을 포함하는 리드/라이트 회로; 및
    복수의 리드 전압들 각각으로 타겟 페이지에 저장된 상기 타겟 데이터를 판독하며, 상기 타겟 데이터에 대응하는 판독 데이터를 상기 복수의 래치들 각각에 순차적으로 저장하도록 상기 리드/라이트 회로를 제어하는 제어회로
    를 포함하는 메모리 장치.
  16. 제 15 항에 있어서,
    상기 제어회로는
    상기 제어회로에 저장된 리드전압 테이블에 기재된 상기 복수의 리드 전압들 각각으로 상기 타겟 데이터를 판독하도록 상기 리드/라이트 회로를 제어하는
    메모리 장치.
  17. 제 15 항에 있어서,
    상기 제어회로는
    외부로부터 상기 타겟 페이지에 대한 디스차지 커맨드가 입력된 경우, 상기 타겟 페이지에 대하여 디스차지 동작을 수행하도록 상기 리드/라이트 회로를 제어하는
    메모리 장치.
  18. 제 15 항에 있어서,
    상기 제어회로는
    기 설정된 초기 리드 전압으로 상기 타겟 데이터를 판독하고, 상기 타겟 데이터에 대응하는 초기 판독 데이터를 상기 복수의 래치들 중 어느 하나에 저장하도록 상기 리드/라이트 회로를 제어하며, 상기 타겟 데이터에 대한 초기 ECC 복호가 실패한 경우, 상기 타겟 데이터를 상기 복수의 리드 전압들 각각으로 상기 타겟 데이터를 판독하도록 상기 리드/라이트 회로를 제어하는
    메모리 시스템.
KR1020180049183A 2018-04-27 2018-04-27 메모리 시스템 및 그것의 동작방법 KR102567314B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180049183A KR102567314B1 (ko) 2018-04-27 2018-04-27 메모리 시스템 및 그것의 동작방법
US16/196,471 US10977117B2 (en) 2018-04-27 2018-11-20 Memory device, a memory system and an operating method thereof
CN201811534099.8A CN110413440A (zh) 2018-04-27 2018-12-14 存储器装置、存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180049183A KR102567314B1 (ko) 2018-04-27 2018-04-27 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20190125002A true KR20190125002A (ko) 2019-11-06
KR102567314B1 KR102567314B1 (ko) 2023-08-17

Family

ID=68292612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180049183A KR102567314B1 (ko) 2018-04-27 2018-04-27 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US10977117B2 (ko)
KR (1) KR102567314B1 (ko)
CN (1) CN110413440A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656995B2 (en) * 2018-10-03 2020-05-19 Micron Technology, Inc. Copy-back operations in a memory device
TWI719633B (zh) * 2019-09-12 2021-02-21 新唐科技股份有限公司 積體電路、匯流排系統及排程方法
TWI751620B (zh) * 2020-07-23 2022-01-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090003058A1 (en) * 2007-06-28 2009-01-01 Samsung Electronics Co., Ltd. Flash memory device and method for adjusting read voltage of flash memory device
US20100199138A1 (en) * 2009-02-02 2010-08-05 Jun Rye Rho Nonvolatile memory device and method of operating the same
US20110157978A1 (en) * 2009-12-26 2011-06-30 Elpida Memory, Inc. Nonvolatile semiconductor memory device and method of reading data from nonvolatile semiconductor memory device
US20140129902A1 (en) * 2012-11-02 2014-05-08 Samsung Electronics Co., Ltd. Apparatus and method of operating memory device
US20160034352A1 (en) * 2014-07-31 2016-02-04 Winbond Electronics Corporation NAND Flash Memory Having an Enhanced Buffer Read Capability and Method of Operation Thereof
KR20170031311A (ko) * 2015-09-10 2017-03-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180020868A (ko) * 2016-08-18 2018-02-28 윈본드 일렉트로닉스 코포레이션 Nand형 플래시 메모리 및 그 독출 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907218B1 (ko) * 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
KR101413137B1 (ko) * 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101618311B1 (ko) * 2010-02-08 2016-05-04 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
KR101635506B1 (ko) * 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
US8665650B2 (en) * 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding
KR101756111B1 (ko) * 2011-04-15 2017-07-10 삼성전자 주식회사 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
KR101826140B1 (ko) 2011-08-04 2018-03-22 삼성전자주식회사 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 메모리 시스템
KR101835605B1 (ko) * 2011-11-24 2018-03-08 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 리드 방법
US9728263B2 (en) * 2013-05-31 2017-08-08 Sandisk Technologies Llc Method and device for iteratively updating read voltages
TWI521513B (zh) * 2013-06-28 2016-02-11 群聯電子股份有限公司 讀取電壓設定方法、控制電路與記憶體儲存裝置
KR102187116B1 (ko) 2014-04-07 2020-12-04 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR20160073834A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템 동작 방법
KR102262909B1 (ko) * 2014-12-18 2021-06-10 에스케이하이닉스 주식회사 메모리 시스템 동작 방법
CN106816179B (zh) * 2015-11-30 2020-12-25 华为技术有限公司 一种闪存纠错方法和装置
KR102585221B1 (ko) * 2016-04-21 2023-10-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US10084487B2 (en) * 2016-06-27 2018-09-25 Micron Technology, Inc. Apparatuses and methods for erasure-assisted ECC decoding
TWI612525B (zh) * 2016-07-07 2018-01-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
KR20180011376A (ko) * 2016-07-21 2018-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090003058A1 (en) * 2007-06-28 2009-01-01 Samsung Electronics Co., Ltd. Flash memory device and method for adjusting read voltage of flash memory device
US20100199138A1 (en) * 2009-02-02 2010-08-05 Jun Rye Rho Nonvolatile memory device and method of operating the same
US20110157978A1 (en) * 2009-12-26 2011-06-30 Elpida Memory, Inc. Nonvolatile semiconductor memory device and method of reading data from nonvolatile semiconductor memory device
US20140129902A1 (en) * 2012-11-02 2014-05-08 Samsung Electronics Co., Ltd. Apparatus and method of operating memory device
US20160034352A1 (en) * 2014-07-31 2016-02-04 Winbond Electronics Corporation NAND Flash Memory Having an Enhanced Buffer Read Capability and Method of Operation Thereof
KR20170031311A (ko) * 2015-09-10 2017-03-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180020868A (ko) * 2016-08-18 2018-02-28 윈본드 일렉트로닉스 코포레이션 Nand형 플래시 메모리 및 그 독출 방법

Also Published As

Publication number Publication date
US20190332472A1 (en) 2019-10-31
CN110413440A (zh) 2019-11-05
KR102567314B1 (ko) 2023-08-17
US10977117B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
KR20190136492A (ko) 메모리 시스템 및 그것의 동작방법
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR102671727B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102612891B1 (ko) 메모리 장치, 그것의 동작방법 및 메모리 시스템
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190138419A (ko) 메모리 시스템 및 그것의 동작방법
KR20200010934A (ko) 메모리 시스템 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR102659036B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190143073A (ko) 메모리 시스템 및 그것의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20200064568A (ko) 메모리 시스템 및 그것의 동작방법
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200006378A (ko) 컨트롤러 및 그것의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20200053965A (ko) 메모리 시스템 및 그것의 동작방법
KR20200023758A (ko) 메모리 시스템 및 그것의 동작방법
KR20200019429A (ko) 메모리 시스템 및 그것의 동작방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right