KR102520412B1 - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR102520412B1
KR102520412B1 KR1020180112171A KR20180112171A KR102520412B1 KR 102520412 B1 KR102520412 B1 KR 102520412B1 KR 1020180112171 A KR1020180112171 A KR 1020180112171A KR 20180112171 A KR20180112171 A KR 20180112171A KR 102520412 B1 KR102520412 B1 KR 102520412B1
Authority
KR
South Korea
Prior art keywords
target data
memory
memory device
memory system
size
Prior art date
Application number
KR1020180112171A
Other languages
English (en)
Other versions
KR20200032921A (ko
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180112171A priority Critical patent/KR102520412B1/ko
Priority to US16/389,418 priority patent/US10853240B2/en
Priority to CN201910640061.7A priority patent/CN110928486B/zh
Publication of KR20200032921A publication Critical patent/KR20200032921A/ko
Application granted granted Critical
Publication of KR102520412B1 publication Critical patent/KR102520412B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템은 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는 상기 타겟 데이터를 저장하는 버퍼; 상기 타겟 데이터의 크기를 소정의 임계 값과 비교하는 모니터; 상기 타겟 데이터의 크기가 소정의 임계 값보다 크거나 같은 경우, 상기 메모리 장치의 물리적 정보에 기초하여 스킵 값을 설정하고, 상기 타겟 데이터가 저장된 시작 엔트리 및 종료 엔트리를 저장하는 버퍼관리부; 및 상기 시작 엔트리, 상기 종료 엔트리 및 상기 스킵 값에 기초하여 상기 타겟 데이터를 제 1 프로그램 방법으로 프로그램하는 프로세서를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로 리드 성능을 향상시킬 수 있는 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 데이터 크기에 따라 프로그램 방법을 달리하여 프로그램할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템은 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는 상기 타겟 데이터를 저장하는 버퍼; 상기 타겟 데이터의 크기를 소정의 임계 값과 비교하는 모니터; 상기 타겟 데이터의 크기가 소정의 임계 값보다 크거나 같은 경우, 상기 메모리 장치의 물리적 정보에 기초하여 스킵 값을 설정하고, 상기 타겟 데이터가 저장된 시작 엔트리 및 종료 엔트리를 저장하는 버퍼관리부; 및 상기 시작 엔트리, 상기 종료 엔트리 및 상기 스킵 값에 기초하여 상기 타겟 데이터를 제 1 프로그램 방법으로 프로그램하는 프로세서를 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법은 상기 타겟 데이터를 버퍼에 저장하는 단계; 상기 타겟 데이터가 저장된 시작 엔트리 및 종료 엔트리를 저장하는 단계; 상기 타겟 데이터의 크기를 소정의 임계 값과 비교하는 단계; 상기 타겟 데이터의 크기가 소정의 임계 값보다 크거나 같은 경우, 메모리 장치의 물리적 정보에 기초하여 스킵 값을 설정하는 단계; 및 상기 시작 엔트리, 상기 종료 엔트리 및 상기 스킵 값에 기초하여 상기 타겟 데이터를 제 1 프로그램 방법으로 프로그램하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따르면, 데이터 크기에 따라 프로그램 방법을 달리하여, 리드 성능이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템의 구조를 나타낸 도면이다.
도 6a 내지 도 7b는 본 발명의 실시 예에 따른 메모리 시스템이 데이터를 프로그램하는 방법을 개략적으로 나타낸 개념도이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 9 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 2 내지 4를 참조하면, 메모리 장치(150)는 복수의 채널들을 포함할 수 있으며, 복수의 채널들 각각에는 복수의 다이가 연결될 수 있다. 나아가, 복수의 다이들 각각에는 복수의 블록들, 그리고 복수의 블록들 각각에는 복수의 페이지들을 포함할 수 있다.
프로세서(134)는 호스트(102)로부터 제공되는 라이트 데이터(이하, 타겟 데이터)를 메모리 장치(150)에 프로그램할 수 있다. 이때, 프로세서(134)는 복수의 다이들, 복수의 블록들 및 복수의 페이지들 각각에 대하여 타겟 데이터를 여러가지 방법으로 프로그램할 수 있다. 복수의 프로그램 방법들 각각은 서로 다른 장단점을 가질 수 있다. 특히, 타겟 데이터가 연속 데이터(sequential data)인 경우, 복수의 프로그램 방법들 각각의 서로 다른 장단점은 더욱 부각될 수 있다. 본 발명에 따른 메모리 시스템(110)은 복수의 프로그램 방법들을 활용하여 효율적으로 타겟 데이터를 메모리 장치(150)에 프로그램할 수 있다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템(110)의 구조를 나타낸 도면이다. 도 1에서 설명된 바와 같이, 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다.
컨트롤러(130)는 프로세서(134), 메모리(144) 및 메모리 인터페이스 부(142)를 포함할 수 있으며, 모니터(510) 및 버퍼관리부(550)를 더 포함할 수 있다. 도 5에서, 모니터(510) 및 버퍼관리부(550)는 프로세서(134)와 별도의 구성요소로 도시되어 있으나, 본 발명의 다른 실시 예에 따르면, 프로세서(134)가 모니터(510) 및 버퍼관리부(550)를 포함할 수 있다. 즉, 아래에서 설명되는 모니터(510) 및 버퍼관리부(550)의 동작을 프로세서(134)가 수행할 수 있다.
먼저, 컨트롤러(130)는 호스트(102)로부터 라이트 요청을 제공받을 수 있다. 그리고, 컨트롤러(130)는 호스트(102)로부터 라이트 요청에 대응하는 라이트 데이터(이하, 타겟 데이터)를 호스트 인터페이스부(132)를 통하여 제공받을 수 있다.
도 1에서 설명된 바와 같이, 메모리(144)는 데이터를 임시로 저장할 수 있는 버퍼를 포함할 수 있다. 그리고, 버퍼(630)는 데이터가 임시로 저장될 수 있는 복수의 엔트리들을 포함할 수 있다. 복수의 엔트리들 각각은 메모리 장치(150)에 포함된 하나의 물리 페이지의 크기 혹은 하나의 논리 페이지의 크기와 동일할 수 있다.
타겟 데이터는 프로세서(134)의 제어에 의하여 메모리(144) 내부에 위치한 버퍼(630)에 임시로 저장될 수 있다. 구체적으로, 프로세서(134)는 타겟 데이터를 버퍼(630)에 포함된 복수의 엔트리들 각각에 할당할 수 있다. 그리고 나서, 프로세서(134)는 버퍼관리부(650)에게 타겟 데이터가 할당된 엔트리에 대한 정보를 제공할 수 있다.
모니터(610)는 타겟 데이터의 크기를 확인할 수 있다. 구체적으로, 모니터(610)는 호스트(102)로부터 제공되는 논리주소(LBA)에 기초하여 타겟 데이터의 크기를 확인할 수 있다. 예를 들면, 하나의 LBA에 대응하는 데이터의 크기가 '4KB'인 경우, 호스트(102)가 12개의 LBA에 대응하는 데이터에 대하여 메모리 시스템(110)에게 라이트 요청한다면, 모니터(610)는 호스트(102)로부터 제공된 타겟 데이터의 크기를 '48KB'라고 확인할 수 있다.
또한, 모니터(610)는 타겟 데이터의 크기와 소정의 임계 값을 비교할 수 있다. 구체적으로, 모니터(610)는 타겟 데이터의 크기와 슈퍼 블록 내 하나의 스트립(strip)의 저장 용량의 크기를 비교할 수 있다. 스트립은 동일한 슈퍼블록에서 같은 오프셋에 위치한 물리 페이지 그룹을 의미한다. 모니터(610)는 비교 결과를 버퍼관리부(630) 에 제공할 수 있다.
버퍼관리부(650)는 메모리(144) 내 버퍼(630)를 관리할 수 있다. 버퍼관리부(650)는 프로세서(134)에 의하여 제공된 버퍼(630)의 엔트리 정보에 기초하여 타겟 데이터가 저장된 시작 엔트리 및 종료 엔트리에 대한 정보를 저장할 수 있다. 시작 엔트리는 타겟 데이터가 버퍼(630)에 저장될 첫번째 엔트리를 의미한다. 종료 엔트리는 타겟 데이터가 버퍼(630)에 저장될 마지막 엔트리를 의미한다.
나아가, 만약, 타겟 데이터의 크기가 소정의 임계 값보다 크거나 같은 경우, 버퍼관리부(610)는 스킵 값을 설정할 수 있다. 스킵 값은 타겟 데이터가 프로그램될 때, 인터리빙 동작을 활용하기 위하여 동일한 다이 내 다음 페이지에 대상이 되는 엔트리의 차이 값과 동일하다. 예를 들어, 만약, 시작 엔트리가 '1'이고, 스킵 값이 '4'이며, 버퍼(630)의 제 1 엔트리에 저장된 데이터가 제 1 다이에 제공되었다고 가정한다. 스킵 값이 '4'이므로, 제 2 엔트리에 저장된 데이터가 제 1 다이에 제공되는 것이 아니라, 제 5 엔트리에 저장된 데이터가 제 1 다이에 제공될 수 있다. 그리고, 제 5 엔트리에 저장된 데이터는 제 1 엔트리에 저장된 데이터가 프로그램된 페이지의 다음 페이지에 프로그램될 수 있다.
버퍼관리부(630)는 슈퍼블록을 구성하는 다이의 개수와 하나의 다이 내에 슈퍼 블록과 관계된 블록의 개수로 스킵 값을 설정할 수 있다. 예를 들면, 슈퍼블록을 구성하는 다이의 개수는 '4'이고, 하나의 다이 내에 슈퍼 블록과 관계된 블록의 개수는 '1'이라면, 버퍼관리부(630)는 스킵 값을 '4'로 설정할 수 있다.
반면에, 타겟 데이터의 크기가 소정의 임계 값보다 작은 경우, 버퍼관리부(630)는 스킵 값은 별도로 설정하지 않을 수 있다. 따라서, 버퍼(630)에 저장된 타겟 데이터는 순차적으로 메모리 장치(150)의 다이에 제공될 수 있다. 예를 들면, 버퍼(630)의 제 1 엔트리에 저장된 데이터가 제 1 다이에 제공된 경우, 스킵 값이 존재하지 않기 때문에, 제 2 엔트리에 저장된 데이터가 제 1 다이에 다시 제공될 수 있다.
프로세서(134)는 버퍼(630)에 저장된 타겟 데이터를 메모리 장치(150)에 프로그램할 수 있다. 다만, 프로세서(134)는 버퍼(630)에 저장된 타겟 데이터의 크기에 기초하여 서로 다른 프로그램 방법을 이용하여 메모리 장치(150)에 프로그램할 수 있다. 도 6a 내지 도 7b를 통하여, 서로 다른 프로그램 방법이 구체적으로 설명된다
도 6a 내지 도 7b는 본 발명의 실시 예에 따른 메모리 시스템(110)의 프로그램 방법을 나타낸 개념도이다.
도 6a 내지 도7b에서는, 설명의 편의를 위하여, 4개의 다이(Die), 하나의 다이 내에 1개의 플래인(plane)에 대하여 프로그램 동작이 수행된다고 가정한다. 또한, 하나의 페이지의 크기가 '16KB'이며, 호스트(102)로부터 제공되는 하나의 LBA에 대응하는 데이터의 크기는 '4KB'라고 가정한다. 나아가, 버퍼(630) 내 하나의 엔트리의 크기는 '4KB'라고 가정한다.
그리고, 이하에서 설명되는 슈퍼블록은 복수의 다이들 각각에 포함된 하나의 블록들에 의하여 구성된다. 즉, 제 1 내지 제 4 다이 각각에 포함된 제 1 메모리 블록들이 하나의 슈퍼블록을 구성할 수 있다. 그리고, 슈퍼블록은 복수의 스트립을 포함할 수 있다. 또한, 도 5에서 설명된 소정의 임계 값은 하나의 스트립 크기라고 가정한다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
도 6a 내지 도 6b는 본 발명의 실시 예에 따른 메모리 시스템(110)이 SLC 메모리 블록에 타겟 데이터를 프로그램 방법을 나타낸 개념도이다. 도 6a에서 설명되는 프로그램 방법은 제 1 프로그램 방법, 도 6b에서 설명되는 프로그램 방법은 제 2 프로그램 방법으로 지칭한다.
먼저, 도 6a를 참조하면, 호스트(102)가 16개의 LBA에 대응하는 타겟 데이터에 대한 라이트 동작을 메모리 시스템(110)에게 요청할 수 있다. 그러면, 타겟 데이터는 프로세서(134)의 제어에 의하여 메모리(144) 내 버퍼(630)에 임시로 저장될 수 있다. 그리고, 타겟 데이터는 프로세서(134)의 제어에 의하여 버퍼(630) 내 16개의 엔트리에 각각 할당될 수 있다.
모니터(610)는 호스트(102)가 제공해준 16개의 LBA에 기초하여 타겟 데이터의 크기가 '64KB'인 것을 확인할 수 있다. 그리고, 모니터(610)는 타겟 데이터의 크기와 하나의 스트립의 크기를 비교할 수 있다. 스트립은 4개의 페이지를 포함하고 있으며, 도 6a에 도시된 실시 예는 SLC 메모리 블록을 예시하고 있으므로, 스트립의 크기는 '64KB'이다. 그리고, 모니터(610)는 비교 결과를 버퍼관리부(650)에 제공할 수 있다.
버퍼관리부(650)는 타겟 데이터가 저장된 시작 엔트리와 종료 엔트리에 대한 정보를 저장할 수 있다. 도 6a에 따르면 시작 엔트리는 '1'이고, 종료 엔트리는 '16'이다. 나아가, 타겟 데이터의 크기와 하나의 스트립의 크기가 같기 때문에, 버퍼관리부(650)는 스킵 값을 설정할 수 있다. 버퍼관리부(650)는'4'개의 다이가 슈퍼블록을 구성하고, 4개의 다이 각각에 슈퍼블록에 관계된 블록의 수는 '1'개이므로 스킵 값을'4'로 설정할 수 있다. 그리고, 버퍼관리부(650)는 시작 엔트리, 종료 엔트리 및 스킵 값을 프로세서(134)에 제공할 수 있다.
프로세서(134)는 버퍼관리부(650)로부터 제공받은 시작 엔트리, 종료 엔트리 및 스킵 값에 기초하여 타겟 데이터를 프로그램할 수 있다. 구체적으로, 프로세서(134)는 버퍼(630)에 저장된 타겟 데이터를 스트립을 구성하는 페이지들 각각에 인터리빙 동작을 활용하여 프로그램할 수 있다. 예를 들면, 프로세서(134)는 제 1 엔트리에 저장된 타겟 데이터를 제 1 다이에, 제 2 엔트리에 저장된 타겟 데이터를 제 2 다이에, 제 3 엔트리에 저장된 타겟 데이터를 제 3 다이에, 그리고 제 4 엔트리에 저장된 타겟 데이터를 제 4 다이에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 그리고, 스킵 값이 '4'이므로, 프로세서(134)는 제 5 엔트리에 저장된 타겟 데이터를 제 1 다이에, 제 6 엔트리에 저장된 타겟 데이터를 제 2 다이에, 제 7 엔트리에 저장된 타겟 데이터를 제 3 다이에, 그리고 제 8 엔트리에 저장된 타겟 데이터를 제 4 다이에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 동일한 원리로, 프로세서(134)는 제 1 엔트리에 저장된 타겟 데이터부터 제 16 엔트리에 저장된 타겟 데이터까지 메모리 장치(150)에 프로그램할 수 있다.
반면에, 도 6b를 참조하면, 호스트(102)가 8개의 LBA에 대응하는 타겟 데이터에 대한 라이트 동작을 메모리 시스템(110)에게 요청할 수 있다. 그러면, 타겟 데이터는 프로세서(134)의 제어에 의하여 메모리(144) 내 버퍼(630)에 임시로 저장될 수 있다. 그리고, 타겟 데이터는 프로세서(134)의 제어에 의하여 버퍼(630) 내 8개의 엔트리에 각각 할당될 수 있다.
모니터(610)는 호스트(102)가 제공해준 8개의 LBA에 기초하여 타겟 데이터의 크기가 '32KB'인 것을 확인할 수 있다. 그리고, 모니터(610)는 타겟 데이터의 크기와 하나의 스트립의 크기를 비교할 수 있다. 스트립의 크기는 '64KB'이다. 그리고, 모니터(610)는 비교 결과를 버퍼관리부(650)에 제공할 수 있다.
버퍼관리부(650)는 타겟 데이터가 저장된 시작 엔트리와 종료 엔트리에 대한 정보를 저장할 수 있다. 도 6b에 따르면 시작 엔트리는 '1'이고, 종료 엔트리는 '8'이다. 나아가, 타겟 데이터의 크기가 하나의 스트립의 크기보다 작기 때문에, 버퍼관리부(650)는 스킵 값을 설정하지 않을 수 있다. 그리고, 버퍼관리부(650)는 시작 엔트리 및 종료 엔트리를 프로세서(134)에 제공할 수 있다.
프로세서(134)는 버퍼관리부(650)로부터 제공받은 시작 엔트리 및 종료 엔트리에 기초하여 타겟 데이터를 프로그램할 수 있다. 구체적으로, 프로세서(134)는 버퍼(630)에 저장된 타겟 데이터를 스트립을 구성하는 페이지에 순차적으로 프로그램할 수 있다. 예를 들면, 프로세서(134)는 제 1 엔트리 내지 제 4 엔트리에 저장된 타겟 데이터를 제 1 다이에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 그리고, 프로세서(134)는 제 5 엔트리 내지 제 8 엔트리에 저장된 타겟 데이터를 제 2 다이에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 즉, 도 6b에서 설명된 프로그램 방법은 인터리빙 동작을 활용하지 않고, 제 1 다이부터 순차적으로 프로그램하는 방법이다.
도 7a 내지 도 7b는 본 발명의 실시 예에 따른 메모리 시스템(110)이 TLC 메모리 블록에 타겟 데이터를 프로그램 방법을 나타낸 개념도이다. 도 7a에서 설명되는 프로그램 방법은 제 1 프로그램 방법, 도 7b에서 설명되는 프로그램 방법은 제 2 프로그램 방법으로 지칭한다.
먼저, 도 7a를 참조하면, 호스트(102)가 48개의 LBA에 대응하는 타겟 데이터에 대한 라이트 동작을 메모리 시스템(110)에게 요청할 수 있다. 그러면, 타겟 데이터는 프로세서(134)의 제어에 의하여 메모리(144) 내 버퍼(630)에 임시로 저장될 수 있다. 그리고, 타겟 데이터는 프로세서(134)의 제어에 의하여 버퍼(630) 내 48개의 엔트리에 각각 할당될 수 있다.
모니터(610)는 호스트(102)가 제공해준 48개의 LBA에 기초하여 타겟 데이터의 크기가 '192KB'인 것을 확인할 수 있다. 그리고, 모니터(610)는 타겟 데이터의 크기와 하나의 스트립의 크기를 비교할 수 있다. 스트립은 4개의 페이지를 포함하고 있으며, 도 7a에 도시된 실시 예는 TLC 메모리 블록을 예시하고 있으므로, 스트립의 크기는 '192KB'이다. TLC 메모리 블록의 경우, SLC 메모리 블록과는 상이하게, 물리 페이지 내에 3개의 논리 페이지를 포함할 수 있다. 따라서, 도 6a 및 도 6b에서는 스트립의 크기가 '64KB'이지만, 도 7a 내지 도 7b에서는 스트립의 크기가 '192KB'이다. 그리고, 모니터(610)는 비교 결과를 버퍼관리부(650)에 제공할 수 있다.
버퍼관리부(650)는 타겟 데이터가 저장된 시작 엔트리와 종료 엔트리에 대한 정보를 저장할 수 있다. 도 7a에 따르면 시작 엔트리는 '1'이고, 종료 엔트리는 '48'이다. 나아가, 타겟 데이터의 크기와 하나의 스트립의 크기가 같기 때문에, 버퍼관리부(650)는 스킵 값을 설정할 수 있다. 버퍼관리부(650)는'4'개의 다이가 슈퍼블록을 구성하고, 4개의 다이 각각에 슈퍼블록에 관계된 블록의 수는 '1'개이므로 스킵 값을'4'로 설정할 수 있다. 그리고, 버퍼관리부(650)는 시작 엔트리, 종료 엔트리 및 스킵 값을 프로세서(134)에 제공할 수 있다.
프로세서(134)는 버퍼관리부(650)로부터 제공받은 시작 엔트리, 종료 엔트리 및 스킵 값에 기초하여 타겟 데이터를 프로그램할 수 있다. 구체적으로, 프로세서(134)는 버퍼(630)에 저장된 타겟 데이터를 스트립을 구성하는 페이지들 각각에 인터리빙 동작을 활용하여 프로그램할 수 있다. 예를 들면, 프로세서(134)는 제 1 엔트리에 저장된 타겟 데이터를 제 1 다이에, 제 2 엔트리에 저장된 타겟 데이터를 제 2 다이에, 제 3 엔트리에 저장된 타겟 데이터를 제 3 다이에, 그리고 제 4 엔트리에 저장된 타겟 데이터를 제 4 다이에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 그리고, 스킵 값이 '4'이므로, 프로세서(134)는 제 5 엔트리에 저장된 타겟 데이터를 제 1 다이에, 제 6 엔트리에 저장된 타겟 데이터를 제 2 다이에, 제 7 엔트리에 저장된 타겟 데이터를 제 3 다이에, 그리고 제 8 엔트리에 저장된 타겟 데이터를 제 4 다이에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 동일한 원리로, 프로세서(134)는 제 1 엔트리에 저장된 타겟 데이터부터 제 48 엔트리에 저장된 타겟 데이터까지 메모리 장치(150)에 프로그램할 수 있다.
반면에, 도 7b를 참조하면, 호스트(102)가 14개의 LBA에 대응하는 타겟 데이터에 대한 라이트 동작을 메모리 시스템(110)에게 요청할 수 있다. 그러면, 타겟 데이터는 프로세서(134)의 제어에 의하여 메모리(144) 내 버퍼(630)에 임시로 저장될 수 있다. 그리고, 타겟 데이터는 프로세서(134)의 제어에 의하여 버퍼(630) 내 14개의 엔트리에 각각 할당될 수 있다.
모니터(610)는 호스트(102)가 제공해준 14개의 LBA에 기초하여 타겟 데이터의 크기가 '56KB'인 것을 확인할 수 있다. 그리고, 모니터(610)는 타겟 데이터의 크기와 하나의 스트립의 크기를 비교할 수 있다. 스트립의 크기는 '64KB'이다. 그리고, 모니터(610)는 비교 결과를 버퍼관리부(650)에 제공할 수 있다.
버퍼관리부(650)는 타겟 데이터가 저장된 시작 엔트리와 종료 엔트리에 대한 정보를 저장할 수 있다. 도 7b에 따르면 시작 엔트리는 '1'이고, 종료 엔트리는 '14'이다. 나아가, 타겟 데이터의 크기가 하나의 스트립의 크기보다 작기 때문에, 버퍼관리부(650)는 스킵 값을 설정하지 않을 수 있다. 그리고, 버퍼관리부(650)는 시작 엔트리 및 종료 엔트리를 프로세서(134)에 제공할 수 있다.
프로세서(134)는 버퍼관리부(650)로부터 제공받은 시작 엔트리 및 종료 엔트리에 기초하여 타겟 데이터를 프로그램할 수 있다. 구체적으로, 프로세서(134)는 버퍼(630)에 저장된 타겟 데이터를 스트립을 구성하는 페이지에 순차적으로 프로그램할 수 있다. 예를 들면, 프로세서(134)는 제 1 엔트리 내지 제 12 엔트리에 저장된 타겟 데이터를 제 1 다이에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 도 7b를 참조하면, 프로세서(134)는 제 1 다이에 포함된 제 1 메모리 블록 내 제 1 페이지에서 타겟 데이터를 제 1 논리 페이지(LSB), 제 2 논리 페이지(CSB) 및 제 3 논리 페이지(MSB) 순서로 프로그램할 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다. 그리고, 프로세서(134)는 제 13 엔트리 내지 제 14 엔트리에 저장된 타겟 데이터를 제 2 다이에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 다만, 프로세서(134)는 논리 페이지 단위로 프로그램할 수 있다. 제 13 엔트리 및 제 14 엔트리에 저장된 타겟 데이터의 크기는 '8KB'이므로, 프로세서(134)는 '8KB'의 더미 데이터를 같이 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 즉, 도 7b에서 설명된 프로그램 방법은 인터리빙 동작을 활용하지 않고, 제 1 다이부터 순차적으로 프로그램하는 방법이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다. 설명의 편의를 위하여, 도 6a 및 도 7a에서 설명된 프로그램 방법은 제 1 프로그램 방법, 도 6b 및 도 7b에서 설명된 프로그램 방법은 제 2 프로그램 방법으로 지칭한다.
먼저, 단계 S801에서, 프로세서(134)는 호스트(102)로부터 제공된 타겟 데이터를 메모리(144) 내 버퍼(630)에 임시로 저장할 수 있다.
그리고, 단계 S803에서, 버퍼관리부(650)는 타겟 데이터가 할당된 버퍼(630)의 시작 엔트리 및 종료 엔트리에 대한 정보를 저장할 수 있다.
단계 S805에서, 모니터(610)는 타겟 데이터의 크기를 호스트(102)로부터 제공된 논리주소에 기초하여 확인할 수 있다.
그리고, 단계 S807에서, 모니터(610)는 타겟 데이터의 크기를 소정의 임계 값과 비교할 수 있다. 소정의 임계 값은 하나의 스트립의 크기일 수 있다.
만약, 타겟 데이터의 크기가 소정의 임계 값보다 작다면(단계 S807에서, 'No'), 단계 S809에서, 프로세서(134)는 버퍼(630)에 저장된 타겟 데이터를 제 2 프로그램 방법을 활용하여 메모리 장치(150)에 프로그램할 수 있다.
반면에, 타겟 데이터의 크기가 소정의 임계 값보다 크거나 같다면(단계 S807에서, 'Yes'), 단계 S811에서, 버퍼관리부(630)는 메모리 장치(150)의 물리적 정보에 기초하여 스킵 값을 설정할 수 있다. 메모리 장치(150)의 물리적 정보란 슈퍼블록에 대한 정보를 의미한다. 구체적으로, 메모리 장치(150)의 물리적 정보란 슈퍼블록를 구성하는 다이의 개수 및 다이 내에 슈퍼블록과 관례된 메모리 블록의 개수를 의미할 수 있다.
그리고 나서, 단계 S813에서, 프로세서(134)는 상기 스킵 값에 기초하여 버퍼(630)에 저장된 타겟 데이터를 제 1 프로그램 방법을 활용하여 메모리 장치(150)에 프로그램할 수 있다.
상기 설명된 바와 같이, 본 발명의 실시 예에 따른 메모리 시스템(110)의 데이터의 크기에 기초하여 제 1 프로그램 방식과 제 2 프로그램 방식의 장점을 모두 가질 수 있는 프로그램 방법을 활용할 수 있다.
그러면 이하에서는, 도 9 내지 도 17을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 9에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 10에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 12를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 10 내지 도 12에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 타겟 데이터를 프로그램하는 메모리 시스템에 있어서,
    메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는
    상기 타겟 데이터를 저장하는 버퍼;
    상기 타겟 데이터의 크기를 소정의 임계 값과 비교하는 모니터;
    상기 타겟 데이터의 크기가 상기 소정의 임계 값보다 크거나 같은 경우, 상기 메모리 장치의 물리적 정보에 기초하여 스킵 값을 설정하고, 상기 크기가 상기 소정의 임계 값보다 작은 경우 상기 스킵 값을 미설정하며, 상기 타겟 데이터가 저장된 시작 엔트리 및 종료 엔트리를 저장하는 버퍼관리부; 및
    상기 스킵 값에 기초하여, 상기 시작 엔트리부터 상기 종료 엔트리까지의 상기 타겟 데이터와 더미 데이터를 상기 메모리 장치에 제공하는 프로세서
    를 포함하는 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 프로세서는
    상기 스킵 값이 설정된 경우, 상기 스킵 값에 대응하여 상기 메모리 장치에 포함된 복수의 다이들에 제공된 상기 타겟 데이터와 상기 더미 데이터를 인터리빙 동작을 활용하여 상기 메모리 장치에 프로그램하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 프로세서는,
    상기 스킵 값이 미설정된 경우, 상기 메모리 장치에 포함된 임의의 다이에 제공된 상기 타겟 데이터를 프로그램하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 프로세서는
    상기 메모리 장치 내 복수의 다이들에 대하여 사전 설정된 프로그램 순서에 따라 상기 타겟 데이터를 상기 메모리 장치에 프로그램하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 버퍼관리부는
    슈퍼 블록을 구성하는 다이의 개수 및 하나의 다이 내 슈퍼블록과 관련된 블록의 개수를 활용하여 상기 스킵 값을 설정하는
    메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 소정의 임계 값은
    슈퍼블록 내 포함된 하나의 스트립의 크기인
    메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 스트립은
    슈퍼블록 내 동일한 오프셋을 갖는 물리 페이지의 그룹인
    메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 버퍼는 복수의 엔트리들을 포함하며,
    상기 프로세서는
    상기 복수의 엔트리들 각각에 상기 타겟 데이터를 할당하는
    메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 복수의 엔트리들 각각은
    상기 메모리 장치 내 하나의 물리 페이지의 크기 혹은 하나의 논리 페이지의 크기와 동일한
    메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 모니터는
    상기 타겟 데이터에 대응하는 논리주소로부터 상기 타겟 데이터의 크기를 확인하는
    메모리 시스템.
  11. 타겟 데이터를 프로그램하는 메모리 시스템의 동작방법에 있어서,
    상기 타겟 데이터를 버퍼에 저장하는 단계;
    상기 타겟 데이터가 저장된 시작 엔트리 및 종료 엔트리를 저장하는 단계;
    상기 타겟 데이터의 크기를 소정의 임계 값과 비교하는 단계;
    상기 타겟 데이터의 크기가 상기 소정의 임계 값보다 크거나 같은 경우, 메모리 장치의 물리적 정보에 기초하여 스킵 값을 설정하고, 상기 크기가 상기 소정의 임계 값보다 작은 경우 상기 스킵 값을 미설정하는 단계; 및
    상기 스킵 값에 기초하여, 상기 시작 엔트리부터 상기 종료 엔트리까지의 상기 타겟 데이터와 더미 데이터를 상기 메모리 장치에 제공하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 스킵 값이 설정된 경우, 상기 스킵 값에 대응하여 상기 메모리 장치에 포함된 복수의 다이들에 제공된 상기 타겟 데이터 및 상기 더미 데이터를 인터리빙 동작을 활용하여 상기 메모리 장치에 프로그램하도록 상기 메모리 장치를 제어하는 단계
    를 더 포함하는, 메모리 시스템의 동작방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 스킵 값이 미설정된 경우, 상기 메모리 장치에 포함된 임의의 다이에 제공된 상기 타겟 데이터를 프로그램하도록 상기 메모리 장치를 제어하는 단계
    를 더 포함하는, 메모리 시스템의 동작방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 메모리 장치에 포함된 복수의 다이들은 사전 설정된 프로그램 순서에 따라 상기 타겟 데이터를 프로그램하도록 설정되는,
    메모리 시스템의 동작방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 스킵 값을 설정하는 단계는
    슈퍼 블록을 구성하는 다이의 개수 및 하나의 다이 내 슈퍼블록과 관련된 블록의 개수를 활용하여 상기 스킵 값을 설정하는
    메모리 시스템의 동작방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 소정의 임계 값은
    슈퍼블록 내 포함된 하나의 스트립의 크기인
    메모리 시스템의 동작방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 스트립은
    슈퍼블록 내 동일한 오프셋을 갖는 페이지 그룹인
    메모리 시스템의 동작방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 타겟 데이터를 버퍼에 저장하는 단계는
    상기 버퍼 내 복수의 엔트리들 각각에 상기 타겟 데이터를 할당하는
    메모리 시스템의 동작방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서,
    상기 복수의 엔트리들 각각은
    메모리 장치 내 하나의 물리 페이지의 크기 혹은 하나의 논리 페이지의 크기와 동일한
    메모리 시스템의 동작방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서,
    상기 타겟 데이터의 크기는
    상기 타겟 데이터에 대응하는 논리주소로부터 확인되는 단계
    를 더 포함하는 메모시 시스템의 동작방법.

KR1020180112171A 2018-09-19 2018-09-19 메모리 시스템 및 그것의 동작방법 KR102520412B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180112171A KR102520412B1 (ko) 2018-09-19 2018-09-19 메모리 시스템 및 그것의 동작방법
US16/389,418 US10853240B2 (en) 2018-09-19 2019-04-19 Memory system for performing a different program operation based on a size of data and an operating method thereof
CN201910640061.7A CN110928486B (zh) 2018-09-19 2019-07-16 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180112171A KR102520412B1 (ko) 2018-09-19 2018-09-19 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20200032921A KR20200032921A (ko) 2020-03-27
KR102520412B1 true KR102520412B1 (ko) 2023-04-12

Family

ID=69774093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180112171A KR102520412B1 (ko) 2018-09-19 2018-09-19 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US10853240B2 (ko)
KR (1) KR102520412B1 (ko)
CN (1) CN110928486B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210051921A (ko) 2019-10-31 2021-05-10 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11487447B2 (en) * 2020-08-28 2022-11-01 Advanced Micro Devices, Inc. Hardware-software collaborative address mapping scheme for efficient processing-in-memory systems
KR20220028332A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPO799197A0 (en) * 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART01)
US7272703B2 (en) * 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods
US7613051B2 (en) * 2007-03-14 2009-11-03 Apple Inc. Interleaving charge pumps for programmable memories
WO2009053961A2 (en) * 2007-10-25 2009-04-30 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
US20090271562A1 (en) * 2008-04-25 2009-10-29 Sinclair Alan W Method and system for storage address re-mapping for a multi-bank memory device
US8386736B2 (en) * 2008-12-18 2013-02-26 Spansion Llc Rapid memory buffer write storage system and method
KR101739556B1 (ko) * 2010-11-15 2017-05-24 삼성전자주식회사 데이터 저장 장치, 사용자 장치 및 그것의 주소 맵핑 방법
KR20120088454A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 장치와, 이를 위한 프로그램 방법
KR102029933B1 (ko) * 2012-09-04 2019-10-10 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US9245496B2 (en) * 2012-12-21 2016-01-26 Qualcomm Incorporated Multi-mode memory access techniques for performing graphics processing unit-based memory transfer operations
CN104903842B (zh) 2012-12-31 2018-08-14 桑迪士克科技有限责任公司 用于在非易失性存储器中的异步裸芯操作的方法和系统
US9734050B2 (en) * 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for managing background operations in a multi-layer memory
US9465731B2 (en) * 2012-12-31 2016-10-11 Sandisk Technologies Llc Multi-layer non-volatile memory system having multiple partitions in a layer
KR102106261B1 (ko) * 2014-06-17 2020-05-04 삼성전자주식회사 메모리 컨트롤러의 작동 방법과 이를 포함하는 장치들의 작동 방법들
KR102263046B1 (ko) 2014-10-29 2021-06-09 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR20170008339A (ko) * 2015-07-13 2017-01-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102372825B1 (ko) * 2015-07-31 2022-03-14 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9996268B2 (en) * 2015-12-18 2018-06-12 Toshiba Memory Corporation Memory system and control method of the same
KR20180020706A (ko) * 2016-08-19 2018-02-28 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102415875B1 (ko) * 2017-07-17 2022-07-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN108073546A (zh) * 2017-12-27 2018-05-25 西安奇维科技有限公司 一种基于fpga实现网络数据接收及读取控制方法
KR20190113443A (ko) * 2018-03-28 2019-10-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10866764B2 (en) * 2018-07-23 2020-12-15 SK Hynix Inc. Memory system with parity cache scheme and method of operating such memory system
KR20200010934A (ko) * 2018-07-23 2020-01-31 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200015247A (ko) * 2018-08-03 2020-02-12 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
CN110928486B (zh) 2023-07-14
CN110928486A (zh) 2020-03-27
US10853240B2 (en) 2020-12-01
KR20200032921A (ko) 2020-03-27
US20200089605A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
KR102517681B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190136492A (ko) 메모리 시스템 및 그것의 동작방법
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20200019431A (ko) 컨트롤러 및 그것의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR102593541B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20190143073A (ko) 메모리 시스템 및 그것의 동작방법
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR102612891B1 (ko) 메모리 장치, 그것의 동작방법 및 메모리 시스템
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102659036B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102660399B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102634631B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR20200006378A (ko) 컨트롤러 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR102654308B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right