KR20190138419A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20190138419A
KR20190138419A KR1020180064855A KR20180064855A KR20190138419A KR 20190138419 A KR20190138419 A KR 20190138419A KR 1020180064855 A KR1020180064855 A KR 1020180064855A KR 20180064855 A KR20180064855 A KR 20180064855A KR 20190138419 A KR20190138419 A KR 20190138419A
Authority
KR
South Korea
Prior art keywords
memory
block
available spare
spare block
memory system
Prior art date
Application number
KR1020180064855A
Other languages
English (en)
Other versions
KR102517681B1 (ko
Inventor
구덕회
김용태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180064855A priority Critical patent/KR102517681B1/ko
Priority to US16/218,809 priority patent/US10802751B2/en
Priority to CN201811603118.8A priority patent/CN110570894B/zh
Publication of KR20190138419A publication Critical patent/KR20190138419A/ko
Priority to US17/060,380 priority patent/US11455120B2/en
Application granted granted Critical
Publication of KR102517681B1 publication Critical patent/KR102517681B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 복수의 채널들 및 상기 복수의 채널들 각각에 연결된 복수의 다이들 그리고, 복수의 슈퍼블록을 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는 제 1 채널에 연결되고 제 1 슈퍼블록 그룹에 속한 제 1 다이에 배드 블록이 발생된 경우, 상기 제 1 다이에서 제 1 가용 예비 블록을 검색하고, 상기 제 1 다이에 상기 제 1 가용 예비 블록이 없는 경우, 상기 제 1 채널에 연결되고 제 2 슈퍼블록 그룹에 속한 제 2 다이에서 제 2 가용 예비 블록을 검색하는 검색부; 및 상기 제 2 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 2 가용 예비 블록으로 대체하는 할당부를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 장치에 관한 것으로, 보다 구체적으로는 배들 블록(bad block)을 대체할 수 있는 예비 블록(reserved block)을 검색하는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 본 발명의 실시 예에 따른 메모리 시스템은 배드 블록이 발생된 경우, 데이터 처리의 병렬성을 유지할 수 있는 예비 블록을 검색하여 배드 블록을 대체할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 복수의 채널들 및 상기 복수의 채널들 각각에 연결된 복수의 다이들 그리고, 복수의 슈퍼블록을 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는 제 1 채널에 연결되고 제 1 슈퍼블록 그룹에 속한 제 1 다이에 배드 블록이 발생된 경우, 상기 제 1 다이에서 제 1 가용 예비 블록을 검색하고, 상기 제 1 다이에 상기 제 1 가용 예비 블록이 없는 경우, 상기 제 1 채널에 연결되고 제 2 슈퍼블록 그룹에 속한 제 2 다이에서 제 2 가용 예비 블록을 검색하는 검색부; 및 상기 제 2 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 2 가용 예비 블록으로 대체하는 할당부를 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법에 있어서, 제 1 채널에 연결되고 제 1 슈퍼블록 그룹에 속한 제 1 다이에 배드 블록이 발생된 경우, 상기 제 1 다이에서 제 1 가용 예비 블록을 검색하는 단계; 상기 제 1 다이에 상기 제 1 가용 예비 블록이 없는 경우, 상기 제 1 채널에 연결되고 제 2 슈퍼블록 그룹에 속한 제 2 다이에서 제 2 가용 예비 블록을 검색하는 단계; 및 상기 제 2 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 2 가용 예비 블록으로 대체하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 배드 블록을 대체할 수 있는 예비 블록을 검색하는 기준을 명확히 하여, 데이터 처리의 병렬성을 유지할 수 있으며, 그 결과, 메모리 시스템의 리드/라이트 성능이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템의 구조를 나타낸 도면이다.
도 6은 본 발명의 일 실시 예에 따른 메모리 셀 어레이의 개략적인 구조를 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작 과정을 나타낸 흐름도이다.
도 8 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급부(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
비휘발성 메모리 장치는 복수의 채널, 복수의 채널 각각에 할당된 CE(Chip enable), CE당 할당된 복수의 다이(die), 다이당 할당된 복수의 플레인(plane) 및 복수의 데이터 블록(data block)을 포함할 수 있다.
비휘발성 메모리 장치는 데이터의 효율적인 처리를 위하여 데이터 처리 단위를 슈퍼블록(super block) 및 스트립(stripe)으로 설정할 수 있다. 슈퍼블록은 복수의 다이의 플레인에서 같은 오프셋에 위치한 데이터 블록들의 묶음이다. 스트립은 하나의 슈퍼블록에서 같은 오프셋에 위치한 페이지들의 묶음이다. 즉, 이레이즈 동작 혹은 가비지 컬렉션 동작의 단위가 슈퍼블록으로 설정될 수 있으며, 리드/라이트 동작의 단위가 스트립 단위로 설정될 수 있다. 슈퍼블록 및 스트립의 크기는 설계자에 의하여 변경될 수 있다.
나아가, 비휘발성 메모리 장치 특히, 플래쉬 메모리 장치는 휘발성 메모리 장치보다 메모리 장치의 특성상 데이터의 처리 속도가 느릴 수 있다. 데이터의 처리 속도가 휘발성 메모리 장치보다 느린 점을 보완하기 위하여 비휘발성 메모리 장치는 여러 데이터를 한번에 처리할 수 있는 능력이 매우 중요하다. 즉, 복수의 채널들 각각에서 동시에 서로 다른 데이터를 처리할 수 있는 데이터 처리의 병렬성을 유지하는 것이 비휘발성 메모리 장치의 성능을 결정짓는 중요한 역할을 한다. 예를 들면, 채널의 병렬성 및 CE의 병렬성이 데이터 처리의 병렬성을 유지할 수 있다.
채널의 병렬성이란 복수의 채널들 각각이 서로 영향을 주지 않으면서 리드/라이트 동작을 개별적으로 수행할 수 있는 특성을 의미한다. 예를 들면, 리드 데이터가 제 1 채널에 연결된 다이 내의 메모리 블록에만 저장되어 있는 경우, 제 2 채널에만 연결된 다이 내의 메모리 블록에서 라이트 동작이 수행된다 하더라도, 상기 리드 동작은 상기 라이트 동작에 영향을 주지 않는다. 즉, 채널의 병렬성이 유지될 수 있다. 반면에, 리드 데이터가 제 1 채널에 연결된 다이 내의 메모리 블록 및 제 2 채널에 연결된 다이 내의 메모리 블록에 저장되어 있는 경우, 상기 리드 데이터를 리드하기 위하여 제 2 채널에서 수행되는 라이트 동작을 기다릴 수 있다. 이때, 채널의 병렬성이 유지되지 않을 수 있다.
또한, CE의 병렬성이란 복수의 다이들 각각이 서로 영향을 주지 않으면서 데이터를 처리할 수 있는 특성을 의미한다. 예를 들면, CE당 2개의 다이가 할당된다고 가정할 때, 효율적인 데이터 처리를 위하여 CE에 할당된 2개의 다이 각각이 개별적으로 활용되어야 한다. 이때, CE의 병렬성이 유지될 수 있다. 반면에, CE에 할당된 2개의 다이 중 하나의 다이는 비지 상태(busy state), 다른 하나의 다이는 아이들 상태(idle state)가 지속해서 유지된다면, 데이터 처리 효율이 감소될 수 있다. 즉, CE의 병렬성이 유지되지 않으면, 데이터 처리 효율이 감소될 수 있다.
도 1에서 설명된 바와 같이, 메모리 시스템(110)은 메모리 장치(150) 내에서 발생된 배드 블록을 관리할 수 있다. 배드 블록 관리의 하나의 실시 예로써, 배드 블록은 예비 블록으로 대체될 수 있다. 예비 블록이 비휘발성 메모리 장치의 복수의 다이 각각에 할당될 수 있다. 만약, 복수의 데이터 블록들 중 적어도 하나 이상의 배드 블록이 발생된 경우, 예비 블록이 배드 블록을 대체할 수 있다. 하지만, 이때, 임의의 예비 블록이 배드 블록을 대체하는 경우, 데이터 처리의 병렬성이 유지되지 않을 수 있다. 그 결과, 메모리 시스템의 리드/라이트 성능이 하락될 수 있다.
이러한 문제점을 극복하기 위하여 본 발명의 실시 예에 따른 메모리 시스템(110)은 배드 블록을 대체할 수 있는 예비 블록을 검색하는 기준을 설립하여, 채널의 병렬성 및 CE의 병렬성을 유지하여 메모리 시스템(110)의 성능을 하락시키지 않도록 예비 블록을 배드 블록 대신에 할당할 수 있다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템(110)의 구조를 나타낸 블록도이다.
앞서 설명된 바와 같이, 메모리 장치(150)는 복수의 채널, 복수의 채널 각각에 할당된 CE(Chip enable), CE당 할당된 복수의 다이(die), 다이당 할당된 복수의 플레인(plane) 및 복수의 데이터 블록(data block)을 포함할 수 있다. 그리고, 메모리 장치(150)는 데이터의 효율적인 처리를 위하여 데이터 처리 단위를 슈퍼블록(super block) 및 스트립(stripe)으로 설정할 수 있다. 나아가, 메모리 장치(150)는 특정 개수의 채널에 할당된 특정 개수의 CE를 그룹핑하여 복수의 다이 내의 메모리 블록들을 슈퍼블록 그룹으로 관리할 수 있다. 예를 들면, 2개의 채널, 2개의 CE를 그룹핑하여 8개 다이 내의 메모리 블록들을 슈퍼블록 그룹으로 관리할 수 있다. 슈퍼 블록 그룹 내에는 복수의 슈퍼블록이 존재할 수 있다. 메모리 블록은 데이터 블록 및 예비 블록으로 구성될 수 있다.
컨트롤러(130)는 모니터(510), 검색부(530), 할당부(550) 및 메모리(144)를 포함할 수 있다.
모니터(510)는 메모리 셀 어레이(330)에서 발생되는 배드 블록을 주기적으로 모니터링할 수 있다. 도 1에서 설명된 바와 같이, 컨트롤러(130)는 프로세서(134)를 통하여 배드 블록 관리 동작을 수행할 수 있다. 따라서, 모니터(510)는 도 1에 도시된 프로세서(134)에 포함될 수 있다. 그리고, 모니터(510)는 검색부(530)에 배드 블록 발생 사실을 알릴 수 있다.
검색부(530)는 발생된 배드 블록을 대체할 수 있는 가용 예비 블록을 검색할 수 있다.
먼저, 검색부(530)는 배드 블록이 위치한 다이내에 존재하는 제 1 가용 예비 블록을 검색할 수 있다. 동일한 다이 내에 존재하는 예비 블록은 배드 블록과 교체되더라도, 슈퍼블록 및 스트립을 유지할 수 있기 때문에 데이터 처리의 병렬성이 유지될 수 있다. 따라서, 검색부(530)는 동일한 다이에서 예비 블록을 최우선적으로 검색할 수 있다. 만약, 제 1 가용 예비 블록이 존재한다면, 검색부(530)는 검색된 예비 블록에 대한 정보(예를 들면, 예비 블록의 주소 정보)를 할당부(550)에 전달할 수 있다.
반면에, 제 1 가용 예비 블록이 존재하지 않는 경우, 검색부(530)는 동일 채널에 연결된 다른 슈퍼블록 그룹내 다이에 포함된 제 2 가용 예비 블록을 검색할 수 있다. 동일한 채널 및 다른 슈퍼블록 그룹에서 예비 블록이 검색된 경우, 채널의 병렬성이 유지될 수 있다. 따라서, 검색부(530)는 동일한 채널에 연결된 다른 슈퍼블록 그룹내 다이에 포함된 가용 예비 블록을 2순위로 검색할 수 있다. 만약, 제 2 가용 예비 블록이 검색된다면, 검색부(530)는 검색된 예비 블록에 대한 정보를 할당부(550)에 전달할 수 있다.
반면에, 제 2 가용 예비 블록이 검색되지 않는다면, 검색부(530)는 다른 채널에 연결된 다른 슈퍼블록 그룹내 다이에 포함된 제 3 가용 예비 블록을 검색할 수 있다. 다른 채널의 블록 및 다른 슈퍼블록 그룹에서 예비 블록이 검색된 경우, CE의 병렬성이 유지될 수 있다. 따라서, 검색부(530)는 다른 채널에 연결된 다른 슈퍼 블록 그룹내 다이에 포함된 가용 예비 블록을 3순위로 검색할 수 있다. 만약, 제 3 가용 예비 블록이 검색된다면, 검색부(530)는 검색된 예비 블록에 대한 정보를 할당부(550)에 전달할 수 있다.
반면에, 제 3 가용 예비 블록이 존재하지 않는 경우, 검색부(530)는 임의의 다이에 포함된 제 4 가용 예비 블록을 검색할 수 있다. 검색부(530)는 검색된 제 4 가용 예비 블록에 대한 정보를 할당부(550)에 전달할 수 있다.
할당부(550)는 배드 블록을 검색부(530)에 의하여 검색된 가용 예비 블록으로 대체할 수 있다. 예를 들면, 슈퍼 블록에 포함된 데이터 블록 중에서 배드 블록이 발생된 경우, 할당부(550)는 상기 슈퍼 블록에서 배드 블록을 제외하고 검색된 예비 블록을 할당하여, 슈퍼블록을 유지할 수 있다. 즉, 할당부(550)는 슈퍼블록을 구성하고 있는 개별적인 메모리 블록들의 주소를 업데이트할 수 있다. 그리고, 할당부(550)는 슈퍼블록 내에서 배드 블록이 제외되고, 예비 블록이 새롭게 할당된 정보를 메모리(144)에 알릴 수 있다.
메모리(144)는 슈퍼블록에 대한 정보를 저장할 수 있다. 만약, 슈퍼블록 내 배드 블록이 예비 블록으로 대체된 경우, 메모리(144)는 할당부(550)로부터 예비 블록 할당 정보를 전달받아 슈퍼블록에 대한 정보를 업데이트할 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 셀 어레이(330)의 구조를 개략적으로 나타낸 도면이다. 특히, 도 6을 통하여 본 발명의 실시 예에 따른 가용 예비 블록의 검색 방법이 설명된다. 도 6에 도시된 메모리 셀 어레이(330)의 구조는 일 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
도 6에 도시된 메모리 셀 어레이(330)는 2개의 채널, 1 채널당 4개의 CE, 1 CE당 2개의 다이를 포함하고 있으며, 복수의 다이들 각각은 데이터 블록 그룹(DB group) 및 예비 블록 그룹(RB group)을 포함할 수 있다. 데이터 블록 그룹(DB group)은 복수의 데이터 블록들로 구성되어 있으며, 예비 블록 그룹(RB group)은 복수의 예비 블록들로 구성되어 있다. 그리고, 2개의 채널, 2개의 CE를 그룹핑하여 8개 다이 내에 포함된 데이터 블록들 및 예비 블록들로 구성된 슈퍼 블록 그룹(Superblock Group)이 존재한다. 도 6에는 제 1 슈퍼블록 그룹(Superblock Group 1) 및 제 2 슈퍼블록 그룹(Superblock Group 2)이 존재하며, 슈퍼블록 그룹 각각에는 N개의 슈퍼블록이 존재할 수 있다. 슈퍼블록은 4개의 다이의 플레인에서 같은 오프셋에 위치한 블록으로 설정될 수 있다. 예를 들면, 제 1 내지 제 4 다이 각각에 포함된 제 1 내지 제 4 데이터 블록 그룹내에 동일한 오프셋에 위치한 블록들이 슈퍼블록으로 설정될 수 있다. 나아가, 설정된 슈퍼블록 내에 동일한 오프셋에 위치한 페이지들은 스트립으로 설정될 수 있다. 다만, 상기 내용은 설명의 편의를 위하여 설정된 것이며, 이에 제한되는 것은 아니다. 이하에서는, 제 1 데이터 블록그룹(610) 내에서 배드 블록이 발생되었다고 가정한다.
모니터(510)는 제 1 데이터 블록 그룹(610)내에서 배드 블록을 모니터링할 수 있다. 그리고, 모니터(510)는 제 1 데이터 블록 그룹(610)내에서 배드 블록이 발생한 사실을 검색부(530)에게 알릴 수 있다.
검색부(530)는 제 1 데이터 블록 그룹(610)내에서 발생한 배드 블록을 대체할 수 있는 가용 예비 블록을 검색할 수 있다.
먼저, 검색부(530)는 배드 블록이 위치한 제 1 다이 내에 존재하는 제 1 예비 블록 그룹(630)에서 제 1 가용 예비 블록을 검색할 수 있다. 만약, 제 1 예비 블록 그룹(630)에 제 1 가용 예비 블록이 검색된다면, 검색부(530)는 검색된 제 1 가용 예비 블록에 대한 정보(예를 들면, 주소정보)를 할당부(550)에 전달할 수 있다.
반면에, 제 1 가용 예비 블록이 존재하지 않는 경우, 검색부(530)는 제 1 채널에 연결된 제 2 슈퍼블록 그룹내 제 5 내지 제 8 다이 각각에 포함된 제 5 내지 제 8 예비 블록 그룹(650)에서 제 2 가용 예비 블록을 검색할 수 있다. 만약, 제 2 가용 예비 블록이 검색된다면, 검색부(530)는 검색된 제 2 가용 예비 블록에 대한 정보를 할당부(550)에 전달할 수 있다.
반면에, 제 2 가용 예비 블록이 검색되지 않는다면, 검색부(530)는 제 2 채널에 연결된 제 2 슈퍼블록 그룹내 제 15 내지 제 18 다이 각각에 포함된 제 15 내지 제 18 예비 블록 그룹(670)에서 제 3 가용 예비 블록을 검색할 수 있다. 만약, 제 3 가용 예비 블록이 검색된다면, 검색부(530)는 검색된 제 3 가용 예비 블록에 대한 정보를 할당부(550)에 전달할 수 있다.
반면에, 제 3 가용 예비 블록이 검색되지 않는다면, 검색부(530)는 임의의 다이 각각에 포함된 예비 블록 그룹(690)에서 제 4 가용 예비 블록을 검색할 수 있다. 검색부(530)는 검색된 제 4 가용 예비 블록에 대한 정보를 할당부(550)에 전달할 수 있다.
상기와 같은 순서를 통하여, 검색부(530)는 배드 블록을 대체할 수 있는 예비 블록을 검색할 수 있다.
도 7은 본 발명의 실시 예에 따른 컨트롤러(130)의 동작 과정을 나타낸 흐름도이다. 특히, 도 7은 검색부(530)가 예비 블록을 검색하는 과정을 나타낸 흐름도이다.
먼저, 단계 S701에서, 배드 블록의 발생은 인지한 검색부(530)는 동일한 다이에 포함된 예비 블록 그룹에서 제 1 가용 예비 블록을 검색할 수 있다.
만약, 제 1 가용 예비 블록이 검색된다면(단계 S703에서, 'Yes'), 단계 S717에서, 검색부(530)는 제 1 가용 예비 블록에 대한 정보를 할당부(550)에 전달하고, 할당부(550)는 제 1 가용 예비 블록을 배드 블록과 대체될 수 있도록 할당할 수 있다.
반면에, 제 1 가용 예비 블록이 검색되지 않는다면(단계 S703에서, 'No'), 단계 S705에서, 검색부(530)는 배드 블록이 발생된 다이가 연결된 채널과 동일한 채널이지만 다른 슈퍼블록 그룹에 포함된 다이에 포함된 예비 블록 그룹에서 제 2 가용 예비 블록을 검색할 수 있다.
만약, 제 2 가용 예비 블록이 검색된다면(단계 S707에서, 'Yes'), 단계 S717에서, 검색부(530)는 제 2 가용 예비 블록에 대한 정보를 할당부(550)에 전달하고, 할당부(550)는 제 2 가용 예비 블록을 배드 블록과 대체될 수 있도록 할당할 수 있다.
반면에, 제 2 가용 예비 블록이 검색되지 않는다면(단계 S707에서, 'No'), 단계 S709에서, 검색부(530)는 배드 블록이 발생된 다이가 연결된 채널과 다른 채널에 연결된 다이 중 다른 슈퍼블록 그룹에 포함된 다이에 포함된 예비 블록 그룹에서 제 3 가용 예비 블록을 검색할 수 있다.
만약, 제 3 가용 예비 블록이 검색된다면(단계 S711에서, 'Yes'), 단계 S717에서, 검색부(530)는 제 3 가용 예비 블록에 대한 정보를 할당부(550)에 전달하고, 할당부(550)는 제 3 가용 예비 블록을 배드 블록과 대체될 수 있도록 할당할 수 있다.
반면에, 제 3 가용 예비 블록이 검색되지 않는다면(단계 S711에서, 'Yes'), 단계 S713에서, 검색부(530)는 임의의 다이에서 제 4 가용 예비 블록을 검색할 수 있다.
만약, 제 4 가용 예비 블록이 검색된다면(단계 S715에서, 'Yes'), 단계 S717에서, 검색부(530)는 제 4 가용 예비 블록에 대한 정보를 할당부(550)에 전달하고, 할당부(550)는 제 4 가용 예비 블록을 배드 블록과 대체될 수 있도록 할당할 수 있다.
반면에, 제 4 가용 예비 블록이 검색되지 않는다면(단계 S715에서, 'No'), 가용 예비 블록이 존재하지 않으므로 배드 블록은 대체될 수 없다.
본 발명의 실시 예에 따른 메모리 시스템(110)은 배드 블록을 대체할 수 있는 예비 블록을 앞서 설명된 방법으로 검색하여, 데이터 처리의 병렬성을 최대한 유지할 수 있다. 그 결과, 배드 블록이 발생된다고 하더라도, 메모리 시스템(110)의 리드/라이트 성능이 유지될 수 있다.
그러면 이하에서는, 도 8 내지 도 16을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 7에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 8은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 8을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 이러한 컨트롤러(130)는 복수의 프로세서를 포함할 수 있다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 9은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 9을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 9에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 10는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 10를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 11을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 12 내지 도 15를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 9 내지 도 11에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 7에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 16는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 16를 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 10 내지 도 15에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 메모리 블록을 관리하기 위한 메모리 시스템에 있어서,
    복수의 채널들 및 상기 복수의 채널들 각각에 연결된 복수의 다이들 그리고, 복수의 슈퍼블록을 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는
    제 1 채널에 연결되고 제 1 슈퍼블록 그룹에 속한 제 1 다이에 배드 블록이 발생된 경우, 상기 제 1 다이에서 제 1 가용 예비 블록을 검색하고, 상기 제 1 다이에 상기 제 1 가용 예비 블록이 없는 경우, 상기 제 1 채널에 연결되고 제 2 슈퍼블록 그룹에 속한 제 2 다이에서 제 2 가용 예비 블록을 검색하는 검색부; 및
    상기 제 2 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 2 가용 예비 블록으로 대체하는 할당부
    를 포함하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 검색부는
    상기 제 2 가용 예비 블록이 없는 경우, 제 2 채널에 연결되고 상기 제 2 슈퍼블록 그룹에 속한 제 3 다이에서 제 3 가용 예비 블록을 검색하고,
    상기 할당부는
    상기 제 3 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 3 가용 예비 블록으로 대체하는
    메모리 시스템.
  3. 제 1 항에 있어서,
    상기 검색부는
    상기 제 3가용 예비 블록이 없는 경우, 제 2 채널에 연결되고 상기 제 1 슈퍼블록 그룹에 속한 제 4 다이에서 제 4 가용 예비 블록을 검색하고,
    상기 할당부는
    상기 제 4 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 4 가용 예비 블록으로 대체하는
    메모리 시스템.
  4. 제 1 항에 있어서,
    상기 할당부는
    상기 제 1 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 1 가용 예비 블록으로 대체하는
    메모리 시스템.
  5. 제 1 항에 있어서,
    상기 컨트롤러는
    주기적으로 배드 블록의 발생을 모니터링하는 모니터
    를 더 포함하는 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 복수의 채널들 각각은 제 1 메모리 다이 그룹 및 제 2 메모리 다이 그룹과 연결된
    메모리 시스템.
  7. 제 6항에 있어서,
    상기 제 1 슈퍼블록 그룹 및 상기 제 2 슈퍼블록 그룹 각각은 적어도 하나 이상의 슈퍼블록을 공유하는 복수의 다이들로 구성된 상기 제 1 메모리 다이 그룹들 및 상기 제 2 메모리 다이 그룹들 각각을 개별적으로 포함하는
    메모리 시스템.
  8. 제 7 항에 있어서,
    상기 제 1 슈퍼블록 그룹 및 상기 제 2 슈퍼블록 그룹 각각에 속한 복수의 다이들은 적어도 하나 이상의 CE(Chip enable)신호를 공유하는
    메모리 시스템.
  9. 제 1 항에 있어서,
    상기 컨트롤러는
    상기 슈퍼블록에 대한 정보를 저장하는 메모리
    를 더 포함하는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 컨트롤러는
    상기 슈퍼블록에 포함된 스트립 단위로 리드/라이트 동작을 수행하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  11. 메모리 장치 내 메모리 블록을 관리하기 위한 메모리 시스템의 동작방법으로서,
    상기 메모리 장치는 복수의 채널 및 상기 복수의 채널들 각각에 연결된 복수의 다이들 그리고, 복수의 슈퍼블록들을 포함하며,
    상기 메모리 시스템의 동작방법은
    제 1 채널에 연결되고 제 1 슈퍼블록 그룹에 속한 제 1 다이에 배드 블록이 발생된 경우, 상기 제 1 다이에서 제 1 가용 예비 블록을 검색하는 단계;
    상기 제 1 다이에 상기 제 1 가용 예비 블록이 없는 경우, 상기 제 1 채널에 연결되고 제 2 슈퍼블록 그룹에 속한 제 2 다이에서 제 2 가용 예비 블록을 검색하는 단계; 및
    상기 제 2 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 2 가용 예비 블록으로 대체하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제 11 항에 있어서,
    상기 제 2 가용 예비 블록이 없는 경우, 제 2 채널에 연결되고 상기 제 2 슈퍼블록 그룹에 속한 제 3 다이에서 제 3 가용 예비 블록을 검색하는 단계; 및
    상기 제 3 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 3 가용 예비 블록으로 대체하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  13. 제 11 항에 있어서,
    상기 제 3 가용 예비 블록이 존재하지 않는 경우, 상기 제 1 슈퍼블록 그룹에 속한 제 4 다이에서 제 4 가용 예비 블록을 검색하는 단계; 및
    상기 제 4 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 4 가용 예비 블록으로 대체하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  14. 제 11 항에 있어서,
    상기 제 1 가용 예비 블록이 존재하는 경우, 상기 배드 블록을 상기 제 1 가용 예비 블록으로 대체하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  15. 제 11 항에 있어서,
    주기적으로 배드 블록의 발생을 모니터링하는 단계;
    를 더 포함하는 메모리 시스템의 동작방법.
  16. 제 11 항에 있어서,
    복수의 채널들 각각은 제 1 메모리 다이 그룹 및 제 2 메모리 다이 그룹과 연결된
    메모리 시스템의 동작방법.
  17. 제 16 항에 있어서,
    상기 제 1 슈퍼블록 그룹 및 상기 제 2 슈퍼블록 그룹 각각은 적어도 하나 이상의 슈퍼블록을 공유하는 복수의 다이들로 구성된 상기 제 1 메모리 다이 그룹들 및 상기 제 2 메모리 다이 그룹들 각각을 개별적으로 포함하는
    메모리 시스템의 동작방법.
  18. 제 17 항에 있어서,
    상기 제 1 슈퍼블록 그룹 및 상기 제 2 슈퍼블록 그룹 각각에 속한 복수의 다이들은 적어도 하나 이상의 CE(Chip enable)신호를 공유하는
    메모리 시스템의 동작방법.
  19. 제 11 항에 있어서,
    제 1 항에 있어서,
    상기 슈퍼블록에 대한 정보를 저장하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  20. 제 19 항에 있어서,
    상기 슈퍼블록에 포함된 스트립 단위로 리드/라이트 동작을 수행하도록 상기 메모리 장치를 제어하는 단계
    를 더 포함하는 메모리 시스템.
KR1020180064855A 2018-06-05 2018-06-05 메모리 시스템 및 그것의 동작방법 KR102517681B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180064855A KR102517681B1 (ko) 2018-06-05 2018-06-05 메모리 시스템 및 그것의 동작방법
US16/218,809 US10802751B2 (en) 2018-06-05 2018-12-13 Memory system and operating method thereof
CN201811603118.8A CN110570894B (zh) 2018-06-05 2018-12-26 存储器系统及该存储器系统的操作方法
US17/060,380 US11455120B2 (en) 2018-06-05 2020-10-01 Memory system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180064855A KR102517681B1 (ko) 2018-06-05 2018-06-05 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20190138419A true KR20190138419A (ko) 2019-12-13
KR102517681B1 KR102517681B1 (ko) 2023-04-05

Family

ID=68693065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180064855A KR102517681B1 (ko) 2018-06-05 2018-06-05 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (2) US10802751B2 (ko)
KR (1) KR102517681B1 (ko)
CN (1) CN110570894B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210017181A (ko) * 2019-08-07 2021-02-17 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220077573A (ko) * 2020-12-02 2022-06-09 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN114639417A (zh) * 2020-12-16 2022-06-17 美光科技公司 存储器子系统媒体管理群组
KR20220111485A (ko) * 2021-02-02 2022-08-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11605439B2 (en) * 2021-03-31 2023-03-14 Micron Technology, Inc. Remapping bad blocks in a memory sub-system
US11875038B2 (en) 2021-04-20 2024-01-16 Western Digital Technologies, Inc. Block allocation for multi-CE/die structure SSD
JP2022170214A (ja) * 2021-04-28 2022-11-10 キオクシア株式会社 メモリシステム及びメモリシステムの制御方法
US11687263B2 (en) 2021-12-01 2023-06-27 Western Digital Technologies, Inc. Full die recovery in ZNS SSD

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110082163A (ko) * 2008-10-07 2011-07-18 마이크론 테크놀로지, 인크. 스택 디바이스 리매핑 및 수리
US20180151251A1 (en) * 2016-11-29 2018-05-31 SK Hynix Inc. Memory system and operating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101399549B1 (ko) 2007-09-04 2014-05-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 블록 관리 방법
KR102469098B1 (ko) * 2018-03-21 2022-11-23 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US10672497B2 (en) * 2018-04-03 2020-06-02 SK Hynix Inc. Memory system and method for bad block management
KR102592803B1 (ko) * 2018-10-31 2023-10-24 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110082163A (ko) * 2008-10-07 2011-07-18 마이크론 테크놀로지, 인크. 스택 디바이스 리매핑 및 수리
US20180151251A1 (en) * 2016-11-29 2018-05-31 SK Hynix Inc. Memory system and operating method thereof

Also Published As

Publication number Publication date
US10802751B2 (en) 2020-10-13
US20210019080A1 (en) 2021-01-21
US11455120B2 (en) 2022-09-27
KR102517681B1 (ko) 2023-04-05
US20190369908A1 (en) 2019-12-05
CN110570894A (zh) 2019-12-13
CN110570894B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
KR102517681B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190136492A (ko) 메모리 시스템 및 그것의 동작방법
KR20200019431A (ko) 컨트롤러 및 그것의 동작방법
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190143073A (ko) 메모리 시스템 및 그것의 동작방법
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR20200044461A (ko) 메모리 시스템 및 그것의 동작방법
KR20200072139A (ko) 메모리 시스템 및 그것의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20200064568A (ko) 메모리 시스템 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190078133A (ko) 컨트롤러 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
KR102654308B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20200023758A (ko) 메모리 시스템 및 그것의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right