KR20190108347A - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20190108347A
KR20190108347A KR1020180029752A KR20180029752A KR20190108347A KR 20190108347 A KR20190108347 A KR 20190108347A KR 1020180029752 A KR1020180029752 A KR 1020180029752A KR 20180029752 A KR20180029752 A KR 20180029752A KR 20190108347 A KR20190108347 A KR 20190108347A
Authority
KR
South Korea
Prior art keywords
read
memory cells
count
read signal
degradation level
Prior art date
Application number
KR1020180029752A
Other languages
English (en)
Other versions
KR102470726B1 (ko
Inventor
방진배
송승환
변대석
박일한
윤현준
이한준
최나영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180029752A priority Critical patent/KR102470726B1/ko
Priority to US16/154,111 priority patent/US10665312B2/en
Priority to CN201910066103.0A priority patent/CN110277127A/zh
Publication of KR20190108347A publication Critical patent/KR20190108347A/ko
Priority to US16/865,675 priority patent/US10910080B2/en
Application granted granted Critical
Publication of KR102470726B1 publication Critical patent/KR102470726B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 적어도 하나의 읽기 신호를 포함하는 읽기 신호 세트들 각각에 따라 복수의 메모리 셀들 중 선택된 메모리 셀들의 페이지 데이터들 각각을 래치하는 복수의 래치 세트들을 포함하는 페이지 버퍼, 및 상기 메모리 셀들의 열화 레벨을 검출하고, 상기 검출된 열화 레벨에 따라 상기 읽기 신호 세트들 중 적어도 하나에 적용되는 읽기 파라미터를 결정하는 제어 로직; 을 포함할 수 있다.

Description

비휘발성 메모리 장치{NON-VOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 장치에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 비휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 비휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 비휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 저장하는 데 쓰인다.
비휘발성 메모리 장치의 대표적인 예로 플래시 메모리 장치가 있다. 플래시 메모리 장치는 컴퓨터, 휴대폰, 스마트폰, PDA, 디지털카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등과 같은 정보기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다. 최근, 스마트폰과 같은 모바일 장치들에 탑재하기 위하여 비휘발성 메모리 장치의 고용량, 고속 입출력, 저전력화 기술들이 활발하게 연구되고 있다.
본 발명에서는 장치 내부에서 에러 비트의 발생을 최소화할 수 있는 데이터 처리 동작을 수행하는 비휘발성 메모리 장치 및 그것의 데이터 처리 방법이 개시될 수 있다.
본 발명의 과제는 메모리 셀의 특정 상태를 식별하기 위해 복수 회 센싱을 수행하고, 센싱 결과들 중에 최적의 데이터를 선택하여 출력하는 비휘발성 메모리 장치를 제공하는 데 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 적어도 하나의 읽기 신호를 포함하는 읽기 신호 세트들 각각에 따라 복수의 메모리 셀들 중 선택된 메모리 셀들의 페이지 데이터들 각각을 래치하는 복수의 래치 세트들을 포함하는 페이지 버퍼, 및 상기 메모리 셀들의 열화 레벨을 검출하고, 상기 검출된 열화 레벨에 따라 상기 읽기 신호 세트들 중 적어도 하나에 적용되는 읽기 파라미터를 결정하는 제어 로직을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 비휘발성 메모리 장치에서 특정 데이터 상태를 식별하기 위해 복수의 센싱 절차가 실시되고, 각각의 절차에서 래치된 데이터 중에서 에러 비트의 수가 최소가 되는 데이터의 출력이 가능하다. 또한, 본 발명의 일 실시예에 따르면, 오류 제외 범위를 규정하는 참조값을 문턱 전압의 산포의 열화에 따라 보정하여, 비휘발성 메모리 장치의 신뢰성 있는 동작을 보장할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 블록도이다.
도 2는 도 1의 셀 어레이와 페이지 버퍼의 구성을 예시적으로 보여주는 블록도이다.
도 3은 도 1 및 도 2의 페이지 버퍼의 개략 블록도이다.
도 4는 메모리 셀의 노말 읽기 방법을 나타내는 도이다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 읽기 방법의 흐름도다.
도 6은 본 발명의 일 실시예에 따른 OCVS 읽기 동작의 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 서로 다른 레벨을 가지는 읽기 전압들에 의한 OCVS 읽기 동작을 나타내는 타이밍도이다.
도 8a은 본 발명의 일 실시예에 따른 서로 다른 시점에서 제공되는 래치 신호에 의한 OCVS 읽기 동작을 나타내는 타이밍 도이다.
도 8b은 도 8a의 제어 신호들 상황에서 센싱 노드의 레벨 변화를 보여주는 파형도이다.
도 9은 도 8a 및 도 8b의 실시예에 따른 OCVS 읽기 동작을 트리플 레벨 셀(TLC)의 최상위 비트 페이지에 적용한 예를 보여주는 타이밍도이다.
도 10a, 도 10b, 및 도 10c는 각각 3회의 센싱 노드의 래치 결과를 사용하여 데이터를 선택하는 방법을 각각 보여주는 도면들이다.
도 11a, 도 11b, 도 11c, 그리고 도 11d는 각각 2회의 센싱 노드의 래치 결과를 사용하여 데이터를 선택하는 방법을 각각 보여주는 도면들이다.
도 12는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 열화 보정 방법의 흐름도이다.
도 13은 도 12의 실시예에 따른 비휘발성 메모리 장치의 읽기 방법을 설명하기 위하여 제공되는 도이다.
도 14는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 열화 보정 방법의 흐름도다.
도 15은 도 14의 실시예에 따른 비휘발성 메모리 장치의 읽기 방법을 설명하기 위하여 제공되는 도이다.
도 16은 발명의 일 실시예에 따른 참조값 결정 방법을 설명하기 위하여 제공되는 흐름도이다.
도 17은 본 발명에 따른 비휘발성 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
이하에서는, 낸드형 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 비휘발성 메모리 장치의 예로서 사용될 수 있다. 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있다. 일 예로, 본 발명의 기술은 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등에도 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 블록도이다. 도 1을 참조하면, 비휘발성 메모리 장치(100)는 셀 어레이(110), 행 디코더(120), 페이지 버퍼(130), 입출력 버퍼(140), 제어 로직(150), 전압 발생기(160), 및 셀 카운터(170)를 포함할 수 있다.
셀 어레이(110)는 워드 라인들(WLs) 또는 선택 라인들(SSL, GSL)을 통해 행 디코더(120)에 연결된다. 셀 어레이(110)는 비트 라인들(BLs)을 통해서 페이지 버퍼(130)에 연결된다. 셀 어레이(110)는 복수의 메모리 블록들(BLK0~BLKi)을 포함하고, 메모리 블록들(BLK0~BLKi) 각각은 복수의 낸드형 셀 스트링들(NAND Cell Strings)을 포함한다. 셀 스트링들 각각의 채널은 수직 또는 수평 방향으로 형성될 수 있다. 셀 어레이(110)는 셀 스트링을 형성하는 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들은 비트 라인(BLs)이나, 워드 라인(WLs)으로 제공되는 전압에 의해서 프로그램, 소거, 독출될 수 있다. 프로그램 동작은 페이지 단위로, 소거 동작은 메모리 블록들(BLK0~BLKi) 단위로 수행될 수 있다. 메모리 블록들(BLK0~BLKi) 각각은 3차원 메모리 어레이를 포함할 수 있다.
행 디코더(120)는 어드레스(ADD)에 응답하여 셀 어레이(110)의 메모리 블록들 중 어느 하나를 선택할 수 있다. 행 디코더(120)는 어드레스(ADD)에 응답하여 선택된 메모리 블록의 워드 라인들(WLs) 중 어느 하나를 선택할 수 있다. 행 디코더(120)는 선택된 메모리 블록의 워드 라인에 동작 모드에 대응하는 워드 라인 전압(VWL)을 전달할 수 있다. 프로그램 동작시, 행 디코더(120)는 선택 워드 라인(Selected WL)에 프로그램 전압(Vpgm)과 프로그램 검증 전압(Vpgm_fy)을, 비선택 워드 라인(Unselected WL)에는 프로그램 패스 전압(Vpgm_pass)을 전달한다. 소거 동작시, 행 디코더(120)는 선택 워드 라인(Selected WL)에 소거 전압(Vera)과 소거 검증 전압(Vera_fy)을, 비선택 워드 라인(Unselected WL)에는 소거 패스 전압(Vera_pass)을 전달한다. 읽기 동작시, 행 디코더(120)는 선택 워드 라인(Selected WL)에 읽기 전압(Vrd)을, 비선택 워드 라인(Unselected WL)에는 읽기 패스 전압(Vrd_pass)을 전달한다.
상술한 설명에서, 읽기 전압(Vrd)이 제공되어 읽기 동작이 수행되는 것으로 기술되어 있으나, 광의의 개념으로, 본 발명의 읽기 동작은, 읽기 전압(Vrd)에 의한 읽기 동작뿐만 아니라, 프로그램 동작 시의 프로그램 검증 전압(Vpgm_fy) 및 소거 동작 시의 소거 검증 전압(Vera_pass)에 의해서도 수행되는 것으로 이해될 수 있다. 페이지 버퍼(130)는 기입 드라이버 및 감지 증폭기 중 적어도 하나로 동작할 수 있다. 프로그램 동작시, 페이지 버퍼(130)는 셀 어레이(110)의 비트 라인으로 프로그램될 데이터에 대응하는 비트 라인 전압을 전달한다. 읽기 동작시, 페이지 버퍼(130)는 선택된 메모리 셀에 저장된 데이터를 비트 라인(BL)을 통해서 감지한다. 페이지 버퍼(130)에 포함되는 복수의 페이지 버퍼들(PB1~PBn) 각각은 하나 또는 2개의 비트 라인에 연결될 수 있다.
제어 로직(150)은 본 발명의 온-칩 벨리 서치(On-Chip Valley Search: 이하, OCVS) 읽기 동작을 수행하기 위하여, 복수의 읽기 동작을 수행할 수 있다. 구체적으로, OCVS 읽기 동작의 복수의 읽기 동작을 통하여, 메모리셀들의 어느 하나의 상태가 식별될 수 있다. 여기서, 물리 페이지가 복수의 비트 페이지로 구성되는 것으로 가정하면, 메모리 셀들의 하나의 상태의 식별로부터, 하나의 비트 페이지를 구성하는 복수의 페이지 데이터 중 하나의 페이지 데이터가 독출될 수 있다. 복수의 페이지 버퍼들(PB1~PBn) 각각은 메모리 셀들 중 어느 하나의 상태를 식별하기 위하여, 즉, 복수의 페이지 데이터 중 하나의 페이지 데이터를 식별하기 위하여, 복수 회의 래치 동작을 수행할 수 있다. 복수의 페이지 버퍼들(PB1~PBn) 각각은 제어 로직(150)의 제어에 따라 래치된 복수의 데이터 중에서 최적의 데이터를 선택 또는 출력할 수 있다.
입출력 버퍼(140)는 외부에서 제공되는 데이터를 페이지 버퍼(130)로 제공할 수 있다. 또한, 입출력 버퍼(140)는 외부에서 제공되는 명령어(CMD)를 제어 로직(150)에 제공할 수 있고, 외부에서 제공된 어드레스(ADD)를 제어 로직(150)이나 행 디코더(120)에 제공할 수 있다. 더불어, 입출력 버퍼(140)는 페이지 버퍼(130)에 의해서 래치된 데이터를 외부로 출력할 수 있다.
제어 로직(150)은 입출력 버퍼(140)를 통해 외부로부터 전달되는 명령어(CMD)에 응답하여 페이지 버퍼(130) 및 행 디코더(120)를 제어한다. 제어 로직(150)은 명령어(CMD)에 따라 선택된 메모리 셀들에 대한 프로그램, 읽기, 그리고 소거 동작을 수행하도록 페이지 버퍼(130) 및 행 디코더(120)를 제어할 수 있다.
특히, 제어 로직(150)은 일 실시예에 따른 OCVS 읽기 동작을 위하여, 페이지 버퍼(130)와 전압 발생기(160)를 제어할 수 있다. 제어 로직(150)은 선택된 메모리 셀들의 특정 상태를 식별하기 위해 복수 회의 읽기 동작을 수행하도록 페이지 버퍼(130)를 제어할 수 있다. 제어 로직(150)은 복수 회의 읽기 동작들 각각에 대응하는 데이터를 복수의 페이지 버퍼들(PB1~PBn) 각각에 구비된 복수의 래치에 저장하도록 복수의 페이지 버퍼들(PB1~PBn)을 제어할 수 있다. 제어 로직(150)은 복수 회 래치된 데이터들 중에서 최적의 데이터를 선택하기 위한 처리를 수행할 수 있다. 최적의 데이터의 선택을 위해서 제어 로직(150)은 셀 카운터(170)로부터 제공되는 카운트 값(nC)를 참조할 수 있다. 즉, 제어 로직(150)은 복수의 센싱 데이터들 중에서 산포골(Valley)에 가장 근접한 읽기 결과를 선택하여 출력하도록 페이지 버퍼(130)를 제어할 수 있다. 이러한 동작을 수행하기 위해 제어 로직(150)은 OCVS 회로(155)를 포함할 수 있다.
전압 발생기(160)는 제어 로직(150)의 제어에 따라 각각의 워드 라인들로 공급될 다양한 종류의 워드 라인 전압(VWL)들과, 메모리 셀들이 형성된 벌크, 일 예로, 웰 영역으로 공급될 전압을 생성한다. 각각의 워드 라인들(VWL)로 공급될 워드 라인 전압들로는 프로그램 전압(Vpgm), 패스 전압(Vpass), 선택 및 비선택 읽기 전압들(Vrd, Vread) 등이 있다.
셀 카운터(170)는 페이지 버퍼(130)에 센싱된 데이터로부터 특정 문턱 전압 범위에 해당하는 메모리 셀들을 카운트할 수 있다. 일 예로, 셀 카운터(170)는 복수의 페이지 버퍼들(PB1~PBn) 각각에 래치된 데이터들을 처리하여 특정 문턱 전압 범위의 문턱 전압을 가지는 메모리 셀들의 수를 카운트할 수 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치(100)는 선택된 메모리 셀들에 대해서 복수의 읽기 동작을 수행할 수 있다. 비휘발성 메모리 장치(100)는 복수의 데이터들 중에서 최적의 데이터를 선택하고, 선택된 데이터를 외부로 출력할 수 있다. 본 발명의 일 실시예에 따르면, 비휘발성 메모리 장치는 최적의 읽기 전압에 의해서 센싱된 데이터를 선택하므로, 높은 신뢰성의 데이터를 제공할 수 있다.
도 2는 도 1의 셀 어레이와 페이지 버퍼의 구성을 예시적으로 보여주는 블록도이다. 도 2를 참조하면, 페이지 버퍼들(PB1~PBn) 각각은 비트 라인들(BL1~BLn)에 연결될 수 있다. 비트 라인들(BL1~BLn)은 셀 스트링들(CS1~CSn)에 연결될 수 있다.
셀 어레이(110)에 포함되는 셀 스트링들(CS1~CSn)은 각각 스트링 선택 트랜지스터(SST)를 통해서 비트 라인(BL1~BLn)과 연결된다. 스트링 선택 트랜지스터(SST) 각각의 게이트는 스트링 선택 라인(SSL)에 연결된다. 그리고, 셀 스트링들(CS1~CSn)은 각각 접지 선택 트랜지스터(GST)를 통해서 공통 소스 라인(CSL)과 연결된다. 각각 접지 선택 트랜지스터(GST)의 게이트는 접지 선택 라인(GSL)에 연결된다.
페이지 버퍼(PB1)는 비트 라인(BL1)을 통해 셀 스트링(CS1)과 연결된다. 페이지 버퍼(PB1)는 프로그램 동작시 비트 라인(BL1)을 셋업 또는 프리차지한다. 읽기 동작시, 페이지 버퍼(PB1)는 비트 라인(BL1)을 프리차지(Precharge)하고, 선택된 메모리 셀의 온/오프 여부를 센싱한다. 페이지 버퍼(PB1)는 전원 전압을 비트 라인에 공급하기 위한 트랜지스터들이 포함한다. 페이지 버퍼(PB1)는 트랜지스터들을 제어하기 위한 제어 신호(S_CNTL)를 제어 로직(150)으로부터 제공받을 수 있다. 제어 신호(S_CNTL)는 복수의 제어 신호들(BLSHF, BLSLT)을 포함할 수 있다. 제어 신호들(BLSHF, BLSLT)에 의해 비트 라인들(BL1~BLn)이 프리차지 및 디벨럽(Develop)될 수 있다.
도 3은 도 1 및 도 2의 페이지 버퍼의 개략 블록도이다. 도 3을 참조하면, 비트 라인(BL1)에 연결되는 페이지 버퍼(PB1)는 셀 스트링(CS1, 도 2 참조)의 메모리 셀들과 연결될 수 있다. 페이지 버퍼(PB1)는 비트 라인(BL1)과 연결되는 센싱 노드(SO)를 포함한다. 페이지 버퍼(PB1)는 센싱 노드(SO)에 각각 연결되는 복수의 래치들(LT_1, LT_2, LT_3, LT_4)을 포함할 수 있다.
읽기 동작시, 제어 로직(150)에 의해서 비트 라인(BL1)이 프리차지될 수 있다. 일 예로, 로드 신호(LOAD)와 제어 신호(BLSHF)가 활성화되면, 비트 라인(BL)은 특정 레벨(VBL)로 프리차지될 수 있다. 이 때, 비트 라인 선택 신호(BLSLT)에 의해서 고전압 트랜지스터(HNM1)는 턴 온 상태를 유지할 수 있다.
이어서, 로드 신호(LOAD)가 비활성화되면, 센싱 노드(SO)에 충전된 전하가, 제어 신호(BLSHF)에 의해 턴 온 된 트랜지스터(NM1)를 통해서, 비트 라인(BL)으로 흐르게 된다. 즉, 센싱 노드(SO)의 전위 변화가 발생하는 디벨럽 동작이 수행된다. 선택된 메모리 셀이 온 셀(On Cell)인 경우, 센싱 노드(SO)에 충전된 전하가 비트 라인(BL)과 스트링의 채널을 통해서 공통 소스 라인(CSL)으로 방전될 수 있다. 이 경우, 센싱 노드(SO)에서 비트 라인(BL)으로 흐르는 전류가 상대적으로 크기 때문에, 센싱 노드(SO)의 전압 강하의 속도는 상대적으로 빠르다. 반면, 선택된 메모리 셀이 오프 셀(Off Cell)인 경우, 센싱 노드(SO)에 충전된 전하는 비트 라인(BL)을 통해서 공통 소스 라인(CSL)으로 방전되기 어렵다. 따라서, 센싱 노드(SO)에서 비트 라인(BL)으로 흐르는 전류가 상대적으로 작기 때문에, 센싱 노드(SO)의 전압 강하의 속도는 상대적으로 느리다.
복수의 래치들(LT_1, LT_2, LT_3, LT_4)은 센싱 노드(SO)의 디벨럽된 상태를 센싱 및 저장하기 위한 래치 제어 신호(LTCH_1, LTCH_2, LTCH_3, ?, Dump)를 제공받을 수 있다. 래치 제어 신호(LTCH_1, LTCH_2, LTCH_3, ?, Dump)에 따라 복수의 래치들(LT_1, LT_2, LT_3, LT_4)은 선택된 메모리 셀들을 복수 회 센싱하고, 센싱된 복수의 데이터를 저장할 수 있다. 일 예로, 래치 제어 신호들(LTCH_1, LTCH_2, LTCH_3, ?, Dump)은 순차적으로 제공될 수 있다.
본 발명의 일 실시예에 따르면, 복수의 래치들(LT_1, LT_2, LT_3, LT_4)은, OCVS 읽기 동작시에, 선택된 메모리 셀들의 하나의 상태를 판별하기 위하여, 즉, 복수의 페이지 데이터 중 하나의 페이지 데이터를 식별하기 위하여, 복수 회 센싱하고, 센싱된 복수의 데이터를 저장하는 래치 동작을 수행할 수 있다. OCVS 읽기 동작시에, 복수의 읽기 신호에 따라, 선택된 메모리 셀들의 워드 라인들에 서로 다른 복수의 레벨을 가지는 읽기 전압이 제공되거나, 복수의 래치들에 서로 다른 시점에 복수의 래치 신호가 제공될 수 있다. 복수의 읽기 신호에 따라 선택된 메모리 셀의 온/오프 여부가 복수의 래치들(LT_1, LT_2, LT_3, LT_4)에 순차적으로 저장될 수 있다. 즉, 읽기 신호는 읽기 전압의 레벨 또는 래치 동작의 래치 시점을 결정하므로, 읽기 신호는 읽기 전압의 레벨 또는 래치 동작의 래치 시점을 결정하기 위한 제어 신호로 이해될 수 있고, 이하의 설명에서, 읽기 전압의 레벨 또는 래치 동작의 시점은 읽기 신호의 레벨에 따라 결정되는 것으로 가정한다.
셀 카운터는 복수의 래치들(LT_1, LT_2, LT_3, LT_4)에 저장된 데이터들을 사용하여, 서로 다른 레벨의 읽기 전압들 사이 각각에 문턱 전압이 위치하는 메모리 셀들의 수를 카운트할 수 있다. 일 예로, 제1 읽기 전압에 의한 센싱 데이터가 페이지 버퍼들(PB1~PBn) 각각의 제1 래치(LT_1)들에 저장되고, 제2 읽기 전압에 의한 센싱 데이터는 페이지 버퍼들(PB1~PBn) 각각의 제2 래치(LT_2)들에 저장되는 것으로 가정한다. 여기서, 페이지 버퍼들(PB1~PBn) 각각의 제1 래치(LT_1)들을 제1 래치 세트로, 페이지 버퍼들(PB1~PBn) 각각의 제2 래치(LT_2)들을 제2 래치 세트로 지칭할 수 있다. 페이지 버퍼들(PB1~PBn) 각각의 제1 래치(LT_1)들에 저장된 비트들과 페이지 버퍼들(PB1~PBn) 각각의 제2 래치(LT_2)들에 저장된 비트들 간의 배타적 논리합(XOR) 연산을 수행하는 경우, 제1 읽기 전압과 제2 읽기 전압 사이에 문턱전압을 가지는 메모리 셀들의 수가 계산될 수 있다. 또한, 실시예에 따라, 래치들 각각에 저장된 비트들의 값에 따른 차동 증폭기 형태의 전류 비교기를 사용하여 제1 읽기 전압과 제2 읽기 전압 사이에 문턱 전압을 가지는 메모리 셀들의 수의 계산 및 비교가 수행될 수 있다.
어느 하나의 래치, 일 예로, 래치(LT_1)는 센싱 노드(SO)의 상태만을 순차적으로 래치하도록 제어되고, 복수의 래치들 각각(LT_2, LT_3, ?, LT_C) 는 센싱된 데이터가 래치(LT_1)로부터 카피되도록 제어될 수도 있다. 또한, 어느 하나의 래치, 일 예로, 래치(LT_C)는 래치들 중 선택된 어느 하나의 래치의 데이터를 출력하기 위한 용도로 사용될 수도 있다.
도 4는 메모리 셀의 노말 읽기 방법을 나타내는 도이다. 도 4를 참조하면, 셀당 3비트의 데이터를 저장할 수 있는 트리플 레벨 셀(Triple Level Cell: TLC)의 페이지별 읽기 방법이 일 예로 도시되어 있다. 이 후, 메모리 셀이 트리플 레벨 셀(TLC)인 것으로 가정하여, 본 발명의 동작을 설명하나, 후술할 방법이 셀당 4비트의 데이터를 저장할 수 있는 쿼드러블 레벨 셀(Quadruple Level Cell: QLC) 및 4비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀에 적용될 수 있음은 물론이다.
트리플 레벨 셀은 복수의 비트 페이지를 포함하는 물리 페이지를 포함할 수 있다. 일 예로, 복수의 비트 페이지는 최하위 비트(LSB) 페이지, 중간 비트(CSB) 페이지, 및 최상위 비트(MSB) 페이지를 포함할 수 있다.
최하위 비트(LSB) 페이지를 읽기 위해서, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD1)이 제공된다. 읽기 전압(RD1) 보다 낮은 문턱 전압을 가지는 메모리 셀은 논리 '1'로 저장되고, 읽기 전압(RD1) 보다 같거나 높은 문턱 전압을 가지는 메모리 셀은 논리 '0'로 저장된다. 이어서, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD5)이 제공될 수 있다. 읽기 전압(RD5) 보다 낮은 문턱 전압을 가지는 메모리 셀은 이전에 저장된 논리 '0'이 유지된다. 읽기 전압(RD5) 보다 같거나, 높은 문턱 전압을 가지는 메모리 셀은 이전에 저장된 논리 '0'이 논리 '1'로 토글된다. 그리고, 이러한 처리가 완료된 이후에 최하위 비트(LSB) 페이지의 읽기 결과를 출력할 수 있다.
중간 비트(CSB) 페이지를 읽기 위해서, 먼저 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD2)이 제공될 수 있다. 읽기 전압(RD2) 보다 낮은 문턱 전압을 가지는 메모리 셀은 논리 '1'로, 읽기 전압(RD2) 보다 같거나 높은 문턱 전압을 가지는 메모리 셀은 논리 '0'로, 저장된다. 이어서, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD4)이 제공될 수 있다. 읽기 전압(RD4) 보다 낮은 문턱 전압을 가지는 메모리 셀은 이전에 저장된 논리 '0'이 유지되고, 읽기 전압(RD4) 보다 같거나, 높은 문턱 전압을 가지는 메모리 셀은 이전에 저장된 논리 '0'이 논리 '1'로 토글된다. 마지막으로, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD6)이 제공될 수 있다. 읽기 전압(RD6) 보다 낮은 문턱 전압을 가지는 메모리 셀은 이전에 센싱된 논리값이 유지되고, 읽기 전압(RD6) 보다 같거나 높은 문턱 전압을 가지는 메모리 셀은 논리 '0'으로 토글될 수 있다. 그리고 이러한 처리가 완료된 이후에 최상위 비트(CSB) 페이지의 읽기 결과를 출력할 수 있다.
최상위 비트(MSB) 페이지를 읽기 위해서, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD3)이 제공된다. 읽기 전압(RD3) 보다 낮은 문턱 전압을 가지는 메모리 셀은 논리 '1'로 저장되고, 읽기 전압(RD3) 보다 같거나 높은 문턱 전압을 가지는 메모리 셀의 센싱 결과는 논리 '0'로 저장된다. 이어서, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD7)이 제공될 수 있다. 읽기 전압(RD7) 보다 낮은 문턱 전압을 가지는 메모리 셀은 이전에 저장된 논리 '0'이 유지되고, 읽기 전압(RD4) 보다 같거나, 높은 문턱 전압을 가지는 메모리 셀은 이전에 저장된 논리 '0'이 논리 '1'로 토글된다. 그리고 이러한 처리가 완료된 이후에 최상위 비트(MSB) 페이지의 읽기 결과를 출력할 수 있다.
이러한, 노말 읽기 동작시 메모리 셀의 열화에 의해서 읽기 실패(Read fail)가 발생할 수 있다. 본 발명의 비휘발성 메모리 장치(100)는 외부의 요청 또는 내부적인 판단에 따라 높은 신뢰성을 제공하기 위한 OCVS 읽기 동작을 수행하고, 그 결과를 외부에 제공할 수 있다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 읽기 방법의 흐름도다. 도 5를 참조하면, 비휘발성 메모리 장치(100)는 설정된 읽기 동작 모드에 따라 노말 읽기 동작 모드와 OCVS 읽기 동작 모드 중 어느 하나의 읽기 동작을 수행할 수 있다.
S110 단계에서, 비휘발성 메모리 장치(100)는 요청된 읽기 동작에 관련된 설정값을 확인할 수 있다. 일 예로, 제어 로직(150)은 읽기 요청된 페이지(Page)가 최상위 비트(MSB), 중간 비트(CSB), 그리고 최하위 비트(LSB)인지를 체크할 수 있다. 또한, 제어 로직(150)은 선택된 페이지를 읽기 위한 읽기 신호의 인가 순서를 체크할 수도 있다. 더불어, 제어 로직(150)은 현재 읽기 동작의 모드가 노말 읽기 동작 모드인지 또는 OCVS 읽기 동작 모드인지 체크할 수 있다. 노말 읽기 동작 모드에서는 메모리 셀에 대한 하나의 상태를 식별하기 위해, 즉, 복수의 페이지 데이터 중 하나의 페이지 데이터를 식별하기 위하여, 읽기 신호가 일 회 제공될 수 있다. 반면, OCVS 읽기 동작 모드에서는 하나의 상태를 식별하기 위해 서로 다른 레벨의 읽기 신호들이 복수 회 제공되고, 센싱 데이터에 대한 비교 동작이 실시될 수 있다.
S120 단계에서, 읽기 동작 모드가 OCVS 읽기 동작 모드인지 판단할 수 있다. 읽기 동작 모드가 OCVS 읽기 동작 모드가 아닌 경우, S130 단계에서, 제어 로직(150)은 읽기 신호를 일회 제공하는 노말 읽기 동작을 위하여, 전압 발생기(160) 및 페이지 버퍼(130)를 제어한다. 이에 따라, 읽기 신호에 대응하는 읽기 전압이 선택된 메모리 셀들의 워드 라인에 제공되고, 페이지 버퍼(130)에서 메모리 셀들의 온/오프 여부가 센싱된다. 이어서, S140 단계에서, 페이지 버퍼(130)의 래치에는 센싱된 데이터가 저장될 수 있다. 반면, 설정된 읽기 동작 모드가 OCVS 읽기 동작 모드인 경우, S150 단계에서, 제어 로직(150)은 읽기 신호를 복수 회 제공하는 OCVS 읽기 동작을 수행하기 위하여, 전압 발생기(160) 및 페이지 버퍼(130)를 제어할 수 있다. OCVS 읽기 동작 모드에서, 복수의 읽기 신호에 따라, 선택된 메모리 셀들의 워드 라인들에 서로 다른 복수의 레벨을 가지는 읽기 전압이 제공되거나, 복수의 래치들에 서로 다른 시점에 복수의 래치 신호가 제공될 수 있다. S160 단계에서, 제어 로직(150)은 읽기 동작이 완료되었는지 판단한다. 만약, 선택된 페이지의 메모리 셀들에 대한 읽기 동작이 완료된 것으로 판단되면, S170 단계에서, 노말 동작 모드 또는 OCVS 읽기 동작 모드에 의해서 산출된 읽기 결과를 외부로 출력하고, 선택된 메모리 셀들에 대한 추가적인 읽기 동작이 필요한 경우, S120 단계로 복귀할 수 있다.
도 6은 본 발명의 일 실시예에 따른 OCVS 읽기 동작의 흐름도이다. 도 6을 참조하면, 도 5의 S150 단계에 도시된 OCVS 읽기 동작이 예시적으로 도시되어 있다.
S151 단계에서, 읽기 신호들이 설정된다. 읽기 신호들은 읽기 카운트에 관한 정보를 포함할 수 있고, 읽기 신호들 간의 간격을 결정하는 읽기 신호들의 레벨에 관한 정보를 포함할 수 있다. 읽기 카운트는 선택된 메모리 셀들의 특정한 하나의 상태, 즉, 복수의 페이지 데이터 중 하나의 페이지 데이터에 대한 서치 횟수를 나타낸다. 일 예로, 읽기 카운트는 선택된 메모리 셀들이 트리플 레벨 셀(TLC)인 경우, 최하위 비트(LSB) 페이지의 소거 상태(E0)와 프로그램 상태(P1)를 식별하기 위한 읽기 신호의 제공 횟수를 의미한다. 즉, 소거 상태(E0)와 프로그램 상태(P1) 사이의 문턱 전압 구간에서 서로 다른 레벨의 읽기 전압이 인가되는 횟수를 나타낼 수 있다. 또는, 읽기 카운트는 선택된 메모리 셀들에 동일한 읽기 전압이 제공되지만, 센싱 노드의 서로 다른 디벨럽 시점에서 수행되는 데이터 래치 횟수를 의미할 수도 있다. 여기서, 읽기 카운트는 적어도 2회로 설정될 수 있다. 또한, 읽기 신호들간의 간격은 서로 다른 레벨의 읽기 전압간의 전압 간격 또는 서로 다른 디벨럽 시점에서 수행되는 데이터 래치 동작들 간의 시간 간격을 의미한다.
S152 단계에서, 읽기 신호들에 따라, 선택된 메모리 셀들의 데이터가 센싱된다. 구체적으로, 읽기 전압들의 제공 횟수 및 읽기 전압들간의 전압 간격에 따라 선택된 메모리 셀들의 데이터가 센싱되거나, 서로 다른 디벨럽 시점에서 수행되는 데이터 래치 횟수 및 데이터 래치 동작들간의 시간 간격에 따라 선택된 메모리 셀들의 데이터가 센싱될 수 있다.
S153 단계에서, 센싱된 데이터는 래치에 저장된다. 여기서, 서로 다른 읽기 신호에 의해 획득되는 데이터들은 서로 다른 래치를 통해 센싱 및 저장될 수 있다.
S154 단계에서, 현재 읽기 카운트가 설정된 최종 읽기 카운트인지 판단한다. 최종 읽기 카운트는 S151 단계에서 설정된 값에 해당할 수 있다. 만일, 현재 수행되는 읽기 동작의 읽기 카운트가 최종 읽기 카운트가 아닌 경우, S155 단계로 이동한다. 반면, 현재 수행되는 읽기 동작의 읽기 카운트가 최종 읽기 카운트에 해당하는 경우, S156 단계로 이동한다.
S155 단계에서, 읽기 카운트가 카운트 업 될 수 있고, 카운트 업 된 읽기 신호에 의해 획득되는 데이터를 센싱 및 저장하기 위하여, S152 단계 및 S153 단계가 수행될 수 있다. S156 단계에서, 서로 다른 읽기 신호의 레벨에 의해 획득되는 데이터들을 비교하여, 어느 하나의 읽기 결과가 출력되고, 선택된 읽기 결과가 출력될 수 있다.
도 7은 본 발명의 일 실시예에 따른 서로 다른 레벨을 가지는 읽기 전압들에 의한 OCVS 읽기 동작을 나타내는 타이밍도이다. 도 7을 참조하면, OCVS 읽기 동작을 위해서 워드 라인에 제공되는 읽기 전압이 가변될 수 있다. 본 실시예를 설명하기 위해, 트리플 레벨 셀(TLC)의 최상위 비트(MSB) 페이지에 OCVS 읽기 동작을 적용하는 경우를 예로 들기로 한다.
최상위 비트(MSB) 페이지의 OCVS 읽기 동작을 위해, 먼저, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD3_1)이 인가될 수 있다. 그리고, 페이지 버퍼들(PB1~PBn) 각각에 의해서 비트 라인 및 센싱 노드에 대한 프리차지(PRCH), 디벨럽이 완료된 시점에 제1 래치 신호(LTCH_1)가 활성화될 수 있다. 이때, 읽기 전압(RD3_1)에 대응하는 데이터가 제1 래치 세트에 저장될 수 있다.
이어서, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD3_2)이 인가될 수 있다. 읽기 전압(RD3_2)은 읽기 전압(RD3_1)보다 높지만, 동일한 하나의 상태를 식별하기 위한 전압에 해당한다. 페이지 버퍼들(PB1~PBn) 각각에 의해서 비트 라인 및 센싱 노드에 대한 프리차지(PRCH), 디벨럽이 완료된 시점에 제2 래치 신호(LTCH_2)가 활성화될 수 있다. 이때, 읽기 전압(RD3_2)에 대응하는 데이터가 페이지 버퍼(PB1~PBn)의 제2 래치 세트에 저장될 수 있다.
그리고, 선택된 메모리 셀들의 워드 라인에는 읽기 전압(RD3_3)이 인가될 수 있다. 읽기 전압(RD3_3)은 읽기 전압(RD3_2)보다 높지만, 읽기 전압(RD3_1) 및 읽기 전압(RD3_2)과 동일한 하나의 상태를 식별하기 위한 전압에 해당한다. 페이지 버퍼들(PB1~PBn) 각각에 의해서 비트 라인 및 센싱 노드에 대한 프리차지(PRCH), 디벨럽이 완료된 시점에 제3 래치 신호(LTCH_3)가 활성화될 수 있다. 이때, 읽기 전압(RD3_3)에 대응하는 데이터가 제3 래치 세트에 저장될 수 있다. 이후에 제1 내지 제3 래치 세트에 저장된 결과를 비교하면, 어느 하나의 래치 세트가 선택될 수 있다.
도 8a은 본 발명의 일 실시예에 따른 서로 다른 시점에서 제공되는 래치 신호에 의한 OCVS 읽기 동작을 나타내는 타이밍 도이다. 도 3 및 8a을 참조하여, 서로 다른 디벨럽 시점에서 센싱 노드를 센싱하고, 복수 회의 센싱 데이터를 저장하는 방식으로 수행되는 OCVS 읽기 동작에 대하여 상세히 설명하도록 한다.
T0 시점에서 T1 시점까지 프리차지 동작이 이루어진다. 프리차지를 위해 복수의 페이지 버퍼들(PB1~PBn)에 연결된 비트 라인들(BL1~BLn) 및 센싱 노드들(SOs)이 충전된다. 일 예로, 제어 신호들(BLSHF, BLSLT)과 로드 신호(LOAD)가 활성화되면, 센싱 노드(SO)와 비트 라인(BL)이 각각 특정 레벨로 프리차지된다.
T1 시점에서, 로드 신호(LOAD)가 하이 레벨로 비활성화되면, PMOS 트랜지스터(PM1)가 차단되어 전원 전압으로부터 센싱 노드(SO)로의 전류 공급은 차단된다. 그 결과, 센싱 노드(SO)의 레벨은 메모리 셀의 온/오프 여부에 따라 비트 라인(BL)으로 흐르는 전류의 크기에 따라 변화한다. 만일, 선택된 메모리 셀이 온 셀인 경우, 비트 라인으로 흐르는 전류가 상대적으로 크다. 따라서, 센싱 노드(SO)의 레벨은 상대적으로 빠르게 낮아진다. 반면, 선택된 메모리 셀이 오프 셀인 경우, 센싱 노드(SO)의 레벨은 거의 일정한 레벨을 유지하게 될 수 있다.
하지만, 산포골 주위에 분포하는 메모리 셀들은 온 셀과 오프 셀의 경계에 위치하는 메모리 셀들이다. 따라서, 이러한 셀들에 대한 온 셀 또는 오프 셀의 식별은 디벨럽 시점에 따라 달라질 수 있다. 즉, 디벨럽 시점을 조금만 감소시켜도 산포골 주위에 분포하는 메모리 셀들은 오프 셀로 식별될 수도 있다. 반면, 디벨럽 시점을 조금만 증가시켜도 산포골 주위에 분포하는 메모리 셀들은 온 셀로 식별될 수 있다. 즉, 워드 라인에 제공되는 읽기 전압과 유사한 레벨의 문턱 전압을 가지는 메모리 셀들에게는 디벨럽 시점을 당기면 읽기 전압을 높여서 센싱하는 효과를 제공할 수 있다. 반면, 읽기 전압 주변의 문턱 전압을 가지는 메모리 셀들에게는 디벨럽 시점을 늦추면 읽기 전압을 낮추어서 센싱하는 효과를 제공할 수 있다. 따라서, 서로 다른 디벨럽 시점에 센싱 노드(SO)를 복수 회 센싱하는 것은, 워드 라인 전압을 가변하여 비트 라인을 프리차지하고 센싱하는 것과 같은 효과를 가진다.
T2 시점을 기준으로 △t만큼 당겨진 시점에, 제어 신호(LTCH_1)가 활성화된다. 즉, 동일한 읽기 전압 상황에서 페이지 버퍼들(PB1~PBn) 각각의 제1 래치(LT_1)에 센싱 노드(SO)의 상태에 대응하는 논리값을 래치하기 위한 제어 신호(LTCH_1)가 제공된다. 그리고, T2시점에서 페이지 버퍼들(PB1~PBn) 각각의 제2 래치(LT_2)에 센싱 노드(SO)의 상태를 래치하기 위한 제어 신호(LTCH_2)가 제공된다. 그리고, T2시점을 기준으로 △t만큼 지난 시점에서 페이지 버퍼들(PB1~PBn) 각각의 제3 래치(LT_3)에 센싱 노드(SO)의 상태를 래치하기 위한 제어 신호(LTCH_3)가 제공된다.
도 8b은 도 8a의 제어 신호들 상황에서 센싱 노드의 레벨 변화를 보여주는 파형도이다. 도 8b을 참조하면, 메모리 셀의 문턱 전압 레벨에 따른 센싱 노드(SO)의 레벨 변화 및 디벨럽 시점에 따른 래치 결과를 간략히 보여주고 있다. TO 시점부터 T1 시점까지는 프리차지 구간(Precharge), T1 시점부터 T2시점까지 디벨럽 구간(Develop), 그리고 T2 시점 이후에는 래치 구간(Latch)이라 칭하기로 한다. 한편, 도 7에서 설명된 바와 같이 디벨럽 구간에서는 로드 신호(LOAD)가 비활성화되고, 래치 구간에서는 제어 신호(BLSHF)가 비활성화된다.
프리차지 구간(Precharge)에서, 로드 신호(LOAD) 및 제어 신호(BLSHF)가 모두 활성화되어 비트 라인 및 센싱 노드가 프리차지된다. 프리차지 구간(Precharge)에서, 비트 라인 전압(VBL)은 제1 전압 레벨(V1)로 충전된다. 프리차지 구간(Precharge)에서 센싱 노드(SO)는 센싱 노드 전압(VSO)으로 충전된다.
디벨럽 구간(Develop)이 시작되는 T1 시점에서, 로드 신호(LOAD)가 비활성화된다. 이 구간에서 제어 신호(BLSHF)는 여전히 활성화 상태를 유지한다. 따라서, 메모리 셀의 문턱 전압 상태에 따라 센싱 노드(SO)에 충전된 전하가 비트 라인(BL)으로 이동한다.
문턱 전압이 읽기 전압보다 상대적으로 높은 강한 오프 상태인 메모리 셀(Strong off Cell)의 경우, 센싱 노드(SO)의 레벨 변화는 상대적으로 적다. 디벨럽 구간에서의 강한 오프 셀의 센싱 노드(SO) 전위의 변화는 점선(C0)으로 도시되어 있다. 문턱 전압이 읽기 전압보다 상대적으로 낮은 강한 온 상태인 메모리 셀(Strong On Cell)의 경우, 센싱 노드(SO)의 레벨 변화는 상대적으로 크다. 디벨럽 구간에서의 강한 온 셀의 센싱 노드(SO) 전위의 변화는 실선(C1)으로 도시되어 있다. 강한 오프 셀이나 강한 온 셀의 경우, 디벨럽 시간의 미미한 변화에는 크게 영향을 받지 않는다.
문턱 전압이 읽기 전압 주변에 위치한 메모리 셀들을 센싱하는 센싱 노드(SO)의 전위 변화는 각각 실선들(C2, C3, C4)로 도시되어 있다. 실선(C2)은 읽기 전압보다 약간 낮은 문턱 전압을 가진 메모리 셀의 디벨럽 경향을 보여준다. 실선(C3)은 읽기 전압과 거의 유사한 레벨의 문턱 전압을 가진 메모리 셀의 디벨럽 경향을 보여준다. 실선(C4)은 읽기 전압보다 약간 높은 문턱 전압을 가진 메모리 셀의 디벨럽 경향을 보여준다.
T2 시점을 기준으로 래치 시점을 기준 시간만큼 당겨서 메모리 셀들의 센싱 노드(SO)를 래치하는 제1 래치 신호(LTCH_1)가 제공된다. 제1 래치 신호(LTCH_1)에 의해서 센싱 노드들이 래치되면, 강한 오프 셀과 강한 온 셀의 경우에는 각각 오프 셀 및 온 셀에 대응하는 논리값으로 래치된다. 다만, 상대적으로 문턱 전압이 낮은 실선(C2)에 대응하는 메모리 셀들은 온 셀에 대응하는 논리값으로 래치되고, 실선들(C3, C4)에 대응하는 메모리 셀들은 오프 셀에 대응하는 논리값으로 래치된다.
제2 래치 신호(LTCH_2)에 의해서 센싱 노드들이 래치되면, 제1 래치 신호(LTCH_1)에서와 마찬가지로 강한 오프 셀(CO에 대응)과 강한 온 셀(C1에 대응)의 경우에는 각각 논리 '0' 및 논리 '1'가 래치될 수 있다. 다만, 실선(C2)에 대응하는 문턱 전압을 가지는 메모리 셀들은 온 셀에 대응하는 논리값으로 래치될 수 있다. 반면, 실선(C3)에 대응하는 메모리 셀의 경우에는 제2 래치 신호(LTCH_2)에 의해서 트랩 레벨(V2)의 센싱 노드(SO) 전위가 래치된다. 즉, 논리 '0'과 논리 '1'이 분명치 않을 수 있다. 실선(C4)에 대응하는 메모리 셀들은 오프 셀에 대응하는 논리값으로 래치된다.
제3 래치 신호(LTCH_3)에 의해서 센싱 노드(SO)들이 래치되면, 제1 래치 신호(LTCH_1)에서와 마찬가지로 강한 오프 셀(C0)과 강한 온 셀(C1)의 경우에는 각각 논리 '0' 및 논리 '1'가 래치될 수 있다. 하지만, 실선(C2, C3)에 대응하는 문턱 전압을 가지는 메모리 셀들은 모두 온 셀에 대응하는 논리값 '1'로 래치되고, 실선(C4)에 대응하는 메모리 셀의 경우에는 오프 셀에 대응하는 논리값 '0'으로 래치된다.
이상에서, 메모리셀의 어느 하나의 상태를 식별하기 위해 서로 다른 디벨럽 시점에서 센싱 노드(SO)의 상태를 래치하는 방식이 설명되었다. 디벨럽 시점에 따라 실질적으로 워드 라인에 서로 다른 레벨의 읽기 전압을 제공한 것과 유사한 효과가 제공될 수 있다.
도 9은 도 8a 및 도 8b의 실시예에 따른 OCVS 읽기 동작을 트리플 레벨 셀(TLC)의 최상위 비트 페이지에 적용한 예를 보여주는 타이밍도이다. 도 9를 참조하면, 트리플 레벨 셀(TLC)의 최상위 비트(MSB) 페이지를 OCVS 방식으로 읽기 위해서 읽기 전압(RD3)에 의한 읽기 절차와 읽기 전압(RD7)에 의한 읽기 절차가 진행될 수 있다. 그 이후에, 페이지 버퍼 및 워드 라인의 전압이 초기화되는 읽기 리커버리(Read recovery)가 수행될 수 있다.
먼저, 읽기 전압(RD3)에 의한 OCVS 읽기 동작을 위해서 비트 라인과 센싱 노드(SO)가 프리차지 된다. 선택된 메모리 셀들의 워드 라인(Word line)에는 읽기 전압(RD3)이 제공된다. 프리차지가 완료되면, 페이지 버퍼들(PB1~PBn, 도 2 참조)에서는 메모리 셀의 상태에 따른 센싱 노드(SO)의 전위 변화가 발생하는 디벨럽 동작이 수행된다. 그리고, 서로 다른 디벨럽 시점에서 제공되는 래치 신호들(LTCH_1, LTCH_2, LTCH_3)에 의해 선택된 메모리 셀들의 상태가 순차적으로 래치될 수 있다. 이때 래치된 데이터가 페이지 버퍼들(PB1~PBn) 각각에 구비된 복수의 래치들에 저장된다.
이어서, 읽기 전압(RD7)에 의한 OCVS 읽기 동작을 위해서 비트 라인과 센싱 노드(SO)가 프리차지 된다. 선택된 메모리 셀들의 워드 라인(Word line)에는 읽기 전압(RD7)이 제공된다. 프리차지가 완료되면, 페이지 버퍼들(PB1~PBn)에서는 메모리 셀의 상태에 따른 센싱 노드(SO)의 전위 변화가 발생하는 디벨럽 동작이 수행된다. 그리고 서로 다른 디벨럽 시점에서 제공되는 래치 신호들(LTCH_1, LTCH_2, LTCH_3)에 의해 선택된 메모리 셀들의 상태가 래치되고, 래치된 데이터가 페이지 버퍼들(PB1~PBn) 각각에 구비된 복수의 래치들에 저장된다.
읽기 전압(RD7)에 의한 읽기 동작의 프리차지 구간에서는 페이지 버퍼들(PB1~PBn) 각각의 래치들에 래치된 데이터들에 대한 비교 및 선택 동작이 수행될 수 있다. 즉, 제1 래치 신호(LTCH_1)에 의해서 래치된 데이터들과, 제2 래치 신호(LTCH_2)에 의해서 래치된 데이터들을 비교하여 메모리 셀의 수를 카운트할 수 있다. 그리고, 제2 래치 신호(LTCH_2)에 의해서 래치된 데이터들과, 제3 래치 신호(LTCH_3)에 의해서 래치된 데이터들을 비교하여 메모리 셀의 수를 카운트할 수 있다. 카운트된 셀들의 수를 비교하여 래치 신호들(LTCH_1, LTCH_2, LTCH_3) 각각에 의해서 래치된 데이터 세트들 중 어느 하나를 선택할 수 있다. 이 과정이 도면에서는 데이터 고정(Data fix)로 도시되어 있다.
읽기 전압(RD7)에 의한 OCVS 읽기 완료되면, 읽기 리커버리와 함께 데이터 비교 및 선택 동작이 파이프라인 방식으로 실행될 수 있다. 읽기 리커버리 구간에서 비트 라인과 센싱 노드(SO)들이 초기 전압 레벨로 복구될 수 있다. 이때, 읽기 전압(RD7) 조건에서 래치 신호들(LTCH_1, LTCH_2, LTCH_3) 각각에 의해서 래치된 데이터 세트들 중 어느 하나가 비교 동작을 통해서 선택될 수 있다. 그리고, 읽기 전압(RD3)에 의한 OCVS 결과와, 읽기 전압(RD7)에 의한 OCVS 결과를 처리하여 최상위 비트(MSB) 데이터가 결정될 수 있다.
도 10a, 도 10b, 및 도 10c는 각각 3회의 센싱 노드(SO)의 래치 결과를 사용하여 데이터를 선택하는 방법을 각각 보여주는 도면들이다. 도 10a는 OCVS 읽기 동작을 통해서 센싱된 메모리 셀들의 문턱 전압이 산포골의 좌측에 위치하는 경우의 데이터 선택 방법을 보여준다. 도 10b는 센싱된 메모리 셀들의 문턱 전압이 산포골을 중심으로 분포하는 경우의 데이터 선택 방법을 보여준다. 도 10c는 OCVS 읽기를 통해서 센싱된 메모리 셀들의 문턱 전압이 산포골의 우측에 위치하는 경우의 데이터 선택 방법을 보여준다.
도 10a, 도 10b, 및 도 10c를 참조하면, 메모리 셀의 두 상태들(S1, S2)을 식별하기 위한 OCVS 읽기 동작에 따라 래치 세트들에 저장된 메모리 셀의 문턱 전압의 레벨이 모델링 될 수 있다. 서로 다른 디벨럽 시점에 래치되거나, 서로 다른 레벨의 읽기 전압이 제공된 경우 메모리 셀들의 문턱 전압 위치가 도시된 산포도와 같이 나타날 수 있다. 일 예로, 동일한 읽기 전압 조건에서 제1 래치 신호(LTCH_1), 제2 래치 신호(LTCH_2), 및 제3 래치 신호(LTCH_3) 각각에 의해서 래치되는 센싱 노드(SO)의 상태는 읽기 신호에 대응하는 읽기 전압 ①②③ 각각에 의해 센싱 및 저장된 데이터로 매칭될 수 있다. 읽기 신호에 대응하는 읽기 전압 ①②③ 각각에 대응하는 래치 결과를 제1 래치 세트(1st latch set), 제2 래치 세트(2nd latch set), 및 제3 래치 세트(3rd latch set)라 칭하기로 한다. 즉, 제1 래치 세트(1st latch set), 제2 래치 세트(2nd latch set), 및 제3 래치 세트(3rd latch set) 각각은 복수의 래치 세트들 중에 제1 래치 신호(LTCH_1), 제2 래치 신호(LTCH_2), 및 제3 래치 신호(LTCH_3)에 의해서 래치된 데이터를 저장하는 래치들을 가리킨다.
이러한 가정하에서, 읽기 전압 ①과 ② 사이에 문턱 전압이 위치하는 메모리 셀들은 제1 래치 세트와 제2 래치 세트를 비교하면 카운트될 수 있다. 일 예로, 제1 래치 세트와 제2 래치 세트 각각에 래치된 데이터를 배타적 논리합(XOR) 연산으로 처리하면, 읽기 전압 ①과 ② 레벨 사이에 문턱 전압이 위치하는 메모리 셀들의 수(nC1)가 카운트될 수 있다. 마찬가지로, 읽기 전압 ②와 ③ 레벨 사이에 문턱 전압이 위치하는 메모리 셀들의 수(nC2)도 카운트될 수 있다. 이러한 카운트 동작은 도 1에 도시된 셀 카운터(170)에서 수행될 수 있다.
메모리 셀들의 수(nC1, nC2)가 카운트되면, 제어 로직(150)은 제1 메모리 셀들의 수(nC1)와 제2 메모리 셀들의 수(nC2)의 차분값(|nC1-nC2|)을 제1 참조값(A)와 비교할 수 있다. 한편, 차분값(|nC1-nC2|)이 제1 참조값(A) 이상인 경우, 카운트된 제1 메모리 셀들의 수(nC1)와 제2 메모리 셀들의 수(nC2)를 비교할 수 있다. 제1 메모리 셀들의 수(nC1)와 제2 메모리 셀들의 수(nC2)의 비교 결과에 따라, 제1 래치 세트(1st latch set), 및 제3 래치 세트(3rd latch set) 중 하나에 저장된 데이터가 선택될 수 있다. 한편, 카운트된 제1 메모리 셀들의 수(nC1)와 제2 메모리 셀들의 수(nC2)가 제2 참조값(B) 이상인 경우, 읽기 실패(Read Fail)로 판단하여, 읽기 리커버리(Read Recovery)를 수행할 수 있다. 또한, 차분값(|nC1-nC2|)이 제1 참조값(A) 미만인 경우, 제2 래치 세트(2nd latch set)에 저장된 데이터가 선택될 수 있다. 이 경우, 카운트된 제1 메모리 셀들의 수(nC1)와 제2 메모리 셀들의 수(nC2) 중 하나는 제2 참조값(B)과의 비교 없이 그대로 출력될 수 있다. 즉, 차분값(|nC1-nC2|)이 제1 참조값(A) 미만인 경우, 카운트된 제1 메모리 셀들의 수(nC1)와 제2 메모리 셀들의 수(nC2) 중 하나는 제2 참조값(B)과의 비교없이 그대로 출력되므로, 제1 참조값(A)는 오류 제외 범위를 규정할 수 있다.
도 10a를 참조하면, 제어 로직(150)은 차분값(|nC1-nC2|)이 제1 참조값(A) 이상이고, 제2 참조값(B) 미만이며, 셀들의 수(nC1)가 셀들의 수(nC2)보다 큰 것으로 판단되면, 읽기 전압 ③ 레벨에 대응하는 래치 세트를 선택할 수 있다. 즉, 산포골에 해당하는 읽기 결과는 제3 래치 세트(3rd latch set)에 저장된 데이터로 판단될 수 있다.
도 10b를 참조하면, 제어 로직(150)은 차분값(|nC1-nC2|)이 제1 참조값(A) 이상이고, 제2 참조값(B) 미만이며, 카운트된 셀들의 수(nC2)가 셀들의 수(nC1)보다 큰 경우, 읽기 전압 ① 레벨에 대응하는 래치 세트를 선택할 수 있다. 즉, 산포골에 해당하는 읽기 결과는 제1 래치 세트(1st latch set)에 저장된 데이터로 판단될 수 있다.
도 10c를 참조하면, 제어 로직(150)은 차분값(|nC1-nC2|)이 제2 참조값(A) 미만인 경우, 즉, 카운트된 셀들의 수(nC1)와 셀들의 수(nC2)가 동일하거나 그 차이가 기준치 이하인 것으로 판단되면, 읽기 전압 ② 레벨에 대응하는 래치 세트를 선택할 수 있다. 즉, 산포골에 해당하는 읽기 결과는 제2 래치 세트(2nd latch set)에 저장된 데이터로 판단될 수 있다.
도 11a, 도 11b, 도 11c, 그리고 도 11d는 각각 2회의 센싱 노드(SO)의 래치 결과를 사용하여 데이터를 선택하는 방법을 각각 보여주는 도면들이다. 도 11a 내지 도 11d는 도 10a 내지 도 10c와 유사하므로 중복되는 설명은 생략하고, 차이점을 중심으로 설명하도록 한다.
메모리 셀들의 수(nC0)가 카운트되면, 제어 로직(150)은 메모리 셀들의 수(nC0)을 제1 참조값(A) 및 제2 참조값(B)과 비교할 수 있다. 제1 참조값(A)은 제2 참조값(B) 보다 작을 수 있다. 메모리 셀들의 수(nC0)가 제2 참조값(B) 이상인 경우, 읽기 실패(Read Fail)로 판단하여, 읽기 리커버리(Read Recovery)를 수행할 수 있다. 한편, 제1 참조값(A)은 제2 참조값(B) 보다 작으므로, 제1 참조값(A)는 오류 제외 범위를 규정할 수 있다.
한편, 메모리 셀들의 수(nC0)이 제1 참조값(A) 이상이고, 제2 참조값(B) 미만인 경우, 카운트된 제1 메모리 셀들의 수(nC1)와 제2 메모리 셀들의 수(nC2)를 비교할 수 있다. 제1 메모리 셀들의 수(nC1)와 제2 메모리 셀들의 수(nC2)의 비교 결과에 따라, 제1 래치 세트(1st latch set), 및 제3 래치 세트(3rd latch set) 중 하나에 저장된 데이터가 선택될 수 있다. 또한, 메모리 셀들의 수(nC0)가 제1 참조값(A) 미만인 경우, 제1 래치 세트(1st latch set) 및 제2 래치 세트(2nd latch set) 중 어느 하나에 저장된 데이터가 선택될 수 있다.
도 11a를 참조하면, 제어 로직(150)은 메모리 셀들의 수(nC0)가 제1 참조값(A) 이상이고, 제2 참조값(B) 미만이며, 셀들의 수(nC1)가 셀들의 수(nC2)보다 작은 것으로 판단되면, 읽기 전압 ② 레벨에 대응하는 래치 세트를 선택할 수 있다. 즉, 산포골에 해당하는 읽기 결과는 제2 래치 세트(2nd latch set)에 저장된 데이터로 판단될 수 있다.
도 11b는 상술한 상태들(S1, S2) 각각에서 특정 레벨 이하 또는 이상의 메모리 셀들을 카운트하는 방법을 나타낸다. 도 11b는 멀티 레벨 셀(MLC)이나 트리플 레벨 셀(TLC)에서 OCVS 읽기 동작의 대상이 되는 특정 상태에 포함되는 메모리 셀들의 수를 카운트하는 방법을 도시하고 있다.
도 11b를 참조하면, 메모리 셀들의 수(nC1)는 읽기 전압 ① 레벨에 의한 읽기 결과(온 셀의 수)로부터 2개의 상태에 할당되는 메모리 셀들의 수(2/8)를 차감하여 계산될 수 있다. 더불어, 메모리 셀들의 수(nC2)는 읽기 전압 ② 레벨에 의한 읽기 결과(오프 셀의 수)로부터 4개의 상태에 할당되는 메모리 셀들의 수(4/8)를 차감하여 계산될 수 있다.
도 11c를 참조하면, 제어 로직(150)은 메모리 셀들의 수(nC0)가 제1 참조값(A) 이상이고, 제2 참조값(B) 미만이며, 카운트된 셀들의 수(nC1)가 셀들의 수(nC2)보다 큰 경우, 읽기 전압 ① 레벨에 대응하는 래치 세트를 선택할 수 있다. 즉, 산포골에 해당하는 읽기 결과는 제1 래치 세트(1st latch set)에 저장된 데이터로 판단될 수 있다.
도 11d를 참조하면, 제어 로직(150)은 메모리 셀들의 수(nC0)가 제1 참조값(A) 미만인 경우, 즉, 셀들의 수(nC1)와 셀들의 수(nC2)가 동일하거나 유사한 것으로 판단되면, 제1 래치 세트(1st latch set)나 제2 래치 세트(2nd latch set) 중 임의로 선택하여 출력할 수 있다.
한편, 상술한 제1 참조값(A)은 메모리 셀들의 초기(Initial) 상태와 기억(Retention) 상태 모두에서, 산포골을 도출하기 위하여 설정되는 값으로써, 초기(Initial) 상태와 기억(Retention) 상태 모두를 커버할 수 있으나, 최적의 산포골을 정밀하게 도출할 수 없는 문제가 있다. 구체적으로, 도 10a 내지 10c의 실시예를 참조하면, 문턱전압의 산포가 기억 상태에 점차 진입함에 따라, 제1 메모리 셀들의 수(nC1), 제2 메모리 셀들의 수(nC2), 및 차분값(|nC1-nC2|)이 점차 커지게 된다. 기억 상태에서 시간이 소요됨에 따라 레벨이 증가한 차분값(|nC1-nC2|)이 제1 참조값(A) 보다 큰 것으로 가정하면, 제1 래치 세트(1st latch set), 및 제3 래치 세트(3rd latch set) 중 하나에 저장된 데이터가 출력이 가능하나, 카운트 레벨이 증가한 제1 메모리 셀들의 수(nC1), 제2 메모리 셀들의 수(nC2)가 제2 참조값(B) 보다 커지게 되어 읽기 실패의 오류가 발생하는 문제점이 있다. 따라서, 차분값(|nC1-nC2|)의 증가분에 대응하여, 제1 참조값(A)을 증가시켜, 제1 래치 세트(1st latch set), 및 제3 래치 세트(3rd latch set)와 제2 참조값(B)과의 비교없이, 제1 래치 세트(1st latch set), 및 제3 래치 세트(3rd latch set) 중 하나에 저장된 데이터를 출력할 필요가 있다.
또한, OCVS 읽기 동작은 선택된 메모리 셀들의 상태를 식별하기 위하여, 복수의 읽기 신호를 제공하나, 복수의 읽기 신호들 간의 레벨 및 간격이 고정되거나, 복수의 읽기 신호들의 수가 고정되어, 최적의 산포골을 정밀하게 도출할 수 없거나, 도출하는 데에 과도한 읽기 시간이 소요되는 문제가 있다.
도 12는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 열화 보정 방법의 흐름도이다.
S1210 단계에서, 제어 로직(150)은 복수의 메모리 셀들 중 선택된 메모리 셀들에 열화 검출 신호를 제공할 수 있다. 제어 로직(150)은 외부에서 제공되는 명령어(CMD) 또는 어드레스(ADD)에 따라 메모리 셀들의 워드라인으로 열화 검출 신호를 제공할 수 있다. 제어 로직(150)은 열화 검출 신호를 메모리 셀들의 워드라인으로 제공하여, 소정의 더미 읽기 동작을 수행할 수 있다. 즉, 본 발명의 일 실시예에 따른 열화 검출 신호는 더미 읽기 동작을 수행하기 위한 더미 전압으로 이해될 수 있다. 물리 페이지가 세 개의 비트 페이지들(LSB, CSB, MSB)로 구성되는 것으로 가정하면, 열화 검출 신호는 비트 페이지들 각각의 읽기 동작에 선행되어 제공되어, 비트 페이지들 각각의 읽기 동작 마다 열화 레벨이 검출될 수 있다. 또한, 비트 페이지가 세 개의 페이지 데이터들로 구성되는 것으로 가정하면, 열화 검출 신호는 페이지 데이터들 각각의 읽기 동작들에 선행되어 제공되어, 페이지 데이터들 각각의 읽기 동작 마다 열화 레벨이 검출될 수 있다. 또한, 열화 검출 신호는 메모리 셀들에 연결되는 워드 라인들 중 서로 다른 워드 라인에 연결되는 메모리 셀들의 읽기 동작 마다 제공되어, 서로 다른 메모리 셀들의 읽기 동작 마다 열화 레벨이 검출될 수 있다.
열화 검출 신호는 선택된 메모리 셀들의 복수의 상태 중 어느 하나의 상태에 대응하는 전압 레벨을 가질 수 있다. 일 예로, 열화 검출 신호는 메모리 셀들의 복수의 상태 중 최상위 상태 및 최하위 상태 중 어느 하나에 대응하는 전압 레벨을 가질 수 있다.
선택된 메모리 셀들의 워드 라인에 최상위 상태에 대응하는 전압 레벨을 가지는 열화 검출 신호를 제공하는 경우, 제어 로직(150)은 선택된 메모리 셀들의 오프 셀들을 카운트할 수 있고, 선택된 메모리 셀들의 워드 라인에 최하위 상태에 대응하는 전압 레벨을 가지는 열화 검출 신호를 제공하는 경우, 제어 로직(150)은 선택된 메모리 셀들의 온 셀들을 카운트할 수 있다. 일 예로, 최상위 상태에 대응하는 열화 검출 신호는, 최상위 상태와 최상위 상태의 이전 상태, 구체적으로, 최상위 상태와 최상위 상태의 바로 아래 상태 사이의 문턱 전압에 대응하는 전압 레벨을 가질 수 있고, 최하위 상태에 대응하는 열화 검출 신호는, 최하위 상태와 최하위 상태의 다음의 상태, 구체적으로, 최하위 상태와 최하위 상태의 바로 위 상태 사이의 문턱 전압에 대응하는 전압 레벨을 가질 수 있다.
S1230 단계에서, 제어 로직(150)은 열화 검출 신호의 제공에 따라 카운트되는 온 셀들 및 오프 셀들의 카운트 값에 따라 선택된 메모리 셀들의 열화 레벨을 검출할 수 있다. 일 예로, 최상위 상태에 대응하는 열화 검출 신호가 선택된 메모리 셀들에 제공되고, 오프 셀들의 수가 카운트 되는 것으로 가정하면, 제어 로직(150)은 현재 최상위 상태의 오프 셀들의 카운트 값과 초기 상태에서의 최상위 상태의 오프 셀들의 카운트 값을 비교하여, 열화 레벨을 결정할 수 있다.
최상위 상태의 오프 셀들의 카운트 값이 초기 상태에서의 최상위 상태의 오프 셀들의 카운트 값과 동일하거나, 기준 값 미만의 차이가 나는 경우, 열화 레벨이 낮은 것으로 검출할 수 있다. 또한, 최상의 상태의 오프 셀들의 카운트 값이 초기 상태에서의 최상위 상태의 오프셀들과 기준 값 이상의 차이가 나는 경우, 열화 레벨이 높은 것으로 검출할 수 있다.
상술한 설명과 유사하게, 최하위 상태에 대응하는 열화 검출 신호가 선택된 메모리 셀들에 제공되고, 온 셀들의 수가 카운트 되는 것으로 가정하면, 제어 로직(150)은 최하위 상태의 온 셀들의 카운트 값과 초기 상태에서의 최상위 상태의 온 셀들의 카운트 값을 비교하여, 열화 레벨을 결정할 수 있다. 제어 로직(150)은 최하위 상태의 온 셀들의 카운트 값이 초기 상태에서의 최상위 상태의 온 셀들의 카운트 값과 동일하거나, 기준 값 미만의 차이가 나는 경우, 열화 레벨이 낮은 것으로 검출할 수 있다. 또한, 최하위 상태의 온 셀들의 카운트 값이 초기 상태에서의 최하위 상태의 온 셀들과 기준 값 이상의 차이가 나는 경우, 열화 레벨이 높은 것으로 검출할 수 있다.
S1250 단계에서, 열화 레벨에 따라 읽기 파라미터를 결정하고, 결정된 읽기 파라미터를 읽기 신호 세트들에 적용할 수 있다. 읽기 파라미터는 읽기 신호 세트들 각각에 포함되는 적어도 하나의 읽기 신호의 수 및 적어도 하나의 읽기 신호의 레벨과 적어도 하나의 읽기 동작의 결과의 오류 제외 범위를 규정하는 참조값 중 적어도 하나를 포함할 수 있다. 읽기 신호 세트들이 선택된 메모리 셀들의 워드라인으로 제공되어 읽기 동작이 수행될 수 있다.
읽기 신호 세트들 중 어느 하나의 읽기 신호 세트는 적어도 하나의 읽기 신호를 포함할 수 있다. 읽기 신호 세트에 복수의 읽기 신호가 포함되는 경우, 상술한 OCVS 읽기 동작이 수행되고, 읽기 신호 세트에 하나의 읽기 신호가 포함되는 경우, 노말 읽기 동작이 수행될 수 있다. 따라서, 하나의 읽기 신호 세트에 의해 하나의 페이지 데이터가 리드될 수 있다. 또한, 읽기 신호 세트들에 의해 하나의 비트 페이지를 구성하는 서로 다른 페이지 데이터가 리드되어, 읽기 신호들로부터 하나의 비트 페이지가 리드될 수 있다.
제어 로직은 검출된 열화 레벨과 기준 열화 레벨을 비교하여, 읽기 파라미터를 결정할 수 있다. 일반적으로 메모리 셀들의 문턱 전압 산포의 변화는 프로그램된 상태에 따라서 다르게 나타날 수 있다. 일 예로, 소거 상태나 하위 프로그램 상태의 경우, 산포가 상대적으로 우측으로 확산되는 경향이 있고, 상위 프로그램 상태들의 경우, 좌측으로 시프트되는 경향이 있다. 또한, 메모리 셀들의 문턱 전압 산포의 변화는 워드라인에 따라서 다르게 나타날 수 있다. 따라서, 메모리 셀들의 읽고자 하는 프로그램 상태들 중 어느 하나의 프로그램 상태와 다른 하나의 프로그램 상태에는 상이한 기준 열화 레벨이 설정될 수 있고, 일 예로, 메모리 셀들의 서로 다른 프로그램 상태 마다 상이한 기준 열화 레벨이 설정될 수 있다. 또한, 메모리 셀들과 연결되는 복수의 워드라인들 중 어느 하나의 워드라인과 다른 하나의 워드라인에는 상이한 기준 열화 레벨이 설정될 수 있고, 일 예로, 서로 다른 워드라인에 연결되는 메모리 셀들에 상이한 기준 열화 레벨이 설정될 수 있다.
한편, 상술한 실시예에서, 메모리 셀들의 읽고자 하는 프로그램 상태들 및 서로 다른 워드라인들에 따라 상이한 기준 열화 레벨이 설정되는 것으로 기술되어 있으나, 실시예에 따라, 메모리 셀들의 읽고자 하는 프로그램 상태들에 동일한 기준 열화 레벨이 설정되고, 메모리 셀들의 읽고자 하는 프로그램 상태들 중 어느 하나의 프로그램 상태와 다른 하나의 프로그램 상태에 서로 다른 레벨의 열화 검출 신호가 제공되어, 기준 열화 레벨을 변경하는 효과를 가져올 수 있다. 또한, 유사하게, 메모리 셀들과 연결되는 복수의 워드라인들 중 어느 하나의 워드라인과 다른 하나의 워드라인에 서로 다른 레벨의 열화 검출 신호가 제공될 수 있다.
기준 열화 레벨은 복수의 기준 열화 레벨을 포함할 수 있고, 일 예로, 제1 기준 열화 레벨 및 제2 기준 열화 레벨을 포함할 수 있다. 구체적으로, 제어 로직은 검출된 열화 레벨과 제1 기준 열화 레벨을 비교하여, 읽기 신호 세트들 각각에 포함되는 읽기 신호의 수를 결정할 수 있다. 일 예로, 제어 로직은 검출된 열화 레벨이 제1 기준 열화 레벨 미만인 경우, 읽기 신호의 수를 하나로 결정할 수 있다. 읽기 신호 세트의 읽기 신호의 수가 하나로 결정되면, 노말 읽기 동작이 수행될 수 있다. 한편, 검출된 열화 레벨이 제1 기준 열화 레벨 미만인 경우, 검출된 열화 레벨과 상기 제1 기준 열화 레벨의 차에 따라 상기 적어도 하나의 읽기 신호의 레벨이 결정될 수 있다.
이와 달리, 제어 로직은 검출된 열화 레벨이 제1 기준 열화 레벨 이상인 경우, 읽기 신호의 수를 복수 개로 결정할 수 있다. 읽기 신호 세티의 읽기 신호의 수가 복수 개로 결정되면, OCVS 읽기 동작이 수행될 수 있다. 한편, 제어 로직은 검출된 열화 레벨이 제1 기준 열화 레벨 이상인 경우, 검출된 열화 레벨과 제1 기준 열화 레벨보다 레벨이 높은 제2 기준 열화 레벨을 비교하여, 복수의 읽기 신호들의 레벨을 결정할 수 있다. 일 예로, 검출된 열화 레벨이 제2 기준 열화 레벨 미만인 경우, 복수의 읽기 신호들 간의 간격이 기준 간격 미만을 가지도록 복수의 읽기 신호들의 레벨을 결정하고, 검출된 열화 레벨이 제2 기준 열화 레벨 이상인 경우, 복수의 읽기 신호들 간의 간격이 기준 간격 이상을 가지도록 복수의 읽기 신호들의 레벨을 결정할 수 있다.
제어 로직은 검출된 열화 레벨과 기준 열화 레벨을 비교하여, 오류 제외 범위를 규정하는 참조값의 레벨을 변경할 수 있다. 일 예로 검출된 열화 레벨과 기준 열화 레벨의 차에 따라 참조값을 증가시킬 수 있다. 메모리 셀들이 기억 상태에 점진적으로 진입함에 따라, 열화 레벨이 증가되어, 오류 제외 범위를 규정하는 참조값의 레벨은 커질 수 있고, 일 예로, 참조값은 스텝형으로 증가할 수 있다.
한편, 상술한 실시예에서, 검출된 열화 레벨과 기준 열화 레벨의 비교에 따라 읽기 파라미터가 결정되는 것으로 기술되어 있으나, 실시예에 따라, 열화 레벨에 대응하는 읽기 파라미터들이 룩-업 테이블(Look-up Table) 형태로 설정되고, 검출된 열화 레벨에 따라 룩-업 테이블을 참조하여, 읽기 신호 세트들 각각에 포함되는 적어도 하나의 읽기 신호의 수 및 적어도 하나의 읽기 신호의 레벨과 적어도 하나의 읽기 동작의 결과의 오류 제외 범위를 규정하는 참조값 등의 읽기 파라미터를 결정할 수 있다. 이 때, 룩-업 테이블은 메모리 셀들의 서로 다른 프로그램 상태 각각에 대응하는 읽기 파라미터들을 포함할 수 있고, 또한, 룩-업 테이블은 서로 다른 워드라인 각각에 대응하는 읽기 파라미터들을 포함할 수 있다.
도 13은 도 12의 실시예에 따른 비휘발성 메모리 장치의 읽기 방법을 설명하기 위하여 제공되는 도이다. 본 실시예를 설명하기 위하여, 트리플 레벨 셀(TLC)의 중간 비트(CSB) 페이지를 리드하는 경우를 예로 들기로 한다.
중간 비트(CSB) 페이지를 읽기 전에, 열화 검출 신호(Sdd)가 선택된 메모리 셀들의 워드 라인들에 제공될 수 있다. 본 실시예에서, 열화 검출 신호(Sdd)는 최상위 상태와 최상위 상태의 이전 상태, 구체적으로 최상위 상태와 최상위 상태의 바로 아래 상태 사이의 문턱 전압에 대응하는 전압 레벨을 가지는 것으로 가정한다.
제어 로직은 열화 검출 신호(Sdd)의 제공에 따라 최상위 상태의 오프 셀들의 수를 카운트할 수 있다. 현재, 최상위 상태의 오프 셀들의 카운트 값과 초기 상태에서의 최상위 상태의 오프 셀들의 카운트 값을 비교하여, 열화 레벨을 결정할 수 있다.
제어 로직은 열화 레벨에 따라 제1 읽기 신호 세트(RD2), 제2 읽기 신호 세트(RD6) 및 제3 읽기 신호 세트(RD4)에 적용되는 읽기 파라미터를 결정할 수 있다. 도 13에서, 제1 읽기 신호 세트(RD2), 제2 읽기 신호 세트(RD6), 제3 읽기 신호 세트(RD4) 각각이 복수의 읽기 신호들을 포함하는 것으로 도시되어 있으나, 상술한 바와 같이, 제1 읽기 신호 세트(RD2), 제2 읽기 신호 세트(RD6), 제3 읽기 신호 세트(RD4)는 적어도 하나의 읽기 신호를 포함할 수 있고, 일 예로, 제1 읽기 신호 세트(RD2), 제2 읽기 신호 세트(RD6), 제3 읽기 신호 세트(RD4) 각각이 하나의 읽기 신호를 포함할 수도 있다.
제1 읽기 신호 세트(RD2), 제2 읽기 신호 세트(RD6), 제3 읽기 신호 세트(RD4)에 따른 읽기 동작들의 결과들을 조합하면, 중간 비트(CSB) 페이지의 최종 읽기 데이터가 출력될 수 있다.
도 14는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 열화 보정 방법의 흐름도다. 도 14의 실시예는 도 12의 실시예와 유사하므로, 중복되는 설명은 생략하고 차이점을 중심으로 설명하도록 한다.
S1410 단계에서, 제어 로직(150)은 복수의 메모리 셀들 중 선택된 메모리 셀들에 읽기 신호 세트들 중 선순위 읽기 신호 세트를 제공할 수 있다. 선순위 읽기 신호 세트는 복수의 읽기 신호들을 포함할 수 있다. 선순위 읽기 신호 세트가 제공됨에 따라, 하나의 비트 페이지를 구성하는 페이지 데이터들 중 선순위 페이지 데이터에 대응되는 읽기 동작 결과들이 복수의 래치 세트들에 래치될 수 있다. 즉, 선순위 읽기 신호 세트가 제공됨으로써, 선순위 페이지 데이터는 OCVS 읽기 동작 방식으로 리드될 수 있다. 도 10a 내지 도 10c 및 도 11a 내지 도 11d를 참조하면, 복수의 래치 세트들에 래치되는 읽기 동작 결과들로부터 읽기 신호 세트에 포함되는 읽기 신호들 사이의 메모리 셀들의 수가 카운트될 수 있다. 또한, 도 10a 내지 도 10c를 참조하면, 메모리 셀들 수의 차분값이 연산될 수 있다.
S1430 단계에서, 제어 로직(150)은 선순위 읽기 신호 세트의 제공에 따라 카운트되는 읽기 신호들 사이의 메모리 셀들의 카운트 값 및 차분값 중 적어도 하나에 따라 선택된 메모리 셀들의 열화 레벨을 검출할 수 있다. 일 예로, 제어 로직(150)은 현재 읽기 신호들 사이의 메모리 셀들의 카운트 값과 초기 상태에서의 읽기 신호들 사이의 메모리 셀들의 카운트 값을 비교하여, 열화 레벨을 결정할 수 있다. 또한, 제어 로직(150)은 읽기 신호들 사이의 메모리 셀들 수의 차분값과 초기 상태에서의 읽기 신호들 사이의 메모리 셀들 수의 차분값을 비교하여, 열화 레벨을 결정할 수 있다.
읽기 신호들은 페이지 데이터를 읽기 위하여, 산포골 주위에서 분포하므로, 초기 상태에서의 읽기 신호들 사이의 메모리 셀들 수의 카운트 값과 차분값은 낮은 레벨로 설정될 수 있다. 다만, 기억 상태에 진입함에 따라, 문턱 전압의 산포가 소거 상태나 하위 프로그램 상태의 경우, 우측으로 쉬프트되고, 상위 프로그램 상태들의 경우, 좌측으로 쉬프트되므로, 읽기 신호들 사이의 메모리 셀들 수의 카운트 값과 차분값이 높은 레벨로 변경될 수 있다.
따라서, 제어 로직(150)은 읽기 신호들 사이의 메모리 셀들 수의 카운트 값 및 차분값이 초기 상태에서의 읽기 신호들 사이의 메모리 셀들 수의 카운트 값 및 차분값과 동일하거나, 기준 값 미만의 차이가 나는 경우, 열화 레벨이 낮은 것으로 검출할 수 있다.
또한, 제어 로직(150)은 읽기 신호들 사이의 메모리 셀들 수의 카운트 값 및 차분값이 초기 상태에서의 읽기 신호들 사이의 메모리 셀들 수의 카운트 값 및 차분값과 동일하거나, 기준 값 이상의 차이가 나는 경우, 열화 레벨이 높은 것으로 검출할 수 있다.
S1450 단계에서, 열화 레벨에 따라 읽기 파라미터를 결정하고, 결정된 읽기 파라미터를 후순위 읽기 신호 세트들에 적용할 수 있다. 후순위 읽기 신호 세트들은 선택된 메모리 셀들의 워드라인으로 제공되어 후순위 읽기 동작이 수행될 수 있다. 후순위 읽기 신호 세트들 각각으로부터, 하나의 비트 페이지를 구성하는 서로 다른 페이지 데이터가 리드될 수 있고, 읽기 신호 세트들 각각은 적어도 하나의 읽기 신호를 포함할 수 있다.
도 15은 도 14의 실시예에 따른 비휘발성 메모리 장치의 읽기 방법을 설명하기 위하여 제공되는 도이다. 본 실시예를 설명하기 위하여, 트리플 레벨 셀(TLC)의 중간 비트(CSB) 페이지를 리드하는 경우를 예로 들기로 한다.
제어 로직은 복수의 메모리 셀들 중 선택된 메모리 셀들에 읽기 신호 세트들 중 선순위 읽기 신호 세트를 제공할 수 있다. 본 실시예에서, 복수의 읽기 전압를 포함하는 제1 읽기 신호 세트(RD2)를 선순위 읽기 신호 세트로, 적어도 하나의 읽기 전압을 포함하는 제2 읽기 신호 세트(RD6) 및 적어도 하나의 읽기 전압을 포함하는 제3 읽기 신호 세트(RD4)를 후순위 읽기 신호 세트로 가정하도록 한다. 도 15에서, 제2 읽기 신호 세트(RD6), 제3 읽기 신호 세트(RD4) 각각이 복수의 읽기 신호들을 포함하는 것으로 도시되어 있으나, 상술한 바와 같이, 제2 읽기 신호 세트(RD6), 및 제3 읽기 신호 세트(RD4)는 적어도 하나의 읽기 신호를 포함할 수 있고, 일 예로, 제1 읽기 신호 세트(RD2), 제2 읽기 신호 세트(RD6), 제3 읽기 신호 세트(RD4) 각각이 하나의 읽기 신호를 포함할 수도 있다. 한편, 상술한 실시예에서, 제1 읽기 신호 세트(RD2)를 선순위 읽기 신호 세트로, 제2 읽기 신호 세트(RD6) 및 제3 읽기 신호 세트(RD4)를 후순위 읽기 신호 세트로 가정하였으나, 제2 읽기 신호 세트(RD6) 및 제3 읽기 신호 세트(RD4) 중 하나가 선순위 읽기 신호 세트로, 나머지 읽기 신호 세트를 후순위 읽기 신호 세트가 설정되는 등, 실시예에 따라, 선순위/후순위 읽기 신호 세트는 변경될 수 있다.
복수의 읽기 전압을 포함하는 제1 읽기 신호 세트(RD2)가 제공되면, 중간 비트(CSB) 페이지를 구성하는 페이지 데이터들 중 프로그램 상태들(P1, P2)을 구별하기 위한 읽기 동작 결과들이 복수의 래치 세트들에 래치될 수 있다. 읽기 동작의 결과들로부터 제1 읽기 신호 세트(RD2)의 복수의 읽기 전압들 사이의 메모리 셀들의 수가 카운트될 수 있고, 메모리 셀들의 수의 차분값이 연산될 수 있다.
제어 로직은 현재 제1 읽기 신호 세트(RD2)의 복수의 읽기 전압들 사이의 메모리 셀들의 카운트 값과, 초기 상태에서의 제1 읽기 신호 세트(RD2)의 복수의 읽기 전압들 사이의 메모리 셀들의 카운트 값을 비교하여, 열화 레벨을 결정할 수 있다. 또한, 제어 로직(150)은 현재 제1 읽기 신호 세트(RD2)의 복수의 읽기 전압들 사이의 메모리 셀들 수의 차분값과 초기 상태에서의 제1 읽기 신호 세트(RD2)의 복수의 읽기 전압들 사이의 메모리 셀들 수의 차분값을 비교하여, 열화 레벨을 결정할 수 있다.
제어 로직은 열화 레벨에 따라 후순위 읽기 신호 세트에 해당하는 제2 읽기 신호 세트(RD6) 및 제3 읽기 신호 세트(RD4)에 적용되는 읽기 파라미터를 결정할 수 있다. 제1 읽기 신호 세트(RD2), 제2 읽기 신호 세트(RD6), 제3 읽기 신호 세트(RD4)에 따른 읽기 동작들의 결과들을 조합하면, 중간 비트(CSB) 페이지의 최종 읽기 데이터가 출력될 수 있다.
한편, 상술한 설명에서, 선순위 읽기 신호 세트에 해당하는 제1 읽기 신호 세트로부터 검출되는 메모리 셀들의 열화 레벨에 따라 제2 읽기 신호 세트 및 제3 읽기 신호 세트에 적용되는 읽기 파라미터가 결정되는 것으로 기술되어 있으나, 실시예에 따라, 제1 읽기 신호 세트로부터 검출되는 메모리 셀들의 열화 레벨에 따라 제2 읽기 신호 세트에 적용되는 읽기 파라미터가 결정되고, 제2 읽기 신호 세트로부터 검출되는 메모리 셀들의 열화 레벨에 따라 제3 읽기 신호 세트에 적용되는 읽기 파라미터가 결정될 수 있다. .
또한, 실시예에 따라, 상술한 열화 검출 신호로부터 검출되는 열화 레벨에 따라 선순위 읽기 신호 세트에 해당하는 제1 읽기 신호 세트에 적용되는 읽기 파라미터가 결정될 수 있다. 즉, 열화 검출 신호로부터 결정되는 읽기 파라미터가 제1 읽기 신호 세트의 동작에 적용되고, 제1 읽기 신호 세트로부터 결정되는 읽기 파라미터가 제2 읽기 신호 세트의 동작에 적용되고, 제2 읽기 신호 세트로부터 결정되는 읽기 파라미터가 제3 읽기 신호 세트의 동작에 적용될 수 있다.
상술한 바와 같이, 검출된 열화 레벨과 기준 열화 레벨의 비교에 따라 읽기 파라미터가 결정되거나, 열화 레벨에 대응하는 읽기 파라미터들이 룩-업 테이블(Look-up Table) 형태로 제공되고, 검출된 열화 레벨에 따라 룩-업 테이블을 참조하여, 읽기 파라미터가 결정될 수 있다.
한편, 본 발명의 일 실시예에 따른 읽기 파라미터 중 오류 제외 범위를 규정하는 참조값은 하나의 페이지 버퍼의 페이지 버퍼들(PB1~PBn)을 복수의 카운트 구간으로 그룹화하고, 복수의 카운트 구간을 순차적으로 카운트하여, 산출되는 카운트 값에 따라 결정될 수 있다. 이하, 도 16을 참조하여, 본 발명의 일 실시예에 따른 참조값 결정 방법에 대하여 상세히 설명하도록 한다.
도 16은 발명의 일 실시예에 따른 참조값 결정 방법을 설명하기 위하여 제공되는 흐름도이다.
단계 S1610에서, 하나의 페이지 버퍼의 페이지 버퍼들(PB1~PBn)이 그룹화 되어, 복수의 카운트 구간이 설정될 수 있다. 복수의 카운트 구간 각각에는 페이지 버퍼들(PB1~PBn) 중 적어도 하나가 포함될 수 있다. 일 예로, 페이지 버퍼들(PB1~PBn)은 동일한 수로 그룹화되어 복수(N: 2이상의 자연수)의 카운트 구간이 설정될 수 있다. 이하, 설명의 편의를 위해, 복수(N: 2이상의 자연수)의 카운트 구간이 3개인 것으로 가정하여 설명하도록 한다.
단계 S1620에서, 1차 카운트 구간에서의 카운트 값과 1차 카운트 구간의 카운트 가능 최대 값을 비교할 수 있다. 여기서, 1차 카운트 구간의 카운트 가능 최대 값은 1차 카운트 구간에 할당되는 제1 기준 비트의 최대 값에 대응될 수 있다. 구체적으로, 1차 카운트 구간의 적어도 하나의 페이지 버퍼와 연결되는 카운터는 제1 기준 비트 내의 메모리 셀들을 카운트 할 수 있고, 일 예로, 제1 기준 비트는 8 비트에 해당할 수 있다.
단계 S1630에서, 1차 카운트 구간에서의 카운트 값이 1차 카운트 구간의 카운트 가능 최대 값 미만인 경우, 1차 카운트 구간 또는 제1 기준 비트에 대응되는 1차 참조값이 최종 참조값으로 결정될 수 있다. 이 경우, 하나의 페이지 버퍼의 페이지 버퍼들(PB1~PBn)에는 데이터들이 균일하게 분포되므로, 1차 카운트 구간의 카운트 값을 N/(N-2)배하여, 전체 카운트 구간의 카운트 값을 산출할 수 있고, 이와 달리, 1차 카운트 구간, 2차 카운트 구간 및 3차 카운트 구간의 카운트 값을 합산하여, 전체 카운트 구간의 카운트 값을 산출할 수 있다.
단계 S1640에서, 1차 카운트 구간에서의 카운트 값이 1차 카운트 구간의 카운트 가능 최대 값 이상인 경우, 2차 카운트 구간에서의 카운트 값과 2차 카운트 구간의 카운트 가능 최대 값을 비교할 수 있다. 여기서, 2차 카운트 구간의 카운트 가능 최대 값은 2차 카운트 구간에 할당되는 제2 기준 비트의 최대 값에 대응될 수 있다. 구체적으로, 2차 카운트 구간의 적어도 하나의 페이지 버퍼와 연결되는 카운터는 제2 기준 비트 내의 메모리 셀들을 카운트 할 수 있다. 일 예로, 제2 기준 비트는 제1 기준 비트의 2배에 해당할 수 있고, 제2 기준 비트는 16 비트에 해당할 수 있다.
단계 S1650에서, 2차 카운트 구간에서의 카운트 값이 2차 카운트 구간의 카운트 가능 최대 값 미만인 경우, 2차 카운트 구간 또는 제2 기준 비트에 대응되는 2차 참조값이 최종 참조값으로 결정될 수 있다. 일 예로, 2차 참조값은 1차 참조값의 2배에 해당할 수 있다. 이 경우, 하나의 페이지 버퍼의 페이지 버퍼들(PB1~PBn)에는 데이터들이 균일하게 분포되므로, 2차 카운트 구간의 카운트 값을 N/(N-2)배하여, 전체 카운트 구간의 카운트 값을 산출할 수 있고, 이와 달리, 1차 카운트 구간, 2차 카운트 구간 및 3차 카운트 구간의 카운트 값을 합산하여, 전체 카운트 구간의 카운트 값을 산출할 수 있다.
단계 S1660에서, 2차 카운트 구간에서의 카운트 값이 2차 카운트 구간의 카운트 가능 최대 값 이상인 경우, 3차 카운트 구간에서의 카운트 값과 값과 3차 카운트 구간의 카운트 가능 최대 값을 비교할 수 있다. 여기서, 3차 카운트 구간의 카운트 가능 최대 값은 3차 카운트 구간에 할당되는 제3 기준 비트의 최대 값에 대응될 수 있다. 구체적으로, 3차 카운트 구간의 적어도 하나의 페이지 버퍼와 연결되는 카운터는 제3 기준 비트 내의 메모리 셀들을 카운트 할 수 있다. 일 예로, 제3 기준 비트는 제2 기준 비트의 2배에 해당할 수 있고, 제3 기준 비트는 32 비트에 해당할 수 있다.
단계 S1670에서, 3차 카운트 구간에서의 카운트 값이 3차 카운트 구간의 카운트 가능 최대 값 미만인 경우, 3차 카운트 구간 또는 제3 기준 비트에 대응되는 3차 참조값이 최종 참조값으로 결정될 수 있다 일 예로, 3차 참조값은 2차 참조값의 2배에 해당할 수 있다. 이 경우, 하나의 페이지 버퍼의 페이지 버퍼들(PB1~PBn)에는 데이터들이 균일하게 분포되므로, 3차 카운트 구간의 카운트 값을 N/(N-2)배하여, 전체 카운트 구간의 카운트 값을 산출할 수 있고, 이와 달리, 1차 카운트 구간, 2차 카운트 구간 및 3차 카운트 구간의 카운트 값을 합산하여, 전체 카운트 구간의 카운트 값을 산출할 수 있다.
단계 S1680에서, 3차 카운트 구간에서의 카운트 값이 3차 참조값 이상인 경우, 4차 참조값이 최종 참조값으로 결정될 수 있다. 일 예로, 4차 참조값은 3차 참조값의 2배에 해당할 수 있다.
상술한 실시예에서, 카운트 결과에 따라, 1차 카운트 구간, 2차 카운트 구간, 3차 카운트 구간을 순차적으로 카운트하는 것으로 기술되었으나, 하나의 페이지 버퍼의 페이지 버퍼들(PB1~PBn)에는 데이터들이 균일하게 분포되므로, 1차 카운트 구간 내지 3차 카운트 구간 중 어느 하나의 카운트 구간을 선택하고, 선택된 카운트 구간의 카운트 값을 제1 기준 비트의 최대 값, 제2 기준 비트의 최대 값, 제3 기준 비트의 최대 값과 비교하여, 상술한 방식으로 참조값을 결정할 수 있다.
도 17은 본 발명에 따른 비휘발성 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다. 도 18을 참조하면, SSD 시스템(2000)은 호스트(2100) 및 SSD(2200)를 포함한다. SSD(2200)는 신호 커넥터(2001)를 통해 호스트(2100)와 신호(SIG)를 주고 받고, 전원 커넥터(2002)를 통해 전원(PWR)을 입력받는다. SSD(2200)는 SSD 컨트롤러(2210), 복수의 플래시 메모리들(2221~222n), 보조 전원 장치(2230), 및 버퍼 메모리(2240)를 포함한다.
SSD 컨트롤러(2210)는 호스트(2100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(2221~222n)을 제어할 수 있다.
보조 전원 장치(2230)는 전원 커넥터(2002)를 통해 호스트(2100)와 연결된다. 보조 전원 장치(2230)는 호스트(2100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(2230)는 호스트(2100)로부터의 전원 공급이 원활하지 않을 경우, SSD 시스템(2000)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(2230)는 SSD(2200) 내에 위치할 수도 있고, SSD(2200) 밖에 위치할 수도 있다. 일 예로, 보조 전원 장치(2230)는 메인 보드에 위치하며, SSD(2200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(2240)는 SSD(2200)의 버퍼 메모리로 동작한다. 일 예로, 버퍼 메모리(2240)는 호스트(2100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(2221~222n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(2221~222n)의 메타 데이터(일 예로, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(2240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, SRAM 등과 같은 휘발성 메모리 또는 FRAM ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 수 있다.
110: 셀 어레이
120: 행 디코더
130: 페이지 버퍼
140: 입출력 버퍼
150: 제어 로직
160: 전압 발생기
170: 셀 카운터

Claims (20)

  1. 적어도 하나의 읽기 신호를 포함하는 읽기 신호 세트들 각각에 따라 복수의 메모리 셀들 중 선택된 메모리 셀들의 페이지 데이터들 각각을 래치하는 복수의 래치 세트들을 포함하는 페이지 버퍼; 및
    상기 메모리 셀들의 열화 레벨을 검출하고, 상기 검출된 열화 레벨에 따라 상기 읽기 신호 세트들 중 적어도 하나에 적용되는 읽기 파라미터를 결정하는 제어 로직; 을 포함하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 읽기 파라미터는 적어도 하나의 읽기 동작의 결과의 오류 제외 범위를 규정하는 참조값, 상기 읽기 신호 세트들 각각에 포함되는 적어도 하나의 읽기 신호의 수 및 상기 적어도 하나의 읽기 신호의 레벨 중 적어도 하나를 포함하는 비휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 제어 로직은,
    상기 열화 레벨과 기준 열화 레벨을 비교하여, 상기 읽기 파라미터를 결정하는 비휘발성 메모리 장치.
  4. 제2항에 있어서,
    상기 메모리 셀들의 읽고자 하는 프로그램 상태들 중 어느 하나의 프로그램 상태와 다른 하나의 프로그램 상태에는 상이한 기준 열화 레벨이 설정되는 비휘발성 메모리 장치.
  5. 제2항에 있어서,
    상기 메모리 셀들과 연결되는 복수의 워드라인들 중 어느 하나의 워드라인과 다른 하나의 워드라인에는 상이한 기준 열화 레벨이 설정되는 비휘발성 메모리 장치.
  6. 제2항에 있어서, 상기 제어 로직은,
    상기 검출된 열화 레벨과 제1 기준 열화 레벨을 비교하여, 상기 읽기 신호 세트들 각각에 포함되는 적어도 하나의 읽기 신호의 수를 결정하는 비휘발성 메모리 장치.
  7. 제6항에 있어서, 상기 제어 로직은,
    상기 검출된 열화 레벨이 상기 제1 기준 열화 레벨 미만인 경우, 상기 읽기 신호 세트들 각각에 포함되는 적어도 하나의 읽기 신호의 수를 하나로 결정하는 비휘발성 메모리 장치.
  8. 제7항에 있어서, 상기 제어 로직은,
    상기 검출된 열화 레벨과 상기 제1 기준 열화 레벨의 차에 따라 상기 읽기 신호 세트들 각각에 포함되는 하나의 읽기 신호의 레벨을 결정하는 비휘발성 메모리 장치.
  9. 제6항에 있어서, 상기 제어 로직은,
    상기 검출된 열화 레벨이 상기 제1 기준 열화 레벨 이상인 경우, 상기 읽기 신호 세트들 각각에 포함되는 적어도 하나의 읽기 신호의 수를 복수 개로 결정하는 비휘발성 메모리 장치.
  10. 제9항에 있어서, 상기 제어 로직은,
    상기 검출된 열화 레벨과 상기 제1 기준 열화 레벨보다 레벨이 높은 제2 기준 열화 레벨을 비교하여, 상기 읽기 신호 세트들 각각에 포함되는 복수의 읽기 신호들의 레벨을 결정하는 비휘발성 메모리 장치.
  11. 제10항에 있어서, 상기 제어 로직은,
    상기 검출된 열화 레벨이 상기 제2 기준 열화 레벨 미만인 경우, 상기 읽기 신호 세트들 각각에 포함되는 복수의 읽기 신호들 간의 간격이 기준 간격 미만을 가지도록 상기 복수의 읽기 신호들의 레벨을 결정하는 비휘발성 메모리 장치.
  12. 제10항에 있어서, 상기 제어 로직은,
    상기 검출된 열화 레벨이 상기 제2 기준 열화 레벨 이상인 경우, 상기 읽기 신호 세트들 각각에 포함되는 복수의 읽기 신호들 간의 간격이 기준 간격 이상을 가지도록 상기 복수의 읽기 신호들의 레벨을 결정하는 비휘발성 메모리 장치.
  13. 제3항에 있어서,
    상기 열화 레벨은 상기 읽기 신호 세트들에 선행하여 상기 메모리 셀들의 워드라인으로 제공되는 열화 검출 신호에 따라 검출되는 비휘발성 메모리 장치.
  14. 읽기 신호 세트들 각각에 복수의 메모리 셀들 중 선택된 메모리 셀들의 페이지 데이터들 각각을 래치하는 복수의 래치 세트들을 포함하는 페이지 버퍼; 및
    상기 읽기 신호 세트들 중 선순위 읽기 신호 세트로부터 상기 메모리 셀들의 열화 레벨을 검출하고, 상기 메모리 셀들의 열화 레벨에 따라 후순위 읽기 신호 세트들에 적용되는 읽기 파라미터를 결정하는 제어 로직; 을 포함하는 비휘발성 메모리 장치.
  15. 제14항에 있어서, 상기 제어 로직은,
    상기 선순위 읽기 신호 세트에 포함되는 복수의 읽기 신호들 사이의 상기 선택된 메모리 셀들의 카운트 값에 따라 상기 열화 레벨을 검출하는 비휘발성 메모리 장치.
  16. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이와 연결되고, 상기 메모리 셀들의 페이지 데이터들을 저장하는 복수의 페이지 버퍼들을 포함하는 페이지 버퍼부; 및
    상기 페이지 버퍼들을 복수의 카운트 구간들로 그룹화하고, 상기 카운트 구간들 중 적어도 하나의 카운트 구간의 카운트 값에 따라, 상기 메모리 셀들의 읽기 동작의 오류 제외 범위를 규정하는 참조값을 결정하는 제어 로직; 을 포함하는 비휘발성 메모리 장치.
  17. 제16항에 있어서, 상기 제어 로직은,
    상기 카운트 구간들 중 어느 하나의 카운트 구간의 카운트 값과 상기 카운트 구간의 카운트 가능 최대 값을 비교하는 비휘발성 메모리 장치.
  18. 제17항에 있어서, 상기 제어 로직은,
    상기 카운트 구간들 중 어느 하나의 카운트 구간의 카운트 값이 상기 카운트 구간의 카운트 가능 최대 값 미만인 경우, 상기 카운트 가능 최대 값에 대응되는 참조값을 최종 참조값으로 결정하는 비휘발성 메모리 장치.
  19. 제17항에 있어서, 상기 제어 로직은,
    상기 카운트 구간들 중 어느 하나의 카운트 구간의 카운트 값이 상기 카운트 구간의 카운트 가능 최대 값 이상인 경우, 다음 카운트 구간의 카운트 값과 상기 다음 카운트 구간의 카운트 가능 최대 값을 비교하는 결정하는 비휘발성 메모리 장치.
  20. 제19항에 있어서,
    상기 다음 카운트 구간의 카운트 가능 최대 값에 대응되는 참조값은 이전 카운트 구간의 카운트 가능 최대 값에 대응되는 참조값 보다 큰 비휘발성 메모리 장치.
KR1020180029752A 2018-03-14 2018-03-14 비휘발성 메모리 장치 KR102470726B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180029752A KR102470726B1 (ko) 2018-03-14 2018-03-14 비휘발성 메모리 장치
US16/154,111 US10665312B2 (en) 2018-03-14 2018-10-08 Nonvolatile memory device configured to adjust a read parameter based on a degradation level
CN201910066103.0A CN110277127A (zh) 2018-03-14 2019-01-23 非易失性存储器件
US16/865,675 US10910080B2 (en) 2018-03-14 2020-05-04 Nonvolatile memory device configured to adjust a read parameter based on degradation level

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180029752A KR102470726B1 (ko) 2018-03-14 2018-03-14 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20190108347A true KR20190108347A (ko) 2019-09-24
KR102470726B1 KR102470726B1 (ko) 2022-11-25

Family

ID=67906044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029752A KR102470726B1 (ko) 2018-03-14 2018-03-14 비휘발성 메모리 장치

Country Status (3)

Country Link
US (2) US10665312B2 (ko)
KR (1) KR102470726B1 (ko)
CN (1) CN110277127A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016081192A1 (en) 2014-11-20 2016-05-26 Rambus Inc. Memory systems and methods for improved power management
US10643695B1 (en) * 2019-01-10 2020-05-05 Sandisk Technologies Llc Concurrent multi-state program verify for non-volatile memory
US11031071B2 (en) * 2019-03-05 2021-06-08 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method of nonvolatile memory device, and storage device including nonvolatile memory device
KR20200107024A (ko) * 2019-03-05 2020-09-16 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법, 그리고 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR20210069262A (ko) * 2019-12-03 2021-06-11 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US20210265004A1 (en) * 2020-02-25 2021-08-26 SK Hynix Inc. Storage device and operating method thereof
US11049582B1 (en) * 2020-05-07 2021-06-29 Micron Technology, Inc. Detection of an incorrectly located read voltage
KR20220045458A (ko) * 2020-10-05 2022-04-12 에스케이하이닉스 주식회사 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치
KR20220086733A (ko) * 2020-12-16 2022-06-24 삼성전자주식회사 메모리 컨트롤러, 메모리 장치, 및 저장 장치
US11662942B2 (en) * 2021-03-16 2023-05-30 Kioxia Corporation Explicit buffer control
US20230214139A1 (en) * 2021-12-30 2023-07-06 Micron Technology, Inc. Second read initialization on latch-limited memory device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7542350B2 (en) * 2006-10-20 2009-06-02 Samsung Electronics Co., Ltd. Methods of restoring data in flash memory devices and related flash memory device memory systems
US20090300465A1 (en) * 2008-06-03 2009-12-03 Zining Wu Statistical tracking for flash memory
KR20120035064A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
KR20150018921A (ko) * 2013-08-09 2015-02-25 삼성전자주식회사 메모리 장치의 열화 상태 추정 방법 및 이를 이용한 메모리 시스템에서의 웨어 레벨링 방법
KR20150136197A (ko) * 2014-05-26 2015-12-07 삼성전자주식회사 스토리지 장치의 동작 방법
KR20160000055A (ko) * 2014-06-23 2016-01-04 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170054634A (ko) * 2015-11-09 2017-05-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369141B2 (en) * 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US7903468B2 (en) 2007-04-23 2011-03-08 Ramot At Telaviv University Ltd. Adaptive dynamic reading of flash memories
KR100895387B1 (ko) * 2007-10-16 2009-04-30 주식회사 하이닉스반도체 상 변화 메모리 장치
KR101466698B1 (ko) * 2008-02-19 2014-11-28 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
KR101423052B1 (ko) 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
KR101391362B1 (ko) * 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101468149B1 (ko) * 2008-09-19 2014-12-03 삼성전자주식회사 플래시 메모리 장치 및 시스템들 그리고 그것의 읽기 방법
KR101516577B1 (ko) 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
US7944754B2 (en) * 2008-12-31 2011-05-17 Sandisk Corporation Non-volatile memory and method with continuous scanning time-domain sensing
US8159881B2 (en) 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
KR20110078726A (ko) * 2009-12-31 2011-07-07 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR20110078727A (ko) 2009-12-31 2011-07-07 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR101635506B1 (ko) * 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
US8576625B1 (en) 2010-04-20 2013-11-05 Marvell International Ltd. Decoder parameter estimation using multiple memory reads
US8467249B2 (en) * 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8406053B1 (en) * 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
WO2013147811A1 (en) 2012-03-29 2013-10-03 Intel Corporation Method and system to obtain state confidence data using multistrobe read of a non-volatile memory
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
US8811076B2 (en) 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
US9036417B2 (en) 2012-09-06 2015-05-19 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
KR102125371B1 (ko) * 2012-12-04 2020-06-22 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작방법
KR102050475B1 (ko) 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
US9122404B2 (en) 2013-03-15 2015-09-01 International Business Machines Corporation Adaptive reference tuning for endurance enhancement of non-volatile memories
KR102116983B1 (ko) 2013-08-14 2020-05-29 삼성전자 주식회사 메모리 장치 및 메모리 시스템의 동작 방법.
CN104616695B (zh) * 2013-11-05 2017-12-22 光宝科技股份有限公司 固态存储装置及其读取电压设定方法
CN104916330B (zh) * 2014-03-10 2019-04-12 东芝存储器株式会社 存储装置、存储器控制器及存储器控制方法
US9720754B2 (en) * 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
US9472298B1 (en) * 2015-05-13 2016-10-18 Sandisk Technologies Llc Dynamic read valley search in non-volatile memory
KR20170058066A (ko) 2015-11-18 2017-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102437591B1 (ko) * 2015-12-03 2022-08-30 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 메모리 컨트롤러의 동작 방법
KR20170065969A (ko) 2015-12-04 2017-06-14 에스케이하이닉스 주식회사 메모리 장치 및 그의 동작방법
KR102422478B1 (ko) * 2016-05-10 2022-07-19 삼성전자주식회사 불휘발성 메모리 장치의 독출 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7542350B2 (en) * 2006-10-20 2009-06-02 Samsung Electronics Co., Ltd. Methods of restoring data in flash memory devices and related flash memory device memory systems
US20090300465A1 (en) * 2008-06-03 2009-12-03 Zining Wu Statistical tracking for flash memory
KR20120035064A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
KR20150018921A (ko) * 2013-08-09 2015-02-25 삼성전자주식회사 메모리 장치의 열화 상태 추정 방법 및 이를 이용한 메모리 시스템에서의 웨어 레벨링 방법
KR20150136197A (ko) * 2014-05-26 2015-12-07 삼성전자주식회사 스토리지 장치의 동작 방법
KR20160000055A (ko) * 2014-06-23 2016-01-04 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170054634A (ko) * 2015-11-09 2017-05-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Also Published As

Publication number Publication date
KR102470726B1 (ko) 2022-11-25
US20190287629A1 (en) 2019-09-19
CN110277127A (zh) 2019-09-24
US10910080B2 (en) 2021-02-02
US20200265908A1 (en) 2020-08-20
US10665312B2 (en) 2020-05-26

Similar Documents

Publication Publication Date Title
KR102470726B1 (ko) 비휘발성 메모리 장치
KR102427638B1 (ko) 비휘발성 메모리 장치 및 이의 읽기 방법
KR102419895B1 (ko) 비휘발성 메모리 장치 및 이의 읽기 방법
KR102658792B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
US8717832B2 (en) Nonvolatile memory devices, memory systems and methods of performing read operations
US9343163B2 (en) Semiconductor memory device and operating method based upon a comparison of program data and read data thereof
US20140056069A1 (en) Nonvolatile memory device having near/far memory cell groupings and data processing method
US10573378B2 (en) Methods of programming memory devices
TWI497502B (zh) 堆疊式記憶體陣列裝置之感測操作
JP2009151912A (ja) フラッシュメモリ装置及び動作方法
US9251901B2 (en) Semiconductor memory device with high threshold voltage distribution reliability method
KR20210027783A (ko) 저장 장치 및 그 동작 방법
KR20140026115A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20220006467A (ko) 기계 학습에 기반한 오류 정정을 수행하는 메모리 장치 및 이의 동작 방법
KR20190006840A (ko) 페이지 버퍼 및 이를 포함하는 비휘발성 메모리 장치
US11348641B2 (en) Memory device and method of operating the same
CN111798892B (zh) 存储器装置及其操作方法
KR20220023263A (ko) 메모리 장치 및 그 동작 방법
US20230352098A1 (en) Boost voltage modulated corrective read
KR20240015922A (ko) 프로그램 상태를 효과적으로 확인하기 위한 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant