KR20190105633A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20190105633A
KR20190105633A KR1020197024173A KR20197024173A KR20190105633A KR 20190105633 A KR20190105633 A KR 20190105633A KR 1020197024173 A KR1020197024173 A KR 1020197024173A KR 20197024173 A KR20197024173 A KR 20197024173A KR 20190105633 A KR20190105633 A KR 20190105633A
Authority
KR
South Korea
Prior art keywords
etching
substrate
sic
molten alkali
molten
Prior art date
Application number
KR1020197024173A
Other languages
English (en)
Other versions
KR102301532B1 (ko
Inventor
준이치 이케노
요헤이 야마다
히데키 스즈키
Original Assignee
신에츠 폴리머 가부시키가이샤
고쿠리츠다이가쿠호진 사이타마 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에츠 폴리머 가부시키가이샤, 고쿠리츠다이가쿠호진 사이타마 다이가쿠 filed Critical 신에츠 폴리머 가부시키가이샤
Publication of KR20190105633A publication Critical patent/KR20190105633A/ko
Application granted granted Critical
Publication of KR102301532B1 publication Critical patent/KR102301532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)
  • Laser Beam Processing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

기판을 용융 알칼리로 에칭하는 에칭 방법이며, 소정의 고온역으로 한 용융 알칼리(AL)를 이용하여, 고온이며 산소를 포함하는 환경하에서 기판(PL)의 피에칭면에 산화 피막을 형성하면서, 피에칭면에 등방성 에칭을 행함으로써 산화 피막을 제거한다.

Description

에칭 방법
본 발명은, 기판을 용융 알칼리로 에칭하는 에칭 방법에 관한 것이다.
반도체의 제조 등에서는, SiC(실리콘카바이드) 등의 기판을 에칭하여 결함 검출하는 것이 널리 행해지고 있다. 또, SiC 기판은, 그 우수한 특성으로부터 차세대의 파워 반도체 기판으로서 기대되고 있다.
손상이 적은 양호한 면을 기판에 형성하는 것은, 고성능이고 수율이 높은 반도체 장치를 제조함에 있어서 중요하다.
특허문헌 1: 일본공개특허 2014-22677호 공보
그런데, 손상이 적은 양호한 면을 기판에 형성하는 데는, 필요한 처리 공정수가 많아서 많은 시간 및 비용이 든다는 과제가 있다. 또한, 결함이 없는 상태를 얻기 위해서는 정밀한 연마 가공이 필요하므로, 필요한 처리 공정수가 많아지고, 이것도 많은 시간 및 비용이 든다는 요인이 된다.
특히 SiC 기판은, 고경도이며, 일부의 약품을 제외하고는 화학적으로 안정적인 난가공 재료, 난삭 재료이기 때문에, 연마, 연삭에 시간이 걸리고, 이들 과제가 한층 더 현저해진다.
본 발명은, 상기 과제를 감안하여, 에치 피트가 존재하지 않는 상태로 에칭하는 것이 가능하고, 결과적으로 결함이 존재하지 않는 표면 상태와 경면을 갖는 웨이퍼를 제조 가능하게 하는 에칭 방법을 제공하는 것을 과제로 한다.
본 발명자는, 상기 과제를 해결하기 위해, 검토를 거듭하여, 용융 알칼리(용융되어 있는 알칼리)에 의한 SiC 웨이퍼의 결함을 조사하는 방법에 착안하였다. 이 방법은, SiC 웨이퍼 표면 근방에 존재하는 결함을 검출하는 방법으로, 용융 알칼리에 SiC 웨이퍼를 침지함으로써 결함이 에치 피트로서 관찰되는 것이다.
그리고, 실험을 거듭하여 검토함으로써, 기판을 용융 알칼리에 침지하지 않고, 산화 피막을 성형하면서 연속적으로 에칭함으로써 에치 피트가 존재하지 않는 경면의 웨이퍼를 얻는 것이 가능함을 발견하였다. 그리고, 더욱 실험을 거듭하여 검토하여 본 발명을 완성하기에 이르렀다.
상기 과제를 해결하기 위한 본 발명의 일 태양은, 기판을 용융 알칼리로 에칭하는 에칭 방법으로서, 소정의 고온역(高溫域)으로 한 상기 용융 알칼리를 이용하여, 고온이며 산소를 포함하는 환경하에서 상기 기판의 피에칭면에 산화 피막을 형성하면서, 상기 피에칭면에 등방성 에칭을 행함으로써 상기 산화 피막을 제거하는 에칭 방법이다. 이에 의해, 에치 피트가 존재하지 않는 상태로 에칭하는 것이 가능하고, 결과적으로 결함이 존재하지 않는 표면 상태와 경면을 갖는 웨이퍼를 제조 가능하게 하는 에칭 방법으로 할 수 있다.
상기 기판의 산화 속도를 상기 산화 피막의 용해 속도 이상으로 함으로써 상기 피에칭면에 상기 등방성 에칭을 행해도 된다.
상기 고온이며 산소를 포함하는 환경하로서, 대기 중에서 상기 용융 알칼리를 이용하는 환경하로 해도 된다.
상기 고온이며 산소를 포함하는 환경하로서, 상기 피에칭면에 산소 가스를 공급하는 공간에서 상기 용융 알칼리를 이용하는 환경하로 해도 된다.
상기 기판의 피에칭면에 상기 용융 알칼리를 흘림으로써 상기 산화 피막을 제거해도 된다.
이 경우, 상기 피에칭면에 상기 용융 알칼리를 흘릴 때, 상기 피에칭면을 상면측으로 하여 상기 기판을 수평면에 대해 소정 각도 경사시키고, 상기 피에칭면의 상부측으로부터 하부측으로 상기 용융 알칼리를 흘려도 된다.
상기 용융 알칼리로서 용융 수산화나트륨(용융되어 있는 수산화나트륨)을 이용해도 된다.
상기 소정의 고온역을 650℃ 이상으로 해도 된다.
상기 기판으로서 SiC 기판을 이용해도 된다.
이 경우, 레이저광을 집광하는 레이저 집광기를 SiC 결정 부재의 피조사면 상에 비접촉으로 배치하는 공정과, 상기 레이저 집광기에 의해, 상기 피조사면에 레이저광을 조사하여 상기 SiC 결정 부재 내부에 상기 레이저광을 집광함과 아울러, 상기 레이저 집광기와 상기 SiC 결정 부재를 상대적으로 이동시켜, 상기 SiC 결정 부재 내부에 2차원상(狀)의 개질층을 형성하는 공정과, 상기 개질층에 의해 분단되어 이루어지는 결정층을 상기 개질층으로부터 박리함으로써 SiC 결정 기판을 형성하는 공정을 행하고, 상기 박리에 의해 얻어진 상기 SiC 결정 기판을 상기 SiC 기판으로서 이용해도 된다.
본 발명에 의하면, 양호한 경면을 광범위에 걸쳐 고속으로 형성할 수 있는 에칭 방법을 제공할 수 있다.
도 1의 (a)~(c)는, 각각 본 발명의 일 실시형태에 관한 에칭 방법으로 기판을 순차 에칭해 가는 것을 설명하는 모식적인 정면도이다.
도 2는, 도 1의 (b)의 부분 확대 측면도이다.
도 3은, 본 발명의 일 실시형태에 관한 에칭 방법에서, 사용할 기판을 형성하기 위한 기판 가공 장치의 일례를 나타내는 사시도이다.
도 4는, 도 3에 도시된 기판 가공 장치의 보정환 내의 렌즈를 설명하는 측면도이다.
도 5는, 본 발명의 일 실시형태의 변형예에 관한 에칭 방법으로 기판을 에칭하는 것을 설명하는 모식적인 측면도이다.
도 6은, 실험예 1에서, 에칭 후의 기판면의 거칠기를 나타내는 그래프이다.
도 7은, 실험예 1에서, 에칭 후의 기판면의 비침지부에서의 계면 부근을 나타내는 사진이다.
도 8은, 실험예 1에서, 에칭 후의 기판면의 침지부를 나타내는 사진이다.
도 9는, 실험예 1에서, 에칭 후의 비침지부를 AFM으로 촬상하여 얻어진 사시도이다.
도 10은, 실험예 2에서, 에칭 온도와 에칭률의 관계를 나타내는 그래프이다.
도 11은, 실험예 2에서, (a)는 침지부에서의 에칭 시간과 거칠기의 관계를 나타내는 그래프, (b)는 비침지부의 계면 부근에서의 에칭 시간과 거칠기의 관계를 나타내는 그래프이다.
도 12는, 실험예 2에서, (a)는 질소 유량과 에칭률의 관계를 나타내는 그래프, (b)는 질소 유량과 거칠기의 관계를 나타내는 그래프이다.
도 13은, 실험예 2에서, (a)는 공기 유량과 에칭률의 관계를 나타내는 그래프, (b)는 공기 유량과 거칠기의 관계를 나타내는 그래프이다.
이하, 첨부 도면을 참조하여, 본 발명의 실시형태에 대해 설명한다. 이하의 설명에서는, 이미 설명한 것과 동일 또는 유사한 구성요소에는 동일 또는 유사한 부호를 부여하고, 그 상세한 설명을 적절히 생략한다.
도 1의 (a)~(c)는, 각각 본 발명의 일 실시형태(이하, 본 실시형태라고 함)에 관한 에칭 방법으로 기판을 순차 에칭해 가는 것을 설명하는 모식적인 정면도이다. 도 2는 도 1의 (b)의 부분 확대 측면도이다.
본 실시형태에 관한 에칭 방법은, 기판을 용융 알칼리로 에칭하는 에칭 방법으로, 소정의 고온역으로 한 용융 알칼리를 이용하여, 고온이며 산소를 포함하는 환경하에서 기판의 피에칭면에 산화 피막을 형성하면서, 피에칭면에 등방성 에칭을 행함으로써 산화 피막을 제거하는 방법이다.
그리고 본 실시형태에서는, 기판의 산화 속도를 산화 피막의 용해 속도 이상으로 함으로써 피에칭면에 등방성 에칭을 행한다. 구체적으로는, 용해 알칼리로서 용해 수산화나트륨을 이용하고, 기판으로서 SiC 기판을 이용한다. 그리고, SiC 기판(PL)의 산화 속도를 산화 피막의 용해 속도 이상으로 함으로써 피에칭면에 등방성 에칭을 행한다. 고온이며 산소를 포함하는 환경하로서는 대기 중에서 용융 알칼리(AL)를 이용하는 환경하로 한다.
구체적으로는, 대기 중에서, 용기(10)에 넣은 용융 알칼리(AL)에 SiC 기판(PL)을 우선 넣는다(도 1의 (a) 참조). 그리고, SiC 기판(PL)을 일정 속도로 천천히 끌어올려 간다(도 1의 (a)~(c) 참조). 따라서, SiC 기판(PL)의 기판면(PLS)에서의 용융 알칼리(AL)의 계면 위치(F)(용융 알칼리(AL)의 액면 위치)가 기판 상단으로부터 하방으로 순차 이동해 간다. 또, 도 1, 도 2에 도시된 바와 같이, 본 명세서에서 계면 위치(F)란 용융 알칼리(AL)의 액면 위치와 동일하다.
용융 알칼리(AL)가 배치되어 있음으로써, 그 주위의 대기 온도가 상승한다. 따라서, 대기 중의 산소에 의해 SiC 기판(PL)의 기판면(PLS)은 산화되기 쉬운 환경이 된다. 그리고, SiC 기판(PL)의 계면 부근(V)에서는, 대기 중의 산소에 의해 산화 반응이 효율적으로 진행되어, 산화 피막이 효율적으로 형성된다. 그리고, 이와 병행하여 용융 알칼리(AL)에 의해 산화 피막이 제거됨으로써 양호한 에칭이 고속으로 행해진다. 보다 상세하게 설명하면, 액면의 경계 영역에서는 용융 알칼리가 표면 장력에 의해 SiC면으로 올라와, 얇은 용융 알칼리액의 막을 만든다. 그리고 이 막은 얇기 때문에, 공기 중의 산소를 SiC면에 공급하기 쉬워 산화를 활발하게 한다. 그리고 용융 알칼리가 그 산화막을 제거하는 등의 사이클을 활발하게 반복한다. 따라서, 효율적으로 경면화(등방성 에칭)가 촉진된다.
게다가, SiC 기판의 산화 속도를 산화 피막의 용해 속도 이상으로 함으로써, 산화되지 않은 단계의 기판 재료(SiC)가 에칭되는 것이 회피되어 있다. 즉, 기판 재료에 결함(결정 결함)이 발생해도 이 결함은 산화되고 나서, 즉 산화 피막이 되고 나서 에칭되며, 결과적으로 SiC 기판(PL)이 등방성 에칭되게 된다.
따라서, 이와 같이 SiC 기판(PL)에서의 용융 알칼리(AL)의 계면 위치(F)를 순차 이동시켜 감으로써, 고경도이며 난가공 재료인 SiC 기판(PL)이어도, 등방성 에칭에 의해 에칭되는 면의 결함도 제거되고, 기판면(PLS)에 양호한 경면을 광범위에 걸쳐 고속으로 형성할 수 있다. 즉, SiC 기판 전부를 용융 알칼리(AL)에 담금(기판 전체를 침지부로 함)으로써 에칭하는 것에 비해 훨씬 단시간에 이 양호한 경면을 기판 전면에 걸쳐 형성할 수 있다. 담가진 채로는 산소의 영향을 받기 어려워 안정된 산화 피막을 형성할 수 없으므로, 통상 에칭과 마찬가지의 에치 피트를 발생하는 상태밖에 되지 않기 때문으로 생각된다.
SiC 기판(PL)의 끌어올림 속도(상승 속도)는, 산화 피막의 두께나 산화 피막 형성 속도와 에칭 속도의 관계를 고려하여, 용융 알칼리의 종류, 온도, 가스 분위기 중의 산소 농도 등에 따라, 양호한 에칭이 행해지도록 결정한다. 산화 피막을 제거함으로써 등방성 에칭이 행해지고, 기판면(PLS)의 결함 부분이 먼저 에칭되는 이방성 에칭은 피한다.
여기서, 용융 알칼리로서 용융 수산화나트륨을 이용하면, 저가로 입수하기 쉬운 재료를 이용하여 상기 효과를 나타낼 수 있다.
또, 용융 알칼리(AL)에 SiC 기판(PL)을 상방으로부터 일정 속도로 천천히 하강시킴으로써, SiC 기판(PL)에서의 용융 알칼리(AL)의 계면 위치(F)(용융 알칼리(AL)의 액면 위치)를 기판 상방으로 순차 이동시켜도, SiC 기판(PL)의 기판면(PLS)에 양호한 경면을 광범위에 걸쳐 고속으로 형성할 수 있다.
용융 알칼리로서는, 용융 수산화나트륨(NaOH), 용융 수산화칼륨(KOH) 등을 들 수 있지만, 비용 등의 관점에서는 용융 수산화나트륨(SHL)(도 1, 도 2 참조)이 바람직하다. 이 경우, 수산화나트륨을 600℃ 이상(더욱 바람직하게는 650~1100℃의 범위, 혹은 그 이상의 온도)으로 한 용융 수산화나트륨을 이용하면, 이러한 고속으로 양호한 에칭을 행하여 경면화하기 쉽다. 또, 1000℃ 이상에서는 후술하는 도 10에는 도시된 750℃의 에칭률보다 더 높은 에칭률이 된다.
여기서, 용융 수산화나트륨을 이용하면, SiC 기판(PL)의 Si면을 고속도로 에칭하기 쉽다. Si면은, 기계적으로도 화학적으로도 연마하기 어려우므로, 이는 Si면을 고속도로 경면화함에 있어서 매우 효과적이다. 또, Si면이 아니라 C면을 에칭할 때에는, C면을 효율적으로 제거(에칭 속도의 고속화)하여 경면화하는 관점에서, 용융 수산화칼륨을 이용하는 것이 바람직하다.
또한, 용융 알칼리(AL)의 온도를 높여 가면 에칭률이 크게 상승해 감과 아울러 계면 부근(V)의 거칠기를 단시간에 줄일 수 있으므로(후술하는 실험예 2, 도 10, 도 11의 (b)도 참조), 기판면(PLS)의 볼록부에 용융 알칼리(AL)를 뿌려 효율적으로 평활화시켜도 된다.
또한, 기판면(PLS)에 온도 분포를 형성하여 온도가 높은 기판면 부분에서의 에칭률을 올림으로써, 기판면(PLS)의 평면도를 조정하는 것도 가능하다. 이 온도 분포는 예를 들어 레이저광 조사 등으로 행할 수 있다.
또한, SiC 기판(PL)의 피에칭면인 기판면(PLS)을 산화시켜 에칭시킬 때, 소정 두께(예를 들어 수nm~수십nm의 두께)의 산화 피막을 형성하면서, 소정의 고온역으로 한 용융 수산화나트륨(SHL)으로 이 산화 피막을 제거하는 것도 가능하다. 이 경우, 에칭에 의해 최종적으로 제거되는 산화 피막 두께(에칭 깊이)는 10~80μm의 범위로 하는 것이 바람직하다. 10μm보다 얇으면, 에칭량이 부족하기 쉬워질 우려가 있고, 80μm보다 두꺼우면, 경면을 얻기 어려워지기 쉽다.
SiC 기판(PL)으로서는, SiC 결정 부재로부터 잘라낸 것이어도 되고, 혹은 SiC 결정 부재로부터 박리시킨 것이어도 된다.
SiC 결정 부재로부터 박리시켜 SiC 기판(PL)을 얻는 데는, 예를 들어 이하와 같이 하여 얻는다. 우선, 도 3에 도시된 바와 같이, XY 스테이지(11) 상에 SiC 결정 부재(20)를 놓는다. 그리고, 레이저광(B)을 집광하는 레이저 집광 수단(14)(레이저 집광기)을 SiC 결정 부재(20)의 피조사면(20r) 상에 비접촉으로 배치하는 공정을 행한다.
그리고, 레이저 집광 수단(14)에 의해, SiC 결정 부재(20)(도 3에서는, 일례로서 기판형상으로 그려져 있음)의 피조사면(20r)에 레이저광(B)을 조사하여 SiC 결정 부재(20) 내부의 소정 두께 위치에 레이저광(B)을 집광함과 아울러, 레이저 집광 수단(14)과 SiC 결정 부재(20)를 상대적으로 이동시켜, SiC 결정 부재(20)의 내부에 2차원상의 개질층(22)을 형성하는 공정을 행한다.
나아가 개질층(22)에 의해 분단되어 이루어지는 결정층을 개질층(22)으로부터 박리함으로써 SiC 결정 기판을 형성하는 공정을 행한다. 이 박리에 의해 얻어진 SiC 결정 기판을 SiC 기판(PL)으로서 이용한다. 이에 의해, 소정 두께의 SiC 결정 기판의 박리면에, 에칭에 의해 양호한 경면을 광범위에 걸쳐 고속으로 형성할 수 있다.
그리고, 이 박리면(기판면)의 표면 거칠기가 거칠어도 박리면의 볼록부에 용융 알칼리(AL)를 뿌려 효율적으로 평활화시켜도 되고, 또한, 박리면에 온도 분포를 형성하여 온도가 높은 기판면 부분에서의 에칭률을 올림으로써 박리면의 평면도를 조정해도 된다.
이용하는 SiC 결정 부재(20)는, 도 3에 도시된 바와 같이 기판형상이어도 되고, 이에 의해, 개질층(22)으로부터의 박리에 의해 소정 두께의 2장의 SiC 결정 기판을 얻는 것이 가능하다.
또한, 레이저 집광 수단(14)은, 보정환(補正環; 13)과, 보정환(13) 내에 보유지지된 집광 렌즈(15)를 구비하여, SiC 결정 부재(20)의 굴절률에 기인하는 수차를 보정하는 기능, 즉 수차 보정환으로서의 기능을 가지고 있어도 된다. 구체적으로는, 도 4에 도시된 바와 같이, 집광 렌즈(15)는, 공기 중에서 집광하였을 때에, 집광 렌즈(15)의 외주부(E)에 도달한 레이저광(B)이 집광 렌즈(15)의 중앙부(M)에 도달한 레이저광(B)보다 집광 렌즈 측에서 집광하도록 보정한다. 즉, 집광하였을 때, 집광 렌즈(15)의 외주부(E)에 도달한 레이저광(B)의 집광점(EP)이, 집광 렌즈(15)의 중앙부(M)에 도달한 레이저광(B)의 집광점(MP)에 비해, 집광 렌즈(15)에 가까운 위치가 되도록 보정한다. 이에 의해, 레이저광의 집광에 의해 형성되는 가공 흔적의 레이저 조사 방향에서의 길이를 짧게, 즉 개질층(22)의 두께를 얇게 하기 쉽다.
이와 같이 개질층(22)의 두께를 얇게 하는 데는, 이 집광 렌즈(15)를, 예를 들어, 공기 중에서 집광하는 제1 렌즈(16)와, 이 제1 렌즈(16)와 SiC 결정 부재(20)의 사이에 배치되는 제2 렌즈(18)로 구성한다. 그리고, 보정환(13)의 회전 위치를 조정함, 즉 제1 렌즈(16)와 제2 렌즈(18)의 간격을 조정함으로써, 집광점(EP)과 집광점(MP)의 간격을 조정할 수 있게 되어 있고, 레이저 집광 수단(14)은, 간단한 구성으로 보정환붙이 렌즈로서의 기능을 갖는 구성으로 되어 있다.
(변형예)
이하, 용기 내의 용융 알칼리를 유동시키면서 에칭을 행하는 예를 설명한다. 본 변형예에서는, 도 5에 도시된 바와 같이, 전기로(30)와, 전기로(30) 내에 설치되어 상면 측에 기판을 보유지지하는 기판 보유지지부(32)와, 용융 알칼리를 저류하여 공급구(34m)로부터 공급 가능한 탱크(34)와, 기판 보유지지부(32) 상의 기판면(PLS)을 흐른 용융 알칼리(AL)를 유입시켜 수용하는 수용부(36)를 배치한다.
기판 보유지지부(32)에는, 상면 측에서 기판(PL)(SiC 웨이퍼)을 보유지지하는 경사 보유지지판(38)을 마련해 둔다. 이 경사 보유지지판(38)으로서는, 기판(PL) 상부로 흘려진 용융 알칼리(AL)를 기판(PL) 하방으로 흘리도록 수평 방향에 대해 경사 각도 가변으로 경사져 있고, 또한, 공급구(34m)에 대해 기판(PL) 상부 전체에 걸쳐 수평 이동(지면 직교 방향으로 이동)할 수 있는 구성으로 해 둔다. 또, 기판(PL) 상부로 노즐로부터 용융 알칼리(AL)를 분사해도 되고, 또한, 경사 보유지지판(38)을 회전축 둘레로 회전 가능한 구성으로 해도 된다.
또한, 전기로(30)에는, 개폐 밸브(39)를 개재하여 산소 공급부(40)(예를 들어 산소 봄베)를 접속한다. 그리고 전기로(30)에는 개폐 밸브(42)를 접속하고, 전기로 내의 기체를 방출 가능하게 해 둔다.
본 변형예에서는, 경사 보유지지판(38)을 수평면에 대해 소정 각도 경사시키고, 이 경사 보유지지판(38)에, 기판(PL)을, 상면 측을 피에칭면으로 하여 보유지지시켜 둔다. 그리고, 산소 분위기로 한 전기로(30) 내에서, 기판(PL)의 피에칭면인 기판면(기판 상면)(PLS)의 상부측에 탱크(34)로부터 용융 알칼리(AL)(예를 들어 용융 수산화나트륨(SHL))를 흘리면서, 경사 보유지지판(38)을 수평 이동(지면 직교 방향으로 이동)시켜 기판(PL) 상부 전체에 걸쳐 용융 알칼리(AL)가 하부측으로 흐르도록 한다. 전기로(30) 내의 온도, 용융 알칼리(AL)의 온도, 용융 알칼리(AL)의 유량, 기판(PL)의 이동 속도 등은, SiC 기판의 산화 속도를 산화 피막의 용해 속도 이상으로 하고, 게다가, 기판(PL)의 피에칭면인 기판면(PLS)에 형성되는 산화 피막이 효율적으로 제거되어 가도록 조정한다.
본 변형예에서는, 이와 같이, 경사시킨 기판(PL)의 기판면(PLS)에 상부로부터 하방으로 용융 알칼리를 흘리므로, 기판(PL)을 등방성 에칭하면서, 기판면(PLS)에 양호한 경면을 광범위에 걸쳐 고속으로 형성하는 것을 고효율로 행할 수 있다.
또, 본 변형예와 같이 전기로 내의 전역을 산소로 치환하지 않아도, 적어도 피에칭면(기판면)을 산소로 덮도록 함으로써, 본 변형예와 동등한 효과를 얻을 수 있다.
<실험예 1(습식 에칭에 의한 고속 경면화 현상의 확인)>
본 실험예에서는, 용융 NaOH(용융 수산화나트륨)에 SiC 웨이퍼를 반분 정도로 침지함으로써, 용융 NaOH에 침지되어 있는 침지부(IM)와, 용융 NaOH에 침지되지 않은 비침지부(NIM)가 발생하는 상태로 에칭하였다. 또, 이하의 실험예에서 이용한 SiC 웨이퍼는, 전(前)가공으로서 다이아몬드 휠의 #1000으로 표면을 연삭한 것이다.
(실험 조건 및 실험 방법)
본 발명자는, Ni(니켈)제의 도가니에 고형의 NaOH를 약 5g 넣고, 전기로에서 가열하여 750℃의 용융 상태로 하며, Ni선으로 고정한 SiC 웨이퍼(SiC 기판)를 용융한 NaOH에 반분 정도로 침지하고, 20분간의 에칭을 행하였다. 사용한 웨이퍼는 오프각 4°, 가로세로 10mm의 4H-SiC 웨이퍼이다. 전가공으로서는 다이아몬드 휠(SD#1000)에 의해 연삭을 실시하였다. 에치 그레이트의 평가는 에칭 전후의 두께의 차분으로부터 구하였다. 거칠기 측정에는 촉침식 거칠기 측정기(Taylor Hobson사 제품 PGI840)를 이용하였다. 또, 연삭을 행하는 주요 이유는, 웨이퍼의 물결치는 형상이나 휨을 제거해 두기 위해서이다.
(에칭면의 외관과 형상)
도 6에 에칭 후의 SiC 웨이퍼 표면의 형상을 나타낸다. 도 6을 얻기 위한 계측에서는, 기판면에서 직선을 따른 표면의 높이를 계측하였다.
도 6으로부터는, 침지부(IM)보다 비침지부(NIM)가 에칭으로 제거되어 있는 것을 알 수 있다. 특히 비침지부(NIM)에서는, 계면 위치(F)로부터 1mm 떨어진 영역에서는 침지부(IM)보다 60μm나 많이 제거되어 있었다.
(에칭 표면의 상세 관찰)
또한, 침지부(IM)와 비침지부(NIM)의 계면 부근(V)을 레이저 현미경상에 의해 관찰하여 촬상하였다. 촬상 결과를 각각 도 7, 도 8에 나타낸다.
침지부(IM)에서는 에치 피트의 발생이 관찰되었지만(도 8 참조), 비침지부(NIM)에서는 에치 피트가 없는 평활면인 것이 확인되었다(도 7 참조).
나아가 AFM으로 비침지부(NIM)를 1μm×1μm로 계측한 결과를 도 9에 나타낸다. 이 계측의 결과, 거칠기가 0.54nmRa, 8.7nmRz의 경면인 것이 확인되었다.
<실험예 2(에칭의 기초 특성의 조사)>
본 실험예에서는, 에칭의 특성이 온도, 가스 분위기에서 어떻게 영향을 받는지를 조사하는 실험을 행하였다.
(온도가 도달면 거칠기와 에칭률에 미치는 영향)
실험예 1의 실험 방법을 기본으로 하여, 실험 시간을 20~120분, 온도를 600~750℃로 하여 에칭 실험을 행하였다. 본 실험예에서는, 침지부(IM)와 비침지부(NIM)의 계면 부근(V)에 대해, 에칭 온도와 에칭률의 관계를 조사하였다. 실험 결과를 도 10에 나타낸다.
침지부(IM), 계면 부근(V) 모두 고온도일수록 에칭률은 커지는 경향이 있고, 커지는 비율은 둘 다 동일한 정도인 것을 알 수 있었다. 그리고, 계면 부근(V)에서의 에칭률은, 침지부(IM)보다 2~3배 정도 높게 되어 있었다. 특히 750℃에서는 289μm/h로 높은 값이 되었다.
또한, 도 11의 (a)에 침지부(IM)의 에칭면의 거칠기를 나타내고, 도 11의 (b)에 비침지부(NIM)의 계면 부근(V)의 에칭면의 거칠기를 나타낸다. 침지부(IM)에서는 한 번 거칠기가 증대하고, 그 후는 감소하는 경향이 보였다. 에칭면의 관찰 결과로부터 고찰하면, 에칭 초기에 다이아몬드 연삭에 의한 잠상(潛傷)이 나타나고, 그 후 천천히 매끄러워지기 때문이라고 추찰된다.
또한, 침지부(IM)에서는 에칭률이 낮고, 120분간의 실험으로는 침지부(IM)의 거칠기를 줄이는 데는 불충분한 시간이었다고 생각된다. 단, 에치 피트가 증가해 가는 경향이 보이기 때문에 경면화에의 적용은 어려운 것으로 생각되었다.
한편, 비침지부(NIM)에서는 700℃ 이상이 되면 도달면 거칠기 1.4nmRa에 도달하는 것을 알 수 있었다. 그리고, 에칭면의 관찰 결과로부터는 어느 조건에서도 에치 피트의 발생은 보이지 않았다. 이 에치 피트에 대해서는, 에칭률이 23μm/h로 낮은 처리 조건인 600℃ 120분의 에칭 처리 후의 관찰 결과로부터도 발생은 보이지 않았다.
(분위기가 거칠기와 에칭률에 미치는 영향)
실험예 1의 실험 조건을 기본으로 하여, 실험 시간을 30분간으로 하고, 가스 분위기를 대기의 경우와 질소(산소를 배제하여 비활성으로 하기 위한 가스)의 경우에서 각각 실험을 행하여, 그 영향을 조사하였다.
(질소 분위기의 영향)
전기로 내에 질소를 흘리면서 에칭을 행하였다. 침지부(IM)와 비침지부(NIM)의 계면 부근(V)에 대해, 질소 유량과 에칭률의 관계를 도 12의 (a)에, 질소 유량과 거칠기의 관계를 도 12의 (b)에 각각 나타낸다. 또, 도 12의 (a)에서 질소 유량 0L/min은, 질소를 흘리지 않으므로, 전기로 안이 대기 분위기 그대로인 것을 의미한다.
에칭률은, 침지부(IM), 계면 부근(V) 모두 질소 유량 10L/min에서 크게 저감되어 있고, 그 이상의 유량에서는 더 이상의 변화가 그다지 보이지 않았다.
한편, 거칠기에 대해서는, 침지부(IM), 계면 부근(V) 모두 질소 유량이 늘어날수록 증대하는 경향이 있었다. 따라서, 에칭시에는 우선 연삭에 의한 잠상이 노출되고, 그 후 소실됨으로써 경면이 된다고 추찰된다. 에칭면의 관찰 결과로부터는, 침지부(IM), 계면 부근(V) 모두 잠상이 관찰되어 있고, 거칠기의 증대 경향은 에칭률의 저하에 의한 경면 프로세스의 둔화가 원인이라고 생각된다.
(대기의 영향)
다음에, 대기의 영향을 조사하기 위한 에칭을 행하였다. 침지부(IM)와 비침지부(NIM)의 계면 부근(V)에 대해, 공기 유량과 에칭률의 관계를 도 13의 (a)에, 공기 유량과 거칠기의 관계를 도 13의 (b)에 각각 나타낸다. 침지부(IM), 계면 부근(V) 모두 공기 유량에 관계없이 에칭률은 거의 변화하지 않았다. 그러나, 동일한 에칭 시간에도 침지부(IM)에서는 공기 유량이 증가할수록 잠상(에치풋)이 제거되어 가는 것을 알 수 있었다. 또한, 공기 유량이 20L/min에서는 계면 부근(V)에 막형상의 요철이 생기고, 거칠기가 현저하게 증대하였다.
또, 대기 중 및 공기 유량 10L/min까지에서 목적으로 하는 에칭 상태가 얻어진다는 결과가 되었다. 공기 유량이 그 이상이면 산화 피막이 과잉으로 발생하여 바람직하지 않을 가능성이 있다. 단, 공기 유량뿐만 아니라 에칭 온도와 용융 알칼리의 액량의 관계를 조정함으로써, 공기 유량이 그 이상이어도 효과가 얻어질 가능성이 있다.
이상의 실험 결과, 추찰에 의해, 에칭에는 공기가 작용하고 있는 것을 알 수 있었다. 따라서, 비침지부(NIM)에서는 알칼리 증기 혹은 표면 장력에 의한 용융 알칼리의 박막이 SiC와 반응할 때에 대기의 산소를 도입하여 산화를 촉진시키는 것을 생각할 수 있다.
<실험예 1, 2의 정리>
이상 설명한 바와 같이, 실험예 1, 2에 의해, 용융 NaOH를 이용한 SiC 기판의 습식 에칭으로 비침지부에서의 SiC 웨이퍼면의 고능률적인 경면화 현상을 발견하였다. 그 기초 특성의 조사를 위한 실험으로부터, 750℃, 20분간의 에칭으로 도달면 거칠기 1.4nmRa가 되고, 750℃, 45분간에 에칭률이 최대 304μm/h가 되는 것을 알 수 있었다. 나아가 에칭 분위기에서는, 공기가 작용하고 있는 것을 알 수 있었다.
이상, 실시형태 및 실험예를 설명하였지만, 이들 실시형태 및 실험예는, 이 발명의 기술적 사상을 구체화하기 위한 예시이며, 발명의 범위는 이들에 한정하는 것은 의도하지 않는다. 이들 실시형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 벗어나지 않는 범위에서 여러 가지 생략, 치환, 변경을 행할 수 있다.
또한, 이상의 실시형태 및 실험예에서는 SiC 기판을 에칭하는 예로 설명하였지만, 기판으로서는 이들 이외의 종류의 기판(예를 들어 실리콘 결정 기판)이어도 적용 가능하다.
본 출원은, 2017년 2월 16일에 출원된 일본특허출원 제2017-027128호에 기초한 우선권을 주장하고 있고, 이들 출원의 모든 내용이 참조에 의해 본 명세서에 도입된다.
본 발명에 의해, 에칭을 효율적으로 행할 수 있기 때문에, 반도체 분야, 디스플레이 분야, 에너지 분야 등의 폭넓은 분야에서 이용 가능하며, 예를 들어 결정 기판으로서, Si 기판(실리콘 기판)이면 태양 전지에 응용 가능하고, 또한, GaN계 반도체 디바이스 등의 사파이어 기판 등이면, 발광 다이오드, 레이저 다이오드 등에 응용 가능하며, SiC 등이면 SiC계 파워 디바이스 등에 응용 가능하고, 투명 일렉트로닉스 분야, 조명 분야, 하이브리드/전기 자동차 분야 등 폭넓은 분야에서 적용 가능하다.
14 레이저 집광 수단
20 SiC 결정 부재
20r 피조사면
22 개질층
AL 용융 알칼리
B 레이저광
F 계면 위치
PL SiC 기판
SHL 용융 수산화나트륨

Claims (10)

  1. 소정의 고온역으로 한 용융 알칼리를 이용하여, 고온이며 산소를 포함하는 환경하에서 기판의 피에칭면에 산화 피막을 형성하면서, 상기 피에칭면에 등방성 에칭을 행함으로써 상기 산화 피막을 제거하는 에칭 방법.
  2. 청구항 1에 있어서,
    상기 기판의 산화 속도를 상기 산화 피막의 용해 속도 이상으로 함으로써 상기 피에칭면에 상기 등방성 에칭을 행하는 에칭 방법.
  3. 청구항 2에 있어서,
    상기 고온이며 산소를 포함하는 환경하로서, 대기 중에서 상기 용융 알칼리를 이용하는 환경하로 하는 에칭 방법.
  4. 청구항 2에 있어서,
    상기 고온이며 산소를 포함하는 환경하로서, 상기 피에칭면에 산소 가스를 공급하는 공간에서 상기 용융 알칼리를 이용하는 환경하로 하는 에칭 방법.
  5. 청구항 2 내지 청구항 4 중 어느 한 항에 있어서,
    상기 기판의 피에칭면에 상기 용융 알칼리를 흘림으로써 상기 산화 피막을 제거하는 에칭 방법.
  6. 청구항 5에 있어서,
    상기 피에칭면에 상기 용융 알칼리를 흘릴 때, 상기 피에칭면을 상면 측으로 하여 상기 기판을 수평면에 대해 소정 각도 경사시키고, 상기 피에칭면의 상부측으로부터 하부측으로 상기 용융 알칼리를 흘리는 에칭 방법.
  7. 청구항 2 내지 청구항 6 중 어느 한 항에 있어서,
    상기 용융 알칼리로서 용융 수산화나트륨을 이용하는 에칭 방법.
  8. 청구항 7에 있어서,
    상기 소정의 고온역을 650℃ 이상으로 하는 에칭 방법.
  9. 청구항 2 내지 청구항 8 중 어느 한 항에 있어서,
    상기 기판으로서 SiC 기판을 이용하는 에칭 방법.
  10. 청구항 9에 있어서,
    레이저광을 집광하는 레이저 집광기를 SiC 결정 부재의 피조사면 상에 비접촉으로 배치하는 공정과,
    상기 레이저 집광기에 의해, 상기 피조사면에 레이저광을 조사하여 상기 SiC 결정 부재 내부에 상기 레이저광을 집광함과 아울러, 상기 레이저 집광기와 상기 SiC 결정 부재를 상대적으로 이동시켜, 상기 SiC 결정 부재 내부에 2차원상(狀)의 개질층을 형성하는 공정과,
    상기 개질층에 의해 분단되어 이루어지는 결정층을 상기 개질층으로부터 박리함으로써 SiC 결정 기판을 형성하는 공정을 행하고,
    상기 박리에 의해 얻어진 상기 SiC 결정 기판을 상기 SiC 기판으로서 이용하는 에칭 방법.
KR1020197024173A 2017-02-16 2017-10-26 에칭 방법 KR102301532B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-027128 2017-02-16
JP2017027128A JP6865431B2 (ja) 2017-02-16 2017-02-16 エッチング方法
PCT/JP2017/038671 WO2018150638A1 (ja) 2017-02-16 2017-10-26 エッチング方法

Publications (2)

Publication Number Publication Date
KR20190105633A true KR20190105633A (ko) 2019-09-17
KR102301532B1 KR102301532B1 (ko) 2021-09-13

Family

ID=63169236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024173A KR102301532B1 (ko) 2017-02-16 2017-10-26 에칭 방법

Country Status (6)

Country Link
US (1) US11227771B2 (ko)
JP (1) JP6865431B2 (ko)
KR (1) KR102301532B1 (ko)
CN (1) CN110301036B (ko)
TW (1) TWI752169B (ko)
WO (1) WO2018150638A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6795811B2 (ja) * 2017-02-16 2020-12-02 国立大学法人埼玉大学 剥離基板製造方法
US10985028B1 (en) * 2019-10-18 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
CN112697680B (zh) * 2019-10-23 2023-04-28 航天科工惯性技术有限公司 一种玻璃化学蚀刻速率在线检测装置和方法
FR3104810B1 (fr) * 2019-12-17 2023-03-31 Soitec Silicon On Insulator Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l’uniformite d’epaisseur de ladite couche

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110035044A (ko) * 2009-09-29 2011-04-06 주식회사 엠엠테크 폴리실리콘 박막의 식각시스템 및 식각방법
KR20130134106A (ko) * 2012-05-30 2013-12-10 엑스탈테크놀로지 주식회사 갈륨비소 다결정 잉곳 화학 에칭 세정장치
JP2014022677A (ja) 2012-07-23 2014-02-03 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2015123466A (ja) * 2013-12-26 2015-07-06 信越ポリマー株式会社 基板加工装置及び基板加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593195B2 (ja) * 1995-12-28 2004-11-24 新日本製鐵株式会社 ＳｉＣ単結晶基板の製造方法
DE60134581D1 (de) * 2000-04-07 2008-08-07 Hoya Corp Verfahren zur Herstellung von Siliziumkarbideinkristall
JP4132786B2 (ja) 2001-06-29 2008-08-13 シャープ株式会社 薄板製造方法および太陽電池
JP2008028178A (ja) * 2006-07-21 2008-02-07 Toyota Motor Corp 単結晶基板の評価方法
JP5307381B2 (ja) * 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP5509448B2 (ja) * 2009-09-07 2014-06-04 国立大学法人埼玉大学 基板スライス方法
JP5560774B2 (ja) * 2010-03-03 2014-07-30 日立金属株式会社 炭化珪素単結晶基板の製造方法
JP2011241096A (ja) * 2010-05-14 2011-12-01 Mitsubishi Electric Corp 炭化ケイ素単結晶の製造方法
CN102569055B (zh) * 2010-12-14 2014-05-21 北京天科合达蓝光半导体有限公司 一种碳化硅单晶晶片表面及平整度的调整方法
US9644288B2 (en) * 2011-11-23 2017-05-09 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US9885124B2 (en) * 2011-11-23 2018-02-06 University Of South Carolina Method of growing high quality, thick SiC epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
US20150110707A1 (en) * 2013-10-22 2015-04-23 Corning Incorporated Process for making chemically activated carbon
US9279192B2 (en) * 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
DE112016000831T5 (de) * 2015-02-20 2017-11-02 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung
JP6574104B2 (ja) * 2015-04-28 2019-09-11 一般財団法人ファインセラミックスセンター 窒化物系半導体のエッチング方法および窒化物系半導体の結晶欠陥検出方法
JP6849968B2 (ja) * 2016-12-16 2021-03-31 国立大学法人埼玉大学 エッチング方法
JP6999101B2 (ja) * 2017-02-16 2022-01-18 国立大学法人埼玉大学 エッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110035044A (ko) * 2009-09-29 2011-04-06 주식회사 엠엠테크 폴리실리콘 박막의 식각시스템 및 식각방법
KR20130134106A (ko) * 2012-05-30 2013-12-10 엑스탈테크놀로지 주식회사 갈륨비소 다결정 잉곳 화학 에칭 세정장치
JP2014022677A (ja) 2012-07-23 2014-02-03 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2015123466A (ja) * 2013-12-26 2015-07-06 信越ポリマー株式会社 基板加工装置及び基板加工方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Takuya HOMMYO et al. "Mirror surface processing fo SIC with high-efficiency using wet etching by sodium hydroxide". 일본정밀공학회 추계대회학술강연회 논문집. 2016년 8월 20일, pp. 223-224 (2016.08.20.) 1부.* *

Also Published As

Publication number Publication date
US11227771B2 (en) 2022-01-18
JP2018133489A (ja) 2018-08-23
CN110301036B (zh) 2023-02-21
WO2018150638A1 (ja) 2018-08-23
KR102301532B1 (ko) 2021-09-13
TWI752169B (zh) 2022-01-11
CN110301036A (zh) 2019-10-01
TW201832284A (zh) 2018-09-01
JP6865431B2 (ja) 2021-04-28
US20200243343A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
KR20190105633A (ko) 에칭 방법
JP4887418B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
JP5076020B2 (ja) ＳｉＣエピタキシャルウェハ
TW200300963A (en) Silicon semiconductor wafer, and process for producing a multiplicity of semiconductor wafers
TWI614803B (zh) 單晶半導體晶圓以及製備半導體晶圓的方法
JP7029148B2 (ja) エッチング方法
US9934995B2 (en) Method for manufacturing a handle substrate for the temporary bonding of a substrate
US9437441B2 (en) Methods for etching substrate and semiconductor devices
JP2008300747A (ja) ＧａＡｓ半導体基板およびその製造方法
KR20190105634A (ko) 에칭 방법
EP2828888B1 (fr) Procédé comprenant la fabrication d&#39;au moins un plot d&#39;assemblage sur un support et l&#39;auto-assemblage d&#39;une puce de circuit integré sur le support avec formation d&#39;un matériau fluorocarboné entourant le plot et exposition du plot et du matériau fluorocarboné à un traitement ultraviolet en présence d&#39;ozone
KR102202497B1 (ko) 박리 기판 제조 방법
TWI510682B (zh) 晶棒表面奈米化製程、晶圓製造方法及其晶圓
KR102019658B1 (ko) Soi 웨이퍼의 제조방법
JP7007656B2 (ja) 剥離基板製造方法
Yan et al. Recovery of microstructure and surface topography of grinding-damaged silicon wafers by nanosecond-pulsed laser irradiation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant