KR20190098294A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20190098294A
KR20190098294A KR1020180017151A KR20180017151A KR20190098294A KR 20190098294 A KR20190098294 A KR 20190098294A KR 1020180017151 A KR1020180017151 A KR 1020180017151A KR 20180017151 A KR20180017151 A KR 20180017151A KR 20190098294 A KR20190098294 A KR 20190098294A
Authority
KR
South Korea
Prior art keywords
conductive pattern
disposed
protrusions
pixels
lines
Prior art date
Application number
KR1020180017151A
Other languages
English (en)
Other versions
KR102500553B1 (ko
Inventor
최철현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180017151A priority Critical patent/KR102500553B1/ko
Priority to US16/263,715 priority patent/US10651262B2/en
Publication of KR20190098294A publication Critical patent/KR20190098294A/ko
Application granted granted Critical
Publication of KR102500553B1 publication Critical patent/KR102500553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L51/5268—
    • H01L27/3211—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 액티브 영역 및 주변 영역을 포함하는 베이스 기판, 제1 방향을 따라 서로 이격되어 배열된 복수의 제1 도전 패턴들, 제1 도전 패턴과 평면상에서 중첩하여 배치되고, 제1 방향을 따라 굴곡진 상면을 포함하는 제2 도전 패턴, 및 제2 도전 패턴 상에 배치되고 액티브 영역 및 주변 영역에 중첩하는 광학 부재를 포함하고, 제2 도전층의 상면은 제1 방향을 따라 교번하여 배열된 평면부들 및 돌출부들을 포함하고, 돌출부들은 평면부들로부터 광학 부재를 향해 돌출되고, 제1 방향에서의 돌출부들 사이의 간격은 1.5㎛ 이상이다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 외광 반사율이 저하된 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하기 위한 신호 배선들 및 신호 배선들에 연결된 전자 소자들을 포함한다. 신호 배선들과 전자 소자들은 다층의 도전 패턴들로 구성된다. 도전 패턴들은 대체로 광학적으로 불투명한 물질을 포함할 수 있으며, 외광에 의해 반사되어 외부에서 시인되는 문제가 발생될 수 있다. 신호 배선들이나 전자 소자가 반사광에 의해 외부에서 시인되는 경우, 표시 장치가 표시하는 영상의 시인성에 영향을 미칠 수 있다.
따라서, 본 발명은 외광 반사에 따른 도전 패턴의 시인 문제를 방지할 수 있는 표시 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는 액티브 영역 및 주변 영역을 포함하는 전면 및 상기 전면에 대향하는 배면을 포함하는 베이스 기판, 상기 액티브 영역에 배치된 복수의 화소들, 상기 액티브 영역에 배치되고 각각이 제1 방향을 따라 연장되고 상기 제1 방향에 교차하는 제2 방향을 따라 서로 이격되어 배열되며 상기 화소들에 연결된 복수의 제1 신호 라인들, 상기 액티브 영역에 배치되고 상기 제1 신호 라인들과 절연 교차하여 상기 화소들에 연결된 복수의 제2 신호 라인들, 상기 주변 영역에 배치되고, 상기 제1 방향을 따라 서로 이격되어 배열되며 상기 제2 신호 라인들에 연결된 복수의 제1 도전 패턴들, 상기 주변 영역에서 상기 제1 도전 패턴과 평면상에서 중첩하여 배치되고, 상기 제1 방향을 따라 굴곡진 상면을 포함하는 제2 도전 패턴, 및 상기 제2 도전 패턴 상에 배치되고 상기 액티브 영역 및 상기 주변 영역에 중첩하는 광학 부재를 포함하고, 상기 제2 도전층의 상기 상면은 상기 제1 방향을 따라 교번하여 배열된 평면부들 및 돌출부들을 포함하고, 상기 돌출부들은 상기 평면부들로부터 상기 광학 부재를 향해 돌출되고, 상기 제1 방향에서의 상기 돌출부들 사이의 간격은 1.5㎛ 이상이다.
상기 평면부들은 상기 베이스 기판의 상기 전면에 평행할 수 있다.
상기 돌출부들 각각은, 상기 연결부들 중 하나의 연결부에 연결되고 상기 베이스 기판의 상기 전면으로부터 경사진 제1 경사면 및 상기 연결부들 중 다른 하나의 연결부에 연결되고 상기 베이스 기판의 상기 전면으로부터 경사진 제2 경사면을 포함하고, 상기 제1 경사면과 상기 제2 경사면 각각이 상기 베이스 기판의 상기 전면과 이루는 경사 각도는 36도 이하 또는 49도 이상일 수 있다.
상기 제1 경사면 및 상기 제2 경사면 각각은 상기 제2 방향에 직교하는 단면상에서 직선일 수 있다.
상기 제1 경사면 및 상기 제2 경사면 각각은 상기 제2 방향에 직교하는 단면상에서 곡선이고, 상기 경사 각도는 상기 제1 경사면 및 상기 제2 경사면이 상기 연결면들과 접하는 지점들 각각에서의 경사 각도일 수 있다.
상기 제1 방향에서의 상기 돌출부들 사이의 간격은 약 6㎛ 이상일 수 있다.
상기 제2 신호 라인들은 상기 화소들 각각에 연결되어 상기 화소들에 데이터 신호들을 전달할 수 있다.
상기 제1 도전 패턴은 상기 제2 신호 라인들과 상이한 층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 화소들에 각각 연결되고 상기 제2 신호 라인들과 평행하고, 상기 제1 신호 라인들에 절연 교차하는 복수의 제3 신호 라인들을 더 포함하고, 상기 제3 신호 라인들은 상기 제2 도전 패턴에 접속될 수 있다.
상기 제2 도전 패턴은 상기 제2 신호 라인들과 동일한 층 상에 배치될 수 있다.
상기 제2 도전 패턴은 상기 제3 신호 라인들과 일체의 형상을 가질 수 있다.
상기 화소들 각각은 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 발광소자를 포함하고, 상기 제2 도전 패턴은 평면상에서 서로 이격된 제1 패턴 및 제2 패턴을 포함하고, 상기 제3 신호 라인들은 상기 제1 패턴으로부터 전기적 신호를 수신하고, 상기 발광소자는 상기 제2 패턴으로부터 전기적 신호를 수신할 수 있다.
상기 광학 부재는 편광 필름 및 위상차 필름 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 액티브 영역 및 주변 영역을 포함하는 전면 및 상기 전면에 대향하는 배면을 포함하는 베이스 기판, 상기 액티브 영역에 배치되고, 각각이 유기발광소자를 포함하는 복수의 화소들, 상기 액티브 영역에 배치되고, 상기 화소들 각각에 연결되어 게이트 신호들을 제공하는 게이트 라인들, 상기 게이트 라인들에 절연 교차하고, 상기 화소들 각각에 연결되어 데이터 신호들을 제공하는 데이터 라인들, 상기 액티브 영역에 배치되고, 상기 화소들 각각에 연결되어 제1 전원 신호들을 제공하는 전원 라인들, 상기 주변 영역에 배치되고, 상기 데이터 라인들과 전기적으로 연결된 제1 도전 패턴, 상기 주변 영역에 배치되고, 상기 제1 도전 패턴과 절연 교차하며 상기 제1 전원 라인들에 연결된 제2 도전 패턴, 및 상기 베이스 기판 상에 배치되어 상기 화소들 및 상기 제2 도전 패턴을 커버하는 광학 부재를 포함하고, 상기 제2 도전 패턴의 상면은 상기 전면에 대해 경사진 경사면을 포함하고, 상기 경사면의 경사 각도는 36도 이하 또는 49도 이상일 수 있다.
상기 제2 도전 패턴의 상면은 각각이 상기 경사면을 포함하는 복수의 돌출부들 및 상기 돌출부들 사이에 배치되어 돌출부들을 연결하는 평면부들을 포함하고, 상기 돌출부들 사이의 간격은 6㎛ 이상일 수 있다.
상기 돌출부들 사이의 간격은 1.5㎛ 이상일 수 있다.
상기 제1 도전 패턴은 일 방향을 따라 이격되어 배열된 복수의 패턴들을 포함하고, 상기 돌출부들은 상기 패턴들과 대응되는 위치에 형성되고, 상기 평면부들은 상기 패턴들 사이의 이격 공간과 대응되는 위치에 형성될 수 있다.
상기 제1 도전 패턴은 상기 게이트 라인들과 동일 층 상에 배치되고 상기 제2 도전 패턴은 상기 데이터 라인들과 동일 층 상에 배치될 수 있다.
상기 제1 도전 패턴은 상기 게이트 라인들 및 상기 데이터 라인들과 상이한 층 상에 배치될 수 있다.
상기 경사면의 경사 각도는 60도 이상일 수 있다.
본 발명에 따르면, 도전 패턴의 굴곡진 상면의 굴곡 정도를 제어함으로써, 외광 반사에 의해 도전 패턴이 시인되는 문제를 개선할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 1b는 도 1a에 도시된 전자 장치의 결합 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널을 간략히 도시한 평면도이다.
도 3a는 도 2에 도시된 XX영역을 간략히 도시한 단면도이다.
도 3b는 도 2에 도시된 YY영역을 간략히 도시한 단면도이다.
도 4a는 도 2에 도시된 ZZ영역을 간략히 도시한 단면도이다.
도 4b는 도 4a의 일부를 도시한 단면도이다.
도 5a는 도전 패턴 상면의 굴곡 경사 각도에 따른 광의 발산 각도 실험 결과를 도시한 그래프이다.
도 5b는 도전 패턴 상면의 국곡 간격에 따른 광의 발산 각도 실험 결과를 도시한 그래프이다.
도 6은 본 발명의 일 실시예에 대한 반사 광의 발산 각도에 따른 광 세기를 도시한 그래프이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 대한 반사 광의 발산 각도에 따른 광 세기들을 도시한 그래프이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시 장치들의 일부를 도시한 단면도들이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도들이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도들이다.
이하, 도면을 참조하여 본 발명에 대해 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 1b는 도 1a에 도시된 전자 장치의 결합 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 패널을 간략히 도시한 평면도이다. 도 3a는 도 2에 도시된 XX영역을 간략히 도시한 단면도이다. 도 3b는 도 2에 도시된 YY영역을 간략히 도시한 단면도이다.
도 2에는 용이한 설명을 위해 도 1a에 도시된 표시 패널(DP)의 평면도를 도시하였고, 일부 구성들은 생략하여 도시하였다. 이하 도 1a 내지 도 2를 참조하여 본 발명에 대해 설명한다.
전자 장치(DD)는 표시 패널(DP), 회로 기판(DC), 및 광학 부재(OPL)를 포함한다. 표시 패널(DP)은 전면(FS)에 영상을 표시한다. 전면(FS)은 제1 방향(D1) 및 제2 방향(D2)에 평행하고 제3 방향(D3)에 수직할 수 있다. 전면(FS)은 영상이 표시되는 액티브 영역(AA) 및 액티브 영역(AA)에 인접한 주변 영역(NAA)으로 구분될 수 있다. 본 실시예에서, 주변 영역(NAA)은 액티브 영역(AA)의 가장자리를 에워싸는 프레임 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NAA)은 액티브 영역(AA)의 가장자리의 일 부분에 인접하도록 정의될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 패널(DP)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 도전 패턴들(CP1, CP2), 복수의 신호 라인들(GL, DL, PL), 및 복수의 패드들(PD-D)을 포함한다. 베이스 기판(BS)은 절연 물질을 포함한다. 베이스 기판(BS)은 금속 기판, 유리 기판, 플라스틱 기판, 또는 절연 필름일 수 있다.
화소들(PX)은 액티브 영역(AA)에 배치된다. 화소들(PX)은 제1 방향(D1) 및 제2 방향(D2)을 따라 배열되어, 매트릭스 형상으로 서로 이격되어 배열될 수 있다. 화소들(PX) 각각은 전기적 신호를 수신하여 영상을 구성하는 광들을 각각 표시한다.
도 2를 참조하면, 화소들(PX) 각각은 복수의 신호 라인들에 연결된다. 신호 라인들은 게이트 라인들(GL), 데이터 라인들(DL), 및 전원 라인들(PL)을 포함할 수 있다.
게이트 라인들(GL)은 각각 제1 방향(D1)을 따라 연장되고, 제2 방향(D2)을 따라 서로 이격되어 배열될 수 있다. 게이트 라인들(GL)은 화소들(PX)에 게이트 신호들을 전달한다.
데이터 라인들(DL)은 게이트 라인들(GL)과 절연 교차할 수 있다. 본 실시예에서, 데이터 라인들(DL)은 제2 방향(D2)을 따라 각각 연장되고, 제1 방향(D1)을 따라 서로 이격되어 배열될 수 있다. 데이터 라인들(DL)은 화소들(PX)에 데이터 신호들을 전달한다.
전원 라인들(PL)은 게이트 라인들(GL) 및 데이터 라인들(DL)과 절연될 수 있다. 본 실시예에서, 전원 라인들(PL)은 제1 방향(D1)을 따라 각각 연장되고 제2 방향(D2)을 따라 서로 이격되어 배열될 수 있다. 전원 라인들(PL)은 화소들(PX)에 제1 전원 신호를 전달한다.
화소들(PX) 각각은 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 커패시터(CP), 및 발광소자(OLD)를 포함할 수 있다. 제1 트랜지스터(TR1)는 게이트 라인들(GL) 중 대응되는 게이트 라인에 의해 제공되는 게이트 신호에 의해 턴-온 되어 데이터 라인들(DL) 중 대응되는 데이터 라인에 의해 제공되는 데이터 신호를 커패시터(CP)에 제공한다.
커패시터(CP)는 전원 라인(PL)으로부터 제공되는 제1 전원 신호와 데이터 신호 사이의 전위차에 대응되는 전압을 충진한다. 제2 트랜지스터(TR2)는 커패시터(CP)에 충진된 전압에 의해 턴-온 되어 원 라인(PL)으로부터 제공되는 제1 전원 신호를 발광소자(OLD)에 제공한다.
도 2 내지 도 3b를 참조하면, 제2 트랜지스터(TR2)는 베이스 기판(BS) 상에 배치되고, 제어 전극(CE), 입력 전극(IE), 출력 전극(OE), 및 반도체 패턴(SP)을 포함할 수 있다. 제어 전극(CE)은 제1 절연층(10)을 사이에 두고 반도체 패턴(SP)으로부터 이격되어 배치되고, 커패시터(CP)의 일 전극과 연결된다. 입력 전극(IE) 및 출력 전극(OE) 각각은 제2 절연층(20) 상에 배치되어 제1 절연층(10) 및 제2 절연층(20)을 관통하여 반도체 패턴(SP)에 접속된다. 입력 전극(IE)은 커패시터(CP)의 다른 일 전극과 연결되고 출력 전극(OE)은 발광 소자(OLD)와 연결된다.
발광 소자(OLD)는 제2 트랜지스터(TR2)와 전원 단자(VSS)에 각각 연결된다. 발광 소자(OLD)는 제1 전극(E1), 발광층(EL), 및 제2 전극(E2)을 포함한다. 제1 전극(E1)은 제3 절연층(30) 상에 배치되고 제3 절연층(30)을 관통하여 제2 트랜지스터(TR2)에 접속된다. 발광층(EL)은 제4 절연층(40)에 의해 노출된 제1 전극(E1)을 커버한다. 발광층(EL)은 전위차에 대응하여 광을 생성하는 발광 물질을 포함할 수 있다. 예를 들어, 발광층(EL)은 유기발광물질 또는 양자점을 포함할 수 있다.
제2 전극(E2)은 상에 배치된다. 제2 전극(E2)은 액티브 영역(AA) 전면에 중첩하도록 형성될 수 있다. 제2 전극(E2)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장되어 접속 패턴(E-CNT)에 접속될 수 있다. 접속 패턴(E-CNT)은 전원 단자(VSS)와 대응될 수 있다.
전원 단자(VSS)는 발광소자(OLD)에 제2 전원 신호를 제공한다. 제2 전원 신호는 제1 전원 신호와 상이한 전위를 가질 수 있다. 발광 소자(OLD)는 제2 트랜지스터(TR2)로부터 제공되는 데이터 신호와 전원 단자(VSS)로부터 제공되는 제2 전원 신호 사이의 전위차에 대응되는 광을 생성하여 발광한다.
주변 영역(NAA)은 팬 아웃 영역(FOA) 및 접속 영역(ADA)을 포함할 수 있다. 팬 아웃 영역(FOA)은 액티브 영역(AA)에 인접하여 정의될 수 있다. 팬 아웃 영역(FOA)은 제1 구동 회로(GV), 제1 도전 패턴(CP1), 및 제2 도전 패턴(CP2)이 배치 되는 영역일 수 있다.
제1 구동 회로(GV)는 적어도 하나의 구동 트랜지스터(TR-D), 복수의 도전 라인들(CL, VIN)을 포함할 수 있다. 구동 트랜지스터(TR-D)는 제2 트랜지스터(TR2)와 동일한 구조로 도시되었으나, 이에 한정되지 않고 제2 트랜지스터(TR2)와 상이한 구조를 가질 수도 있다. 도전 라인들(CL, VIN)은 구동 트랜지스터(TR-D) 등에 연결되어 전자 회로를 구성한다. 제1 구동 회로(GV)는 게이트 라인들(GL)과 연결된 게이트 구동 회로일 수 있다.
게이트 라인들(GL)은 액티브 영역(AA)으로부터 연장되어 주변 영역(NAA)에 배치된 제1 구동 회로(GV)와 연결될 수 있다. 제1 구동 회로(GV)는 게이트 라인들(GL)을 통해 전기적 신호, 예를 들어 게이트 신호를 화소들(PX) 각각에 제공할 수 있다.
본 실시예에서, 제1 구동 회로(GV)는 단일의 구성으로 도시되었으나, 이에 한정되지 않고, 제1 구동 회로(GV)는 복수로 제공되어 액티브 영역(AA)을 사이에 두고 제1 방향(D1)에서 서로 이격되어 배치될 수도 있다. 또한, 본 실시예에서 제1 구동 회로(GV)는 베이스 기판(BS) 상에 직접 형성된 것으로 도시되었으나, 이에 한정되지 않고, 제1 구동 회로(GV)는 별도로 제공되는 회로 기판에 실장되어 제공될 수도 있다. 이때, 제1 구동 회로(GV)는 도전성 점착 부재를 통해 표시 패널(DP)에 접속될 수 있다. 본 발명의 일 실시예에 따른 제1 구동 회로(GV)는 다양한 형태로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 도전 패턴(CP1)은 데이터 라인들(DL) 및 데이터 패드들(PD-D)을 연결한다. 제1 도전 패턴(CP1)은 제2 방향(D2)을 따라 각각 연장되고 제1 방향(D1)을 따라 서로 이격되어 배열된 복수의 라인 패턴들을 포함할 수 있다.
본 실시예에서, 제1 도전 패턴(CP1)은 데이터 라인들(DL)과 상이한 층 상에 배치될 수 있다. 예를 들어, 제1 도전 패턴(CP1)은 제어 전극(CE), 즉 게이트 라인들(GL)과 동일한 층 상에 배치될 수 있다. 이때, 데이터 라인들(DL)로부터 연장된 데이터 라인 접속단(DL-P)은 제2 절연층(20)에 형성된 컨택홀(CH)을 통해 제1 절연층(10)과 제2 절연층(20) 사이에 배치된 제1 도전 패턴(CP1)에 접속될 수 있다.
다만, 이는 예시적으로 도시한 것이고, 제1 도전 패턴(CP1)은 데이터 라인들(DL)과 동일한 층 상에 배치될 수도 있다. 예를 들어, 제1 도전 패턴(CP1)은 데이터 라인들(DL)과 일체로 형성되어 데이터 라인들(DL)의 일부분으로 제공되거나 별도의 브릿지 패턴 등을 통해 데이터 라인들(DL) 각각에 연결될 수도 있다. 본 발명의 일 실시예에 따른 제1 도전 패턴(CP1)은 데이터 라인들(DL)에 접속될 수 있다면 다양한 형태로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 도전 패턴(CP2)은 제1 패턴(CP21) 및 제2 패턴(CP22)을 포함할 수 있다. 제1 패턴(CP21)과 제2 패턴(CP22)은 평면상에서 서로 이격되어 배치될 수 있다.
제1 패턴(CP21)은 팬 아웃 영역(FOA)에 배치되어 액티브 영역(AA)으로부터 연장된 전원 라인들(PL)과 연결될 수 있다. 전원 라인들(PL)은 단일의 제1 패턴(CP21)에 연결되어 화소들(PX) 각각에 대해 동일한 전위의 제1 전원 신호를 제공할 수 있다.
제2 패턴(CP22)은 발광 소자(OLD)와 연결되어 제2 전원 신호를 제공한다. 접속 단자(E-CNT)는 제2 패턴(CP22)까지 연장되어 제2 전극(E2)과 제2 패턴(CP22)을 전기적으로 연결시킨다. 화소들(PX) 각각에 도시된 전원 단자(VSS)는 실질적으로 제2 패턴(CP22)에 접속되는 단자일 수 있다. 제2 패턴(CP22)은 화소들(PX) 각각에 대해 실질적으로 동일한 전위의 제2 전원 신호를 제공할 수 있다.
본 실시예에서, 제2 도전 패턴(CP2)은 제1 도전 패턴(CP1)과 다른 층 상에 배치된다. 본 실시예에서, 제2 도전 패턴(CP2)은 제1 도전 패턴(CP1) 상에 배치될 수 있다. 제2 도전 패턴(CP2)은 팬 아웃 영역(FOA)에서 제1 도전 패턴(CP1)과 평면상에서 중첩하도록 배치될 수 있다.
제2 도전 패턴(CP2)과 제1 도전 패턴(CP1)은 팬 아웃 영역(FOA)에서 절연 교차한다. 제1 도전 패턴(CP1)은 제2 도전 패턴(CP2)의 제1 패턴(CP21)과 제2 패턴(CP22) 각각에 절연 교차할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
봉지층(TFE)은 제4 절연층(40) 상에 배치되어 발광 소자(OLD)를 봉지한다. 봉지층(TFE)은 제3 방향(D3)을 따라 순차적으로 적층된 제1 무기막(IOL1), 유기막(OL), 및 제2 무기막(IOL2)을 포함할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 봉지층(TFE)은 무기막 및 유기막을 더 포함할 수도 있고, 제1 무기막(IOL1), 유기막(OL), 및 제2 무기막(IOL2) 중 적어도 어느 하나가 생략될 수도 있다.
본 실시예에서, 유기막(OL)은 제1 구동 회로(GV)가 배치된 영역까지 연장되나, 제1 패턴(CP21) 및 제2 패턴(CP22)과 비 중첩한 것으로 도시되었다. 다만, 이는 예시적으로 도시된 것이고, 유기막(OL)은 제2 도전 패턴(CP2)과 평면상에서 중첩되는 영역까지 연장되어 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
접속 영역(ADA)에는 복수의 패드들(PD-D)이 배치될 수 있다. 패드들(PD-D)은 제1 방향(D1)을 따라 서로 이격되어 배열된다. 접속 영역(ADA)은 회로 기판(DC)이 접속되는 영역일 수 있다. 패드들(PD-D)은 회로 기판(DC)으로부터 제공되는 신호들을 각각 수신한다.
패드들(PD-D) 각각은 제1 도전 패턴(CP1)에 연결된다. 패드들(PD-D)은 회로 기판(DC)으로부터 제공되는 데이터 신호들을 데이터 라인들(DL)에 각각 제공하는 데이터 패드들일 수 있다.
본 실시예에서, 패드들(PD-D)은 제1 도전 패턴(CP1)과 다른 층 상에 배치될 수 있다. 예를 들어, 패드들(PD-D)은 제2 절연층(20) 상에 배치되어 제2 절연층(20)을 관통하여 제1 도전 패턴(CP1)에 접속될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 패드들(PD-D)은 제1 도전 패턴(CP1)과 동일한 층 상에 배치될 수 있으며, 제1 도전 패턴(CP1)과 일체로 형성될 수도 있다.
한편, 도시되지 않았으나, 접속 영역(ADA)에는 제2 도전 패턴(CP2)에 연결되는 패드들이 더 구비될 수도 있다. 제1 패턴(CP21) 및 제2 패턴(CP22)은 패드들을 통해 제1 전원 신호와 제2 전원 신호를 각각 제공받을 수 있다.
회로 기판(DC)은 표시 패널(DP)의 일 측에 배치되어 표시 패널(DP)과 전기적으로 연결된다. 회로 기판(DC)은 전기적 신호를 생성하여 표시 패널(DP)에 제공하거나, 표시 패널(DP)로부터 생성된 전기적 신호를 수신하여 처리할 수 있다. 회로 기판(DC)은 연성 필름(CB) 및 제2 구동 회로(DV)를 포함할 수 있다.
연성 필름(CB)은 베이스 기판(BS)의 주변 영역(NAA)에 배치된다. 연성 필름(CB)은 미 도시된 점착 부재를 통해 베이스 기판(BS)과 결합될 수 있다. 점착 부재는 투명 점착제, 또는 이방성 도전 필름일 수 있다.
제2 구동 회로(DV)는 연성 필름(CB)에 실장될 수 있다. 구동 회로(DV)는 연성 필름(CB)에 포함된 미 도시된 회로 배선들을 통해 연성 필름(CB)과 전기적으로 연결된다. 연성 필름(CB)은 구동 회로(DV)와 표시 패널(DP)을 전기적으로 연결하고, 구동 회로(DV)는 표시 패널(DP)에 제공하기 위한 전기적 신호를 생성하거나 표시 패널(DP)로부터 제공된 전기적 신호를 처리할 수 있다.
광학 부재(OPL)는 표시 패널(DP) 상에 배치된다. 한편, 본 발명에 따른 전자 장치(DD)는 점착 부재(ADL)를 더 포함할 수 있다. 점착 부재(ADL)는 표시 패널(DP)과 광학 부재(OPL) 사이에 배치되어 광학 부재(OPL)와 표시 패널(DP)을 물리적으로 결합시킨다. 점착 부재(ADL)는 투명 점착제(Optical clear adhesive, OCA), 투명 레진(Optical clear resin, OCR), 또는 감압 점착제(Pressure sensitive adhesive, PSA)를 포함할 수 있다.
광학 부재(OPL)는 광학적으로 투명할 수 있다. 이에 따라, 액티브 영역(AA)에 표시되는 영상은 광학 부재(OPL)를 통해 투과되어 사용자에게 용이하게 시인될 수 있다.
광학 부재(OPL)는 외광 반사율을 저하시킬 수 있다. 광학 부재(OPL)는 외광의 표시 패널(DP)로의 입사율을 저하시키거나, 광학 부재(OPL)를 통해 입사된 외광이 표시 패널(DP)의 구성들로부터 반사되어 나오는 경우, 반사 광의 투과율을 저하시킬 수 있다. 예를 들어, 광학 부재(OPL)는 편광 필름 및 위상차 필름 중 적어도 어느 하나를 포함할 수 있다.
광학 부재(OPL)는 액티브 영역(AA) 및 주변 영역(NAA)을 커버한다. 이에 따라, 광학 부재(OPL)는 액티브 영역(AA)은 물론, 팬 아웃 영역(FOA)과도 평면상에서 중첩할 수 있다.
이에 따라, 팬 아웃 영역(FOA)에 배치된 제2 도전 패턴(CP2)은 광학 부재(OPL)에 의해 평면상에서 커버될 수 있다. 다만, 광학 부재(OPL)를 통해 입사된 외광은 제2 도전 패턴(CP2)으로부터 반사되어 광학 부재(OPL)를 통해 투과되거나 광학 부재(OPL)에 의해 차단될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 제2 도전 패턴(CP2)의 형상을 제어하여 제2 도전 패턴(CP2)의 외광 반사율을 저하시키고, 제2 도전 패턴(CP2)으로부터 반사된 광이 광학 부재(OPL)에 의해 용이하게 차단되도록 할 수 있다. 이에 따라, 팬 아웃 영역(FOA)에서의 제2 도전 패턴(CP2)의 외부 시인성을 감소시킬 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
도 4a는 도 2에 도시된 ZZ영역을 간략히 도시한 단면도이다. 도 4b는 도 4a의 일부를 도시한 단면도이다. 도 5a는 도전 패턴 상면의 굴곡 경사 각도에 따른 광의 발산 각도 실험 결과를 도시한 그래프이고, 도 5b는 도전 패턴 상면의 국곡 간격에 따른 광의 발산 각도 실험 결과를 도시한 그래프이다. 용이한 설명을 위해 도 4a 및 도 4b에는 도 3a 및 도 3b에 도시된 구성들 중 일부 구성들을 생략하여 도시하였고, 도 5a 및 도 5b에는 제2 도전 패턴(CP2)에 대한 광의 발산 각도 실험 결과들을 도시하였다. 이하, 도 4a 내지 도 5b를 참조하여 본 발명에 대해 설명한다.
도 4a에 도시된 것과 같이, 제1 도전 패턴(CP1)과 제2 도전 패턴(CP2)은 팬 아웃 영역(FOA: 도 2 참조)에서 중첩하여 배치된다. 제1 도전 패턴(CP1)과 제2 도전 패턴(CP2)은 제1 방향(D1) 및 제2 방향(D2)이 정의하는 평면상에서 소정의 절연층(IL)을 사이에 두고 서로 절연 교차한다. 절연층(IL)은 도 3b에 도시된 제2 절연층(20: 도 3b 참조)과 대응될 수 있다.
도 4a 및 도 4b를 참조하면, 제2 도전 패턴(CP2)은 굴곡진 상면을 가질 수 있다. 제2 도전 패턴의 상면(CP2-US)은 돌출부들(RP) 및 평면부들(FP)을 포함한다. 돌출부들(RP) 및 평면부들(FP)은 굴곡을 형성한다.
돌출부들(RP)과 평면부들(FP)은 각각 복수로 제공되어 제1 방향(D1)을 따라 교번하여 배열될 수 있다. 평면부들(FP)은 인접하는 두 개의 돌출부들 사이에 배치되어 인접하는 돌출부들을 연결한다.
이에 따라, 돌출부들(RP)은 제1 방향(D1)을 따라 소정의 간격으로 서로 이격될 수 있다. 돌출부들 사이의 간격(DS)은 평면부(FP)의 제1 방향(D1)에서의 너비와 대응될 수 있다. 돌출부들 사이의 간격(DS)은 다양하게 설계될 수 있다. 돌출부들 사이의 간격(DS)이 증가될수록 제2 도전 패턴의 상면(CP2-US)을 차지하는 돌출부들(RP)의 밀도는 감소되고, 돌출부들 사이의 간격(DS)이 감소될수록 제2 도전 패턴의 상면(CP2-US)을 차지하는 돌출부들(RP)의 밀도는 증가될 수 있다.
돌출부들(RP)은 평면부(FB)로부터 제3 방향(D3)을 향해 돌출된다. 돌출부들(RP) 각각은 제1 경사면(S1), 제2 경사면(S2), 및 평면(S3)을 포함할 수 있다. 제1 경사면(S1)과 제2 경사면(S2)은 평면부(FB)로부터 경사지고, 평면(S3)은 평면부(FB)와 실질적으로 평행할 수 있다. 도 4b에는 용이한 설명을 위해 하나의 평면부(FP) 및 평면부(FP)에 연결되고 서로 다른 돌출부들을 구성하는 제1 경사면(S1)과 제2 경사면(S2)을 도시하였다.
제1 경사면(S1) 및 제2 경사면(S2)은 평면부(FB)에 각각 인접한다. 제1 경사면(S1) 및 제2 경사면(S2)은 각각 평면(S3)과 평면부(FB)를 연결하는 부분들일 수 있다. 제1 경사면(S1) 및 제2 경사면(S2)은 각각 제2 방향(D2)에 직교하는 단면상에서 직선 형상을 가질 수 있다.
제1 경사면(S1)은 평면부(FB)와 제1 각도(θ1)로 경사지고, 제2 경사면(S2)은 평면부(FB)와 제2 각도(θ2)로 경사질 수 있다. 제1 각도(θ1)와 제2 각도(θ2)는 서로 독립적일 수 있다. 이에 따라, 제1 각도(θ1)와 제2 각도(θ2)는 서로 동일하거나 상이할 수 있다. 돌출부들(RP)의 돌출 정도는 제1 각도(θ1)와 제2 각도(θ2)에 따라 다양한 정도로 제어될 수 있다.
제2 도전 패턴의 상면(CP2-US)의 평탄도는 제1 각도(θ1), 제2 각도(θ2), 및 돌출부들 사이의 간격(DS)에 의해 다양하게 설계될 수 있다. 제1 각도(θ1)나 제2 각도(θ2)가 커질수록, 돌출부들(RP) 사이의 간격(DS)이 작아질수록 제2 도전 패턴의 상면(CP2-US)의 굴곡 정도는 증가될 수 있다.
제2 도전 패턴의 상면(CP2-US)의 굴곡 정도는 실질적으로, 제2 도전 패턴(CP2) 및 제2 도전 패턴(CP2)의 하측에 배치되는 구성들에 의해 제어될 수 있다. 예를 들어, 제1 도전 패턴(CP1)의 두께(D-CP1), 절연층의 두께(D-IL), 제2 도전 패턴의 두께(D-CP2), 및 제1 도전 패턴(CP1)의 평면상에서의 형상은 제2 도전 패턴의 상면(CP2-US)의 굴곡 정도에 영향을 미칠 수 있다.
구체적으로, 제1 각도(θ1)와 제2 각도(θ2)는 제1 도전 패턴(CP1)의 두께(D-CP1), 절연층의 두께(D-IL), 및 제2 도전 패턴의 두께(D-CP2)에 따라 달라질 수 있다. 또한, 제1 도전 패턴(CP1)의 두께(D-CP1), 절연층의 두께(D-IL), 및 제2 도전 패턴의 두께(D-CP2)가 동등하게 유지되더라도, 제1 도전 패턴(CP1)의 단면상에서의 형상, 예를 들어 단면상에서 테이퍼 형상을 갖거나 직사각형 형상을 갖는 경우에 따라 제1 각도(θ1)와 제2 각도(θ2)는 달라질 수 있다.
또한, 제2 도전 패턴의 간격(DS)은 제1 도전 패턴(CP1)을 구성하는 패턴들 사이의 간격(DS-CP1)에 따라 달라질 수 있다. 또한, 제1 도전 패턴(CP1)을 구성하는 패턴들 사이의 간격(DS-CP1)이 동등하게 유지되더라도, 제1 도전 패턴(CP1)의 두께(D-CP1), 절연층의 두께(D-IL), 및 제2 도전 패턴의 두께(D-CP2)에 따라 제2 도전 패턴의 간격(DS)은 달라질 수 있다.
제2 도전 패턴(CP2)에 입사되는 외광이 제2 도전 패턴(CP2)으로부터 반사되는 경우, 제2 도전 패턴의 상면(CP2-US)의 굴곡 정도는 반사광의 특성에 영향을 미칠 수 있다. 제2 도전 패턴(CP2)으로부터 반사되어 나오는 반사 광의 세기(intensity)나 발산 각도(divergence angle)는 제2 도전 패턴의 상면(CP2-US)의 굴곡 정도에 따라 달라질 수 있다.
제2 도전 패턴(CP2)으로부터 반사되어 나오는 반사 광은 광학 부재(OPL)를 거쳐 외부 사용자에게 도달한다. 제2 도전 패턴(CP2)으로부터 반사되어 나오는 반사 광의 특성에 따라 광학 부재(OPL)에 의해 차광되는 정도가 결정되고, 이에 따라 외부에서 제2 도전 패턴(CP2)을 시인하는 정도에 영향을 미칠 수 있다. 이하, 도 5a 및 도 5b를 참조하여, 제2 도전 패턴의 상면(CP2-US)의 굴곡 정도와 반사 광의 특성에 대해 상세히 설명한다.
도 5a는 제2 도전 패턴의 상면(CP2-US)의 경사 각도에 따른 반사광의 발산 각도 분포를 도시한 것이다. 도 5a 및 도 5b에는 발산 각도가 0°인 영역에서의 반사된 광량을 1로 정의했을 때의 발산 각도에 따른 반사 광의 상대적인 비율을 컬러로 도시하였다.
도 5a를 참조하면, 약 60° 이상의 수치 범위를 가진 경사면으로부터 반사된 광의 존재를 나타내는 점들이 표시되지 않는다. 이는 약 60° 이상의 수치 범위를 가진 경사면으로부터 반사되어 나오는 광이 존재하지 않거나, 반사된 광의 발산 각도가 ±90° 범위를 벗어남을 의미한다. 발산 각도가 ±90° 범위를 벗어나는 광은 광학 부재(OPL)에 의해 차광되기 쉽다. 따라서, 제2 도전 패턴의 상면(CP2-US)에 형성된 경사면들의 각도를 약 60° 이상으로 설계함으로써, 외광 반사에 따른 제2 도전 패턴(CP2) 시인 문제가 차단될 수 있다.
이에 반해, 약 60° 미만의 수치 범위를 가진 경사면으로부터 반사된 광의 존재를 나타내는 점들이 두드러지게 증가되어 표시된다. 특히, 45°의 각도에 인접할수록 발산 각도가 0°인 점들의 분포가 증가되는 것을 볼 수 있다. 발산 각도가 0°에 가까울수록 외부에서 반사광으로 시인되는 정도가 증가된다.
본 발명에 따르면, 제2 도전 패턴의 상면(CP2-US)은 제1 각도(θ1)와 제2 각도(θ2)가 60도 이상으로 제어된 돌출부들(RP)을 포함함으로써, 제2 도전 패턴의 상면(CP2-US)의 외광 반사율을 저하시킬 수 있다. 이에 따라, 제2 도전 패턴(CP2)이 굴곡진 상면을 갖더라도, 굴곡부들의 경사 각도를 제어함으로써, 팬 아웃 영역(FOA: 도 2 참조)에서의 외광 반사에 따른 제2 도전 패턴(CP2)의 시인 문제를 용이하게 개선할 수 있다.
도 5b를 참조하면, 약 6㎛ 이상의 수치 범위에서 광의 존재를 나타내는 막대 들이 표시되지 않는다. 이에 반해, 약 6㎛ 미만의 수치 범위에서 광의 존재를 나타내는 막대들이 표시되는 것을 볼 수 있다. 외광의 발산 각도 분포는 6㎛에 인접한 간격일 때 약 ±20도와 약 ±10도를 가진 두 가지 피크로 나타나며, 약 2㎛ 이하의 간격일 때 0도에 가까운 발산 각도를 가진 광을 반사한다.
본 발명에 따르면, 제2 도전 패턴의 상면(CP2-US)은 약 6㎛ 이상의 간격(DS)으로 이격된 돌출부들(RP)을 포함함으로써, 제2 도전 패턴의 상면(CP2-US)의 외광 반사율을 저하시킬 수 있다. 이에 따라, 제2 도전 패턴(CP2)이 굴곡진 상면을 갖더라도, 돌출부들(RP) 사이의 간격(DS)을 제어함으로써, 팬 아웃 영역(FOA)에서의 외광 반사에 따른 제2 도전 패턴(CP2)의 시인 문제를 용이하게 개선할 수 있다.
한편, 돌출부들(RP) 사이의 간격(DS)은 하부에 배치된 제1 도전 패턴(CP1)에 의해 결정되므로, 돌출부들(RP) 사이의 간격(DS)이 증가할수록 제1 도전 패턴(CP1)을 구성하는 패턴들 사이의 이격 거리가 커져야 한다. 본 실시예에서, 제1 도전 패턴(CP1)을 구성하는 패턴들은 동일한 신호를 각 화소열마다 제공하는 전원 라인들과 대응되므로, 돌출부들(RP) 사이의 간격(DS)이 커질수록 고해상도 구현에 어려울 수 있다.
따라서, 돌출부들(RP) 사이의 간격(DS)은 일 화소의 제1 방향(D1)에서의 너비와 대응될 수 있으며, 데이터 라인들(DL) 사이의 간격과 대응될 수 있다. 예를 들어, 돌출부들(RP) 사이의 간격(DS)은 약 25㎛이하일 수 있다. 다만, 이는 예시적으로 기재한 것이고, 돌출부들(RP)사이의 간격(DS)의 상한은 화소들 각각의 너비와 대응될 수 있다면 다양한 크기로 제어될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 돌출부들(RP) 사이의 간격(DS)을 제어함으로써, 외광 반사에 따른 표시 장치의 시인성을 개선시킬 수 있고, 고 해상도의 표시 장치를 안정적으로 구현할 수 있다.
도 6은 본 발명의 일 실시예에 대한 반사 광의 발산 각도에 따른 광 세기를 도시한 그래프이다. 도 6에는 용이한 설명을 위해 돌출부들 사이의 간격(DS: 도 4b 참조)에 따른 그래프들이 구별되도록 서로 다른 색상으로 도시되었고, 도 5b에 도시된 ±20°의 발산 각도를 가진 광의 세기와 대응되도록 -24° 내지 -15° 범위에서의 광 세기를 도시하였다. 또한, 도 6에 도시된 광의 세기는 상대적인 세기(arbitrary unit: a.u., 이하 광의 세기)로 도시되었다. 이하, 도 6을 참조하여 본 발명에 대해 설명한다.
도 6에 도시된 것과 같이, 돌출부들 사이의 간격(DS)에 따라 제2 도전 패턴(CP2: 도 4b 참조)으로부터 반사되는 광의 세기는 달라진다. 이때, 돌출부들 사이의 간격(DS)이 약 1.5㎛ 이상인 경우 반사되는 광의 세기는 약 0.04 이하로 나타나고, 돌출부들 사이의 간격(DS)이 1.5㎛를 넘는 경우 반사되는 광의 세기는 0.04 이상으로 나타난다.
발산 각도가 0°인 지점에서의 광의 세기를 1.0이라 할 때, 광의 세기가 0.04 이하인 경우 반사되는 광은 존재하나 사용자의 눈으로는 시인되지 않을 수 있다. 본 발명의 일 실시예에 따른 표시 장치가 사용자에 의해 사용되는 점에서, 반사되는 광이 존재하더라도 사용자에 의해 시인되지 않는다면 실질적으로 외광 반사에 따라 제2 도전 패턴(CP2)이 시인되는 문제가 방지되는 효과를 얻을 수 있다.
본 발명에 따르면, 돌출부들 사이의 간격(DS)을 1.5㎛ 이상으로 제어함으로써, 외광 반사에 따른 제2 도전 패턴(CP2)의 시인 문제를 개선할 수 있다. 또한, 본 발명에 따르면, 돌출부들 사이의 간격(DS)을 바람직하게는 6㎛ 이상으로 제어함으로써, 제2 도전 패턴(CP2)의 외광 반사를 차단하여 외광 반사로 인한 제2 도전 패턴(CP2)의 시인 문제의 발생을 차단할 수 있다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 대한 반사 광의 발산 각도에 따른 광 세기들을 도시한 그래프이다. 도 7a 내지 도 7c에는 용이한 설명을 위해 제2 돌출 패턴(CP2)의 돌출부들의 경사 각도, 즉, 제1 경사각(θ1) 또는 제2 경사각(θ2)의 각도에 따른 반사 광의 그래프들이 구별되도록 서로 다른 색상으로 도시되었고, ±60°의 발산 각도를 가진 반사 광의 상대적인 세기들을 도시하였다. 도 7a에는 35° 내지 45°의 각도로 경사진 돌출부들을 포함하는 실시예들에서의 발산 각도에 따른 광 세기들을 도시하였고, 도 7b에는 46° 내지 55°의 각도로 경사진 돌출부들을 포함하는 실시예들에서의 발산 각도에 따른 광 세기들을 도시하였고 도 7c에는 56° 내지 65°의 각도로 경사진 돌출부들을 포함하는 실시예들에서의 발산 각도에 따른 광 세기들을 도시하였다. 이하, 도 7a 내지 도 7c를 참조하여 본 발명에 대해 설명한다.
도 7a 내지 도 7c에 도시된 것과 같이, 제2 돌출 패턴(CP2)으로부터 반사되는 광의 세기는 발산 각도가 0°인 지점을 중심으로 좌우 대칭 형상의 그래프로 도시될 수 있다. 발산 각도가 0°에 인접할수록 광의 세기는 대체로 증가하고, 발산 각도가 0°으로부터 멀어질수록 광의 세기는 대체로 감소한다. 각 그래프들마다 가장 높은 세기를 갖는 부분이 주된 피크(main peak)일 수 있으며, 주된 피크가 나타나는 각도가 해당 경사 각도의 경사면으로부터 반사되는 광의 발산 각도일 수 있다.
도 7a를 참조하면, 35°의 각도로 경사진 경사면으로부터 반사된 광의 주된 피크는 약 ±5°의 발산 각도에서 나타나고 0.02 이하의 세기를 가진다. 36°의 각도로 경사진 경사면으로부터 반사된 광의 주된 피크는 약 ±25°의 발산 각도에서 나타나며 약 0.03의 세기를 가진다.
37°의 각도로 경사진 경사면으로부터 반사된 광의 주된 피크는 약 ±27°의 발산 각도에서 나타나며 약 0.05에 인접한 세기를 가진 것으로 나타난다. 본 실시예에서, 36°이하의 각도를 가진 경사면으로부터 반사되는 광의 주된 피크는 0.04 이하의 세기를 가진 것으로 보이며, 이는 상술한 바와 같이 사용자의 눈으로 시인되지 않는 세기일 수 있다.
한편, 도 7b를 참조하면, 46° 내지 48°의 각도 범위의 경사면으로부터 반사된 광의 주된 피크는 0.04 이상의 세기를 가진 것으로 나타나고, 49° 내지 55° 각도 범위의 경사면으로부터 반사된 광의 주된 피크는 0.04 이하의 세기를 가진 것으로 나타난다. 예를 들어, 46°의 각도로 경사진 경사면으로부터 반사된 광의 주된 피크는 약 ±10° 이하의 발산 각도에서 나타나고 0.1 이상의 세기를 가진다. 47°의 각도로 경사진 경사면으로부터 반사된 광의 주된 피크는 약 ±13°의 발산 각도에서 나타나며 0.1에 인접한 세기를 가진다. 48°의 각도로 경사진 경사면으로부터 반사된 광의 주된 피크는 0°에 인접한 발산 각도에서 나타나며 0.1 이상의 세기를 가진다.
이에 반해, 49°의 각도로 경사진 경사면으로부터 반사된 광의 주된 피크는 약 ±10° 이하의 발산 각도에서 나타나며 0.04 이하의 세기를 가진다. 50° 내지 55°의 각도 범위의 경사면으로부터 반사된 광의 주된 피크들은 마찬가지로 0.04 이하의 세기들을 가진 것으로 나타난다.
도 7c를 참조하면, 56° 내지 65°의 각도 범위의 경사면으로부터 반사된 광의 주된 피크들은 모두 0.04 이하의 세기를 가진 것으로 나타난다. 56° 내지 59°의 각도 범위의 경사면으로부터 반사된 광의 주된 피크들은 모두 0.04 이하의 세기를 가지며, 60° 내지 65° 각도 범위의 경사면으로부터 반사된 광의 그래프들은 도시되지 않았다. 이는 도 5a에 도시된 바와 같이, 60° 이상의 각도를 가진 경사면으로부터 ±90° 범위의 발산 각도를 가진 광이 반사되지 않기 때문인 것으로 보여진다.
본 발명에 따르면, 제2 도전 패턴(CP2)이 60° 이하의 각도 범위의 경사면을 가진 돌출부들(RP)을 포함한다 하더라도, 경사면의 각도가 약 36° 이하이거나, 약 49° 이상이라면 외광 반사에 따른 제2 도전 패턴(CP2)의 시인 문제가 개선될 수 있다. 경사면의 각도가 약 36° 이하이거나 약 49° 이상인 경우, 60° 이상의 경사면에서와 달리 경사면으로부터 반사되어 ±90°의 발산 각도를 가진 반사광이 발생될 수는 있으나, 상대적인 세기가 0.04 이하이므로 사용자에 의해 시인되기 어려울 수 있다.
본 발명에 따르면, 제2 도전 패턴(CP2)을 약 36° 이하이거나, 약 49° 이상의 각도로 제어된 돌출부들을 포함하도록 설계함으로써, 외광 반사에 의해 팬 아웃 영역(FOA: 도 2 참조)에서 제2 도전 패턴(CP2)이 시인되는 문제를 개선할 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시 장치들의 일부를 도시한 단면도들이다. 도 8a 및 도 8b에는 용이한 설명을 위해 도 4a에 도시된 구성들과 대응되는 구성들만을 도시하였다. 이하, 도 8a 및 도 8b를 참조하여 본 발명에 대해 설명한다.
도 8a에 도시된 것과 같이, 표시 패널은 제1 방향(D1)에서 서로 이격된 복수의 패턴들을 포함하는 제1 도전 패턴(CP1-1), 제1 도전 패턴(CP1-1)과 평면상에서 중첩하는 제2 도전 패턴(CP2-1), 및 제1 도전 패턴(CP1-1)과 제2 도전 패턴(CP2-1) 사이에 배치된 절연층(IL-1)을 포함할 수 있다. 제1 도전 패턴(CP1-1)과 절연층(IL-1)은 도 4a에 도시된 절연층(IL: 도 4a 참조)과 실질적으로 동일하며 이하 중복된 설명은 생략하기로 한다.
본 실시예에서, 제2 도전 패턴(CP2-1)은 제1 도전 패턴(CP1-1)과 상이한 물질을 포함할 수 있으며, 제1 도전 패턴(CP1-1)과 상이한 구조를 가질 수 있다. 예를 들어, 제2 도전 패턴(CP2-1)은 제3 방향(D3)을 따라 적층된 제1 층(L1), 제2 층(L2), 및 제3 층(L3)을 포함할 수 있다. 제2 층(L2)은 제1 층(L1) 및 제3 층(L3)과 상이한 물질을 포함할 수 있다. 제2 층(L2)은 제1 층(L1) 및 제3 층(L3)보다 상대적으로 높은 도전성을 가진 물질을 포함할 수 있다.
제1 층(L1), 제2 층(L2), 및 제3 층(L3)은 제1 도전 패턴(CP1-1)을 커버하며 제1 방향(D1)을 따라 굴곡을 형성할 수 있다. 제2 도전 패턴(CP2-1)의 상면(CP2-US)은 제3 층(L3)의 상면에 의해 정의될 수 있다. 제2 도전 패턴(CP2-1)의 상면(CP2-US1)은 복수의 돌출부들(RP1) 및 돌출부들(RP1)과 제1 방향(D1)을 따라 교번하여 배열되는 복수의 평면부들(FP1)을 포함한다. 돌출부들(RP1)과 평면부들(FP1)은 제2 도전 패턴의 상면(CP2-US1)에 굴곡면을 형성하며, 이에 대한 상세한 설명은 도 4a 및 도 4b에서 설명한 내용과 중복되므로, 이하 생략하기로 한다.
또는, 도 8b에 도시된 것과 같이, 표시 패널은 제1 방향(D1)에서 서로 이격된 복수의 패턴들을 포함하는 제1 도전 패턴(CP1-2), 제1 도전 패턴(CP1-2)과 평면상에서 중첩하는 제2 도전 패턴(CP2-2), 및 제1 도전 패턴(CP1-2)과 제2 도전 패턴(CP2-2) 사이에 배치된 절연층(IL-2)을 포함할 수 있다. 제1 도전 패턴(CP1-2)과 절연층(IL-2)은 도 4a에 도시된 절연층(IL)과 실질적으로 동일하며 이하 중복된 설명은 생략하기로 한다.
제2 도전 패턴(CP2-2)은 제1 도전 패턴(CP1-2)의 단면상에서의 형상 또는 절연층(IL-2)의 상면과 상이한 형상의 상면을 가질 수 있다. 예를 들어, 제2 도전 패턴의 상면(CP2-US2)은 복수의 굴곡부들(RP2) 및 복수의 평면부들(FP2)을 포함하며, 굴곡부들(RP2)은 곡면을 포함할 수 있다. 제2 도전 패턴의 상면(CP2-US2)의 굴곡 형상은 제1 도전 패턴(CP1-2)의 형상에 따라 달라질 수 있으나, 절연층(IL-2)의 두께나 제2 도전 패턴(CP2-2)의 두께가 증가할수록 제1 도전 패턴(CP1-2)의 형상이 제2 도전 패턴의 상면(CP2-US2)에 미치는 영향은 감소될 수 있다. 이에 따라, 제1 도전 패턴(CP1-2)이 단면상에서 각진 테이퍼 형상을 갖더라도, 굴곡부들(RP2)은 제2 방향(D2)에 직교하는 단면상에서 곡선을 이루는 곡면으로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 패널에 있어서, 제2 도전 패턴(CP2-1, CP2-2)은 다양한 형상의 굴곡진 상면을 가질 수 있다. 본 발명에 따르면, 제1 도전 패턴(CP1-1, CP1-2)의 단면상에서의 형상, 제1 도전 패턴(CP1-1, CP1-2)의 평면상에서의 형상, 제1 도전 패턴(CP1-1, CP1-2)의 두께, 절연층(IL)의 두께, 제2 도전 패턴(CP2-1, CP2-2)의 두께 등을 제어함으로써, 제2 도전 패턴의 상면(CP2-US1, CP2-US2)의 굴곡 정도를 다양하게 제어할 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도들이다. 도 9a 및 도 9b에는 용이한 설명을 위해 도 2에 도시된 액티브 영역(AA)의 일부 영역과 팬 아웃 영역(FOA)의 일부 영역의 단면도들을 도시하였고, 일부 구성들은 생략하여 도시하였다.
도 9a에 도시된 것과 같이, 액티브 영역(AA)에서 각각이 제1 방향(D1)을 따라 연장된 게이트 라인들(GL)은 제2 방향(D2)을 따라 연장된 하나의 데이터 라인(DL)과 절연 교차한다. 데이터 라인(AA)은 액티브 영역(AA)으로부터 연장되어 팬 아웃 영역(FOA)에 배치된 제1 도전 패턴(CP1-A)에 접속될 수 있다. 제1 도전 패턴(CP1-A)은 게이트 라인들(GL)과 동일한 층 상에 배치되고, 데이터 라인(DL)과 상이한 층 상에 배치될 수 있다. 이에 따라, 데이터 라인(DL)은 컨택홀(CH)을 통해 절연층(IL)을 관통하여 제1 도전 패턴(CP1-A)에 접속된다.
제2 도전 패턴(CP2: 도 3 참조) 중 제1 패턴(CP21)은 제1 도전 패턴(CP1-A)과 다른 층 상에 배치되며 평면상에서 제1 도전 패턴(CP1-A)과 절연 교차할 수 있다. 제1 패턴(CP21)은 미 도시된 전원 라인(PL: 도 3 참조)과 접속되는 패턴으로, 데이터 라인(DL)으로부터 이격되어 배치된다.
도 9b에 도시된 것과 같이, 게이트 라인들(GL)과 데이터 라인(DL) 사이에 복수의 절연층들이 배치될 수 있다. 본 실시예에서, 게이트 라인들(GL)과 데이터 라인(DL) 사이에는 제1 절연층(IL1) 및 제2 절연층(IL2)이 배치된다.
제1 도전 패턴(CP1-B)은 게이트 라인들(GL) 및 데이터 라인(DL)과 상이한 층에 배치될 수 있다. 제1 도전 패턴(CP1-B)은제1 절연층(IL1)과 제2 절연층(IL2) 사이에 배치되어 게이트 라인들(GL) 및 데이터 라인(DL)과 단면상에서 이격될 수 있다. 데이터 라인(DL)은 제1 절연층(IL1)을 관통하는 컨택홀(CH1)을 통해 제1 도전 패턴(CP1-B)에 접속된다. 본 발명의 일 실시예에 따른 제1 도전 패턴(CP1-A, CP1-B)은 제2 도전 패턴(CP2)과 평면상에서 중첩한다면 다양한 층 상에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도들이다. 도 10a 및 도 10b에는 용이한 설명을 위해 도 2에 도시된 액티브 영역(AA)의 일부 영역과 팬 아웃 영역(FOA)의 일부 영역의 단면도들을 도시하였고, 일부 구성들은 생략하여 도시하였다.
도 10a에 도시된 것과 같이, 액티브 영역(AA)에서 하나의 전원 라인(PL)은 복수의 게이트 라인들(PL)과 절연 교차할 수 있다. 전원 라인(PL)은 액티브 영역(AA)으로부터 연장되어 팬 아웃 영역(FOA)에 배치된 제1 패턴(CP21-A)에 접속될 수 있다. 제1 패턴(CP21-A)은 전원 라인(PL)과 동일한 층 상에 배치될 수 있다.
이때, 표시 패널은 전원 라인(PL)과 제1 패턴(CP21-A)을 연결하는 브릿지 패턴(BR)을 더 포함할 수 있다. 브릿지 패턴(BR)은 절연층(IL)에 배치되어 전원 라인(PL)과 제1 패턴(CP21-A)을 전기적으로 연결한다.
또는, 도 10b에 도시된 것과 같이, 제1 패턴(CP21-B)은 팬 아웃 영역(FOA)으로부터 연장되어 액티브 영역(AA)까지 연장될 수 있다. 즉, 전원 라인(PL)은 제1 패턴(CP21-B)과 일체로 형성될 수 있다. 이에 따라, 절연층(IL) 상에 배치된 단일의 도전 패턴 중 액티브 영역(AA)에 배치된 부분은 전원 라인(PL)이 되고 팬 아웃 영역(FOA)에 배치된 부분은 제1 패턴(CP21-B)이 될 수 있다. 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제1 패턴(CP21-A, CP21-B)은 제1 도전 패턴(CP1)과 평면상에서 중첩한다면 다양한 위치에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
OPL: 광학 부재 CP1: 제1 도전 패턴
CP2: 제2 도전 패턴 FOA: 팬 아웃 영역

Claims (20)

  1. 액티브 영역 및 주변 영역을 포함하는 전면 및 상기 전면에 대향하는 배면을 포함하는 베이스 기판;
    상기 액티브 영역에 배치된 복수의 화소들;
    상기 액티브 영역에 배치되고 각각이 제1 방향을 따라 연장되고 상기 제1 방향에 교차하는 제2 방향을 따라 서로 이격되어 배열되며 상기 화소들에 연결된 복수의 제1 신호 라인들;
    상기 액티브 영역에 배치되고 상기 제1 신호 라인들과 절연 교차하여 상기 화소들에 연결된 복수의 제2 신호 라인들;
    상기 주변 영역에 배치되고, 상기 제1 방향을 따라 서로 이격되어 배열되며 상기 제2 신호 라인들에 연결된 복수의 제1 도전 패턴들;
    상기 주변 영역에서 상기 제1 도전 패턴과 평면상에서 중첩하여 배치되고, 상기 제1 방향을 따라 굴곡진 상면을 포함하는 제2 도전 패턴; 및
    상기 제2 도전 패턴 상에 배치되고 상기 액티브 영역 및 상기 주변 영역에 중첩하는 광학 부재를 포함하고,
    상기 제2 도전층의 상기 상면은 상기 제1 방향을 따라 교번하여 배열된 평면부들 및 돌출부들을 포함하고, 상기 돌출부들은 상기 평면부들로부터 상기 광학 부재를 향해 돌출되고,
    상기 제1 방향에서의 상기 돌출부들 사이의 간격은 1.5㎛ 이상인 표시 장치.
  2. 제1 항에 있어서,
    상기 평면부들은 상기 베이스 기판의 상기 전면에 평행한 표시 장치.
  3. 제1 항에 있어서,
    상기 돌출부들 각각은,
    상기 연결부들 중 하나의 연결부에 연결되고 상기 베이스 기판의 상기 전면으로부터 경사진 제1 경사면 및 상기 연결부들 중 다른 하나의 연결부에 연결되고 상기 베이스 기판의 상기 전면으로부터 경사진 제2 경사면을 포함하고,
    상기 제1 경사면과 상기 제2 경사면 각각이 상기 베이스 기판의 상기 전면과 이루는 경사 각도는 36도 이하 또는 49도 이상인 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 경사면 및 상기 제2 경사면 각각은 상기 제2 방향에 직교하는 단면상에서 직선인 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 경사면 및 상기 제2 경사면 각각은 상기 제2 방향에 직교하는 단면상에서 곡선이고,
    상기 경사 각도는 상기 제1 경사면 및 상기 제2 경사면이 상기 연결면들과 접하는 지점들 각각에서의 경사 각도인 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 방향에서의 상기 돌출부들 사이의 간격은 약 6㎛ 이상인 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 신호 라인들은 상기 화소들 각각에 연결되어 상기 화소들에 데이터 신호들을 전달하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 도전 패턴은 상기 제2 신호 라인들과 상이한 층 상에 배치되는 표시 장치.
  9. 제1 항에 있어서,
    상기 화소들에 각각 연결되고 상기 제2 신호 라인들과 평행하고, 상기 제1 신호 라인들에 절연 교차하는 복수의 제3 신호 라인들을 더 포함하고,
    상기 제3 신호 라인들은 상기 제2 도전 패턴에 접속된 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 도전 패턴은 상기 제2 신호 라인들과 동일한 층 상에 배치된 표시 장치.
  11. 제9항에 있어서,
    상기 제2 도전 패턴은 상기 제3 신호 라인들과 일체의 형상을 갖는 표시 장치.
  12. 제9 항에 있어서,
    상기 화소들 각각은 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 발광소자를 포함하고,
    상기 제2 도전 패턴은 평면상에서 서로 이격된 제1 패턴 및 제2 패턴을 포함하고,
    상기 제3 신호 라인들은 상기 제1 패턴으로부터 전기적 신호를 수신하고,
    상기 발광소자는 상기 제2 패턴으로부터 전기적 신호를 수신하는 표시 장치.
  13. 제1 항에 있어서,
    상기 광학 부재는 편광 필름 및 위상차 필름 중 적어도 어느 하나를 포함하는 표시 장치.
  14. 액티브 영역 및 주변 영역을 포함하는 전면 및 상기 전면에 대향하는 배면을 포함하는 베이스 기판;
    상기 액티브 영역에 배치되고, 각각이 유기발광소자를 포함하는 복수의 화소들;
    상기 액티브 영역에 배치되고, 상기 화소들 각각에 연결되어 게이트 신호들을 제공하는 게이트 라인들;
    상기 게이트 라인들에 절연 교차하고, 상기 화소들 각각에 연결되어 데이터 신호들을 제공하는 데이터 라인들;
    상기 액티브 영역에 배치되고, 상기 화소들 각각에 연결되어 제1 전원 신호들을 제공하는 전원 라인들;
    상기 주변 영역에 배치되고, 상기 데이터 라인들과 전기적으로 연결된 제1 도전 패턴;
    상기 주변 영역에 배치되고, 상기 제1 도전 패턴과 절연 교차하며 상기 제1 전원 라인들에 연결된 제2 도전 패턴; 및
    상기 베이스 기판 상에 배치되어 상기 화소들 및 상기 제2 도전 패턴을 커버하는 광학 부재를 포함하고,
    상기 제2 도전 패턴의 상면은 상기 전면에 대해 경사진 경사면을 포함하고,
    상기 경사면의 경사 각도는 36° 이하 또는 49° 이상인 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 도전 패턴의 상면은 각각이 상기 경사면을 포함하는 복수의 돌출부들 및 상기 돌출부들 사이에 배치되어 돌출부들을 연결하는 평면부들을 포함하고,
    상기 돌출부들 사이의 간격은 6㎛ 이상인 표시 장치.
  16. 제15 항에 있어서,
    상기 돌출부들 사이의 간격은 1.5㎛ 이상인 표시 장치.
  17. 제15 항에 있어서,
    상기 제1 도전 패턴은 일 방향을 따라 이격되어 배열된 복수의 패턴들을 포함하고,
    상기 돌출부들은 상기 패턴들과 대응되는 위치에 형성되고, 상기 평면부들은 상기 패턴들 사이의 이격 공간과 대응되는 위치에 형성되는 표시 장치.
  18. 제14 항에 있어서,
    상기 제1 도전 패턴은 상기 게이트 라인들과 동일 층 상에 배치되고
    상기 제2 도전 패턴은 상기 데이터 라인들과 동일 층 상에 배치되는 표시 장치.
  19. 제14 항에 있어서,
    상기 제1 도전 패턴은 상기 게이트 라인들 및 상기 데이터 라인들과 상이한 층 상에 배치되는 표시 장치.
  20. 제14 항에 있어서,
    상기 경사면의 경사 각도는 60° 이상인 표시 장치.
KR1020180017151A 2018-02-12 2018-02-12 표시 장치 KR102500553B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180017151A KR102500553B1 (ko) 2018-02-12 2018-02-12 표시 장치
US16/263,715 US10651262B2 (en) 2018-02-12 2019-01-31 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180017151A KR102500553B1 (ko) 2018-02-12 2018-02-12 표시 장치

Publications (2)

Publication Number Publication Date
KR20190098294A true KR20190098294A (ko) 2019-08-22
KR102500553B1 KR102500553B1 (ko) 2023-02-20

Family

ID=67541121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180017151A KR102500553B1 (ko) 2018-02-12 2018-02-12 표시 장치

Country Status (2)

Country Link
US (1) US10651262B2 (ko)
KR (1) KR102500553B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021102626A1 (zh) * 2019-11-25 2021-06-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR20210127276A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치
CN113690225B (zh) * 2020-08-14 2023-05-19 友达光电股份有限公司 显示装置及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120035040A (ko) * 2010-10-04 2012-04-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170114029A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
KR100721949B1 (ko) 2005-09-16 2007-05-25 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4940642B2 (ja) 2005-12-05 2012-05-30 カシオ計算機株式会社 液晶表示装置の配線パターン
KR100761128B1 (ko) 2005-12-22 2007-09-21 엘지전자 주식회사 전계발광표시 장치 및 그 배선구조
KR101577819B1 (ko) 2008-11-11 2015-12-15 엘지디스플레이 주식회사 유기전계발광표시장치
TWI447499B (zh) * 2009-10-27 2014-08-01 Lg Display Co Ltd 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法
KR101593099B1 (ko) 2009-10-27 2016-02-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR102322763B1 (ko) 2014-12-19 2021-11-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102417807B1 (ko) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102583831B1 (ko) * 2016-11-25 2023-09-27 엘지디스플레이 주식회사 플렉서블 전계발광 표시장치
JP6947536B2 (ja) * 2017-05-26 2021-10-13 株式会社ジャパンディスプレイ 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120035040A (ko) * 2010-10-04 2012-04-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170114029A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
US10651262B2 (en) 2020-05-12
KR102500553B1 (ko) 2023-02-20
US20190252482A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
KR102406709B1 (ko) 표시 장치
CN110321027B (zh) 具有保护的显示器用触摸传感器
US11294211B2 (en) Display device
US9471166B2 (en) Touch panel and liquid crystal display device having the touch panel
US11194197B2 (en) Display device
TWI798278B (zh) 觸控面板及具備該觸控面板的顯示裝置
KR20190006153A (ko) 표시 장치 및 그 제조방법
CN109542273B (zh) 一种显示面板和显示装置
JP2019078789A (ja) 表示装置用基板及び表示装置
KR102500553B1 (ko) 표시 장치
KR102577674B1 (ko) 전자 장치
KR102535271B1 (ko) 터치 패널 및 이를 구비한 표시 장치
CN113514993A (zh) 阵列基板、显示面板和显示装置
US11934605B1 (en) Touch panel and touch display panel
JP2023511793A (ja) タッチ電極構造及びその製造方法、タッチパネル及び電子機器
JP7428729B2 (ja) 表示モジュール及び表示装置
JP2019537039A (ja) ディスプレイ基板、ディスプレイ装置およびその製造方法
US20230113781A1 (en) Transparent display panel
US20180231854A1 (en) Display device
US20230038366A1 (en) Display device
TW202036128A (zh) 元件基板及拼接電子裝置
US20230328902A1 (en) Display apparatus
WO2024187473A1 (zh) 显示面板及显示装置
US11762253B2 (en) Active matrix substrate and display device
US20240329294A1 (en) Illumination device and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant