KR20190067515A - 팬-아웃 센서 패키지 - Google Patents

팬-아웃 센서 패키지 Download PDF

Info

Publication number
KR20190067515A
KR20190067515A KR1020170167533A KR20170167533A KR20190067515A KR 20190067515 A KR20190067515 A KR 20190067515A KR 1020170167533 A KR1020170167533 A KR 1020170167533A KR 20170167533 A KR20170167533 A KR 20170167533A KR 20190067515 A KR20190067515 A KR 20190067515A
Authority
KR
South Korea
Prior art keywords
fan
image sensor
disposed
insulating layer
sensor package
Prior art date
Application number
KR1020170167533A
Other languages
English (en)
Other versions
KR102005351B1 (ko
Inventor
김종록
백용호
조정현
김민근
공정철
허영식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170167533A priority Critical patent/KR102005351B1/ko
Priority to TW107113317A priority patent/TW201926584A/zh
Priority to US15/958,625 priority patent/US20190181172A1/en
Priority to CN201810739514.7A priority patent/CN109904179A/zh
Publication of KR20190067515A publication Critical patent/KR20190067515A/ko
Application granted granted Critical
Publication of KR102005351B1 publication Critical patent/KR102005351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 개시는 제1접속패드가 배치된 제1면과 상기 제1면의 반대측이며 제2접속패드가 배치된 제2면과 상기 제1면 및 제2면 사이를 관통하며 상기 제1 및 제2접속패드를 전기적으로 연결하는 실리콘관통비아를 갖는 이미지 센서용 집적회로 및 상기 이미지 센서용 집적회로의 제1면 상에 배치되며 복수의 렌즈층을 갖는 광학부를 포함하는 이미지 센서칩, 상기 이미지 센서용 집적회로의 제2면의 적어도 일부를 덮는 봉합재, 상기 봉합재 상에 배치된 재배선층, 및 상기 봉합재의 적어도 일부를 관통하며 상기 재배선층 및 상기 제2접속패드를 전기적으로 연결하는 비아를 포함하는, 팬-아웃 센서 패키지에 관한 것이다.

Description

팬-아웃 센서 패키지{FAN-OUT SENSOR PACKAGE}
본 개시는 이미지 센서칩을 팬-아웃 형태로 패키징한 센서 패키지에 관한 것이다.
최근 스마트폰 전면에 풀 판넬 디스플레이(Full Panel Display)가 적용되는 추세에 따라 기존 스마트폰의 전면에 위치해 있던 정전방식의 지문센서의 위치 이동이 불가피해지고 있다. 예를 들면, 정전방식의 지문센서가 후면이나 옆면으로 이동되었으나, 디자인적 이슈가 계속 제기되고 있다. 따라서, 디스플레이 판넬 아래에 위치가 가능한 광학방식의 제문센서 패키징 기술의 요구가 증가되고 있다.
본 개시의 여러 목적 중 하나는 디스플레이와의 부착조립이 용이한바 조립 수율 향상 및 센싱 특성 향상을 기대할 수 있으며, 박형화 및 소형화를 기대할 수 있는 새로운 구조의 광학방식의 센서 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 광학부와 이미지 센서용 집적회로를 접합하여 하나의 이미지 센서칩으로 구현하고, 실리콘관통비아를 활용한 재배선 설계를 도모하며, 바람직하게는 이미지 센서칩을 관통홀을 갖는 코어부재의 관통홀에 배치한 후 봉합하는 방식으로 디스플레이와의 부착조립을 용이하게 하는 것이다.
예를 들면, 일례에 따른 팬-아웃 센서 패키지는 제1접속패드가 배치된 제1면과 상기 제1면의 반대측이며 제2접속패드가 배치된 제2면과 상기 제1면 및 제2면 사이를 관통하며 상기 제1 및 제2접속패드를 전기적으로 연결하는 실리콘관통비아를 갖는 이미지 센서용 집적회로 및 상기 이미지 센서용 집적회로의 제1면 상에 배치되며 복수의 렌즈층을 갖는 광학부를 포함하는 이미지 센서칩, 상기 이미지 센서용 집적회로의 제2면의 적어도 일부를 덮는 봉합재, 상기 봉합재 상에 배치된 재배선층, 및 상기 봉합재의 적어도 일부를 관통하며, 상기 재배선층 및 상기 제2접속패드를 전기적으로 연결하는 비아를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 패키지 상단에 렌즈나 필터와 같은 광학부재의 부착이 쉬워 디스플레이와의 부착조립이 용이한바 조립 수율 향상 및 센싱 특성 향상을 기대할 수 있으며, 광학부와 이미지 센서용 집적회로의 접합구조를 활용하여 박형화 및 실리콘관통비아를 활용한 재배선 설계를 통하여 소형화를 기대할 수 있는 새로운 구조의 광학방식의 팬-아웃 센서 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 센서 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 센서 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11은 도 9의 팬-아웃 센서 패키지의 광학부의 렌즈 배치 형태를 개략적으로 나타낸다.
도 12a 내지 도 12e는 도 9의 팬-아웃 센서 패키지의 제조 공정의 일례를 개략적으로 나타낸 공정도다.
도 13은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 14는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 15는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 16은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 17은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 18은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 19는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는 예컨대 스마트 폰(1100)일 수 있다. 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 반도체 패키지(1121)와 같은 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130)과 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 카메라 모듈(1130)은 이미지 센서 패키지를 포함할 수 있으며, 본 개시에 따른 팬-아웃 이미지 센서 패키지는 이에 이용될 수 있다. 한편, 본 개시에 따른 팬-아웃 센서 패키지가 적용되는 전자기기는 스마트 폰(1100)에 한정되는 것은 아니며, 다른 전자기기에 적용될 수도 있음은 물론이다.
반도체 패키지
본 개시에 따른 팬-아웃 센서 패키지는 반도체 패키지의 기술을 이용하여 제조될 수 있다. 일반적으로 반도체는 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체 자체를 그대로 사용하지 않고 반도체를 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체와 전자기기의 메인보드 등의 회로의 폭에 차이가 있기 때문이다. 반도체의 경우 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면, 메인보드의 경우 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체의 스케일보다 훨씬 크다. 따라서, 반도체를 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체나 크기가 작은 반도체에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 BGA 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 BGA 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 BGA 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 BGA 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 BGA 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 BGA 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체 상에 형성된 연결부재를 통하여 반도체의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체의 I/O 단자를 모두 반도체 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체 상에 형성된 연결부재를 통하여 반도체의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 BGA 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 BGA 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 BGA 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, BGA 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체를 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체를 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 BGA 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
본 개시에 따른 팬-아웃 센서 패키지는 이러한 팬-아웃 반도체 패키지 기술을 이용하여 제조될 수 있다. 이하에서는, 본 개시에 따른 팬-아웃 센서 패키지에 관하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 센서 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 센서 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11은 도 9의 팬-아웃 센서 패키지의 광학부의 렌즈 배치 형태를 개략적으로 나타낸다.
도면을 참조하면, 일례에 따른 팬-아웃 센서 패키지(100A)는 관통홀(110H)을 갖는 코어부재(110), 관통홀(110H)에 배치되며 제1접속패드(121b)가 배치된 제1면과 제1면의 반대측이며 제2접속패드(121c)가 배치된 제2면과 제1면 및 제2면 사이를 관통하며 제1 및 제2접속패드(121b, 121c)를 전기적으로 연결하는 실리콘관통비아(TSV: Through Silicon Via, 121d)을 갖는 이미지 센서용 집적회로(121) 및 이미지 센서용 집적회로(121)의 제1면 상에 배치되며 복수의 렌즈층(122a, 122b, 122c, 122d)을 갖는 광학부(122)를 포함하는 이미지 센서칩(120), 코어부재(110) 및 이미지 센서용 집적회로(121)의 제2면 각각의 적어도 일부를 덮으며 관통홀(110H)의 적어도 일부를 채우는 봉합재(130), 봉합재(130) 상에 배치된 재배선층(132), 및 봉합재(130)의 적어도 일부를 관통하며 재배선층(132)과 제2접속패드(121c)를 전기적으로 연결하는 비아(133)를 포함한다. 필요에 따라서, 봉합재(130) 상에 배치되어 재배선층(132)을 덮으며 재배선층(132)의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층(150), 패시베이션층(150)의 개구부 상에 배치되며 노출된 재배선층(132)과 연결된 언더범프금속층(160), 및 패시베이션층(150) 상에 배치되며 언더범프금속층(160)과 연결된 전기연결구조체(170)를 더 포함할 수 있다. 일례에서는, 코어부재(110)의 상면과 봉합재(130)의 상면과 광학부(122)의 상면이 실질적으로 동일 레벨에 위치한다. 실질적으로 동일 레벨에 위치한다는 것은 공정상의 미세한 차이를 포함하는 개념이다.
종래의 광학 방식의 센서 패키지의 구조는 일반적으로 볼그리드 어레이(BGA) 기판을 이용하는 구조였다. 예를 들면, 볼그리드 어레이 기판 상에 이미지 센서를 배치하고, 와이어 본딩으로 이미지 센서를 볼그리드 어레이 기판과 전기적으로 연결하며, 몰딩재로 몰딩한 형태였다. 그러나, 이러한 구조에서는 볼그리드 어레이 기판과 이미지 센서 상에 배치된 와이어 본딩이나 이미지 센서 상에 별도로 배치된 광학렌즈 등으로 인하여 패키지 구조가 복잡해지며, 크기가 크고 두꺼워지는 문제가 있었다. 또한, 몰드 두께의 컨트롤이 어려워 복잡한 몰드 성형 공정이 필요하다는 문제가 있었다. 아울러, 비대칭형 구조로 인해 패키지의 휨이 크게 발상되어, 지문센싱 감도가 떨어지고, 회로기판 등에 패키지를 실장시 수율이 저하되는 등의 문제점이 있었다. 또한, 패키지의 휨은 패키지를 모듈로 제작하는 과정에서 적외선 차단필터와 메탈쉴드를 적층하는 데도 어려움을 주었다. 이를 해결하기 위한 방안으로서 이미지 센서를 리지드-플렉스 서브기판(RFPCB: Rigid-Flex Sub-Board) 위에 실장하고, 와이어 본딩을 진행하며, 측부에 스티프너를 도입하는 방안이 제안된바 있으나, 이 경우 조립 공정이 많고 복잡하여 불량 발생이 많으며, 불량 발생시에 리지드-플렉스 서브기판 전체를 교체해야 하는 문제가 있다.
반면, 일례에 따른 팬-아웃 센서 패키지(100A)는 관통홀(110H)을 갖는 코어부재(110)를 도입하고 관통홀(110H) 내에 이미지 센서칩(120)을 배치하여 패키지의 휨 문제를 제어하고 있다. 또한, 이미지 센서용 집적회로(121)와 광학부(122)의 접합구조를 활용하여 이미지 센서칩(120)을 구현하고 있으며, 이때 광학부(122)와는 반대측의 봉합재(130) 상에 재배선층(132)을 도입하되 이미지 센서용 집적회로(121)에 실리콘관통비아(121d)를 형성하여 재배선층(132)과의 전기적 연결을 도모하고 있다. 따라서, 소형화 및 박형화를 도모할 수 있음은 물론이며, 짧은 신호 경로 및 렌즈영역의 노출을 통한 센싱 능력 확보로 고성능화가 가능하다. 또한, 봉합재(130)가 광학부(122)의 렌즈영역을 덮지 않도록 이미지 센서칩(120)을 봉합하며, 코어부재(110)의 상면과 봉합재(130)의 상면과 광학부(122)의 상면이 실질적으로 동일 레벨에 위치한다. 따라서, 렌즈나 필터와 같은 광학부재의 부착이 쉬워 디스플레이와의 부착조립이 용이한바 보이드(Void) 발생이 적어지며, 그 결과 조립 수율 향상 및 센싱 특성 향상을 기대할 수 있다.
이하, 일례에 따른 팬-아웃 센서 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
코어부재(110)는 구체적인 재료에 따라 패키지(100A)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 코어부재(110)는 관통홀(110H)을 가진다. 관통홀(110H) 내에는 이미지 센서칩(120)이 코어부재(110)와 소정거리 이격 되도록 배치된다. 이미지 센서칩(120)의 측면 주위는 코어부재(110)에 의하여 둘러싸일 수 있다. 관통홀(110H)의 코어부재(110)와 이미지 센서칩(120) 사이의 공간은 봉합재(130)로 채워질 수 있으며, 따라서 이미지 센서칩(120)이 절연 재료로 둘러싸이게 되어 안정성 확보도 가능하다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 코어부재(110)가 추가적인 기능을 수행할 수도 있다.
코어부재(110)를 구성하는 절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 특히, 유리섬유, 무기필러, 및 절연수지를 포함하는 프리프레그 등을 사용하는 경우 강성 유지에 유리하다.
이미지 센서칩(120)은 이미지 센서용 집적회로(121)와 광학부(122)의 접합구조 형태이다. 이미지 센서용 집적회로(121)는 제1접속패드(121b)가 배치된 바디(121a)의 제1면과 제1면의 반대측이며 제2접속패드(121c)가 배치된 바디(121a)의 제2면과 바디(121a)의 제1면 및 제2면 사이를 관통하며 제1 및 제2접속패드(121b, 121c)를 전기적으로 연결하는 실리콘관통비아(121d)를 갖는다. 바디(121a)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121a)에는 다양한 회로가 형성되어 있을 수 있다. 즉, 이미지 센서용 집적회로(121)는 웨이퍼 공정으로 제조된 직접회로(IC: Integrated Circuit) 형태의 다이(Die)일 수 있다. 보다 구체적으로는, CMOS(Completementary Metal-Oxide Semiconductor) 센서 타입, CCD(Charge Coupled Device) 센서 타입 등의 이미지 센서용 집적회로(IC)일 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2접속패드(121b, 121c)는 이미지 센서칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al), 구리(Cu) 등의 도전성 물질을 사용할 수 있다. 실리콘관통비아(121d)는 통상의 실리콘관통비아(TSV: Through Silicon Via)일 수 있다. 광학부(122)는 복수의 렌즈층(122a, 122b, 122c, 122d)을 갖는다. 이들 렌즈층(122a, 122b, 122c, 122d)은 마이크로 렌즈(122M)를 포함할 수 있다. 마이크로 렌즈(122M)는 도 11(a)와 같이 엣지부 집광을 위하여 배열될 수도 있고, 도 11(b)와 같이 포토 다이오드(125)로의 집광 효율을 높이도록 층 배열이 이루어질 수도 있으며, 도 11(c)와 같이 엣지부 집광 최적화를 위한 형상 또는 단위 면적당 집광 최적화를 위한 형상을 가질 수도 있다. 한편, 광학부(122)는 추가적인 구조 변경 없이 이미지 센서용 집적회로(121)에 접합되는 방식으로 패키지(100A)에 이용될 수 있다.
코어부재(110)의 상면과 봉합재(130)의 상면과 광학부(122)의 상면은 실질적으로 동일 레벨에 위치할 수 있다. 여기서 동일 레벨이라는 것은 완전히 동일한 것을 의미하는 것이 아니라, 공정에 의한 미세한 차이가 존재하는 경우를 포함하는 것을 의미한다. 이는 후술하는 공정에서 알 수 있듯이, 코어부재(110)의 상면과 광학부(122)의 상면이 점착필름(190)에 함께 부착된 상태로 봉합재(130)로 봉합되기 때문이다. 이를 통하여, 편평한 패키지 상면을 제공할 수 있으며, 따라서 상술한 바와 같이 디스플레이 판넬과의 조립 등이 보다 용이할 수 있다. 한편, 이와 같이 점착필름(190)을 이용하여 봉합재(130) 형성을 이용하는바, 보이드(Void) 발생이나 다이 크랙 이슈 등을 최소화할 수 있다.
봉합재(130)는 코어부재(110), 이미지 센서칩(120) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 코어부재(110), 이미지 센서칩(120) 등의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 코어부재(110) 및 이미지 센서칩(120) 각각의 하면의 적어도 일부를 덮을 수 있으며, 관통홀(110H)의 벽면과 이미지 센서칩(120)의 측면 사이의 공간을 채울 수 있다. 봉합재(130)가 관통홀(110H)을 채움으로써, 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다.
봉합재(130)의 재료는 특별히 한정되지 않는다. 예를 들면, 절연수지, 심재, 필러 등을 포함하는 프리프레그(prepreg)일 수도 있고, 절연수지 및 필러를 포함하는 ABF(Ajinomoto Build-up Film) 등일 수도 있다. 필요에 따라서는, 감광성 절연물질을 포함하는 PIE(Photo Image-able Encapsulant)일 수도 있다. PIE를 사용하는 경우 후술하는 비아(133)를 파인 피치로 형성 가능하다. 봉합재(130)의 재료의 광학 특성을 이용하여 외부에서 유입되는 광 노이즈의 차단도 가능하다.
재배선층(132)은 제1 및 제2접속패드(121b, 121c)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(132)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결구조체 패드 등을 포함할 수 있다.
노출된 일부 재배선층(132)의 표면에는 필요에 따라 표면처리층(미도시)이 형성될 수 있다. 표면처리층(미도시)은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.
비아(133)는 서로 다른 층에 형성된 재배선층(132) 및 제2접속패드(121c) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(133)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(133)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
한편, 도면에는 구체적으로 도시하지 않았으나, 재배선층(132)과 비아(133)는 보다 많은 수의 다층 형태로 구현될 수도 있다. 이 경우 봉합재(130) 상에는 별도의 PID나 ABF와 같은 절연층이 더 적층될 수 있다. 즉, 배선 설계에 따라서 보다 많은 수의 재배선층(132)과 비아(133)를 형성할 수 있다.
패시베이션층(150)은 재배선층(132)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(150)은 재배선층(132)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(150)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(150)의 재료는 특별히 한정되지 않는다. 예를 들면, 절연수지, 심재, 필러 등을 포함하는 프리프레그(prepreg)일 수도 있고, 절연수지 및 필러를 포함하는 ABF(Ajinomoto Build-up Film) 등일 수도 있다. 필요에 따라서는, 공지의 솔더 레지스트(Solder Resist)를 사용할 수도 있다.
언더범프금속층(160)은 전기연결구조체(170)의 접속 신뢰성을 향상시켜 보드 레벨 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속층(160)은 패시베이션층(150)의 개구부를 통하여 노출된 재배선층(132)과 연결된다. 언더범프금속층(160)은 패시베이션층(150)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결구조체(170)는 팬-아웃 센서 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 센서 패키지(100A)는 전기연결구조체(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결구조체(170)는 저융점 금속, 예를 들면, 주석(Sn)을 포함하는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
전기연결구조체(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(170)의 수는 제1 및 제2접속패드(121b, 121c)의 수에 따라서 수십 내지 수백만 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 전기연결구조체(170)가 솔더볼인 경우, 전기연결구조체(170)는 언더범프금속층(160)의 패시베이션층(150)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다.
전기연결구조체(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 이미지 센서칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
한편, 필요에 따라서는 관통홀(110H)의 벽면에 방열 및/또는 전자파 차폐 목적으로 금속박막을 형성할 수 있다. 또한, 패시베이션층(150)의 표면에 별도의 표면실장부품이 배치될 수도 있다.
도 12a 내지 도 12e는 도 9의 팬-아웃 센서 패키지의 제조 공정의 일례를 개략적으로 나타낸 공정도다.
도 12a를 참조하면, 먼저 코어부재(110)를 준비한다. 코어부재(110)는 언클레드 동박적층판(Unclad CCL)을 이용하여 준비할 수 있다. 다음으로, 코어부재(110)에 관통홀(110H)을 형성한다. 관통홀(110H)은 레이저 드릴 및/또는 기계적 드릴을 이용하거나, 샌드 블라스트를 이용하여 형성할 수 있다. 다음으로, 코어부재(110)의 하측에 점착필름(190)을 부착한다. 점착필름(190)은 에폭시 수지 등을 포함하는 공지의 테이프일 수 있다.
도 12b를 참조하면, 또한 이미지 센서칩(120)을 준비한다. 이미지 센서칩(120)은 웨이퍼(123) 상에서 복수의 이미지 센서용 집적회로(121a)를 형성하고, 이들 각각의 이미지 센서용 집적회로(121a)에 실리콘 관통비아(122d)를 적용하고, 복수의 이미지 센서용 집적회로(121a) 상에 광학부(122b)를 부착한 후, 백사이드 그라인딩 공정으로 웨이퍼를 갈아내고, 다이싱 공정을 진행하여 복수의 이미지 센서칩(120)을 얻는 방법으로 준비할 수 있다.
도 12c를 참조하면, 다음으로, 점착필름(190)의 관통홀(110H)을 통하여 노출된 부분에 이미지 센서칩(120)을 부착한다. 이미지 센서칩(120)은 광학부(122)가 점착필름(190)에 부착되도록 배치한다. 다음으로, 봉합재(130)를 이용하여 이미지 센서칩(120)을 봉합한다. 봉합재(130)는 공지의 라미에이션 방법이나 도포 방법과 경화를 통하여 형성할 수 있다. 봉합재(130)를 형성한 후에는 점착필름(190)을 제거한다. 다만, 필요에 따라서는 점착필름(190)은 추후에 제거할 수도 있다. 다음으로, 봉합재(130)에 제2접속패드(121c)를 스타퍼로 비아홀(130H)을 형성한다. 비아홀(130H)은 봉합재(130)가 감광성 절연물질을 포함하는 경우에는 포토리소그래피 방법으로 형성할 수 있으며, 봉합재(130)가 비감광성 절연물질을 포함하는 경우에는 레이저 방법을 이용하여 형성할 수 있다.
도 12d를 참조하면, 다음으로 스퍼터와 화학동도금 등을 이용하여 시드층(s)을 형성한다. 다음으로, 드라이 필름(미도시) 등을 이용하여 패터닝을 시도하고, 시드층(s)을 이용하여 전해도금이나 무전해도금 등의 도금공정을 수행한 후, 패턴이 형성되지 않은 영역에 남아있는 시드층(s)을 에칭 공정으로 제거한다. 그 결과 재배선층(132)과 비아(133)가 형성된다. 다음으로, 필요에 따라서 봉합재(130) 상에 라미네이션 방법이나 도포 방법 및 경화로 재배선층(132)을 덮는 패시베이션층(150)을 형성한다.
도 12e를 참조하면, 다음으로, 필요에 따라서 패시베이션층(150)에 재배선층(132)의 적어도 일부를 노출시키는 개구부(151)를 형성한다. 개구부(151)는 레이저 드릴을 이용하여 형성할 수 있으나, 패시베이션층(150)의 재료에 따라서 포토리소그래피 방법을 이용하여 형성할 수도 있다. 다음으로, 필요에 따라서 언더범프금속층(160)과 전기연결구조체(170)를 형성한다. 일련의 과정은 판넬 레벨로 진행될 수 있고, 이 경우 싱귤레이션 공정을 진행하는 경우 다수의 팬-아웃 센서 패키지(100A)를 얻을 수 있다.
도 13은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100B)는 코어부재(110) 및 광학부(122) 상에 배치된 광학부재(181)를 더 포함한다. 광학부재(181)는 글라스와 같은 렌즈일 수도 있고, 또는 광 필터일 수도 있다. 또는, 이들을 모두 적층한 형태일 수도 있다. 광 필터는 IR Cut 필터일 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 14는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100C)는 광학부(122) 상에 배치된 광학부재(181)를 더 포함한다. 이때, 광학부재(181)는 이미지 센서칩(120)과 유사한 사이즈를 가지며, 코어부재(110) 상에 배치되는 것이 아니라 코어부재(110)의 관통홀(110H)에 배치되며, 봉합재(130)로 적어도 일부가 봉합된다. 광학부재(181)는 이미지 센서칩(120)을 준비할 때 광학부(122) 상에 광학부재(181)를 접착제를 이용하여 부착한 후 다이싱 공정 등을 진행하여 도입할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 15는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100D)는 코어부재(110)의 관통홀(110H)에 이미지 센서칩(120)과 나란하게(Side-by-Side) 배치된 발광소자(182)를 더 포함한다. 발광소자(182)는 봉합재(130)에 의하여 적어도 일부가 봉합되며, 비아(133)를 통하여 재배선층(132)과 전기적으로 연결된다. 또한, 재배선층(132)을 통하여 이미지 센서칩(120)과도 전기적으로 연결될 수 있다. 발광소자(182)는 마이크로 발광소자(Micro LED) 등일 수 있으며, 이와 같이 광원을 내장하는 경우 광 인식률이 향상될 수 있다. 발광소자(182)는 웨이퍼 베어 다이 형태일 수 있다. 발광소자(182)의 상면도 코어부재(110)의 상면과 광학부(122)의 상면과 봉합재(130)의 상면과 실질적으로 동일 레벨에 위치할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 16은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100E)는 코어부재(110)의 관통홀(110H)에 이미지 센서칩(120)과 나란하게 배치된 컨트롤 집적회로(183) 및 수동부품(184)을 더 포함한다. 컨트롤 집적회로(183) 및 수동부품(184)은 각각 봉합재(130)로 적어도 일부가 봉합된다. 컨트롤 집적회로(183) 및 수동부품(184)은 각각 비아(133)를 통하여 재배선층(132)과 전기적으로 연결되며, 재배선층(132)을 통하여 이미지 센서칩(120)과 전기적으로 연결될 수 있다. 이러한 배치를 통하여 신호나 파워 전송 경로를 최소화할 수 있으며, 노이즈를 최소화할 수 있다. 컨트롤 집적회로(183)는 웨이퍼 베어 다이 형태일 수 있다. 수동부품(184)은 커패시터, 인덕터, 비즈 등의 공지의 수동부품일 수 있다. 컨트롤 집적회로(183) 및/또는 수동부품(184)의 상면과 광학부(122)의 상면과 봉합재(130)의 상면과 실질적으로 동일 레벨에 위치할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 17은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100F)는 코어부재(110)가 복수의 배선층(112a, 112b, 112c, 112d)을 포함한다. 구체적으로, 제1절연층(111a), 제1절연층(111a)의 양면에 배치된 제1배선층(112a) 및 제2배선층(112b), 제1절연층(111a) 상에 배치되며 제1배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제3배선층(112c), 제1절연층(111a) 상에 배치되어 제2배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 제4배선층(112d)을 포함한다. 또한, 제1절연층(111a)을 관통하며 제1배선층(112a) 및 제2배선층(112b)을 전기적으로 연결하는 제1비아(113a), 제2절연층(111b)을 관통하며 제1배선층(112a) 및 제3배선층(112c)을 전기적으로 연결하는 제2비아(113b), 및 제3절연층(111c)을 관통하며 제2배선층(112b) 및 제4배선층(112d)을 전기적으로 연결하는 제3비아(113c)를 포함한다. 코어부재(110)가 더 많은 수의 배선층(112a, 112b, 112c, 112d)를 포함하는바, 재배선층(132)을 더욱 간소화할 수 있다. 복수의 배선층(112a, 112b, 112c, 112d)은 재배선층(132)을 통하여 이미지 센서칩(120)의 제1 및 제2접속패드(121b, 121c)와 전기적으로 연결될 수 있다.
절연층(111a, 111b, 111c)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
배선층(112a, 112b, 112c, 112d)은 이미지 센서칩(120)의 접속패드(121b, 121c)를 재배선하는 역할을 수행할 수 있다. 배선층(112a, 112b, 112c, 112d)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결구조체 패드 등을 포함할 수 있다.
비아(113a, 113b, 113c)는 서로 다른 층에 형성된 배선층(112a, 112b, 112c, 112d)을 전기적으로 연결시키며, 그 결과 코어부재(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b, 113c) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113a, 113b, 113c)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제1비아(113a)는 모래시계 형상을 가질 수 있고, 제2 및 제3비아(113b, 113c)는 서로 반대 방향의 테이퍼 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 무기 필러, 및 절연 수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 무기 필러 및 절연 수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다.
제1배선층(112a) 및 제2배선층(112b)은 이미지 센서칩(120)의 제1면과 제2면 사이에 위치할 수 있다. 배선층(112a, 112b, 112c, 112d)의 두께는 재배선층(132)의 두께보다 두꺼울 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다. 한편, 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100E)의 내용이 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100F)에도 적용될 수 있음은 물론이다. 즉, 모순되지 않는 범위 내에서 각각의 일례에서 설명한 내용들은 조합될 수 있다.
도 18은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100G)는 상술한 다른 일례에 따른 팬-아웃 센서 패키지(100F)에 있어서, 코어부재(110)의 제1절연층(111a)을 관통하는 캐비티(111ah)에 내장된 수동부품(185)을 더 포함한다. 수동부품(185)은 제4배선층(112d)과 제3비아(113c)를 통하여 전기적으로 연결된다. 수동부품(185)은 커패시터, 인덕터, 비즈 등의 공지의 수동부품일 수 있다. 수동부품(185)은 제2절연층(111b)에 의하여 봉합될 수 있다. 수동부품(185)은 궁극적으로 재배선층(132)을 통하여 이미지 센서칩(120)과 전기적으로 연결될 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다. 한편, 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100E)의 내용이 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100G)에도 적용될 수 있음은 물론이다. 즉, 모순되지 않는 범위 내에서 각각의 일례에서 설명한 내용들은 조합될 수 있다.
도 19는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100H)는 코어부재(110)가 복수의 배선층(112a, 112b, 112c)를 포함한다. 구체적으로, 코어부재(110)는 제1절연층(111a), 제1절연층(111a)에 상면이 노출되도록 매립된 제1배선층(112a), 제1절연층(111a)의 제1배선층(112a)이 매립된 측의 반대측 상에 배치된 제2배선층(112b), 제1절연층(111a) 상에 배치되어 제2배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3배선층(112c)을 포함한다. 또한, 제1절연층(111a)을 관통하며 제1배선층(112a) 및 제2배선층(112b)을 전기적으로 연결하는 제1비아(113a), 및 제2절연층(111b)을 관통하며 제2배선층(112b) 및 제3배선층(112c)을 전기적으로 연결하는 제2비아(113b)를 포함한다. 마찬가지로, 코어부재(110)가 더 많은 수의 배선층(112a, 112b, 112c)을 포함하는바, 재배선층(132)의 간소화가 가능하다. 복수의 배선층(112a, 112b, 112c)은 재배선층(132)을 통하여 이미지 센서칩(120)의 제1 및 제2접속패드(121b, 121c)와 전기적으로 연결될 수 있다.
절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
배선층(112a, 112b, 112c)은 이미지 센서칩(120)의 접속패드(121b, 121c)를 재배선하는 역할을 수행할 수 있다. 배선층(112a, 112b, 112c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결구조체 패드 등을 포함할 수 있다.
비아(113a, 113b)는 서로 다른 층에 형성된 배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 코어부재(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113a, 113b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 비아(113a, 113b)는 서로 같은 방향의 테이퍼 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
제1배선층(112a)은 제1절연층(111a) 내부로 리세스 될 수 있다. 즉, 도면을 기준으로 제1배선층(112a)의 상면은 제1절연층(111a)의 상면과 단차를 가질 수 있다. 제2배선층(112b)은 이미지 센서칩(120)의 제1면과 제2면 사이에 위치할 수 있다. 코어부재(110)의 배선층(112a, 112b, 112c)의 두께는 재배선층(132)의 두께보다 두꺼울 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다. 한편, 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100E)의 내용이 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100H)에도 적용될 수 있음은 물론이다. 즉, 모순되지 않는 범위 내에서 각각의 일례에서 설명한 내용들은 조합될 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 센서 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: BGA 기판 2302: BGA 기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100A~100H: 팬-아웃 센서 패키지
110: 코어부재 111, 112a, 112b, 112c: 절연층
112a, 112b, 112c, 112d: 배선층 113, 113a, 113b, 113c: 비아
120: 이미지 센서칩 121: 이미지 센서용 집적회로
122: 광학부 121a: 바디
121b, 121c: 접속패드 123c: 실리콘관통비아
122a, 122b, 122c, 122d: 렌즈층 122M: 마이크로 렌즈
123: 웨이퍼 125: 포토 다이오드
130: 봉합재 130H: 비아홀
132: 재배선층 133: 비아
150: 패시베이션층 160: 언더범프금속층
170: 전기연결구조체 181: 광학부재
182: 발광소자 183: 컨트롤 집적회로
184, 185: 수동부품 190: 점착필름

Claims (15)

  1. 제1접속패드가 배치된 제1면과 상기 제1면의 반대측이며 제2접속패드가 배치된 제2면과 상기 제1면 및 제2면 사이를 관통하며 상기 제1 및 제2접속패드를 전기적으로 연결하는 실리콘관통비아를 갖는 이미지 센서용 집적회로 및 상기 이미지 센서용 집적회로의 제1면 상에 배치되며 복수의 렌즈층을 갖는 광학부를 포함하는 이미지 센서칩;
    상기 이미지 센서용 집적회로의 제2면의 적어도 일부를 덮는 봉합재;
    상기 봉합재 상에 배치된 재배선층; 및
    상기 봉합재의 적어도 일부를 관통하며, 상기 재배선층 및 상기 제2접속패드를 전기적으로 연결하는 비아; 를 포함하는,
    팬-아웃 센서 패키지.
  2. 제 1 항에 있어서,
    관통홀을 갖는 코어부재; 를 더 포함하며,
    상기 이미지 센서칩은 상기 관통홀에 배치되며,
    상기 봉합재는 상기 관통홀의 적어도 일부를 채우는,
    팬-아웃 센서 패키지.
  3. 제 2 항에 있어서,
    상기 코어부재의 상면과 상기 봉합재의 상면과 상기 광학부의 상면이 실질적으로 동일 레벨에 위치하는,
    팬-아웃 센서 패키지.
  4. 제 2 항에 있어서,
    상기 코어부재 및 상기 광학부 상에 배치된 광학부재; 를 더 포함하는,
    팬-아웃 센서 패키지.
  5. 제 2 항에 있어서,
    상기 광학부 상에 배치된 광학부재; 를 더 포함하며,
    상기 광학부재는 상기 관통홀에 배치된,
    팬-아웃 센서 패키지.
  6. 제 2 항에 있어서,
    상기 관통홀에 상기 이미지 센서칩과 나란하게 배치된 발광소자; 를 더 포함하며,
    상기 봉합재는 상기 발광소자의 적어도 일부를 봉합하며,
    상기 발광소자는 상기 비아를 통하여 상기 재배선층과 전기적으로 연결된,
    팬-아웃 센서 패키지.
  7. 제 6 항에 있어서,
    상기 발광소자는 마이크로 발광소자(Micro LED)인,
    팬-아웃 센서 패키지.
  8. 제 2 항에 있어서,
    상기 관통홀에 상기 이미지 센서칩과 나란하게 배치된 컨트롤 집적회로; 를 더 포함하며,
    상기 봉합재는 상기 컨트롤 집적회로의 적어도 일부를 봉합하며,
    상기 컨트롤 집적회로는 상기 비아를 통하여 상기 재배선층과 전기적으로 연결된,
    팬-아웃 센서 패키지.
  9. 제 8 항에 있어서,
    상기 관통홀에 상기 이미지 센서칩과 나란하게 배치된 수동부품; 을 더 포함하며,
    상기 봉합재는 상기 수동부품의 적어도 일부를 봉합하며,
    상기 수동부품은 상기 비아를 통하여 상기 재배선층과 전기적으로 연결된,
    팬-아웃 센서 패키지.
  10. 제 1 항에 있어서,
    상기 이미지 센서칩은 CIS(CMOS Image Sensor) 타입인,
    팬-아웃 센서 패키지.
  11. 제 1 항에 있어서,
    상기 봉합재는 감광성 절연물질을 포함하는,
    팬-아웃 센서 패키지.
  12. 제 2 항에 있어서,
    상기 코어부재는, 제1절연층, 및 상기 제1절연층의 양면에 배치된 제1배선층 및 제2배선층, 을 포함하며,
    상기 제1 및 제2배선층은 상기 재배선층과 전기적으로 연결된,
    팬-아웃 센서 패키지.
  13. 제 12 항에 있어서,
    상기 코어부재는, 상기 제1절연층 상에 배치되어 상기 제1배선층을 덮는 제2절연층, 상기 제2절연층 상에 배치된 제3배선층, 상기 제1절연층 상에 배치되어 상기 제2배선층을 덮는 제3절연층, 및 상기 제3절연층 상에 배치된 제4배선층, 을 더 포함하며,
    상기 제3 및 제4배선층은 상기 재배선층과 전기적으로 연결된,
    팬-아웃 센서 패키지.
  14. 제 13 항에 있어서,
    상기 제1절연층을 관통하는 캐비티에 내장된 수동부품; 을 더 포함하며,
    상기 수동부품은 상기 제4배선층과 비아를 통하여 전기적으로 연결된,
    팬-아웃 센서 패키지.
  15. 제 2 항에 있어서,
    상기 코어부재는, 제1절연층, 상기 제1절연층에 일면이 노출되도록 매립된 제1배선층, 상기 제1절연층의 상기 제1배선층이 매립된측의 반대측 상에 배치된 제2배선층, 상기 제1절연층 상에 배치되며 상기 제2배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3배선층, 을 포함하며,
    상기 제1 내지 제3배선층은 상기 재배선층과 전기적으로 연결된,
    팬-아웃 센서 패키지.
KR1020170167533A 2017-12-07 2017-12-07 팬-아웃 센서 패키지 KR102005351B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170167533A KR102005351B1 (ko) 2017-12-07 2017-12-07 팬-아웃 센서 패키지
TW107113317A TW201926584A (zh) 2017-12-07 2018-04-19 扇出型感測器封裝
US15/958,625 US20190181172A1 (en) 2017-12-07 2018-04-20 Fan-out sensor package
CN201810739514.7A CN109904179A (zh) 2017-12-07 2018-07-02 扇出型传感器封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167533A KR102005351B1 (ko) 2017-12-07 2017-12-07 팬-아웃 센서 패키지

Publications (2)

Publication Number Publication Date
KR20190067515A true KR20190067515A (ko) 2019-06-17
KR102005351B1 KR102005351B1 (ko) 2019-07-31

Family

ID=66697301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167533A KR102005351B1 (ko) 2017-12-07 2017-12-07 팬-아웃 센서 패키지

Country Status (4)

Country Link
US (1) US20190181172A1 (ko)
KR (1) KR102005351B1 (ko)
CN (1) CN109904179A (ko)
TW (1) TW201926584A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020002748T5 (de) 2019-06-07 2022-03-03 Mando Corporation Lenksteuervorrichtung, lenksteuerverfahren und lenkunterstützungssystem diese einschliessend

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323211A (zh) * 2018-03-28 2019-10-11 华立捷科技股份有限公司 发光芯片封装结构及封装方法
TWI685922B (zh) * 2019-02-22 2020-02-21 勝麗國際股份有限公司 晶片級感測器封裝結構
TWI701777B (zh) * 2019-10-22 2020-08-11 財團法人工業技術研究院 影像感測器封裝件及其製造方法
US11635566B2 (en) 2019-11-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of forming same
US20210359182A1 (en) * 2020-04-10 2021-11-18 Boe Technology Group Co., Ltd. Driving substrate, method for preparing the same, and display device
KR20220006784A (ko) 2020-07-09 2022-01-18 삼성전기주식회사 안테나 모듈
TWI831116B (zh) * 2022-01-17 2024-02-01 欣興電子股份有限公司 封裝結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079086A (ko) * 2007-02-26 2008-08-29 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비한 카메라 모듈 및 그 제조방법
KR20170121671A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3789365B2 (ja) * 2002-01-31 2006-06-21 シャープ株式会社 層内レンズ付き半導体装置およびその製造方法
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices
US20080191297A1 (en) * 2007-02-12 2008-08-14 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of the same
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置
US9252172B2 (en) * 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) * 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
JP6083573B2 (ja) * 2011-12-14 2017-02-22 パナソニックＩｐマネジメント株式会社 赤外線センサ
CN103000649B (zh) * 2012-11-22 2015-08-05 北京工业大学 一种cmos图像传感器封装结构及其制造方法
CN103021983B (zh) * 2012-11-22 2015-06-03 北京工业大学 一种晶圆级芯片尺寸封装及其制造方法
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US10064280B2 (en) * 2014-07-25 2018-08-28 Lg Innotek Co., Ltd. Printed circuit board
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US10931859B2 (en) * 2016-05-23 2021-02-23 InSyte Systems Light emitter and sensors for detecting biologic characteristics
CN107785357A (zh) * 2016-08-26 2018-03-09 意法半导体研发(深圳)有限公司 用于光学传感器封装体的防粘胶溢出帽盖

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079086A (ko) * 2007-02-26 2008-08-29 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비한 카메라 모듈 및 그 제조방법
KR20170121671A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020002748T5 (de) 2019-06-07 2022-03-03 Mando Corporation Lenksteuervorrichtung, lenksteuerverfahren und lenkunterstützungssystem diese einschliessend

Also Published As

Publication number Publication date
US20190181172A1 (en) 2019-06-13
KR102005351B1 (ko) 2019-07-31
CN109904179A (zh) 2019-06-18
TW201926584A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
KR101963292B1 (ko) 팬-아웃 반도체 패키지
KR102005351B1 (ko) 팬-아웃 센서 패키지
TWI670841B (zh) 扇出型感測器封裝以及包含該封裝的光學指紋感測器模組
KR101939046B1 (ko) 팬-아웃 반도체 패키지
KR101982044B1 (ko) 팬-아웃 반도체 패키지
JP6580728B2 (ja) ファン−アウト半導体パッケージモジュール
KR101901713B1 (ko) 팬-아웃 반도체 패키지
US10644046B2 (en) Fan-out sensor package and optical fingerprint sensor module including the same
KR101942742B1 (ko) 팬-아웃 반도체 패키지
KR101912290B1 (ko) 팬-아웃 반도체 패키지
KR101942740B1 (ko) 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
JP6598890B2 (ja) ファン−アウト半導体パッケージモジュール
KR101942746B1 (ko) 팬-아웃 반도체 패키지
KR101942744B1 (ko) 팬-아웃 반도체 패키지
KR102052804B1 (ko) 팬-아웃 센서 패키지
KR102039711B1 (ko) 팬-아웃 부품 패키지
JP2018093162A (ja) ファン−アウト半導体パッケージ
KR20180037406A (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20180032914A (ko) 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈
KR101973445B1 (ko) 팬-아웃 센서 패키지 및 카메라 모듈
KR101901712B1 (ko) 팬-아웃 반도체 패키지
KR101973431B1 (ko) 팬-아웃 반도체 패키지
KR102586890B1 (ko) 반도체 패키지
JP2018078274A (ja) イメージセンサー装置及びそれを含むイメージセンサーモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant