KR20190067053A - 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치 - Google Patents

확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치 Download PDF

Info

Publication number
KR20190067053A
KR20190067053A KR1020170167055A KR20170167055A KR20190067053A KR 20190067053 A KR20190067053 A KR 20190067053A KR 1020170167055 A KR1020170167055 A KR 1020170167055A KR 20170167055 A KR20170167055 A KR 20170167055A KR 20190067053 A KR20190067053 A KR 20190067053A
Authority
KR
South Korea
Prior art keywords
frequency
signal
touch
modulation
clock signal
Prior art date
Application number
KR1020170167055A
Other languages
English (en)
Other versions
KR102484873B1 (ko
Inventor
전재훈
박현규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170167055A priority Critical patent/KR102484873B1/ko
Priority to CN201811398721.7A priority patent/CN110058636B/zh
Priority to US16/208,761 priority patent/US10680586B2/en
Publication of KR20190067053A publication Critical patent/KR20190067053A/ko
Application granted granted Critical
Publication of KR102484873B1 publication Critical patent/KR102484873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 실시예들은 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치에 관한 것으로, 지터의 증가 및 입력 버퍼 메모리의 용량 증대 없이 EMI를 저감할 수 있는 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치를 제공할 수 있다.

Description

확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치{SPREAD SPECTRUM CLOCK GENERATOR, METHOD FOR GENERATING SPREAD SPECTRUM CLOCK AND DISPLAY DEVICE, TOUCH DISPLAY DEVICE USING THE SAME}
실시예들은 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치에 관한 것이다.
기술의 발전으로 인해 각종 전자 기기들이 처리해야 하는 데이터 양이 급격하게 증대되었으며, 이로 인해 전자 기기들의 동작 속도가 고속화 되어가고 있다.
데이터 양의 증가로 인한 전자 기기들의 고속화는 전자 기기 사이의 데이터 통신 속도의 고속화를 의미할 뿐만 아니라, 전자 기기의 내부의 각종 장치들 사이의 데이터 송수신 및 처리 속도의 고속화를 의미한다.
그리고 고속으로 데이터 처리를 수행하는 전자 기기는 일반적으로 고주파수의 클럭 신호를 생성하고, 생성된 클럭 신호를 기반으로 지정된 동작을 수행한다.
그러나 규칙적으로 생성되는 고주파수의 클럭 신호는 전자파 장해(Electro Magnetic Interference : 이하, EMI)를 유발한다. EMI는 주변 회로 및 기기에 오동작을 발생시킬 수 있다. 따라서 고속으로 동작하는 전자 기기는 EMI를 저감하기 위한 방안이 요구된다.
이와 같은 EMI를 줄이기 위한 다양한 방법 중, 클럭 신호의 주파수를 변조량(modulation rate)(또는 확산 비율)(δ)과 변조 주파수(modulation frequency)(fm)로 특징지어지는 변조 프로파일(modulation profile)에 따라 변조하여, 출력 신호의 주파수별 전력밀도를 줄이는 확산 스펙트럼 클럭 생성 방식이 대표적으로 알려져 있다.
확산 스펙트럼 클럭 생성기(Spread Spectrum Clock Generator : SSCG)는 출력 신호 주파수의 스펙트럼을 확산시켜, 출력 신호의 주파수의 전력 밀도를 줄여 EMI를 효과적으로 줄일 수 있는 방법으로 알려져 있다. SSCG는 전자 기기 내의 장치간 고속 인터페이스에 응용되고 있을 뿐만 아니라, 전자 기기간 통신 등에 널리 사용되고 있다.
특히 확산 스펙트럼 클럭 생성기(SSCG)는 최근에 고해상도화 및 대형화되어 가는 평면 표시 장치 등에도 이용되고 있다. 근래에는 평면 표시 장치로 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마 표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 평면 표시 장치의 고해상도화는 대용량의 영상 데이터 전송을 요구하며, 현재 상용화되고 있는 4K UHD(Ultra High Definition) 표시 장치에서는 12Gbps의 데이터 전송 속도를 필요로 하며, 향후 이용될 8K UHD 표시 장치의 의 경우에는 120Gbps의 전송 속도를 필요로 한다.
이와 더불어 표시장치의 대형화는 내부 선로의 길이를 길게 하게 되고, 짧은 상승 및 하강 전이 시간을 요구함으로 인해, 더 많은 전자파를 방사할 수 있도록 한다.
이로 인해 발생할 수 있는 EMI를 저감하기 위해, 현재는 표시장치에 확산 스펙트럼 클럭 생성기(SSCG)가 점차로 적용되고 있다.
확산 스펙트럼 클럭 생성기(SSCG)는 일반적으로 클럭 신호의 주파수를 변조하기 위한 변조 프로파일(Modulation Profile)로 사인파 변조 프로파일(Sine wave Modulation Profile), 삼각 변조 프로파일(Triangle Modulation Profile) 및 허쉬-키스 변조 프로파일(Hershey-Kiss modulation profile) 등을 이용할 수 있다.
이중 허쉬-키스 변조 프로파일의 경우, 변조된 클럭 신호의 전력 밀도가 상대적으로 균일하게 나타난다는 장점이 있지만, 구성이 복잡하다는 문제가 있다.
반면, 사인파 변조 프로파일, 삼각 변조 프로파일 의 경우, 변조된 클럭 신호의 최대 확산 주파수에서의 주파수별 전력밀도가 평균 전력 밀도치보다 크게 나타난다는 문제가 있다. 즉 EMI를 저감하는데 한계가 있다.
실시예들의 목적은 EMI를 저감할 수 있는 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치를 제공하는데 있다.
실시예들의 목적은 데이터 전송 시, 버퍼 메모리의 용량 증대없이 EMI를 저감할 수 있는 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치를 제공하는데 있다.
실시예들의 목적은 데이터 전송 시, 지터의 증대 없이 EMI를 저감할 수 있는 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치를 제공하는데 있다.
일측면에서, 본 발명의 실시예들은, 입력 클럭 신호를 변조 프로파일 신호에 따라 주파수 변조하여, 미리 설정된 중심 주파수를 기준으로 주파수가 가변되는 출력 클럭 신호를 생성하는 주파수 변조부 및 출력 클럭 신호의 주파수를 제어하기 위한 중첩 변조 프로파일을 생성하고, 중첩 변조 프로파일에 따라 변조 프로파일 신호를 생성하여 주파수 변조부로 출력하는 프로파일 생성부를 포함하는 확산 스펙트럼 클럭 발생기를 제공할 수 있다.
이러한 프로파일 생성부는, 시간-주파수 도메인에서 중심 주파수를 기준으로 미리 지정된 주기 및 진폭을 갖는 삼각 파형 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭을 가변하여 중첩 변조 프로파일을 생성할 수 있다.
중첩 변조 프로파일은, 시간-주파수 도메인에서 중심 주파수를 기준으로 가변되는 주기 및 변동폭에 의해 정의되는 삼각형의 면적이 일정하도록, 주기 및 변동폭이 서로 반비례하게 가변될 수 있다.
중첩 변조 프로파일은, 주기 및 변동폭이 미리 지정된 패턴에 따라 순차적으로 증감될 수 있다.
중첩 변조 프로파일은, 주기 및 변동폭이 랜덤하게 가변되는 패턴을 가질 수 있다.
주파수 변조부는, 변조 프로파일 신호에 의해 지정되는 분주비에 따라 출력 클럭 신호를 분주하고, 분주된 출력 클럭 신호와 입력 클럭 신호 사이의 위상차에 따라 출력 신호의 주파수를 가변하여 출력하는 분수형-N 위상고정루프(Fractional-N PLL)일 수 있다.
주파수 변조부는, 변조 프로파일 신호에 의해 지정되는 분주비에 따라 출력 클럭 신호를 분주하여, 분주 클럭 신호를 출력하는 분주기, 입력 클럭 신호와 분주 클럭 신호를 수신하여, 입력 클럭 신호와 분주 클럭 신호 사이의 위상차를 나타내는 위상차 신호를 출력하는 위상 주파수 검출기, 위상차 신호에 대응하는 전류 신호를 생성하여 출력하는 차지 펌프, 전류 신호에 대응하는 전압 제어 신호를 생성하는 루프 필터 및 전압 제어 신호에 따라 출력 클럭 신호의 주파수를 조절하여 출력하는 전압 제어 발진기를 포함할 수 있다.
프로파일 생성부는, 중심 주파수를 지정하는 중심 주파수 설정값과 중첩 변조 프로파일의 가변되는 주기 및 변동폭을 지정하는 타겟 설정값 및 증감율 설정값을 수신하여 중첩 변조 프로파일을 생성하고, 중첩 변조 프로파일의 주기마다 플래그 신호를 출력하는 제1 변조부, 중심 주파수 설정값과 초기 타겟 설정값 및 초기 증감율 설정값이 미리 저장된 레지스터부, 플래그 신호에 응답하여 미리 지정된 방식으로 스텝 인덱스를 생성하며, 스텝 인덱스와 초기 타겟 설정값 및 초기 증감율 설정값을 이용하여, 타겟 설정값 및 증감율 설정값을 계산하는 제2 변조부 및 중첩 변조 프로파일에 따라 출력 클럭 신호의 주파수를 제어하기 위한 변조 프로파일 신호를 생성하는 시그마-델타 변조부를 포함할 수 있다.
제1 변조부는, 주파수 변조부로부터 변조 프로파일 신호에 의해 지정되는 분주비에 따라 출력 클럭 신호를 분주한 분주 클럭 신호를 수신하고, 분주 클럭 신호에 응답하여, 시간-주파수 도메인에서 중심 주파수로부터 타겟 설정값에 의해 지정되는 최대 주파수 및 최소 주파수의 범위 이내에서 증감율 설정값에 의해 지정되는 주파수 간격에 따라 중첩 변조 프로파일을 순차적으로 증감시킬 수 있다.
제2 변조부는, 플래그 신호에 응답하여 스텝 인덱스를 생성하는 스텝 인덱스 생성부, 스텝 인덱스와 레지스터부에 미리 저장된 초기 제2 변조값을 이용하여, 중첩 변조량을 계산하고, 중첩 변조량으로부터 중첩 기울기를 계산하는 중첩 변조량 계산부, 중첩 변조량과 초기 타겟 설정값을 이용하여, 타겟 설정값을 계산하는 제1 곱셈기 및 중첩 기울기와 초기 증감율 설정값을 이용하여, 증감율 설정값을 계산하는 제2 곱셈기를 포함할 수 있다.
스텝 인덱스 생성부는, 플래그 신호가 수신되면, 미리 지정된 최대 스텝 수 이내의 범위에서 스텝 인덱스를 순차적으로 증감시켜 출력하는 업/다운 카운터 및 플래그 신호가 수신되면, 최대 스텝 수 범위 이내에서 스텝 인덱스를 랜덤하게 선택하여 출력하는 PRBS(Pseudorandom binary sequence) 발생부 중 적어도 하나를 포함할 수 있다.
제2 변조부는, 스텝 인덱스 생성부가 업/다운 카운터와 PRBS 발생부를 모두 포함하는 경우, 레지스터부에 저장된 선택 신호에 따라 업/다운 카운터와 PRBS 발생부 각각에서 출력되는 스텝 인덱스 중 하나를 선택하여, 중첩 변조량 계산부로 출력하는 스텝 인덱스 선택부를 더 포함할 수 있다.
업/다운 카운터는, 플래그 신호가 수신되면, 레지스터부로부터 스텝 간격(stp)을 수신하고, 스텝 간격에 따라 스텝 인덱스를 균일 또는 차등적으로 증감시킬 수 있다.
다른 측면에서, 본 발명의 실시예들은, 시간-주파수 도메인에서 미리 설정된 중심 주파수를 기준으로 삼각 파형 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭이 가변된 패턴의 중첩 변조 프로파일을 생성하는 단계, 중첩 변조 프로파일에 따라 입력 클럭 신호를 주파수 변조하여 중심 주파수를 기준으로 주파수가 가변되는 출력 클럭 신호를 생성하는 단계를 포함하는 확산 스펙트럼 클럭 발생 방법을 제공할 수 있다.
중첩 변조 프로파일은, 시간-주파수 도메인에서 중심 주파수를 기준으로 가변되는 주기 및 변동폭에 의해 정의되는 삼각형의 면적이 일정하도록, 주기 및 변동폭이 서로 반비례하게 가변될 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널, 다수의 데이터 라인을 구동하는 데이터 드라이버, 다수의 게이트 라인을 구동하는 게이트 드라이버, 시간-주파수 도메인에서 미리 설정된 중심 주파수를 기준으로 삼각 파형 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭이 가변된 패턴의 중첩 변조 프로파일을 생성하고, 중첩 변조 프로파일에 따라 입력 클럭 신호를 주파수 변조하여 중심 주파수를 기준으로 주파수가 가변되는 출력 클럭 신호를 생성하는 확산 스펙트럼 클럭 생성부 및 출력 클럭 신호를 수신하고, 출력 클럭 신호에 따라 데이터 드라이버 및 게이트 드라이버를 제어하는 컨트롤러를 포함하는 표시장치를 제공할 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 다수의 터치 전극이 배치된 터치 패널 및 터치 센싱을 위한 터치 기간을 정의하는 터치 동기신호에 따라, 펄스 타입의 터치 구동신호를 터치 패널로 출력하고 터치 유무 또는 터치 위치를 센싱하는 터치 회로를 포함하는 터치 표시장치를 제공할 수 있다.
이러한 터치 회로는, 시간-주파수 도메인에서 미리 설정된 중심 주파수를 기준으로 삼각 파형 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭이 가변된 패턴의 중첩 변조 프로파일을 생성하고, 중첩 변조 프로파일에 따라 입력 클럭 신호를 주파수 변조하여 중심 주파수를 기준으로 주파수가 가변되는 출력 클럭 신호를 생성하는 확산 스펙트럼 클럭 생성부, 출력 클럭 신호를 기반으로, 터치 기간에 터치 구동 신호를 다수의 터치 전극 중 하나 또는 그 이상의 터치 전극으로 공급하여 구동하고, 구동된 터치 전극으로부터 감지되는 터치 센싱 신호를 신호처리하여 센싱 데이터를 획득하는 터치 구동부, 출력 클럭 신호를 기반으로 터치 구동 신호를 생성하기 위한 터치 구동생성신호를 생성하고, 센싱 데이터를 수신하여 터치 유무 또는 터치 위치를 센싱하는 터치 컨트롤러 및 터치 구동생성신호에 따라 터치 구동 신호를 생성하여 터치 구동부로 출력하는 터치 구동신호 생성부를 포함하는 터치 표시장치를 제공할 수 있다.
이상에서 설명한 실시예들에 의하면, EMI를 저감할 수 있는 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치를 제공할 수 있다.
실시예들에 의하면, 데이터 전송 시, 데이터 수신 측의 버퍼 메모리의 용량 증대없이 EMI를 저감할 수 있는 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치를 제공할 수 있다.
실시예들에 의하면, 데이터 전송 시, 지터의 증대 없이 EMI를 저감할 수 있는 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 확산 스펙트럼 클럭 발생기의 개략적 구성을 나타낸다.
도 2는 도 1의 프로파일 생성부의 개략적 구성을 나타낸다.
도 3 내지 도 5는 본 발명의 실시예들에 따른 확산 스펙트럼 클럭 발생기의 변조 프로파일을 나타낸다.
도 6은 도 2의 제2 변조부의 구성을 상세하게 나타낸 도면이다.
도 7은 도 3 내지 도 5에 도시된 변조 프로파일의 시뮬레이션 결과를 나타낸다.
도 8은 도 7의 시뮬레이션 된 변조 프로파일에 따라 변조된 클럭 신호의 전력 스펙트럼에 대한 시뮬레이션 결과를 나타낸다.
도 9는 본 발명의 실시예들에 따른 확산 스펙트럼 클럭 발생 방법을 나타낸다.
도 10은 본 발명의 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 11은 본 발명의 실시예들에 따른 터치 표시장치의 개략적인 시스템 구성도이다.
도 12는 본 발명의 실시예들에 따른 터치 회로의 개략적 구성도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 확산 스펙트럼 클럭 발생기의 개략적 구성을 나타낸다.
도 1에서는 일예로 클럭 신호의 주파수가 삼각 변조 파형을 갖도록 변조하는 확산 스펙트럼 클럭 발생기(10)를 도시하였다.
도 1을 참조하면, 확산 스펙트럼 클럭 발생기(10)는 주파수 변조부(100) 및 프로파일 생성부(200)를 포함한다.
주파수 변조부(100)는 입력 클럭신호(CLKi)를 수신하고, 수신된 입력 클럭신호(CLKi)를 프로파일 생성부(200)로부터 인가되는 변조 프로파일 신호(mfs)에 따라 주파수 변조하여 주파수가 가변되는 출력 클럭신호(CLKo)를 출력한다.
프로파일 생성부(200)는 미리 설정된 중심 주파수(fcen)를 기준으로 시간-주파수 도메인에서 삼각 파형의 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭이 가변되는 중첩 변조 프로파일을 생성하고, 상기 중첩 변조 프로파일에 따라 변조 프로파일을 생성하여 주파수 변조부(100)로 출력한다.
주파수 변조부(100)는 위상 주파수 검출기(Phase Frequency Dectector)(PFD), 차지 펌프 (Charge pump)(CP), 루프 필터(Loop Filer)(LF), 전압제어 발진기(VCO) 및 분주기(MMD)를 포함하는 위상 고정 루프(Phase Lock Loop: 이하 PLL)로 구현될 수 있다.
위상 주파수 검출기(PFD)는 입력 클럭신호(CLKi)와 주파수 분주기(MMD)에서 출력 클럭신호(CLKo)가 주파수 분주되어 출력되는 분주 클럭신호(CLKm)를 수신하고, 수신된 입력 클럭신호(CLKi)와 분주 클럭신호(CLKm) 사이의 위상차를 나타내는 위상차 신호를 출력한다.
여기서 위상차 신호는 입력 클럭신호(CLKi)와 분주 클럭신호(CLKm) 사이의 위상차에 대응하는 전압 레벨을 갖는 신호로 출력될 수 있다.
또한 위상 주파수 검출기(PFD)는 입력 클럭신호(CLKi)의 위상이 분주 클럭신호(CLKm)의 위상보다 앞서는지 늦은 지에 따라 위상차 신호를 업 신호 또는 다운 신호로 구분하여 출력할 수도 있다.
차지 펌프(CP)는 위상차 신호를 수신하고, 수신된 위상차 신호에 대응하는 전류 신호를 생성하여 루프 필터(LF)로 출력한다. 즉 차지 펌프(CP)는 입력 클럭신호(CLKi)와 분주 클럭신호(CLKm) 사이의 위상차에 대응하는 전류 신호를 루프 필터(LF)로 출력한다.
루프 필터(LP)는 복수의 커패시터를 포함할 수 있으며, 차지 펌프(CP)에서 출력되는 전류 신호에 의해 복수개의 커패시터에 충/방전되는 전하량에 기초하여 전압 제어 발진기(VCO)로 인가되는 전압 제어 신호를 출력한다.
위상차 신호가 입력 클럭신호(CLKi)와 분주 클럭신호(CLKm) 사이의 위상차에 대응하는 전압 레벨을 갖는 신호로 출력되는 경우, 위상차 신호는 루프 필터(LP)로 직접 출력되도록 구성될 수도 있다.
그리고 루프 필터(LP)는 로우 패스 필터(low pass filter)로서의 기능도 수행하여 전압 제어 신호에 포함되는 잡음을 필터링할 수도 있다.
전압 제어 발진기(VCO)는 전압 제어 신호의 전압 레벨에 대응하는 주파수를 갖는 출력 클럭신호(CLKo)를 출력한다. 이때, 전압 제어 발진기(VCO)는 제어 전압의 전압 레벨 변화에 따라 출력 클럭신호(CLKo)의 주파수를 가변하여 출력한다.
분주기(MMD)는 전압 제어 발진기(VCO)로부터 수신되는 출력 클럭신호(CLKo)를 분주하여, 분주 클럭신호(CLKm)를 출력한다.
이때 분주기(MMD)는 프로파일 생성부(200)에서 수신되는 변조 프로파일 신호(mps)에 따라 주파수 분주비를 가변함으로써, 분주 클럭신호(CLKm)의 주파수를 제어할 수 있다.
여기서 분주기(MMD)는 일예로 주파수 분주비를 다양하게 가변할 수 있는 멀티-모듈러스 분주기(Multi Modulus Divider)로 구현될 수 있다. 멀티-모듈러스 분주기(또는 분수 N 분주기(Fractional-N Divider) 라고도 함)는 다중 주파수 대역들을 커버할 수 있으며, 미세한 주파수 스텝으로 주파수를 조절할 수 있어 주파수 합성기(frequency synthesizers) 또는 클럭 생성기 등에 종종 이용되는 분주기이다.
이러한 멀티-모듈러스 분주기를 이용하는 주파수 변조부(100)를 분수형-N 위상고정루프(Fractional-N PLL)라고도 한다.
즉 주파수 변조부(100)는 변조 프로파일 신호(mps)에 의해 지정되는 분주비에 따라 출력 클럭 신호(CLKo)를 분주하고, 분주 클럭신호(CLKm)와 입력 클럭 신호 분주 클럭신호(CLKi) 사이의 위상차에 따라 상기 출력 신호의 주파수를 가변하여 출력하는 분수형-N 위상고정루프로 구현될 수 있다.
한편, 프로파일 생성부(200)는 분주 클럭신호(CLKm)를 수신하여, 변조 프로파일 신호(mps)를 생성한다. 여기서 변조 프로파일 신호(mps)는 출력 클럭 신호(CLKo)의 주파수를 조절하여, 출력 클럭 신호(CLKo)의 주파수 스펙트럼을 확산 시키기 위한 신호로서, 분주기(MMD)의 분주비를 조절하는 신호이다.
기존의 확산 스펙트럼 클럭 발생기에서 프로파일 생성부는 일반적으로 클럭 신호의 주파수를 변조하기 위한 변조 프로파일로 사인파 변조 프로파일, 삼각 변조 프로파일 및 허쉬-키스 변조 프로파일을 생성하여 출력한다.
그러나 본 발명의 실시예들에서 프로파일 생성부(200)는 입력 클럭 신호(CLKi)를 단일 변조하는 삼각 변조 프로파일의 파형을 중첩하여 변조하는 중첩 변조 프로파일(Nested Modulation Profile: NMP)을 생성할 수 있다.
도 2는 도 1의 프로파일 생성부의 개략적 구성을 나타낸다.
도 2를 참조하면, 프로파일 생성부(200)는 레지스터부(REG), 제1 변조부(M1) 및 제2 변조부(M2)를 포함한다.
레지스터부(REG)는 프로파일 생성부(200)를 구동하기 위한 설정값(set)이 저장될 수 있다.
여기서 설정값(set)에는 주파수가 가변되는 출력 클럭 신호(CLKo)의 중심 주파수(fcen)에 대한 중심 주파수 설정값(cen)이 포함될 수 있다. 즉 출력 클럭 신호(CLKo)의 주파수는 중심 주파수(fcen)를 기준으로 증감할 수 있다.
그리고 설정값(set)에는 출력 클럭 신호(CLKo)의 주파수 가변 범위를 나타내는 타겟 설정값(tg)이 포함될 수 있다.
출력 클럭 신호(CLKo)의 주파수가 중심 주파수(fcen)를 기준으로 증감하므로, 타겟 설정값(tg)은 중심 주파수(fcen)를 기준으로 출력 클럭 신호(CLKo)의 조절 가능한 주파수 범위를 설정하기 위한 값으로, 중심 주파수(fcen)을 기준으로 하는 출력 클럭 신호(CLKo)의 주파수 변동폭으로 볼 수 있으며, 이는 시간-주파수 도메인에서 중첩 변조 프로파일(NMP)의 진폭으로 볼 수 있다.
일반적으로 확산 스펙트럼 클럭 생성기(10)는 생성된 출력 클럭 신호(CLKo)를 이용하는 시스템의 안정성을 위해, 중심 주파수(fcen)를 기준으로 대칭되도록 조절 가능한 주파수 범위를 설정한다. 즉 중심 주파수(fcen)와 주파수 범위에서의 최대 주파수 사이의 주파수 차 및 중심 주파수(fcen)와 최소 주파수 사이의 주파수 차는 동일하게 설정된다. 여기서 최대 주파수 또는 최소 주파수는 변조 프로파일의 피크(peak)로 나타난다.
이에 타겟 설정값(tg)은 최대 주파수 또는 최소 주파수와 중심 주파수(fcen) 사이의 주파수 차를 나타내는 절대값으로 설정될 수 있다.
다만 본 발명의 실시예에서 중첩 변조 프로파일은 중첩 변조에 의해 최대 주파수 또는 최소 주파수가 가변될 수 있다. 즉 타겟 설정값(tg)이 가변될 수 있다. 그러나 레지스터부(REG)는 가변되는 모든 타겟 설정값(tg)을 저장하지 않고, 초기 타겟 설정값(i_tg)만을 저장할 수도 있다.
이에 가변되는 타겟 설정값(tg)은 제2 변조부(M2)에 의해 조절될 수 있다.
한편, 설정값(set)에는 출력 클럭 신호(CLKo)의 주파수가 가변될 때, 가변되는 주파수 간격을 나타내는 증감율 설정값(inc)이 포함될 수 있다.
프로파일 생성부(200)는 분주 클럭 신호(CLKm)에 따라 주파수를 가변하므로, 증감율 설정값(inc)은 중첩 변조 프로파일의 기울기를 설정하기 위한 설정값이다. 즉 중첩 변조 프로파일은 최대 주파수 또는 최소 주파수뿐만 아니라 기울기도 가변될 수 있다.
특히 본 발명의 실시예들에서, 타겟 설정값(tg)과 증감율 설정값(inc)은 서로 반비례하게 가변될 수 있다. 예를 들어, 타겟 설정값(tg)가 증가하면, 증감율 설정값(inc)은 감소될 수 있다.
레지스터부(REG)는 초기 증감율 설정값(i_inc)만을 저장할 수 있으며, 이후 가변되는 증감율 설정값(i_inc)은 제2 변조부(M2)에 의해 조절될 수 있다.
제1 변조부(M1)는 분주 클럭 신호(CLKm)을 수신한다. 또한 제1 변조부(M1)는 레지스터부(REG)로부터 중심 주파수 설정값(cen)을 수신하고, 제2 변조부(M2)로부터 타겟 설정값(tg)과 증감율 설정값(inc)을 수신한다.
제1 변조부(M1)는 분주 클럭 신호(CLKm)가 수신되면, 중심 주파수 설정값(cen)에 의해 설정된 중심 주파수(fcen)로부터 증감율 설정값(inc)에 따라 변조 프로파일이 지정하는 주파수를 단계적으로 증가(또는 감소)시키고, 증가(또는 감소)되는 주파수가 타겟 설정값(tg)에 도달하면, 증감율 설정값(inc)에 따라 주파수를 단계적으로 감소(또는 증가)시킨다.
즉 제1 변조부(M1)는 중심 주파수(fcen)로부터 타겟 설정값(tg)에 의해 지정되는 주파수 변동폭 내에서 증감율 설정값(inc)에 의해 지정되는 주파수 간격으로 증가 및 감소되는 변조 프로파일을 생성한다.
이때, 제2 변조부(M2)가 타겟 설정값(tg) 및 증감율 설정값(inc)을 가변하지 않고, 고정된 타겟 설정값(tg) 및 증감율 설정값(inc)을 출력한다면, 제1 변조부는 도 3에 도시된 바와 같은 삼각 변조 프로파일을 생성할 수 있다.
제1 변조부(M1)는 일예로 타겟 설정값(tg) 및 증감율 설정값(inc)을 매개 변수로하고, 분주 클럭 신호(CLKm)에 응답하여 구동되는 업/다운 카운터(Up/Down Counter)로 구현될 수 있다.
제1 변조부(M1)가 업/다운 카운터(Up/Down Counter)로 구현되는 경우, 중심 주파수(fcen)는 업/다운 카운터의 초기값일 수 있으며, 증감율 설정값(inc)은 분주 클럭 신호(CLKm)가 수신될 때마다 증가 또는 감소되는 카운팅 값의 변동치일 수 있다. 그리고 타겟 설정값(tg)은 업/다운 카운터(Up/Down Counter)가 카운팅할 수 있는 최대 또는 최소값을 의미할 수 있다.
이때 업/다운 카운터는 분주 클럭 신호(CLKm)가 수신될 때마다, 증감율 설정값(inc)에 의해 지정된 변동치만큼 카운팅 값을 증가 또는 감소시키고, 카운팅 값이 타겟 설정값(tg)에 의해 지정된 최대 또는 최소값에 도달하게 되면, 변동치에 대한 부호를 변경하여, 카운팅 값을 감소 또는 증가 시킨다.
일예로 업/다운 카운터는 분주 클럭 신호(CLKm)에 따라 카운팅 값을 증가시키는 동안 최대값에 도달하게 되면, 변동치에 대한 부호를 변경함으로써, 이후 분주 클럭 신호(CLKm)가 수신되면, 카운팅 값을 점차로 감소시킬 수 있다.
그리고 제1 변조부(M1)는 중심 주파수(fcen)로부터 주파수가 증감되는 변조 프로파일이 최대값 및 최소값에 도달한 후, 다시 중심 주파수(fcen)에 도달하면, 플래그 신호(flag)를 제2 변조부(M2)로 출력한다.
즉 제1 변조부(M1)은 가변되는 중첩 변조 프로파일(NMP)의 주기마다 플래그 신호(flag)를 출력한다.
한편 제2 변조부(M2)는 레지스터부(REG)로부터 초기 타겟 설정값(i_tg)과 초기 증감율 설정값(i_inc)을 수신하고, 제1 변조부(M1)로부터 플래그 신호(flag)를 수신한다.
제2 변조부(M2)는 초기 구동시에 초기 타겟 설정값(i_tg)과 초기 증감율 설정값(i_inc)에 따라 타겟 설정값(tg) 및 증감율 설정값(inc)을 결정하여, 제1 변조부(M1)로 출력할 수 있다.
그리고 제2 변조부(M2)는 제1 변조부(M2)로부터 플래그 신호(flag)가 수신되면, 타겟 설정값(tg) 및 증감율 설정값(inc)을 미리 지정된 방식에 따라 다시 계산하여, 제1 변조부(M1)로 출력한다. 즉 제2 변조부는 중첩 변조 프로파일(NMP)의 주기마다 타겟 설정값(tg) 및 증감율 설정값(inc)을 가변할 수 있다.
이때 제2 변조부(M2)는 타겟 설정값(tg) 및 증감율 설정값(inc)을 규칙적으로 가변할 수도 있으며 랜덤하게 가변할 수도 있다.
상기한 바와 같이, 제1 변조부(M1)는 타겟 설정값(tg) 및 증감율 설정값(inc)이 고정된 값을 갖는 경우에, 삼각 변조 프로파일과 동일한 형태의 변조 프로파일을 생성하여 출력할 수 있다.
그러나 본 발명의 실시예들에서는 제2 변조부(M2)에 의해 타겟 설정값(tg) 및 증감율 설정값(inc)이 가변됨에 따라 삼각 변조 프로파일이 다시 변조될 수 있다. 즉 제1 변조부(M1)는 입력 클럭 신호(CLKi)에 대해 1차 변조를 수행하는 삼각 변조 프로파일의 파형에 대해 2차 변조를 추가로 수행하는 중첩 변조 프로파일(NMP)을 생성할 수 있다.
한편, 프로파일 생성부(200)는 시그마-델타 변조부(SDM)를 더 포함할 수 있다.
시그마-델타 변조부(SDM)는 제1 변조부(M1)로부터 중첩 변조 프로파일(NMP)을 수신하고, 수신된 중첩 변조 프로파일(NMP)에 따라 분주기(MMD)의 분주비를 조절하기 위한 변조 프로파일 신호(mps)를 생성한다.
이때 시그마-델타 변조부(SDM)는 변조 프로파일 신호(mps)를 디더링(dithering)할 수 있다.
프로파일 생성부(200)는 출력 클럭 신호(CLKo)에 의해 발생될 수 있는 EMI를 저감하기 위해, 중첩 변조 프로파일(NMP)을 생성하여 출력 클럭 신호(CLKo)의 주파수를 가변하지만, 중첩 변조 프로파일(NMP)이 특정 패턴을 갖고 규칙적으로 반복된다면, 이에 따른 잡음이 발생할 수 있다.
본 발명의 실시예들에서 제2 변조부(M2)에 의해 조절되는 중첩 변조 프로파일(NMP)의 변화 패턴이 규칙적으로 반복되는 경우에도 잡음이 발생할 수 있다. 특히 제2 변조부(M2)에 의해 조절되는 중첩 변조 프로파일(NMP)의 변화 패턴이 가청 주파수 대역(20Hz-20kHz)에 포함될 수도 있다.
이 경우, 확산 스펙트럼 클럭 발생기(10)가 소음을 유발할 수도 있다.
이에 시그마-델타 변조부(SDM)는 중첩 변조 프로파일(NMP)에 따라 결정되는 분주기(MMD)의 분주비가 불규칙적으로 조절되도록 변조 프로파일 신호(mps)를 생성함으로써, 확산 스펙트럼 클럭 발생기(10)에서 잡음 및 소음이 발생하는 것을 억제할 수 있다.
도 3 내지 도 5는 본 발명의 실시예들에 따른 확산 스펙트럼 클럭 발생기의 변조 프로파일을 나타낸다.
여기서 도 3은 제2 변조부(M2)가 타겟 설정값(tg) 및 증감율 설정값(inc)을 고정하여, 제1 변조부(M1)로 출력할 때 생성되는 변조 프로파일의 일예를 나타낸다.
도 3에 도시된 바와 같이, 제2 변조부(M2)가 타겟 설정값(tg) 및 증감율 설정값(inc)을 가변하지 않는 경우, 변조 프로파일은 단순한 삼각 변조 프로파일의 형태를 가진다. 그리고, 타겟 설정값(tg) 및 증감율 설정값(inc)이 고정된 값을 가지므로, 도 3은 제1 변조부(M1)에 의한 단일 변조 프로파일로 볼 수 있다.
도 3의 삼각 변조 프로파일은 캐리어 주파수(fc)로부터 변조 프로파일에 따라 변조되는 주파수가 캐리어 주파수(fc)보다 낮아지는 하향 주파수 확산을 위한 변조 프로파일을 나타낸다. 여기서 캐리어 주파수(fc)는 미리 지정된 출력 클럭 신호(CLKo)의 기본 주파수이다.
따라서 변조 프로파일에 의해 지정되는 최대 주파수는 캐리어 주파수(fc)가 될 수 있다.
한편 하향 변조 프로파일을 사용하는 것은 클럭 신호를 수신하는 수신측에서 출력 클럭 신호(CLKo)의 주파수가 가변되더라도 안정적으로 수신할 수 있도록 하기 위함이다.
도 3에서 삼각 변조 프로파일의 진폭은 캐리어 주파수(fc)로부터의 최대 확산 주파수(Δfc)이다.
최대 확산 주파수(Δfc)와 캐리어 주파수(fc)의 비를 변조비(modulation ratio)(δ)라 하면, 변조비(δ)는 δ % = Δfc / fc로 계산될 수 있다.
그리고 중심 주파수(fcen)로부터 변조 프로파일에 의해 지정되는 최대 주파수와 최소 주파수 사이의 주파수차는 최대 확산 주파수(Δfc)의 1/2 이다.
따라서 중심 주파수(fcen)로부터 최대 주파수 및 최소 주파수 사이의 주파수차는 Δfc/2 = fc×δ /2로 계산된다. 한편, 주기적으로 증감을 반복하는 삼각 변조 프로파일의 주기인 변조 주기(Tm)는 변조 주파수(fm)의 역수로서 1/fm 이다.
일반적으로 EMI를 감소시키기 위해서는 주파수의 분포 범위를 증가시키고, 전력 스펙트럼의 주파수 간격을 줄여야 한다. 즉 변조비(δ)를 증가시키고, 변조 주파수(fm)를 감소(변조 주기(Tm)을 증가)시켜야 한다.
이는 도 3의 시간(t)-주파수(f) 도메인의 삼각 변조 프로파일에서 중심 주파수(fcen)를 기준으로 변조비(δ)와 변조 주기(Tm), 즉 삼각 변조 프로파일의 주기 및 변동폭에 의해 정의되는 삼각형의 면적(A)이 증가될수록 EMI는 감소한다는 것을 의미한다.
여기서 삼각형의 면적(A)은 A=(f×t)/2 = fc×δ/8fm 으로 계산될 수 있다.
그러나 변조비(δ)의 증가는 더 큰 지터(jitter)를 유발하게 되며, 변조 주기(Tm)의 증가는 유발된 지터의 축적량을 증가시키는 요인이 된다. 즉 삼각형의 면적(A)은 누적되는 지터의 양에 비례하게 된다.
따라서 클럭 신호를 수신하는 수신측에 더 큰 용량의 입력 버퍼 메모리를 요구하게 된다. 여기서 입력 버퍼 메모리는 FIFO(First Input First Ouput) 메모리일 수 있다. 즉 EMI를 감소시키기 위해 삼각형의 면적(A)을 증가시키는 경우에는 FIFO 메모리의 용량이 증가되어야 한다.
뿐만 아니라, 대부분의 캐리어 주파수(fc)를 기준으로 하는 데이터 전송 채널(Channel)의 대역폭은 미리 결정되어 있으므로, 변조비(δ)를 임의로 증가시킬 수 없다.
결과적으로 EMI를 추가로 감소시키기 위해 삼각형의 면적(A)을 증가시키는 것은 용이하지 않다.
도 4 및 도 5의 변조 프로파일은 도 3의 삼각 변조 프로파일을 다시 변조한 중첩 변조 프로파일(NMP)의 일예이다.
도 4는 제2 변조부(M2)가 타겟 설정값(tg) 및 증감율 설정값(inc)을 미리 지정된 패턴에 따라 규칙적으로 가변하면서 제1 변조부(M1)로 출력할 때 생성되는 변조 프로파일의 일예를 나타낸다.
도 4의 중첩 변조 프로파일(NMP)은 타겟 설정값(tg) 및 증감율 설정값(inc)을 미리 지정된 패턴에 따라 조절하여, 삼각 변조 프로파일의 변조비(δ)와 변조 주기(Tm)가 규칙적으로 가변되도록 한다.
여기서 제2 변조부(M2)는 제1 변조부(M1)로부터 플래그 신호(flag)가 수신될 때 마다, 타겟 설정값(tg)이 점차로 증가 또는 감소하도록 가변하여, 중첩 변조 프로파일의 변동폭을 조절할 수 있다.
이러한 타겟 설정값(tg)의 증가 및 감소에 따른 중첩 변조 프로파일의 파형 변화는 일종의 진폭 변조(amplitude modulation : AM) 방식으로 볼 수 있다.
다만, 본 발명에서는 제2 변조부(M2)가 타겟 설정값(tg)만을 가변하지 않고, 증감율 설정값(inc)을 타겟 설정값(tg)과 함께 가변하는 점에서 진폭 변조 방식과 차이가 있다. 즉 제2 변조부(M2)는 중첩 변조 프로파일(NMP)의 변동폭과 기울기를 함께 가변하며, 이때 타겟 설정값(tg)과 증감율 설정값(inc)의 변화가 서로 반비례 관계가 되도록 조절할 수 있다.
따라서 중첩 변조 프로파일(NMP)의 파형의 주기는 진폭의 변화에 반비례하여 감소 또는 증가된다.
이로 인해 중첩 변조 프로파일(NMP)에서 중심 주파수(fcen)를 기준으로 변조비(δ)와 변조 주기(Tm)에 의해 정의되는 삼각형의 면적(A)은 타겟 설정값(tg) 및 증감율 설정값(inc)이 가변됨에도 일정하게 유지될 수 있다.
도 4에서 제2 변조부(M2)에 의해 타겟 설정값(tg)이 가변될 수 있는 최대 스텝 수를 N(도 4에서는 일예로 4)이라 하고, n은 스텝 인덱스(step index)로서, 도 4 에서 스텝 인덱스(n)은 최대 스텝 수(N)로부터 1로 그리고 다시 N으로 주기적으로 변화한다. 여기서 스텝 인덱스(n)는 제2 변조부(M2)에 의해 설정되는 중첩 변조값(nested modulated value)으로 볼 수 있다.
또한 주기적으로 변화하는 스텝 인덱스(n)는 최대 스텝 수(N) 이내에서 도 4에 도시된 바와 같이, (4, 3, 2, 1, 2, 3, 4)로 균일하게 가변될 수도 있으나, 차등적으로 가변될 수도 있다.
일예로 최대 스텝 수(N)가 8인 경우, 스텝 인덱스(n)는 (8, 4, 2, 1, 2, 4, 8)과 같이 가변될 수도 있다. 이러한 스텝 인덱스(n)의 변동 간격, 즉 스텝 간격(stp) 또한 레지스터부(REG)에 미리 저장되어 제2 변조부(M2)로 전송될 수 있다.
그리고 cδ1(n) 및 cfm1(n)은 각 스텝 인덱스(n)에 따라 가변된 타겟 설정값(tg)에 의해 변경되는 가변 제1 변조비 및 가변 제1 변조 주파수를 의미한다.
또한 δ1 은 가변 제1 변조비의 최대값을 나타내고, fm1 은 가변 제1 변조 주파수의 최대값을 나타낸다. 따라서 최대 제1 변조비(δ1)는 δ1 = max (cδ1(n))이고, 최대 제1 변조 주파수(fm1)는 fm1 = max (cfm1(n))이다.
여기서 가변 제1 변조비(cδ1(n))와 가변 제1 주파수(cfm1(n))는 각각 cδ1 (n) = δ1×(n/N) 및 cfm1(n) = fm1×(N/n)로 계산된다.
따라서 스텝 인덱스(n)이 가변됨에 따라 가변 제1 변조비(cδ1(n))가 증가 또는 감소하며, 가변 제1 변조 주파수(cfm1(n))는 가변 제1 변조비(cδ1(n))와의 곱이 균일하게 유지되도록 감소 또는 증가된다.
따라서 삼각형의 면적(A)은 스텝 인덱스(n)이 가변되어도 동일하게 유지될 수 있다. 도 4에서 삼각형의 면적(A)은 도 3의 삼각형 면적(A)와 동일하며, A = fc×δ/8fm = 1/2×(fc×δ1×(1-δ2)/2)×(Tm1/2(1-δ2))=(fc×δ1)Tm1/8= fc×cδ1(n) / 8cfm1(n)로 계산될 수 있다.
제2 변조부(M2)에 의한 제2 변조비(δ2)는 가변 제1 변조비(cδ1)의 변화량에 따라 결정되며, (N-1)/N으로 정의될 수 있다.
한편, 제2 변조부(M2)에 의한 제2 변조 주파수(fm2)는 가변 제1 변조 주파수(cfm1)가 변경되는 빈도로 정의되며 1/N에 비례한다.
결과적으로, 가변 제1 변조비(cδ1(n))만큼 변화하는 파워 스펙트럼은 가변 제1 변조 주파수(cfm1(n))에 의해 보상된다.
그리고 도 3에 도시된 단일 변조 프로파일의 주파수 분포 규칙성을 제2 변조부(M2)가 가변 제1 변조비(cδ1(n)) 및 가변 제1 변조 주파수(cfm1(n))로 변화시키므로, 중첩 변조 프로파일에서는 다양한 조합의 주파수 분포가 발생된다.
이로 인해 중첩 변조 프로파일에 의해 변조된 출력 클럭 신호(CLKo)에 대한 전력 스펙트럼의 주파수 간격은 도 3의 단일 변조 프로파일이 변조 주파수(fm)인데 비해, 제2 변조 주파수(fm2)로 감소한다.
도 3과 도 4를 비교하면, 제2 변조 주파수(fm2)는 변조 주파수(fm)에 비해 매우 작다(fm2 << fm).
따라서 중첩 변조 프로파일에 따라 주파수가 가변되는 출력 클럭 신호(CLKo)에 전력 스펙트럼은 단일 변조 프로파일에 따른 출력 클럭 신호(CLKo)에 비해 더 작은 진폭을 갖는 보다 좁은 영역에서 확산 될 수 있다.
삼각형의 면적(A)이 도 3에서와 동일하게 유지되므로, 수신측의 입력 버퍼 메모리의 크기 또한 증가될 필요가 없다. 그러나 중첩 변조 프로파일에서는 규칙적으로 변조되는 단일 변조 프로파일을 추가 변조함으로써, 다양한 조합의 주파수 분포를 발생시키며, 이로 인해 EMI를 저감시킬 수 있다.
결과적으로 입력 버퍼 메모리의 크기를 증가시키지 않고서도, EMI를 저감시킬 수 있다.
뿐만 아니라 중첩 변조 프로파일의 최대 기울기는 삼각 변조 프로파일의 기울기 이하이므로, 최대 순환 주기에서의 지터 또한 삼각 변조 프로파일과 동등하거나 이하로 나타나게 되며, 데이터 전송 속도가 저하되지 않는다.
도 5는 제2 변조부(M2)가 타겟 설정값(tg) 및 증감율 설정값(inc)을 랜덤하게 가변하면서 제1 변조부(M1)로 출력할 때 생성되는 변조 프로파일의 일예를 나타낸다.
도 5에서도 타겟 설정값(tg)이 가변될 수 있는 최대 스텝 수(N)가 도 4에서와 마찬가지로 4인 것으로 가정하였다. 따라서 1 ~ N 사이의 범위에서 가변될 수 있는 스텝 인덱스(n)는 1 ~ 4 의 값을 갖는다.
다만, 제2 변조부(M2)가 플래그 신호(flag)가 수신될 때마다 타겟 설정값(tg) 및 증감율 설정값(inc)을 랜덤하게 가변함에 따라 스텝 인덱스(n)는 랜덤하게 선택된다.
이에 가변 제1 변조비(cδ1(n))와 가변 제1 변조 주파수(cfm1(n))가 도 4에서와 달리 랜덤하게 가변된다.
여기서 플래그 신호(flag)는 가변 제1 변조 주파수(cfm1(n))의 역수인 가변 제1 변조 주기(Tm1)마다 제1 변조부(M1)에서 출력되므로, 가변 제1 변조비(cδ1(n))와 가변 제1 변조 주파수(cfm1(n))는 가변 제1 변조 주기(Tm1) 동안은 가변되지 않는다.
즉 가변 제1 변조 주기(Tm1)내에서 중심 주파수(fcen)를 기준으로하는 2개의 삼각형은 대칭되는 형태를 갖는다. 이는 지터가 축적되는 것을 방지하기 위함이다.
제2 변조부(M2)가 타겟 설정값(tg) 및 증감율 설정값(inc)을 랜덤하게 가변함에 따라 도 5의 중첩 변조 프로파일은 도 4의 중첩 변조 프로파일보다 EMI를 더 줄일 수 있다.
그리고 이 경우에도 삼각형의 면적(A)이 동일하게 유지되므로, 입력 버퍼 메모리의 크기는 동일하게 유지될 수 있다.
도 6은 도 2의 제2 변조부의 구성을 상세하게 나타낸 도면이다.
도 6을 참조하면, 제2 변조부(M2)는 스텝 인덱스 생성부(610), 스텝 인덱스 선택부(620), 중첩 변조량 계산부(630) 및 2개의 곱셈기(640, 650)를 포함한다.
우선 스텝 인덱스 생성부(610)는 제1 변조부(M1)에서 플래그 신호(flag)가 수신되면, 스텝 인덱스(n)을 생성하여 출력한다.
이때 스텝 인덱스 생성부(610)는 미리 지정된 패턴에 따라 스텝 인덱스(n)을 생성하여 출력할 수도 있다. 또한 스텝 인덱스 생성부(610)는 스텝 인덱스(n)을 랜덤하게 생성하여 출력할 수도 있다.
만일 스텝 인덱스 생성부(610)가 미리 지정된 패턴에 따라 스텝 인덱스(n)을 생성하는 경우, 스텝 인덱스 생성부(610)는 플래그 신호(flag)에 응답하여 스텝 인덱스(n)을 지정된 범위 이내에서 순차적으로 증가 또는 감소시켜 출력하는 업/다운 카운터(UDC)로 구현 될 수 있다.
이때 업/다운 카운터(UDC)가 스텝 인덱스(n)을 가변하는 범위, 즉 스텝 인덱스(n)의 범위는 레지스터부(REG)에 의해 미리 지정될 수 있다. 이에 업/다운 카운터(UDC)는 플래그 신호(flag)가 수신되면, 스텝 인덱스(n)를 순차적으로 지정된 크기만큼 증가(또는 감소)시키고, 지정된 범위에 도달하게 되면, 스텝 인덱스(n)을 순차적으로 지정된 크기만큼 감소(또는 증가)시킨다. 즉 스텝 인덱스(n)이 최대 스텝 수(N) 이내에서 반복적으로 증감할 수 있도록 한다.
또한 업/다운 카운터(UDC)는 레지스터부(REG)로부터 스텝 간격(stp)을 수신하고, 수신된 스텝 간격에 따라 순차적으로 증가 또는 감소하는 스텝 인덱스(n)의 변화량을 가변할 수 있다.
즉 상기한 바와 같이, 업/다운 카운터(UDC)는 스텝 인덱스(n)를 (4, 3, 2, 1, 2, 3, 4)로 균일하게 가변하거나, (8, 4, 2, 1, 2, 4, 8)과 같이 차등적으로 가변할 수 있다.
한편, 스텝 인덱스 생성부(610)가 스텝 인덱스(n)을 랜덤하게 생성하는 경우, 스텝 인덱스 생성부(610)는 플래그 신호(flag)에 응답하여 스텝 인덱스(n)을 랜덤하게 생성하는 PRBS(Pseudorandom binary sequence) 발생부(PRBS)를 포함할 수 있다.
스텝 인덱스 생성부(610)는 업/다운 카운터(UDC)와 PRBS 발생부(PRBS) 중 적어도 하나를 포함하도록 구성될 수 있다. 그러나 스텝 인덱스 생성부(610)가 업/다운 카운터(UDC)와 PRBS 발생부(PRBS)를 모두 포함하는 경우, 제2 변조부(M2)는 업/다운 카운터(UDC)에서 생성된 스텝 인덱스(n)와 PRBS 발생부(PRBS)에서 생성된 스텝 인덱스(n) 중 하나를 선택하기 위한 스텝 인덱스 선택부(620)를 포함할 수 있다.
스텝 인덱스 선택부(620)는 레지스터부(REG)로부터 선택 신호(sel)를 수신하고, 수신된 선택 신호(sel)에 따라 업/다운 카운터(UDC)에서 생성된 스텝 인덱스(n)와 PRBS 발생부(PRBS)에서 생성된 스텝 인덱스(n) 중 하나를 선택하여 중첩 변조량 계산부(630)로 전송한다.
만일 스텝 인덱스 생성부(610)가 업/다운 카운터(UDC)와 PRBS 발생부(PRBS) 중 적어도 하나만을 포함하는 경우, 스텝 인덱스 선택부(620)는 생략될 수 있다.
중첩 변조량 계산부(630)는 스텝 인덱스 선택부(620)로부터 스텝 인덱스(n)를 수신하고, 수신된 스텝 인덱스(n)를 미리 지정된 초기 제2 변조비(i_δ2)를 이용하여, 중첩 변조량(α)를 계산한다.
여기서 초기 제2 변조비(i_δ2)는 제2 변조부(M2)의 제2 변조비(δ2)의 초기값을 의미하며, 0이 아닌 고정된 상수 값을 갖는다. 여기서 중첩 변조량 계산부(630)가 제2 변조비(δ2)가 아닌 초기 제2 변조비(i_δ2)를 이용하여, 중첩 변조량(α)를 계산하는 것은 제2 변조비(δ2) 또한 가변될 수 있기 때문이다.
도 4에 도시된 바와 같이, 스텝 인덱스(n)를 (4, 3, 2, 1, 2, 3, 4)로 균일하게 가변되는 경우, 제2 변조비(δ2)는 초기 제2 변조비(i_δ2)와 동일한 고정값으로 설정될 수 있다.
그러나 스텝 인덱스(n)가 차등적으로 가변되거나, 도 5에서와 랜덤하게 가변되는 경우, 제2 변조비(δ2) 또한 가변된다. 그리고 이렇게 가변되는 제2 변조비(δ2)는 계산적으로 도출하기 어렵다. 이에 본 발명에서는 고정된 초기 제2 변조비(i_δ2)와 스텝 인덱스(n)에 의해 계산되는 중첩 변조량(α)을 이용한다.
중첩 변조량(α)은 일예로 초기 제2 변조비(i_δ2)와 스텝 인덱스(n)의 곱(α = i_δ2 × n)으로 계산될 수 있다.
여기서 중첩 변조량(α)는 중첩 변조 프로파일(NMP)의 가변되는 타겟 설정값(tg)을 조절하기 위한 값이다.
한편, 중첩 변조량 계산부(630)는 중첩 변조량(α)이 계산되면, 중첩 변조량(α)으로부터 중첩 기울기(α2)를 계산할 수 있다. 중첩 변조량(α)이 중첩 변조 프로파일(NMP)의 타겟 설정값(tg)을 조절하기 위한 값이라면, 중첩 기울기(α2)는 중첩 변조 프로파일(NMP)의 기울기를 조절하기 위한 값으로, 증감율 설정값(inc)을 조절하기 위한 값이다.
중첩 기울기(α2)는 일예로 중첩 변조량(α)의 제곱값으로 계산될 수 있다.
2개의 곱셈기(640, 650) 중 제1 곱셈기(640)는 중첩 변조량 계산부(630)에서 계산된 중첩 변조량(α)과 레지스터부(REG)로부터 수신되는 초기 타겟 설정값(i_tg)을 곱하여, 타겟 설정값(tg)을 획득한다. 그리고 획득된 타겟 설정값(tg)을 제1 변조부(M1)로 출력한다.
한편, 제2 곱셈기(650)는 중첩 변조량 계산부(630)에서 계산된 중첩 기울기(α2)와 레지스터부(REG)로부터 수신되는 초기 증감율 설정값(i_inc)을 곱하여 증감율 설정값(inc)을 획득하고, 획득된 증감율 설정값(inc)을 제1 변조부(M1)로 출력한다.
이에 제1 변조부(M1)는 분주 클럭 신호(CLKm)가 수신되면, 중심 주파수(fcen)로부터 타겟 설정값(tg)에 의해 지정되는 주파수 가변 범위 내에서 증감율 설정값(inc)에 의해 지정되는 주파수 가변 크기 단위로 증가 및 감소되는 변조 프로파일을 생성한다.
도 7은 도 3 내지 도 5에 도시된 변조 프로파일의 시뮬레이션 결과를 나타내고, 도 8은 도 7의 시뮬레이션 된 변조 프로파일에 따라 변조된 클럭 신호의 전력 스펙트럼에 대한 시뮬레이션 결과를 나타낸다.
도 7에서 (a)는 도 3에 도시된 변조 프로파일의 시뮬레이션 결과로서, 타겟 설정값(tg) 및 증감율 설정값(inc)이 고정된 삼각 변조 프로파일을 나타낸다.
(a)에서 변조 주파수(fm)은 300kHz이고, 변조율(δ)은 1.5%이다.
(b) 및 (c)는 각각 도 4 및 도 5에 도시된 중첩 변조 프로파일을 나타내며, 제1 변조율(δ1 = max (cδ1(n)))과 제1 변조 주파수 (fm1 = max (cfm1(n)))은 (a)에서와 같이 1.5%이다.
(b) 및 (c)에서는 최대 스텝 수(N)은 8인 경우를 도시하였다. 그리고 (b)에서 스텝 간격(stp)은 1이다.
도 8의 (a)에 도시된 삼각 변조 프로파일에 비해, (b)에 도시된 순차 중첩 변조 프로파일은 전력 스펙트럼의 피크가 6dB감소하였으며, (c)에 도시된 랜덤 중첩 변조 프로파일은 전력 스펙트럼의 피크가 11dB감소하였음을 알 수 있다. 즉 EMI가 감소되었음을 알 수 있다.
표 1은 변조 프로파일에 따른 EMI 감소량을 비교하였다.
Figure pat00001
표 1에서 Nested 는 순차 중첩 변조 프로파일을 나타내고, Nested with RM은 랜덤 중첩 변조 프로파일을 나타내며, Triangular은 삼각 변조 프로파일을 나타내고, Hershey-Kiss는 허쉬-키스 변조 프로파일을 나타낸다.
표1 에서 step는 스텝 간격(stp)을 나타내며, step=/2는 스텝 인덱스(n)가 (8, 4, 2, 1, 2, 4, 8)와 같이 차등적으로 가변되는 경우를 나타낸다.
표 1에서 변조 주파수(fm)와 제1 변조 주파수(fm1)은 150kHz이고, 변조율(δ)와 제1 변조율(δ1)은 1.5%이다. 그리고 순차 중첩 변조 프로파일의 제2 변조율(δ2)은 87.5%이고, 제2 변조 주파수(fm2)는 스텝 간격(stp)이 /2일 때, 7.14kHz이며, 스텝 간격(stp)이 1일 때, 4.35kHz로 설정되었다.
표 1에 나타난 바와 같이, 스펙트럼 분석기의 해상도 대역폭 (resolution bandwidth : 이하 RBW)가 1KHz 인 경우, 랜덤 중첩 변조 프로파일이 가장 큰 EMI 감소값을 나타내고, 순차 중첩 변조 프로파일이 다음으로 큰 EMI 감소값을 나타냄을 알 수 있다.
표 1에서 순차 중첩 변조 프로파일에서도 스텝 간격(stp)이 1로 균일한 경우보다, 스텝 간격(stp)이 차등적인 값을 가질 때, EMI는 더욱 저감됨을 알 수 있다.
특히 본 발명에 따른 중첩 변조 프로파일은 변조 프로파일을 중첩 변조함에도 불구하고, 중심 주파수(fcen)를 기준으로 변조비(δ)와 변조 주기(Tm)에 의해 정의되는 삼각형의 면적(A)이 균일하게 됨에 따라 지터를 증대시키지 않으므로, FIFO 메모리의 크기를 기존과 동일하게 유지할 수 있다.
도 9는 본 발명의 실시예들에 따른 확산 스펙트럼 클럭 발생 방법을 나타낸다.
도 1 내지 8을 참조하여, 도 9의 확산 스펙트럼 클럭 발생 방법을 설명하면, 우선 확산 스펙트럼 클럭 발생기(10)의 프로파일 생성부(200)가 레지스터부(REG)에 미리 저장된 중심 주파수 설정값(cen)과 초기 타겟 설정값(i_tg) 및 초기 증감율(i_inc)을 획득한다(S910).
여기서 중심 주파수 설정값(cen)은 가변되는 출력 클럭 신호(CLKo)의 중심 주파수(fcen)에 대한 설정값이고, 초기 타겟 설정값(i_tg)은 중첩 변조에 의해 가변되는 최대 주파수 또는 최소 주파수와 중심 주파수(fcen) 사이의 주파수 차에 대한 설정값 중 미리 지정되는 초기값이며, 초기 증감율 설정값(i_inc)은 중첩 변조에 의해 가변되는 중첩 변조 프로파일의 기울기에 대한 초기값이다.
그리고 프로파일 생성부(200)의 제2 변조부(M2)는 미리 지정된 방식에 따라 생성되는 스텝 인덱스(n)와 초기 타겟 설정값(i_tg) 및 초기 증감율(i_inc)에 따라 타겟 설정값(tg)과 증감율 설정값(inc)을 계산한다(S920).
여기서 스텝 인덱스(n)는 미리 지정된 범위 이내에서, 지정된 패턴에 따라 순차적으로 생성될 수도 있으며, 랜덤하게 생성될 수도 있다. 그리고 순차적으로 생성되는 스텝 인덱스(n)은 균등한 변화량에 따라 가변되면서 생성될 수도 있으며, 변화량이 차등적으로 가변되면서 생성될 수도 있다.
한편, 타겟 설정값(tg)은 초기 제2 변조비(i_δ2)와 스텝 인덱스(n)에 따라 계산되는 중첩 변조량(α)과 초기 타겟 설정값(i_tg)의 곱으로 계산 될 수 있다.
또한 증감율 설정값(inc)은 중첩 변조량(α)의 제곱으로 계산되는 중첩 기울기(α2)와 초기 증감율(i_inc)의 곱으로 계산될 수 있다.
제2 변조부(M2)에서 타겟 설정값(tg)과 증감율 설정값(inc)이 계산되면, 제1 변조부(M1)가 중심 주파수 설정값(cen)과 타겟 설정값(tg)과 증감율 설정값(inc)을 이용하여 중첩 변조 프로파일(NMP)을 생성한다(S930).
여기서 중첩 변조 프로파일(NMP)은 삼각 변조 프로파일 형태로 규칙적으로 변조되는 단일 변조 프로파일을 중심 주파수 설정값(cen)과 타겟 설정값(tg)과 증감율 설정값(inc)에 따라 변조하여 생성되는 프로파일이다.
특히 본 발명에서 중첩 변조 프로파일(NMP)은 타겟 설정값(tg)과 증감율 설정값(inc)이 가변되더라도, 시간-주파수 도메인에서, 중심 주파수(fcen)를 기준으로 출력 클럭신호(CLKo)의 가변되는 변조비(cδ1(n))와 가변되는 변조 주기(cfm1(n))에 의해 정의되는 삼각형의 면적(A)이 항시 일정(A = fc×cδ1(n) / 8cfm1(n))하게 유지된다.
중첩 변조 프로파일(NMP)이 생성되면, 프로파일 생성부(200)는 생성된 중첩 변조 프로파일(NMP)에 따라 주파수 변조부(100)에서 분주기(MMD)의 주파수 분주비를 가변하기 위한 변조 프로파일 신호(mps)를 생성하여 출력한다.
그리고 분주기(MMD)는 변조 프로파일 신호(mps)에 따른 주파수 분주비로 전압 제어 발진기(VCO)로부터 수신되는 출력 클럭신호(CLKo)를 분주하여, 분주 클럭신호(CLKm)를 출력함으로써, 입력 클럭 신호(CLKi)와 분주 클럭신호(CLKm) 사이의 위상차에 대응하는 출력 클럭신호(CLKo)가 출력되도록 한다(S940).
여기서 프로파일 생성부(200)는 중심 주파수(fcen)로부터 주파수가 증감되는 변조 프로파일이 최대값 및 최소값에 도달한 후, 다시 중심 주파수(fcen)에 도달하면, 즉 변조 프로파일의 1주기에 도달하면, 플래그 신호(flag)를 생성하고, 생성된 플래그 신호(flag)에 따라 스텝 인덱스(n)를 가변하여, 타겟 설정값(tg)과 증감율 설정값(inc)을 다시 계산함으로써, 타겟 설정값(tg)과 증감율 설정값(inc)이 변조 프로파일의 1주기마다 가변될 수 있도록 한다.
즉 단일 변조 프로파일인 삼각 변조 프로파일의 파형에 대해 2차 변조가 추가로 수행된 중첩 변조 프로파일(NMP)이 생성되도록 할 수 있다.
삼각 변조 프로파일이 다시 변조된 중첩 변조 프로파일(NMP)에 따라 주파수가 가변되는 출력 클럭 신호(CLKo)는 다양한 조합의 주파수 분포를 갖게되며, 따라서 EMI가 저감된다.
또한 시간-주파수 도메인에서, 중심 주파수(fcen)를 기준으로 출력 클럭신호(CLKo)의 가변되는 변조비(cδ1(n))와 가변되는 변조 주기(cfm1(n))에 의해 정의되는 삼각형의 면적(A)이 항시 일정(A = fc×cδ1(n) / 8cfm1(n))하게 유지됨에 따라 지터의 증대가 없고, FIFO 메모리의 용량을 증대시키지 않아도 된다.
도 10은 본 발명의 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 10을 참조하면, 본 발명의 실시예들에 따른 표시장치(1000)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP: Sub Pixel)이 배열된 표시패널(1010)과, 다수의 데이터 라인(DL)을 구동하는 데이터 드라이버(1020)와, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(1030)와, 데이터 드라이버(1020) 및 게이트 드라이버(1030)를 제어하는 컨트롤러(1040) 등을 포함한다.
또한 본 발명의 실시예들에 따른 표시장치(1000)는 확산 스펙트럼 클럭 생성부(1050)를 포함한다.
확산 스펙트럼 클럭 생성부(1050)는 입력 클럭 신호(CLKi)를 수신하고, 수신된 입력 클럭신호(CLKi)를 주파수 변조하여 주파수가 가변되는 출력 클럭신호(CLKo)를 출력한다.
여기서 확산 스펙트럼 클럭 생성부(1050)는 제1 변조부(M1)과 제2 변조부(M2)를 포함하여, 중첩 변조 프로파일(NMP)를 생성하고, 중첩 변조 프로파일(NMP)에 따라 입력 클럭신호(CLKi)를 변조하여, 중첩 변조된 출력 클럭신호(CLKo)를 생성할 수 있다. 여기서 중첩 변조 프로파일(NMP)은 출력 클럭 신호(CLKo)의 주파수가 미리 지정된 중심 주파수(fcen)를 기준으로 가변되는 타겟 설정값(tg)과 가변되는 증감율 설정값(inc)에 따라 단계적 증가 또는 감소가 반복되도록 한다. 즉 EMI가 저감되도록 한다.
특히 본 발명의 실시예들에서 중첩 변조 프로파일(NMP)은 시간-주파수 도메인에서 중심 주파수(fcen)를 기준으로 출력 클럭신호(CLKo)의 가변되는 변조비(cδ1(n))와 가변되는 변조 주기(cfm1(n))에 의해 정의되는 삼각형의 면적(A)이 항시 일정(A = fc×cδ1(n) / 8cfm1(n))하도록 함으로써, 지터의 증대가 없고, 출력 클럭신호(CLKo)의 주파수가 가변됨에도 출력 클럭신호(CLKo)를 수신하는 컨트롤러(1040)의 FIFO 메모리, 즉 버퍼 메모리의 크기가 증대되지 않도록 할 수 있다.
여기서 입력 클럭 신호(CLKi)는 외부에서 입력 영상데이터와 함께 입력될 수 있다.
그리고 도 10에서는 설명의 편의를 위해, 확산 스펙트럼 클럭 생성부(1050)를 별도의 구성으로 도시하였으나, 확산 스펙트럼 클럭 생성부(1050)는 컨트롤러(1040)에 포함되어 구성될 수 있다.
컨트롤러(1040)는, 확산 스펙트럼 클럭 생성부(1050)에서 변조되어 출력되는 출력 클럭 신호(CLKo)를 수신하고, 수신된 출력 클럭 신호(CLKo)를 기반으로 데이터 드라이버(1020) 및 게이트 드라이버(1030)로 각종 제어신호를 공급하여, 데이터 드라이버(1020) 및 게이트 드라이버(1030)를 제어한다.
이때 확산 스펙트럼 클럭 생성부(1050)는 출력 클럭 신호(CLKo)를 데이터 드라이버(1020) 및 게이트 드라이버(1030)로도 출력 클럭 신호(CLKo)를 전송함으로써, 데이터 드라이버(1020) 및 게이트 드라이버(1030)가 컨트롤러(1040)와 동기되어 동작하도록 할 수 있다.
이러한 컨트롤러(1040)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상데이터를 데이터 드라이버(1020)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
컨트롤러(1040)가 주파수가 가변되는 출력 클럭 신호(CLKo)를 기반으로 데이터 드라이버(1020) 및 게이트 드라이버(1030)로 각종 제어신호를 공급하므로, 컨트롤러(1040)뿐만 아니라 데이터 드라이버(1020) 및 게이트 드라이버(1030) 또한 EMI 발생이 억제될 수 있다. 또한 데이터 드라이버(1020) 및 게이트 드라이버(1030)의 버퍼 메모리의 크기 또한 증대될 필요가 없다.
이러한 컨트롤러(1040)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다.
컨트롤러(1040)는, 데이터 드라이버(1020)와 별도의 부품으로 구현될 수도 있고, 데이터 드라이버(1020)와 함께 집적회로로 구현될 수 있다.
데이터 드라이버(1020)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 드라이버(1020)는 '소스 드라이버'라고도 한다.
이러한 데이터 드라이버(1020)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 상기한 바와 같이 출력 클럭 신호(CLKo)를 수신하고, 수신된 출력 클럭 신호(CLKo)에 기초하여 동작함으로써, 컨트롤러(1040)와 동기되어 동작을 수행할 수 있다.
게이트 드라이버(1030)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 드라이버(1030)는 '스캔 드라이버'라고도 한다.
이러한 게이트 드라이버(1030)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로(GDIC)는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.
그리고 각 게이트 드라이버 집적회로(GDIC) 또한 출력 클럭 신호(CLKo)를 수신하고, 수신된 출력 클럭 신호(CLKo)에 기초하여 동작함으로써, 컨트롤러(1040)와 동기되어 동작을 수행할 수 있다.
게이트 드라이버(1030)는, 컨트롤러(1040)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다.
데이터 드라이버(1020)는, 게이트 드라이버(1030)에 의해 특정 게이트 라인이 열리면, 컨트롤러(1040)로부터 수신한 영상데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.
전술한 컨트롤러(1040)는, 입력 영상데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력데이터 인에이블(DE: Data Enable) 신호등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
특히 컨트롤러(1040)는 확산 스펙트럼 클럭 생성부(1050)가 포함되어, 입력 클럭 신호(CLKi)를 수신할 수 있다.
그리고 컨트롤러(1040)는, 수신된 타이밍 신호들로부터 각종 제어 신호들을 생성하여 데이터 드라이버(1020) 및 게이트 드라이버(1030)로 출력한다.
예를 들어, 컨트롤러(1040)는, 게이트 드라이버(1030)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(1030)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(1040)는, 데이터 드라이버(1020)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(1020)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(1020)의 출력 타이밍을 제어한다.
뿐만 아니라, 컨트롤러(1040)는 입력 클럭 신호(CLKi)를 중첩 변조한 출력 클럭 신호(CLKo)를 데이터 드라이버(1020) 및 게이트 드라이버(1030)로 출력할 수 있다.
도 10에서 표시 장치(1000)는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마 표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등일 수 있다.
그리고 각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
결과적으로, 확산 스펙트럼 클럭 생성부(1050)를 이용하는 도 10의 표시장치는 입력 클럭 신호(CLKi)를 변조하여 주파수가 가변되는 출력 클럭 신호(CLKo)를 기반으로 동작함으로써, 지터나 버퍼 메모리의 용량 증가없이, EMI를 크게 저감시킬 수 있다. 따라서 EMI로 인해 발생할 수 있는 오동작 또는 불량 발생을 해소 할 수 있다.
도 11은 본 발명의 실시예들에 따른 터치 표시장치의 개략적인 시스템 구성도이다.
도 11의 터치 표시장치(1100)는 도 10의 표시 장치(1000)과 같이, 표시 패널(1110)과 데이터 드라이버(1120) 및 게이트 드라이버(1130) 및 컨트롤러(1140)를 포함한다.
그리고 터치 표시장치(1100)는 터치 센싱을 위한 터치 센서로서 역할을 하는 다수의 터치 전극들(TE)이 배치된 터치 패널(1120) 및 터치 기간 동안 터치 패널(120)을 구동하고, 터치 패널(1120)로부터 신호를 수신하여 수신된 신호를 토대로 터치 센싱 및 펜 터치 센싱을 수행하는 터치 회로(TC)를 포함할 수 있다.
터치 패널(1120)은 표시 패널(1110)과 별도로 제작되어 표시 패널(1110)과 본딩될 수도 있고, 표시 패널(1110)에 내장될 수도 있다.
터치 패널(1120)이 표시 패널(1110)에 내장되는 경우, 터치 패널(1120)은 다수의 터치 전극들(TE) 및 다수의 터치 라인들(TL)의 집합체로 볼 수 있다.
다수의 터치 전극(TE)이 표시 패널(1110)에 내장되는 경우, 다수의 터치 전극(TE)은 인-셀(In-Cell) 타입 또는 온-셀(On-Cell) 타입으로 배치될 수 있으며, 표시 패널(1110)의 제조 시에 함께 제조될 수 있다.
터치 회로(TC)는 컨트롤러(1140)로부터 수신되는 터치 동기신호(Tsync)에 따라 정의되는 터치 기간에 다수의 터치 전극들(TE)을 구동하기 위한 터치 구동신호(TDS: Touch Driving Signal)를 생성하여, 터치 전극들(TE)로 출력할 수 있다.
터치 회로(TC)는 다수의 터치 전극들(TE)을 구동하기 위한 터치 구동회로(TDC: Touch Driving Circuit)와, 터치 기간에 터치 구동신호(TDS)가 인가된 터치 전극들(TE)로부터 수신되는 신호를 토대로 터치 유무 및/또는 터치 위치를 판별하는 터치 컨트롤러(TCR) 등을 포함할 수 있다.
또한 본 발명의 실시예들에 따른 터치 회로(TC)는 도 11에 도시된 확산 스펙트럼 클럭 생성부(SSCG)를 더 포함할 수 있다.
확산 스펙트럼 클럭 생성부(SSCG)는 컨트롤러(1140)로부터 입력 클럭 신호(CLKi)를 수신하고, 수신된 입력 클럭신호(CLKi)를 주파수 변조하여 주파수가 가변되는 출력 클럭신호(CLKo)를 터치 컨트롤러(TCR)와 터치 구동회로(TDC) 등으로 출력할 수 있다.
만일 도 10에 도시된 바와 같이, 컨트롤러(1140)가 이미 주파수가 가변되는 출력 클럭신호(CLKo)를 수신하는 경우, 터치 회로(TC)는 확산 스펙트럼 클럭 생성부를 포함하지 않을 수도 있으며, 터치 회로(TC)는 컨트롤러(1140)에서 전달되는 출력 클럭신호(CLKo)를 수신하여 동작할 수 있다.
한편, 터치 컨트롤러(TCR)는 컨트롤러(1140)(또는 타이밍 컨트롤러(Timing Controller)) 내부에 내장되어 구성될 수 있다.
터치 구동 회로(TDC)는 다수의 터치 전극(TE)과 다수의 신호 라인을 통해 전기적으로 연결될 수 있으며, 다수의 터치 전극들(TE)로 터치 구동신호(TDS)를 공급하여, 다수의 터치 전극들(TE)을 구동할 수 있다.
또한 터치 구동부(TDC)는 터치 구동신호(TDS)가 공급된 각 터치 전극(TE)으로부터 터치 센싱 신호(TSS: Touch Sensing Signal)을 수신할 수 있다.
터치 구동부(TDC)는, 수신한 터치 센싱 신호(TSS) 또는 이를 신호 처리한 센싱 데이터(TSD)를 터치 컨트롤러(TCR)로 전달한다.
터치 컨트롤러(TCR)는, 터치 센싱 신호(TSS) 또는 센싱 데이터(TSD)를 이용하여 터치 알고리즘을 실행하고, 이를 통해 터치 유무 및/또는 터치 위치를 결정할 수 있다.
도시하지 않았으나, 터치 표시장치(1000)는 터치 구동신호(TDS)를 생성하는 터치 구동신호 생성부를 포함할 수 있다. 터치 구동신호 생성부는 터치 구동부(TDC)의 내부에 있을 수도 있고, 외부에 있을 수도 있다.
터치 구동신호 생성부는 터치 컨트롤러(TCR)의 내부 또는 외부에 있을 수 있다. 경우에 따라서, 터치 구동신호 생성부는 별도의 파워 컨트롤러 집적회로로 구현될 수 있다.
터치 컨트롤러(TCR)는 컨트롤러로(CONT)부터 수신되는 터치 동기신호(Tsync)에 따른 터치 기간 내에 터치 구동 제어신호를 터치 구동신호 생성부 및 터치 구동부(TDC)로 전송할 수 있다.
그리고 터치 구동신호 생성부는 터치 구동 제어신호에 응답하여, 터치 기간에 터치 구동신호(TDS)를 생성하여, 터치 구동부(TDC)로 출력할 수 있다.
본 발명의 실시예들에 따른 터치 컨트롤러(TCR)는, 각 터치 전극(TE)과 포인터 사이의 셀프-캐패시턴스(Self-Capacitance)의 변화를 파악하여 터치 유무 및/또는 터치 위치를 알아내는 셀프-캐패시턴스기반의 터치 센싱 방식을 채용할 수 있다.
또한 본 발명의 실시예들에 따른 터치 표시장치(1100)에서, 다수의 터치 전극들(TE)이 전기적으로 서로 분리된 구동 전극(터치 구동 전극 또는 전송(Tx) 전극이라고도 함)과 센싱 전극(터치 센싱 전극 또는 수신(Rx) 전극이라고도 함)으로 분류되고, 구동 전극으로 터치 구동신호(TDS)를 인가하고, 센싱 전극에서 터치 센싱 신호(TSS)를 수신하여, 구동 전극과 센싱 전극 간의 뮤추얼-캐패시턴스(Mutual-Capacitance)의 변화를 터치 유무 및/또는 터치 위치를 알아내는 뮤추얼-캐패시턴스 기반의 터치 센싱 방식을 채용할 수도 있다.
터치 전극 크기와 서브픽셀 크기 간의 비율은 터치 센싱 효율 및 성능, 또는 터치 센싱에 의한 디스플레이 영향성 등을 종합적으로 고려하여 조절될 수 있을 것이다.
예를 들어, 터치 표시장치(1100)는, 디스플레이 구동 시 사용되는 공통 전극(Vcom 전극)을 다수 개로 블록화하여 다수의 터치 전극(TE)으로 사용할 수 있다.
표시패널(1110)은 액정표시패널, 유기발광표시패널 등의 다양한 타입의 패널일 수 있으며, 일 예로, 표시패널(1110)이 액정표시패널인 경우, 터치 표시장치(1000)는, 공통전압(Vcom)이 인가되어 픽셀 전극과 전계를 형성하는 공통 전극을 다수 개의 블록화하여 다수의 터치 전극(TE)으로 활용할 수 있다.
도 12는 본 발명의 실시예들에 따른 터치 회로의 개략적 구성도이다.
도 12를 참조하면, 터치 회로(TC)는 확산 스펙트럼 클럭 생성부(SSCG), 터치 컨트롤러(TCR), 터치 구동신호 생성부(TPIC) 및 터치 구동부(TDC)를 포함할 수 있다.
확산 스펙트럼 클럭 생성부(SSCG)는 컨트롤러(1140)로부터 입력 클럭 신호(CLKi)를 수신하고, 수신된 입력 클럭신호(CLKi)를 주파수 변조하여 주파수가 가변되는 출력 클럭신호(CLKo)를 터치 컨트롤러(TCR), 터치 구동신호 생성부(TPIC) 및 터치 구동부(TDC)로 출력한다.
여기서 확산 스펙트럼 클럭 생성부(SSCG)는 제1 변조부(M1)과 제2 변조부(M2)를 포함하여, 중첩 변조 프로파일(NMP)를 생성하고, 중첩 변조 프로파일(NMP)에 따라 입력 클럭신호(CLKi)를 변조하여, 중첩 변조된 출력 클럭신호(CLKo)를 생성할 수 있다. 여기서 중첩 변조 프로파일(NMP)은 출력 클럭 신호(CLKo)의 주파수가 미리 지정된 중심 주파수(fcen)를 기준으로 가변되는 타겟 설정값(tg)과 가변되는 증감율 설정값(inc)에 따라 단계적 증가 또는 감소가 반복되도록 한다. 즉 EMI가 저감되도록 한다.
특히 본 발명의 실시예들에서 중첩 변조 프로파일(NMP)은 시간-주파수 도메인에서 중심 주파수(fcen)를 기준으로 출력 클럭신호(CLKo)의 가변되는 변조비(cδ1(n))와 가변되는 변조 주기(cfm1(n))에 의해 정의되는 삼각형의 면적(A)이 항시 일정(A = fc×cδ1(n) / 8cfm1(n))하도록 함으로써, 지터의 증대가 없고, 출력 클럭신호(CLKo)의 주파수가 가변됨에도 출력 클럭신호(CLKo)를 수신하는 터치 컨트롤러(TCR)와 터치 구동신호 생성부(TPIC) 및 터치 구동부(TDC)의 FIFO 메모리, 즉 입력 버퍼 메모리의 크기가 증대되지 않도록 할 수 있다.
도 12에서는 컨트롤러(1140)가 주파수가 가변되지 않는 입력 클럭 신호(CLKi)를 수신하여 터치 회로(TC)로 전달하는 경우를 가정하여 설명한다. 그러나 만일 상기한 바와 같이, 컨트롤러(1140)가 이미 주파수가 가변되는 출력 클럭신호(CLKo)를 수신하는 경우, 터치 회로(TC)는 확산 스펙트럼 클럭 생성부(SSCG)를 포함하지 않을 수도 있다.
터치 컨트롤러(TCR)는 확산 스펙트럼 클럭 생성부(SSCG)로부터 출력 클럭신호(CLKo)를 수신하고, 컨트롤러(1140)로부터 터치 기간(TS)을 정의하는 터치 동기신호(Tsync)를 수신한다.
여기서 터치 동기신호(Tsync)는 상기한 바와 같이, 디스플레이 기간(DS)과 터치 기간(TS)을 구분하여 정의하기 위해 이용되는 신호일 수도 있으며, 디스플레이 기간(DS)과 무관하게 터치 기간(TS)만을 정의하기 위해 이용되는 신호일 수도 있다.
터치 컨트롤러(TCR)는 수신된 터치 동기신호(Tsync)에 따라 출력 클럭신호(CLKo)를 기반으로 터치 기간(TS)에 터치 구동생성신호(PWM)를 생성하여, 터치 구동신호 생성부(TPIC) 및 터치 구동부(TDC)로 출력할 수 있다.
이때 터치 컨트롤러(TCR)는 터치 동기신호(Tsync)에 의해 정의된 터치 기간(TS)동안 출력 클럭신호(CLKo)를 기반으로 다수 횟수로 토글(toggle)되는 터치 구동생성신호(PWM)를 터치 구동부(TDC)로 출력할 수 있다.
그리고 확산 스펙트럼 클럭 생성부(SSCG)는 터치 컨트롤러(TCR)에 포함되어 구성될 수 있다.
이 경우, 터치 컨트롤러(TCR)는 터치 회로(TC)의 터치 컨트롤러(TCR)와 터치 구동신호 생성부(TPIC) 및 터치 구동부(TDC)의 동작을 동기 시키기 위해, 터치 구동신호 생성부(TPIC) 및 터치 구동부(TDC)로 출력 클럭신호(CLKo)를 함께 전송할 수 있다.
터치 구동신호 생성부(TPIC)는 터치 구동생성신호(PWM)에 따라 터치 구동신호(TDS)를 생성하여, 터치 구동부(TDC)로 출력한다.
즉 터치 구동생성신호(PWM)는 터치 구동신호(TDS)를 생성하기 위한 신호로서, 터치 구동신호(TDS)의 주파수, 위상 및 진폭을 결정할 수 있다.
이때 터치 구동신호 생성부(TPIC)는 터치 구동생성신호(PWM)의 신호 파형에 대응하는 신호 파형을 갖는 터치 구동신호(TDS)를 생성할 수 있다.
일예로 터치 구동신호 생성부(TPIC)는 터치 구동생성신호(PWM)와 동일한 주파수를 갖는 터치 구동신호(TDS)를 생성할 수 있다. 즉 터치 기간(TS) 동안 터치 구동생성신호(PWM)와 동일한 횟수로 토글되는 터치 구동신호(TDS)를 생성할 수 있다.
여기서 터치 구동신호 생성부(TPIC) 또한 출력 클럭신호(CLKo)를 기반으로 터치 구동신호(TDS)를 생성할 수 있다.
여기서 터치 구동신호(TDS)는 다수의 터치 전극(TE)으로 제공되어 다수의 터치 전극들(TE)을 구동하기 위한 신호이다.
여기서 터치 구동신호 생성부(TPIC)는 터치 동기신호(Tsync)를 수신하고, 수신된 터치 동기신호(Tsync)에 따라 터치 기간(TS)에만 터치 구동신호(TDS)를 생성하여 출력하도록 구성될 수 있다.
한편, 터치 구동부(TDC)는 수신된 터치 동기신호(Tsync)에 따라 터치 기간(TS)에 수신되는 터치 구동신호(TDS)를 다수의 터치 전극(TE)로 공급하여 구동한다.
터치 구동부(TDC)는, 다수의 터치 전극(TE)을 구동할 때, 다수의 터치 전극(TE)을 1개 또는 2개 이상씩 순차적으로 구동할 수도 있고, 다수의 터치 전극(TE) 모두를 함께 구동할 수도 있다.
이때, 터치 구동부(TDC)는 확산 스펙트럼 클럭 생성부(SSCG)로부터 출력 클럭 신호(CLKo)를 수신하고, 터치 컨트롤러(TCR)로부터 터치 구동생성신호(PWM)를 수신함으로써, 터치 구동신호(TDS)를 다수의 터치 전극(TE)로 공급할 타이밍을 정확히 판별할 수 있다.
한편 터치 구동신호(TDS)가 인가된 터치 전극(TE)은, 데이터 라인(DL)과 게이트 라인(GL) 및 터치 구동신호(TDS)가 인가되지 않는 다른 터치 전극(TE) 각각과 기생 캐패시턴스(Cp)를 형성할 수 있다. 그리고 기생 캐패시턴스(Cp)는, 터치 센싱 시 로드(Load)로 작용하여 센싱 정확도를 떨어뜨리는 주요한 요인이 될 수 있다.
이에 터치 표시장치(1100)는, 터치 기간 동안 적어도 하나의 터치 전극(TE)에 터치 구동신호(TDS)를 인가할 때, 다수의 데이터 라인(DL), 다수의 게이트 라인(GL) 및 나머지 터치 전극(TE)의 전체 또는 일부로 터치 구동신호(TDS) 또는 이와 대응되는 신호를 인가할 수 있다.
여기서 터치 구동신호(TDS)에 대응하는 신호를 로드 프리 구동신호(LFDS)라 하며, 로드 프리 구동신호(LFDS)를 다수의 데이터 라인(DL), 다수의 게이트 라인(GL) 및 나머지 터치 전극(TE)의 전체 또는 일부로 인가하여 기생 캐패시턴스(Cp)가 형성되는 것을 방지하는 구동 방식을 로드 프리 구동(Load Free Driving)이라 할 수 있다.
여기서 로드 프리 구동신호(LFDS)는, 터치 구동신호(TDS)와 완전히 동일하거나 실질적으로 동일한 신호일 수도 있고, 터치 센싱 대상이 되는 터치 전극(TE)과 다른 전극 간의 기생 캐패시턴스를 제거하거나 감소시킬 수 만 있다면 터치 구동신호(TDS)와 다르거나 유사한 신호일 수도 있다.
터치 구동부(TDC)는 터치 구동신호(TDS)가 공급된 각 터치 전극(TE)으로부터 터치 센싱 신호(TSS)를 수신하고, 수신한 터치 센싱 신호(TSS) 또는 이를 신호 처리한 센싱 데이터(TSD)를 미리 지정된 인터페이스에 따라 터치 컨트롤러(TCR)로 전달한다.
이에 터치 컨트롤러(TCR)는, 터치 센싱 신호(TSS) 또는 센싱 데이터(TSD)를 이용하여 터치 알고리즘을 실행하고, 이를 통해 터치 유무 및/또는 터치 위치를 검출할 수 있다.
상기한 바와 같이, 본 발명의 실시예들에 따른 터치 표시장치는 터치 회로(TC)가 확산 스펙트럼 클럭 생성부(SSCG)를 구비하여, 주파수가 가변되는 출력 클럭 신호(CLKo)를 생성하고, 터치 회로(TC)의 터치 컨트롤러(TCR), 터치 구동신호 생성부(TPIC) 및 터치 구동부(TDC)가 출력 클럭 신호(CLKo)를 기반으로 동작을 수행하도록 함으로써, 터치 표시장치(1000)가 터치 감지를 위해 고주파수의 터치 구동 신호(TDS)를 이용하여 터치 전극(TE)를 구동하는 경우에 EMI가 발생하는 것을 억제 할 수 있다.
뿐만 아니라, EMI를 저감함에도 출력 클럭 신호(CLKo)를 수신하는 터치 컨트롤러(TCR), 터치 구동신호 생성부(TPIC) 및 터치 구동부(TDC)의 입력 버퍼 메모리의 용량을 증대하지 않을 수 있으며, 지터 또한 증대되지 않도록 할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 확산 스펙트럼 클럭 생성기 VCO: 전압제어 발진기
100: 주파수 변조부 MMD: 분주기
200: 프로파일 생성부 REG: 레지스터
PFD: 위상 주파수 검출기 M1: 제1 변조부
CP: 차지 펌프 M2: 제2 변조부
LF: 루프 필터 SMD: 시그마-델타 변조부

Claims (17)

  1. 입력 클럭 신호를 변조 프로파일 신호에 따라 주파수 변조하여, 미리 설정된 중심 주파수를 기준으로 주파수가 가변되는 출력 클럭 신호를 생성하는 주파수 변조부; 및
    상기 출력 클럭 신호의 주파수를 제어하기 위한 중첩 변조 프로파일을 생성하고, 상기 중첩 변조 프로파일에 따라 상기 변조 프로파일 신호를 생성하여 상기 주파수 변조부로 출력하는 프로파일 생성부를 포함하고,
    상기 프로파일 생성부는,
    시간-주파수 도메인에서 상기 중심 주파수를 기준으로 미리 지정된 주기 및 진폭을 갖는 삼각 파형 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭을 가변하여 상기 중첩 변조 프로파일을 생성하는 확산 스펙트럼 클럭 발생기.
  2. 제1항에 있어서,
    상기 중첩 변조 프로파일은,
    상기 시간-주파수 도메인에서 상기 중심 주파수를 기준으로 가변되는 주기 및 변동폭에 의해 정의되는 삼각형의 면적이 일정하도록, 주기 및 변동폭이 서로 반비례하게 가변되는 확산 스펙트럼 클럭 발생기.
  3. 제2항에 있어서,
    상기 중첩 변조 프로파일은,
    주기 및 변동폭이 미리 지정된 패턴에 따라 순차적으로 증감되는 확산 스펙트럼 클럭 발생기.
  4. 제2항에 있어서,
    상기 중첩 변조 프로파일은,
    주기 및 변동폭이 랜덤하게 가변되는 패턴을 갖는 확산 스펙트럼 클럭 발생기.
  5. 제1항에 있어서,
    상기 주파수 변조부는,
    상기 변조 프로파일 신호에 의해 지정되는 분주비에 따라 상기 출력 클럭 신호를 분주하고, 분주된 상기 출력 클럭 신호와 상기 입력 클럭 신호 사이의 위상차에 따라 상기 출력 신호의 주파수를 가변하여 출력하는 분수형-N 위상고정루프(Fractional-N PLL)인 확산 스펙트럼 클럭 발생기.
  6. 제1항에 있어서,
    상기 주파수 변조부는,
    상기 변조 프로파일 신호에 의해 지정되는 분주비에 따라 상기 출력 클럭 신호를 분주하여, 분주 클럭 신호를 출력하는 분주기;
    상기 입력 클럭 신호와 상기 분주 클럭 신호를 수신하여, 상기 입력 클럭 신호와 상기 분주 클럭 신호 사이의 위상차를 나타내는 위상차 신호를 출력하는 위상 주파수 검출기;
    상기 위상차 신호에 대응하는 전류 신호를 생성하여 출력하는 차지 펌프;
    상기 전류 신호에 대응하는 전압 제어 신호를 생성하는 루프 필터; 및
    상기 전압 제어 신호에 따라 상기 출력 클럭 신호의 주파수를 조절하여 출력하는 전압 제어 발진기를 포함하는 확산 스펙트럼 클럭 발생기.
  7. 제1항에 있어서,
    상기 프로파일 생성부는,
    상기 중심 주파수를 지정하는 중심 주파수 설정값과 상기 중첩 변조 프로파일의 가변되는 주기 및 변동폭을 지정하는 타겟 설정값 및 증감율 설정값을 수신하여 상기 중첩 변조 프로파일을 생성하고, 상기 중첩 변조 프로파일의 주기마다 플래그 신호를 출력하는 제1 변조부;
    상기 중심 주파수 설정값과 초기 타겟 설정값 및 초기 증감율 설정값이 미리 저장된 레지스터부;
    상기 플래그 신호에 응답하여 미리 지정된 방식으로 스텝 인덱스를 생성하며, 상기 스텝 인덱스와 상기 초기 타겟 설정값 및 상기 초기 증감율 설정값을 이용하여, 상기 타겟 설정값 및 상기 증감율 설정값을 계산하는 제2 변조부; 및
    상기 중첩 변조 프로파일에 따라 상기 출력 클럭 신호의 주파수를 제어하기 위한 상기 변조 프로파일 신호를 생성하는 시그마-델타 변조부를 포함하는 확산 스펙트럼 클럭 발생기.
  8. 제7항에 있어서,
    상기 제1 변조부는,
    상기 주파수 변조부로부터 상기 변조 프로파일 신호에 의해 지정되는 분주비에 따라 상기 출력 클럭 신호를 분주한 분주 클럭 신호를 수신하고,
    상기 분주 클럭 신호에 응답하여, 상기 시간-주파수 도메인에서 상기 중심 주파수로부터 상기 타겟 설정값에 의해 지정되는 최대 주파수 및 최소 주파수의 범위 이내에서 상기 증감율 설정값에 의해 지정되는 주파수 간격에 따라 상기 중첩 변조 프로파일을 순차적으로 증감시키는 확산 스펙트럼 클럭 발생기.
  9. 제7항에 있어서,
    상기 제2 변조부는,
    상기 플래그 신호에 응답하여 상기 스텝 인덱스를 생성하는 스텝 인덱스 생성부;
    상기 스텝 인덱스와 상기 레지스터부에 미리 저장된 초기 제2 변조값을 이용하여, 중첩 변조량을 계산하고, 상기 중첩 변조량으로부터 중첩 기울기를 계산하는 중첩 변조량 계산부;
    상기 중첩 변조량과 상기 초기 타겟 설정값을 이용하여, 상기 타겟 설정값을 계산하는 제1 곱셈기; 및
    상기 중첩 기울기와 상기 초기 증감율 설정값을 이용하여, 상기 증감율 설정값을 계산하는 제2 곱셈기를 포함하는 확산 스펙트럼 클럭 발생기.
  10. 제9항에 있어서,
    상기 스텝 인덱스 생성부는,
    상기 플래그 신호가 수신되면, 미리 지정된 최대 스텝 수 이내의 범위에서 상기 스텝 인덱스를 순차적으로 증감시켜 출력하는 업/다운 카운터; 및
    상기 플래그 신호가 수신되면, 상기 최대 스텝 수 범위 이내에서 상기 스텝 인덱스를 랜덤하게 선택하여 출력하는 PRBS(Pseudorandom binary sequence) 발생부 중 적어도 하나를 포함하는 확산 스펙트럼 클럭 발생기.
  11. 제10항에 있어서,
    상기 제2 변조부는,
    상기 스텝 인덱스 생성부가 상기 업/다운 카운터와 상기 PRBS 발생부를 모두 포함하는 경우,
    상기 레지스터부에 저장된 선택 신호에 따라 상기 업/다운 카운터와 상기 PRBS 발생부 각각에서 출력되는 상기 스텝 인덱스 중 하나를 선택하여, 상기 중첩 변조량 계산부로 출력하는 스텝 인덱스 선택부를 더 포함하는 확산 스펙트럼 클럭 발생기.
  12. 제10항에 있어서,
    상기 업/다운 카운터는,
    상기 플래그 신호가 수신되면, 상기 레지스터부로부터 스텝 간격(stp)을 수신하고, 상기 스텝 간격에 따라 상기 스텝 인덱스를 균일 또는 차등적으로 증감시키는 확산 스펙트럼 클럭 발생기.
  13. 확산 스펙트럼 클럭 발생기의 확산 스펙트럼 클럭 생성 방법에 있어서,
    시간-주파수 도메인에서 미리 설정된 중심 주파수를 기준으로 삼각 파형 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭이 가변된 패턴의 중첩 변조 프로파일을 생성하는 단계;
    상기 중첩 변조 프로파일에 따라 입력 클럭 신호를 주파수 변조하여 중심 주파수를 기준으로 주파수가 가변되는 출력 클럭 신호를 생성하는 단계를 포함하고,
    상기 중첩 변조 프로파일은,
    상기 시간-주파수 도메인에서 상기 중심 주파수를 기준으로 가변되는 주기 및 변동폭에 의해 정의되는 삼각형의 면적이 일정하도록, 주기 및 변동폭이 서로 반비례하게 가변되는 확산 스펙트럼 클럭 생성 방법.
  14. 다수의 데이터 라인 및 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널;
    상기 다수의 데이터 라인을 구동하는 데이터 드라이버;
    상기 다수의 게이트 라인을 구동하는 게이트 드라이버;
    시간-주파수 도메인에서 미리 설정된 중심 주파수를 기준으로 삼각 파형 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭이 가변된 패턴의 중첩 변조 프로파일을 생성하고, 상기 중첩 변조 프로파일에 따라 입력 클럭 신호를 주파수 변조하여 중심 주파수를 기준으로 주파수가 가변되는 출력 클럭 신호를 생성하는 확산 스펙트럼 클럭 생성부; 및
    상기 출력 클럭 신호를 수신하고, 상기 출력 클럭 신호에 따라 상기 데이터 드라이버 및 게이트 드라이버를 제어하는 컨트롤러를 포함하고,
    상기 중첩 변조 프로파일은,
    상기 시간-주파수 도메인에서 상기 중심 주파수를 기준으로 가변되는 주기 및 변동폭에 의해 정의되는 삼각형의 면적이 일정하도록, 주기 및 변동폭이 서로 반비례하게 가변되는 표시장치.
  15. 제14항에 있어서,
    상기 확산 스펙트럼 클럭 생성부는,
    상기 컨트롤러 내에 포함되는 표시장치.
  16. 다수의 터치 전극이 배치된 터치 패널; 및
    터치 센싱을 위한 터치 기간을 정의하는 터치 동기신호에 따라, 펄스 타입의 터치 구동신호를 상기 터치 패널로 출력하고 터치 유무 또는 터치 위치를 센싱하는 터치 회로를 포함하고,
    상기 터치 회로는,
    시간-주파수 도메인에서 미리 설정된 중심 주파수를 기준으로 삼각 파형 패턴을 갖는 삼각 변조 프로파일의 주기 및 변동폭이 가변된 패턴의 중첩 변조 프로파일을 생성하고, 상기 중첩 변조 프로파일에 따라 입력 클럭 신호를 주파수 변조하여 중심 주파수를 기준으로 주파수가 가변되는 출력 클럭 신호를 생성하는 확산 스펙트럼 클럭 생성부;
    상기 출력 클럭 신호를 기반으로, 상기 터치 기간에 상기 터치 구동 신호를 상기 다수의 터치 전극 중 하나 또는 그 이상의 터치 전극으로 공급하여 구동하고, 구동된 터치 전극으로부터 감지되는 터치 센싱 신호를 신호처리하여 센싱 데이터를 획득하는 터치 구동부;
    상기 출력 클럭 신호를 기반으로 상기 터치 구동 신호를 생성하기 위한 터치 구동생성신호를 생성하고, 상기 센싱 데이터를 수신하여 터치 유무 또는 터치 위치를 센싱하는 터치 컨트롤러; 및
    상기 터치 구동생성신호에 따라 상기 터치 구동 신호를 생성하여 상기 터치 구동부로 출력하는 터치 구동신호 생성부를 포함하고,
    상기 중첩 변조 프로파일은,
    상기 시간-주파수 도메인에서 상기 중심 주파수를 기준으로 가변되는 주기 및 변동폭에 의해 정의되는 삼각형의 면적이 일정하도록, 주기 및 변동폭이 서로 반비례하게 가변되는 터치 표시장치.
  17. 제16항에 있어서,
    상기 확산 스펙트럼 클럭 생성부는,
    상기 터치 컨트롤러 내에 포함되는 터치 표시장치.
KR1020170167055A 2017-12-06 2017-12-06 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치 KR102484873B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170167055A KR102484873B1 (ko) 2017-12-06 2017-12-06 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치
CN201811398721.7A CN110058636B (zh) 2017-12-06 2018-11-22 扩频时钟发生装置和方法、及显示装置和触摸显示装置
US16/208,761 US10680586B2 (en) 2017-12-06 2018-12-04 Spread spectrum clock generation apparatus and method, and display device and touch display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167055A KR102484873B1 (ko) 2017-12-06 2017-12-06 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치

Publications (2)

Publication Number Publication Date
KR20190067053A true KR20190067053A (ko) 2019-06-14
KR102484873B1 KR102484873B1 (ko) 2023-01-05

Family

ID=66658242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167055A KR102484873B1 (ko) 2017-12-06 2017-12-06 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치

Country Status (3)

Country Link
US (1) US10680586B2 (ko)
KR (1) KR102484873B1 (ko)
CN (1) CN110058636B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11893956B2 (en) 2020-08-04 2024-02-06 Samsung Electronics Co., Ltd. Electronic device comprising display and operation method thereof

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057191A (ko) * 2017-11-17 2019-05-28 삼성디스플레이 주식회사 게이트 클록 신호를 변조하는 타이밍 컨트롤러 및 이를 포함하는 표시 장치
US10454464B2 (en) * 2018-01-03 2019-10-22 PowerBloks, LLC Solid-state power control method and apparatus
KR102447642B1 (ko) 2018-02-06 2022-09-28 삼성디스플레이 주식회사 클록 변조를 수행하는 표시 장치, 및 표시 장치의 구동 방법
US11087708B2 (en) * 2019-06-05 2021-08-10 Himax Technologies Limited Method for transmitting data from timing controller to source driver and associated timing controller and display system
CN110867170B (zh) * 2019-11-29 2022-07-29 厦门天马微电子有限公司 显示面板的驱动方法、显示驱动装置和电子设备
TWI715341B (zh) * 2019-12-10 2021-01-01 瑞鼎科技股份有限公司 發光二極體顯示驅動電路
JP7193504B2 (ja) * 2020-07-20 2022-12-20 アンリツ株式会社 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
CN111934681B (zh) * 2020-08-02 2024-07-05 珠海一微半导体股份有限公司 一种微展频小数分频器、锁相环、芯片及微展频控制方法
CN111900979A (zh) * 2020-08-21 2020-11-06 硅谷数模(苏州)半导体有限公司 动态调整扩频的方法、装置和电子设备
US11822414B2 (en) * 2021-02-08 2023-11-21 Microsoft Technology Licensing, Llc Processor-based system employing configurable local frequency throttling management to manage power demand and consumption, and related methods
US11327552B1 (en) 2021-02-17 2022-05-10 Microsoft Licensing Technology, LLC Processor-based system employing local dynamic power management based on controlling performance and operating power consumption, and related methods
JP7169500B2 (ja) * 2021-02-25 2022-11-11 アンリツ株式会社 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
JP7122426B1 (ja) 2021-03-23 2022-08-19 アンリツ株式会社 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
CN113315514B (zh) * 2021-05-27 2023-03-28 同方工业有限公司 一种双模扩频时钟发生器
CN114442852B (zh) * 2022-01-28 2023-03-10 北京奕斯伟计算技术股份有限公司 触控面板、触控方法、电子装置和存储介质
CN116312374B (zh) * 2023-05-19 2023-07-21 苇创微电子(上海)有限公司 一种改善显示驱动芯片emi干扰的时序调制方法
CN118135929B (zh) * 2024-05-10 2024-08-06 惠科股份有限公司 时序控制电路和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058054A (ko) * 2002-12-24 2004-07-03 후지쯔 가부시끼가이샤 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치
KR20120047379A (ko) * 2010-11-03 2012-05-14 한국전자통신연구원 확산 스펙트럼 클럭 발생 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254430B1 (en) * 2001-09-10 2012-08-28 Narendar Venugopal Method and apparatus for detection and control of spread spectrum EMI reduction
JP2006197308A (ja) * 2005-01-14 2006-07-27 Renesas Technology Corp クロック生成方法とクロック生成回路
US7389095B1 (en) * 2005-01-24 2008-06-17 Nvidia Corporation Variable frequency clock generator for synchronizing data rates between clock domains in radio frequency wireless communication systems
US8037336B2 (en) * 2006-05-15 2011-10-11 Stmicroelectronics Pvt, Ltd. Spread spectrum clock generation
US7508278B2 (en) * 2006-09-07 2009-03-24 Via Technologies, Inc. Asymmetry triangular frequency modulation profiles for spread spectrum clock generations
CN103578401B (zh) * 2012-08-08 2016-03-09 乐金显示有限公司 显示装置及其驱动方法
KR102253824B1 (ko) * 2015-01-13 2021-05-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 그것을 포함하는 표시 장치
KR102109419B1 (ko) * 2015-03-09 2020-05-12 주식회사 디비하이텍 터치 센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058054A (ko) * 2002-12-24 2004-07-03 후지쯔 가부시끼가이샤 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치
KR20120047379A (ko) * 2010-11-03 2012-05-14 한국전자통신연구원 확산 스펙트럼 클럭 발생 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11893956B2 (en) 2020-08-04 2024-02-06 Samsung Electronics Co., Ltd. Electronic device comprising display and operation method thereof

Also Published As

Publication number Publication date
CN110058636A (zh) 2019-07-26
US20190173454A1 (en) 2019-06-06
KR102484873B1 (ko) 2023-01-05
CN110058636B (zh) 2023-05-12
US10680586B2 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
CN110058636B (zh) 扩频时钟发生装置和方法、及显示装置和触摸显示装置
US9742447B2 (en) Clock signal generating apparatus, clock signal generating method, and medium
US8660223B2 (en) PLL circuit, communication device, and loopback test method of communication device
US8024598B2 (en) Apparatus and method for clock generation with piecewise linear modulation
CN110199477B (zh) 时钟展频电路、电子设备和时钟展频方法
JP5672092B2 (ja) スペクトラム拡散クロック発生回路
US9280928B2 (en) Apparatus and method for driving LED display
KR20120047379A (ko) 확산 스펙트럼 클럭 발생 회로
CN101783679A (zh) 锁相环电路
CN114142854B (zh) 频率补偿电路、锁相环补偿电路、方法、设备和存储介质
US8319537B2 (en) Modulation profile generator and spread spectrum clock generator including the same
US20110006817A1 (en) Triangular wave generator, sscg utilizing the triangular wave generator, and related method thereof
CN107222211B (zh) 扩频时钟产生电路
JP6606211B2 (ja) スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法
US8692597B1 (en) Phase-locked loop based clock generator and method for operating same
JP2017112458A (ja) スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法
US9191128B2 (en) Spread spectrum clock generator and method for generating spread spectrum clock signal
JP2008090774A (ja) スペクトラム拡散クロック発生装置
JP2009004868A (ja) 拡散スペクトラムクロック生成装置
US8531221B2 (en) Delay lock loop circuit and method
KR20020074980A (ko) 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치
JP2017169189A (ja) スペクトラム拡散クロック発生回路
CN104868919A (zh) 时脉调整电路与数字模拟转换装置
CN103138753A (zh) 调节装置、锁相环、电子设备、带宽调整方法及装置
CN101882923A (zh) 三角波产生器,使用其的扩频时钟产生器以及相关方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant